JPH1154590A - 基板搬送制御方法 - Google Patents

基板搬送制御方法

Info

Publication number
JPH1154590A
JPH1154590A JP22085797A JP22085797A JPH1154590A JP H1154590 A JPH1154590 A JP H1154590A JP 22085797 A JP22085797 A JP 22085797A JP 22085797 A JP22085797 A JP 22085797A JP H1154590 A JPH1154590 A JP H1154590A
Authority
JP
Japan
Prior art keywords
substrate
processing
time
film forming
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22085797A
Other languages
English (en)
Inventor
Yasushi Yoshida
安志 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP22085797A priority Critical patent/JPH1154590A/ja
Publication of JPH1154590A publication Critical patent/JPH1154590A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 成膜室での所定の処理に要する時間を考慮し
た上で、基板を搬送することができる時間間隔を設定し
て、搬送装置による搬送処理を支障なく実施し、更に、
搬送途中の基板が意図しない状態で停滞してしまうこと
を回避して、基板の熱履歴による品質低下を防止する。 【解決手段】 同一の処理を行う成膜室R1、R2を備
えて、これら処理室群に対する基板の搬送を同一の搬送
装置T3によって行う装置において、成膜室での成膜処
理を行うに要する時間を当該処理室群に含まれる処理室
数で割算し、この結果の内から最大値の時間をタクトタ
イムに設定し、当該タクトタイムに従った時間間隔で基
板を搬送する。また、タクトタイムに従った時間間隔で
処理室毎の基板搬送を行わせ、更に、当該基板搬送に際
して、一の処理室R1での処理が終了した後に所定の待
機時間Wをもって当該処理室からの基板搬出を実行さ
せ、他の処理室R2に対する基板搬送が終了した後に当
該一の処理室R1からの基板搬出が行われるようにし
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板に所定
の成膜処理を施す半導体製造装置やLCD用基板に所定
の成膜処理を施すLCD製造装置等といった基板処理装
置を制御する技術に関し、特に、同一の処理を行う複数
の処理室に対して同一の搬送装置によって基板の搬送を
行わせる基板搬送制御に関する。
【0002】
【従来の技術】処理対象の基板に複数の処理室において
一連の処理を順次実施する基板処理装置としては、例え
ば図5に示すような、1枚或いは少数枚の基板を順次直
列的に処理する枚葉インライン形式のLCD製造装置が
知られている。このLCD製造装置では、ロード側カセ
ットスタンドS1に大気搬送機T1が連接され、該搬送
機T1にはゲートバルブLV1を介してロード側基板予
備室L1が連接され、更に、ロード側基板予備室L1に
はゲートバルブLV2を介して真空搬送機T2が連接さ
れ、該搬送機T2にはゲートバルブLV3を介して基板
予備加熱室Hが連接されている。
【0003】また、真空搬送機T2にはゲートバルブL
V4を介して第1成膜室R1が連接され、該第1成膜室
R1にはゲートバルブLV5を介して真空搬送機T3が
連接され、該搬送機T3にはゲートバルブLV6を介し
て第2成膜室R2が連接され、該第2成膜室R2にはゲ
ートバルブLV7を介して真空搬送機T4が連接され、
該搬送機T4にはゲートバルブLV8を介して第3成膜
室R3が連接されている。また、真空搬送機T4にはゲ
ートバルブLV9を介してアンロード側基板予備室L2
が連接され、該アンロード側基板予備室L2にはゲート
バルブLV10を介して大気搬送機T5が連接され、更
に、該搬送機T5にはアンロード側カセットスタンドS
2が連接されている。
【0004】このようなLCD製造装置では、ロード側
から搬入された処理対象の基板が、搬送機T1〜T5に
より各処理室を順次搬送されて所定の処理が施され、第
1成膜室R1〜第3成膜室R3でそれぞれ異なる膜種の
成膜処理が施されてアンロード側から搬出される。な
お、このような基板の搬送制御や基板に対する処理の制
御は図示していないコントローラによってなされる。
【0005】
【発明が解決しようとする課題】上記のような直列構成
のLCD製造装置では、各膜種の成膜処理を行う成膜室
が1つずつしかないため、高いスループットを実現する
ことができなかった。そこで、同一の膜種の成膜処理を
行う成膜室を複数個備えて、これら成膜室で同一な成膜
処理を分担することにより、基板を順次投入して処理を
行う場合のスループットを向上させる基板処理装置(L
CD製造装置)が開発されている。
【0006】このようなLCD製造装置としては、例え
ば、搬送機を収容したメインフレームに対して複数の成
膜室を連接し、これら成膜室の内の複数の成膜室を同一
の成膜処理を並列的に行う成膜室として、これら成膜室
に対して同一の搬送機により基板の搬送処理を行う枚葉
クラスタ形式の基板処理装置や、図1を参照して後述す
るように、同一の成膜処理を並列的に行う処理室を複数
個備えて、これら処理室に対する基板の搬送を同一の搬
送装置によって行う並列構成の枚葉インライン形式の基
板処理装置等がある。
【0007】しかしながら、このような並列構成の基板
処理装置にあっては、2つ以上の成膜室に対して同一の
搬送装置で基板の搬送を行うこととなるため、一の成膜
室に対する基板搬送と他の成膜室に対する基板搬送とを
同時に行わなければならないといった搬送処理間の干渉
が発生してしまうといった問題があった。そして、この
ような搬送処理間の干渉が生じてしまう場合には、例え
ば基板が搬送機に把持されたままで停滞してしまうとい
ったように処理途中の基板を温度管理し得ない環境下に
長時間晒してしまう事態が発生し、基板に意図しない熱
履歴を与えてしまって製品歩留まりを低下させてしまう
といった問題を招いていた。
【0008】本発明は、上記従来の事情に鑑みなされた
もので、処理室での所定の処理に要する時間を考慮した
上で、処理対象の基板を搬送することができる時間間隔
を設定して、搬送装置による搬送処理を支障なく実施す
ることを目的とする。更に、本発明は、搬送途中の基板
が意図しない状態で停滞してしまうことを回避して、基
板の熱履歴による品質低下を防止することを目的とす
る。
【0009】
【課題を解決するための手段】本発明では、同一の処理
を行う処理室を複数個備えて、これら処理室(処理室
群)に対する基板の搬送を同一の搬送装置によって行う
基板処理装置において、処理室での処理能力を上回って
搬送した基板が停滞を生じてしまわないように、処理対
象の基板を搬送する時間間隔を設定して、当該設定に従
って搬送処理を実行させる。
【0010】すなわち、処理室での基板処理及び当該処
理室に対する基板の搬送を行うための時間を当該処理室
群に含まれる処理室数で割り算し、この結果の内で最大
値となる時間以上の時間をタクトタイムに設定し、当該
タクトタイムに従った時間間隔で搬送装置によって基板
を搬送する。これにより、各処理室での処理時間と基板
搬送のタイミングとの不整合に起因した基板の停滞を回
避することができるとともに、基板が意に反して熱履歴
を受けてしまう事態が防止される。
【0011】また、本発明では、上記のようにしてタク
トタイムに従った時間間隔で搬送装置により処理室毎の
基板搬送を行わせ、更に、当該搬送装置による基板搬送
に際して、一の処理室での処理が終了した後に所定の待
機時間をもって当該処理室からの基板搬出を実行させ
る。これにより、同一の処理室群に属する他の処理室に
対する基板搬送が終了した後に、当該一の処理室からの
基板搬出が行われ、これら処理室に対する搬送処理間で
の干渉が回避されて搬送処理を支障なく実施することが
できる。更に、温度管理が行い難い搬送途中の状態より
も、待機時間に基づいて比較的温度管理が行い易い処理
室内(成膜室内)に基板をより長く滞在させることによ
り、意図しない熱履歴が生じてしまう事態を防止するこ
とができる。
【0012】なお、本発明では好ましい態様として、成
膜室に対して、成膜処理が終了した後の基板が搬送を待
機する時間では恒温制御する。これによって、基板が受
ける熱履歴をより少なくして、成膜処理された基板の高
品質な基板の成膜処理を実現する。
【0013】本発明は、基板処理装置を操作するオペレ
ータがタクトタイム等を計算して設定することによって
も実施できるが、好ましくは、上記のような基板搬送制
御方法を行うための処理手順をグロプラムに作成し、基
板処理装置を制御するコントローラ(コンピュータ)に
当該プロスラムをインストールして実施するのが好まし
い。
【0014】
【発明の実施の形態】本発明の一実施形態を図面を参照
して説明する。図1には、本実施形態に係る並列構成の
枚葉インライン形式のLCD製造装置の構成を示してあ
り、このLCD製造装置をコントローラCTにより制御
することにより本実施形態に係る基板制御方法が実施さ
れる。このLCD製造装置は、ロボットアームから成る
搬送機T1〜T7で1枚或いは少数枚の基板を搬送し、
各処理室R1〜R8、H、B1で当該基板に順次所定の
処理を施すが、成膜室R1及びR2、成膜室R4及びR
5、成膜室R6及びR7が当該基板に対して同一の成膜
処理を施す処理室として並列的に配設されている。すな
わち、成膜室R1及びR2が第1の成膜処理を並列的に
行う処理室群、成膜室R4及びR5が第2の成膜処理を
並列的に行う処理室群、成膜室R6及びR7が第3の成
膜処理を並列的に行う処理室群として備えられている。
【0015】このLCD製造装置では、ロード側カセッ
トスタンドS1に大気搬送機T1が連接され、該搬送機
T1にはゲートバルブLV1を介してロード側基板予備
室L1が連接され、更に、ロード側基板予備室L1には
ゲートバルブLV2を介して真空搬送機T2が連接さ
れ、該搬送機T2には基板予備加熱室Hが連接されてい
る。基板予備加熱室HにはゲートバルブLV3を介して
真空搬送機T3が連接され、該搬送機T3には第1成膜
室R1と第2成膜室R2とがそれぞれゲートバルブLV
4とLV5とを介して並列的に連接されている。
【0016】また、真空搬送機T3には第3成膜室がゲ
ートバルブLV6を介して連接され、第3成膜室R3に
はゲートバルブLV7を介して真空搬送機T4が連接さ
れ、該搬送機T4には第4成膜室R4と第5成膜室R5
がそれぞれゲートバルブLV8とLV9を介して並列的
に連接されている。また、搬送機T4にはバッファ室B
1が連接され、該バッファ室B1には真空搬送機T5が
連接されている。また、搬送機T5には第6成膜室R6
と第7成膜室R7とがそれぞれゲートバルブLV10と
LV11とを介して並列的に連接され、更に、搬送機T
5には第8成膜室R8がゲートバルブLV12とを介し
て並列的に連接されている。
【0017】また、第8成膜室R8にはゲートバルブL
V13を介して真空搬送機T6が連接され、真空搬送機
T6にはゲートバルブLV14を介してアンロード側基
板予備室L2が連接され、該アンロード側基板予備室L
2にはゲートバルブLV15を介して大気搬送機T7が
連接され、更に、該搬送機T7にはアンロード側カセッ
トスタンドS2が連接されている。
【0018】ここで、上記の搬送機T1〜T7は、コン
トローラCTによる制御の下にそれぞれ独立して基板搬
送動作を行う。そして、これらの搬送機の内で真空搬送
機T3は、並列的に成膜処理を行う成膜室R1及びR
2、更には、基板予備加熱室H及び第3成膜室R3に対
する基板の搬送を行う。また、真空搬送機T4は、並列
的に成膜処理を行う成膜室R4及びR5、更には、第3
成膜室R3及びバッファ室B1に対する基板の搬送を行
う。また、真空搬送機T5は、並列的に成膜処理を行う
成膜室R6及びR7、更には、バッファ室B1及び第8
成膜室R8に対する基板の搬送を行う。したがって、ロ
ード側から搬入された処理対象の基板は、搬送機により
各処理室を順次搬送されて所定の処理(上記の並列処理
を行う成膜室群ではいずれかの成膜室での成膜処理)が
施され、所定の成膜処理が施された基板がアンロード側
から搬出される。
【0019】上記のような装置構成において、コントロ
ーラCTが以下に説明するようにして、搬送機T1〜T
7が処理対象の基板を搬送する時間間隔をタクトタイム
T、並列的な成膜処理を行う成膜室での待機時間Wを加
味したタクト制御時間を設定し、これらに従って各搬送
機に搬送処理を行わせる。
【0020】まず、同一の成膜処理を行う成膜室群を構
成している第1成膜室R1と第2成膜室R2、或いは、
第4成膜室R4と第5成膜室R5、或いは、第6成膜室
R6と第7成膜室R7のように、搬送機が複数の成膜室
に並列的に基板の搬送処理を行う場合のタクトタイムT
は、一例として式(1)として求めることができる。ま
た、これら以外の直列的に配設されている第3成膜室R
3及び第8成膜室R8のように、搬送機が1つの成膜室
に基板の搬送処理を行う場合のタクトタイムTは、一例
として式(2)として求めることができる。
【0021】
【数1】 AT≧P+R+2B+3N・・・・・式(1) ここに、A:並列室数(Parallel Number)、 T:タクトタイム(Tact Time)、 B:基板搬送時間(Board Transfer Time)、 N:通信時間(Network Time)、 R:成膜準備時間(Process Preparation Time)、 P:成膜時間(Process Time)、 なお、R=S+E、 S:調圧時間(Pressure Control Time)、 E:排気時間(Exhaust Time)、
【0022】
【数2】T≧P+R+B+2N・・・・・式(2)
【0023】なお、上記の式(1)は、第1の成膜室群
を構成している第1成膜室R1及び第2成膜室R2と、
これら成膜室に対して並列的に搬送処理を行う第3搬送
機T3とを例にとると、図2に示すようにして求められ
る。まず、N1とN3をコントローラCTから第3搬送機
T3へ搬送コマンドを送信するに要する時間、B1とB2
を搬送コマンドに応じて第3搬送機T3が実際に搬送動
作を完了するに要する時間、N2をコントローラCTか
ら第1成膜室R1へ成膜処理コマンドを送信するに要す
る時間、P+Rを第1成膜室R1が実際に成膜処理を実
行して完了するに要する時間とし、N1=N2=N3=
N、及び、B1=B2=Bと見なす。
【0024】ここで、第1成膜室R1への搬送処理に着
目するが、第1の成膜室群は2つの成膜室R1、R2か
ら成るため、第1成膜室R1に次の基板が搬送されて来
るまでには最大2Tの時間がある。したがって、第3搬
送機T3が第1成膜室R1へ基板を搬送して、処理が終
了した基板を第1成膜室R1から下流の第3成膜室R3
へ搬送する処理は、2つのタクトタイム(2T)以内で
行われなければならない。すなわち、2T≧N1+B1+
N2+P+R+N3+B2=P+R+2B+3Nとなり、
これを並列関係にある成膜室の数Aを用いて一般化する
と式(1)に示すようになる。
【0025】以下、本例では、成膜時間Pを、第1成膜
室R1と第2成膜室R2ではそれぞれ110秒、第4成
膜室R4と第5成膜室R5ではそれぞれ150秒、第6
成膜室R6と第7成膜室R7ではそれぞれ150秒、第
3成膜室R3では70秒、第8成膜室R8では65秒と
し、成膜準備時間R=30秒、基板搬送時間B=40
秒、通信時間N=2秒として、具体的な数値を用いて説
明する。
【0026】第1成膜室R1と第2成膜室R2のそれぞ
れのタクトタイムTは、式(1)より、成膜室数A=2
として、 2T≧110+30+2×40+3×2 ≧226、 T≧113(秒)となる。
【0027】また、第4成膜室R4と第5成膜室R5、
及び、第6成膜室R6と第7成膜室R7のそれぞれのタ
クトタイムTは、式(1)より、成膜室数A=2とし
て、 2T≧150+30+2×40+3×2 ≧266、 T≧133(秒)となる。
【0028】また、第3成膜室R3のタクトタイムT
は、式(2)より、 T≧70+30+40+2×2 ≧144(秒)となる。
【0029】また、第8成膜室R8のタクトタイムT
は、式(2)より、 T≧65+30+40+2×2 ≧139(秒)となる。
【0030】これら各成膜室毎のタクトタイムの内で最
大タクトタイムを選択すると、第3成膜室R3の144
秒である。本例では、この144秒をLCD製造装置で
の基板搬送を行うためにタクトタイムTとして、このタ
クトタイムT(144秒)の間隔で搬送機により基板を
搬送する。このタクトタイム毎にカセットS1からLC
D製造装置へ基板を投入することにより、成膜処理を行
うに十分な時間間隔をもって基板の搬送をスムースに行
うことができる。なお、本例では最大となる時間(14
4秒)を採用しているが、この時間(144秒)以上の
時間を基板搬送間隔に採用してもよく、スムースな基板
搬送を実現することができる。
【0031】更に言えば、並列的に処理を行う成膜室群
に対して、成膜室での基板成膜処理及び当該成膜室に対
する基板の搬送処理を行うための時間(P+R+2B+
3N)を当該処理室群に含まれる室数(A)で割り算し
て、処理室1つ当たりの必要時間を求め、この時間の内
で最大となる時間以上の時間をタクトタイムとして外部
から基板を投入するようにしたことにより、投入された
基板を成膜室群の内のいずれかの成膜室で十分な時間を
もって成膜処理することを保証できる。このため、投入
された基板が搬送途中で成膜処理待ちしなければならな
い事態を防止することができ、これによって、渋滞のな
いスムースな搬送処理を実行することができる。
【0032】ここで、1つの搬送機に対して並列的に成
膜処理を行う成膜室が複数備えられていることから、例
えば搬送機T3が受け持つ搬送処理は1タクトタイム内
に複数存在することになる。この結果、例えば成膜室R
1が成膜処理を終了した時点で他の成膜室R2に対する
基板搬送を即座に開始した場合、成膜室R1から基板を
搬出する処理と成膜室R2へ基板を搬入する処理とが干
渉してしまう可能性がある。
【0033】このような干渉の発生を、タクトタイムを
200秒、第1成膜室R1と第2成膜室R2との成膜時
間をそれぞれ150秒、搬送時間を40秒、成膜準備時
間を20秒として、図3を参照して具体的に説明する。
すなわち、第1成膜室R1で成膜処理を終えた基板は第
3搬送機T3で第3成膜室R3へ搬送されることとなる
が、これと時期を同じくして、次のタクトタイムのタイ
ミングで第3搬送機T3は第2成膜室R2へ次の基板を
搬送することとなる。したがって、図3に示すように、
第1成膜室R1から第3成膜室R3への基板の搬送処理
を成膜処理後に即座に開始してしまうと、第2成膜室R
2への基板の搬送処理と干渉が生じ、当該基板が基板予
備加熱室Hで停滞し不正な熱履歴が生じてしまうことに
もなっていた。
【0034】本例では、この搬送処理間の干渉を防止す
るため、図4に示すように、第1成膜室R1で成膜処理
を終えた後にあっても即座に基板の搬出を行わず、当該
成膜室R1内で所定の待機時間Wを過ぎた後に当該基板
を搬出するようにして、次のタクトタイムのタイミング
で第3搬送機T3が第2成膜室R2へ次の基板を搬送す
ることを支障なく実行させる。そして、第1成膜室R1
内に待機させた基板は、第2成膜室R2への基板搬送が
終了した後に、第3搬送機T3によって搬出されて第3
成膜室R3へ搬送される。なお、コントローラCTの制
御によって、成膜室内は成膜処理終了後は恒温状態とな
っており、当該成膜室内に待機させた基板に不都合な熱
履歴が生じてしまうことがないようになっている。
【0035】本例では、この待機時間Wを含めた成膜室
での滞在時間をタクト制御時間Cとしており、このタク
ト制御時間Cによって上記の式(1)で求められるタク
トタイムTを補正して、補正されたタクトタイムTを用
いてコントローラCTが基板搬送処理を制御する。すな
わち、成膜処理を行うために成膜室に滞在時間すること
となる時間は(R+P)であることから、待機時間Wを
加えて、タクト制御時間Cは式(3)のように表され
る。そして、式(1)中の成膜室での滞在時間に相当す
る部分(R+P)を待機時間Wを加えた滞在時間(R+
P+W)で置き換えると、式(4)が得られる。
【0036】ここで、次の基板の搬送処理との干渉を避
けるためには、成膜室での滞在時間(タクト制御時間
C)が上記の式(1)で求められるタクトタイムT以上
である必要があるので、式(5)に示す関係が得られ
る。そして、式(4)及び式(5)から式(6)に示す
関係が得られる。この式(6)を満たすタクト制御時間
Cは所定の待機時間Wを包含したものであり、この待機
時間Wを所定値に設定することにより、不都合な熱履歴
を防止して、干渉のないスムースな搬送処理を実施する
ことができる。
【0037】
【数3】C=R+P+W・・・・・式(3)
【0038】
【数4】C≦2T−2B−3N・・・・・式(4)
【0039】
【数5】T≦C・・・・・式(5)
【0040】
【数6】 T≦C≦2T−2B−3N・・・・・式(6)
【0041】具体的には、並列関係にある第1成膜室R
1と第2成膜室R2との成膜時間(P)が110秒、成
膜準備時間(R)が30秒、上記の式(1)で求められ
るタクトタイムが144秒とすると、タクト制御時間C
は式(4)から、 C=R+P+W =30+110+W =140+W、 となる。
【0042】また、式(6)から待機時間Wを求める
と、 T≦C≦2T−2B−3N、 144≦140+W≦2×144−2×40−3×2、 4≦W≦62、 となる。すなわち、上記の各条件の下では、待機時間W
は4秒以上62秒以下に設定される。
【0043】そして、待機時間Wを例えば5秒とする
と、タクト制御時間Cは145秒となり、上記の各条件
の下では、基板は第1成膜室R1或いは第2成膜室R2
に145秒間滞在することとなる。なお、搬送速度が若
干低下しても不都合な熱履歴を回避するとともに十分な
成膜時間を確保するためには、待機時間Wはでき得るだ
け大きな値に設定するのが好ましく、上記の例では待機
時間Wを62秒として、タクト制御時間Cを202秒と
するのが好ましい。
【0044】上記した基板制御方法は、すべてソフトウ
ェアにより自動計算を行い、基板処理装置のタクトタイ
ムや各成膜室での待機制御等の自動制御を行うことによ
り実施されるが、このようなソフトウエアではなく、各
計算・制御処理を行うためのハードウエアを用いて実施
することもできる。また、本発明は枚葉インライン形式
の基板処理装置以外に、枚葉クラスタ形式の基板処理装
置等にも適用することができ、要は、同一の搬送機によ
って複数の処理室(成膜室やバッファ室等)に対する搬
送処理を実施する必要がある装置であれば適用可能であ
る。したがって、枚葉クラスタ形式の基板処理装置にお
いてクラスタの数やクラスタの角数には特に限定はな
く、また、枚葉式といえども数枚の基板を一度に搬送処
理して成膜処理する装置であっても本発明を適用するこ
とができる。
【0045】
【発明の効果】以上説明したように、本発明によれば、
成膜処理等の所定の処理に要する時間から求めたタクト
タイムの最大時間以上の時間を基板搬送の時間間隔を規
定するタクトタイムとし、このタクトタイムに従って基
板搬送処理を行うようにしたため、干渉のない最適な搬
送処理が実現され、スループットも向上する。また、成
膜室での滞在時間を制御するようにしたため、干渉のな
い搬送制御を実現できるだけではなく、基板の熱履歴を
一定にすることができ、製品の品質を一定にすることが
できる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係る枚葉インライン形
式のLCD製造装置の構成を示す図である。
【図2】 搬送処理の流れを説明するタイムチャートで
ある。
【図3】 搬送処理間の干渉を説明するタイムチャート
である。
【図4】 搬送処理間の干渉を待機時間によって回避す
ることを説明するタイムチャートである。
【図5】 枚葉インライン形式のLCD製造装置の構成
の一例を示す図である。
【符号の説明】
T1〜T7・・・搬送機、 S1、S2・・・カセット
スタンド、L1・・・ロード側基板予備室、 L2・・
・アンロード側基板予備室、H・・・基板予備加熱室、
R1〜R8・・・成膜室、CT・・・コントローラ、

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 同一の処理を並列的に行う処理室を複数
    個備えて、当該処理室群に対する基板の搬送を同一の搬
    送装置によって行う基板処理装置に対して、 処理室での基板処理及び当該処理室に対する基板の搬送
    を行うための時間を当該処理室群に含まれる処理室数で
    割り算し、この結果の内で最大値となる時間以上の時間
    をタクトタイムに設定し、当該タクトタイムに従った時
    間間隔で搬送装置によって基板を搬送することを特徴と
    する基板搬送制御方法。
  2. 【請求項2】 同一の処理を並列的に行う処理室を複数
    個備えて、当該処理室群に対する基板の搬送を同一の搬
    送装置によって行う基板処理装置に対して、 前記処理室群が基板処理に要する時間に基づいてタクト
    タイムを設定して、当該タクトタイムに従った時間間隔
    で搬送装置により処理室毎の基板搬送を行わせ、 更に、当該搬送装置による基板搬送に際して、一の処理
    室での処理が終了した後に所定の待機時間をもって当該
    処理室からの基板搬出を実行させることにより、他の処
    理室に対する基板搬送が終了した後に当該一の処理室か
    らの基板搬出が行われるようにしたことを特徴とする基
    板搬送制御方法。
  3. 【請求項3】 同一の処理を並列的に行う処理室を複数
    個備えて、当該処理室群に対する基板の搬送を同一の搬
    送装置によって行う基板処理装置において、 処理室での基板処理及び当該処理室に対する基板の搬送
    を行うための時間を当該処理室群に含まれる処理室数で
    割り算し、この結果の内で最大値となる時間以上の時間
    をタクトタイムに設定して、コントローラによる制御の
    下に当該タクトタイムに従った時間間隔で搬送装置によ
    って処理室毎の基板搬送を行わせ、 更に、当該搬送装置による基板搬送に際して、コントロ
    ーラによる制御の下に、一の処理室での処理が終了した
    後に所定の待機時間をもって当該処理室からの基板搬出
    を実行させて、他の処理室に対する基板搬送が終了した
    後に当該一の処理室からの基板搬出を行うようにしたこ
    とを特徴とする基板処理装置。
JP22085797A 1997-08-01 1997-08-01 基板搬送制御方法 Pending JPH1154590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22085797A JPH1154590A (ja) 1997-08-01 1997-08-01 基板搬送制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22085797A JPH1154590A (ja) 1997-08-01 1997-08-01 基板搬送制御方法

Publications (1)

Publication Number Publication Date
JPH1154590A true JPH1154590A (ja) 1999-02-26

Family

ID=16757641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22085797A Pending JPH1154590A (ja) 1997-08-01 1997-08-01 基板搬送制御方法

Country Status (1)

Country Link
JP (1) JPH1154590A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100374911C (zh) * 2002-12-31 2008-03-12 Lg.菲利浦Lcd株式会社 基板传送系统
JP2009102740A (ja) * 2000-04-25 2009-05-14 Tokyo Electron Ltd 金属膜堆積方法および超臨界乾燥/クリーニングモジュールを含む金属堆積クラスタツール
JP2009272034A (ja) * 2009-08-17 2009-11-19 Canon Anelva Corp 情報記録ディスク用成膜装置、及び、情報記録ディスクの製造方法
WO2011049017A1 (ja) * 2009-10-19 2011-04-28 株式会社アルバック 成膜とクリーニングを行う真空処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102740A (ja) * 2000-04-25 2009-05-14 Tokyo Electron Ltd 金属膜堆積方法および超臨界乾燥/クリーニングモジュールを含む金属堆積クラスタツール
CN100374911C (zh) * 2002-12-31 2008-03-12 Lg.菲利浦Lcd株式会社 基板传送系统
JP2009272034A (ja) * 2009-08-17 2009-11-19 Canon Anelva Corp 情報記録ディスク用成膜装置、及び、情報記録ディスクの製造方法
WO2011049017A1 (ja) * 2009-10-19 2011-04-28 株式会社アルバック 成膜とクリーニングを行う真空処理方法
CN102549192A (zh) * 2009-10-19 2012-07-04 株式会社爱发科 进行成膜和清洗的真空处理方法
JP5474082B2 (ja) * 2009-10-19 2014-04-16 株式会社アルバック 成膜とクリーニングを行う真空処理方法

Similar Documents

Publication Publication Date Title
US8055378B2 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
US4825808A (en) Substrate processing apparatus
KR100847888B1 (ko) 반도체 소자 제조 장치
JP3193904B2 (ja) 基板搬送制御方法及び基板製品の製造方法
US20090142168A1 (en) Substrate processing apparatus
JP6049394B2 (ja) 基板処理システム及び基板の搬送制御方法
JP4334817B2 (ja) 基板処理装置及び基板処理方法
JPH1154590A (ja) 基板搬送制御方法
JP2982038B2 (ja) 被処理体の処理のスケジューリング方法及びその装置
JP2005322762A (ja) 基板処理装置
US6466835B1 (en) Deadlock avoidance method and treatment system for object to be treated
JP4139739B2 (ja) 基板搬送方法
JP4568231B2 (ja) 基板処理装置及び半導体装置の製造方法
JP2000150619A (ja) 基板処理装置
JP4664868B2 (ja) 半導体製造装置の障害対処システム
JP5075835B2 (ja) 半導体製造システム
KR101010157B1 (ko) 기판 처리 시스템 및 기판 처리 방법
JP2008098670A (ja) 半導体製造装置の障害対処システム
JP2008288282A (ja) 基板処理装置
JPH09159981A (ja) 成膜装置
JP2005129868A (ja) 搬送制御方法
JP2006222328A (ja) 基板処理装置
JP2000332080A (ja) 被処理物の製造方法と製造装置
JPH10284574A (ja) 基板処理方法および基板処理装置
JP4202045B2 (ja) 半導体基板処理装置及び半導体基板処理方法