JP4334817B2 - 基板処理装置及び基板処理方法 - Google Patents
基板処理装置及び基板処理方法 Download PDFInfo
- Publication number
- JP4334817B2 JP4334817B2 JP2002139775A JP2002139775A JP4334817B2 JP 4334817 B2 JP4334817 B2 JP 4334817B2 JP 2002139775 A JP2002139775 A JP 2002139775A JP 2002139775 A JP2002139775 A JP 2002139775A JP 4334817 B2 JP4334817 B2 JP 4334817B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- substrate
- processed
- semiconductor wafer
- processing units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32315—Machine with least work
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハや液晶表示装置用のガラス基板等の被処理基板に成膜やエッチング等の処理を施す基板処理装置及び基板処理方法に関する。
【０００２】
【従来の技術】
従来から、半導体ウエハや液晶表示装置用のガラス基板等の被処理基板に成膜やエッチング等の処理を施す基板処理装置では、複数の処理部と、これらの処理部に続された搬送機構とを具備し、搬送機構によって複数の処理部に被処理基板を順次搬送し、各処理部で同一の処理又は異なった処理を施すように構成され、資源、スペース等を有効利用し、かつ効率良く被処理基板の処理を行えるようにした基板処理装置が知られている。
【０００３】
このような従来の基板処理装置、例えば、第１の処理部と第２の処理部の２つの処理部を備えた基板処理装置では、例えば、第１及び第２の処理部で同一の処理を行うようにして、１つのカセットに収容された２５枚の半導体ウエハを順次処理するような場合、まず、第１の処理部に一枚目の半導体ウエハを搬入し、この第１の処理部で一枚目の半導体ウエハの処理を行っている間に第２の処理部に二枚目の半導体ウエハを搬入し、第２の処理部で二枚目の半導体ウエハの処理を行っている間に第１の処理部から一枚目の半導体ウエハを搬出して三枚目の半導体ウエハを搬入する、という動作を連続して実行することによって、２５枚の半導体ウエハの処理を短時間で効率良く行えるようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構成の従来の基板処理装置では、１つのロットの処理が終了し、一旦処理が跡切れた後、次に処理を行うロットの半導体ウエハを収容したカセットが搬入され、このカセット内の半導体ウエハの処理を開始する場合、第１の処理部から半導体ウエハの搬送を開始するようになっている。このため、例えば、カセット内の２５枚の半導体ウエハの処理を行った場合、第１の処理部で１３枚の半導体ウエハの処理が行われ、第２の処理部で１２枚の半導体ウエハの処理が行われることになり、第１の処理部と第２の処理部で使用頻度に偏りが生じ、メンテナンスサイクルや処理部内の部品の消耗度に差が生じてしまう可能性があった。
【０００５】
本発明は、かかる従来の事情に対処してなされたもので、各処理部の使用頻度を均一化することができ、メンテナンスサイクルや処理部内の部品の消耗度に差が生じることを抑制することのできる基板処理装置及び基板処理方法を提供しようとするものである。
【０００９】
【課題を解決するための手段】
請求項１記載の発明は、被処理基板に所定の処理を施すための複数の処理部と、複数の前記処理部に前記被処理基板を搬送する搬送機構と、複数の前記処理部の積算処理枚数を夫々記憶し、次に処理を開始する際に、前記記憶された積算処理枚数の最も少ない処理部から前記被処理基板の搬送を開始するよう前記搬送機構を制御する制御手段とを具備し、前記処理部が夫々ロードロック室を有し、前記搬送機構が、前記ロードロック室に前記被処理基板を搬送するよう構成されていることを特徴とする。
【００１０】
また、請求項２記載の発明は、請求項１記載の基板処理装置において、前記制御手段が、前記記憶された積算処理枚数の少ない処理部の順に、前記被処理基板の搬送を行うよう前記搬送機構を制御することを特徴とする。
【００１１】
また、請求項３記載の発明は、請求項１又は２記載の基板処理装置において、前記制御手段は、前記被処理基板を搬送しようとする前記処理部が、所定時間経過しても前記被処理基板を受け入れ可能とならない場合に、前記被処理基板を受け入れ可能な処理部のうち最も優先度の高い処理部に前記被処理基板を搬送するよう制御することを特徴とする。
【００１２】
また、請求項４記載の発明は、請求項１記載の基板処理装置において、前記複数の処理部が同一の処理を施すことを特徴とする。
また、請求項５記載の発明は、被処理基板に所定の処理を施すための複数の処理部と、複数の前記処理部に所定の順序で前記被処理基板を搬送する搬送機構とを具備した基板処理装置を用いた基板処理方法において、複数の前記処理部の積算処理枚数を夫々記憶し、次に処理を開始する際に、前記記憶された積算処理枚数の最も少ない処理部から前記被処理基板の搬送を開始し、かつ、前記処理部が夫々ロードロック室を有し、前記搬送機構が、前記ロードロック室に前記被処理基板を搬送することを特徴とする。
また、請求項６記載の発明は、請求項５記載の基板処理方法において、前記記憶された積算処理枚数の少ない処理部の順に、前記被処理基板の搬送を行うことを特徴とする。
また、請求項７記載の発明は、請求項６記載の基板処理方法において、前記被処理基板を搬送しようとする前記処理部が、所定時間経過しても前記被処理基板を受け入れ可能とならない場合に、前記被処理基板を受け入れ可能な処理部のうち最も優先度の高い処理部に前記被処理基板を搬送することを特徴とする。
また、請求項８記載の発明は、請求項５記載の基板処理方法において、前記複数の処理部が同一の処理を施すことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の基板処理装置の詳細を、図面を参照して実施形態について説明する。
【００１４】
図１は、本発明の一実施形態に係わる基板処理装置の概略構成を模式的に示すものである。
【００１５】
図１に示すように、基板処理装置は、半導体ウエハＷに所定の処理を施す処理部を構成する複数（図１の装置では２つ）のプロセスシップＰＳ１、ＰＳ２と、これらに半導体ウエハＷを搬送する搬送機構を構成するローダモジュールＬＭとを組合わせて構成されている。
【００１６】
ローダモジュールＬＭは、半導体ウエハＷを収容する複数（図１の装置では３つ）のロードポートＬＰ１〜ＬＰ３と、半導体ウエハＷを搬送する搬送室ＴＲと、半導体ウエハＷの位置決めを行うオリエンタＯＲとから構成されている。
【００１７】
搬送室ＴＲには、オリエンタＯＲが連結されるとともに、ロードロックドアＬＧ１、ＬＧ２を介してプロセスシップＰＳ１、ＰＳ２が連結され、さらに、ロードポートドアＣＧ１〜ＣＧ３を介してロードポートＬＰ１〜ＬＰ３が連結されている。このロードポートＬＰ１〜ＬＰ３には、未処理の半導体ウエハＷおよび処理済みの半導体ウエハＷを収容するカセット又はフープ（FOUP）ＣＳ１〜ＣＳ３（以下ではカセットの場合について説明する。）が設置される。
【００１８】
搬送室ＴＲには、２段構成のローダアームＬＡ１、ＬＡ２が設けられ、このローダアームＬＡ１、ＬＡ２は、ロードポートＬＰ１〜ＬＰ３とプロセスシップＰＳ１、ＰＳ２（ロードロック室ＬＬ１、ＬＬ２）との間や、オリエンタＯＲとの間での半導体ウエハＷの搬送を行う（図１の▲１▼▲２▼▲６▼の搬送）。ここで、ローダアームＬＡ１、ＬＡ２を２段構成とすることにより、一方のローダアームＬＡ１、ＬＡ２で半導体ウエハＷの搬入を行いつつ、他方のローダアームＬＡ２、ＬＡ１で半導体ウエハＷの搬出を行うことが可能となり、半導体ウエハＷの入れ替えを効率よく行うことが可能となる。
【００１９】
プロセスシップＰＳ１、ＰＳ２には、ロードロック室ＬＬ１、ＬＬ２およびプロセス室ＰＭ１、ＰＭ２が設けられ、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２とは、プロセスゲートＰＧ１、ＰＧ２を介して互いに連結されている。
【００２０】
ロードロック室ＬＬ１、ＬＬ２には、ウエハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２およびロードロックアームＬＲ１、ＬＲ２がそれぞれ設けられ、ウエハ載置台Ｂ１１、Ｂ２１には、ローダモジュールＬＭから搬入された半導体ウエハＷが載置されるとともに、ロードロック室ＬＬ１、ＬＬ２から搬出される半導体ウエハＷが載置される。
【００２１】
また、ウエハ載置台Ｂ１２、Ｂ２２には、プロセス室ＰＭ１、ＰＭ２に搬入される半導体ウエハＷが載置される。また、ロードロックアームＬＲ１、ＬＲ２は、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２との間での半導体ウエハＷの搬送を行う（図１の▲３▼▲４▼▲５▼の搬送）。
【００２２】
ここで、搬送の効率化を図るため、搬送室ＴＲは大気開放されるとともに、ロードポートドアＣＧ１〜ＣＧ３は、開放された状態に維持される。また、コンタミネーションを防止するため、プロセス室ＰＭ１、ＰＭ２は所定の真空度に維持される。このため、ロードロック室ＬＬ１、ＬＬ２では、搬送室ＴＲとの間での搬送、またはプロセス室ＰＭ１、ＰＭ２との間での搬送に応じ、それぞれの真空度に対応させるための給排気が行われる。
【００２３】
以下、ロードポートＬＰ１とプロセスシップＰＳ１との間での搬送を行う場合を例に取って、搬送シーケンスを説明する。なお、基板処理装置の全体は、制御装置ＭＣによって統括的に制御されるようになっており、搬送シーケンスもこの制御装置ＭＣによって制御される。
【００２４】
まず、ローダアームＬＡ１、ＬＡ２は、ロードポートＬＰ１に載置されているカセットＣＳ１から半導体ウエハＷを取り出し、オリエンタＯＲに搬入する（▲１▼）。
【００２５】
オリエンタＯＲは、半導体ウエハＷが搬入されると、半導体ウエハＷの位置決めを行う。半導体ウエハＷの位置決めが終わると、ローダアームＬＡ１、ＬＡ２は、半導体ウエハＷをオリエンタＯＲから取り出す。
【００２６】
そして、ロードロック室ＬＬ１の大気開放が終了すると、ロードロック室ＬＬ１のロードロックドアＬＧ１が開かれる。ロードロックドアＬＧ１が開かれると、ローダアームＬＡ１、ＬＡ２は、その半導体ウエハＷをロードロック室ＬＬ１内に搬入し、ウエハ載置台Ｂ１１上に載置する（▲２▼）。
【００２７】
ウエハ載置台Ｂ１１上に半導体ウエハＷが載置されると、ロードロックドアＬＧ１が閉じられ、ロードロック室ＬＬ１内の排気が行われるとともに、ロードロックアームＬＲ１が、ウエハ載置台Ｂ１１上の半導体ウエハＷをウエハ載置台Ｂ１２に搬送する（▲３▼）。
【００２８】
半導体ウエハＷがウエハ載置台Ｂ１２に搬送され、プロセス室ＰＭ１へ半導体ウエハＷを搬入可能な状態になると、プロセス室ＰＭ１のプロセスゲートＰＧ１が開かれ、ロードロックアームＬＲ１は、ウエハ載置台Ｂ１２上の半導体ウエハＷをプロセス室ＰＭ１内に搬入する（▲４▼）。
【００２９】
半導体ウエハＷがプロセス室ＰＭ１内に搬入されると、プロセスゲートＰＧ１が閉じれられ、半導体ウエハＷがプロセス室ＰＭ１内で処理される。
【００３０】
プロセス室ＰＭ１内での半導体ウエハＷの処理が終了し、ロードロック室ＬＬ１へ半導体ウエハＷを搬出可能な状態になると、プロセスゲートＰＧ１が開かれ、ロードロックアームＬＲ１は、プロセス室ＰＭ１内の半導体ウエハＷをウエハ載置台Ｂ１１に搬送する（▲５▼）。
【００３１】
そして、プロセスゲートＰＧ１が閉じられ、ロードロック室ＬＬ１内の大気開放が行われる。ロードロック室ＬＬ１内の大気開放が終了すると、次の半導体ウエハＷの搬入タイミングに従って、ロードロックドアＬＧ１が開かれ、一方のローダアームＬＡ１、ＬＡ２が、ウエハ載置台Ｂ１１上の半導体ウエハＷをロードポートＬＰ１に搬出するとともに（▲６▼）、他方のローダアームＬＡ１、ＬＡ２が、オリエンタＯＲで位置決めされた次の半導体ウエハＷをロードロック室ＬＬ１内に搬入する（▲２▼）。
【００３２】
なお、プロセス室ＰＭ１、ＰＭ２で実行されるレシピ（実行レシピ）は、半導体ウエハＷがロードロック室ＬＬ１、ＬＬ２からプロセス室ＰＭ１、ＰＭ２に搬入されるタイミングではなく、ローダモジュールＬＭからロードロック室ＬＬ１、ＬＬ２に搬入されるタイミングにて、読み込まれるようになっている。その結果、半導体ウエハＷがプロセス室ＰＭ１、ＰＭ２に入る迄の時間に、次の半導体ウエハＷのための前処理（例えば、温度設定、ＦＣＳ（Flow Control System ）の流量の自己診断など、プロセス室ＰＭ１、ＰＭ２とロードロック室ＬＬ１、ＬＬ２との間のプロセスゲートＰＧ１、ＰＧ２が開いていても問題のない処理）を行うことができ、スループットを向上させることが可能となる。
【００３３】
上記構成の基板処理装置では、例えば、ロードポートＬＰ１〜ＬＰ３に新規のロット（次に処理を行う半導体ウエハＷが収容された１又は複数のカセット）が搬送されてきた場合、このカセットから、どちらか一方のプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）を指定して、例えば、指定したプロセス室ＰＭ１（プロセスシップＰＳ１）のみに半導体ウエハＷを搬送して処理するモードを選択できるとともに、半導体ウエハＷを順次２つのプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）に搬送して、これらの２つのプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）を使用して短時間で処理できるようにするモード（ＯＲ（オア）搬送モード）を選択することができるようになっている。
【００３４】
すなわち、１つのカセットには、通常２５枚の半導体ウエハＷが収容されており、上記のＯＲ搬送モードでは、これらの半導体ウエハＷを順次２つのプロセス室ＰＭ１、ＰＭ２（同一の処理を行うように設定される）を使用することによって、短時間で処理できるようになっている。
【００３５】
以下、一旦アイドル状態となった基板処理装置が処理を開始する場合の手順について説明する。
【００３６】
一旦１ロット分の半導体ウエハＷの処理が終了し、次のロットが前工程から搬送されて来るまでに時間が空いた場合、つまり、基板処理装置における半導体ウエハＷの処理が一旦跡切れた場合、基板処理装置は図２に示すアイドルモード （１０１）となって、待機状態となる。
【００３７】
この状態で、制御装置ＭＣが、次の新規のロット（カセット）がロードポートＬＰ１〜ＬＰ３に搬入されたことを認識すると（１０２）、まず、装置全体をアイドル状態からノーマル状態に復帰させるシーケンスを起動する（１０３）。
【００３８】
この後、制御装置ＭＣは、次のロットがＯＲ搬送モードであるか否かを判断し（１０４）、ＯＲ搬送モードである場合は、次のプロセス室ＰＭ（プロセスシップＰＳ）から半導体ウエハＷの搬入を開始する（１０５）。
【００３９】
すなわち、制御装置ＭＣには、１つ前のロットにおいて、最後に処理を行ったプロセス室ＰＭ（最終処理ＰＭ）が記憶されており（１０７）、今回のロットの処理を開始するに当たっては、この最終処理ＰＭの次のプロセス室（例えば、最終処理ＰＭがプロセス室ＰＭ１の場合はプロセス室ＰＭ２）から半導体ウエハＷの搬入を開始する。
【００４０】
そして、この後、順次半導体ウエハを２つのプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）に搬入（搬出）して処理を行い、搬入された１つのロットの全ての半導体ウエハＷについての処理が終了すると、今回最後に処理を行ったプロセス室ＰＭ（最終処理ＰＭ）を記憶し（１０７）、今回の処理を終了する。
【００４１】
また、ＯＲ搬送モードが選択されていない場合は（１０４）、指定されたプロセス室ＰＭ（プロセスシップＰＳ）にのみ半導体ウエハＷを搬入して処理を行い（１０８）、搬入されたロットの全ての半導体ウエハＷについての処理が終了すると、この場合も今回最後に処理を行ったプロセス室ＰＭ（最終処理ＰＭ）を記憶し（１０７）、今回の処理を終了する。
【００４２】
以上のとおり、本実施形態では、制御装置ＭＣが最後に処理を行ったプロセス室ＰＭ（最終処理ＰＭ）を記憶し、次回のロットがＯＲ搬送モードである場合は、次のプロセス室（例えば、最終処理ＰＭがプロセス室ＰＭ１の場合はプロセス室ＰＭ２）から半導体ウエハＷの搬入を開始する。
【００４３】
したがって、２つのプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）の使用頻度を均一化することができ、メンテナンスサイクルや部品の消耗度に差が生じることを抑制することができる。
【００４４】
例えば、ＯＲ搬送モードが選択された場合に、常にプロセス室ＰＭ１（プロセスシップＰＳ１）から搬送を開始するようにした場合、２５枚の半導体ウエハＷの処理を行うと、プロセス室ＰＭ１（プロセスシップＰＳ１）で１３枚、プロセス室ＰＭ２（プロセスシップＰＳ２）で１２枚の半導体ウエハＷの処理を行うことになり、１ロット（カセット）で一枚の使用頻度の差ができる。したがって、仮にメンテナンスサイクルを１５００枚（１１５ロット）の半導体ウエハＷ処理毎とすると、メンテナンスサイクルに至った時に、プロセス室ＰＭ１（プロセスシップＰＳ１）とプロセス室ＰＭ２（プロセスシップＰＳ２）との使用頻度の差が半導体ウエハＷ処理枚数で１１５枚となり、平均の１プロセス時間を３．５分とすると、積算使用時間に約６．７時間の差が生じてしまう。
【００４５】
これに対して、本実施形態によれば、上記の条件では、使用頻度の差を、半導体ウエハＷ処理枚数の差で１枚以内、積算使用時間の差で１プロセス時間である３．５分以内とすることができる。これによって、各プロセスシップＰＳ１、ＰＳ２のメンテナンスサイクルや部品の消耗度に差が生じることを防止することができ、各プロセスシップＰＳ１、ＰＳ２に、同時期に、同様なメンテナンスを行うことによって、良好な状態で装置を使用することができる。
【００４６】
なお、図１の基板処理装置では、説明を簡単にするために、２つのプロセスシップＰＳ１、ＰＳ２を設けた場合について説明したが、例えば、図３に示すように、３つのプロセスシップＰＳ１、ＰＳ２、ＰＳ３を設けた場合や、それ以上の数のプロセスシップを設けた場合についても、上記の場合と同様にして適用することができる。また、図３の基板処理装置では、５つのロードポートＬＰ１〜ＬＰ５が設けられているがこのロードポートの数も幾つでも良い。
【００４７】
このような基板処理装置の場合、処理の順序（→ＰＭ１→ＰＭ２→ＰＭ３→ＰＭ１→……という基本的な順番）は決定しているので、最終処理ＰＭ（最終処理プロセス室）を記憶しておけば、次に処理を行うプロセス室を決定することができる。例えば、最終処理ＰＭ（最終処理プロセス室）がプロセス室ＰＭ２（プロセスシップＰＳ２）の場合は、プロセス室ＰＭ３（プロセスシップＰＳ３）から半導体ウエハＷの搬入を開始し、プロセス室ＰＭ３→プロセス室ＰＭ１→プロセス室ＰＭ２の順で半導体ウエハＷの搬入を行う。
【００４８】
また、処理の順序が予め決定していない場合でもアイドル状態となる直前の （Ｎ−１）枚（ＮはＯＲ搬送の対象のプロセス室数）の半導体ウエハＷが処理されたプロセス室を記憶しておくことで、次の処理を行うプロセス室を決定することができる。例えば、プロセス室が３つの場合、アイドル状態となる直前の２枚の半導体ウエハＷが処理されたプロセス室がＰＭ３→ＰＭ１→（アイドル）であったとすれば、次に処理するプロセス室はＰＭ２となる。
【００４９】
以上のように、プロセスシップＰＳが３つ以上ある場合でも、前述した条件では、使用頻度の差を、半導体ウエハＷ処理枚数の差で１枚以内、積算使用時間の差で１プロセス時間である３．５分以内とすることができる。
【００５０】
ところで、アイドル状態からノーマル状態に復帰する時間は、そのプロセスシップＰＳの状態により、プロセスシップＰＳ毎に異なる場合がある。このような場合、上述したシーケンスにおいて、例えば、プロセス室ＰＭ２（プロセスシップＰＳ２）から半導体ウエハＷの搬入を開始するようになっていて、かつ、このプロセス室ＰＭ２（プロセスシップＰＳ２）が半導体ウエハＷを受け入れられる状態となるまでに時間がかかるような場合は、半導体ウエハＷの搬入を開始することができず、スループットが低下してしまう可能性がある。
【００５１】
また、このような場合、プロセス室ＰＭ２（プロセスシップＰＳ２）が半導体ウエハＷを受け入れられる状態となるまでに時間がかかる一方、プロセス室ＰＭ１（プロセスシップＰＳ１）やプロセス室ＰＭ３（プロセスシップＰＳ３）では既に半導体ウエハＷを受け入れられる状態となっている場合がある。
【００５２】
このため、半導体ウエハＷの搬入を開始する際に、タイムアウトを設け、このタイムアウトに設定された時間内に当該プロセス室に搬送できない場合は、半導体ウエハＷを受け入れられる状態となっている他のプロセス室のうち最も優先度の高いプロセス室から半導体ウエハＷを搬送するようにすれば良い。
【００５３】
例えば図２に示す実施例の場合で、次のプロセス室をＰＭ１と決定したが、タイムアウト設定時間内にＰＭ１に搬送できない場合には、優先度の高い、つまり、ＰＭ１の次の順序であるＰＭ２を次のプロセス室とする。また、図４、図６に示す実施例の場合も次のプロセス室の次に優先度の高い、つまり、積算処理時間、積算処理枚数の少ないプロセス室をそれぞれ次のプロセス室として搬送を開始することで、スループットが低下することを抑制することができる。なお、このタイムアウトの設定時間は、適宜変更できるように構成することが好ましい。
【００５４】
ところで、上記の実施形態の場合、最終処理ＰＭ（最終処理プロセス室）によって、新規のロットの半導体ウエハＷの搬入を開始するプロセス室ＰＭを決定するようにしたが、例えば、図４に示すように、各プロセス室ＰＭの積算処理時間を記憶しておきこれを逐次更新し（２０７）、この積算処理時間の一番少ないプロセス室ＰＭ（プロセスシップＰＳ）から搬入を開始したり（２０６）、図５に示すように、各プロセス室ＰＭの積算処理枚数を記憶しておきこれを逐次更新し（３０７）、この積算処理枚数の一番少ないプロセス室ＰＭ（プロセスシップＰＳ）から搬入を開始（３０６）するよう構成することも可能である。
【００５５】
また、上記のように、積算処理時間或いは積算処理枚数を記憶している場合であって、図３に示されるように３つ以上のプロセスシップＰＳ１、ＰＳ２、ＰＳ３を具備している場合は、図４，５に示されるように、全体の半導体ウエハＷの搬入順序を、積算処理時間及び積算処理枚数の少ない順とすることもできる。この場合、例えば、プロセス室ＰＭの積算処理時間が、プロセス室ＰＭ２＜プロセス室ＰＭ１＜プロセス室ＰＭ３、であると、半導体ウエハＷを、プロセス室ＰＭ２→プロセス室ＰＭ１→プロセス室ＰＭ３、の順で搬入することになる。
【００５６】
あるいは、処理開始時に搬入を開始するプロセス室ＰＭ（プロセスシップＰＳ）のみを積算処理時間或いは積算処理枚数から決定し、次に半導体ウエハＷを搬入するプロセス室ＰＭ（プロセスシップＰＳ）からは、通常の順番（プロセス室ＰＭ１→プロセス室ＰＭ２→プロセス室ＰＭ３に基づく順番）とすることもできる。なお、図４，５において、その他の手順は、図２の場合と同様である。
【００５７】
このような構成とすれば、ＯＲ搬送モード以外のモードが混在しているために積算処理時間や積算処理枚数（使用頻度）に差が生じた場合でも、かかる積算処理時間や積算処理枚数（使用頻度）の差を減少させることができる。
【００５８】
なお、上記実施形態では、ロードポートゲートＣＧ１〜ＣＧ３を開放したまま搬送を行う方法について説明したが、搬送までに時間がある場合には、ロードポートゲートＣＧ１〜ＣＧ３を一時的に閉じるようにしてもよい。
【００５９】
また、上述した実施形態では、搬送室ＴＲが大気開放された状態を例にとって説明したが、搬送室ＴＲの真空引きを行ってもよい。また、各ロードロック室ＬＬ１、ＬＬ２には、ウエハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２が２台づつ設けられている場合について説明したが、ウエハ載置台は１台づつ設けてもよく、また、ロードロックアームＬＲ１、ＬＲ２をウエハ載置台と兼用させるようにしてもよい。
【００６０】
さらに、ローダアームＬＡ１、ＬＡ２は、手前の半導体ウエハ載置台Ｂ１１、Ｂ２１とアクセス可能な場合を例にとって説明したが、奥の半導体ウエハ載置台Ｂ１２、Ｂ２２と直接アクセスするようにしてもよい。また、ローダアームＬＡ１、ＬＡ２は２段構成の場合について説明したが、１段でもよい。
【００６１】
【発明の効果】
以上説明したように、本発明の基板処理装置及び基板処理方法によれば、各処理部の使用頻度を均一化することができ、メンテナンスサイクルや処理部内の部品の消耗度に差が生じることを抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる基板処理装置の概略構成を模式的に示す面。
【図２】本発明の一実施形態の動作を示すフローチャート。
【図３】本発明の他の実施形態に係わる基板処理装置の概略構成を模式的に示す面。
【図４】本発明の他の実施形態の動作を示すフローチャート。
【図５】本発明の他の実施形態の動作を示すフローチャート。
【符号の説明】
ＬＭ……ローダモジュール、ＬＰ１〜ＬＰ３……ロードポート、ＣＳ１〜ＣＳ３……カセット、ＴＲ……搬送室、ＬＡ１，ＬＡ２……ローダアーム、ＰＳ１，ＰＳ２……プロセスシップ、ＰＭ１，ＰＭ２……プロセス室、ＭＣ……制御装置。
【発明の属する技術分野】
本発明は、半導体ウエハや液晶表示装置用のガラス基板等の被処理基板に成膜やエッチング等の処理を施す基板処理装置及び基板処理方法に関する。
【０００２】
【従来の技術】
従来から、半導体ウエハや液晶表示装置用のガラス基板等の被処理基板に成膜やエッチング等の処理を施す基板処理装置では、複数の処理部と、これらの処理部に続された搬送機構とを具備し、搬送機構によって複数の処理部に被処理基板を順次搬送し、各処理部で同一の処理又は異なった処理を施すように構成され、資源、スペース等を有効利用し、かつ効率良く被処理基板の処理を行えるようにした基板処理装置が知られている。
【０００３】
このような従来の基板処理装置、例えば、第１の処理部と第２の処理部の２つの処理部を備えた基板処理装置では、例えば、第１及び第２の処理部で同一の処理を行うようにして、１つのカセットに収容された２５枚の半導体ウエハを順次処理するような場合、まず、第１の処理部に一枚目の半導体ウエハを搬入し、この第１の処理部で一枚目の半導体ウエハの処理を行っている間に第２の処理部に二枚目の半導体ウエハを搬入し、第２の処理部で二枚目の半導体ウエハの処理を行っている間に第１の処理部から一枚目の半導体ウエハを搬出して三枚目の半導体ウエハを搬入する、という動作を連続して実行することによって、２５枚の半導体ウエハの処理を短時間で効率良く行えるようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構成の従来の基板処理装置では、１つのロットの処理が終了し、一旦処理が跡切れた後、次に処理を行うロットの半導体ウエハを収容したカセットが搬入され、このカセット内の半導体ウエハの処理を開始する場合、第１の処理部から半導体ウエハの搬送を開始するようになっている。このため、例えば、カセット内の２５枚の半導体ウエハの処理を行った場合、第１の処理部で１３枚の半導体ウエハの処理が行われ、第２の処理部で１２枚の半導体ウエハの処理が行われることになり、第１の処理部と第２の処理部で使用頻度に偏りが生じ、メンテナンスサイクルや処理部内の部品の消耗度に差が生じてしまう可能性があった。
【０００５】
本発明は、かかる従来の事情に対処してなされたもので、各処理部の使用頻度を均一化することができ、メンテナンスサイクルや処理部内の部品の消耗度に差が生じることを抑制することのできる基板処理装置及び基板処理方法を提供しようとするものである。
【０００９】
【課題を解決するための手段】
請求項１記載の発明は、被処理基板に所定の処理を施すための複数の処理部と、複数の前記処理部に前記被処理基板を搬送する搬送機構と、複数の前記処理部の積算処理枚数を夫々記憶し、次に処理を開始する際に、前記記憶された積算処理枚数の最も少ない処理部から前記被処理基板の搬送を開始するよう前記搬送機構を制御する制御手段とを具備し、前記処理部が夫々ロードロック室を有し、前記搬送機構が、前記ロードロック室に前記被処理基板を搬送するよう構成されていることを特徴とする。
【００１０】
また、請求項２記載の発明は、請求項１記載の基板処理装置において、前記制御手段が、前記記憶された積算処理枚数の少ない処理部の順に、前記被処理基板の搬送を行うよう前記搬送機構を制御することを特徴とする。
【００１１】
また、請求項３記載の発明は、請求項１又は２記載の基板処理装置において、前記制御手段は、前記被処理基板を搬送しようとする前記処理部が、所定時間経過しても前記被処理基板を受け入れ可能とならない場合に、前記被処理基板を受け入れ可能な処理部のうち最も優先度の高い処理部に前記被処理基板を搬送するよう制御することを特徴とする。
【００１２】
また、請求項４記載の発明は、請求項１記載の基板処理装置において、前記複数の処理部が同一の処理を施すことを特徴とする。
また、請求項５記載の発明は、被処理基板に所定の処理を施すための複数の処理部と、複数の前記処理部に所定の順序で前記被処理基板を搬送する搬送機構とを具備した基板処理装置を用いた基板処理方法において、複数の前記処理部の積算処理枚数を夫々記憶し、次に処理を開始する際に、前記記憶された積算処理枚数の最も少ない処理部から前記被処理基板の搬送を開始し、かつ、前記処理部が夫々ロードロック室を有し、前記搬送機構が、前記ロードロック室に前記被処理基板を搬送することを特徴とする。
また、請求項６記載の発明は、請求項５記載の基板処理方法において、前記記憶された積算処理枚数の少ない処理部の順に、前記被処理基板の搬送を行うことを特徴とする。
また、請求項７記載の発明は、請求項６記載の基板処理方法において、前記被処理基板を搬送しようとする前記処理部が、所定時間経過しても前記被処理基板を受け入れ可能とならない場合に、前記被処理基板を受け入れ可能な処理部のうち最も優先度の高い処理部に前記被処理基板を搬送することを特徴とする。
また、請求項８記載の発明は、請求項５記載の基板処理方法において、前記複数の処理部が同一の処理を施すことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の基板処理装置の詳細を、図面を参照して実施形態について説明する。
【００１４】
図１は、本発明の一実施形態に係わる基板処理装置の概略構成を模式的に示すものである。
【００１５】
図１に示すように、基板処理装置は、半導体ウエハＷに所定の処理を施す処理部を構成する複数（図１の装置では２つ）のプロセスシップＰＳ１、ＰＳ２と、これらに半導体ウエハＷを搬送する搬送機構を構成するローダモジュールＬＭとを組合わせて構成されている。
【００１６】
ローダモジュールＬＭは、半導体ウエハＷを収容する複数（図１の装置では３つ）のロードポートＬＰ１〜ＬＰ３と、半導体ウエハＷを搬送する搬送室ＴＲと、半導体ウエハＷの位置決めを行うオリエンタＯＲとから構成されている。
【００１７】
搬送室ＴＲには、オリエンタＯＲが連結されるとともに、ロードロックドアＬＧ１、ＬＧ２を介してプロセスシップＰＳ１、ＰＳ２が連結され、さらに、ロードポートドアＣＧ１〜ＣＧ３を介してロードポートＬＰ１〜ＬＰ３が連結されている。このロードポートＬＰ１〜ＬＰ３には、未処理の半導体ウエハＷおよび処理済みの半導体ウエハＷを収容するカセット又はフープ（FOUP）ＣＳ１〜ＣＳ３（以下ではカセットの場合について説明する。）が設置される。
【００１８】
搬送室ＴＲには、２段構成のローダアームＬＡ１、ＬＡ２が設けられ、このローダアームＬＡ１、ＬＡ２は、ロードポートＬＰ１〜ＬＰ３とプロセスシップＰＳ１、ＰＳ２（ロードロック室ＬＬ１、ＬＬ２）との間や、オリエンタＯＲとの間での半導体ウエハＷの搬送を行う（図１の▲１▼▲２▼▲６▼の搬送）。ここで、ローダアームＬＡ１、ＬＡ２を２段構成とすることにより、一方のローダアームＬＡ１、ＬＡ２で半導体ウエハＷの搬入を行いつつ、他方のローダアームＬＡ２、ＬＡ１で半導体ウエハＷの搬出を行うことが可能となり、半導体ウエハＷの入れ替えを効率よく行うことが可能となる。
【００１９】
プロセスシップＰＳ１、ＰＳ２には、ロードロック室ＬＬ１、ＬＬ２およびプロセス室ＰＭ１、ＰＭ２が設けられ、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２とは、プロセスゲートＰＧ１、ＰＧ２を介して互いに連結されている。
【００２０】
ロードロック室ＬＬ１、ＬＬ２には、ウエハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２およびロードロックアームＬＲ１、ＬＲ２がそれぞれ設けられ、ウエハ載置台Ｂ１１、Ｂ２１には、ローダモジュールＬＭから搬入された半導体ウエハＷが載置されるとともに、ロードロック室ＬＬ１、ＬＬ２から搬出される半導体ウエハＷが載置される。
【００２１】
また、ウエハ載置台Ｂ１２、Ｂ２２には、プロセス室ＰＭ１、ＰＭ２に搬入される半導体ウエハＷが載置される。また、ロードロックアームＬＲ１、ＬＲ２は、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２との間での半導体ウエハＷの搬送を行う（図１の▲３▼▲４▼▲５▼の搬送）。
【００２２】
ここで、搬送の効率化を図るため、搬送室ＴＲは大気開放されるとともに、ロードポートドアＣＧ１〜ＣＧ３は、開放された状態に維持される。また、コンタミネーションを防止するため、プロセス室ＰＭ１、ＰＭ２は所定の真空度に維持される。このため、ロードロック室ＬＬ１、ＬＬ２では、搬送室ＴＲとの間での搬送、またはプロセス室ＰＭ１、ＰＭ２との間での搬送に応じ、それぞれの真空度に対応させるための給排気が行われる。
【００２３】
以下、ロードポートＬＰ１とプロセスシップＰＳ１との間での搬送を行う場合を例に取って、搬送シーケンスを説明する。なお、基板処理装置の全体は、制御装置ＭＣによって統括的に制御されるようになっており、搬送シーケンスもこの制御装置ＭＣによって制御される。
【００２４】
まず、ローダアームＬＡ１、ＬＡ２は、ロードポートＬＰ１に載置されているカセットＣＳ１から半導体ウエハＷを取り出し、オリエンタＯＲに搬入する（▲１▼）。
【００２５】
オリエンタＯＲは、半導体ウエハＷが搬入されると、半導体ウエハＷの位置決めを行う。半導体ウエハＷの位置決めが終わると、ローダアームＬＡ１、ＬＡ２は、半導体ウエハＷをオリエンタＯＲから取り出す。
【００２６】
そして、ロードロック室ＬＬ１の大気開放が終了すると、ロードロック室ＬＬ１のロードロックドアＬＧ１が開かれる。ロードロックドアＬＧ１が開かれると、ローダアームＬＡ１、ＬＡ２は、その半導体ウエハＷをロードロック室ＬＬ１内に搬入し、ウエハ載置台Ｂ１１上に載置する（▲２▼）。
【００２７】
ウエハ載置台Ｂ１１上に半導体ウエハＷが載置されると、ロードロックドアＬＧ１が閉じられ、ロードロック室ＬＬ１内の排気が行われるとともに、ロードロックアームＬＲ１が、ウエハ載置台Ｂ１１上の半導体ウエハＷをウエハ載置台Ｂ１２に搬送する（▲３▼）。
【００２８】
半導体ウエハＷがウエハ載置台Ｂ１２に搬送され、プロセス室ＰＭ１へ半導体ウエハＷを搬入可能な状態になると、プロセス室ＰＭ１のプロセスゲートＰＧ１が開かれ、ロードロックアームＬＲ１は、ウエハ載置台Ｂ１２上の半導体ウエハＷをプロセス室ＰＭ１内に搬入する（▲４▼）。
【００２９】
半導体ウエハＷがプロセス室ＰＭ１内に搬入されると、プロセスゲートＰＧ１が閉じれられ、半導体ウエハＷがプロセス室ＰＭ１内で処理される。
【００３０】
プロセス室ＰＭ１内での半導体ウエハＷの処理が終了し、ロードロック室ＬＬ１へ半導体ウエハＷを搬出可能な状態になると、プロセスゲートＰＧ１が開かれ、ロードロックアームＬＲ１は、プロセス室ＰＭ１内の半導体ウエハＷをウエハ載置台Ｂ１１に搬送する（▲５▼）。
【００３１】
そして、プロセスゲートＰＧ１が閉じられ、ロードロック室ＬＬ１内の大気開放が行われる。ロードロック室ＬＬ１内の大気開放が終了すると、次の半導体ウエハＷの搬入タイミングに従って、ロードロックドアＬＧ１が開かれ、一方のローダアームＬＡ１、ＬＡ２が、ウエハ載置台Ｂ１１上の半導体ウエハＷをロードポートＬＰ１に搬出するとともに（▲６▼）、他方のローダアームＬＡ１、ＬＡ２が、オリエンタＯＲで位置決めされた次の半導体ウエハＷをロードロック室ＬＬ１内に搬入する（▲２▼）。
【００３２】
なお、プロセス室ＰＭ１、ＰＭ２で実行されるレシピ（実行レシピ）は、半導体ウエハＷがロードロック室ＬＬ１、ＬＬ２からプロセス室ＰＭ１、ＰＭ２に搬入されるタイミングではなく、ローダモジュールＬＭからロードロック室ＬＬ１、ＬＬ２に搬入されるタイミングにて、読み込まれるようになっている。その結果、半導体ウエハＷがプロセス室ＰＭ１、ＰＭ２に入る迄の時間に、次の半導体ウエハＷのための前処理（例えば、温度設定、ＦＣＳ（Flow Control System ）の流量の自己診断など、プロセス室ＰＭ１、ＰＭ２とロードロック室ＬＬ１、ＬＬ２との間のプロセスゲートＰＧ１、ＰＧ２が開いていても問題のない処理）を行うことができ、スループットを向上させることが可能となる。
【００３３】
上記構成の基板処理装置では、例えば、ロードポートＬＰ１〜ＬＰ３に新規のロット（次に処理を行う半導体ウエハＷが収容された１又は複数のカセット）が搬送されてきた場合、このカセットから、どちらか一方のプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）を指定して、例えば、指定したプロセス室ＰＭ１（プロセスシップＰＳ１）のみに半導体ウエハＷを搬送して処理するモードを選択できるとともに、半導体ウエハＷを順次２つのプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）に搬送して、これらの２つのプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）を使用して短時間で処理できるようにするモード（ＯＲ（オア）搬送モード）を選択することができるようになっている。
【００３４】
すなわち、１つのカセットには、通常２５枚の半導体ウエハＷが収容されており、上記のＯＲ搬送モードでは、これらの半導体ウエハＷを順次２つのプロセス室ＰＭ１、ＰＭ２（同一の処理を行うように設定される）を使用することによって、短時間で処理できるようになっている。
【００３５】
以下、一旦アイドル状態となった基板処理装置が処理を開始する場合の手順について説明する。
【００３６】
一旦１ロット分の半導体ウエハＷの処理が終了し、次のロットが前工程から搬送されて来るまでに時間が空いた場合、つまり、基板処理装置における半導体ウエハＷの処理が一旦跡切れた場合、基板処理装置は図２に示すアイドルモード （１０１）となって、待機状態となる。
【００３７】
この状態で、制御装置ＭＣが、次の新規のロット（カセット）がロードポートＬＰ１〜ＬＰ３に搬入されたことを認識すると（１０２）、まず、装置全体をアイドル状態からノーマル状態に復帰させるシーケンスを起動する（１０３）。
【００３８】
この後、制御装置ＭＣは、次のロットがＯＲ搬送モードであるか否かを判断し（１０４）、ＯＲ搬送モードである場合は、次のプロセス室ＰＭ（プロセスシップＰＳ）から半導体ウエハＷの搬入を開始する（１０５）。
【００３９】
すなわち、制御装置ＭＣには、１つ前のロットにおいて、最後に処理を行ったプロセス室ＰＭ（最終処理ＰＭ）が記憶されており（１０７）、今回のロットの処理を開始するに当たっては、この最終処理ＰＭの次のプロセス室（例えば、最終処理ＰＭがプロセス室ＰＭ１の場合はプロセス室ＰＭ２）から半導体ウエハＷの搬入を開始する。
【００４０】
そして、この後、順次半導体ウエハを２つのプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）に搬入（搬出）して処理を行い、搬入された１つのロットの全ての半導体ウエハＷについての処理が終了すると、今回最後に処理を行ったプロセス室ＰＭ（最終処理ＰＭ）を記憶し（１０７）、今回の処理を終了する。
【００４１】
また、ＯＲ搬送モードが選択されていない場合は（１０４）、指定されたプロセス室ＰＭ（プロセスシップＰＳ）にのみ半導体ウエハＷを搬入して処理を行い（１０８）、搬入されたロットの全ての半導体ウエハＷについての処理が終了すると、この場合も今回最後に処理を行ったプロセス室ＰＭ（最終処理ＰＭ）を記憶し（１０７）、今回の処理を終了する。
【００４２】
以上のとおり、本実施形態では、制御装置ＭＣが最後に処理を行ったプロセス室ＰＭ（最終処理ＰＭ）を記憶し、次回のロットがＯＲ搬送モードである場合は、次のプロセス室（例えば、最終処理ＰＭがプロセス室ＰＭ１の場合はプロセス室ＰＭ２）から半導体ウエハＷの搬入を開始する。
【００４３】
したがって、２つのプロセス室ＰＭ１、ＰＭ２（プロセスシップＰＳ１、ＰＳ２）の使用頻度を均一化することができ、メンテナンスサイクルや部品の消耗度に差が生じることを抑制することができる。
【００４４】
例えば、ＯＲ搬送モードが選択された場合に、常にプロセス室ＰＭ１（プロセスシップＰＳ１）から搬送を開始するようにした場合、２５枚の半導体ウエハＷの処理を行うと、プロセス室ＰＭ１（プロセスシップＰＳ１）で１３枚、プロセス室ＰＭ２（プロセスシップＰＳ２）で１２枚の半導体ウエハＷの処理を行うことになり、１ロット（カセット）で一枚の使用頻度の差ができる。したがって、仮にメンテナンスサイクルを１５００枚（１１５ロット）の半導体ウエハＷ処理毎とすると、メンテナンスサイクルに至った時に、プロセス室ＰＭ１（プロセスシップＰＳ１）とプロセス室ＰＭ２（プロセスシップＰＳ２）との使用頻度の差が半導体ウエハＷ処理枚数で１１５枚となり、平均の１プロセス時間を３．５分とすると、積算使用時間に約６．７時間の差が生じてしまう。
【００４５】
これに対して、本実施形態によれば、上記の条件では、使用頻度の差を、半導体ウエハＷ処理枚数の差で１枚以内、積算使用時間の差で１プロセス時間である３．５分以内とすることができる。これによって、各プロセスシップＰＳ１、ＰＳ２のメンテナンスサイクルや部品の消耗度に差が生じることを防止することができ、各プロセスシップＰＳ１、ＰＳ２に、同時期に、同様なメンテナンスを行うことによって、良好な状態で装置を使用することができる。
【００４６】
なお、図１の基板処理装置では、説明を簡単にするために、２つのプロセスシップＰＳ１、ＰＳ２を設けた場合について説明したが、例えば、図３に示すように、３つのプロセスシップＰＳ１、ＰＳ２、ＰＳ３を設けた場合や、それ以上の数のプロセスシップを設けた場合についても、上記の場合と同様にして適用することができる。また、図３の基板処理装置では、５つのロードポートＬＰ１〜ＬＰ５が設けられているがこのロードポートの数も幾つでも良い。
【００４７】
このような基板処理装置の場合、処理の順序（→ＰＭ１→ＰＭ２→ＰＭ３→ＰＭ１→……という基本的な順番）は決定しているので、最終処理ＰＭ（最終処理プロセス室）を記憶しておけば、次に処理を行うプロセス室を決定することができる。例えば、最終処理ＰＭ（最終処理プロセス室）がプロセス室ＰＭ２（プロセスシップＰＳ２）の場合は、プロセス室ＰＭ３（プロセスシップＰＳ３）から半導体ウエハＷの搬入を開始し、プロセス室ＰＭ３→プロセス室ＰＭ１→プロセス室ＰＭ２の順で半導体ウエハＷの搬入を行う。
【００４８】
また、処理の順序が予め決定していない場合でもアイドル状態となる直前の （Ｎ−１）枚（ＮはＯＲ搬送の対象のプロセス室数）の半導体ウエハＷが処理されたプロセス室を記憶しておくことで、次の処理を行うプロセス室を決定することができる。例えば、プロセス室が３つの場合、アイドル状態となる直前の２枚の半導体ウエハＷが処理されたプロセス室がＰＭ３→ＰＭ１→（アイドル）であったとすれば、次に処理するプロセス室はＰＭ２となる。
【００４９】
以上のように、プロセスシップＰＳが３つ以上ある場合でも、前述した条件では、使用頻度の差を、半導体ウエハＷ処理枚数の差で１枚以内、積算使用時間の差で１プロセス時間である３．５分以内とすることができる。
【００５０】
ところで、アイドル状態からノーマル状態に復帰する時間は、そのプロセスシップＰＳの状態により、プロセスシップＰＳ毎に異なる場合がある。このような場合、上述したシーケンスにおいて、例えば、プロセス室ＰＭ２（プロセスシップＰＳ２）から半導体ウエハＷの搬入を開始するようになっていて、かつ、このプロセス室ＰＭ２（プロセスシップＰＳ２）が半導体ウエハＷを受け入れられる状態となるまでに時間がかかるような場合は、半導体ウエハＷの搬入を開始することができず、スループットが低下してしまう可能性がある。
【００５１】
また、このような場合、プロセス室ＰＭ２（プロセスシップＰＳ２）が半導体ウエハＷを受け入れられる状態となるまでに時間がかかる一方、プロセス室ＰＭ１（プロセスシップＰＳ１）やプロセス室ＰＭ３（プロセスシップＰＳ３）では既に半導体ウエハＷを受け入れられる状態となっている場合がある。
【００５２】
このため、半導体ウエハＷの搬入を開始する際に、タイムアウトを設け、このタイムアウトに設定された時間内に当該プロセス室に搬送できない場合は、半導体ウエハＷを受け入れられる状態となっている他のプロセス室のうち最も優先度の高いプロセス室から半導体ウエハＷを搬送するようにすれば良い。
【００５３】
例えば図２に示す実施例の場合で、次のプロセス室をＰＭ１と決定したが、タイムアウト設定時間内にＰＭ１に搬送できない場合には、優先度の高い、つまり、ＰＭ１の次の順序であるＰＭ２を次のプロセス室とする。また、図４、図６に示す実施例の場合も次のプロセス室の次に優先度の高い、つまり、積算処理時間、積算処理枚数の少ないプロセス室をそれぞれ次のプロセス室として搬送を開始することで、スループットが低下することを抑制することができる。なお、このタイムアウトの設定時間は、適宜変更できるように構成することが好ましい。
【００５４】
ところで、上記の実施形態の場合、最終処理ＰＭ（最終処理プロセス室）によって、新規のロットの半導体ウエハＷの搬入を開始するプロセス室ＰＭを決定するようにしたが、例えば、図４に示すように、各プロセス室ＰＭの積算処理時間を記憶しておきこれを逐次更新し（２０７）、この積算処理時間の一番少ないプロセス室ＰＭ（プロセスシップＰＳ）から搬入を開始したり（２０６）、図５に示すように、各プロセス室ＰＭの積算処理枚数を記憶しておきこれを逐次更新し（３０７）、この積算処理枚数の一番少ないプロセス室ＰＭ（プロセスシップＰＳ）から搬入を開始（３０６）するよう構成することも可能である。
【００５５】
また、上記のように、積算処理時間或いは積算処理枚数を記憶している場合であって、図３に示されるように３つ以上のプロセスシップＰＳ１、ＰＳ２、ＰＳ３を具備している場合は、図４，５に示されるように、全体の半導体ウエハＷの搬入順序を、積算処理時間及び積算処理枚数の少ない順とすることもできる。この場合、例えば、プロセス室ＰＭの積算処理時間が、プロセス室ＰＭ２＜プロセス室ＰＭ１＜プロセス室ＰＭ３、であると、半導体ウエハＷを、プロセス室ＰＭ２→プロセス室ＰＭ１→プロセス室ＰＭ３、の順で搬入することになる。
【００５６】
あるいは、処理開始時に搬入を開始するプロセス室ＰＭ（プロセスシップＰＳ）のみを積算処理時間或いは積算処理枚数から決定し、次に半導体ウエハＷを搬入するプロセス室ＰＭ（プロセスシップＰＳ）からは、通常の順番（プロセス室ＰＭ１→プロセス室ＰＭ２→プロセス室ＰＭ３に基づく順番）とすることもできる。なお、図４，５において、その他の手順は、図２の場合と同様である。
【００５７】
このような構成とすれば、ＯＲ搬送モード以外のモードが混在しているために積算処理時間や積算処理枚数（使用頻度）に差が生じた場合でも、かかる積算処理時間や積算処理枚数（使用頻度）の差を減少させることができる。
【００５８】
なお、上記実施形態では、ロードポートゲートＣＧ１〜ＣＧ３を開放したまま搬送を行う方法について説明したが、搬送までに時間がある場合には、ロードポートゲートＣＧ１〜ＣＧ３を一時的に閉じるようにしてもよい。
【００５９】
また、上述した実施形態では、搬送室ＴＲが大気開放された状態を例にとって説明したが、搬送室ＴＲの真空引きを行ってもよい。また、各ロードロック室ＬＬ１、ＬＬ２には、ウエハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２が２台づつ設けられている場合について説明したが、ウエハ載置台は１台づつ設けてもよく、また、ロードロックアームＬＲ１、ＬＲ２をウエハ載置台と兼用させるようにしてもよい。
【００６０】
さらに、ローダアームＬＡ１、ＬＡ２は、手前の半導体ウエハ載置台Ｂ１１、Ｂ２１とアクセス可能な場合を例にとって説明したが、奥の半導体ウエハ載置台Ｂ１２、Ｂ２２と直接アクセスするようにしてもよい。また、ローダアームＬＡ１、ＬＡ２は２段構成の場合について説明したが、１段でもよい。
【００６１】
【発明の効果】
以上説明したように、本発明の基板処理装置及び基板処理方法によれば、各処理部の使用頻度を均一化することができ、メンテナンスサイクルや処理部内の部品の消耗度に差が生じることを抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる基板処理装置の概略構成を模式的に示す面。
【図２】本発明の一実施形態の動作を示すフローチャート。
【図３】本発明の他の実施形態に係わる基板処理装置の概略構成を模式的に示す面。
【図４】本発明の他の実施形態の動作を示すフローチャート。
【図５】本発明の他の実施形態の動作を示すフローチャート。
【符号の説明】
ＬＭ……ローダモジュール、ＬＰ１〜ＬＰ３……ロードポート、ＣＳ１〜ＣＳ３……カセット、ＴＲ……搬送室、ＬＡ１，ＬＡ２……ローダアーム、ＰＳ１，ＰＳ２……プロセスシップ、ＰＭ１，ＰＭ２……プロセス室、ＭＣ……制御装置。
Claims (8)
- 被処理基板に所定の処理を施すための複数の処理部と、
複数の前記処理部に前記被処理基板を搬送する搬送機構と、
複数の前記処理部の積算処理枚数を夫々記憶し、次に処理を開始する際に、前記記憶された積算処理枚数の最も少ない処理部から前記被処理基板の搬送を開始するよう前記搬送機構を制御する制御手段とを具備し、
前記処理部が夫々ロードロック室を有し、前記搬送機構が、前記ロードロック室に前記被処理基板を搬送するよう構成されていることを特徴とする基板処理装置。 - 請求項１記載の基板処理装置において、前記制御手段が、前記記憶された積算処理枚数の少ない処理部の順に、前記被処理基板の搬送を行うよう前記搬送機構を制御することを特徴とする基板処理装置。
- 請求項１又は２記載の基板処理装置において、前記制御手段は、前記被処理基板を搬送しようとする前記処理部が、所定時間経過しても前記被処理基板を受け入れ可能とならない場合に、前記被処理基板を受け入れ可能な処理部のうち最も優先度の高い処理部に前記被処理基板を搬送するよう制御することを特徴とする基板処理装置。
- 請求項１記載の基板処理装置において、前記複数の処理部が同一の処理を施すことを特徴とする基板処理装置。
- 被処理基板に所定の処理を施すための複数の処理部と、複数の前記処理部に所定の順序で前記被処理基板を搬送する搬送機構とを具備した基板処理装置を用いた基板処理方法において、
複数の前記処理部の積算処理枚数を夫々記憶し、次に処理を開始する際に、前記記憶された積算処理枚数の最も少ない処理部から前記被処理基板の搬送を開始し、
かつ、前記処理部が夫々ロードロック室を有し、前記搬送機構が、前記ロードロック室に前記被処理基板を搬送することを特徴とする基板処理方法。 - 請求項５記載の基板処理方法において、
前記記憶された積算処理枚数の少ない処理部の順に、前記被処理基板の搬送を行うことを特徴とする基板処理方法。 - 請求項６記載の基板処理方法において、
前記被処理基板を搬送しようとする前記処理部が、所定時間経過しても前記被処理基板を受け入れ可能とならない場合に、前記被処理基板を受け入れ可能な処理部のうち最も優先度の高い処理部に前記被処理基板を搬送することを特徴とする基板処理方法。 - 請求項５記載の基板処理方法において、
前記複数の処理部が同一の処理を施すことを特徴とする基板処理方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139775A JP4334817B2 (ja) | 2002-05-15 | 2002-05-15 | 基板処理装置及び基板処理方法 |
| PCT/JP2003/005597 WO2003098684A1 (fr) | 2002-05-15 | 2003-05-02 | Dispositif de traitement de substrats et procede de traitement de substrat |
| CNB038110636A CN1321448C (zh) | 2002-05-15 | 2003-05-02 | 基板处理装置和基板处理方法 |
| KR1020047018263A KR100949013B1 (ko) | 2002-05-15 | 2003-05-02 | 기판 처리 장치 및 기판 처리 방법 |
| TW092112464A TWI270956B (en) | 2002-05-15 | 2003-05-07 | Substrate processing apparatus and substrate processing method |
| US10/987,035 US20050129839A1 (en) | 2002-05-15 | 2004-11-15 | Substrate processing apparatus and substrate processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139775A JP4334817B2 (ja) | 2002-05-15 | 2002-05-15 | 基板処理装置及び基板処理方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003332405A JP2003332405A (ja) | 2003-11-21 |
| JP2003332405A5 JP2003332405A5 (ja) | 2005-09-22 |
| JP4334817B2 true JP4334817B2 (ja) | 2009-09-30 |
Family
ID=29544905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002139775A Expired - Fee Related JP4334817B2 (ja) | 2002-05-15 | 2002-05-15 | 基板処理装置及び基板処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP4334817B2 (ja) |
| KR (1) | KR100949013B1 (ja) |
| CN (1) | CN1321448C (ja) |
| TW (1) | TWI270956B (ja) |
| WO (1) | WO2003098684A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4566035B2 (ja) * | 2005-03-11 | 2010-10-20 | 東京エレクトロン株式会社 | 塗布、現像装置及びその方法 |
| CN101213640B (zh) * | 2006-02-07 | 2010-08-04 | 东京毅力科创株式会社 | 基板处理装置的控制装置及基板处理装置的控制方法 |
| JP5091413B2 (ja) * | 2006-03-08 | 2012-12-05 | 東京エレクトロン株式会社 | 基板処理装置および基板処理装置の制御方法 |
| JP5128080B2 (ja) * | 2006-03-29 | 2013-01-23 | 東京エレクトロン株式会社 | 基板処理装置の制御装置およびその制御方法 |
| JP2008135517A (ja) * | 2006-11-28 | 2008-06-12 | Tokyo Electron Ltd | 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体 |
| JP2008311365A (ja) * | 2007-06-13 | 2008-12-25 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| JP5115727B2 (ja) * | 2008-06-11 | 2013-01-09 | Ｎｅｃアクセステクニカ株式会社 | 検査システム、検査方法および検査結果情報格納装置ならびに制御端末 |
| JP5571122B2 (ja) * | 2012-06-06 | 2014-08-13 | 東京エレクトロン株式会社 | 基板処理装置および基板処理装置の制御方法 |
| JP6045946B2 (ja) * | 2012-07-13 | 2016-12-14 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置、プログラムおよび記録媒体 |
| KR101883804B1 (ko) * | 2014-03-25 | 2018-07-31 | 카와사키 주코교 카부시키 카이샤 | 기판 각도정렬 장치, 기판 각도정렬 방법 및 기판 이송 방법 |
| JP6089082B1 (ja) | 2015-09-29 | 2017-03-01 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体 |
| JP6704008B2 (ja) * | 2018-03-26 | 2020-06-03 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 基板処理装置、半導体装置の製造方法および記録媒体 |
| JP6719523B2 (ja) | 2018-09-18 | 2020-07-08 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 基板処理装置、半導体装置の製造方法および記録媒体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624595A (ja) * | 1992-07-08 | 1994-02-01 | Fuji Xerox Co Ltd | 記録装置 |
| TW442891B (en) * | 1998-11-17 | 2001-06-23 | Tokyo Electron Ltd | Vacuum processing system |
| JP2001093791A (ja) * | 1999-09-20 | 2001-04-06 | Hitachi Ltd | 真空処理装置の運転方法及びウエハの処理方法 |
-
2002
- 2002-05-15 JP JP2002139775A patent/JP4334817B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-02 WO PCT/JP2003/005597 patent/WO2003098684A1/ja active Application Filing
- 2003-05-02 KR KR1020047018263A patent/KR100949013B1/ko active IP Right Grant
- 2003-05-02 CN CNB038110636A patent/CN1321448C/zh not_active Expired - Lifetime
- 2003-05-07 TW TW092112464A patent/TWI270956B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003332405A (ja) | 2003-11-21 |
| TWI270956B (en) | 2007-01-11 |
| CN1653606A (zh) | 2005-08-10 |
| KR100949013B1 (ko) | 2010-03-23 |
| TW200400584A (en) | 2004-01-01 |
| WO2003098684A1 (fr) | 2003-11-27 |
| KR20040104734A (ko) | 2004-12-10 |
| CN1321448C (zh) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4937459B2 (ja) | クラスタツールおよび搬送制御方法 | |
| JP4334817B2 (ja) | 基板処理装置及び基板処理方法 | |
| JP5543318B2 (ja) | 基板搬送方法 | |
| US7630785B2 (en) | Substrate processing system for setting uniform module cycle length and access control time lag in two pipeline processing systems | |
| US20090259335A1 (en) | Substrate Processing System | |
| KR20080054149A (ko) | 반도체 소자 제조 장치 | |
| JP5570775B2 (ja) | 基板処理装置のセットアップ方法、基板処理装置により実施される半導体装置の製造方法及び基板処理装置 | |
| JP2004119635A (ja) | 被処理体の搬送方法 | |
| JP2004319761A (ja) | 真空処理装置 | |
| JP2005322762A (ja) | 基板処理装置 | |
| JP4477982B2 (ja) | クラスタツールの処理システム及び滞在時間監視プログラム | |
| US6684123B2 (en) | Method and apparatus for accessing a multiple chamber semiconductor wafer processing system | |
| JP3320539B2 (ja) | 被処理体の搬入、搬出装置 | |
| US20050129839A1 (en) | Substrate processing apparatus and substrate processing method | |
| JP4199324B2 (ja) | 固体デバイス製造装置 | |
| KR102166968B1 (ko) | 처리 방법 및 처리 장치 | |
| JP2005129868A (ja) | 搬送制御方法 | |
| JP7324811B2 (ja) | 基板処理装置、半導体装置の製造方法、及びプログラム | |
| JP2008288282A (ja) | 基板処理装置 | |
| JP2005252105A (ja) | 基板処理装置 | |
| JP2005136021A (ja) | 基板処理装置 | |
| JP2008311365A (ja) | 基板処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050419 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4334817 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150703 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |