JP7170438B2 - 基板処理装置及び判定方法 - Google Patents
基板処理装置及び判定方法 Download PDFInfo
- Publication number
- JP7170438B2 JP7170438B2 JP2018126903A JP2018126903A JP7170438B2 JP 7170438 B2 JP7170438 B2 JP 7170438B2 JP 2018126903 A JP2018126903 A JP 2018126903A JP 2018126903 A JP2018126903 A JP 2018126903A JP 7170438 B2 JP7170438 B2 JP 7170438B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- substrate
- timing
- time
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 135
- 239000000758 substrate Substances 0.000 title claims description 110
- 235000012431 wafers Nutrition 0.000 description 104
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 230000008707 rearrangement Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- General Factory Administration (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
クラスタツールの基板処理装置であって、
複数のプロセスモジュールそれぞれの、各処理タイミングにおける使用状況を参照し、各処理タイミングにおいて使用可能なプロセスモジュールの中から、処理対象のコントロールジョブに含まれる各基板の処理を実行可能なプロセスモジュールを特定する特定部と、
前記特定部により特定されたプロセスモジュールの各処理タイミングに、前記各基板の処理を割り当て、前記各基板の処理の開始から終了までの時間を算出する算出部と、
前記算出部により算出された時間が、指定された条件を満たすよう、前記各基板の処理を開始する開始タイミングを決定する決定部とを有する。
<基板処理システムの全体構成>
はじめに、第1の実施形態に係る基板処理装置を有する基板処理システムの全体構成について説明する。図1は、基板処理システムの全体構成の一例を示す図である。図1に示すように、基板処理システム100は、管理装置110と基板処理装置120とを有する。なお、基板処理システム100において、管理装置110と基板処理装置120とは、ネットワーク140を介して通信可能に接続される。
次に、基板処理装置120の各構成要素について説明する。図2は、基板処理装置が有する各構成要素の一例を示す図である。
次に、制御装置130のハードウェア構成について説明する。図3は、制御装置のハードウェア構成の一例を示す図である。図3に示すように、制御装置130は、CPU(Central Processing Unit)301、ROM(Read Only Memory)302、RAM(Random Access Memory)303を有する。CPU301、ROM302、RAM303は、いわゆるコンピュータを形成する。
次に、基板処理システム100における処理のうち、管理装置110におけるPJの生成から制御装置130における、ウェハに対する処理の開始タイミングの決定に至るまでの流れについて説明する。図4は、基板処理システムにおける処理の流れを示すシーケンス図である。基板処理システム100では、CJが生成されるごとに図4に示す処理を実行し、該CJに含まれる各ウェハの処理を開始する開始タイミングを決定する。
次に、図4に示した各処理のうち、
・ステップS401~402(プロセスジョブ、コントロールジョブ生成処理)、
・ステップS404(終了時刻予測処理)、
・ステップS406(並び替え処理)、
・ステップS407(開始タイミング決定処理)、
の具体例について説明する。
はじめに、ステップS401~S402(プロセスジョブ、コントロールジョブ生成処理)の具体例について説明する。図5は、PJ及びCJの生成例を示す図である。
次に、制御装置130の受付判定部131により実行されるステップS404(終了時刻予測処理)の具体例について説明する。図6は、終了時刻予測処理の具体例を示す図である。なお、ここでは説明を簡略化するために、PJを1つのみ有するCJである、CJ510が処理対象のCJであるとして説明する。
次に、制御装置130の順序決定部132によるステップS406(並び替え処理)の具体例について説明する。図7は、並び替え処理の具体例を示す図であり、CJ520の複数のPJ(ジョブ名="PJ1"、"PJ2"、"PJ3"、"PJ4")に対して並び替え処理を実行した様子を示している。
・並列に実行可能なPMの数が少ない順(OR数が少ない順)
・OR数が同じである場合、ウェハの枚数が多い順
・OR数が同じで、かつ、ウェハの枚数が同じ場合、PJが生成された順
CJ520が有するPJ521~PJ524が、図7のCJ700に示す順序に並び替えられることで、CJ700に含まれる各ウェハ(計23枚のウェハ)の処理は、スケジュール702で示す実行順序で実行されることになる。この結果、CJ700の場合、CJ700に含まれる各ウェハ(計23枚のウェハ)の工程滞在時間は、矢印712で示す時間となる。
次に、制御装置130の開始判定部133によるステップS407(開始タイミング決定処理)の具体例について説明する。図8は、開始タイミング決定処理の具体例を示す図である。
次に、制御装置130による制御処理の流れについて説明する。図9は、制御装置による制御処理の流れを示すフローチャートであり、図4に示すシーケンス図と対比して示している。制御装置130にインストールされた判定プログラムが起動することで、図9に示すフローチャートが開始される。
以上の説明から明らかなように、基板処理装置120は、管理装置110より、CJ及びQ-timeを取得すると、
・複数のPMそれぞれの、各処理タイミングにおける使用状況を参照し、各処理タイミングにおいて使用可能なPMの中から、取得したCJに含まれる各ウェハの処理を実行可能なPMを特定する。
・特定したPMの各処理タイミングに、現在の処理タイミングを開始タイミングとして、CJに含まれる各ウェハの処理を割り当て、工程滞在時間を算出する。
・算出した工程滞在時間に基づく終了予測時刻が、取得したQ-timeに基づく終了許容時刻を超えるか否かを判定する。そして、取得したQ-timeに基づく終了許容時刻を超えないと判定した場合に、現在の処理タイミングを、CJに含まれる各ウェハの処理を開始する開始タイミングに決定する。
上記第1の実施形態では、工程滞在時間に基づく終了予測時刻を算出するとともに、Q-timeに基づく終了許容時刻を算出し、両者を対比する構成とした。しかしながら、比較対象は、終了予測時刻と終了許容時刻でなくてもよく、工程滞在時間とQ-timeとを直接対比してもよい。
110 :管理装置
111 :ジョブ生成部
120 :基板処理装置
130 :制御装置
131 :受付判定部
132 :順序決定部
133 :開始判定部
510、520 :CJ
521~524 :PJ
700 :CJ
701、702 :スケジュール
810 :CJ
811 :PJ
820、830 :スケジュール
Claims (10)
- クラスタツールの基板処理装置であって、
複数のプロセスモジュールそれぞれの、各処理タイミングにおける使用状況を参照し、各処理タイミングにおいて使用可能なプロセスモジュールの中から、処理対象のコントロールジョブに含まれる各基板の処理を実行可能なプロセスモジュールを特定する特定部と、
前記特定部により特定されたプロセスモジュールの各処理タイミングに、前記各基板の処理を割り当て、前記各基板の処理の開始から終了までの時間を算出する算出部と、
前記算出部により算出された時間が、指定された条件を満たすよう、前記各基板の処理を開始する開始タイミングを決定する決定部と
を有する基板処理装置。 - 1のトランスファモジュールと、前記1のトランスファモジュールの側面に接続された4以上のプロセスモジュールとを有し、前記1のトランスファモジュール内に配置された1の搬送アームが前記4以上のプロセスモジュールそれぞれに各基板を搬送する基板処理装置であって、
複数のプロセスモジュールそれぞれの、各処理タイミングにおける使用状況を参照し、各処理タイミングにおいて使用可能なプロセスモジュールの中から、処理対象のコントロールジョブに含まれる各基板の処理を実行可能なプロセスモジュールを特定する特定部と、
前記特定部により特定されたプロセスモジュールの各処理タイミングに、前記各基板の処理を割り当て、前記各基板の処理の開始から終了までの時間を算出する算出部と、
前記算出部により算出された時間が、指定された条件を満たすよう、前記各基板の処理を開始する開始タイミングを決定する決定部と
を有する基板処理装置。 - トランスファモジュールの側面に複数のプロセスモジュールが接続され、フープから搬送した各基板の処理を、前記複数のプロセスモジュールにて実行する基板処理装置であって、
前記複数のプロセスモジュールそれぞれの、各処理タイミングにおける使用状況を参照し、各処理タイミングにおいて使用可能なプロセスモジュールの中から、処理対象のコントロールジョブに含まれる前記各基板の処理を実行可能なプロセスモジュールを特定する特定部と、
前記特定部により特定されたプロセスモジュールの各処理タイミングに、前記各基板の処理を割り当て、前記各基板のうちの最初の基板について前記フープからの搬送が開始されてから最後の基板について前記フープへの搬送が終了するまでの時間を算出する算出部と、
前記算出部により算出された時間が、指定された条件を満たすよう、前記各基板の処理を開始する開始タイミングを決定する決定部と
を有する基板処理装置。 - 前記決定部は、前記算出部により算出された時間が、前記コントロールジョブについて指定されたQ-timeを超えないように前記開始タイミングを決定する、請求項3に記載の基板処理装置。
- 前記決定部は、
前記算出部により算出された、現在の処理タイミングを前記開始タイミングとした場合の前記各基板のうちの最初の基板について前記フープからの搬送が開始されてから最後の基板について前記フープへの搬送が終了するまでの時間が、前記指定された条件を満たさない場合、前記特定部により特定されたプロセスモジュールの数が増えたか否かを判定し、
前記算出部は、
前記決定部により増えたと判定された場合に、前記決定部により増えたと判定された後の処理タイミングを前記開始タイミングとした場合の前記各基板の処理のうちの最初の基板について前記フープからの搬送が開始されてから最後の基板について前記フープへの搬送が終了するまでの時間を算出する、請求項3に記載の基板処理装置。 - 複数のプロセスジョブを含む処理対象のコントロールジョブにおいて、該複数のプロセスジョブを並び替え、該複数のプロセスジョブの実行順序を決定する順序決定部を更に有し、
前記算出部は、
前記複数のプロセスジョブに含まれる各基板の処理を、決定された前記実行順序に従って、前記特定部により特定されたプロセスモジュールの各処理タイミングに割り当て、前記複数のプロセスジョブに含まれる各基板のうちの最初の基板について前記フープからの搬送が開始されてから最後の基板について前記フープへの搬送が終了するまでの時間を算出する、請求項3に記載の基板処理装置。 - 前記順序決定部は、
前記複数のプロセスジョブを、並列に実行可能なプロセスモジュールの数が少ない順に並び替え、並列に実行可能なプロセスモジュールの数が同じであるプロセスジョブが複数ある場合には、基板の数が多い順に並び替え、更に、並列に実行可能なプロセスモジュールの数が同じで、かつ、基板の数が同じであるプロセスジョブが複数ある場合には、プロセスジョブが生成された順に並び替えることで、前記複数のプロセスジョブの実行順序を決定する、請求項6に記載の基板処理装置。 - 前記処理対象のコントロールジョブに含まれる各基板の処理を実行可能な全てのプロセスモジュールの各処理タイミングに、前記各基板の処理を割り当てることで算出される、前記各基板のうちの最初の基板について前記フープからの搬送が開始されてから最後の基板について前記フープへの搬送が終了するまでの時間を、前記指定された条件と対比し、前記処理対象のコントロールジョブの受け付け可否を判定する受付判定部を更に有する、請求項3に記載の基板処理装置。
- 前記受付判定部は、前記指定された条件を満たさないと判定した場合、前記処理対象のコントロールジョブについて、受け付け不可と判定し、前記指定された条件を満たすと判定した場合、前記処理対象のコントロールジョブについて、受け付け可と判定する、請求項8に記載の基板処理装置。
- クラスタツールの基板処理装置における判定方法であって、
複数のプロセスモジュールそれぞれの、各処理タイミングにおける使用状況を参照し、各処理タイミングにおいて使用可能なプロセスモジュールの中から、処理対象のコントロールジョブに含まれる各基板の処理を実行可能なプロセスモジュールを特定する特定工程と、
前記特定工程において特定されたプロセスモジュールの各処理タイミングに、前記各基板の処理を割り当て、前記各基板の処理の開始から終了までの時間を算出する算出工程と、
前記算出工程において算出された時間が、指定された条件を満たすよう、前記各基板の処理を開始する開始タイミングを決定する決定工程と
を有する判定方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018126903A JP7170438B2 (ja) | 2018-07-03 | 2018-07-03 | 基板処理装置及び判定方法 |
CN201980015527.2A CN111771257B (zh) | 2018-07-03 | 2019-06-20 | 基板处理装置和判定方法 |
US16/971,866 US11461136B2 (en) | 2018-07-03 | 2019-06-20 | Substrate processing device and determination method |
KR1020207024863A KR20210027233A (ko) | 2018-07-03 | 2019-06-20 | 기판 처리 장치 및 판정 방법 |
PCT/JP2019/024455 WO2020008892A1 (ja) | 2018-07-03 | 2019-06-20 | 基板処理装置及び判定方法 |
TW108121968A TWI842717B (zh) | 2018-07-03 | 2019-06-24 | 基板處理裝置及判斷方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018126903A JP7170438B2 (ja) | 2018-07-03 | 2018-07-03 | 基板処理装置及び判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020009810A JP2020009810A (ja) | 2020-01-16 |
JP7170438B2 true JP7170438B2 (ja) | 2022-11-14 |
Family
ID=69060211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018126903A Active JP7170438B2 (ja) | 2018-07-03 | 2018-07-03 | 基板処理装置及び判定方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11461136B2 (ja) |
JP (1) | JP7170438B2 (ja) |
KR (1) | KR20210027233A (ja) |
CN (1) | CN111771257B (ja) |
WO (1) | WO2020008892A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003022119A (ja) | 2001-07-06 | 2003-01-24 | Japan Science & Technology Corp | 多品種生産システム及びその設計・運用方法、その設計・運用プログラム及びそのプログラムを記録した記録媒体 |
JP2009145946A (ja) | 2007-12-11 | 2009-07-02 | Dainippon Screen Mfg Co Ltd | 基板処理装置のスケジュール作成方法及びそのプログラム |
JP2013219257A (ja) | 2012-04-11 | 2013-10-24 | Hitachi High-Technologies Corp | 処理室割当設定装置及び処理室割当設定プログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3654597B2 (ja) * | 1993-07-15 | 2005-06-02 | 株式会社ルネサステクノロジ | 製造システムおよび製造方法 |
JP3428946B2 (ja) * | 2000-06-07 | 2003-07-22 | 日本システム技術株式会社 | 半導体工場の自動搬送記録解析システム |
JP4334817B2 (ja) * | 2002-05-15 | 2009-09-30 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
JP2008091698A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 基板処理装置および基板処理方法 |
JP5022302B2 (ja) * | 2007-07-10 | 2012-09-12 | 大日本スクリーン製造株式会社 | 基板処理装置のスケジュール作成方法及びそのプログラム |
JP5491022B2 (ja) * | 2008-12-10 | 2014-05-14 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、基板処理装置の制御方法および基板処理装置の表示方法 |
JP5552265B2 (ja) * | 2009-06-24 | 2014-07-16 | 東京エレクトロン株式会社 | 基板処理装置の制御方法及び記憶媒体 |
JP5821689B2 (ja) * | 2011-04-20 | 2015-11-24 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び記憶媒体 |
TWI524456B (zh) * | 2011-11-04 | 2016-03-01 | 東京威力科創股份有限公司 | 基板處理系統、基板運送方法、程式及電腦記憶媒體 |
JP5571122B2 (ja) | 2012-06-06 | 2014-08-13 | 東京エレクトロン株式会社 | 基板処理装置および基板処理装置の制御方法 |
-
2018
- 2018-07-03 JP JP2018126903A patent/JP7170438B2/ja active Active
-
2019
- 2019-06-20 WO PCT/JP2019/024455 patent/WO2020008892A1/ja active Application Filing
- 2019-06-20 KR KR1020207024863A patent/KR20210027233A/ko not_active Application Discontinuation
- 2019-06-20 CN CN201980015527.2A patent/CN111771257B/zh active Active
- 2019-06-20 US US16/971,866 patent/US11461136B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003022119A (ja) | 2001-07-06 | 2003-01-24 | Japan Science & Technology Corp | 多品種生産システム及びその設計・運用方法、その設計・運用プログラム及びそのプログラムを記録した記録媒体 |
JP2009145946A (ja) | 2007-12-11 | 2009-07-02 | Dainippon Screen Mfg Co Ltd | 基板処理装置のスケジュール作成方法及びそのプログラム |
JP2013219257A (ja) | 2012-04-11 | 2013-10-24 | Hitachi High-Technologies Corp | 処理室割当設定装置及び処理室割当設定プログラム |
Also Published As
Publication number | Publication date |
---|---|
CN111771257A (zh) | 2020-10-13 |
KR20210027233A (ko) | 2021-03-10 |
US20210011763A1 (en) | 2021-01-14 |
US11461136B2 (en) | 2022-10-04 |
WO2020008892A1 (ja) | 2020-01-09 |
TW202006863A (zh) | 2020-02-01 |
JP2020009810A (ja) | 2020-01-16 |
CN111771257B (zh) | 2024-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11237872B2 (en) | Semiconductor inspection and metrology systems for distributing job among the CPUs or GPUs based on logical image processing boundaries | |
US7522968B2 (en) | Scheduling method for processing equipment | |
US8019467B2 (en) | Scheduling method for processing equipment | |
US7974726B2 (en) | Method and system for removing empty carriers from process tools by controlling an association between control jobs and carrier | |
JP6002532B2 (ja) | 真空処理装置及び真空処理方法 | |
TWI557524B (zh) | A production processing system, a control device for production processing, a control method for production processing, and a control program for production processing | |
US7151980B2 (en) | Transport management system and method thereof | |
US20170083010A1 (en) | Optimally Scheduling of Close-down Process for Single-arm Cluster Tools with Wafer Residency Time Constraints | |
JP7170438B2 (ja) | 基板処理装置及び判定方法 | |
TW201526136A (zh) | 基板處理裝置、基板處理方法、暨基板處理系統 | |
JP6981918B2 (ja) | 基板処理方法、基板処理装置、およびコンピュータプログラム | |
TWI842717B (zh) | 基板處理裝置及判斷方法 | |
US20130226336A1 (en) | Dynamic routing control methods and systems for a cluster tool | |
JP2005038392A (ja) | 単一経路用の作業システム及びその制御方法 | |
US9865488B2 (en) | Processing method and processing apparatus | |
JPH11288990A (ja) | プロセス処理方法およびその装置並びに半導体製造ラインおよびそれにおける被処理基板の搬送方法 | |
Rothe et al. | Novel approaches to optimizing carrier logistics in semiconductor manufacturing | |
US11908712B2 (en) | Semiconductor manufacturing apparatus, substrate transfer method, and program | |
Sarin et al. | A single-machine, single-wafer-processing, multiple-lots-per-carrier scheduling problem to minimize the sum of lot completion times | |
JP7316959B2 (ja) | 半導体製造装置及びウェーハ搬送方法 | |
KR20190008374A (ko) | 기판 처리 장치, 기판 처리 방법, 프로그램 및 물품 제조 방법 | |
US7289860B1 (en) | Method and apparatus for reserving a processing tool in a semiconductor fabrication facility | |
Han et al. | Full fabrication simulation of 300mm wafer focused on AMHS (Automated material handling systems) | |
KR20230167893A (ko) | 대규모 스트리밍 데이터를 분산 처리하기 위한 시스템 및 방법 | |
Park et al. | A colored Petri net-based approach to the design of 300 mm wafer fab controllers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7170438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |