KR100949013B1 - 기판 처리 장치 및 기판 처리 방법 - Google Patents

기판 처리 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR100949013B1
KR100949013B1 KR1020047018263A KR20047018263A KR100949013B1 KR 100949013 B1 KR100949013 B1 KR 100949013B1 KR 1020047018263 A KR1020047018263 A KR 1020047018263A KR 20047018263 A KR20047018263 A KR 20047018263A KR 100949013 B1 KR100949013 B1 KR 100949013B1
Authority
KR
South Korea
Prior art keywords
processing
substrate
processed
conveyance
load lock
Prior art date
Application number
KR1020047018263A
Other languages
English (en)
Other versions
KR20040104734A (ko
Inventor
누마쿠라마사히로
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20040104734A publication Critical patent/KR20040104734A/ko
Application granted granted Critical
Publication of KR100949013B1 publication Critical patent/KR100949013B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32315—Machine with least work
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

제어 장치 MC에는 하나 앞의 로트(lot)에서 최후에 처리를 실행한 프로세스실 PM(최종 처리 PM)이 기억되어 있어, 금회의 로트의 처리를 개시함에 있어서는, 이 최종 처리 PM의 다음 프로세스실(예를 들면, 최종 처리 PM이 프로세스실 PM1인 경우는 프로세스실 PM2)로부터 반도체 웨이퍼 W의 반입을 개시한다. 이에 의해서, 각 처리부의 사용 빈도를 균일화할 수 있어, 유지 보수 사이클이나 처리부내의 부품의 소모도에 차가 발생하는 것을 억제할 수 있다.

Description

기판 처리 장치 및 기판 처리 방법{SUBSTRATE PROCESSING DEVICE AND SUBSTRATE PROCESSING METHOD}
본 발명은 반도체 웨이퍼나 액정 표시 장치용의 유리 기판 등의 피처리 기판에 성막(成膜)이나 에칭 등의 처리를 실시하는 기판 처리 장치 및 기판 처리 방법에 관한 것이다.
종래에서 반도체 웨이퍼나 액정 표시 장치용의 유리 기판 등의 피처리 기판에 성막이나 에칭 등의 처리를 실시하는 기판 처리 장치에서는, 복수의 처리부와 이들 처리부에 연결된 반송 기구를 구비하고, 반송 기구에 의해서 복수의 처리부에 피처리 기판을 순차적으로 반송하여, 각 처리부에서 동일한 처리 또는 상이한 처리를 실시하도록 구성되어 자원, 공간 등을 유효하게 이용하며, 또한 효율적으로 피처리 기판의 처리를 실행할 수 있도록 한 기판 처리 장치가 알려져 있다.
이러한 종래의 기판 처리 장치, 예를 들면 제 1 처리부와 제 2 처리부의 2개의 처리부를 구비한 기판 처리 장치에서는, 예를 들면 제 1 및 제 2 처리부에서 동일한 처리를 실행하도록 하여, 하나의 카세트에 수용된 25장의 반도체 웨이퍼를 순 차적으로 처리하는 경우, 먼저, 제 1 처리부에 첫 번째의 반도체 웨이퍼를 반입하고, 이 제 1 처리부에서 첫 번째의 반도체 웨이퍼의 처리를 실행하고 있는 동안에 제 2 처리부에 두 번째의 반도체 웨이퍼를 반입하고, 제 2 처리부에서 두 번째의 반도체 웨이퍼의 처리를 실행하고 있는 동안에 제 1 처리부로부터 첫 번째의 반도체 웨이퍼를 반출하여 세 번째의 반도체 웨이퍼를 반입한다고 하는 동작을 연속해서 실행하는 것에 의해서, 25장의 반도체 웨이퍼의 처리를 단시간에 효율적으로 실행할 수 있도록 하고 있다.
그러나, 상기 구성의 종래의 기판 처리 장치에서는 1개의 로트(lot)의 처리가 종료하여 일단 처리가 중단된 후, 다음에 처리를 실행할 로트의 반도체 웨이퍼를 수용한 카세트가 반입되고, 이 카세트내의 반도체 웨이퍼의 처리를 개시하는 경우, 제 1 처리부로부터 반도체 웨이퍼의 반송을 개시하도록 되어 있다. 이 때문에, 예를 들면, 카세트내의 25장의 반도체 웨이퍼의 처리를 실행한 경우, 제 1 처리부에서 13장의 반도체 웨이퍼의 처리가 실행되고, 제 2 처리부에서 12장의 반도체 웨이퍼의 처리가 실행되게 되어, 제 1 처리부와 제 2 처리부에서 사용 빈도에 치우침이 생기고, 유지 사이클이나 처리부내의 부품의 소모도에 차가 발생해 버릴 가능성이 있었다.
발명의 개시
그래서, 본 발명의 목적은 각 처리부의 사용 빈도를 균일화할 수 있어, 유지 사이클이나 처리부내의 부품의 소모도에 차가 발생하는 것을 억제할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공하고자 하는 것이다.
본 발명의 기판 처리 장치는 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와, 복수의 상기 처리부에 소정의 순서로 상기 피처리 기판을 반송하는 반송 기구와, 복수의 상기 처리부 중 최후에 상기 피처리 기판의 처리가 실행된 처리부를 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 처리부의 다음 순서의 처리부로부터 상기 피처리 기판의 반송을 개시하도록 상기 반송 기구를 제어하는 제어 수단을 구비한 것을 특징으로 한다.
또한, 본 발명의 기판 처리 장치는 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와, 복수의 상기 처리부에 상기 피처리 기판을 반송하는 반송 기구와, 복수의 상기 처리부의 적산 처리 시간을 각각 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 적산 처리 시간이 가장 적은 처리부로부터 상기 피처리 기판의 반송을 개시하도록 상기 반송 기구를 제어하는 제어 수단을 구비한 것을 특징으로 한다.
또한, 본 발명의 기판 처리 장치는, 상기 기판 처리 장치에서 상기 제어 수단이, 상기 기억된 적산 처리 시간이 적은 처리부의 순으로 상기 피처리 기판의 반송을 실행하도록 상기 반송 기구를 제어하는 것을 특징으로 한다. 또한, 본 발명의 기판 처리 장치는 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와, 복수의 상기 처리부에 상기 피처리 기판을 반송하는 반송 기구와, 복수의 상기 처리부의 적산 처리 매수를 각각 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 적산 처리 매수가 가장 적은 처리부로부터 상기 피처리 기판의 반송을 개시하도 록 상기 반송 기구를 제어하는 제어 수단을 구비한 것을 특징으로 한다.
또한, 본 발명의 기판 처리 장치는, 상기 기판 처리 장치에서 상기 제어 수단이 상기 기억된 적산 처리 매수가 적은 처리부의 순으로 상기 피처리 기판의 반송을 실행하도록 상기 반송 기구를 제어하는 것을 특징으로 한다. 또한, 본 발명의 기판 처리 장치는, 이상의 기판 처리 장치에 있어서, 상기 제어 수단은, 상기 피처리 기판을 반송하고자 하는 상기 처리부가 소정 시간 경과해도 상기 피처리 기판을 수납할 수 없게 되는 경우에, 상기 피처리 기판을 수납할 수 있는 처리부 중 가장 우선도가 높은 처리부에 상기 피처리 기판을 반송하도록 제어하는 것을 특징으로 한다.
또한, 본 발명의 기판 처리 장치는, 이상의 기판 처리 장치에서 상기 처리부가 각각 로드록실을 갖고, 상기 반송 기구가 상기 로드록실에 상기 피처리 기판을 반송하도록 구성되어 있는 것을 특징으로 한다. 또한, 본 발명의 기판 처리 장치는, 이상의 기판 처리 장치에서 상기 복수의 처리부가 동일한 처리를 실시하는 것을 특징으로 한다.
본 발명의 기판 처리 방법은, 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와, 복수의 상기 처리부에 소정의 순서로 상기 피처리 기판을 반송하는 반송 기구를 구비한 기판 처리 장치를 이용한 기판 처리 방법에 있어서, 복수의 상기 처리부 중 최후에 상기 피처리 기판의 처리가 실행된 처리부를 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 처리부의 다음 순서의 처리부로부터 상기 피처리 기판의 반송을 개시하는 것을 특징으로 한다.
또한, 본 발명의 기판 처리 방법은, 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와, 복수의 상기 처리부에 소정의 순서로 상기 피처리 기판을 반송하는 반송 기구를 구비한 기판 처리 장치를 이용한 기판 처리 방법에 있어서, 복수의 상기 처리부의 적산 처리 시간을 각각 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 적산 처리 시간이 가장 적은 처리부로부터 상기 피처리 기판의 반송을 개시하는 것을 특징으로 한다.
또한, 본 발명의 기판 처리 방법은, 상기 기판 처리 방법에서 상기 기억된 적산 처리 시간이 적은 처리부의 순으로 상기 피처리 기판의 반송을 실행하는 것을 특징으로 한다.
또한, 본 발명의 기판 처리 방법은, 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와, 복수의 상기 처리부에 소정의 순서로 상기 피처리 기판을 반송하는 반송 기구를 구비한 기판 처리 장치를 이용한 기판 처리 방법에 있어서, 복수의 상기 처리부의 적산 처리 시간을 각각 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 적산 처리 시간이 가장 적은 처리부로부터 상기 피처리 기판의 반송을 개시하는 것을 특징으로 한다.
또한, 본 발명의 기판 처리 방법은, 상기 기판 처리 방법에서 상기 기억된 적산 처리 시간이 적은 처리부의 순으로 상기 피처리 기판의 반송을 실행하는 것을 특징으로 한다.
또한, 본 발명의 기판 처리 방법은, 이상의 기판 처리 방법에서 상기 피처리 기판을 반송하고자 하는 상기 처리부가 소정 시간 경과해도 상기 피처리 기판을 수 납할 수 없게 되는 경우에, 상기 피처리 기판을 수납할 수 있는 처리부 중 가장 우선도가 높은 처리부에 상기 피처리 기판을 반송하는 것을 특징으로 한다.
또한, 본 발명의 기판 처리 방법은, 이상의 기판 처리 방법에서 상기 처리부가 각각 로드록실을 갖고, 상기 반송 기구가 상기 로드록실에 상기 피처리 기판을 반송하는 것을 특징으로 한다.
또한, 본 발명의 기판 처리 방법은, 이상의 기판 처리 방법에서 상기 복수의 처리부가 동일한 처리를 실시하는 것을 특징으로 한다.
도 1은 본 발명의 일실시예에 관계되는 기판 처리 장치의 개략적인 구성을 모식적으로 나타내는 도면,
도 2는 본 발명의 일실시예의 동작을 나타내는 흐름도,
도 3은 본 발명의 다른 실시예에 관계되는 기판 처리 장치의 개략적인 구성을 모식적으로 나타내는 도면,
도 4는 본 발명의 다른 실시예의 동작을 나타내는 흐름도,
도 5는 본 발명의 다른 실시예의 동작을 나타내는 흐름도이다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 기판 처리 장치의 상세를 도면을 참조하여 실시예에 대해서 설명한다.
도 1은 본 발명의 일실시예에 관계되는 기판 처리 장치의 개략적인 구성을 모식적으로 나타내는 것이다.
도 1에 나타내는 바와 같이, 기판 처리 장치는 반도체 웨이퍼 W에 소정의 처리를 실시하는 처리부를 구성하는 복수(도 1의 장치에서는 2개)의 프로세스 쉽(process ship) PS1, PS2와, 이것들에 반도체 웨이퍼 W를 반송하는 반송 기구를 구성하는 로더 모듈 LM을 조합하여 구성되어 있다.
로더 모듈 LM은 반도체 웨이퍼 W를 수용하는 복수(도 1의 장치에서는 3개)의 로드 포트 LP1~LP3와, 반도체 웨이퍼 W를 반송하는 반송실 TR과, 반도체 웨이퍼 W의 위치 결정을 실행하는 오리엔터 OR로 구성되어 있다.
반송실 TR에는 오리엔터 OR가 연결되고, 또한, 로드록 도어 LG1, LG2를 거쳐서 프로세스 쉽 PS1, PS2가 연결되며, 또한, 로드 포트 도어 CG1~CG3을 거쳐서 로드 포트 LP1~LP3가 연결되어 있다. 이 로드 포트 LP1~LP3에는 미처리의 반도체 웨이퍼 W 및 처리 완료한 반도체 웨이퍼 W를 수용하는 카세트 또는 후프(FOUP) CS1~CS3(이하에서는, 카세트의 경우에 대해서 설명함)가 설치된다.
반송실 TR에는 2단 구성의 로더 암 LA1, LA2가 마련되어 있다. 이 로더 암 LA1, LA2는 로드 포트 LP1~LP3와 프로세스 쉽 PS1, PS2(로드록실 LL1, LL2)와의 사이나, 오리엔터 OR과의 사이에서의 반도체 웨이퍼 W의 반송을 실행한다(도 1의 ①②⑥의 반송). 여기서, 로더 암 LA1, LA2를 2단 구성으로 하는 것에 의해, 한쪽의 로더 암 LA1, LA2로 반도체 웨이퍼 W의 반입을 실행하면서, 다른 쪽의 로더 암 LA2, LA1으로 반도체 웨이퍼 W의 반출을 실행하는 것이 가능해져, 반도체 웨이퍼 W의 교체를 효율적으로 실행하는 것이 가능해진다.
프로세스 쉽 PS1, PS2에는 로드록실 LL1, LL2 및 프로세스실 PM1, PM2가 마련되어 있다. 로드록실 LL1, LL2와 프로세스실 PM1, PM2는 프로세스 게이트 PG1, PG2를 거쳐서 서로 연결되어 있다.
로드록실 LL1, LL2에는 웨이퍼 재치대(載置臺) B11, B12, B21, B22 및 로드록 암 LR1, LR2가 각각 마련되어 있다. 웨이퍼 재치대 B11, B21에는 로더 모듈 LM으로부터 반입된 반도체 웨이퍼 W가 재치되고, 또한, 로드록실 LL1, LL2로부터 반출되는 반도체 웨이퍼 W가 재치된다.
또한, 웨이퍼 재치대 B12, B22에는 프로세스실 PM1, PM2에 반입되는 반도체 웨이퍼 W가 재치된다. 또한, 로드록 암 LR1, LR2는 로드록실 LL1, LL2와 프로세스실 PM1, PM2와의 사이에서의 반도체 웨이퍼 W의 반송을 실행한다(도 1의 ③④⑤의 반송). 여기서, 반송의 효율화를 도모하기 위해서, 반송실 TR은 대기(大氣) 개방되고, 또한, 로드 포트 도어 CG1~CG3는 개방된 상태로 유지된다. 또한, 오염(contamination)을 방지하기 위해서, 프로세스실 PM1, PM2는 소정의 진공도로 유지된다. 이 때문에, 로드록실 LL1, LL2에서는 반송실 TR과의 사이에서의 반송, 또는 프로세스실 PM1, PM2와의 사이에서의 반송에 따라 각각의 진공도에 대응시키기 위한 급배기(給排氣)가 실행된다.
이하, 로드 포트 LP1과 프로세스 쉽 PS1과의 사이에서의 반송을 실행하는 경우를 예로 들어서 반송 시퀀스를 설명한다. 또한, 기판 처리 장치의 전체는 제어 장치 MC에 의해서 통괄적으로 제어되도록 되어 있고, 반송 시퀀스도 이 제어 장치 MC에 의해서 제어된다.
먼저, 로더 암 LA1, LA2는 로드 포트 LP1에 재치되어 있는 카세트 CS1으로부터 반도체 웨이퍼 W를 취출하여 오리엔터 OR에 반입한다(①).
오리엔터 OR은 반도체 웨이퍼 W가 반입되면, 반도체 웨이퍼 W의 위치 결정을 실행한다. 반도체 웨이퍼 W의 위치 결정이 끝나면, 로더 암 LA1, LA2는 반도체 웨이퍼 W를 오리엔터 OR로부터 취출한다. 그리고, 로드록실 LL1의 대기 개방이 종료하면, 로드록실 LL1의 로드록 도어 LG1이 열린다. 로드록 도어 LG1이 열리면, 로더 암 LA1, LA2는 그 반도체 웨이퍼 W를 로드록실 LL1내에 반입하여 웨이퍼 재치대 B11상에 재치한다(②).
웨이퍼 재치대 B11상에 반도체 웨이퍼 W가 재치되면, 로드록 도어 LG1이 닫혀진다. 그리고, 로드록실 LL1내의 배기가 실행되고, 또한, 로드록 암 LR1이 웨이퍼 재치대 B11상의 반도체 웨이퍼 W를 웨이퍼 재치대 B12에 반송한다(③).
반도체 웨이퍼 W가 웨이퍼 재치대 B12에 반송되어 프로세스실 PM1으로 반도체 웨이퍼 W를 반입할 수 있는 상태가 되면, 프로세스실 PM1의 프로세스 게이트 PG1이 열리고, 로드록 암 LR1은 웨이퍼 재치대 B12상의 반도체 웨이퍼 W를 프로세스실 PM1내에 반입한다(④). 반도체 웨이퍼 W가 프로세스실 PM1내에 반입되면, 프로세스 게이트 PG1이 닫혀지고, 반도체 웨이퍼 W가 프로세스실 PM1내에서 처리된다.
프로세스실 PM1내에서의 반도체 웨이퍼 W의 처리가 종료하고, 로드록실 LL1으로 반도체 웨이퍼 W를 반출할 수 있는 상태가 되면, 프로세스 게이트 PG1이 열리 고, 로드록 암 LR1은 프로세스실 PM1내의 반도체 웨이퍼 W를 웨이퍼 재치대 B11에 반송한다(⑤).
그리고, 프로세스 게이트 PG1이 닫혀지고, 로드록실 LL1내의 대기 개방이 실행된다. 로드록실 LL1내의 대기 개방이 종료하면, 다음의 반도체 웨이퍼 W의 반입 타이밍에 따라서 로드록 도어 LG1이 닫히고, 한쪽의 로더 암 LA1, LA2가 웨이퍼 재치대 B11상의 반도체 웨이퍼 W를 로드 포트 LP1에 반출하고(⑥), 또한, 다른 쪽의 로더 암 LA1, LA2가 오리엔터 OR에서 위치 결정된 다음의 반도체 웨이퍼 W를 로드록실 LL1내에 반입한다(②).
또한, 프로세스실 PM1, PM2에서 실행되는 레시피(실행 레시피)는 반도체 웨이퍼 W가 로드록실 LL1, LL2로부터 프로세스실 PM1, PM2에 반입되는 타이밍이 아니라, 로더 모듈 LM으로부터 로드록실 LL1, LL2에 반입되는 타이밍으로 판독되도록 되어 있다. 그 결과, 반도체 웨이퍼 W가 프로세스실 PM1, PM2에 들어갈 때까지의 시간에 다음의 반도체 웨이퍼 W를 위한 전처리(예를 들면, 온도 설정, FCS(Flow Control System) 유량의 자기 진단 등, 프로세스실 PM1, PM2와 로드록실 LL1, LL2와의 사이의 프로세스 게이트 PG1, PG2가 열려 있어도 문제가 없는 처리)를 할 수 있어, 스루풋을 향상시키는 것이 가능해진다.
상기 구성의 기판 처리 장치에서는, 예를 들면, 로드 포트 LP1~LP3에 신규의 로트(다음에 처리를 실행하는 반도체 웨이퍼 W가 수용된 하나 또는 복수의 카세트)가 반송되어 온 경우, 이 카세트로부터 어느 쪽인지 한쪽의 프로세스실 PM1, PM2(프로세스 쉽 PS1, PS2)를 지정하고, 예를 들면 지정한 프로세스실 PM1(프로세스 쉽 PS1)에만 반도체 웨이퍼 W를 반송하여 처리하는 모드를 선택할 수 있고, 또한, 반도체 웨이퍼 W를 순차적으로 2개의 프로세스실 PM1, PM2(프로세스 쉽 PS1, PS2)에 반송하여, 이들 2개의 프로세스실 PM1, PM2(프로세스 쉽 PS1, PS2)를 사용하여 단시간에 처리할 수 있도록 하는 모드(OR(오어) 반송 모드)를 선택할 수 있도록 되어 있다.
즉, 하나의 카세트에는 통상 25장의 반도체 웨이퍼 W가 수용되어 있고, 상기 OR 반송 모드에서는 이들 반도체 웨이퍼 W를 순차적으로 2개의 프로세스실 PM1, PM2(동일한 처리를 실행하도록 설정됨)를 사용하는 것에 의해서, 단시간에 처리할 수 있도록 되어 있다. 이하, 일단 유휴(idle) 상태로 된 기판 처리 장치가 처리를 개시하는 경우의 순서에 대해서 설명한다.
일단 1로트분의 반도체 웨이퍼 W의 처리가 종료하여, 다음 로트가 전공정으로부터 반송되어 올 때까지 시간이 빈 경우, 즉 기판 처리 장치에서의 반도체 웨이퍼 W의 처리가 일단 중단된 경우, 기판 처리 장치는 도 2에 나타내는 유휴 모드(101)로 되어 대기 상태로 된다.
이 상태에서, 제어 장치 MC가 다음의 신규 로트(카세트)가 로드 포트 LP1~LP3에 반입된 것을 인식하면(102), 먼저 장치 전체를 유휴 상태로부터 정상 상태로 복귀시키는 시퀀스를 기동한다(103).
이 후, 제어 장치 MC는 다음의 로트가 OR 반송 모드인지 여부를 판단하여(104), OR 반송 모드인 경우는 다음의 프로세스실 PM(프로세스 쉽 PS)으로부터 반도체 웨이퍼 W의 반입을 개시한다(105).
즉, 제어 장치 MC에는 하나 앞의 로트에서 최후에 처리를 실행한 프로세스실 PM(최종 처리 PM)이 기억되어 있고(107), 금회의 로트의 처리를 개시함에 있어서는, 이 최종 처리 PM의 다음 프로세스실(예를 들면, 최종 처리 PM이 프로세스실 PM1인 경우는 프로세스실 PM2)로부터 반도체 웨이퍼 W의 반입을 개시한다.
그리고, 이 후, 순차적으로 반도체 웨이퍼를 2개의 프로세스실 PM1, PM2(프로세스 쉽 PS1, PS2)에 반입(반출)하여 처리를 실행하고, 반입된 하나의 로트의 모든 반도체 웨이퍼 W에 대한 처리가 종료하면(106), 금회 최후에 처리를 실행한 프로세스실 PM(최종 처리 PM)을 기억하고(107), 금회의 처리를 종료한다.
또한, OR 반송 모드가 선택되어 있지 않은 경우는(104), 지정된 프로세스실 PM(프로세스 쉽 PS)에만 반도체 웨이퍼 W를 반입하여 처리를 실행하고(108), 반입된 로트의 모든 반도체 웨이퍼 W에 대한 처리가 종료하면(109), 이 경우도 금회 최후에 처리를 실행한 프로세스실 PM(최종 처리 PM)을 기억하고(107), 금회의 처리를 종료한다.
이상과 같이, 본 실시예에서는 제어 장치 MC가 최후에 처리를 실행한 프로세스실 PM(최종 처리 PM)를 기억하고, 다음 번의 로트가 OR 반송 모드인 경우는, 다음의 프로세스실(예를 들면, 최종 처리 PM이 프로세스실 PM1인 경우는 프로세스실 PM2)로부터 반도체 웨이퍼 W의 반입을 개시한다.
따라서, 2개의 프로세스실 PM1, PM2(프로세스 쉽 PS1, PS2)의 사용 빈도를 균일화할 수 있어, 유지 사이클이나 부품의 소모도에 차가 발생하는 것을 억제할 수 있다.
예를 들면, OR 반송 모드가 선택된 경우에 항상 프로세스실 PM1(프로세스 쉽 PS1)으로부터 반송을 개시하도록 한 경우, 25장의 반도체 웨이퍼 W의 처리를 실행하면, 프로세스실 PM1(프로세스 쉽 PS1)에서 13장, 프로세스실 PM2(프로세스 쉽 PS2)에서 12장의 반도체 웨이퍼 W의 처리를 실행하게 되어, 1로트(카세트)에서 1장의 사용 빈도의 차가 생긴다. 따라서, 가령 유지 사이클을 1500장(115로트)의 반도체 웨이퍼 W 처리 마다라고 하면, 유지 사이클에 이른 때에, 프로세스실 PM1(프로세스 쉽 PS1)과 프로세스실 PM2(프로세스 쉽 PS2)와의 사용 빈도의 차가 반도체 웨이퍼 W 처리 매수로 115장으로 되고, 평균 하나의 프로세스 시간을 3.5분으로 하면, 적산 사용 시간에 약 6.7시간의 차가 발생해 버린다. 이에 반하여, 본 실시예에 의하면, 상기의 조건에서는 사용 빈도의 차를 반도체 웨이퍼 W 처리 매수의 차로 1장 이내, 적산 사용 시간의 차로 하나의 프로세스 시간인 3.5분 이내로 할 수 있다. 이에 의해서, 각 프로세스 쉽 PS1, PS2의 유지 사이클이나 부품의 소모도에 차가 발생하는 것을 방지할 수 있고, 각 프로세스 쉽 PS1, PS2에 동시기에 마찬가지의 유지를 실행하는 것에 의해서 양호한 상태로 장치를 사용할 수 있다.
또한, 도 1의 기판 처리 장치에서는 설명을 간단히 하기 위해서 2개의 프로세스 쉽 PS1, PS2를 마련한 경우에 대해서 설명했지만, 예를 들면, 도 3에 나타내는 바와 같이, 3개의 프로세스 쉽 PS1, PS2, PS3를 마련한 경우나, 그 이상의 수의 프로세스 쉽을 마련한 경우에 대해서도 상기의 경우와 마찬가지로 하여 적용할 수 있다. 또한, 도 3의 기판 처리 장치에서는 5개의 로드 포트 LP1~LP5가 마련되어 있지만 이 로드 포트의 수도 몇 개이어도 무방하다.
이러한 기판 처리 장치의 경우, 처리의 순서(→PM1→PM2→PM3→PM1→……라고 하는 기본적인 순서)는 결정해 있기 때문에, 최종 처리 PM(최종 처리 프로세스실)을 기억해 놓으면, 다음에 처리를 실행하는 프로세스실을 결정할 수 있다. 예를 들면, 최종 처리 PM(최종 처리 프로세스실)이 프로세스실 PM2(프로세스 쉽 PS2)인 경우는, 프로세스실 PM3(프로세스 쉽 PS3)로부터 반도체 웨이퍼 W의 반입을 개시하고, 프로세스실 PM3→프로세스실 PM1→프로세스실 PM2의 순으로 반도체 웨이퍼 W의 반입을 실행한다.
또한, 처리의 순서가 미리 결정해 있지 않는 경우이어도 유휴 상태로 되는 직전의 (N-1)장(N은 OR 반송의 대상의 프로세스실 수)의 반도체 웨이퍼 W가 처리된 프로세스실을 기억해 놓음으로써, 다음의 처리를 실행할 프로세스실을 결정할 수 있다. 예를 들면, 프로세스실이 3개인 경우, 유휴 상태로 되기 직전의 2장의 반도체 웨이퍼 W가 처리된 프로세스실이 PM3→PM1→(유휴)이었다고 하면, 다음에 처리할 프로세스실은 PM2로 된다.
이상과 같이, 프로세스 쉽 PS가 3개 이상인 경우이어도, 상술한 조건에서는 사용 빈도의 차를, 반도체 웨이퍼 W 처리 매수의 차로 1장 이내, 적산 사용 시간의 차로 하나의 프로세스 시간인 3.5분 이내로 할 수 있다.
그런데, 유휴 상태로부터 정상 상태로 복귀하는 시간은 그 프로세스 쉽 PS의 상태에 의해, 프로세스 쉽 PS마다 상이한 경우가 있다. 이러한 경우, 상술한 시퀀스에서, 예를 들면 프로세스실 PM2(프로세스 쉽 PS2)로부터 반도체 웨이퍼 W의 반입을 개시하도록 되어 있고, 또한, 이 프로세스실 PM2(프로세스 쉽 PS2)가 반도체 웨이퍼 W를 수납할 수 있는 상태로 될 때까지 시간이 걸리는 경우는, 반도체 웨이퍼 W의 반입을 개시할 수 없어, 스루풋이 저하해 버릴 가능성이 있다.
또한, 이러한 경우, 프로세스실 PM2(프로세스 쉽 PS2)가 반도체 웨이퍼 W를 수납할 수 있는 상태로 될 때까지 시간이 걸리는 한편, 프로세스실 PM1(프로세스 쉽 PS1)이나 프로세스실 PM3(프로세스 쉽 PS3)에서는 이미 반도체 웨이퍼 W를 수납할 수 있는 상태로 되어 있는 경우가 있다.
이 때문에, 반도체 웨이퍼 W의 반입을 개시할 때에, 타임아웃을 마련하여 이 타임아웃에 설정된 시간내에 당해 프로세스실에 반송할 수 없는 경우는, 반도체 웨이퍼 W를 수납할 수 있는 상태로 되어 있는 다른 프로세스실 중 가장 우선도가 높은 프로세스실로부터 반도체 웨이퍼 W를 반송하도록 하면 된다.
예를 들면, 도 2에 나타내는 실시예의 경우에, 다음의 프로세스실을 PM1으로 결정했지만 타임아웃 설정 시간내에 PM1에 반송할 수 없는 경우에는, 우선도가 높은, 즉, PM1의 다음 순서인 PM2를 다음의 프로세스실로 한다. 또한, 도 4, 도 6에 나타내는 실시예의 경우도 다음의 프로세스실 다음으로 우선도가 높은, 즉, 적산 처리 시간, 적산 처리 매수가 적은 프로세프실을 각각 다음의 프로세스실로 하여 반송을 개시함으로써, 스루풋이 저하하는 것을 억제할 수 있다. 또한, 이 타임아웃의 설정 시간은 적절히 변경할 수 있도록 구성하는 것이 바람직하다.
그런데, 상기의 실시예의 경우, 최종 처리 PM(최종 처리 프로세스실)에 의해서 신규 로트의 반도체 웨이퍼 W의 반입을 개시하는 프로세스실 PM을 결정하도록 했지만, 예를 들면, 도 4에 나타내는 바와 같이, 각 프로세스실 PM의 적산 처리 시간을 기억해 두어 이것을 차차 갱신하고(207), 이 적산 처리 시간이 가장 적은 프로세스실 PM(프로세스 쉽 PS)으로부터 반입을 개시하거나(205), 도 5에 나타내는 바와 같이, 각 프로세스실 PM의 적산 처리 매수를 기억해 두어 이것을 차차 갱신하고(307), 이 적산 처리 매수가 가장 적은 프로세스실 PM(프로세스 쉽 PS)으로부터 반입을 개시(305)하도록 구성하는 것도 가능하다.
또한, 상기한 바와 같이, 적산 처리 시간 또는 적산 처리 매수를 기억하고 있는 경우로서, 도 3에 도시되는 바와 같이 3개 이상의 프로세스 쉽 PS1, PS2, PS3를 구비하고 있는 경우는, 도 4, 5에 도시되는 바와 같이, 전체의 반도체 웨이퍼 W의 반입 순서를 적산 처리 시간 및 적산 처리 매수가 적은 순으로 할 수도 있다. 이 경우, 예를 들면, 프로세스실 PM의 적산 처리 시간이 프로세스실 PM2<프로세스실 PM1<프로세스실 PM3이면, 반도체 웨이퍼 W를 프로세스실 PM2→프로세스실 PM1→프로세스실 PM3의 순으로 반입하게 된다.
또는, 처리 개시시에 반입을 개시하는 프로세스실 PM(프로세스 쉽 PS)만을 적산 처리 시간 또는 적산 처리 매수로부터 결정하여, 다음에 반도체 웨이퍼 W를 반입하는 프로세스실 PM(프로세스 쉽 PS)으로부터는 통상의 순서(프로세스실 PM1→프로세스실 PM2→프로세스실 PM3에 근거하는 순서)로 할 수도 있다. 또한, 도 4, 5에서 그 밖의 순서는 도 2의 경우와 마찬가지이다.
이러한 구성으로 하면, OR 반송 모드 이외의 모드가 혼재하고 있기 때문에, 적산 처리 시간이나 적산 처리 매수(사용 빈도)에 차가 발생한 경우이어도 이러한 적산 처리 시간이나 적산 처리 매수(사용 빈도)의 차를 감소시킬 수 있다.
또한, 상기 실시예에서는 로드 보트 게이트 CG1~CG3를 개방한 채로 반송을 실행하는 방법에 대해서 설명했지만, 반송까지 시간이 있는 경우에는 로드 포트 게이트 CG1~CG3를 일시적으로 닫히도록 해도 무방하다.
또한, 상술한 실시예에서는 반송실 TR이 대기 개방된 상태를 예로 들어 설명했지만, 반송실 TR의 진공을 실행해도 무방하다. 또한, 각 로드록실 LL1, LL2에는 웨이퍼 재치대 B11, B12, B21, B22가 2대씩 마련되어 있는 경우에 대해서 설명했지만, 웨이퍼 재치대는 1대씩 마련해도 무방하고, 또한, 로드록 암 LR1, LR2를 웨이퍼 재치대와 겸용시키도록 해도 무방하다.
또한, 로드 암 LA1, LA2는 자기 앞의 반도체 웨이퍼 재치대 B11, B21과 액세스 가능한 경우를 예로 들어 설명했지만, 안쪽의 반도체 웨이퍼 재치대 B12, B22와 직접 액세스하도록 해도 무방하다. 또한, 로더 암 LA1, LA2는 2단 구성의 경우에 대해서 설명했지만 1단이어도 무방하다.
이상과 같이, 본 발명의 기판 처리 장치 및 기판 처리 방법에 의하면, 각 처리부의 사용 빈도를 균일화할 수 있어, 유지 보수 사이클이나 처리부내의 부품의 소모도에 차가 발생하는 것을 억제할 수 있다.
본 발명에 따른 기판 처리 장치 및 기판 처리 방법은 반도체 장치의 제조를 실행하는 반도체 제조 산업 등에서 사용하는 것이 가능하다.
따라서, 산업상의 이용 가능성을 갖는다.

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와,
    복수의 상기 처리부에 상기 피처리 기판을 반송하는 반송 기구와,
    복수의 상기 처리부의 적산 처리 시간을 각각 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 적산 처리 시간이 가장 적은 처리부로부터 상기 피처리 기판의 반송을 개시하도록 상기 반송 기구를 제어하는 제어 수단
    을 구비한 것을 특징으로 하는 기판 처리 장치.
  6. 제 5 항에 있어서,
    상기 제어 수단이, 상기 기억된 적산 처리 시간이 적은 처리부의 순으로 상기 피처리 기판의 반송을 실행하도록 상기 반송 기구를 제어하는 것을 특징으로 하는 기판 처리 장치.
  7. 제 6 항에 있어서,
    상기 제어 수단은 상기 피처리 기판을 반송하고자 하는 상기 처리부가 소정 시간 경과해도 상기 피처리 기판을 수납할 수 없게 되는 경우에, 상기 피처리 기판을 수납할 수 있는 처리부 중 가장 우선도가 높은 처리부에 상기 피처리 기판을 반송하도록 제어하는 것
    을 특징으로 하는 기판 처리 장치.
  8. 제 5 항에 있어서,
    상기 처리부가 각각 로드록실을 갖고, 상기 반송 기구가 상기 로드록실에 상기 피처리 기판을 반송하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  9. 제 5 항에 있어서,
    상기 복수의 처리부가 동일한 처리를 실시하는 것을 특징으로 하는 기판 처 리 장치.
  10. 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와,
    복수의 상기 처리부에 상기 피처리 기판을 반송하는 반송 기구와,
    복수의 상기 처리부의 적산 처리 매수를 각각 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 적산 처리 매수가 가장 적은 처리부로부터 상기 피처리 기판의 반송을 개시하도록 상기 반송 기구를 제어하는 제어 수단
    을 구비한 것을 특징으로 하는 기판 처리 장치.
  11. 제 10 항에 있어서,
    상기 제어 수단이 상기 기억된 적산 처리 매수가 적은 처리부의 순으로 상기 피처리 기판의 반송을 실행하도록 상기 반송 기구를 제어하는 것을 특징으로 하는 기판 처리 장치.
  12. 제 11 항에 있어서,
    상기 제어 수단은 상기 피처리 기판을 반송하고자 하는 상기 처리부가 소정 시간 경과해도 상기 피처리 기판을 수납할 수 없게 되는 경우에, 상기 피처리 기판 을 수납할 수 있는 처리부 중 가장 우선도가 높은 처리부에 상기 피처리 기판을 반송하도록 제어하는 것
    을 특징으로 하는 기판 처리 장치.
  13. 제 10 항에 있어서,
    상기 처리부가 각각 로드록실을 갖고, 상기 반송 기구가 상기 로드록실에 상기 피처리 기판을 반송하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  14. 제 10 항에 있어서,
    상기 복수의 처리부가 동일한 처리를 실시하는 것을 특징으로 하는 기판 처리 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와, 복수의 상기 처리부에 소정의 순서로 상기 피처리 기판을 반송하는 반송 기구를 구비한 기판 처리 장치를 이용한 기판 처리 방법에 있어서,
    복수의 상기 처리부의 적산 처리 시간을 각각 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 적산 처리 시간이 가장 적은 처리부로부터 상기 피처리 기판의 반송을 개시하는 것
    을 특징으로 하는 기판 처리 방법.
  20. 제 19 항에 있어서,
    상기 기억된 적산 처리 시간이 적은 처리부의 순으로 상기 피처리 기판의 반송을 실행하는 것을 특징으로 하는 기판 처리 방법.
  21. 제 20 항에 있어서,
    상기 피처리 기판을 반송하고자 하는 상기 처리부가 소정 시간 경과해도 상기 피처리 기판을 수납할 수 없게 되는 경우에, 상기 피처리 기판을 수납할 수 있는 처리부 중 가장 우선도가 높은 처리부에 상기 피처리 기판을 반송하는 것을 특징으로 하는 기판 처리 방법.
  22. 제 19 항에 있어서,
    상기 처리부가 각각 로드록실을 갖고, 상기 반송 기구가 상기 로드록실에 상기 피처리 기판을 반송하는 것을 특징으로 하는 기판 처리 방법.
  23. 제 19 항에 있어서,
    상기 복수의 처리부가 동일한 처리를 실시하는 것을 특징으로 하는 기판 처리 방법.
  24. 피처리 기판에 소정의 처리를 실시하기 위한 복수의 처리부와, 복수의 상기 처리부에 소정의 순서로 상기 피처리 기판을 반송하는 반송 기구를 구비한 기판 처리 장치를 이용한 기판 처리 방법에 있어서,
    복수의 상기 처리부의 적산 처리 매수를 각각 기억하여, 다음에 처리를 개시할 때에, 상기 기억된 적산 처리 매수가 가장 적은 처리부로부터 상기 피처리 기판의 반송을 개시하는 것
    을 특징으로 하는 기판 처리 방법.
  25. 제 24 항에 있어서,
    상기 기억된 적산 처리 매수가 적은 처리부의 순으로 상기 피처리 기판의 반송을 실행하는 것을 특징으로 하는 기판 처리 방법.
  26. 제 25 항에 있어서,
    상기 피처리 기판을 반송하고자 하는 상기 처리부가 소정 시간 경과해도 상기 피처리 기판을 수납할 수 없게 되는 경우에, 상기 피처리 기판을 수납할 수 있는 처리부 중 가장 우선도가 높은 처리부에 상기 피처리 기판을 반송하는 것
    을 특징으로 하는 기판 처리 방법.
  27. 제 24 항에 있어서,
    상기 처리부가 각각 로드록실을 갖고, 상기 반송 기구가 상기 로드록실에 상기 피처리 기판을 반송하는 것을 특징으로 하는 기판 처리 방법.
  28. 제 24 항에 있어서,
    상기 복수의 처리부가 동일한 처리를 실시하는 것을 특징으로 하는 기판 처 리 방법.
KR1020047018263A 2002-05-15 2003-05-02 기판 처리 장치 및 기판 처리 방법 KR100949013B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00139775 2002-05-15
JP2002139775A JP4334817B2 (ja) 2002-05-15 2002-05-15 基板処理装置及び基板処理方法
PCT/JP2003/005597 WO2003098684A1 (fr) 2002-05-15 2003-05-02 Dispositif de traitement de substrats et procede de traitement de substrat

Publications (2)

Publication Number Publication Date
KR20040104734A KR20040104734A (ko) 2004-12-10
KR100949013B1 true KR100949013B1 (ko) 2010-03-23

Family

ID=29544905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018263A KR100949013B1 (ko) 2002-05-15 2003-05-02 기판 처리 장치 및 기판 처리 방법

Country Status (5)

Country Link
JP (1) JP4334817B2 (ko)
KR (1) KR100949013B1 (ko)
CN (1) CN1321448C (ko)
TW (1) TWI270956B (ko)
WO (1) WO2003098684A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036040A (ko) * 2012-07-13 2015-04-07 가부시키가이샤 스크린 홀딩스 기판 처리 장치, 프로그램 및 기판 처리 방법
KR20160132065A (ko) * 2014-03-25 2016-11-16 카와사키 주코교 카부시키 카이샤 기판 각도정렬 장치, 기판 각도정렬 방법 및 기판 이송 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4566035B2 (ja) * 2005-03-11 2010-10-20 東京エレクトロン株式会社 塗布、現像装置及びその方法
JP4796574B2 (ja) * 2006-02-07 2011-10-19 東京エレクトロン株式会社 基板処理装置の制御装置および基板処理装置の制御プログラム
JP5091413B2 (ja) * 2006-03-08 2012-12-05 東京エレクトロン株式会社 基板処理装置および基板処理装置の制御方法
JP5128080B2 (ja) * 2006-03-29 2013-01-23 東京エレクトロン株式会社 基板処理装置の制御装置およびその制御方法
JP2008135517A (ja) * 2006-11-28 2008-06-12 Tokyo Electron Ltd 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP2008311365A (ja) * 2007-06-13 2008-12-25 Hitachi Kokusai Electric Inc 基板処理装置
JP5115727B2 (ja) * 2008-06-11 2013-01-09 Ｎｅｃアクセステクニカ株式会社 検査システム、検査方法および検査結果情報格納装置ならびに制御端末
JP5571122B2 (ja) * 2012-06-06 2014-08-13 東京エレクトロン株式会社 基板処理装置および基板処理装置の制御方法
JP6089082B1 (ja) 2015-09-29 2017-03-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
JP6704008B2 (ja) * 2018-03-26 2020-06-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法および記録媒体
JP7170438B2 (ja) * 2018-07-03 2022-11-14 東京エレクトロン株式会社 基板処理装置及び判定方法
JP6719523B2 (ja) 2018-09-18 2020-07-08 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法および記録媒体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093791A (ja) 1999-09-20 2001-04-06 Hitachi Ltd 真空処理装置の運転方法及びウエハの処理方法
EP1146548A1 (en) 1998-11-17 2001-10-17 Tokyo Electron Limited Vacuum processing system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624595A (ja) * 1992-07-08 1994-02-01 Fuji Xerox Co Ltd 記録装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1146548A1 (en) 1998-11-17 2001-10-17 Tokyo Electron Limited Vacuum processing system
JP2001093791A (ja) 1999-09-20 2001-04-06 Hitachi Ltd 真空処理装置の運転方法及びウエハの処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036040A (ko) * 2012-07-13 2015-04-07 가부시키가이샤 스크린 홀딩스 기판 처리 장치, 프로그램 및 기판 처리 방법
KR20200006195A (ko) * 2012-07-13 2020-01-17 가부시키가이샤 스크린 홀딩스 기판 처리 장치, 프로그램 및 기판 처리 방법
KR102067852B1 (ko) * 2012-07-13 2020-01-17 가부시키가이샤 스크린 홀딩스 기판 처리 장치, 프로그램 및 기판 처리 방법
KR102201973B1 (ko) * 2012-07-13 2021-01-12 가부시키가이샤 스크린 홀딩스 기판 처리 장치, 프로그램 및 기판 처리 방법
KR20160132065A (ko) * 2014-03-25 2016-11-16 카와사키 주코교 카부시키 카이샤 기판 각도정렬 장치, 기판 각도정렬 방법 및 기판 이송 방법
KR101883804B1 (ko) * 2014-03-25 2018-07-31 카와사키 주코교 카부시키 카이샤 기판 각도정렬 장치, 기판 각도정렬 방법 및 기판 이송 방법

Also Published As

Publication number Publication date
WO2003098684A1 (fr) 2003-11-27
CN1653606A (zh) 2005-08-10
CN1321448C (zh) 2007-06-13
JP4334817B2 (ja) 2009-09-30
TWI270956B (en) 2007-01-11
JP2003332405A (ja) 2003-11-21
TW200400584A (en) 2004-01-01
KR20040104734A (ko) 2004-12-10

Similar Documents

Publication Publication Date Title
KR100949013B1 (ko) 기판 처리 장치 및 기판 처리 방법
US6257827B1 (en) Apparatus and method for transporting substrates
KR100571878B1 (ko) 클러스터 툴 및 반송 제어 방법
KR100847888B1 (ko) 반도체 소자 제조 장치
JP4925650B2 (ja) 基板処理装置
KR20080015476A (ko) 처리 시스템 및 그 운전 방법
JP2016184664A (ja) 基板搬送方法及び基板処理装置
US20060021575A1 (en) Method for carrying object to be processed
JP2010505280A (ja) 基板処理システム及び方法
US11791179B2 (en) Substrate treating apparatus and substrate treating method
JP2005322762A (ja) 基板処理装置
JP3320539B2 (ja) 被処理体の搬入、搬出装置
WO2003003416A2 (en) Method and apparatus for accessing a multiple chamber semiconductor wafer processing system
US20050129839A1 (en) Substrate processing apparatus and substrate processing method
KR20110007076A (ko) 기판 처리 시스템 및 데이터 검색 방법
KR20080060773A (ko) 로드락 챔버 및 그 챔버에서의 벤트 방법
KR20100054513A (ko) 기판 이송 장치
KR20080071681A (ko) 반도체소자 제조를 위한 멀티챔버 시스템
CN115910844A (zh) 基板处理装置、半导体器件的制造方法以及记录介质
JP2022173120A (ja) 基板処理装置、基板搬送方法
JP2005252105A (ja) 基板処理装置
KR100861782B1 (ko) 로드락 챔버 및 그 챔버에서의 벤트 방법
KR101352570B1 (ko) 기판 이송 방법 및 기판 처리 설비
JP2008311365A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 11