CN1321448C - 基板处理装置和基板处理方法 - Google Patents

基板处理装置和基板处理方法 Download PDF

Info

Publication number
CN1321448C
CN1321448C CNB038110636A CN03811063A CN1321448C CN 1321448 C CN1321448 C CN 1321448C CN B038110636 A CNB038110636 A CN B038110636A CN 03811063 A CN03811063 A CN 03811063A CN 1321448 C CN1321448 C CN 1321448C
Authority
CN
China
Prior art keywords
processing
processed substrate
processing section
substrate
accumulative total
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038110636A
Other languages
English (en)
Other versions
CN1653606A (zh
Inventor
沼仓雅博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1653606A publication Critical patent/CN1653606A/zh
Application granted granted Critical
Publication of CN1321448C publication Critical patent/CN1321448C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32315—Machine with least work
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在控制装置MC中，存储在前一批中，最后进行处理的处理室PM(最终处理PM)，当开始此次的批量处理时，从该最终处理PM时下一个处理室(例如最终处理PM为处理室PM1的情况下，为处理室PM2)，开始搬入半导体晶片W。这样，可使各个处理部分的使用频度均匀，可以抑制在维修循环或处理部分内的零件的消耗程度上产生的差别。

Description

基板处理装置和基板处理方法
技术领域
本发明涉及在半导体晶片或液晶显示装置用的玻璃基板等被处理基板上进行成膜或蚀刻等处理的基板处理装置和基板处理方法。
背景技术
先前已知的基板处理装置是在半导体晶片或液晶显示用的玻璃基板等被处理基板上进行成膜或蚀刻等处理的基板处理装置中，具有多个处理部分和与这些处理部分连接的输送机构，利用输送机构依次地将被处理基板输送至多个处理部分，在各个处理部分进行相同的处理或不同的处理，以有效地利用资源和空间等，而且进行效率高的被处理基板的处理。
这种先前的基板处理装置，例如在具有第一处理部分和第二处理部分的二个处理部的基板处理装置中，在第一和第二处理部分上进行相同的处理，在依次处理在一个盒子中收容的25片半导体晶片的情况下，首先，将第一片半导体晶片搬入第一处理部分，在第一处理部分上进行第一片半导体晶片处理时，将第二片半导体晶片搬入第二处理部分，在第二处理部分上进行第二片半导体晶片的处理时，从第一处理部分搬出第一片半导体晶片，搬入第三片半导体晶片，通过连续进行这样的动作，可在短时间内高效率地进行25片半导体晶片的处理。
然而，在上述结构的先前的基板处理装置中，当完成一批处理，暂时处理中断后，将收容下面要进行处理的批量的半导体晶片的盒子搬入，在开始该盒子内的半导体晶片处理时，开始从第一处理部分搬送半导体晶片。因此，例如在进行盒子内的25片半导体晶片的处理的情况下，在第一处理部分进行13片半导体晶片的处理，在第二处理部分进行12片半导体晶片的处理，在第一处理部分和第二处理部分中使用的频度产生偏差，可能在维修循环和处理部分内的零件消耗程度方面产生不同。
发明内容
本发明的目的是要提供一种可使各个处理部分的使用频度均匀，可以抑制维修循环或处理部分内的零件消耗程度产生差别的基板处理装置和基板处理方法。
本发明的基板处理装置，其特征为，它具有：
在被处理基板上进行给定处理的多个处理部分；
按给定顺序，将上述被处理基板输送至多个上述处理部分的输送机构；
存储在上述多个处理部分中，最后进行上述被处理基板的处理的处理部分，开始下一个处理时，从上述存储的处理部分下面的顺序的处理部分，开始搬送上述被处理基板的控制上述输送机构的控制装置。
本发明的基板处理装置，其特征为，它具有：
在被处理基板上进行给定处理的多个处理部分；
将上述被处理基板输送至多个上述处理部分的输送机构；
控制上述输送机构的控制装置，它可分别存储上述多个处理部分的累计处理时间，在开始下一处理时，从上述存储的累计处理时间最少的处理部分，开始搬送上述被处理基板。
本发明的所述的基板处理装置，其特征为，在上述基板处理装置中，上述控制装置控制上述输送机构，按上述存储的累计处理时间少的处理部分的顺序，进行上述被处理基板的搬送。
本发明的一种基板处理装置，其特征为，它具有：
在被处理基板上进行给定处理的多个处理部分；
将上述被处理基板输送至多个上述处理部分的输送机构；
控制上述输送机构的控制装置，它可分别存储上述多个处理部分的累计处理片数，在开始下一处理时，从上述存储的累计处理片数最少的处理部分，开始搬送上述被处理基板。
本发明的所述的基板处理装置，其特征为，在上述基板处理装置中，上述控制装置控制上述输送机构，使它按上述存储的累计处理片数少的处理部分顺序搬送上述被处理基板。
本发明的所述的基板处理装置，其特征为，在上述基板处理装置中，上述控制装置进行控制，使得在搬送上述被处理基板的上述处理部分经过给定时间也不能接受上述被处理基板的情况下，可将上述被处理基板输送至接受上述被处理基板的处理部分中，优先度最高的处理部分中。
本发明的所述的基板处理装置，其特征为，在上述基板处理装置中，上述处理部分各自具有负载锁紧室，上述输送机构将上述被处理基板搬送至上述负载锁紧室中。
本发明的基板处理装置中，上述多个处理部分可进行相同的处理。
本发明的基板处理方法，使用具有：
在被处理基板上进行给定处理的多个处理部分；
将上述被处理基板输送至多个上述处理部分的输送机构的基板处理装置，
其特征为，
存储在上述多个处理部分中，最后进行上述被处理基板的处理的处理部分，开始下一个处理时，从上述存储的处理部分下面的顺序的处理部分，开始搬送上述被处理基板。
本发明的基板处理方法使用具有：
在被处理基板上进行给定处理的多个处理部分；
按给定顺序，将上述被处理基板输送至多个上述多个处理部分的输送机构的基板处理装置的基板。
其特征为，分别存储上述多个处理部分的累计处理时间，在开始下一个处理时，从上述存储的累计处理时间最少的处理部分，开始搬送上述被处理基板。
本发明的基板处理方法，其特征为，在上述基板处理装置中，按照上述存储的累计处理时间少的处理部分的顺序，搬送上述被处理基板。
本发明的基板处理方法，使用具有：
在被处理基板上进行给定处理的多个处理部分；
按给定顺序，将上述被处理基板输送至多个上述处理部分的输送机构的基板处理装置，
其特征为，分别存储上述多个处理部分的累计处理时间，在开始一个处理时，从上述存储的累计处理时间最少的处理部分，开始搬送上述被处理基板。
本发明的所述的基板处理方法，其特征为，在上述基板处理方法中，按照上述存储的累计处理时间少的处理部分的顺序，搬送上述被处理基板。
本发明的所述的基板处理方法，其特征为，在上述基板处理方法中，在搬送上述被处理基板的上述处理部分经过给定时间也不能接受上述被处理基板的情况下，可将上述被处理基板输送至接受上述被处理基板的处理部分中优先度最高的处理部分中。
本发明的所述的基板处理方法，其特征为，在上述基板处理方法中，上述处理部分具有负载锁紧室，上述输送机构将上述被处理基板搬送至上述负载锁紧室中。
本发明的基板处理方法，其特征为，上述多个处理部分进行相同的处理。
附图说明
图1为示意性的表示本发明的一个实施例的基板处理装置的概略结构的图；
图2为表示本发明的一个实施例的动作的流程图；
图3为示意性的表示本发明的另一个实施例的基板处理装置的概略结构的图；
图4为表示本发明的另一个实施例的动作的流程图；
图5为表示本发明的另一个实施例的动作的流程图；
具体实施方式
以下，参照附图，详细说明本发明的基板处理装置的实施例。
图1为示意性地表示本发明的一个实施例的基板处理装置的概略结构的图。
如图1所示，基板处理装置由构成在半导体晶片W上进行给定处理的处理部的多个(图1的装置中为2个)处理船PS1、PS2，和构成将半导体晶片W输送至其中的输送机构的负载组件LM组合构成。
负载组件LM由收容半导体晶片W的多个(在图1的装置为3个)负载口LP1～LP3、输送半导体晶片W的输送室TR、和进行半导体晶片W的定位的定向器OR构成。
定向器OR与输送室TR连接，同时通过负载锁紧门LG1，LG2，与处理船PS1、PS2连接，还通过负载口门CG1～CG3，与负载口LP1～LP3连接。在该负载口LP1～LP3中，设置收容未处理的半导体晶片W和处理完的半导体晶片W的盒子或环箱(FOUP)CS1～CS3(以下就盒子的情况进行说明)。
在输送室TR中设置二层结构的负载臂LA1、LA2。该负载臂LA1、LA2可以在负载口LP1～LP3和处理船PS1、PS2(负载锁紧室LL1、LL2)之间和与定向器OR之间进行半导体晶片W的输送。(图1的①②⑥的输送)。通过将负载臂LA1、LA2作成二层结构，利用一层的负载臂LA2、LA1进行半导体晶片W的搬入，利用另一层的负载臂LA1、LA2进行半导体晶片W的搬出，可以高效率地进行半导体晶片W的调换。
在处理船PS1、PS2上设有负载锁紧室LL1、LL2和处理室PM1、PM2。负载锁紧室LL1、LL2和处理室PM1、PM2通过处理门PG1，PG2互相连接。
在负载锁紧室LL1、LL2中分别安装晶片放置台B11、B12，B21，B22和负载锁紧臂LR1、LR2。在晶片放置台B11，B21上放置由负载组件LM搬入的半导体晶片W，同时，放置从负载锁紧室LL1、LL2搬出的半导体晶片。
另外，在晶片放置台B12、B22上放置搬入处理室PM1、PM2中的半导体晶片W。负载锁紧臂LR1、LR2在负载锁紧室LL1、LL2和处理室PM1、PM2之间进行半导体晶片W的搬送(图1的③④⑤搬送)。为了提高搬送的效率，搬送室TR向大气开放，负载口门CG1～CG3维持开放状态。另外，为了防止污染，处理室PM1、PM2维持给定的真空度。因此，利用负载锁紧室LL1、LL2，可以与在搬送室TR之间的搬送或处理室PM1、PM2之间的搬送对应，进行与各个真空度对应的给排气。
以下以在负载口LP1和处理船PS1之间进行搬送的情况为例，说明搬送顺序。全体基板处理装置由控制装置MC统一控制，搬送顺序也由控制装置MC控制。
首先，负载臂LA1、LA2从放置在负载口LP1中的盒子CS1中取出半导体晶片W，输入定向器OR中(①)。
当搬入半导体晶片W时，定向器OR进行半导体晶片W的定位。当半导体晶片定位结束时，负载臂LA1、LA2从定向器OR中取出半导体晶片W。另外，当负载锁紧室LL1向大气开放结束时，负载锁紧室LL1的负载门LG1开放。当负载锁紧门LG1打开时，负载臂LA1、LA2将半导体晶片W搬入负载锁紧室LL1内，放置在晶片放置台B11上(②)。
当将半导体晶片W放置在晶片放置台B11上时，负载锁紧门LG1关闭。在进行负载锁紧室LL1内排气的同时，负载锁紧臂LR1，将晶片放置台B11上的半导体晶片W搬送至晶片放置台B12上(③)。
当半导体晶片W搬送至晶片放置台B12上，成为可将半导体晶片W搬入处理室PM1中的状态时，处理室PM1的处理门PG1打开，负载锁紧臂LR1将晶片放置台B12上的半导体晶片W搬入处理室PM1内(④)。当将半导体晶片W搬入处理室PM1中时，处理门PG1关闭，在处理室PM1内处理半导体晶片W。
当在处理室PM1内的半导体晶片W的处理结束，而成为可将半导体晶片W搬出至负载锁紧室LL1中的状态时，处理门PG1打开，负载锁紧臂LR1将处理室PM1内的半导体晶片W搬送至晶片放置台B11上(⑤)。
另外，处理门PG1关闭，负载锁紧室LL1内进行向大气开放。当负载锁紧室LL1内向大气开放结束时，根据下一个半导体晶片W的搬入时间，负载锁紧门LG1打开，一方的负载臂LA1、LA2将晶片放置台B11上的半导体晶片W搬出至负载口LP1(⑥)，同时，另一方的负载臂LA1、LA2将由定向器OR定位的下一个半导体晶片W搬入至负载锁紧室LL1内(②)。
在处理室PM1、PM2中执行的方法(执行程序)不是在将半导体晶片W从负载锁紧室LL1、LL2搬入处理室PM1、PM2中的定时，而是在从负载组件LM搬入负载锁紧室LL1、LL2中的定时中进行读入。结果，可在半导体晶片W进入处理室PM1、PM2前的时间内，进行下一个半导体晶片W的前处理(例如，温度设定、FCS(Flow ControlSystem，流量控制系统)的流量的自己诊断等，在处理室PM1、PM2和负载锁紧室LL1、LL2之间即使打开处理门PG1，PG2也没有问题的处理)，因此可提高生产率。
在上述结构的基板处理装置中，在将新的批量(收容有进行以下处理的半导体晶片W的1个或多个盒子)搬送至负载口LP1～LP3中的情况下，可以在该盒子中，指定任何一个处理室PM1、PM2(处理船PS1、PS2)，选择只将半导体晶片W搬送至指定的处理室PM1(处理船PS1)中进行处理的模式，同时，依次将半导体晶片W搬送至2个处理室PM1、PM2(处理船PS1、PS2)中，选择可使用该二个处理室PM1、PM2(处理船PS1、PS2)，在短时间进行处理的模式(OR搬送模式)。
即：通常在1个盒子中收容25片半导体晶片W，而在上述OR搬送模式中，可通过依次使用二个处理室PM1、PM2(设定为进行同一种处理)在短时间内处理这些半导体晶片W。
以下说明暂时成为闲置状态的基板处理装置开始处理的情况下的顺序。
在暂时一批半导体晶片W处理完毕，至下一批从前一工序搬送来之前的时间空的情况下，即在基板处理装置中的半导体晶片W的处理中断的情况下，基板处理装置成为图2所示的闲置模式(101)，成为待机状态。
在这个状态下，当控制装置MC识别新的下一批(盒)搬入负载口LP1～LP3时(102)，首先，起动将全体装置从闲置状态回复正常状态的顺序(103)。
然后，控制装置MC判断下一批是否为OR搬送模式(104)。在OR搬送模式情况下，开始从下一个处理室PM(处理船PS)搬入半导体晶片W(105)。
即：在存储装置MC中，存储在前一批中，进行了最后处理的处理室PM(最终处理PM)(107)。当开始此次的批量处理时，开始从该最终处理PM的下一个处理室(例如，在最终处理PM为处理室PM1的情况下为处理室PM2)搬入半导体晶片W。
以后，依次将半导体晶片搬入(搬出)二个处理室PM1、PM2(处理船PS1、PS2)进行处理。当搬入的一个批量的全部半导体晶片W处理完毕时(106)，存储此次最后进行处理的处理室PM(最终处理PM)(107)，完成这次的处理。
另外，在不选择OR搬送模式的情况下(104)，只将半导体晶片W搬入指定的处理室PM(处理船PS)中，进行处理(108)当搬入的批量的全部半导体晶片W处理完毕时(109)，存储此时此次最后处理的处理室PM(最终处理PM)(107)，结束此次处理。
如上所述，在本实施例中，控制装置MC存储进行最后处理的处理室PM(最终处理PM)，在下次批量为OR搬送模式的情况下，开始从下一个处理室(例如在最终处理PM为处理室PM1的情况下，为处理室PM2)，搬入半导体晶片W。
因此，可使二个处理室PM1、PM2(处理船PS1、PS2)的使用频度均匀，可以抑制维修循环和零件消耗程度产生的差别。
例如，在选择OR搬送模式的情况下，当一直从处理室PM1(处理船PS1)开始搬送，进行25片半导体晶片W的处理时，在处理室PM1(处理船PS1)中进行13片半导体晶片W的处理，在处理室PM2(处理船PS2)中进行12片半导体晶片W的处理，在一批中(盒中)；使用频度差一片。因此，假设每个维修循环处理1500片(115批)的半导体晶片W时，达到维修循环时，处理室PM1(处理船PS1)和处理船PM2(处理船PS2)的使用频度之差，按半导体晶片W的处理片数计为115片，当平均一个处理的时间为3.5分时，累计使用时间约有6.7小时的差别。与此相对，采用本实施例，在上述条件下，以半导体晶片W的处理片数的差计，使用频度的差在1片以内，累计使用时间的差计，也可以在为1个处理的时间的3.5分以内。这样，可以防止产生各个处理船PS1、PS2的维修循环或零件消耗程度产生差别，通过在各个处理船PS1、PS2中同时进行同样的维修，可在良好状态下使用该装置。
另外，在图1的基板处理装置中，为了使说明简单，对设有二个处理船PS1、PS2的情况进行了说明，但如图3所示，设置3个处理船PS1、PS2、PS3时或设置更多处理船时，与上述情况同样，也可适用，另外，在图3的基板处理装置中，设有5个负载口LP1～LP5，但设置几个负载口也可以。
在这种基板处理装置的情况下，由于处理的顺序(→PM1→PM2→PM3→PM1→…的基本顺序)决定，则如果存储最终处理PM(最终处理室)，则可以决定进行下一处理的处理室。例如，在最终处理PM(最终处理室)为处理室PM2(处理船PS2)的情况下，开始从处理室PM3(处理船PS3)搬入半导体晶片W，按处理室PM3→处理室PM1→处理室PM2的顺序搬入半导体晶片W。
另外，即使在不预先决定处理顺序的情况下，通过存储对闲置状态前的(N-1)片(N为OR搬送的对象的处理室数)的半导体晶片W进行处理的处理室，也可决定进行下一个处理的处理室。例如，在处理室为3个的情况下，如果处理在闲置状态前的二片半导体晶片的处理室为PM3→PM1→(闲置)，则到下次处理的处理室为PM2。
如上所述，即使在处理船PS为三个以上的情况下，在上述条件下，也可以使使用频度之差按半导体处理片数的差计，在1片以内，按累计使用时间的差计，在为一个处理时间的3.5分以内。
然而，从闲置状态回复至正常状态的时间，基于不同的处理船PS的状态，每个处理船PS都不同。在这种情况下，在上述顺序中，可从处理室PM2(处理船PS2)开始搬入半导体晶片W，而且，处理室PM2(处理船PS2)成为接受半导体晶片W的状态前需要时间的情况下，不能开始搬入半导体晶片W，生产率可能降低。
另外，在这种情况下，处理室PM2(处理船PS2)在成为接受半导体晶片W状态前需要时间，另一方面，有时也可成为用处理室PM1(处理船PS1)和处理室PM3(处理船PS3)已经接受半导体晶片W的状态。
由于这样，在开始搬入半导体晶片W时，设置停机时间，在该设定为停机时间的时间内不向该处理室搬送时，也可从成为接受半导体晶片W的状态的其他处理室中选择优先度高的处理室搬送半导体晶片W。
在图2所示的实施例的情况下，在决定下一个处理室为PM1，在停机设定时间内不向PM1搬送的情况下，将优先度高的(即作为PM1的下一个顺序的)PM2作为下一个处理室。另外，在图4和图6所示的实施例的情况下，按下一个处理室的次一个优选度高的(即累计处理时间，累计处理片数少的)处理室分别作为下一个处理室，开始搬送，这样，可抑制生产率降低。另外，停机的设定时间优选可以适当改变。
然而，在上述实施例的情况下，利用最终处理(最终处理室)决定开始搬入新的批量的半导体晶片W的处理室PM。例如，如图4所示，存储各个处理室PM的累计处理时间，将它逐次更新(207)，从累计处理时间最少的处理室PM(处理船PS)开始搬入(205)。如图5所示，存储各个处理室PM的累计处理片数，逐次更新它(307)，从累计处理片数最少的处理室PM(处理船PS)开始搬入(305)。
又如上所述，在存储累计处理时间或累计处理片数的情况下，如图3所示，当具有3个以上的处理船PS1、PS2、PS3时，可如图4、图5所示，以全体半导体晶片W的搬入顺序作为累计处理时间和累计处理片数少的顺序。在这种情况下，当处理室PM的累计处理时间为：处理室PM2＜处理室PM1＜处理室PM3时，半导体晶片W按处理室PM2→处理室PM1→处理室PM3的顺序搬入。
或者，从累计处理时间或累计处理片数只决定处理开始时开始搬入的处理室PM(处理船PS)，接着，从搬入半导体晶片W的处理室PM(处理船PS)得到通常的顺序(根据处理室PM1→处理室PM2→处理室PM3的顺序)。在图4，图5中，其他顺序与图2情况相同。
采用这种结构，由于有OR搬送模式以外的模式混合存在，因此即使在累计处理时间或累计处理片数(使用频度)产生差别的情况下，也可以减少累计处理时间或累计处理片数(使用频度)之差。
在上述实施例中，说明了开放负载口门CG1～CG3时进行搬送的方法，但在搬送前需要时间的情况下，也可以暂时关闭负载口门CG1～CG3。
另外，在上述实施例中，说明了搬送室TR向大气开放的状态的例子，但对搬送室TR抽真空也可以。另外，说明了在各个负载锁紧室LL1、LL2中设置晶片放置台B11、B12、B21、B22各二台的情况，但各设置1个晶片放置台也可以，此外，使负载锁紧臂LR1、LR2兼作晶片放置台用也可以。
另外，以负载臂LA1、LA2可以接近前面的半导体晶片放置台B11、B21的情况为例子进行说明，但与里面的半导体晶片放置台B12、B22直接接近也可以。另外，说明了负载臂LA1、LA2为二层结构的情况，但一层也可以。
如上所述，采用本发明的基板处理装置和基板处理方法，可使各个处理部分的使用频度均匀，可以抑制维修循环或处理部分内的零件消耗程度产生的差别。
产业上利用的可能性
本发明的基板处理装置和基板处理方法可在进行半导体装置的制造的半导体制造产业中作用，同此，产业上有利用可能性。

Claims (8)

1.一种基板处理装置，其特征为，它具有：
在被处理基板上进行给定处理的多个处理部分；
将所述被处理基板输送至多个所述处理部分的输送机构；以及
控制装置，分别存储所述多个处理部分的累计处理时间，并控制所述输送机构，以便在开始下一处理时，开始将所述被处理基板搬送至具有最少的所述存储的累计处理时间的处理部分，其中，
所述处理部分各自具有负载锁紧室，所述输送机构将所述被处理基板搬送至所述负载锁紧室中。
2.如权利要求1所述的基板处理装置，其特征为，所述控制装置控制所述输送机构，按所述存储的累计处理时间增加的顺序，将所述被处理基板搬送至处理部分，并且，
在进行搬送所述被处理基板的所述处理部分经过给定时间也不能接受所述被处理基板的情况下，将所述被处理基板输送至可接受所述被处理基板的处理部分中优先度最高的处理部分中。
3.一种基板处理装置，其特征为，它具有：
在被处理基板上进行给定处理的多个处理部分；
将所述被处理基板输送至多个所述处理部分的输送机构；以及
控制装置，分别存储所述多个处理部分的累计处理片数，并且控制所述输送机构，以便在开始下一处理时，开始将所述被处理基板搬送至具有最少的所述存储的累计处理片数的处理部分，其中，
所述处理部分各自具有负载锁紧室，所述输送机构将所述被处理基板搬送至所述负载锁紧室中。
4.如权利要求3所述的基板处理装置，其特征为，所述控制装置控制所述输送机构，以便按所述存储的累计处理片数增加顺序搬送所述被处理基板至处理部分，并且，
在进行搬送所述被处理基板的所述处理部分经过给定时间也不能接受所述被处理基板的情况下，将所述被处理基板输送至可接受所述被处理基板的处理部分中优先度最高的处理部分中。
5.一种基板处理方法，使用具有：
在被处理基板上进行给定处理的多个处理部分；
按给定顺序，将所述被处理基板输送至多个所述处理部分的输送机构的基板处理装置，
其特征为，分别存储所述多个处理部分的累计处理时间，在开始下一处理时，开始将所述被处理基板搬送至具有最少的所述存储的累计处理时间的处理部分，并且，
所述处理部分各自具有负载锁紧室，所述输送机构将所述被处理基板搬送至所述负载锁紧室中。
6.如权利要求5所述的基板处理方法，其特征为，按照所述存储的累计处理时间增加的顺序，将所述被处理基板搬送至处理部分，并且，
在进行搬送所述被处理基板的所述处理部分经过给定时间也不能接受所述被处理基板的情况下，将所述被处理基板输送至可接受所述被处理基板的处理部分中优先度最高的处理部分中。
7.一种基板处理装置方法，使用具有：
在被处理基板上进行给定处理的多个处理部分；
按给定顺序，将所述被处理基板输送至多个所述处理部分的输送机构的基板处理装置，
其特征为，分别存储所述多个处理部分的累计处理片数，在开始下一处理时，开始将所述被处理基板搬送至具有最少的所述存储的累计处理片数的处理部分，并且，
所述处理部分各自具有负载锁紧室，所述输送机构将所述被处理基板搬送至所述负载锁紧室中。
8.如权利要求7所述的基板处理方法，其特征为，按照所述存储的累计处理片数增加的顺序，搬送所述被处理基板至处理部分，并且，
在进行搬送所述被处理基板的所述处理部分经过给定时间也不能接受所述被处理基板的情况下，将所述被处理基板输送至可接受所述被处理基板的处理部分中优先度最高的处理部分中。
CNB038110636A 2002-05-15 2003-05-02 基板处理装置和基板处理方法 Expired - Lifetime CN1321448C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP139775/2002 2002-05-15
JP2002139775A JP4334817B2 (ja) 2002-05-15 2002-05-15 基板処理装置及び基板処理方法

Publications (2)

Publication Number Publication Date
CN1653606A CN1653606A (zh) 2005-08-10
CN1321448C true CN1321448C (zh) 2007-06-13

Family

ID=29544905

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038110636A Expired - Lifetime CN1321448C (zh) 2002-05-15 2003-05-02 基板处理装置和基板处理方法

Country Status (5)

Country Link
JP (1) JP4334817B2 (zh)
KR (1) KR100949013B1 (zh)
CN (1) CN1321448C (zh)
TW (1) TWI270956B (zh)
WO (1) WO2003098684A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558516A (zh) * 2015-09-29 2017-04-05 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4566035B2 (ja) * 2005-03-11 2010-10-20 東京エレクトロン株式会社 塗布、現像装置及びその方法
JP4796574B2 (ja) * 2006-02-07 2011-10-19 東京エレクトロン株式会社 基板処理装置の制御装置および基板処理装置の制御プログラム
JP5091413B2 (ja) * 2006-03-08 2012-12-05 東京エレクトロン株式会社 基板処理装置および基板処理装置の制御方法
JP5128080B2 (ja) * 2006-03-29 2013-01-23 東京エレクトロン株式会社 基板処理装置の制御装置およびその制御方法
JP2008135517A (ja) * 2006-11-28 2008-06-12 Tokyo Electron Ltd 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP2008311365A (ja) * 2007-06-13 2008-12-25 Hitachi Kokusai Electric Inc 基板処理装置
JP5115727B2 (ja) * 2008-06-11 2013-01-09 Ｎｅｃアクセステクニカ株式会社 検査システム、検査方法および検査結果情報格納装置ならびに制御端末
JP5571122B2 (ja) * 2012-06-06 2014-08-13 東京エレクトロン株式会社 基板処理装置および基板処理装置の制御方法
JP6045946B2 (ja) * 2012-07-13 2016-12-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、プログラムおよび記録媒体
US9947566B2 (en) 2014-03-25 2018-04-17 Kawasaki Jukogyo Kabushiki Kaisha Substrate angle alignment device, substrate angle alignment method, and substrate transfer method
JP6704008B2 (ja) * 2018-03-26 2020-06-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法および記録媒体
JP7170438B2 (ja) * 2018-07-03 2022-11-14 東京エレクトロン株式会社 基板処理装置及び判定方法
JP6719523B2 (ja) 2018-09-18 2020-07-08 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法および記録媒体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093791A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 真空処理装置の運転方法及びウエハの処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624595A (ja) * 1992-07-08 1994-02-01 Fuji Xerox Co Ltd 記録装置
TW442891B (en) * 1998-11-17 2001-06-23 Tokyo Electron Ltd Vacuum processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093791A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 真空処理装置の運転方法及びウエハの処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558516A (zh) * 2015-09-29 2017-04-05 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法
CN106558516B (zh) * 2015-09-29 2019-07-30 株式会社国际电气 衬底处理装置及半导体器件的制造方法

Also Published As

Publication number Publication date
WO2003098684A1 (fr) 2003-11-27
CN1653606A (zh) 2005-08-10
JP4334817B2 (ja) 2009-09-30
TWI270956B (en) 2007-01-11
KR100949013B1 (ko) 2010-03-23
JP2003332405A (ja) 2003-11-21
TW200400584A (en) 2004-01-01
KR20040104734A (ko) 2004-12-10

Similar Documents

Publication Publication Date Title
CN1321448C (zh) 基板处理装置和基板处理方法
US8047762B2 (en) Method and system for locally buffering substrate carriers in an overhead transport system for enhancing input/output capabilities of process tools
US7645713B2 (en) Substrate processing system and substrate processing method
JPH07122622A (ja) 製造システムおよび製造方法
US20080299684A1 (en) Method and system for removing empty carriers from process tools by controlling an association between control jobs and carrier
US9632499B2 (en) Work-in-progress substrate processing methods and systems for use in the fabrication of integrated circuits
US20090292388A1 (en) Semiconductor manufacturing system
US20160128203A1 (en) Substrate-processing system and method of aging a substrate-processing apparatus
JP2017183545A (ja) 基板処理装置および基板処理方法
TWI557524B (zh) A production processing system, a control device for production processing, a control method for production processing, and a control program for production processing
Kim et al. Scheduling in-line multiple cluster tools
US9250623B2 (en) Methods and systems for fabricating integrated circuits utilizing universal and local processing management
US9218994B2 (en) Two-dimensional transfer station used as interface between a process tool and a transport system and a method of operating the same
US9008833B2 (en) Dynamic routing control methods and systems for a cluster tool
JP2002076088A (ja) 半導体及び平板ディスプレイ製造装置
JP5075835B2 (ja) 半導体製造システム
Xiong et al. An efficient scheduling method for single-arm cluster tools with multifunctional process modules
KR20120112251A (ko) 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치
US9865488B2 (en) Processing method and processing apparatus
KR20110007076A (ko) 기판 처리 시스템 및 데이터 검색 방법
US20130226325A1 (en) Methods and systems for fabricating integrated circuits with local processing management
US20050129839A1 (en) Substrate processing apparatus and substrate processing method
WO2023176457A1 (ja) 基板処理装置及び基板処理方法
KR20080071680A (ko) 기판 제조를 위한 인라인 시스템
Kim et al. Scheduling in-line mulitple cluster tools: A decomposition approach

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070613

CX01 Expiry of patent term