KR102243966B1

KR102243966B1 - 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체

Info

Publication number: KR102243966B1
Application number: KR1020140123553A
Authority: KR
Inventors: 토모히로 카네코
Original assignee: 도쿄엘렉트론가부시키가이샤
Priority date: 2013-09-19
Filing date: 2014-09-17
Publication date: 2021-04-23
Also published as: JP2015060966A; US20150077727A1; US9411235B2; TW201517203A; TWI591750B; KR20150032635A; JP5867473B2

Abstract

도포, 현상 장치의 생산성을 향상시킬 수 있는 기술을 제공하는 것이다. 제 1 재치 모듈로부터 제 2 재치 모듈로 각각 기판의 전달을 행하고, 기판의 전달 시에 일방이 선택되는 제 1 반송 기구 및 제 2 반송 기구와, 상기 제 1 반송 기구 및 제 2 반송 기구에 의해 각각 기판의 전달이 행해지고, 기판의 처리를 행하기 위한 제 1 처리 모듈 및 제 2 처리 모듈과 제어부가 설치된다. 상기 제어부는, 기판을 제 2 재치 모듈로 반송하는 것에 기인하여, 제 1 처리 모듈 또는 제 2 처리 모듈로부터 기판을 반출하는 타이밍이 늦어지는 지연 시간을 제 1 반송 기구 및 제 2 반송 기구의 각각에 대하여 구하고, 상기 지연 시간이 짧은 쪽의 반송 기구를 선택하여, 기판의 반송을 행하도록 각 반송 기구를 제어한다.

Description

도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체{COATING AND DEVELOPING APPARATUS, OPERATING METHOD OF COATING AND DEVELOPING APPARATUS, AND STORAGE MEDIUM}

본 발명은 처리 모듈을 포함하는 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 상기 장치에 이용되는 컴퓨터 프로그램을 포함하는 기억 매체에 관한 것이다.

도포, 현상 장치는, 기판인 반도체 웨이퍼(이하, 웨이퍼라 함)에 레지스트를 도포하고, 노광된 상기 레지스트에 현상을 행한다. 이 도포, 현상 장치에서는 다수의 모듈과, 각 모듈 사이에서 웨이퍼의 반송을 행하는 복수의 반송 암이 설치된다. 여기서는 장치 내에서 웨이퍼가 놓여지는 장소를 모듈로 한다.

상기 웨이퍼를 저장한 캐리어가 당해 도포, 현상 장치로 반송되면, 당해 캐리어 내의 동종의 처리를 행하는 모든 웨이퍼에 대하여, 캐리어로부터 불출되기 전에 반송 스케줄이 설정된다. 이 반송 스케줄은, 캐리어로부터 불출되고 나서 캐리어로 되돌아올 때까지의 동안의 각 웨이퍼의 반송처의 모듈을 결정한 스케줄이다. 그와 같이 반송되는 모듈이 결정됨으로써, 모듈 간의 반송에 이용되는 각 반송 암에 대해서도, 어느 반송 암을 이용할지, 웨이퍼가 캐리어로부터 불출되기 전에 결정되어 있었다.

그런데 상기 도포, 현상 장치에 대하여 구체적으로 설명하면, 상기 레지스트 도포 처리를 행하는 레지스트 도포 모듈 및 현상 처리를 행하는 현상 모듈을 포함하는 처리 블록과, 노광 장치와 상기 처리 블록과의 사이에서 웨이퍼를 반송하는 인터페이스 블록이 설치된다. 상기 인터페이스 블록에는, 예를 들면 특허 문헌 1, 2에 기재된 바와 같은 노광 전의 웨이퍼(W)를 세정하는 처리 모듈, 노광 후의 웨이퍼를 세정하는 처리 모듈이 각각 설치된다. 또한, 특허 문헌 3에 나타난 바와 같이, 인터페이스 블록은, 이들 처리 모듈과 처리 블록의 각 부와 노광 장치로 웨이퍼를 전달하기 위하여 서로 적층된 다수의 전달 모듈이 설치되도록 구성되는 경우가 있다. 이 경우, 복수의 반송 암이 상기 다수의 전달 모듈에 대한 반송을 분담하여 행하도록 구성된다.

그러나 상기의 반송 스케줄에 의해, 상기 복수의 반송 암 중 일방의 반송 암이 모듈 간을 예를 들면 3 회 반송하는 동안, 타방의 반송 암이 모듈 간을 예를 들면 5 회 반송한다고 하는 것과 같이, 반송 암의 사이에서 반송 공정의 수(반송을 행하는 횟수)에 차가 발생하는 경우가 있다. 그리고, 이와 같이 반송 암 사이에서 반송 공정수에 편향이 생기면, 반송 공정수가 많은 쪽의 반송 암의 동작에 의해, 장치의 생산성이 율속(律速)이 될 우려가 있다. 또한, 상기 장치의 생산성을 높이기 위해서는, 상기의 처리 모듈에서 웨이퍼의 처리가 종료되면, 후속의 미처리의 웨이퍼를 당해 처리 모듈로 반송할 수 있도록 신속하게 처리 완료된 웨이퍼를 반출하여, 처리 모듈을 효율적으로 이용하는 것이 요구된다.

일본특허공개공보 2010-287686 일본특허공보 4584926 일본특허공개공보 2012-199318

본 발명은 이러한 사정에서 이루어진 것이며, 그 목적은 도포, 현상 장치의 생산성을 향상시킬 수 있는 기술을 제공하는 것이다.

본 발명의 도포, 현상 장치는, 캐리어 블록으로 반입된 캐리어로부터 취출된 기판에 대하여 처리 블록에서 레지스트막을 포함하는 도포막을 형성하고, 인터페이스 블록에 접속된 노광 장치에 의해 노광된 후의 기판에 대하여 상기 처리 블록에서 현상 처리를 행하는 도포, 현상 장치에 있어서, 기판이 재치(載置)되는 제 1 재치 모듈, 및 이 제 1 재치 모듈로부터 기판이 전달되어 기판이 재치되는 제 2 재치 모듈과, 상기 제 1 재치 모듈로부터 제 2 재치 모듈로 각각 기판의 전달을 행하고, 기판의 전달 시에 일방이 선택되는 제 1 반송 기구 및 제 2 반송 기구와, 상기 제 1 반송 기구 및 제 2 반송 기구에 의해 각각 기판의 전달이 행해지고, 기판의 처리를 행하기 위한 제 1 처리 모듈 및 제 2 처리 모듈과, 상기 제 1 재치 모듈에 기판이 놓여진 후, 상기 기판을 제 2 재치 모듈로 반송하는 반송 기구를 상기 제 1 반송 기구 및 제 2 반송 기구 중에서 선택하여, 기판을 반송하도록 제어 신호를 출력하는 제어부를 구비하고, 상기 제어부는, 상기 기판을 제 2 재치 모듈로 반송하는 것에 기인하여, 제 1 처리 모듈 또는 제 2 처리 모듈로부터 기판을 반출하는 타이밍이 늦어지는 지연 시간을 제 1 반송 기구 및 제 2 반송 기구의 각각에 대하여 구하고, 상기 지연 시간이 짧은 쪽의 반송 기구를 선택하도록 구성되어 있는 것을 특징으로 한다.

본 발명에 따르면, 제 1 재치 모듈로부터 제 2 재치 모듈로 각각 기판의 전달을 행하고, 이 전달에 일방이 선택되는 제 1 반송 기구 및 제 2 반송 기구가 설치되고, 이 선택은, 기판을 제 2 재치 모듈로 반송하는 것에 기인하여, 제 1 처리 모듈 또는 제 2 처리 모듈로부터 기판을 반출하는 타이밍이 늦어지는 지연 시간을 구하고, 이 지연 시간이 짧은 쪽의 반송 기구가 선택되도록 행해진다. 이와 같이 기판의 반송 상황에 따라 반송 기구가 결정되므로, 상기 제 2 재치 모듈로의 반송을 행하기 위하여 제 1 반송 기구 및 제 2 반송 기구 중 일방의 반송 기구가 계속 사용되는 것이 방지된다. 따라서, 반송 기구 간에서의 반송 공정수의 편향이 억제된다. 또한 제 1 처리 모듈 및 제 2 처리 모듈에서, 이미 반송 가능해진 기판이 체류하는 시간이 억제된다. 그 결과로서, 도포, 현상 장치의 생산성의 향상을 도모할 수 있다.

도 1은 본 발명에 따른 도포, 현상 장치의 평면도이다.
도 2는 상기 도포, 현상 장치의 사시도이다.
도 3은 상기 도포, 현상 장치의 개략 종단 측면도이다.
도 4는 상기 도포, 현상 장치에 설치되는 인터페이스 블록의 측면도이다.
도 5는 상기 도포, 현상 장치에 설정되는 반송 루트를 나타낸 표이다.
도 6은 상기 반송 루트에 따른 웨이퍼의 플로우를 도시한 경로도이다.
도 7은 작성 중의 반송 스케줄을 나타낸 표이다.
도 8은 도포, 현상 장치의 제어부의 판정 공정을 나타낸 순서도이다.
도 9는 도포, 현상 장치의 제어부의 판정 공정을 나타낸 순서도이다.
도 10은 상기 인터페이스 블록에서의 반송 기구의 동작을 도시한 설명도이다.
도 11은 상기 인터페이스 블록에서의 웨이퍼의 반송 상황을 도시한 설명도이다.
도 12는 웨이퍼에 대한 반송의 지연 시간을 설명하기 위한 모식도이다.
도 13은 멀티 모듈에서의 웨이퍼의 반송 룰을 나타낸 설명도이다.
도 14는 멀티 모듈에서의 웨이퍼의 반송 룰을 나타낸 설명도이다.
도 15는 멀티 모듈에서의 웨이퍼의 반송 룰을 나타낸 설명도이다.
도 16은 멀티 모듈에서의 웨이퍼의 반송 룰을 나타낸 설명도이다.
도 17은 웨이퍼에 대한 반송의 지연 시간을 설명하기 위한 모식도이다.
도 18은 멀티 모듈에서의 웨이퍼의 반송 룰을 나타낸 설명도이다.
도 19는 멀티 모듈에서의 웨이퍼의 반송 룰을 나타낸 설명도이다.

본 발명의 실시예에 따른 도포, 현상 장치(1)에 대하여, 도 1 ~ 도 3을 이용하여 설명한다. 도 1, 도 2, 도 3은 각각 도포, 현상 장치(1)의 평면도, 사시도, 개략 종단 측면도이다. 도포, 현상 장치(1)는 캐리어 블록(D1)과, 다목적 블록(D2)과, 처리 블록(D3)과, 인터페이스 블록(D4)을 직선 형상으로 접속하여 구성되어 있다. 인터페이스 블록(D4)에는 노광 장치(D5)가 더 접속되어 있다. 이후의 설명에서는 블록(D1 ~ D4)의 배열 방향을 좌우 방향으로 하고, 이 배열 방향에 직교하는 수평 방향을 전후 방향으로 한다.

캐리어 블록(D1)은, 기판인 웨이퍼(W)를 복수 매 포함하는 캐리어(C)를 도포, 현상 장치(1) 내에 대하여 반입출하는 역할을 가지고, 캐리어(C)의 재치대(11)와, 개폐부(12)와, 개폐부(12)를 거쳐 캐리어(C)로부터 웨이퍼(W)를 반송하기 위한 반송 암(13)을 구비하고 있다.

다목적 블록(D2)에는 타워(T1)와 반송 암(14)과 타워(T2)가 이 순으로, 전후 방향에 설치되어 있다. 타워(T1)는 블록(D2)의 전후의 중앙부에 설치되고, 서로 적층된 재치 모듈(SCPL1 ~ SCPL3, TRS1 ~ TRS3)을 구비하고 있다. SCPL 및 후술하는 ICPL라고 기재하는 재치 모듈은, 웨이퍼(W)를 재치하는 스테이지에 냉각수가 공급되도록 구성되고, 상기 웨이퍼(W)를 온도 조절한다. 타워(T1)의 재치 모듈(SCPL, TRS)에 의해, 캐리어 블록(D1)과 처리 블록(D3)과의 사이에서 웨이퍼(W)의 전달을 행할 수 있다. 타워(T2)에는 웨이퍼(W) 표면을 소수화 처리하는 소수화 처리 모듈(ADH1 ~ ADH4)이 서로 적층되어 설치되어 있다. 반송 암(14)은 타워(T1 및 T2)에 포함되는 각 모듈 사이에서 웨이퍼(W)를 전달할 수 있다.

처리 블록(D3)은, 이 예에서는 웨이퍼(W)에 액처리를 행하는 제 1 ~ 제 3 단위 블록(E1 ~ E3)이, 아래로부터 차례로 적층되어 구성되어 있다. 제 1 단위 블록(E1)은 레지스트막을 형성하는 처리를 행하기 위한 블록이다. 제 2 단위 블록(E2)은 상기 레지스트막 상에 보호막을 형성하는 처리를 행하기 위한 블록이다. 제 3 단위 블록(E3)은 노광 장치(D5)에서 노광된 레지스트막을 현상하고, 당해 레지스트막에 레지스트 패턴을 형성하기 위한 블록이다.

단위 블록 중, 대표로 도 1에 도시한 제 1 단위 블록(E1)에 대하여 설명한다. 다목적 블록(D2)으로부터 인터페이스 블록(D4)을 향하는 직선 형상의 반송 영역(15)을 따라, 선반 유닛(16A ~ 16D)이 좌우 방향으로 배치되어 있다. 하나의 선반 유닛(16)은 모듈을 적층 가능하게 구성되고, 이 예에서는 웨이퍼(W)를 가열 처리하는 가열 모듈(PAB1 ~ PAB5)이 선반 유닛(16A ~ 16D)에 포함되어 있다. 반송 영역(15)을 사이에 두고 선반 유닛(16A ~ 16D)에 대향하도록, 액처리 모듈인 레지스트 도포 모듈(COT1 ~ COT3)이 설치되어 있고, 각각 웨이퍼(W)에 레지스트를 공급하여 레지스트막을 형성한다. 이후, 상기 전후 방향에 대하여, 상기 선반 유닛(16A ~ 16D)이 설치되는 측을 후방측, 액처리 모듈이 설치되는 측을 전방측으로서 설명한다.

상기 반송 영역(15)에는 반송 암(F1)이 설치되어 있고, 상기 가열 모듈(PAB1 ~ PAB5)과, 상기 레지스트 도포 모듈(COT1 ~ COT3)과, 상기 타워(T1) 및 후술하는 타워(T3)에서 단위 블록(E1)과 동일한 높이에 위치하는 재치 모듈과의 사이에서 웨이퍼(W)를 반송할 수 있다.

제 2 단위 블록(E2)은, 액처리 모듈로서 레지스트 도포 모듈(COT1 ~ COT3) 대신에 보호막 형성 모듈(ITC1 ~ ITC3)이 설치되어 있는 것을 제외하고, 제 1 단위 블록(E1)과 동일하게 구성되어 있다. 도 3에서, 반송 암(F1)에 상당하는 반송 암을 F2로서 나타내고 있다. 또한, 당해 단위 블록(E2)에 설치되는 가열 모듈을 PAB11 ~ PAB15로서 나타내는 경우가 있다.

제 3 단위 블록(E3)은, 액처리 모듈로서 레지스트 도포 모듈(COT1 ~ COT3) 대신에 현상 모듈(DEV1 ~ DEV4)이 설치되어 있는 것을 제외하고, 제 1 단위 블록(E1)과 동일하게 구성되어 있다. 도 3에서, 반송 암(F1)에 상당하는 반송 암을 F3로서 나타내고 있다. 또한, 당해 단위 블록(E3)에 설치되는 가열 모듈을 PEB1 ~ PEB5로서 나타내는 경우가 있다. 반송 암(F1 ~ F3)은 인터페이스 블록(D4)과 처리 블록(D2)과의 사이에서 웨이퍼(W)를 전달하는 이동 재치 기구이다.

이어서, 인터페이스 블록(D4)에 대하여, 도 4의 측면도를 참조하여 설명한다. 인터페이스 블록(D4)은 전후의 중앙부에 타워(T3)를 구비하고 있다. 타워(T3)에는 재치 모듈(TRS11 ~ TRS15, SBU1, SBU2, ICPL1, ICPL2 및 SCPL11 ~ SCPL15)이 서로 적층되어 설치되어 있다. SBU라고 기재한 재치 모듈에는, 복수 매의 웨이퍼(W)를 재치할 수 있다. 또한 타워(T3)의 후방측에는, 제 1 적층체를 이루는 이면 세정 모듈(BST1, BST2)이 서로 상하로 적층되어 설치되어 있다. 이 이면 세정 모듈(BST)은 브러시에 의해 노광 전의 웨이퍼(W)의 이면을 세정한다. 타워(T3)의 전방측에는, 제 2 적층체를 이루는 노광 후 세정 모듈(PIR1, PIR2)이 상하로 서로 적층되어 설치되어 있다. 이 노광 후 세정 모듈(PIR)은 노광 후의 웨이퍼(W)의 표면에 세정액을 공급하여, 세정 처리 및 보호막의 제거를 행한다.

또한, 인터페이스 블록(D4)에는 제 1 반송 암(21) 및 제 2 반송 암(22)이 설치된다. 제 1 반송 암(21) 및 제 2 반송 암(22)은, 승강부(31), 승강부(31) 상에서 수직축을 중심으로 회전 가능한 회전대(32), 회전대(32) 상에서 진퇴 가능한 웨이퍼 보지부(保持部)(33)를 구비하고 있다. 도면 중 34는 승강부(31)의 가이드이다. 제 1 반송 암(21)은, 노광 후 세정 모듈(PIR1, PIR2)의 적층체와, 타워(T3)를 구성하는 재치 모듈군과의 사이에 설치되고, 이들 모듈 사이에서 웨이퍼(W)의 전달을 행할 수 있도록 구성되어 있다. 제 2 반송 암(22)은, 이면 세정 모듈(BST1, BST2)의 적층체와 타워(T3)를 구성하는 재치 모듈군과의 사이에 설치되고, 이들 모듈 사이에서 웨이퍼(W)의 전달을 행할 수 있도록 구성되어 있다. 즉, 인터페이스 블록(D4)은, 타워(T3)를 구성하는 각 재치 모듈에, 제 1 반송 암(21) 및 제 2 반송 암(22)의 양방이 액세스될 수 있는 레이아웃으로 되어 있다. 그리고, 노광 후 세정 모듈(PIR1, PIR2)에는 제 1 반송 암(21)만이, 이면 세정 모듈(BST1, BST2)에는 제 2 반송 암(22)만이 액세스될 수 있는 레이아웃으로 되어 있다.

또한, 인터페이스 블록(D4)에는 제 3 반송 암(23)이 설치되어 있다. 제 3 반송 암(23)은 예를 들면 타워(T3)에 대하여 노광 장치(D5)측에 설치되어 있고, 반송 암(21, 22)과 동일하게 구성되고, 노광 장치(D5)와 타워(T3)에 설치되는 재치 모듈(ICPL1, ICPL2, TRS13, TRS14)과의 사이에서 웨이퍼(W)를 전달할 수 있다.

도포, 현상 장치(1)에는 제어부(3)가 설치되어 있다. 제어부(3)는 컴퓨터이며, 프로그램, 메모리, CPU로 이루어지는 데이터 처리부 등을 구비하고 있다. 상기 프로그램은 후술하는 바와 같이, 웨이퍼(W)의 반송 루트에 기초하여, 모듈 간에서의 반송 경로를 정의한 반송 스케줄을 설정하고, 이 반송 스케줄에 따라 웨이퍼(W)가 반송되도록, 각 반송 암에 제어 신호를 송신하여 그 동작을 제어한다. 그 외에, 상기 프로그램은, 후술하는 플로우에 따라 사용하는 반송 암의 결정을 행하고, 또한 각 모듈에서의 웨이퍼(W)의 처리 동작을 제어한다. 상기 프로그램은 컴퓨터의 기억 매체 예를 들면 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, MO(광학 자기 디스크) 및 메모리 카드 등의 기억 매체에 저장되어 제어부(3)에 인스톨된다.

도 5의 표는, 상기의 도포, 현상 장치(1)에서의 웨이퍼(W)의 반송 루트를 나타내고 있다. 이 반송 루트는, 도포, 현상 장치(1) 내에서의 반송의 순서를 나타내는 STEP과, 각 STEP의 모듈의 종별과, 각 STEP의 모듈에 대하여 웨이퍼(W)의 반입 및 반출을 행하기 위하여 각각 사용되는 반송 암을 지정한 데이터이며, 웨이퍼(W)의 반송을 개시하기 전에 미리 제어부(3)에 기억된다.

그런데, 이와 같이 반송 루트가 지정됨으로써, 캐리어(C)로부터의 반송의 순서가 동일해지고, 또한 처리의 종별이 서로 동일한 복수의 모듈에 대해서는, 멀티 모듈로서 기재하는 경우가 있다. 이 멀티 모듈에는, 단순히 웨이퍼를 재치하는 재치 모듈도 포함된다. 예를 들면, 이면 세정 모듈(BST1, BST2)은 서로 멀티 모듈을 구성하고, 재치 모듈(SCPL1 ~ SCPL3)은 서로 멀티 모듈을 구성한다. 동일한 멀티 모듈을 구성하는 모듈 중 하나로 웨이퍼(W)는 반송된다. 반송 루트는, 멀티 모듈 중 어느 모듈에 대하여 반송할지에 대해서는 지정하고 있지 않다. 반송 스케줄은, 웨이퍼(W)의 반송처의 모듈을 지정한 스케줄이며, 멀티 모듈 내의 어느 모듈에 대해서도 반송을 행할지를 지정한다.

도 5의 반송 루트 중, STEP(7, 8)에서 재치 모듈(TRS)로부터 SCPL로의 반송에 사용하는 반송 암을 암 그룹으로서 나타내고 있다. 이 암 그룹은, 상기한 제 1 반송 암(21) 및 제 2 반송 암(22)에 의해 구성되는 그룹이며, 재치 모듈(TRS)로부터 재치 모듈(SCPL)로의 반송을, 반송 암(21, 22) 중 어느 일방에 의해 행하는 것을, 이 반송 루트로 지정하고 있다. 이 암 그룹 내에서 사용하는 반송 암의 결정 순서에 대하여, 이후에 상세히 기술한다.

또한, 제어부(3)는 각 모듈로부터 송신되는 신호에 따라, 각 모듈에서의 웨이퍼(W)의 유무를 인식할 수 있고, 또한 각 모듈의 웨이퍼(W)가, 현시점으로부터 반송 가능해질 때까지의 시간을 예측할 수 있도록 구성되어 있다. 또한 제어부(3)는, 반송 암의 반송 실행 상태를 인식할 수 있다. 구체적으로, 웨이퍼(W)를 반송 중인지, 반송을 행하지 않고 대기 상태(아이들 상태)가 되어 있는지를 인식할 수 있다. 그와 더불어, 반송 암의 현재 위치로부터 특정의 모듈까지의 이동 거리 및 예측의 이동 시간을 취득할 수 있도록 구성되어 있다.

도 6은, 상기의 반송 루트에 따라 행해지는 도포, 현상 장치(1) 내에서의 웨이퍼(W)의 반송 플로우를 모식적으로 도시하고 있고, 사용되는 반송 암마다, 모듈을 프레임으로 묶어 나타내고 있다. 이 반송 플로우에 대하여 설명하면, 재치대(11)에 캐리어(C)가 재치되면, 웨이퍼(W)는 반송 암(13) → 타워(T1)의 재치 모듈(TRS1) → 반송 암(14) → 소수화 처리 모듈(ADH1 ~ ADH4)의 순으로 반송되어, 소수화 처리를 받는다.

소수화 처리 후의 웨이퍼(W)는 타워(T1)의 재치 모듈(SCPL1 ~ SCPL3) → 반송 암(F1) → 레지스트 도포 모듈(COT1 ~ COT3)의 순으로 반송되어, 레지스트막이 형성된다. 이 후, 웨이퍼(W)는 반송 암(F1) → 가열 모듈(PAB1 ~ PAB5) → 타워(T3)의 재치 모듈(TRS11) → 제 1 반송 암(21) 또는 제 2 반송 암(22) → 재치 모듈(SCPL11 ~ SCPL13) → 반송 암(F2) → 보호막 형성 모듈(ITC1 ~ ITC3)의 순으로 반송되어, 레지스트막의 상층에 보호막이 형성된다.

상기 보호막이 형성된 웨이퍼(W)는 반송 암(F2) → 가열 모듈(PAB11 ~ PAB15) → 반송 암(F2) → 타워(T3)의 재치 모듈(TRS12) → 제 2 반송 암(22) → 재치 모듈(SBU1 ~ SBU2) → 제 2 반송 암(22) → 이면 세정 모듈(BST1 ~ BST2)의 순으로 반송되어, 이면 세정 처리를 받는다. 이 후, 웨이퍼(W)는 제 2 반송 암(22) → 타워(T3)의 재치 모듈(ICPL1 ~ ICPL2) → 제 3 반송 암(23) → 노광 장치(D5)의 순으로 반송되어, 소정의 패턴을 따라 레지스트막이 노광된다.

노광 후의 웨이퍼(W)는 제 3 반송 암(23) → 타워(T3)의 재치 모듈(TRS13 ~ TRS14) → 제 1 반송 암(21) → 노광 후 세정 모듈(PIR1, PIR2)의 순으로 반송되어, 노광 후 세정 처리를 받는다. 세정 처리를 받은 웨이퍼(W)는, 제 1 반송 암(21) → 타워(T3)의 재치 모듈(TRS15) → 반송 암(F3) → 가열 모듈(PEB1 ~ PEB5) → 반송 암(F3) → 타워(T3)의 재치 모듈(SCPL14 ~ SCPL15) → 반송 암(F3) → 현상 모듈(DEV1 ~ DEV4)의 순으로 반송되어, 현상 처리된다. 현상 처리 후의 웨이퍼(W)는 반송 암(F3) → 타워(T1)의 재치 모듈(TRS2) → 반송 암(14) → 타워(T1)의 재치 모듈(TRS3) → 반송 암(13) → 캐리어(C)의 순으로 반송된다. 웨이퍼(W)는 이러한 순서로 1 매씩, 나중에 캐리어(C)로부터 불출된 것이, 먼저 캐리어(C)를 불출한 것을 추월하지 않고 반송된다.

이 도포, 현상 장치(1)에서는, 캐리어(C)로부터 웨이퍼(W)가 반출되기 직전에, 제어부(3)가 당해 웨이퍼(W)에 대하여, 반송처를 지정하는 반송 스케줄을 설정한다. 즉 반송 스케줄은, 웨이퍼(W)마다 상이한 타이밍으로 설정된다. 여기서 설정되는 반송 스케줄은, 웨이퍼(W)가 통과하는 블록과, 캐리어(C)의 다음으로 웨이퍼(W)가 반송되는 모듈(즉, 재치 모듈(TRS1))에 대해서만이 설정된 것이다.

도 7의 표는, 그와 같이 설정된 반송 스케줄을 나타내고 있다. 도 7의 반송 스케줄 중 일례로서 나타낸 A1은, 처리의 종별 'A'가 행해지는 1 매째의 웨이퍼(W)인 것을 나타내고 있다. 이 이후, 이 A1과 마찬가지로 웨이퍼(W)를, 처리의 종별과 번호에 의해 나타내는 경우가 있다. STEP2에서, 웨이퍼(A1)는 상기와 같이 재치 모듈(TRS1)로 반송되는 것이 결정되어 있지만, STEP3 이후의 STEP에서 웨이퍼(A1)가 반송되는 모듈은 결정되어 있지 않으므로, 도 7의 표 중의 해당되는 란에 모듈을 기재하고 있지 않다. 또한, 이와 같이 반송 스케줄이 설정될 때에는, 상기 암 그룹 내에서 사용되는 반송 암에 대해서도 결정되어 있지 않다.

이 반송 스케줄에 따라 웨이퍼(A1)를 반송하는 것으로 하여, 각 블록 내의 모듈 간에서의 반송 스케줄은, 당해 웨이퍼(A1)의 반송 중에, 다른 웨이퍼(W)의 반송 상황에 따라 제어부(3)에 의해 결정된다. 또한 암 그룹 내에서, 재치 모듈(TRS11)로부터 SCPL11 ~ 13으로 웨이퍼(A1)를 반송하기 위하여 사용되는 반송 암에 대해서는, 다른 웨이퍼(W)의 반송 상황 및 반송 암(21, 22)의 동작 상황에 따라, 제어부(3)에 의해 결정된다.

이어서, 제어부(3)에 의한 각 반송 암에 대한 동작의 제어의 순서도인 도 8을 참조하여 설명한다. 이 플로우는 도 5 중 하나의 STEP에서 지정되는 종별의 모듈로부터, 다음의 STEP에서 지정되는 종별의 모듈로 웨이퍼(W)의 반송을 행할지 여부를 결정하는 순서를 나타낸다.

먼저, 하나의 모듈(반송원 모듈)로부터, 상기 반송 루트에 의해 지정된 반송 암을 이용하여 웨이퍼(W)를 반출 가능한지 여부가 판정된다(공정(S1)). 반출 가능하다고 판정되면, 이 반송원 모듈로부터 상기 반송 암에 의해 반송되도록 지정된 모듈(반송처 후보 모듈)에 대하여, 당해 웨이퍼(W)를 반송 가능한 모듈이 있는지 여부가 판정된다(공정(S2)). 즉, 반송처 후보 모듈이 멀티 모듈이 아닌 단일의 모듈일 경우에는, 당해 단일의 모듈에 대하여 반송 가능한지 여부가 판정되고, 반송처 후보 모듈이 멀티 모듈일 경우, 당해 멀티 모듈 중 어느 모듈로 반송할 수 있는지 여부가 판정된다.

공정(S2)에서, 반송처 후보 모듈 중에 반송 가능한 모듈이 있다고 판정된 경우, 당해 반송 가능한 모듈을 웨이퍼(W)의 반송처 모듈로서 결정한다(공정(S3)). 즉, 웨이퍼(W)의 반송 스케줄이 결정된다. 이 공정(S2, S3)에서, 반송처 후보 모듈이 멀티 모듈인 경우에, 멀티 모듈 중의 어느 모듈을 반송처 모듈로서 결정할지에 대해서는 후술한다.

반송처 모듈의 결정에 이어, 반송원 모듈로부터 반송처 모듈로 웨이퍼(W)를 반송하는 반송 암은, 암 그룹인지 여부가 판정된다(공정(S4)). 공정(S4)에 대하여, 암 그룹이라고 판정된 경우, 암 그룹 중, 어느 반송 암에 의해 반송을 행할지를 결정한다(공정(S5)). 이 공정(S5)에 대해서는 이후에 상세히 설명한다.

그리고, 반송을 실행하는 반송 암에 대하여 결정되었는지 여부가 판정되고(공정(S6)), 결정되었다고 판정된 경우에는, 그와 같이 결정한 반송 암을 이용하여, 반송원 모듈로부터 공정(S3)에서 결정된 반송처 모듈로 웨이퍼(W)를 반송한다(공정(S7)). 이와 같이 웨이퍼(W)의 반송이 행해질 경우에는, 도 5, 도 6에서 설명한 바와 같이, 반송원 모듈은 재치 모듈(TRS11), 반송처 모듈은 재치 모듈(SCPL11 ~ SCPL13) 중 어느 하나이며, 반송 암(21 또는 22) 중 결정된 쪽의 반송 암에 의해 반송이 행해진다

상기 공정(S4)에서, 반송처 모듈로 웨이퍼(W)를 반송하는 반송 암이 암 그룹이 아니라고 판정된 경우, 상기 반송원 모듈로부터 반출 가능해진 웨이퍼(W)를 반송하는 반송 암이, 다른 웨이퍼(W)의 반송을 실행 중인지 여부가 판정된다(공정(S8)). 공정(S8)에서, 반송을 실행 중이 아니라고 판정된 경우, 당해 반송 암으로 반송원 모듈로부터 반송처 모듈로 웨이퍼(W)의 반송을 행하도록 결정된다(공정(S9)). 이 후, 상기 공정(S7)이 실행되고, 반송처 모듈로 웨이퍼(W)의 반송이 행해진다.

공정(S1)에서 반송원 모듈로부터 웨이퍼(W)의 반출을 할 수 없다고 판정된 경우, 공정(S2)에서 반송 가능한 모듈이 없다고 판정된 경우, 공정(S6)에서 반송 암이 결정되어 있지 않다고 판정된 경우, 및 공정(S8)에서 반송원 모듈로부터 반출 가능해진 웨이퍼(W)를 반송하는 반송 암이, 다른 웨이퍼(W)의 반송을 실행 중이라고 판정된 경우에는, 반출원 모듈로부터의 웨이퍼(W)의 반송이 행해지지 않는다(공정(S10)). 이 일련의 공정(S1 ~ S10)은 신속하게 행해지기 때문에, 반송처 모듈의 결정과 반송처 모듈이 암 그룹에 의해 반송되는 모듈인 경우의 당해 암 그룹 중의 사용하는 반송 암의 결정은 대략 동일 타이밍에 행해진다.

상기의 공정(S4)에서의 반송 암이 암 그룹인지 여부의 판정 공정, 및 공정(S5)에서의 웨이퍼(W)의 반송을 행하는 반송 암을 결정하는 순서에 대하여, 상세히 나타낸 도 9의 순서도를 참조하여 설명한다. 먼저, 웨이퍼(W)가 반출 가능하게 되어 있는 반송원 모듈과, 이 반송원 모듈에 대한 반송처 모듈에 모두 액세스 가능한 반송 암이 2 개 이상 설치되어 있는지 여부가 판정된다(공정(T1)). 이 공정(T1)은 상기 공정(S4)을 바꾸어 말한 것으로, 반송원 모듈로부터 반송처 모듈로 반송을 행하는 반송 암이 암 그룹인지 여부의 판정을 행하고 있다.

공정(T1)에서, 반송원 모듈 및 반송처 모듈에 액세스 가능한 반송 암이 2 개 이상 설치되어 있지 않다고 판정되면, 반송원 모듈로부터 반송처 모듈에 액세스 가능한 유일한 반송 암이, 웨이퍼(W)의 반송을 실행 중인지 여부가 판정된다(공정(T2)). 공정(T2)에서, 실행 중이 아니라고 판정된 경우, 당해 반송 암으로 반송원 모듈로부터 반송처 모듈로 반송을 행하도록 결정된다(공정(T3)). 공정(T2)에서 반송이 실행 중이라고 판정된 경우에는, 도면의 플로우에 나타낸 바와 같이 공정(T2)이 반복 실시된다.

공정(T1)에서, 반송원 모듈 및 반송처 모듈에 액세스 가능한 반송 암이 2 개 이상 설치되어 있다고 판정되면, 그와 같이 2 개 이상 설치된 반송 암을 반송 실행 후보 암으로서, 당해 반송 실행 후보 암으로부터, 반송 실행 가능의 암을 검출한다(공정(T4)). 반송 실행 가능의 암이란, 아이들 상태, 즉 웨이퍼(W)의 반송을 실행하고 있지 않고, 정지된 대기 상태에 있는 반송 암이다. 반송 실행 가능한 암이 없을 경우에는, 반송 실행 가능한 암이 나타날 때까지, 이 공정(T4)이 반복 행해진다. 그리고, 검출된 반송 실행 후보 암이 2 개 이상 있는지 여부가 판정되고(공정(T5)), 2 개 이상 없다고 판정된 경우에는, 상기 공정(T3)이 실행된다. 즉, 반송 실행 가능한 반송 실행 후보 암으로 반송원 모듈로부터 반송처 모듈로 웨이퍼(W)를 반송하도록 결정된다.

여기까지의 플로우에서, 상기 공정(T1)에 대하여 구체적으로 기술하면, 도포, 현상 장치(1)에서는 도 5, 도 6에서 설명한 바와 같이 웨이퍼(W)의 반송원 모듈이 재치 모듈(TRS11)이며, 반송처 모듈이 재치 모듈(SCPL11 ~ SCPL13) 중 어느 하나일 때, 제 1 반송 암(21), 제 2 반송 암(22)이 이들 모듈에 액세스할 수 있도록 반송 루트가 설정되어 있다. 따라서, 이 재치 모듈(TRS11) 이외의 모듈로부터 웨이퍼(W)가 반송 가능해지고, 당해 모듈이 웨이퍼(W)의 반송원 모듈이 될 경우에는, 공정(T1)에서, 반송원 모듈 및 반송처 모듈에 모두 액세스 가능한 반송 암은 2 개 이상 설치되어 있지 않다고 하는 판정이 된다. 재치 모듈(TRS11)로부터 웨이퍼(W)가 반출 가능해지고, 당해 재치 모듈(TRS11)이 반송원 모듈이 될 경우, 이 공정(T1)에서, 상기 액세스 가능한 반송 암이 2 개 이상 설치되어 있다고 하는 판정이 된다.

공정(T1)에 이어 행해지는 공정(T4, T5, T3)의 플로우를 구체적으로 기술한다. 공정(T4)에서는, 제 1 반송 암(21) 및 제 2 반송 암(22)이 상기 반송 실행 후보 암이 되고, 이들 반송 암(21, 22) 중 반송 실행 가능한 암이 검출된다(공정(T4)). 그리고, 검출된 것은 반송 암(21, 22) 중 어느 일방인지 양방인지가 판정된다(공정(T5)). 어느 일방이면, 그 일방의 반송 암을 이용하여 재치 모듈(TRS11)로부터 재치 모듈(SCPL11 ~ SCPL13) 중 하나의 SCPL로 웨이퍼(W)를 반송하도록 결정된다(공정(T3)). 양방이면, 후술하는 공정(T6)이 행해진다.

상기 공정(T5)에서, 반송 실행 가능한 반송 실행 후보의 암이 2 개 이상 있다고 판정되면, 이들 2 개 이상의 반송 실행 후보의 암 중에서, 반송원 모듈로부터 반송처 모듈로 웨이퍼(W)를 반송한다고 했을 경우, 이 반송 중에, 당해 반송을 행하고 있는 반송 실행 후보의 암에 의해 반송 실행 가능해질 예정의 웨이퍼(W)가 없는 것이 존재하는지 여부가 판정된다(공정(T6)). 보다 상세하게 말하면, 상기 반송처 모듈에 하나의 반송 실행 후보의 암에 의해 웨이퍼(W)를 반송한다고 했을 경우, 이 반송 중에, 하나의 반송 실행 후보의 암에 의해 웨이퍼(W)를 반출하도록 설정되어 있는 처리 모듈로부터 반출 가능해지는 웨이퍼(W)가 있는지 여부가 판정된다. 반송 실행 후보의 암마다 그러한 웨이퍼(W)가 있는지 여부가 판정된다. 어느 하나의 반송 실행 후보의 암에 대하여, 그러한 웨이퍼(W)가 없으면, 상기 공정(T6)은 해당되는 반송 실행 후보의 암이 존재한다고 하는 판정이 된다. 모든 반송 실행 후보의 암에 대하여, 그러한 웨이퍼(W)가 있으면, 상기 공정(T6)은 해당되는 반송 실행 후보의 암이 없다고 하는 판정이 된다.

공정(T6)에서, 해당되는 반송 실행 후보의 암이 있다고 판정된 경우이고, 또한 당해 반송 실행 후보의 암이 2 개 이상 있는 경우, 각 반송 실행 후보의 암에 대하여, 각 반송 암이 대기 상태에 있는 위치로부터 반송원 모듈까지의 이동 거리가 산출된다(공정(T7)). 그리고, 반송원 모듈까지의 이동 시간이 가장 짧은 반송 실행 후보 암에 의해, 반송원 모듈로부터 반송처 모듈로의 반송을 행하도록 결정된다(공정(T8)). 상기 공정(T7)에서는, 상기 이동 거리 대신에 대기 상태에 있는 각 반송 실행 후보 암의 위치로부터 반송원 모듈까지의 이동 시간을 산출하고, 이동 시간이 가장 짧은 반송 실행 후보 암에 의해 반송을 행하도록 해도 된다. 또한 상기 공정(T6)에서, 해당되는 반송 실행 후보의 암이 1 개밖에 없을 경우, 이 반송 실행 후보의 암을 이용하여 반송원 모듈로부터 반송처 모듈로의 반송을 행하도록 결정된다.

공정(T6) ~ 공정(T8)의 플로우에 대하여, 구체예인 도 10을 참조하여 설명한다. 예를 들면 웨이퍼(A15)가 반송원 모듈인 재치 모듈(TRS11)로부터 반출 가능하게 되었다고 한다. 제 1 반송 암(21) 및 제 2 반송 암(22)은, 웨이퍼(W)의 반송을 행하고 있지 않고, 도면 중에 실선으로 나타내는 위치에 각각 대기하고 있고, 공정(T5)에서 반송 실행 후보의 암이 2 개 이상 있다고 판정된 상태로 되어 있는 것으로 한다. 또한, 재치 모듈(TRS11)의 반송처 모듈은, 재치 모듈(SCPL11)로 결정되어 있는 것으로 한다.

이 상태로부터, 가령 제 1 반송 암(21)이 재치 모듈(TRS11)로부터 재치 모듈(SCPL11)로 웨이퍼(A15)를 반송한다고 했을 경우, 이 반송 중에서, 제 1 반송 암(21)에 의해 웨이퍼(W)의 반출이 행해지도록 설정되어 있는 노광 후 세정 모듈(PIR1, PIR2)에서 반출 가능해지는 웨이퍼(W)가 존재하는지 여부가 판정된다. 또한, 가령 제 2 반송 암(22)이 재치 모듈(TRS11)로부터 재치 모듈(SCPL11)로 웨이퍼(W)를 반송한다고 했을 경우, 이 반송 중에서, 제 2 반송 암(22)에 의해 웨이퍼(W)의 반출이 행해지도록 설정되어 있는 재치 모듈(TRS12), 재치 모듈(SBU1, SBU2) 및 이면 세정 모듈(BST1, BST2)에서 반출 가능해지는 웨이퍼(W)가 존재하는지 여부가 판정된다. 여기서는 제 1 반송 암(21), 제 2 반송 암(22)에 대하여, 모두 그와 같이 반출 가능해지는 웨이퍼(W)가 존재하지 않는다고 판정된 것으로 한다(공정(T6)).

이와 같이 판정됨으로써, 제 1 반송 암(21), 제 2 반송 암(22) 각각에 대하여, 재치 모듈(TRS11)까지의 이동 거리가 산출된다(공정(T7)). 도 10에 도시한 바와 같이, 제 2 반송 암(22)이 재치 모듈(TRS11)까지의 이동 거리가 짧다. 이 때문에, 제 2 반송 암(22)에 의해, 웨이퍼(A15)를 재치 모듈(TRS11)로부터 반송하도록 결정되고(공정(T8)), 쇄선으로 나타낸 바와 같이, 제 2 반송 암(22)이 웨이퍼(A15)를 수취하기 위하여 재치 모듈(TRS11)을 향해 이동한다.

도 9의 플로우로 돌아와, 공정(T6)에서 해당되는 반송 실행 후보의 암이 없다고 판정된 경우에 대하여 설명한다. 이 경우에는, 즉 어느 반송 실행 후보의 암을 이용하여 상기 반송처 모듈로 웨이퍼(W)를 반송해도, 이 반송 중에, 반송원 모듈 이외의 모듈에서, 상기 반송 중의 반송 실행 후보의 암에 의해 반출 가능한 웨이퍼(W)가 존재하는 경우이다.

이 경우, 반송 실행 후보의 암마다, 반송원 모듈로부터 웨이퍼(W)를 반송함으로써, 당해 웨이퍼(W)의 반송 실행 중에 반송 가능해지는 다른 웨이퍼(W)의 반송을 개시하는 지연 시간을 산출한다(공정(T9)). 이 지연 시간이란, 모듈에서 웨이퍼(W)를 반출 가능해진 시점으로부터, 반송 암에 의해 당해 모듈로부터 실제로 당해 웨이퍼(W)가 반출되는 시점에 이르기까지의 시간이며, 이른바 모듈에서의 대기 시간이다. 그리고, 반송 실행 후보의 암 중, 이 지연 시간이 가장 짧아지는 반송 암을, 반송원 모듈로부터 웨이퍼(W)의 반송을 행하는 암으로서 결정한다(공정(T10)). 이상, 설명한 T2 ~ T10의 각 공정은 도 8의 플로우의 공정(S5)에 상당한다.

공정(T6, T9, T10)의 플로우에 대하여, 구체예를 들어 설명한다. 도 11에 도시한 예에서는, 도 10의 예와 마찬가지로 재치 모듈(TRS11)에 웨이퍼(A15)가 재치되고, 당해 TRS11로부터 반출 가능해진 것으로 한다. 그리고, 제 1 반송 암(21) 및 제 2 반송 암(22)은 대기 상태로 되어 있고, 상기의 공정(T5)에서의 반송 실행 후보의 암이 2 개 이상 있는 상태가 되어 있는 것으로 한다. 또한 도 10의 예와 마찬가지로, TRS11로부터는 SCPL11로 웨이퍼(A15)를 반송하도록 결정되어 있는 것으로 한다.

단 도 10에서 설명한 예와 달리, 도 11에 도시한 예에서는, 이면 세정 모듈(BST2)로 웨이퍼(A12)가 반송되어 있고, 노광 후 세정 모듈(PIR1)로 웨이퍼(A5)가 반송되어 있다. 제 2 반송 암(22)에 의해, 웨이퍼(A15)를 재치 모듈(SCPL11)로 반송할 경우, 이 반송 중에 이면 세정 모듈(BST2)로부터 웨이퍼(A12)가 반출 가능해진다. 제 1 반송 암(21)에 의해 웨이퍼(A15)를 재치 모듈(SCPL11)로 반송할 경우, 이 반송 중에 이면 세정 모듈(BST2)로부터 웨이퍼(A5)가 반출 가능해진다. 즉, 공정(T6)에서 해당되는 반송 암은 존재하지 않는다고 하는 판정이 되어 있는 것으로 한다.

이 경우, 웨이퍼(A5) 및 웨이퍼(A12)에 대한 상기 반송의 지연 시간이 산출된다. 이 지연 시간의 산출 방법을 모식적으로 도시한 도 12를 참조하여 설명한다. 먼저 웨이퍼(A15)를, 제 1 반송 암(21)으로 재치 모듈(SCPL11)로 반송하기 위하여 요하는 시간(K1), 제 2 반송 암(22)으로 재치 모듈(SCPL11)로 반송하기 위하여 요하는 시간(K2)을 각각 구한다. 여기서는, K1이 6 초, K2가 5 초인 것으로 한다.

그리고, 이와 같이 반송의 지연 시간의 산출을 행하는 시점, 즉 재치 모듈(TRS11)로부터 웨이퍼(W)를 반출 가능해진 시점으로부터 노광 후 세정 모듈(PIR1)에서 웨이퍼(A5)가 반출 가능해질 때까지의 시간(L1), 이면 세정 모듈(BST2)에서 웨이퍼(A12)가 반출 가능해질 때까지의 시간(L2)이 각각 구해진다. 여기서는 L1은 4 초, L2는 2 초인 것으로 한다. 그리고, 웨이퍼(A5)에 대하여, 당해 웨이퍼(A5)가 노광 후 세정 모듈(PIR1)로부터 반출 가능해지고 나서 반출이 개시될 때까지의 반송의 지연 시간(K1 - L1 = 2 초)이 산출된다. 마찬가지로 웨이퍼(A12)에 대하여, 당해 웨이퍼(A12)가 이면 세정 모듈(BST2)로부터 반출 가능해지고 나서 반출이 개시될 때까지의 반송의 지연 시간(K2 - L2 = 3 초)이 산출된다(공정(T9)).

그리고, 산출된 지연 시간에 대하여, 짧아지는 쪽의 반송 암으로 반송을 행하도록 결정된다. 이 경우, 제 1 반송 암(21)으로 웨이퍼(A15)를 반송하는 것이 지연 시간이 짧아지므로, 당해 제 1 반송 암(21)으로 웨이퍼(A15)를 재치 모듈(TRS11)로부터 SCPL11로 반송하도록 결정한다(공정(T10)).

이와 같이 반송의 지연 시간에 기초하여 반송 암을 결정하는 이유에 대하여 설명하기 위하여, 인터페이스 블록(D4)의 구성에 대하여 더 설명한다. 당해 인터페이스 블록(D4)에서는, 처리 블록(D3)의 각 단위 블록(E)으로 웨이퍼(W)를 전달하기 위하여, 재치 모듈이 각 단위 블록(E)의 높이에 맞추어 복수 단으로 적층된다. 이들 재치 모듈 사이에서 반송을 행하는 것과, 인터페이스 블록(D4) 내의 한정된 스페이스에 많은 처리 모듈을 배치하여 장치의 생산 효율을 높이는 목적으로부터 기술한 바와 같이 재치 모듈의 타워(T3)의 전후로 반송 암(21, 22)을 배치하고, 적층한 복수의 노광 후 세정 모듈(PIR)과 적층한 복수의 이면 세정 모듈(BST)을 반송 암(21, 22)을 사이에 두도록 전후로 각각 배치하고 있다.

이러한 모듈 및 반송 암의 배치로 했을 때, 타워(T3)의 재치 모듈에 대해서는 반송 암(21, 22)이 공통으로 액세스할 수 있게 되지만, 배경 기술의 항목에서 기술한 바와 같이 반송 암(21, 22)의 반송 공정수가 편항되면, 장치의 생산성을 높게 할 수 없게 된다. 즉, 반송 암(21, 22)이 공통으로 액세스 가능한 재치 모듈에 대해서는, 이들 재치 모듈 사이를 반송 암(21, 22)의 어느 일방만으로 반송을 행하도록 설정하는 것보다도, 웨이퍼(W)의 반송 상황에 따라 반송 암(21, 22) 중 어느 하나를 이용하여 반송할지를 결정하는 것이 득책이다.

또한, 반송 암(21, 22) 간의 반송 공정수의 편향이 억제되어도, 각 처리 모듈로부터 처리 완료된 웨이퍼(W)를 신속하게 반출하지 않으면 후속의 웨이퍼(W)를 당해 처리 모듈로 반송할 수 없으므로, 장치의 생산성을 충분히 높게 할 수 없다. 따라서, 상기 반송 암(21, 22) 중 어느 하나를 이용하여 반송할지의 결정을 상기와 같이 반송의 지연 시간에 기초하여 행하고, 처리 모듈 내에서 처리 완료된 웨이퍼(W)가 길게 체류하는 것이 억제되도록 하고 있다. 즉, 인터페이스 블록(D4) 내에서 상기와 같이 모듈 및 반송 암의 레이아웃을 설정한 것과, 반송의 지연 시간에 기초하여 반송 암(21, 22) 중 사용되는 암이 결정되도록 제어하는 것과의 상승 작용에 의해, 장치의 생산 효율의 향상을 도모할 수 있다. 또한, 노광 후 세정 모듈(PIR) 및 이면 세정 모듈(BST)은 상기와 같이 각각 복수 적층하여 설치하는 것이 유효하지만, 1 대씩 설치되어 있어도 된다.

이어서, 도 8의 공정(S1 ~ S3)에서의 반송처 모듈의 결정에 대하여 설명한다. 인터페이스 블록(D4) 내의 각 모듈에 대해서는, 하나의 모듈(전단 모듈)로 웨이퍼(W)가 반송되면, 기술한 반송 루트에 기초하여, 다음의 STEP의 모듈로 웨이퍼(W)가 반송되도록 반송처 모듈이 결정되어, 반송 스케줄이 설정된다. 상기 다음의 STEP의 모듈이 멀티 모듈인 경우에 대하여 설명한다. 멀티 모듈에는 미리 모듈 번호가 설정되어 있는 것으로 한다.

전단 모듈로 반송된 각 웨이퍼(W)에 대하여 상기 공정(S1 ~ S2)이 실행됨에 있어, 상기 멀티 모듈에 선발의 웨이퍼(W)가 존재하지 않을 경우, 멀티 모듈 중 상기 모듈 번호가 빠른 모듈로부터 차례로, 주기적으로 웨이퍼(W)가 반송되도록, 웨이퍼(W)마다 공정(S3)이 실시된다. 예를 들면, 상기 재치 모듈(TRS11)로부터 재치 모듈(SCPL1 ~ SCPL3)로 웨이퍼(A1 ~ A5)의 반송을 행함에 있어, 이 웨이퍼(A1 ~ A5)가 재치 모듈(TRS11)로부터 반송 가능해진 어느 때라도, SCPL1 ~ SCPL3에 선행하는 웨이퍼(W)가 없다고 했을 경우, SCPL1 → SCPL2 → SCPL3 → SCPL1 → SCPL2의 순으로 주기적으로 웨이퍼(A1 ~ A5)가 반송된다.

또한, 상기 공정(S1 ~ S2)이 실행될 때, 멀티 모듈 중 웨이퍼(W)가 존재하지 않는 모듈이 1 개만 있을 경우, 전단 모듈로부터 웨이퍼(W)가, 당해 웨이퍼(W)가 존재하지 않는 모듈로 반송되도록, 공정(S3)에서 웨이퍼(W)의 반송처가 결정된다. 구체적으로 예를 들면 도 13에 도시한 바와 같이, 상기 재치 모듈(TRS11)로부터 웨이퍼(A5)를 반출 가능할 때, 재치 모듈(SCPL11 ~ SCPL13) 중 SCPL11에 웨이퍼(W)가 존재하지 않고, SCPL12, SCPL13에 웨이퍼(W)가 존재할 경우, 상기 웨이퍼(A5)는 SCPL11로 반송되도록 결정된다.

또한 멀티 모듈에서, 웨이퍼(W)가 존재하지 않는 모듈이 복수 있을 경우에는, 웨이퍼(W)가 존재하지 않는 모듈 중에서 빠른 번호의 모듈로 반송된다. 도 14의 예에서는, SCPL12, SCPL13에 모두 웨이퍼(W)가 존재하지 않고, TRS11의 웨이퍼(A5)가 번호가 빠른 SCPL12로 반송되도록 결정된 예를 나타내고 있다.

또한, 멀티 모듈 중 모두로 웨이퍼(W)가 반송되어 있고, 당해 멀티 모듈로의 반송을 행할 수 없을 때는, 기술한 공정(S2, S10)에 따라 반송처의 결정이 행해지지 않고, 멀티 모듈 중 웨이퍼(W)를 반입 가능한 모듈이 생길 때까지, 전단의 모듈로부터의 반송처의 결정이 보류된다. 도 15에는 구체예로서, 재치 모듈(SCPL11 ~ SCPL13) 모두로 웨이퍼(W)가 반송되고, TRS11의 웨이퍼(A5)의 반송이 보류된 예를 나타내고 있다. 단, 웨이퍼(W)에 처리를 행하는 처리 모듈에 대해서는, 당해 처리 모듈 내에서 처리 중의 웨이퍼(W)가 반출 가능해지는 시각이 가까워지면, 소정의 신호를 출력한다. 따라서, 처리 모듈이 멀티 모듈이며, 멀티 모듈 내의 모든 모듈로 웨이퍼(W)가 반송되어 있을 경우에는, 당해 신호에 기초하여 반송처가 결정된다. 도 16은, 노광 후 세정 모듈(PIR1, PIR2)로 웨이퍼(A1, A2)가 모두 반송되어 처리되고 있는데, PIR1로부터 상기 신호가 출력되고, TRS13의 웨이퍼(A3)의 반송처가, 당해 PIR1로 결정된 예를 나타내고 있다. 웨이퍼(A1) 반출 후, 웨이퍼(A3)가 PIR1로 반송된다.

이어서, 반송처의 멀티 모듈이 SBU와 같이 복수의 웨이퍼(W)를 반입 가능한 모듈일 경우에 대하여 설명한다. 하나의 SBU로만 웨이퍼(W)가 반송 가능하고, 다른 SBU로 웨이퍼(W)를 반송 불가일 경우, 반송 가능한 SBU로 웨이퍼(W)를 반송하도록 반송처가 결정된다. 도 17에서는 TRS12로부터 웨이퍼(W)를 반송함에 있어서, SBU1에 웨이퍼(W)가 가득 차 반송 불가이기 때문에, 상기 웨이퍼(W)가 SBU2로 반송되도록 결정된 예를 나타내고 있다. 복수의 SBU로 웨이퍼(W)를 반송 가능할 경우, 번호가 빠른 SBU로 웨이퍼(W)가 반송되도록 결정된다. 구체예인 도 18에서는, SBU1, SBU2가 모두 웨이퍼(W)를 수납 가능하기 때문에, TRS12의 웨이퍼(W)가 SBU1으로 반송되도록 결정된 예를 나타내고 있다. 또한, 어느 SBU로도 웨이퍼(W)를 반송 불가인 경우, 전단 모듈로부터의 반송처의 결정이 보류된다. 구체예인 도 19에서는, SBU1, SBU2에서 모두 웨이퍼(W)가 가득 차 있기 때문에, TRS12의 웨이퍼(W)의 반송이 보류된 예를 나타내고 있다.

다른 블록에서의 반송 스케줄의 설정에 대해서도 간단히 설명한다. 캐리어 블록(D1) 및 다목적 블록(D2)에서는, 인터페이스 블록(D3)과 동일한 룰로 반송 스케줄이 설정된다. 처리 블록(D3) 중의 단위 블록(E1 ~ E3)에 대해서는, 단위 블록의 입구인 재치 모듈로부터 웨이퍼(W)가 반송 가능해지면, 단위 블록(E) 내의 반송 암(F)이 액세스하는 모듈에 대하여 반송처가 결정되고, 당해 단위 블록(E) 내에서의 당해 웨이퍼(W)의 반송 스케줄이 설정된다. 즉, 예를 들면 단위 블록(E1)에서는, 재치 모듈(SCPL1 ~ SCPL3)로부터 웨이퍼(W)가 반출 가능해졌을 때, 기술한 공정(S1 ~ S3)에 따라, COT 중 어느 하나, PAB 중 어느 하나, 단위 블록(E1)의 출구인 TRS11로 반송되도록 반송처가 결정된다. 여기서, 각 멀티 모듈에 대해서는, 웨이퍼(W)의 당해 단위 블록(E1) 내에서의 처리가 빨리 종료되도록 결정된다. 이와 같이, 각 블록에서 웨이퍼(W)의 반송 중에 순차 반송 스케줄이 설정된다.

이 도포, 현상 장치(1)에 의하면, 반송 암(21, 22)의 사용 상황에 기초하여, 이들 반송 암(21, 22)이 모두 액세스 가능한 재치 모듈(TRS11)로부터 웨이퍼(W)의 반송을 행하고자 할 때마다, 어느 반송 암을 이용하여 웨이퍼(W)를 반송할지가 결정된다. 이에 의해, 제 1 반송 암(21), 제 2 반송 암(22) 중 어느 하나가 재치 모듈(TRS11)로부터의 웨이퍼(W)의 반송을 행할지 미리 결정하고, 그 반송 암을 계속 사용하는 것에 비해, 제 1 반송 암(21)과 제 2 반송 암(22)과의 사이에서의 반송 공정수의 편향을 억제할 수 있다. 그리고 이 결정은, 반송 암(21, 22)이 액세스 가능한 모듈 내에서, 모듈로부터의 웨이퍼(W)의 반출의 지연 시간이 억제되도록 행해진다. 그 결과로서, 도포, 현상 장치(1)의 생산 효율의 향상을 도모할 수 있다.

또한, 재치 모듈(TRS11)로부터 웨이퍼(W)를 반송 가능해졌을 때, 제 1 반송 암(21), 제 2 반송 암(22) 각각으로 당해 웨이퍼(W)를 반송 중에, 제 1 반송 암(21), 제 2 반송 암(22)에 의해 반송되는 웨이퍼(W)가 없다고 판정되면, 제 1 반송 암(21) 및 제 2 반송 암(22)의 각 위치에 기초하여, 상기 웨이퍼(W)를 반송하는 반송 암이 결정된다. 이에 의해, 재치 모듈(TRS11)에 의해 빨리 액세스 가능한 반송 암을 이용하여, 당해 TRS11로부터 웨이퍼(W)를 반출할 수 있다. 따라서, 상기 반송 공정수를 억제하고, 또한 도포, 현상 장치(1)의 생산성을 보다 확실히 향상시킬 수 있다.

또한 웨이퍼(W)마다, 웨이퍼(W)의 반송 중에 멀티 모듈의 반송처가 결정되어, 모듈 사이에서의 웨이퍼(W)의 반송 스케줄이 설정된다. 이 때문에, 캐리어(C)로부터 반출하기 전에 모든 웨이퍼(W)에 대하여, 반송 루트에서의 각 STEP의 모든 모듈을 특정한 반송 스케줄을 설정할 경우에 비해, 예를 들면 상기 멀티 모듈을 구성하는 하나의 모듈이 사용 불가가 되어도, 반송 스케줄이 큰 폭으로 변경되는 것을 방지할 수 있다. 반송 스케줄의 변경이 커지면, 재차 반송 스케줄을 다시 설정하기 위하여 시간을 요하고, 그와 같이 다시 설정하는 동안 웨이퍼(W)의 반송을 행할 수 없게 되므로, 도포, 현상 장치(1)에서는 그러한 웨이퍼(W)의 반송 정지를 방지할 수 있다. 따라서, 도포, 현상 장치(1) 내의 스루풋의 향상을 도모할 수 있다.

상기한 예에서, 예를 들면 재치 모듈(TRS12)로부터 SBU1, SBU2로의 반송에 대해서도 암 그룹에 의해 행하고, 도 9의 플로우로 설명한 바와 같이 반송에 이용하는 반송 암이 적절히 결정되도록 해도 된다. 또한, 암 그룹에서 반송을 행하는 장소를 인터페이스 블록으로 하고 있지만, 예를 들면 다목적 블록(D2)을 암 그룹에서 반송하도록 도포, 현상 장치를 구성해도 된다. 구체적으로, 타워(T1)의 전방측에 반송 암(14)과 동일한 반송 암(전방측 암으로 함)을 설치하고, 그 더 전방측에는 복수의 처리 모듈이 적층된 타워를 설치한다. 이 처리 모듈로서는, 예를 들면 다목적 블록(D2)의 전방측에 설치되는 모듈과 마찬가지로, 소수화 처리 모듈(ADH)이며, 전방측 암에 의해 액세스 가능하게 한다. 그리고, 전방측 암, 반송 암(14)을 암 그룹으로 한다. 상기 암 그룹에 의해, 도 6에 도시한 재치 모듈 TRS2로부터 TRS3로의 반송을 행하고, 반송 암(14) 및 전방측 암으로, 각각이 반송을 담당하는 ADH 모듈로부터 재치 모듈(SCPL1 ~ SCPL3)로의 반송을 행한다. 또한, 지금까지 기술한 처리 모듈에는, 웨이퍼(W)의 검사를 행하는 검사 모듈도 포함된다.

1 : 도포, 현상 장치
21 : 제 1 반송 암
22 : 제 2 반송 암
3 : 제어부
BST : 이면 세정 모듈
C : 캐리어
D1 : 캐리어 블록
D2 : 다목적 블록
D3 : 처리 블록
D4 : 인터페이스 블록
TRS, SCPL, SBU : 재치 모듈
PIR : 노광 후 세정 모듈
W : 웨이퍼

Claims

캐리어 블록으로 반입된 캐리어로부터 취출된 기판에 대하여 처리 블록에서 레지스트막을 포함하는 도포막을 형성하고, 인터페이스 블록에 접속된 노광 장치에 의해 노광된 후의 기판에 대하여 상기 처리 블록에서 현상 처리를 행하는 도포, 현상 장치에 있어서,
기판이 재치되는 제 1 재치 모듈, 및 이 제 1 재치 모듈로부터 기판이 전달되어 기판이 재치되는 제 2 재치 모듈과,
상기 제 1 재치 모듈로부터 제 2 재치 모듈로 각각 기판의 전달을 행하고, 기판의 전달 시에 일방이 선택되는 제 1 반송 기구 및 제 2 반송 기구와,
상기 제 1 반송 기구 및 제 2 반송 기구에 의해 각각 기판의 전달이 행해지고, 기판의 처리를 행하기 위한 제 1 처리 모듈 및 제 2 처리 모듈과,
상기 제 1 재치 모듈에 기판이 놓여진 후, 상기 기판을 제 2 재치 모듈로 반송하는 반송 기구를 상기 제 1 반송 기구 및 제 2 반송 기구 중에서 선택하여, 기판을 반송하도록 제어 신호를 출력하는 제어부를 구비하고,
상기 제어부는, 상기 기판을 제 2 재치 모듈로 반송하는 것에 기인하여, 제 1 처리 모듈 또는 제 2 처리 모듈로부터 기판을 반출하는 타이밍이 늦어지는 지연 시간을 제 1 반송 기구 및 제 2 반송 기구의 각각에 대하여 구하고, 상기 지연 시간이 짧은 쪽의 반송 기구를 선택하도록 구성되어 있는 것을 특징으로 하는 도포, 현상 장치.
제 1 항에 있어서,
상기 제어부는, 상기 제 1 재치 모듈의 기판을 제 2 재치 모듈로 반송하는 것에 기인하여 제 1 처리 모듈 및 제 2 처리 모듈로부터 기판을 반출하는 타이밍이 늦어지는 기판이 없으면,
제 1 반송 기구 및 제 2 반송 기구 중, 보다 빨리 제 1 재치 모듈로부터 기판을 반출할 수 있는 쪽의 반송 기구를 선택하는 것을 특징으로 하는 도포, 현상 장치.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 재치 모듈 및 제 2 재치 모듈은 상하로 배치되고,
상기 제 1 반송 기구 및 제 2 반송 기구는, 상기 제 1 재치 모듈 및 제 2 재치 모듈의 배열을 사이에 두고 양측에 배치되어 있는 것을 특징으로 하는 도포, 현상 장치.
제 1 항 또는 제 2 항에 있어서,
상기 처리 블록은, 제 1 단위 블록 및 제 2 단위 블록을 포함하는 복수의 단위 블록을 상하로 적층한 적층체를 구비하고,
상기 단위 블록은, 노광 전의 기판에 대하여 도포막을 형성하거나 또는 노광 후의 기판에 대하여 현상 처리를 행하기 위한 복수의 처리 모듈과, 캐리어 블록으로부터 봤을 때 내측으로 연장되는 직선 반송로를 따라 이동하고, 상기 복수의 처리 모듈의 사이에서 기판의 이동 재치를 행하는 이동 재치 기구를 구비하고,
상기 제 1 재치 모듈 및 제 2 재치 모듈은, 각각 상기 제 1 단위 블록 및 제 2 단위 블록에 대응하여 서로 상하로 설치되어 있는 것을 특징으로 하는 도포, 현상 장치.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 처리 모듈은, 복수의 처리 모듈이 상하로 적층되어 있는 제 1 적층체 내에 설치되고,
상기 제 2 처리 모듈은, 복수의 처리 모듈이 상하로 적층되고, 상기 제 1 적층체와는 상이한 제 2 적층체 내에 설치되어 있는 것을 특징으로 하는 도포, 현상 장치.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 재치 모듈, 제 2 재치 모듈, 제 1 처리 모듈, 제 2 처리 모듈, 제 1 반송 기구 및 제 2 반송 기구는, 상기 처리 블록과 노광 장치와의 사이에 위치하도록 설치되어 있는 것을 특징으로 하는 도포, 현상 장치.
캐리어 블록으로 반입된 캐리어로부터 취출된 기판에 대하여 처리 블록에서 레지스트막을 포함하는 도포막을 형성하고, 인터페이스 블록에 접속된 노광 장치에 의해 노광된 후의 기판에 대하여 상기 처리 블록에서 현상 처리를 행하는 도포, 현상 장치의 운전 방법에 있어서,
제 1 재치 모듈에 기판이 놓여진 후, 제 1 반송 기구에 의해 상기 기판을 제 2 재치 모듈로 반송하고, 이어서 상기 제 1 반송 기구에 의해 제 1 처리 모듈로부터 기판을 취출하는 공정과,
상기 제 1 재치 모듈에 기판이 놓여진 후, 제 2 반송 기구에 의해 상기 기판을 제 2 재치 모듈로 반송하고, 이어서 상기 제 2 반송 기구에 의해 제 2 처리 모듈로부터 기판을 취출하는 공정과,
상기 제 1 재치 모듈에 기판이 놓여진 후, 상기 기판을 제 2 재치 모듈로 반송하는 반송 기구를 상기 제 1 반송 기구 및 제 2 반송 기구 중에서 선택하는 공정을 포함하고,
상기 반송 기구를 선택하는 공정은, 상기 기판을 제 2 재치 모듈로 반송하는 것에 기인하여, 제 1 처리 모듈 또는 제 2 처리 모듈로부터 기판을 반출하는 타이밍이 늦어지는 지연 시간을 제 1 반송 기구 및 제 2 반송 기구의 각각에 대하여 구하고, 상기 지연 시간이 짧은 쪽의 반송 기구를 선택하는 공정인 것을 특징으로 하는 도포, 현상 장치의 운전 방법.
제 7 항에 있어서,
상기 반송 기구를 선택하는 공정은,
상기 제 1 재치 모듈의 기판을 제 2 재치 모듈로 반송하는 것에 기인하여 제 1 처리 모듈 및 제 2 처리 모듈로부터 기판을 반출하는 타이밍이 늦어지는 기판이 없으면, 제 1 반송 기구 및 제 2 반송 기구 중, 보다 빨리 제 1 재치 모듈로부터 기판을 반출할 수 있는 쪽의 반송 기구를 선택하는 공정을 포함하는 것을 특징으로 하는 도포, 현상 장치의 운전 방법.
도포, 현상 장치에 이용되는 컴퓨터 프로그램을 저장한 기억 매체로서, 상기 프로그램은 제 7 항 또는 제 8 항에 기재된 운전 방법을 실행하기 위하여 공정이 구성되어 있는 것을 특징으로 하는 기억 매체.