KR102172308B1 - 도포, 현상 장치, 도포, 현상 방법 및 기억 매체 - Google Patents

도포, 현상 장치, 도포, 현상 방법 및 기억 매체 Download PDF

Info

Publication number
KR102172308B1
KR102172308B1 KR1020140123490A KR20140123490A KR102172308B1 KR 102172308 B1 KR102172308 B1 KR 102172308B1 KR 1020140123490 A KR1020140123490 A KR 1020140123490A KR 20140123490 A KR20140123490 A KR 20140123490A KR 102172308 B1 KR102172308 B1 KR 102172308B1
Authority
KR
South Korea
Prior art keywords
substrate
unit block
coating
wafer
processing
Prior art date
Application number
KR1020140123490A
Other languages
English (en)
Other versions
KR20150032496A (ko
Inventor
도모히로 가네코
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150032496A publication Critical patent/KR20150032496A/ko
Application granted granted Critical
Publication of KR102172308B1 publication Critical patent/KR102172308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

유연하게 반송 스케줄을 변경하는 것이 가능한 도포, 현상 장치 등을 제공한다.
도포, 현상 장치(1)는, 기판(W)에 대해 레지스트막을 포함하는 도포막을 형성하고, 노광 후의 기판에 대해 현상을 행하며, 서로 동일한 처리를 행하는 복수의 단위 블록(B1∼B6)은, 복수 종류의 처리 모듈(SCPL, COT, PAB)을 각각 구비한다. 제어부(6)는, 단위 블록(B3, B4)에 분배되는 하나의 기판(W)을 단위 블록(B3, B4)의 각각에 반입한 경우에, 그 상황에 따라 상기 하나의 기판(W)에 대한 개별 반송 스케줄을 작성하는 단계와, 각 단위 블록(B3, B4)에 하나의 기판(W)이 반입되고 나서 반출되기까지의 체류 시간을 구하는 단계와, 체류 시간이 최단인 단위 블록(B3, B4)에 하나의 기판(W)을 반입하고, 개별 반송 스케줄에 기초하여 기판(W)을 반송하는 단계를 실행하도록 제어 신호를 출력한다.

Description

도포, 현상 장치, 도포, 현상 방법 및 기억 매체{COATING AND DEVELOPING APPARATUS, COATING AND DEVELOPING METHOD AND STORAGE MEDIUM}
본 발명은, 복수 종류의 처리 모듈을 각각 구비하고, 서로 동일한 처리를 행하는 복수의 단위 블록을 이용하여 기판에 대한 도포막의 형성이나 노광 후의 현상을 행하는 기술에 관한 것이다.
반도체 제조 공정의 하나인 포토레지스트 공정에서는, 기판인 반도체 웨이퍼(이하, 웨이퍼라고 함)의 표면에 레지스트를 도포하여 얻은 레지스트막을 소정의 패턴으로 노광한 후에 현상하여 레지스트 패턴을 형성하고 있다. 이러한 처리는, 레지스트의 도포, 현상을 행하는 도포, 현상 장치에, 노광 장치를 접속한 시스템을 이용하여 행해진다.
도포, 현상 장치에는, 상이한 처리를 실행하는 복수 종류의 처리 모듈이 탑재되며, 캐리어 내에 수용된 복수 매의 웨이퍼는, 미리 설정된 순서로 각 처리 모듈로 순차 반송되어, 정확한 처리가 실행된다. 또한, 단위 시간당의 처리 가능 매수를 늘리기 위해서, 이들 처리 모듈은, 도포, 현상 장치 내에 복수 대씩 준비되어 있다.
한편, 도포, 현상 장치에 있어서는, 각 웨이퍼가 반송되는 처리 모듈과 반송의 타이밍과의 관계를 나타내는 반송 스케줄을 미리 작성하고, 이 반송 스케줄에 기초하여 웨이퍼의 반송을 실행하는 경우가 있다(예컨대 특허문헌 1). 반송 스케줄을 이용함으로써, 다종, 다수의 처리 모듈이 설치된 도포, 현상 장치로, 복수의 웨이퍼를 병행하여 처리하는 경우라도 효율적으로 안정된 웨이퍼 반송을 실현할 수 있다.
특허문헌 1: 일본 특허 공개 제2004-311511호 공보: 단락 0053, 도 7
한편, 도포, 현상 장치에 있어서는, 캐리어 내의 웨이퍼를 처리하고 있는 도중에 트러블이 발생하거나, 로트가 변경됨으로써, 일부의 처리 모듈을 사용할 수 없게 되는 경우도 있다. 이러한 경우에, 미리 작성한 반송 스케줄에 기초하여 웨이퍼의 반송이 제어되어 있으면, 트러블이나 로트 변경에 따르는 처리 내용의 변경을 반영한 새로운 반송 스케줄을 작성하지 않으면 안 된다. 또한 상기 도포, 현상 장치 내에는, 오래된 반송 스케줄을 이용해서 반송 제어되어, 도중까지 처리된 웨이퍼가 남아 있으며, 새로운 반송 스케줄을 이용한 반송 제어로의 전환도 어렵다.
본 발명은 이러한 사정하에 이루어진 것으로, 그 목적은, 유연하게 반송 스케줄을 변경하는 것이 가능한 도포, 현상 장치, 도포, 현상 방법 및 이 방법을 기억한 기억 매체를 제공하는 것에 있다.
본 발명의 도포, 현상 장치는, 기판이 복수 매 수납된 캐리어로부터 취출된 기판에 대해 레지스트막을 포함하는 도포막을 형성하고, 노광 후의 기판에 대해 현상을 행하는 도포, 현상 장치에 있어서,
노광 전의 기판에 대해 도포막을 형성하거나 또는 노광 후의 기판에 대해 현상을 행하기 위한 복수 종류의 처리 모듈을 각각 구비하고, 서로 동일한 처리를 행하는 복수의 단위 블록과,
상기 복수의 단위 블록마다 설치되고, 상기 복수 종류의 처리 모듈 사이에서 미리 결정된 순서로 기판의 반송을 행하기 위한 기판 반송 기구와,
상기 복수의 단위 블록 사이에서 기판을 분배하여 반입하기 위한 기판 분배 기구와,
상기 기판 분배 기구에 의해 기판을 분배하기 전에, 분배의 대상인 하나의 기판을 상기 복수의 단위 블록의 각각에 반입한 경우에, 단위 블록마다 단위 블록 내의 상황에 따라 상기 하나의 기판에 대한 반송 경로를 시계열에 따라 배열한 개별 반송 스케줄을 작성하는 단계와, 각 단위 블록에 대응하는 개별 반송 스케줄에 기초하여 상기 하나의 기판이 단위 블록 내에 반입되고 나서 반출되기까지의 체류 시간을 구하는 단계와, 상기 기판 분배 기구에 의해, 상기 체류 시간이 최단인 단위 블록에 상기 하나의 기판을 반입하고, 상기 단위 블록에 대해 작성한 개별 반송 스케줄에 기초하여 기판을 반송하는 단계를 실행하도록 제어 신호를 출력하는 제어부를 구비한 것을 특징으로 한다.
상기 도포, 현상 장치는, 하기의 구성을 구비하고 있어도 좋다.
(a) 상기 복수 종류의 처리 모듈은, 노광 전의 기판에 대해 도포액을 도포하거나 또는 노광 후의 기판에 대해 현상액을 공급하는 액 처리 모듈과, 기판을 가열하는 가열 모듈을 포함하고, 상기 액 처리 모듈 및 가열 모듈의 각각은, 동일한 처리 모듈이 복수 준비되어 복수의 처리 모듈 중에서 선택할 수 있도록 구성되어 있는 것.
(b) 상기 기판 반송 기구는, 상류측의 처리 모듈로부터 기판을 수취하고, 상기 기판과 하류측의 처리 모듈 내의 기판을 교환하도록 제1 기판 유지체 및 제2 기판 유지체를 구비하고 있는 것.
(c) 상기 단위 블록 외의 다른 처리 모듈을 구비하고, 상기 캐리어 내의 기판은, 상기 단위 블록 내의 처리 모듈과 다른 처리 모듈에 미리 설정된 순서로 반송되어 처리가 행해지며, 상기 제어부는, 상기 캐리어 내의 각 기판에 대해 상기 단위 블록 내의 처리 모듈 및 다른 처리 모듈에 대한 기판의 반송 경로를 시계열에 따라 배열한 전체 반송 스케줄을 미리 작성하는 단계와, 상기 체류 시간이 최단인 단위 블록에 하나의 기판을 반입할 때에, 상기 전체 반송 스케줄에 포함되는 단위 블록의 반송 스케줄을 대신해서, 상기 최단의 단위 블록에 대한 개별 반송 스케줄에 기초하여 기판을 반송하는 단계를 실행하도록 제어 신호를 출력하는 것.
(d) 서로 상이한 일련의 처리를 실행하기 위해서, 상기 복수의 단위 블록이 복수 조(組) 설치되고, 상기 캐리어 내의 기판은, 각 조의 단위 블록에 미리 설정된 순서로 반송되어 처리가 행해지며, 상기 제어부는, 각 조의 단위 블록마다 상기 각 단계를 실행하도록 제어 신호를 출력하는 것.
(e) 상기 복수의 단위 블록은, 서로 상하로 적층되어 있는 것.
본 발명은, 처리 모듈의 종류가 공통되는 복수의 단위 블록 중 어느 하나에 기판을 반입하여 처리를 행할 때에, 상기 기판을 각 단위 블록에 반입한 경우의 개별 반송 스케줄을 작성하고, 그 결과에 기초하여 기판의 체류 시간이 최단이 되는 단위 블록을 선택하기 때문에, 각 단위 블록의 가동 상황에 따라 유연하고 효율적인 기판의 반송을 행할 수 있다.
도 1은 실시형태에 따른 도포, 현상 장치의 외관 사시도이다.
도 2는 상기 도포, 현상 장치의 횡단 평면도이다.
도 3은 상기 도포, 현상 장치의 종단 측면도이다.
도 4는 상기 도포, 현상 장치의 전기적 구성을 도시한 블록도이다.
도 5는 상기 도포, 현상 장치의 동작을 도시한 플로우도이다.
도 6은 웨이퍼의 처리를 실행하는 단위 블록을 선택하는 동작을 도시한 플로우도이다.
도 7은 상기 도포, 현상 장치 전체의 반송 스케줄의 개요를 도시한 설명도이다.
도 8은 웨이퍼 처리시의 COT층의 가동 상황을 도시한 제1 설명도이다.
도 9는 개별 반송 스케줄의 작성예를 도시한 제1 설명도이다.
도 10은 웨이퍼 처리시의 COT층의 가동 상황을 도시한 제2 설명도이다.
도 11은 개별 반송 스케줄의 작성예를 도시한 제2 설명도이다.
도 12는 웨이퍼 처리시의 COT층의 가동 상황을 도시한 제3 설명도이다.
도 13은 개별 반송 스케줄의 작성예를 도시한 제3 설명도이다.
도 14는 웨이퍼 처리시의 COT층의 가동 상황을 도시한 제4 설명도이다.
도 15는 개별 반송 스케줄의 작성예를 도시한 제4 설명도이다.
도 16은 채용된 개별 반송 스케줄에 기초하여 COT층에서 실행되는 반송 스케줄의 예이다.
도 17은 BCT층이나 DEV층의 선택에도 본 발명을 적용한 예를 모식적으로 도시한 설명도이다.
본 발명이 적용되는 도포, 현상 장치(1)의 구성에 대해 도 1∼도 4를 참조하면서 설명한다. 도 1에 도시된 바와 같이, 본 예의 도포, 현상 장치(1)는, 캐리어 블록(D1)과, 처리 블록(D2)과, 인터페이스 블록(D3)이 직선 형상으로 접속되어 있다. 인터페이스 블록(D3)에는 또한 노광 장치(D4)가 접속되어 있다. 이하, 블록(D1∼D3)의 배열 방향을 전후 방향, 캐리어 블록(D1)이 배치되어 있는 일단측을 앞쪽측으로 하여 설명을 행한다.
캐리어 블록(D1)은, 동일 로트의 웨이퍼(W)를 복수 매 수용한 FOUP(Front Opening Unified Pod) 등으로 이루어지는 캐리어(C)와, 도포, 현상 장치(1) 사이에서 웨이퍼(W)를 반입 및 반출하는 역할을 갖는다. 도 2에 도시된 바와 같이 캐리어 블록(D1)은, 캐리어(C)의 배치대(21)와, 캐리어(C)의 덮개를 개폐하는 개폐부(22)와, 캐리어(C)로부터 웨이퍼(W)를 취출하여 반송하기 위한 반송 아암(23)을 구비하고 있다.
도 1, 도 3에 도시된 바와 같이, 처리 블록(D2)은, 웨이퍼(W)에 액 처리를 행하는 제1∼제6 단위 블록(B1∼B6)이 아래로부터 순서대로 적층되어 있다. 설명의 편의상 웨이퍼(W)에 하층측의 반사 방지막을 형성하는 처리를 「BCT」, 웨이퍼(W)에 레지스트막을 형성하는 처리를 「COT」, 노광 후의 웨이퍼(W)에 레지스트 패턴을 형성하기 위한 처리를 「DEV」라고 각각 표현하고, 각 단위 블록(B1∼B6)을 BCT층(B1, B2), COT층(B3, B4), DEV층(B5, B6)이라고 표현하는 경우가 있다. 본 예에서는, 아래로부터 BCT층(B1, B2), COT층(B3, B4), DEV층(B5, B6)이 2층씩 쌓아 올려져 있다. 동종의 단위 블록에 있어서는, 서로 병행하여 웨이퍼(W)의 반송 및 처리가 행해진다.
이들 단위 블록을 대표하여, 도 2에는 COT층[B3(B4)]을 예시하고 있다. COT층[B3(B4)]에는, 캐리어 블록(D1)으로부터 인터페이스 블록(D3)으로 향하는 방향으로 연장되도록 반송 영역(31)이 형성되고, 이 상기 반송 영역(31)에는, 반송 아암[F3(F4)]이 설치되어 있다. 반송 아암[F3(F4)]은 본 예의 기판 반송 기구에 상당하며, COT층[B3(B4)] 내의 상류측의 처리 모듈로부터 웨이퍼(W)를 수취하고, 하류측의 처리 모듈 내의 웨이퍼(W)와 교환하기 위한 2장의 포크(제1 기판 유지체 및 제2 기판 유지체)를 구비하고 있다.
반송 영역(31)의 한쪽측(예컨대 앞쪽측에서 보아 왼쪽)의 측방에는 복수의 선반 유닛(U)으로 이루어지며, 레지스트막 도포 후의 가열 처리를 행하는 처리 모듈인 가열 모듈[PAB1∼PAB4(PAB5∼PAB8)]이 전후 방향으로 나란히 배치되어 있다. 또한, 상기 반송 영역(31)의 다른쪽측(예컨대 앞쪽측에서 보아 오른쪽)의 측방에는 회전하는 웨이퍼(W)의 표면에 레지스트액(도포액)을 포함하는 각종 약액을 공급하여 액 처리를 행하는 액 처리 모듈인 레지스트막 형성 모듈[COT1∼COT3(COT4∼COT6)]이 전후 방향으로 나란히 설치되어 있다.
여기서, 본 명세서에서는 도포, 현상 장치(1) 내에서 웨이퍼(W)가 놓여지는 장소를 모듈이라고 부르며, 놓여진 웨이퍼(W)에 대해 처리가 행해지는 장소를 처리 모듈이라고 부른다.
다른 단위 블록(B1, B2, B5 및 B6)은, 웨이퍼(W)에 공급하는 약액이 상이한 것을 제외하고, 단위 블록(B3, B4)과 거의 동일하게 구성된다. 단위 블록(B1, B2)은, 액 처리 모듈로서, 레지스트막 형성 모듈(COT) 대신에 반사 방지막 형성용의 도포액을 공급하는 반사 방지막 형성 모듈을 구비하고, 단위 블록(B5, B6)은, 현상액을 공급하는 현상 모듈을 구비한다. 도 3에서는 각 단위 블록(B1∼B6)의 반송 아암은 F1∼F6으로 나타내고 있다.
이들 단위 블록(B1∼B6)은, 각각, 복수 종류의 처리 모듈[예컨대 COT층[B3(B4)]은 가열 모듈(PAB)과 레지스트막 형성 모듈(COT)]을 구비하고 있다.
처리 블록(D2)에 있어서의 전방측에는, 각 단위 블록(B1∼B6)에 걸쳐 상하 방향으로 연장되는 타워(T1)와, 타워(T1)에 설치된 복수의 모듈 사이에서의 웨이퍼(W)의 전달을 행하기 위한 승강 가능한 전달 아암(32)이 설치되어 있다. 전달 아암(32)은, 단위 블록(B3, B4)에 웨이퍼(W)를 분배하여 반입하기 위한 기판 분배 기구로서의 역할도 수행하고 있다.
타워(T1)에는, 복수의 모듈이 상하 방향으로 서로 적층되어 설치되어 있으며, 이들 모듈 중, 각 단위 블록(B1∼B6)의 높이에 대응하여 설치되어 있는 전달 모듈(TRS)은, 각 단위 블록(B1∼B6) 내의 반송 아암(F1∼F6)과의 사이에서 웨이퍼(W)의 전달을 행할 때에 이용된다.
타워(T1)에 설치되어 있는 모듈의 구체예를 들면, 각 단위 블록(B1∼B6)과의 사이에서의 웨이퍼(W)를 전달할 때에 이용되는 전술한 전달 모듈(TRS), 웨이퍼(W)의 온도 조정을 행하는 온도 조절 모듈(CPL), 복수 매의 웨이퍼(W)를 일시적으로 보관하는 버퍼 모듈(BU), 웨이퍼(W)의 표면을 소수화하는 소수화 처리 모듈(ADH) 등이 있다. 설명을 간단히 하기 위해서, 상기 소수화 처리 모듈(ADH), 온도 조절 모듈(CPL), 버퍼 모듈(BU)에 대해서는 일부의 도시를 생략하고 있다.
또한 본 실시형태에서는, 타워(T1)와 단위 블록(B3, B4)[COT층(B3, B4)] 사이에서 웨이퍼(W)의 전달을 행할 때에 이용되는 전달 모듈(TRS)은, 처리 모듈인 온도 조절 모듈(CPL)로서의 기능도 겸비하고 있다. 도 3에는, COT층[B3(B4)]과의 사이에서 웨이퍼(W)의 전달 및 온도 조절을 행하는 온도 조절 모듈(CPL)을 각각 「SCPL1, SCPL2(SCPL3, SCPL4)」라고 기재하고 있다. COT층[B3(B4)]에 웨이퍼(W)를 분배하여 반입하는 관점에 있어서, 이들 온도 조절 모듈[SCPL1, SCPL2(SCPL3, SCPL4)]은, COT층[B3(B4)] 내의 레지스트막 형성 모듈[COT1∼COT3(COT4∼COT6)], 가열 모듈[PAB1∼PAB4(PAB5∼PAB8)]과 공통되는 단위 블록을 구성하고 있다.
도 2, 도 3에 도시된 바와 같이 인터페이스 블록(D3)은, 각 단위 블록(B1∼B6)에 걸쳐 상하 방향으로 연장되는 타워(T2, T3, T4)를 구비하고 있다. 인터페이스 블록(D3)에는, 타워(T2)와 타워(T3) 사이에서 웨이퍼(W)의 전달을 행하기 위한 승강 가능한 인터페이스 아암(41)과, 타워(T2)와 타워(T4) 사이에서 웨이퍼(W)의 전달을 행하기 위한 승강 가능한 인터페이스 아암(42)과, 타워(T2)와 노광 장치(D4) 사이에서 웨이퍼(W)의 전달을 행하기 위한 인터페이스 아암(43)이 설치되어 있다.
타워(T2)는, 전달 모듈(TRS), 노광 전의 복수 매의 웨이퍼(W)를 격납하여 체류시키는 버퍼 모듈(BU), 노광 후의 복수 매의 웨이퍼(W)를 격납하는 버퍼 모듈(BU), 및 웨이퍼(W)의 온도 조정을 행하는 온도 조절 모듈(CPL) 등이 서로 적층되어 구성되어 있으나, 타워(T1)의 경우와 마찬가지로, 버퍼 모듈(BU) 및 온도 조절 모듈(CPL)의 도시는 생략한다.
또한, 앞쪽측에서 보아 타워(T2)의 오른쪽에 배치되어 있는 타워(T3)에는, 노광 후의 웨이퍼(W)의 세정 처리를 행하는 복수 대의 노광 후 세정 모듈(PIR)이 상하 방향으로 적층되어 배치되어 있다. 한편, 타워(T2)의 왼쪽에 배치되어 있는 타워(T4)에는 노광 장치(D4)에 반입되기 전의 웨이퍼(W)의 이면 세정을 행하는 복수 대의 이면 세정 모듈(BST)이 상하 방향으로 적층되어 배치되어 있다. 이들 모듈의 기재에 대해서도 도시는 생략하고 있다.
이상에 설명한 구성을 구비한 도포, 현상 장치(1)는 제어부(6)와 메모리(7)를 갖는 컴퓨터를 구비하고 있다. 제어부(6)는 CPU(Central Processing Unit)(61)와 프로그램 저장부(62)로 이루어지며, 프로그램 저장부(62)에는 각 도포, 현상 장치(1)의 작용, 즉, 캐리어(C)로부터 웨이퍼(W)를 취출하고, 반송 경로를 따라 웨이퍼(W)를 반송하면서, 각 단위 블록(B1∼B6)에서 처리를 실행하며, 처리 후의 웨이퍼(W)를 캐리어(C)에 격납하기까지의 동작에 관련된 제어에 대한 단계(명령)군이 조합된 프로그램이 기록되어 있다. 이 프로그램은, 예컨대 하드 디스크, 컴팩트 디스크, 마그넷 옵티컬 디스크, 메모리 카드 등의 기억 매체에 저장되며, 거기로부터 컴퓨터에 인스톨된다. 한편 도 4에서는, 프로그램 저장부(62)와 후술하는 메모리(7)는 각각의 기억 매체로서 기재하고 있으나, 이들을 공통의 기억 매체에 의해 구성해도 좋다.
여기서 본 실시형태에 따른 도포, 현상 장치(1)는, 캐리어(C) 내에 수납되어 있는 웨이퍼(W)의 반송 및 처리에 이용하는 전(全) 모듈을 대상으로 한 전체 반송 스케줄에 기초하여 웨이퍼(W)의 반송 제어를 실행하는 기능을 구비하고 있다. 그리고, 일부의 단위 블록[COT층(B3, B4)과 온도 조절 모듈(SCPL1∼SCPL4)]에 대해서는, 개별의 웨이퍼(W)를 반입할 때마다, 상기 웨이퍼(W)의 체류 시간이 짧은 단위 블록(B3, B4)을 반송처로서 선택할 수 있도록, 단위 블록 개별의 개별 반송 스케줄에 기초하여 웨이퍼(W)의 반송 제어를 행한다.
한편, 웨이퍼(W)의 반송처인 단위 블록(B3, B4)의 선택에 관한 기재에 있어서는, 온도 조절 모듈(SCPL1, SCPL2)은, COT층(B3)에 포함되고, 온도 조절 모듈(SCPL3, SCPL4)은 COT층(B4)에 포함되어 있는 것으로 한다.
전술한 반송 제어를 실시하기 위해서, 본 실시형태의 프로그램 저장부(62)에는, 캐리어(C) 내의 각 웨이퍼(W)의 반송처 및 반송 순서[즉, 각 웨이퍼(W)의 반송 경로]를 시계열에 따라 배열한, 도포, 현상 장치(1) 전체의 반송 스케줄을 작성하는 스케줄러 프로그램(621)과, COT층(B3, B4)에서 웨이퍼(W)의 처리를 행할 때에, 개별의 COT층(B3, B4)에 대해 각 웨이퍼(W)의 반송 경로를 시계열에 따라 배열한 개별 반송 스케줄을 작성하는 개별 스케줄 작성 프로그램(622)과, 각 COT층(B3, B4)에 대해 작성된 개별 반송 스케줄에 기초하여, 웨이퍼(W)의 체류 시간이 최단이 되는 COT층(B3, B4)을 상기 웨이퍼(W)의 반입처로서 선택하는 단위 블록 선택 프로그램(623)과, 스케줄러 프로그램(621)이나 개별 스케줄 작성 프로그램(622)에 의해 작성된 각 반송 스케줄에 기초하여 웨이퍼(W)의 반송 기구를 가동시켜, 웨이퍼(W)의 반송 제어를 실행하는 반송 제어 프로그램(624)을 구비하고 있다.
또한 웨이퍼(W)의 반송 스케줄을 작성하기 위한 데이터로서, 메모리(7)에는 반송 레시피(72), 처리 레시피(71)가 기억되어 있다. 반송 레시피(72)는 캐리어(C)로부터 반출된 웨이퍼(W)가 도포, 현상 장치(1) 및 노광 장치(D4)에서 처리되어 원래의 캐리어(C)에 반입되기까지의 반송 경로를 설정하기 위한 정보가 설정되어 있다. 동종의 모듈이 복수 대 설치되어 있는 경우에는, 각 모듈을 식별하여 반송처를 선택하고, 도포, 현상 장치(1) 전체의 반송 스케줄을 작성할 수 있다. 또한, 반송 레시피(72)에 설정되어 있는 COT층(B3, B4) 내의 반송 경로는, 개별 반송 스케줄의 작성에도 활용할 수 있다.
처리 레시피(71)에는, 각 처리 모듈에서 실행되는 처리의 내용[예컨대 액 처리 모듈의 경우에는, 웨이퍼(W)의 회전 속도나 약액의 공급 시간 등, 가열 모듈이나 온도 조절 모듈(CPL)의 경우에는, 온도 설정값이나 온도 조절 시간 등]에 관한 정보가 설정되어 있다. 처리 레시피(71)는, 캐리어(C) 내의 웨이퍼(W)에 설정되어 있는 정보에 따라, 복수 종류 중에서 선택할 수 있다.
한편, 공장 내에서 반송되며, 각 처리 장치에서 처리가 실행되는 캐리어(C) 내의 웨이퍼(W)에는, 미리 도포, 현상 장치(1), 노광 장치(D4)에서 실행되는 처리의 내용이 설정되어 있다. 이 처리 내용을 관리하는 정보로서, 캐리어(C) 내의 웨이퍼(W)에는, 컨트롤 작업(CJ) 및 프로세스 작업(PJ)이 설정되어 있다. CJ는, 각 웨이퍼(W)에 대해 설정되는 PJ의 그룹 단위이며, 본 예에서는 로트마다 설정된다. PJ는, 각 웨이퍼(W)에 대해 실시되는 처리 레시피를 특정하는 정보 등이 설정된다.
예컨대 각 캐리어(C)는 웨이퍼(W)를 수평 자세로 유지하는 25단의 슬롯을 상하 방향으로 겹쳐 쌓은 구성으로 되어 있다. CJ에는, 각 CJ의 개별 번호인 ID와, 상기 ID를 갖는 CJ가 설정되는 캐리어(C)를 특정하는 정보가 포함된다.
각 CJ에는, 복수의 PJ를 설정하는 것이 가능하고, PJ에는, 각 PJ의 개별 번호인 ID와, 상기 ID를 갖는 PJ가 설정되는 웨이퍼(W)를 특정하는 정보(예컨대 도 7에 도시된 반송 스케줄의 「A01, A02, …」의 부호에 상당함)나 실시되는 처리 레시피(71)를 특정하는 정보가 포함된다. 각 PJ가 실시되는 웨이퍼(W)는, 캐리어(C)의 슬롯의 위치에 의해 특정된다.
이들 CJ나 PJ에 관한 정보는, 각 캐리어(C)나 그 내부에 격납된 웨이퍼(W)에 대해 개별적으로 설정되어 있고, 제어부(6)는, 공장 내의 장치를 관리하는 호스트 컴퓨터와의 통신 등에 의해 이들 정보를 취득한다.
이상에 설명한 구성을 구비하는 도포, 현상 장치(1)의 작용에 대해 설명한다. 처음에, 도포, 현상 장치(1)를 이용하여 실행되는 처리의 개요에 대해 설명해 둔다.
웨이퍼(W)는, 캐리어(C)로부터 로트마다 1장씩 반출되고, 반송 아암(23)에 의해, 처리 블록(D2)에 있어서의 타워(T1)의 전달 모듈(TRS0)에 반송된다. 전달 모듈(TRS0)의 웨이퍼(W)는, 전달 아암(32)에 의해, 전달 모듈(TRS1, TRS2)을 통해 BCT층(B1, B2)에 분배된다.
BCT층(B1, B2) 내에 반입된 웨이퍼(W)는, 반사 방지막 형성 모듈→가열 모듈→TRS1(TRS2)의 순으로 반송되면서 처리가 행해지고, 계속해서 전달 아암(32)에 의해, 온도 조절 모듈(SCPL1∼SCPL4)에서 온도 조정이 행해진 후, COT층(B3, B4)에 분배된다.
COT층(B3, B4) 내에 반입된 웨이퍼(W)는, 레지스트막 형성 모듈→가열 모듈→타워(T2)의 전달 모듈(TRS)의 순으로 반송되면서 처리가 행해진다.
타워(T2)의 전달 모듈(TRS)에 반입된 웨이퍼(W)는, 도시하지 않은 버퍼 모듈(SBU)에 반입된 후, 인터페이스 아암(42)에 의해 타워(T4)의 이면 세정 모듈(BST)에 반입되어 이면 세정이 행해진다. 이면 세정 후의 웨이퍼(W)는, 각 인터페이스 아암(42, 41, 43)에 의해 타워(T2)의 온도 조절 모듈(CPL)(도시하지 않음)을 통해 노광 장치(D4)에 반입된다.
노광 후의 웨이퍼(W)는, 인터페이스 아암(43, 41)에 의해 타워(T2)의 전달 모듈(TRS)→타워(T3)의 노광 후 세정 모듈(PIR)에 반입되고, 세정이 행해진 후, 타워(T2)의 전달 모듈(TRS5, TRS6)을 통해 DEV층(B5, B6)에 분배된다.
DEV층(B5, B6)에 반입된 웨이퍼(W)는, 가열 모듈→현상 모듈→가열 모듈→타워(T1)의 전달 모듈(TRS)의 순으로 반송되면서 처리가 행해지고, 반송 아암(23)을 통해 캐리어(C)로 되돌아간다.
캐리어(C) 내의 각 웨이퍼(W)에 대해 전술한 처리를 실행할 때에, 웨이퍼(W)를 각 모듈에 반송하는 반송 제어의 내용에 대해 도 5∼도 16을 참조하면서 설명한다.
처음에, 처리 대상인 웨이퍼(W)를 수납한 캐리어(C)가 캐리어 블록(D1)의 배치대(21)에 배치되면(도 5의 스타트), 제어부(6)는 외부의 호스트 컴퓨터로부터 웨이퍼(W)의 처리에 관한 정보(CJ 및 PJ)를 취득한다. 제어부(6)는, PJ에 설정되어 있는 정보에 기초하여 상기 웨이퍼(W)에 실행되는 처리 레시피(71)를 선택하고, 이 처리 레시피(71)에 설정되어 있는 처리를 실행 가능한 처리 모듈을 선택한다. 그리고, 이들 처리 모듈을 포함하며, 각 처리 모듈에 반입될 때까지 웨이퍼(W)가 통과하는 전달 모듈(TRS)이나 버퍼 모듈(BU) 등을 포함한 반송 레시피(72)를 선택하고, 이 반송 레시피(72)에 기초하여 각 웨이퍼(W)의 반송 경로를 결정한다.
이렇게 해서 로트 내의 웨이퍼(W)에 대해 반송 경로를 결정하고, 각 웨이퍼(W)의 반송처 및 반송 순서를 시간 경과에 따라 배열하면, 도 7에 개요를 나타낸 바와 같이 상기 로트에 관한 도포, 현상 장치(1)의 전체 반송 스케줄이 작성된다(도 5의 단계 S101).
여기서 도 7∼도 16에 도시된 각 반송 스케줄 중의 좌우 방향의 열은 반송처인 모듈을 나타내고, 상하 방향의 행은 각 반송 단계를 나타내고 있으며, 칼럼 내에는 각 모듈에 배치되어 있는 웨이퍼(W)의 식별 부호가 기재되어 있다. 본 예의 반송 단계는 10초 단위로 하방측의 행을 향해 진행한다.
여기서, 본 실시형태에 따른 도포, 현상 장치(1)는, COT층(B3, B4)[타워(T1)의 온도 조절 모듈(SCPL1∼SCPL4)을 포함함. 이하 동일함]에 있어서의 웨이퍼(W)의 반송 제어에 대해서는, 미리 작성한 전체 반송 스케줄을 이용하지 않고, 각 웨이퍼(W)를 반입할 때에 최적인 반입처를 판단하고 있다. 이 때문에, 도 7에 도시된 전체 반송 스케줄 중, 파선으로 둘러싼 COT층(B3, B4)의 반송 스케줄 부분은, COT층(B3, B4)보다도 후단의 각 모듈에 있어서의 반송 스케줄을 작성하기 위한 모의적인 반송 스케줄로서 기능하고 있다.
도포, 현상 장치(1)의 전체 반송 스케줄을 작성했다면, 상기 전체 반송 스케줄에 기초하여 웨이퍼(W)를 반송하고, 각 처리 모듈에서 웨이퍼(W)의 처리를 실행한다. 한편, COT층(B3, B4)으로의 웨이퍼(W)의 반입, 및 처리는, 각 웨이퍼(W)의 반입시에 작성한 개별 반송 스케줄에 기초하여 실행된다(단계 S102).
이 개별 반송 스케줄을 작성하여, 최적의 COT층(B3, B4)을 선택하는 동작의 흐름에 대해 도 6을 참조하면서 설명한다.
처음에, 캐리어 내의 웨이퍼(W)의 처리가 개시되면(스타트), 미리 작성된 전체 반송 스케줄에 기초하여 웨이퍼(W)를 반송하고, 각 처리 모듈에서 처리를 실행한다(단계 S201).
그리고, COT층(B3, B4)에 반입되는 웨이퍼(W)가 있다면(단계 S202; YES), 양 COT층(B3, B4)의 처리 모듈[SCPL1∼4, 레지스트막 형성 모듈(COT1∼COT6), 가열 모듈 (PAB1∼PAB8)]의 가동 상황을 파악한다(단계 S203). 파악하는 가동 상황의 구체예로서는, 처리 모듈의 사용 상황이나, 상기 웨이퍼(W)의 처리 레시피(71)에 설정되어 있는 처리를 실행할 수 있는지의 여부 등의 정보를 들 수 있다.
계속해서, 이들 취득한 가동 정보, 및 웨이퍼(W)에 대해 선택된 반송 레시피(72) 등에 기초하여, 각 COT층(B3, B4)에서 실행 가능한 개별 반송 스케줄을 작성한다(단계 S204). 개별 반송 스케줄을 작성했다면, 각 COT층(B3, B4)에 웨이퍼(W)가 반입되고 나서 반출되기까지의 체류 시간을 산출하고(단계 S205), 체류 시간이 짧은 COT층(B3, B4)을 상기 웨이퍼(W)의 반입처로서 선택한다(단계 S206). 그리고, 선택된 COT층(B3, B4)에 상기 웨이퍼(W)를 반입하고, 개별 반송 스케줄에 기초하여 웨이퍼(W)의 반송, 처리를 실행한다(단계 S207).
이상에 서술한 COT층(B3, B4)의 가동 상황을 취득하는 동작으로부터, 개별 반송 스케줄을 작성하여 각 웨이퍼(W)의 반입, 처리를 행하기까지의 구체적인 동작 내용에 대해, 도 8∼도 16을 참조하면서 설명한다.
이제, 도 8에 도시된 바와 같이, 「A01∼A05」까지의 5장의 웨이퍼(W)가 COT층(B3, B4)에 분배되어 반입되어 있다고 하자. 이 5장째의 「A05」가 COT층(B3)측의 온도 조절 모듈(SCPL1)에 반입된 직후의 「반송 단계 6」(도 8에 기재한 칼럼을 회색으로 빈틈없이 칠하여 나타냄. 이하 도 10, 도 12, 도 14에 있어서 동일함)에서, 6장째의 「A06」의 웨이퍼(W)의 반입처를 결정하는 경우에 대해 생각한다.
먼저, 선행하여 반입된 웨이퍼(W)에 의해 각 처리 모듈이 언제까지 점유될지 등의 처리의 진행 상황이나, 사용할 수 없는 처리 모듈의 유무에 관한 정보가 취득되고, 이들의 가동 상황에 기초하여 개별 스케줄이 작성된다.
도 9의 (a), 도 9의 (b)에 도시된 바와 같이, 「반송 단계 6」에서 「A06」의 웨이퍼(W)를 반입한 경우의 개별 반송 스케줄은, COT층(B3, B4)의 양방에 대해 작성된다. 즉, 도 9의 (a)에 도시된 COT층(B3)에서는, 「A01, A03」의 웨이퍼(W)에 대한 레지스트막의 도포가 60초간 행해진 후, 이들 웨이퍼(W)가 순차, 가열 모듈(PAB1∼PAB3)에 반입되어 처리되고(80초간), 타워(T2)의 전달 모듈(TRS)에 반송된다.
또한, 온도 조절 모듈(SCPL1)에서 온도 조절이 행해지고 있는 「A05」의 웨이퍼(W)는, 20초간, 온도 조절이 행해진 후, 반입 가능한 처리 모듈에 반입되고, 선행의 웨이퍼(W)와 동일한 처리가 행해진 후, 타워(T2)의 전달 모듈(TRS)에 반송된다. 여기서, 사전에 파악한 가동 상황에 대해, 개별 반송 스케줄에서 새롭게 추가된 반송 단계에 있어서의 웨이퍼(W)의 배치 위치는, 칼럼을 회색으로 빈틈없이 칠하여 나타내고 있다(이하, 도 11, 도 13, 도 15에 있어서 동일함). 또한, 각 처리 모듈에 있어서의 처리 시간은, 일례를 나타낸 것이며, 웨이퍼(W)의 반송 동작은 충분히 빠르고, 반송에 기인하는 처리의 대기 시간은 발생하지 않는 것으로 하였다. 또한, 각 모듈에서 웨이퍼(W)의 교체 동작에 필요한 시간은 처리 시간의 내수(內數)로서 나타내었다.
한편, 웨이퍼(W)의 반송 시간이 율속이 되는 경우에는, 처리 모듈 사이의 웨이퍼(W)의 반송에 필요한 시간으로부터, 상기 반송과 병행하여 처리 모듈 내에서 다른 웨이퍼(W)의 처리가 행해지고 있는 시간을 제하고, 반송에만 필요한 시간[처리 모듈이 웨이퍼(W)의 반송을 기다리고 있는 시간]을 가미하여 체류 시간을 산출하면 된다.
이와 같이, 선행하는 웨이퍼(W)에 대한 반송 스케줄이 작성되면, 다음에 반입되는 「A06」의 웨이퍼(W)의 반송 스케줄도 결정된다. 즉, 도 9의 (a)에 도시된 바와 같이, 선행하는 웨이퍼(W)의 처리가 행해지고 있지 않은 온도 조절 모듈(SCPL2)에 반입된 후, 레지스트막 형성 모듈(COT1∼COT3)에서 선행하는 웨이퍼(W)의 처리가 끝나는 것을 10초간 기다린다. 계속해서, 가장 빠르게 처리가 종료된 레지스트막 형성 모듈(COT1)에 상기 웨이퍼(W)를 반입하여 레지스트막의 도포를 행한 후, 아직 처리가 개시되어 있지 않은 가열 처리 모듈(PAB4)에 반입하여 가열 처리를 행한다. 이 결과, 온도 조절 모듈(SCPL2)에 반입하고 나서, 타워(T2)의 전달 모듈(TRS)에 전달하기까지의 「A06」의 웨이퍼(W)의 체류 시간은 170초인 것이 특정된다.
여기서 도 9, 도 11, 도 13, 도 15의 각 도면에서는, 새롭게 반입되는 웨이퍼(W)의 각 반송 단계에 있어서의 배치 위치는, 칼럼을 회색으로 빈틈없이 칠하고, 테두리 선을 굵은 선으로 나타내고 있다.
한편, 도 9의 (b)에 도시된 바와 같이 다른쪽측의 COT층(B4)에 대해서도 동일한 수법으로 개별 반송 스케줄을 작성한다. 이 결과, 온도 조절 모듈(SCPL3)에서 온도 조절을 끝낸 「A06」의 웨이퍼(W)를 레지스트막 형성 모듈(COT6)에 반입할 때의 대기 시간이 없기 때문에, 상기 COT층(B4)에 있어서의 「A06」의 웨이퍼(W)의 체류 시간은 160초인 것이 특정된다.
따라서 「A06」의 웨이퍼(W)는, 체류 시간이 짧은 COT층(B4)에 반입되고, 도 9의 (b)의 개별 반송 스케줄에 기초하여 선행하는 「A02, A04」 및 새롭게 반입되는 「A06」의 웨이퍼(W)의 반송 제어가 행해진다. 또한, 다른쪽측의 COT층(B3)에 있어서는, 「A05」의 웨이퍼(W)의 반입시에 작성된 개별 반송 스케줄에 기초하는 웨이퍼(W)의 반송 제어가 계속된다.
한편, 전술한 수법으로 구한 양 COT층(B3, B4)의 체류 시간이 동일한 경우에는, 예컨대, 하나 앞의 웨이퍼(W)가 반입된 COT층(B3, B4)과는 반대측의 COT층(B4, B3)을 선택하는 등, 상위의 선택룰을 정해 두면 된다. 또한, 1장째의 웨이퍼(W)의 반입시에는, 전술한 전체 반송 스케줄에 기초하여 반입처인 COT층(B3, B4)을 선택하면 된다.
계속해서, 도 10, 도 11의 (a), 도 11의 (b)에 도시된 바와 같이, 「A07」의 웨이퍼(W) 등, 후속의 웨이퍼(W)에 대해 순차, 개별 반송 스케줄을 작성한다. 그리고, 새롭게 웨이퍼(W)가 반입되는 경우에는 개별 반송 스케줄을 갱신하면서 각 COT층(B3, B4)에 반입된 웨이퍼(W)의 반송 제어, 및 각 처리 모듈 내에서의 처리를 실행한다.
이 결과, COT층(B3, B4) 내의 처리 모듈측에 트러블 등이 발생하고 있지 않은 조건하에서, 개별 반송 스케줄에 기초하여 COT층(B3, B4)에 웨이퍼(W)를 분배해 가면, 도 7의 전체의 반송 스케줄 중에 파선으로 둘러싸서 나타낸 모의의 반송 스케줄이 실현되게 된다.
다음으로, 웨이퍼(W)의 처리를 행하고 있는 도중에, 트러블 등의 발생에 의해 COT층(B3, B4) 내의 일부의 처리 모듈을 사용할 수 없게 된 경우의 동작에 대해 설명한다.
도 12∼도 15에는, 도 8∼도 11을 이용하여 설명한 상태로부터 계속해서 동일한 순서로 웨이퍼(W)의 반입을 실행하고, 「A12」의 웨이퍼(W)의 처리를 실행하기 직전[「A06」의 웨이퍼(W)의 처리의 종료 직후]의 「반송 단계 14」에서 레지스트막 형성 모듈(COT6)을 사용할 수 없게 되는 경우의 동작을 도시하고 있다.
이 예에 있어서, 선행해서 처리되어 있는 「A06」의 웨이퍼(W)의 처리에 영향을 주지 않는 타이밍에서 레지스트막 형성 모듈(COT6)을 사용할 수 없게 되는 것을 전제로 한 것은, 처리가 중단된 웨이퍼(W)의 취급에 관한 설명을 생략하기 위함이다.
만일, 어떤 웨이퍼(W)의 처리 도중에 처리 모듈을 사용할 수 없게 된 경우에는, 처리가 중단된 웨이퍼(W)를 회수하거나, 재처리를 행하는 동작이 더해지는 것 외에는, 웨이퍼(W)의 반입처를 결정하는 동작에 차이는 없다.
이제, 도 12에 도시된 「A12」의 웨이퍼(W)의 반입처를 결정할 때에, 가동 정보를 취득한 결과, 예컨대 처리액의 부족 등에 의해 COT층(B4)의 레지스트막 형성 모듈(COT6)이, 「A06」의 처리 완료 후의 「반송 단계 14」의 타이밍에서 사용할 수 없게 되는 것을 알았다고 하자. 도 12에는, 레지스트막 형성 모듈(COT6)을 사용할 수 없게 되어 있는 상태를 사선의 해치(hatch)로 나타내고 있다[도 13의 (b), 도 14, 도 15의 (b), 도 16에 있어서 동일함).
이 경우에 있어서도 전술한 예와 마찬가지로 가동 상황을 취득한 결과에 기초하여 양 COT층(B3, B4)에 「A12」의 웨이퍼(W)를 반입한 경우의 개별 반송 스케줄을 작성한다. 그 결과, COT층(B3)에 있어서의 「A12」의 웨이퍼(W)의 체류 시간은 170초였다[도 13의 (a)].
한편, 레지스트막 형성 모듈(COT6)을 사용할 수 없는 COT층(B3)에 「A12」의 웨이퍼(W)를 반입한 경우에는, 온도 조절 모듈(SCPL4)에서 온도 조절을 행한 후, 레지스트막 형성 모듈(COT4)에서 상기 웨이퍼(W)의 처리가 개시 가능하게 될 때까지 20초의 대기 시간이 발생한다. 이 결과, COT층(B4)에 있어서의 「A12」의 웨이퍼(W)의 체류 시간은 180초가 되고[도 13의 (a)], 상기 웨이퍼(W)의 반입처로서는 체류 시간이 짧은 COT층(B3)이 선택된다. 따라서 COT층(B3)에는, 「A11, A12」의 웨이퍼(W)가 연속해서 반입되게 된다. 한편, 후술하는 도 16에 도시된 바와 같이, COT층(B3)에의 「A12」의 웨이퍼(W)의 실제의 반입 타이밍은, 도 13의 (a)에 도시되어 있는 「반송 단계 14」의 대기 시간분만큼 늦춰서 실행하여, 전달 아암(32)의 부하를 평준화하고 있다.
계속해서 도 14, 도 15의 (a), 도 15의 (b)에 도시된 바와 같이, 이어지는 「A13」의 웨이퍼(W)에 대해서도 개별 반송 스케줄을 작성하고, 체류 시간을 비교한 결과, 상기 웨이퍼(W)의 반입처로서 COT층(B3)이 선택된다.
이렇게 해서 후속의 웨이퍼(W)에 대해 순차, 개별 반송 스케줄의 작성, 반송처인 COT층(B3, B4)의 선택을 행하면, 도 16에 도시된 바와 같이 한쪽측의 COT층(B3)에는 「A11→A12→A14→A16→A17→…」의 순으로 웨이퍼(W)가 반입되고, 다른쪽측의 COT층(B4)에는 「A10→A13→A15→A18→…」의 순으로 웨이퍼(W)가 반송된다.
이 결과, 레지스트막 형성 모듈(COT6)을 사용할 수 없게 된 후에는, 미리 작성한 모의의 반송 스케줄(도 7 중에 파선으로 둘러싸서 나타내고 있음)과는 상이한 COT층(B3, B4)을 선택하는 개별 반송 스케줄에 기초하여 반송 제어가 실행된다. 이들 개별 반송 스케줄은, COT층(B3, B4)에의 웨이퍼(W)의 반입 동작을 실행할 때마다 작성되며, 그 때마다, COT층(B3, B4)에 있어서의 웨이퍼(W)의 체류 시간이 짧은 개별 반송 스케줄이 선택되고 있다. 따라서, 캐리어(C) 내의 웨이퍼(W)를 순차, 처리하고 있는 도중에, 일부의 처리 모듈을 사용할 수 없게 되는 등 한 경우라도, COT층(B3, B4)의 가동 상황에 따라 최적의[단위 시간당의 웨이퍼(W)의 처리 매수가 많음] 반송 제어를 실현할 수 있다.
여기서 가동 상황에 따라 반송 스케줄이 변화하는 COT층(B3, B4)의 후단측의 처리 모듈의 웨이퍼(W) 반송에 대해 서술해 둔다. 미리 작성한 전체의 반송 스케줄(도 7)은, 각 웨이퍼(W)를 식별하여 실행되기 때문에, 타워(T2)의 전달 모듈(TRS)에 반송된 웨이퍼(W)는, 이 반송 스케줄에 기초하여 각 처리 모듈에 반송되고, 처리가 행해진다.
예컨대 도 7의 반송 스케줄에서 타워(T2)의 전달 모듈(TRS)에 「A01∼A12」의 웨이퍼(W)가 전달되는 경우와, 도 16의 개별 반송 스케줄의 실행 결과에 있어서 동(同) 전달 모듈(TRS)에 이들 웨이퍼(W)가 전달되는 경우를 비교한다. 이들 예에서는, 레지스트막 형성 모듈(COT6)을 사용할 수 없게 되고 나서 반입된 「A12∼A25」의 웨이퍼(W)가 전달되는 전달 모듈(TRS)에 배치되는 타이밍이 늦어지거나, 전달되는 선반의 위치가 변화하고 있다.
그러나, 「A12∼A25」가 전달 모듈(TRS)에 전달되는 순서의 엇갈림[예컨대 「A12」의 웨이퍼(W)보다도 빨리 「A13」의 웨이퍼(W)가 전달 모듈(TRS)에 전달되는 현상]은 발생하지 않는다. 따라서, 「A01∼A25」의 번호순으로 웨이퍼(W)를 처리하도록 작성되어 있는 전체 반송 스케줄에 기초하여, 타워(T2)의 전달 모듈(TRS)에 전달된 웨이퍼(W)를 반송해 가면, 각 웨이퍼(W)에 대해 정확히 처리를 행할 수 있다.
한편, 도 12∼도 16에서는, 1대의 레지스트막 형성 모듈(COT6)을 사용할 수 없게 되는 경우를 예로 들어 설명을 행하였다. 그러나 처리 모듈[온도 조절 모듈(SCPL1∼SCPL4), 레지스트막 형성 모듈(COT1∼COT6), 가열 모듈(PAB1∼PAB8)]의 종류나 대수가 상이한 경우라도 동일한 순서에 의해 COT층(B3, B4)의 선택을 행할 수 있다.
이렇게 해서, 캐리어 내의 전 웨이퍼(W)에 대해 반송, 처리를 행하고(도 6의 단계 S201, 203∼207), COT층(B3, B4)에 반입해야 할 웨이퍼(W)가 없어지면(단계 S202; NO), 웨이퍼(W)의 반입처의 선택에 관한 동작을 끝낸다(엔드). 그리고, 도포, 현상 장치(1) 내의 전 웨이퍼(W)에 관한 처리를 실행하고, 처리된 웨이퍼(W)를 원래의 캐리어(C)로 되돌린다(도 5의 엔드).
본 실시형태에 따른 도포, 현상 장치(1)에 따르면 이하의 효과가 있다. 처리 모듈의 종류[온도 조절 모듈(SCPL1∼4), 레지스트막 형성 모듈(COT1∼COT6), 가열 모듈(PAB1∼PAB8)]가 공통되는 복수의 단위 블록인 COT층(B3, B4)[온도 조절 모듈(SCPL1∼4)을 포함함] 중 어느 하나에 웨이퍼(W)를 반입하여 처리를 행할 때에, 상기 웨이퍼(W)를 각 COT층(B3, B4)에 반입한 경우의 개별 반송 스케줄을 작성하고, 그 결과에 기초하여 웨이퍼(W)의 체류 시간이 최단이 되는 COT층(B3, B4)을 선택한다. 이 결과, 각 COT층(B3, B4)의 가동 상황에 따라 유연하고 효율적인 웨이퍼(W)의 반송을 행할 수 있다.
여기서 도 6∼도 16을 이용한 수법에 의해 선택되는 단위 블록은 COT층(B3, B4)에 한정되지 않는다. 예컨대 BCT층(B1, B2)의 선택이나 DEV층(B5, B6)의 단위 블록의 각 조(組)에 웨이퍼(W)를 반입할 때에 개별 스케줄을 작성하고, 웨이퍼(W)의 체류 시간이 최단이 되는 반입처를 선택해도 좋다. 또한, 미리 도포, 현상 장치(1) 전체의 반송 스케줄을 작성하는 것도 필수 요건이 아니며, 예컨대 도 17에 도시된 바와 같이 BCT층(B1, B2), COT층(B3, B4), DEV층(B5, B6)의 단위 블록의 각 조에 웨이퍼(W)가 반입되는 (1)∼(3)의 타이밍에서 개별 스케줄을 작성하여 반송처를 결정해도 좋다.
또한, 도 12∼도 16을 이용하여 설명한 일부의 처리 모듈[본 예에서는 레지스트막 형성 모듈(COT6)]을 사용할 수 없게 되는 경우의 COT층(B3, B4)의 선택 동작은, 트러블 발생시의 대응으로서 실행되는 경우에 한정되지 않는다. 예컨대, 공통의 캐리어(C) 내에 복수의 로트가 설정되고, 「W01∼W11」의 웨이퍼(W)와, 「W12∼W25」의 웨이퍼(W)에서 처리의 내용이 상이한 경우 등에도 동일한 동작으로 COT층(B3, B4)을 선택할 수 있다. 예컨대 레지스트막 형성 모듈(COT6)은 「W12∼W25」의 웨이퍼(W)에 대해 행해지는 처리를 실행하는 기능을 구비하고 있지 않은 경우에는, 레지스트막 형성 모듈(COT6)을 제외하고 개별 반송 스케줄이 작성되며, COT층(B3, B4)의 선택이 행해지게 된다.
이 외에, 웨이퍼(W)마다 개별 반송 스케줄을 작성하여 반송처의 선택이 행해지는 단위 블록의 구성이나 각 단위 블록에 설치되는 처리 모듈의 대수나 종류는 적절하게 변경해도 좋다. 예컨대, COT층(B3, B4) 내에 각각 2대씩 레지스트막 형성 모듈(COT1∼COT)을 설치하고, 또한 레지스트막의 상층에 보호막을 형성하는 액 처리 모듈인 보호막 형성 모듈(ITC1∼ITC4)을 2대씩 설치해도 좋다. 또한, BCT층(B1, B2)을 설치하는 대신에 2층의 ITC층을 설치하고, 이들 ITC층에 대한 웨이퍼(W)의 반입처를 선택하는 판단을 행해도 좋다.
나아가서는, 복수 중에서 선택되는 단위 블록의 수도 2개에 한정되는 것은 아니다. 예컨대 3조 이상의 단위 블록이 설치되어 있는 경우에 있어서도, 각 단위 블록에 대한 개별 반송 스케줄을 작성하고, 웨이퍼(W)의 체류 시간이 가장 짧은 단위 블록이 웨이퍼(W)의 반송처로서 선택되게 된다.
이들에 더하여, 단위 블록은 상하로 층 형상으로 적층되어 있는 경우에 한정되지 않는다. 예컨대 BCT층의 단위 블록(B1, B2)과, COT층의 단위 블록(B3, B4)과, DEV층의 단위 블록(B5, B6)을 구비하는 경우에 있어서, 동종의 단위 블록끼리가 인접하도록 이들 단위 블록을 가로 방향으로 배열해도 좋다.
B1, B2: BCT층의 단위 블록 B3, B4: COT층의 단위 블록
B5, B6: DEV층의 단위 블록 F1∼F6: 반송 아암
COT1∼COT6: 레지스트막 형성 모듈 PAB1∼PAB8: 가열 모듈
SCPL1∼SCPL4: 온도 조절 모듈 W: 웨이퍼
1: 도포, 현상 장치 32: 전달 아암
61: CPU 62: 프로그램 저장부
621: 스케줄러 프로그램 622: 개별 스케줄 작성 프로그램
623: 단위 블록 선택 프로그램 624: 반송 제어 프로그램
7: 메모리

Claims (11)

  1. 기판이 복수 매 수납된 캐리어로부터 취출된 기판에 대해 레지스트막을 포함하는 도포막을 형성하고, 노광 후의 기판에 대해 현상을 행하는 도포, 현상 장치에 있어서,
    노광 전의 기판에 대해 도포막을 형성하거나 또는 노광 후의 기판에 대해 현상을 행하기 위한 복수 종류의 처리 모듈을 각각 구비하고, 서로 동일한 처리를 행하는 복수의 단위 블록과,
    상기 복수의 단위 블록마다 설치되고, 상기 복수 종류의 처리 모듈 사이에서 미리 결정된 순서로 기판의 반송을 행하기 위한 기판 반송 기구와,
    상기 복수의 단위 블록 사이에서 기판을 분배하여 반입하기 위한 기판 분배 기구와,
    상기 기판 분배 기구에 의해 기판을 분배하기 전에, 분배의 대상인 하나의 기판을 상기 복수의 단위 블록의 각각에 반입한 경우에, 단위 블록마다 단위 블록 내의 상황에 따라 상기 하나의 기판에 대한 반송 경로를 시계열에 따라 배열한 개별 반송 스케줄을 작성하는 단계와, 각 단위 블록에 대응하는 개별 반송 스케줄에 기초하여 상기 하나의 기판이 단위 블록 내에 반입되고 나서 반출되기까지의 체류 시간을 구하는 단계와, 상기 기판 분배 기구에 의해, 상기 체류 시간이 최단인 단위 블록에 상기 하나의 기판을 반입하고, 상기 단위 블록에 대해 작성한 개별 반송 스케줄에 기초하여 기판을 반송하는 단계를 실행하도록 제어 신호를 출력하는 제어부를 구비한 것을 특징으로 하는 도포, 현상 장치.
  2. 제1항에 있어서, 상기 복수 종류의 처리 모듈은, 노광 전의 기판에 대해 도포액을 도포하거나 또는 노광 후의 기판에 대해 현상액을 공급하는 액 처리 모듈과, 기판을 가열하는 가열 모듈을 포함하고, 상기 액 처리 모듈 및 가열 모듈의 각각은, 동일한 처리 모듈이 복수 준비되어 복수의 처리 모듈 중에서 선택할 수 있도록 구성되어 있는 것을 특징으로 하는 도포, 현상 장치.
  3. 제1항 또는 제2항에 있어서, 상기 기판 반송 기구는, 상류측의 처리 모듈로부터 기판을 수취하고, 상기 기판과 하류측의 처리 모듈 내의 기판을 교환하도록 제1 기판 유지체 및 제2 기판 유지체를 구비하고 있는 것을 특징으로 하는 도포, 현상 장치.
  4. 제1항 또는 제2항에 있어서, 상기 단위 블록 외의 다른 처리 모듈을 구비하고, 상기 캐리어 내의 기판은, 상기 단위 블록 내의 처리 모듈과 다른 처리 모듈에 미리 설정된 순서로 반송되어 처리가 행해지며,
    상기 제어부는, 상기 캐리어 내의 각 기판에 대해 상기 단위 블록 내의 처리 모듈 및 다른 처리 모듈에 대한 기판의 반송 경로를 시계열에 따라 배열한 전체 반송 스케줄을 미리 작성하는 단계와, 상기 체류 시간이 최단인 단위 블록에 하나의 기판을 반입할 때에, 상기 전체 반송 스케줄에 포함되는 단위 블록의 반송 스케줄을 대신해서, 상기 최단의 단위 블록에 대한 개별 반송 스케줄에 기초하여 기판을 반송하는 단계를 실행하도록 제어 신호를 출력하는 것을 특징으로 하는 도포, 현상 장치.
  5. 제1항 또는 제2항에 있어서, 서로 상이한 일련의 처리를 실행하기 위해서, 상기 복수의 단위 블록이 복수 조(組) 설치되고, 상기 캐리어 내의 기판은, 각 조의 단위 블록에 미리 설정된 순서로 반송되어 처리가 행해지며,
    상기 제어부는, 각 조의 단위 블록마다 상기 각 단계를 실행하도록 제어 신호를 출력하는 것을 특징으로 하는 도포, 현상 장치.
  6. 제1항 또는 제2항에 있어서, 상기 복수의 단위 블록은, 서로 상하로 적층되어 있는 것을 특징으로 하는 도포, 현상 장치.
  7. 기판이 복수 매 수납된 캐리어로부터 취출된 기판에 대해 레지스트막을 포함하는 도포막을 형성하고, 노광 후의 기판에 대해 현상을 행하는 도포, 현상 방법에 있어서,
    노광 전의 기판에 대해 도포막을 형성하거나 또는 노광 후의 기판에 대해 현상을 행하기 위한 복수 종류의 처리 모듈을 각각 구비하고, 서로 동일한 처리를 행하는 복수의 단위 블록을 이용하여,
    상기 복수의 단위 블록 사이에서 기판을 분배하여 반입하기 전에, 분배의 대상인 하나의 기판을 상기 복수의 단위 블록의 각각에 반입한 경우에, 단위 블록마다 단위 블록 내의 상황에 따라 상기 하나의 기판에 대한 반송 경로를 시계열에 따라 배열한 개별 반송 스케줄을 작성하는 공정과,
    각 단위 블록에 대응하는 개별 반송 스케줄에 기초하여 상기 하나의 기판이 단위 블록 내에 반입되고 나서 반출되기까지의 체류 시간을 구하는 공정과,
    상기 체류 시간이 최단인 단위 블록에 상기 하나의 기판을 반입하고, 상기 단위 블록에 대해 작성한 개별 반송 스케줄에 기초하여 기판을 반송하는 공정을 포함하는 것을 특징으로 하는 도포, 현상 방법.
  8. 제7항에 있어서, 상기 복수 종류의 처리 모듈은, 노광 전의 기판에 대해 도포액을 도포하거나 또는 노광 후의 기판에 대해 현상액을 공급하는 액 처리 모듈과, 기판을 가열하는 가열 모듈을 포함하고, 상기 액 처리 모듈 및 가열 모듈의 각각은, 동일한 처리 모듈이 복수 준비되어 복수의 처리 모듈 중에서 선택할 수 있도록 구성되어 있는 것을 특징으로 하는 도포, 현상 방법.
  9. 제7항 또는 제8항에 있어서, 상기 캐리어 내의 기판은, 상기 단위 블록 내의 처리 모듈과, 상기 단위 블록 외의 다른 처리 모듈에 미리 설정된 순서로 반송되어 처리가 행해지고,
    상기 캐리어 내의 각 기판에 대해 상기 단위 블록 내의 처리 모듈 및 다른 처리 모듈에 대한 기판의 반송 경로를 시계열에 따라 배열한 전체 반송 스케줄을 미리 작성하는 공정과,
    상기 체류 시간이 최단인 단위 블록에 하나의 기판을 반입할 때에, 상기 전체 반송 스케줄에 포함되는 단위 블록의 반송 스케줄을 대신해서, 상기 최단의 단위 블록에 대한 개별 반송 스케줄에 기초하여 기판을 반송하는 공정을 포함하는 것을 특징으로 하는 도포, 현상 방법.
  10. 제7항 또는 제8항에 있어서, 서로 상이한 일련의 처리를 실행하기 위해서, 상기 복수의 단위 블록을 복수 조 이용하고, 상기 캐리어 내의 기판은, 각 조의 단위 블록에 미리 설정된 순서로 반송되어 처리가 행해지며,
    상기 각 조의 단위 블록마다 상기 각 공정이 실행되는 것을 특징으로 하는 도포, 현상 방법.
  11. 기판에 대해 레지스트막을 포함하는 도포막을 형성하고, 노광 후의 기판에 대해 현상을 행하는 도포, 현상 장치에 이용되는 컴퓨터 프로그램을 저장한 기억 매체로서, 상기 프로그램은 제7항 또는 제8항에 기재된 도포, 현상 방법을 실행하기 위해서 단계가 조합되어 있는 것을 특징으로 하는 기억 매체.
KR1020140123490A 2013-09-18 2014-09-17 도포, 현상 장치, 도포, 현상 방법 및 기억 매체 KR102172308B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013193025A JP6003859B2 (ja) 2013-09-18 2013-09-18 塗布、現像装置、塗布、現像方法及び記憶媒体
JPJP-P-2013-193025 2013-09-18

Publications (2)

Publication Number Publication Date
KR20150032496A KR20150032496A (ko) 2015-03-26
KR102172308B1 true KR102172308B1 (ko) 2020-10-30

Family

ID=52667691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140123490A KR102172308B1 (ko) 2013-09-18 2014-09-17 도포, 현상 장치, 도포, 현상 방법 및 기억 매체

Country Status (4)

Country Link
US (1) US9377691B2 (ko)
JP (1) JP6003859B2 (ko)
KR (1) KR102172308B1 (ko)
TW (1) TWI581065B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247743B2 (ja) * 2019-05-20 2023-03-29 東京エレクトロン株式会社 基板処理装置及び基板処理方法
TW202141677A (zh) * 2020-04-08 2021-11-01 日商東京威力科創股份有限公司 基板處理裝置及基板處理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377329B1 (en) 1999-05-24 2002-04-23 Tokyo Electron Limited Substrate processing apparatus
JP2005203635A (ja) 2004-01-16 2005-07-28 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2008258208A (ja) 2007-03-30 2008-10-23 Tokyo Electron Ltd 塗布、現像装置及びその方法並びに記憶媒体
US20090059187A1 (en) 2007-08-28 2009-03-05 Tokyo Electron Limited Coating and developing apparatus, coating and developing method, and storage medium
JP2013162029A (ja) 2012-02-07 2013-08-19 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297258A (ja) * 1994-04-26 1995-11-10 Tokyo Electron Ltd 板状体の搬送装置
TW309503B (ko) * 1995-06-27 1997-07-01 Tokyo Electron Co Ltd
JP4233908B2 (ja) 2003-04-02 2009-03-04 東京エレクトロン株式会社 基板処理システム
JP2005294460A (ja) * 2004-03-31 2005-10-20 Tokyo Electron Ltd 塗布、現像装置
JP4557986B2 (ja) * 2004-11-24 2010-10-06 株式会社日立国際電気 基板処理装置及び半導体デバイスの製造方法
US8078311B2 (en) * 2004-12-06 2011-12-13 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
JP4933055B2 (ja) * 2005-05-06 2012-05-16 国立大学法人 熊本大学 ワーク搬送システム、経路設定方法及び経路設定プログラム
JP4716362B2 (ja) * 2005-06-07 2011-07-06 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP2008072016A (ja) * 2006-09-15 2008-03-27 Tokyo Electron Ltd 液処理装置、液処理方法及び記憶媒体
JP5132920B2 (ja) * 2006-11-22 2013-01-30 東京エレクトロン株式会社 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム
US8731706B2 (en) * 2008-09-12 2014-05-20 Hitachi High-Technologies Corporation Vacuum processing apparatus
JP5505384B2 (ja) * 2011-08-04 2014-05-28 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体
JP5742635B2 (ja) * 2011-09-29 2015-07-01 東京エレクトロン株式会社 基板処理装置、基板処理装置のアラーム管理方法および記憶媒体
JP5954125B2 (ja) * 2012-02-07 2016-07-20 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US20150051944A1 (en) * 2012-05-18 2015-02-19 Regents Of The University Of Minnesota Conveyance Planning Using Dartboard Network
JP6013792B2 (ja) * 2012-06-12 2016-10-25 東京エレクトロン株式会社 基板搬送方法及び基板搬送装置
JP5348290B2 (ja) * 2012-07-17 2013-11-20 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377329B1 (en) 1999-05-24 2002-04-23 Tokyo Electron Limited Substrate processing apparatus
JP2005203635A (ja) 2004-01-16 2005-07-28 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2008258208A (ja) 2007-03-30 2008-10-23 Tokyo Electron Ltd 塗布、現像装置及びその方法並びに記憶媒体
US20090059187A1 (en) 2007-08-28 2009-03-05 Tokyo Electron Limited Coating and developing apparatus, coating and developing method, and storage medium
JP2013162029A (ja) 2012-02-07 2013-08-19 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体

Also Published As

Publication number Publication date
US20150077726A1 (en) 2015-03-19
JP2015060919A (ja) 2015-03-30
US9377691B2 (en) 2016-06-28
JP6003859B2 (ja) 2016-10-05
TW201523162A (zh) 2015-06-16
KR20150032496A (ko) 2015-03-26
TWI581065B (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
KR101535317B1 (ko) 기판 처리 시스템 및 기판 처리 방법
JP5266965B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
KR101553417B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP5065167B2 (ja) 基板の処理方法及び基板の処理システム
US8025023B2 (en) Coating and developing system, coating and developing method and storage medium
US7597492B2 (en) Coating and developing system, coating and developing method and storage medium
KR101522742B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP5223778B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2008277528A (ja) 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体
JP6723110B2 (ja) 基板処理装置および基板処理方法
KR102172308B1 (ko) 도포, 현상 장치, 도포, 현상 방법 및 기억 매체
JP4770938B2 (ja) 基板処理装置
US8480319B2 (en) Coating and developing apparatus, coating and developing method and non-transitory tangible medium
KR20200133671A (ko) 기판 처리 장치 및 기판 처리 방법
KR102243966B1 (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
KR101821839B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP6079510B2 (ja) 基板処理システム、基板処理方法及び記憶媒体
JP2007005334A (ja) 基板処理システム及び基板処理方法
WO2021117556A1 (ja) 基板処理装置及び基板処理方法
WO2022102475A1 (ja) 基板処理装置及び基板処理方法
JP2010045125A (ja) 塗布、現像装置、その方法及び記憶媒体
JP5904294B2 (ja) 基板処理装置及び基板処理方法
JP2006054438A (ja) 基板処理装置，基板処理方法及びコンピュータプログラム
JP2017076667A (ja) 基板ストック装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant