TWI581065B - 塗佈、顯像裝置、塗佈、顯像方法及記憶媒體 - Google Patents
塗佈、顯像裝置、塗佈、顯像方法及記憶媒體 Download PDFInfo
- Publication number
- TWI581065B TWI581065B TW103131000A TW103131000A TWI581065B TW I581065 B TWI581065 B TW I581065B TW 103131000 A TW103131000 A TW 103131000A TW 103131000 A TW103131000 A TW 103131000A TW I581065 B TWI581065 B TW I581065B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- unit
- wafer
- coating
- processing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明,係關於一種各自具備有複數個種類的處理模組,並利用相互間進行相同處理的複數個單位區塊,對基板進行塗佈膜之形成或曝光後之顯像的技術。
屬於半導體製造工程之一的光阻工程,係以預定之圖案,對將光阻劑塗佈於屬於基板之半導體晶圓(以下稱為晶圓)的表面而得到的光阻膜進行曝光之後,進行顯像而形成光阻圖案。像這樣的處理,係在進行光阻劑之塗佈、顯像的塗佈、顯像裝置中,使用連接了曝光裝置之系統而予以進行。
在塗佈、顯像裝置中,係搭載有執行不同處理之複數個種類的處理模組,而被收容於載體內的複數片晶圓,係以事先設定的順序依序搬送到各處理模組,而執行正確的處理。又,為了增加每單位時間的可處理片數,而在塗佈、顯像裝置內準備複數台該些處理模組。
另一方面,在塗佈、顯像裝置中,係存在有
下述情形:事先製作表示搬送各晶圓之處理模組與搬送之時序之關係的搬送排程,並根據該搬送排程來執行晶圓之搬送(例如專利文獻1)。藉由使用搬送排程的方式,即使在藉由設有多種、多數個處理模組的塗佈、顯像裝置,使複數個晶圓並行而進行處理的情況下,亦可實現有效率且穩定的晶圓搬送。
〔專利文獻1〕日本特開2004-311511號公報:第0053段、圖7
另一方面,在塗佈、顯像裝置中,亦存在有下述情形:因在處理載體內之晶圓的中途,會發生問題或批量改變,而造成一部分的處理模組變得無法使用。在像這樣的情況下,當根據事先製作之搬送排程控制晶圓的搬送時,則必須製作反映隨著問題或批量改變而變更處理內容之新的搬送排程。又,在該塗佈、顯像裝置內,係使用舊的搬送排程予以搬送控制,且殘留有已處理至中途的晶圓,而亦難以切換到使用了新的搬送排程之搬送控制。
本發明,係有鑑於像這樣之情事而進行研究
者,其目的,係提供一種可靈活地變更搬送排程之塗佈、顯像裝置、塗佈、顯像方法及記憶了該方法的記憶媒體。
本發明之塗佈、顯像裝置,係對從收納了複數片基板之載體所取出的基板,形成包含光阻膜的塗佈膜,並且對曝光後之基板進行顯像的塗佈、顯像裝置,其特徵係,具備有:複數個單位區塊,各別具備有用於對曝光前之基板形成塗佈膜或對曝光後之基板進行顯像之複數個種類的處理模組,且相互間進行相同的處理;基板搬送機構,係對於前述複數個單位區塊逐一設置,且用於在前述複數個種類的處理模組之間,以事先決定的順序進行基板之搬送;基板分配機構,用於將基板分配搬入於前述複數個單位區塊之間;及控制部,輸出控制訊號,以便執行下述步驟,其步驟係包括:在藉由前述基板分配機構來分配基板之前,將屬於分配之對象的一基板搬入至前述複數個單位區塊之各個的情況下,於每一單位區塊,因應單位區塊內的狀態,沿著時間序列,製作排列了針對該一基板之搬送經路之個別搬送排程的步驟;根據對應於各單位區塊的個別搬送排程,求出該一基板從被搬入至單位區塊內起至被搬出為止之滯留時間的步驟;及藉由前述基板分配機構,將前述一
基板搬入至前述滯留時間為最短的單位區塊,並根據針對該單位區塊所製作的個別搬送排程,來搬送基板的步驟。
前述塗佈、顯像裝置,係亦可具備下述構成。
(a)前述複數個種類之處理模組,係包含有:液處理模組,對曝光前的基板塗佈塗佈液或是對曝光後的基板供給顯像液;及加熱模組,加熱基板,且前述液處理模組及加熱模組各自構成為準備有複數個相同的處理模組,並能夠從複數個處理模組中進行選擇。
(b)前述基板搬送機構,係具備有第1基板保持體及第2基板保持體,以便從上游側之處理模組接收基板並交換該基板與下游側之處理模組內的基板。
(c)具備有除了前述單位區塊以外之其他處理模組,前述載體內的基板,係以事先設定的順序被搬送至前述單位區塊內的處理模組與其他處理模組並進行處理,前述控制部,係輸出控制訊號,以便執行下述步驟,其步驟係包含:對前述載體內的各基板,沿著時間序列事先製作排列了相對於前述單位區塊內之處理模組及其他處理模組之基板的搬送經路之全體搬送排程的步驟;及在將一基板搬入至前述滯留時間為最短之單位區塊之際,更換成包含於前述全體搬送排程之單位區塊的搬送排程,並根據針對該最短之單位區塊的個別搬送排程,搬送基板之步驟。
(d)為了執行彼此不同之一連串的處理,而設置有複數組前述複數個單位區塊,前述載體內的基板,係以事先設
定的順序被搬送至各組的單位區塊並進行處理,前述控制部,係輸出控制訊號,以便在各組的每一單位區塊執行前述各步驟。
(e)前述複數個單位區塊,係以相互上下的方式予以疊層。
本發明,係在將基板搬入至具有共同處理模組種類之複數個單位區塊的任一而進行處理時,製作將該基板搬入至各單位區塊時的個別搬送排程,並根據其結果,選擇基板之滯留時間為最短的單位區塊,故能夠因應各單位區塊之運轉狀態,靈活且有效率地進行基板之搬送。
B1、B2‧‧‧BCT層之單位區塊
B3、B4‧‧‧COT層之單位區塊
B5、B6‧‧‧DEV層之單位區塊
F1~F6‧‧‧搬送臂
COT1~COT6‧‧‧光阻膜形成模組
PAB1~PAB8‧‧‧加熱模組
SCPL1~SCPL4‧‧‧調溫模組
W‧‧‧晶圓
1‧‧‧塗佈、顯像裝置
32‧‧‧收授臂部
61‧‧‧CPU
62‧‧‧程式儲存部
621‧‧‧排程器程式
622‧‧‧個別排程製作程式
623‧‧‧單位區塊選擇程式
624‧‧‧搬送控制程式
7‧‧‧記憶體
〔圖1〕實施形態之塗佈、顯像裝置的外觀立體圖。
〔圖2〕前述塗佈、顯像裝置之橫剖平面圖。
〔圖3〕前述塗佈、顯像裝置之縱剖面側視圖。
〔圖4〕表示前述塗佈、顯像裝置之電性構成的方塊圖。
〔圖5〕表示前述塗佈、顯像裝置之動作的流程圖。
〔圖6〕表示選擇執行晶圓之處理之單位區塊之動作的流程圖。
〔圖7〕表示前述塗佈、顯像裝置全體之搬送排程之概要的說明圖。
〔圖8〕表示晶圓處理時之COT層之運轉狀態的第1說明圖。
〔圖9〕表示個別搬送排程之製作例的第1說明圖。
〔圖10〕表示晶圓處理時之COT層之運轉狀態的第2說明圖。
〔圖11〕表示個別搬送排程之製作例的第2說明圖。
〔圖12〕表示晶圓處理時之COT層之運轉狀態的第3說明圖。
〔圖13〕表示個別搬送排程之製作例的第3說明圖。
〔圖14〕表示晶圓處理時之COT層之運轉狀態的第4說明圖。
〔圖15〕表示個別搬送排程之製作例的第4說明圖。
〔圖16〕根據所採用之個別搬送排程,在COT層所執行之搬送排程的例子。
〔圖17〕示意地表示亦將本發明應用於BCT層或DEV層之選擇之例子的說明圖。
參閱圖1~圖4,說明應用本發明之塗佈、顯
像裝置1的構成。如圖1所示,本例之塗佈、顯像裝置1,係以直線狀的方式,連接有載體區塊D1、處理區塊D2、介面區塊D3。介面區塊D3,係更連接有曝光裝置D4。以下,將區塊D1~D3之排列方向設成為前後方向,將配置有載體區塊D1之一端側設成為前方側,並進行說明。
載體區塊D1,係具有在載體C與塗佈、顯像
裝置1之間搬入搬出晶圓W的作用,該載體C,係由收容了同一批量之複數片晶圓W的FOUP(Front Opening Unified Pod)等所構成。如圖2所示,載體區塊D1,係具備有:載體C之載置台21;開關部22,進行載體C之蓋的開關;及搬送臂23,用於從載體C取出晶圓W並進行搬送。
如圖1、圖3所示,處理區塊D2,係從下方
依序疊層有在晶圓W進行液處理的第1~第6單位區塊B1~B6。為了方便說明,會有下述各情況,將在晶圓W形成下層側之反射防止膜的處理稱作「BCT」,將在晶圓W形成光阻膜的處理稱作「COT」,將用於在曝光後之晶圓W形成光阻圖案的處理稱作「DEV」,將各單位區塊B1~B6稱作BCT層B1、B2、COT層B3、B4、DEV層B5、B6。在本例中,係從下起各層積2層BCT層B1、B2、COT層B3、B4、DEV層B5、B6。在同種的單位區塊中,係相互並行而進行晶圓W的搬送及處理。
以該些單位區塊為代表,在圖2中,係例示
COT層B3(B4)。在COT層B3(B4)中,係以從載體區塊D1朝向介面區塊D3之方向延伸的方式,設有搬送區域31,在該前述搬送區域31中係設有搬送臂F3(F4)。搬送臂F3(F4),係相當於本例的基板搬送機構,且具備有用於從COT層B3(B4)內之上游側的處理模組接收晶圓W,而交換為下游側之處理模組內之晶圓W的2片叉架(第1基板保持體及第2基板保持體)。
在搬送區域31之一方側(例如從前方側觀
之,為左側)的側方,係由複數個棚架單元U所構成,且於前後方向排列配置有屬於處理模組的加熱模組PAB1~PAB4(PAB5~PAB8),該處理模組,係進行光阻膜塗佈後的加熱處理。又,在前述搬送區域31之另一方側(例如從前方側觀之,為右側)的側方,係於前後方向排列設置有屬於液處理模組的光阻膜形成模組COT1~COT3(COT4~COT6),該液處理模組,係將包含有光阻液(塗佈液)的各種藥液供給至旋轉的晶圓W表面,並進行液處理。
在此,本說明書,係將晶圓W被置放於塗佈、顯像裝置1內的場所稱為模組,並將對置放之晶圓W進行處理的場所稱為處理模組。
其他單位區塊B1、B2、B5及B6,係除了供
給至晶圓W的藥液不同以外,構成為與單元區塊B3、B4大致相同。單位區塊B1、B2,係具備有供給反射防止膜形成用之塗佈液的反射防止膜形成模組來取代光阻膜形成
模組COT,而作為液處理模組,單位區塊B5、B6係具備有供給顯像液的顯像模組。在圖3中,各單位區塊B1~B6之搬送臂,係表示為F1~F6。
該些單位區塊B1~B6,係各別具備有複數個種類之處理模組(例如COT層B3(B4),係加熱模組PAB與光阻膜形成模組COT)。
在處理區塊D2的前方側,係設置有塔柱T1
與升降自如之收授臂部32,該塔柱T1係橫跨各單位區塊B1~B6而向上下方向延伸,該收授臂部32係用於在設於塔柱T1的複數個模組間進行晶圓W之收授。收授臂部32,亦具有作為用於將晶圓W分配搬入至單位區塊B3、B4之基板分配機構的作用。
在塔柱T1,係於上下方向互相疊層而設置有複數個模組,在該些模組中,對應於各單位區塊B1~B6之高度而設的收授模組TRS,係在各單位區塊B1~B6內的搬送臂F1~F6之間進行晶圓W之收授時使用。
舉出設於塔柱T1之模組的具體例,有下述模組等,其係包含:上述之收授模組TRS,在各單位區塊B1~B6之間收授晶圓W時使用;調溫模組CPL,進行晶圓W之溫度調整;緩衝模組BU,暫時保管複數片晶圓W;及疏水化處理模組ADH,使晶圓W之表面疏水化。為了簡單進行說明,而省略關於前述疏水化處理模組ADH、調溫模組CPL、緩衝模組BU其一部分的圖示。
又,在本實施形態中,於塔柱T1與單位區塊
B3、B4(COT層B3、B4)之間進行晶圓W之收授時使用的收授模組TRS,亦兼具有作為屬於處理模組之調溫模組CPL的作用。在圖3中,係將在與COT層B3(B4)之間進行晶圓W之收授及溫度調節的調溫模組CPL各別記載為「SCPL1、SCPL2(SCPL3、SCPL4)」。在將晶圓W分配搬入至COT層B3(B4)的觀點中,該些調溫模組SCPL1、SCPL2(SCPL3、SCPL4),係與COT層B3(B4)內的光阻膜形成模組COT1~COT3(COT4~COT6)、加熱模組PAB1~PAB4(PAB5~PAB8),構成共同的單位區塊。
如圖2、圖3所示,介面區塊D3,係具備有
橫跨各單位區塊B1~B6而向上下方向延伸的塔柱T2、T3、T4。在介面區塊D3,係設有:升降自如的介面臂41,用於在塔柱T2與塔柱T3之間進行晶圓W之收授;升降自如的介面臂42,用於在塔柱T2與塔柱T4之間進行晶圓W之收授;及介面臂43,用於在塔柱T2與曝光裝置D4之間進行晶圓W之收授。
塔柱T2,雖係被構成為互相疊層有收授模組
TRS、存放曝光前之複數片晶圓W並使其滯留的緩衝模組BU、存放曝光後之複數片晶圓W的緩衝模組BU、及進行晶圓W之溫度調整的調溫模組CPL等,但與塔柱T1的情況相同,省略緩衝模組BU及調溫模組CPL之圖示。
又,從前方側觀之,在配置於塔柱T2之右側
的塔柱T3,係於上下方向疊層而配置有進行曝光後之晶
圓W之洗淨處理的複數台曝光後洗淨模組PIR。另一方面,在配置於塔柱T2之左側的塔柱T4,係於上下方向疊層而配置有進行搬入至曝光裝置D4前之晶圓W之背面洗淨的複數台背面洗淨模組BST。針對該些模組之記載,亦省略圖示。
具備有上述所說明之構成的塗佈、顯像裝置1,係具備有電腦,該電腦係具有控制部6與記憶體7。控制部6,係由CPU(Central Processing Unit)61與程式儲存部62所構成,在程式儲存部62中,係記錄編入有與涉及各塗佈、顯像裝置1之作用,亦即一邊從載體C取出晶圓W,並沿著搬送經路搬送晶圓W,一邊在各單位區塊B1~B6執行處理,並將處理後之晶圓W存放至載體C為止之動作相關之控制之步驟(命令)群組的程式。該程式係儲存於例如硬碟、光碟、磁光碟、記憶卡等之記憶媒體,且由該些被安裝於電腦。另外,在圖4中,程式儲存部62與後述之記憶體7雖係記載為個別的記憶媒體,但亦可藉由共同的記憶媒體構成該些。
在此,本實施形態之塗佈、顯像裝置1,係具備有根據以全模組為對象的全體搬送排程,來執行晶圓W之搬送控制的功能,該全模組係使用於被存放至載體C內之晶圓W的搬送及處理。且,針對一部分的單位區塊(COT層B3、B4與調溫模組SCPL1~SCPL4),每當搬入個別的晶圓W,以能夠將該晶圓W之滯留時間為較短的單位區塊B3、B4作為搬送終點來選擇的方式,根據單
位區塊個別的個別搬送排程,進行晶圓W之搬送控制。
另外,在與晶圓W之搬送終點之單位區塊B3、B4之選擇相關的記載中,調溫模組SCPL1、SCPL2係設成為包含於COT層B3,調溫模組SCPL3、SCPL4係設成為包含於COT層B4。
為了實施上述之搬送控制,而在本實施形態
之程式儲存部62,係具備有:排程器程式621,沿著時間序列,製作排列了載體C內之各晶圓W之搬送終點及搬送順序(亦即,各晶圓W之搬送經路)之塗佈、顯像裝置1全體的搬送排程;個別排程製作程式622,在COT層B3、B4進行晶圓W的處理時,針對個別的COT層B3、B4,沿著時間序列,製作排列了各晶圓W之搬送經路的個別搬送排程;單位區塊選擇程式623,根據對各COT層B3、B4所製作的個別搬送排程,將晶圓W之滯留時間為最短之COT層B3、B4作為該晶圓W的搬入終點來選擇;及搬送控制程式624,根據藉由排程器程式621、個別排程製作程式622所製作的各搬送排程,使晶圓W之搬送機構運轉,進而執行晶圓W之搬送控制。
又,作為用於製作晶圓W之搬送排程的資
料,在記憶體7記憶有搬送配方72、處理配方71。搬送配方72,係設定有用於以塗佈、顯像裝置1及曝光裝置D4予以處理從載體C搬出的晶圓W,並設定直至被搬入至原先的載體C之搬送經路的資訊。在設置有複數台同種的模組時,係能夠辨識各模組並選擇搬送終點,而製作塗
佈、顯像裝置1全體的搬送排程。又,設定於搬送配方72之COT層B3、B4內的搬送經路,係亦可活用於個別搬送排程之製作。
在處理配方71中,係設定有與藉由各處理模
組而執行之處理之內容(例如在液處理模組時,係晶圓W之旋轉速度或藥液的供給時間等;在加熱模組或調溫模組CPL時,係溫度設定值或調溫時間等)相關的資訊。處理配方71,係可因應設定於載體C內之晶圓W的資訊,從複數個種類中進行選擇。
另一方面,在工廠內搬送而藉由各處理裝置
執行處理之載體C內的晶圓W,係事先設定有藉由塗佈、顯像裝置1、曝光裝置D4而執行之處理的內容。作為管理該處理內容的資訊,在載體C內的晶圓W,係設定有控制工件(CJ)及製程工件(PJ)。CJ,係對各晶圓W設定之PJ的群組單位,在本例中係按照每批量予以設定。PJ,係設定有界定對各晶圓W實施之處理配方的資訊等。
例如各載體C,係形成為於上下方向堆疊以
水平姿勢保持晶圓W之25段縫槽的構成。在CJ,係包含有:屬於各CJ之個別號碼的ID;及對具有該ID之CJ所設定之載體C進行界定的資訊。
在各CJ中,係可設定複數個PJ;在PJ中,係包含有:屬於各PJ之個別號碼的ID;及對具有該ID之PJ所設定之晶圓W進行界定的資訊(例如相當於圖7所示之
搬送排程之「A01、A02、…」的符號)或對所實施之處理配方71進行界定的資訊。實施各PJ的晶圓W,係藉由載體C之縫槽的位置而界定。
涉及該些CJ或PJ的資訊,係對各載體C或
存放於其內部的晶圓W予以個別設定,控制部6,係藉由與管理工廠內裝置之主電腦的通訊等,來取得該些資訊。
說明關於具備有上述說明之構成的塗佈、顯
像裝置1之作用。首先,說明關於使用塗佈、顯像裝置1所執行之處理的概要。
晶圓W,係於每一批量從載體C被逐片搬出,且藉由搬送臂23被搬送至處理區塊D2中之塔柱T1的收授模組TRS0。收授模組TRS0的晶圓W,係藉由收授臂部32,經由收授模組TRS1、TRS2,被分配至BCT層B1、B2。
被搬入至BCT層B1、B2內的晶圓W,係一邊依反射防止膜形成模組→加熱模組→TRS1(TRS2)的順序搬送而一邊進行處理,接下來,藉由收授臂部32,以調溫模組SCPL1~SCPL4進行溫度調整之後,被分配至COT層B3、B4。
被搬入至COT層B3、B4內的晶圓W,係一邊依光阻膜形成模組→加熱模組→塔柱T2之收授模組TRS的順序搬送,而一邊進行處理。
被搬入至塔柱T2之收授模組TRS的晶圓W,係在被搬入至未圖示的緩衝模組SBU後,藉由介面臂
42被搬入至塔柱T4的背面洗淨模組BST,並進行背面洗淨。背面洗淨後的晶圓W,係藉由各介面臂42、41、43,經由塔柱T2之調溫模組CPL(未圖示),被搬入至曝光裝置D4。
曝光後的晶圓W,係藉由介面臂43、41被搬
入至塔柱T2的收授模組TRS→塔柱T3的曝光後洗淨模組PIR,且在進行洗淨後,經由塔柱T2之收授模組TRS5、TRS6,分配至DEV層B5、B6。
被搬入至DEV層B5、B6的晶圓W,係一邊依加熱模組→顯像模組→加熱模組→塔柱T1之收授模組TRS的順序搬送而一邊進行處理,並經由搬送臂23回到載體C。
參閱圖5~圖16,說明關於在對載體C內之各
晶圓W執行上述處理時,將晶圓W搬送至各模組之搬送控制的內容。
首先,當存放了處理對象之晶圓W的載體C被載置於載體區塊D1之載置台21時(圖5之開始),控制部6係從外部之主電腦來取得涉及晶圓W之處理的資訊(CJ及PJ)。控制部6,係根據設定於PJ的資訊,選擇執行於該晶圓W的處理配方71,並選擇可執行設定於該處理配方71之處理的處理模組。而且,選擇包含有該些處理模組,且包含了直至被搬入至各處理模組為止,晶圓W所通過之收授模組TRS或緩衝模組BU等的搬送配方72,而根據該搬送配方72來決定各晶圓W的搬送經路。
如此一來,當對批量內的晶圓W決定搬送經
路,並沿著時程變化排列各晶圓W之搬送終點及搬送順序時,如圖7概略所示,製作涉及於該批量之塗佈、顯像裝置1的全體搬送排程(圖5之步驟S101)。
在此,圖7~圖16所示之各搬送排程中之左右方向的列,係表示搬送終點的模組,上下方向的行係表示各搬送步驟,在列內係記載有載置於各模組之晶圓W的辨識符號。本例之搬送步驟,係以10秒單位朝向下方側的行進行。
在此,本實施形態之塗佈、顯像裝置1,係針
對COT層B3、B4(包含有塔柱T1之調溫模組SCPL1~SCPL4。以下相同)中之晶圓W的搬送控制,不使用事先製作的全體搬送排程,而在搬入各晶圓W時判斷最適當的搬入終點。因此,圖7所示之全體搬送排程中以虛線包圍之COT層B3、B4的搬送排程部分,係具有用於製作比COT層B3、B4更往後段之各模組中之搬送排程之模擬搬送排程的功能。
在製作塗佈、顯像裝置1的全體搬送排程之
後,根據該全體搬送排程來搬送晶圓W,並藉由各處理模組執行晶圓W之處理。另一方面,晶圓W朝COT層B3、B4之搬入及處理,係根據各晶圓W之搬入時所製作的個別搬送排程來予以執行(步驟S102)。
參閱圖6,說明關於製作該個別搬送排程而選擇最適當之COT層B3、B4之動作的流程。
首先,當開始處理載體內的晶圓W時(開始),根據事先製作的全體搬送排程,搬送晶圓W,並在各處理模組執行處理(步驟S201)。
且,若存在有被搬入至COT層B3、B4的晶
圓W(步驟S202;YES),則掌握兩COT層B3、B4之處理模組(SCPL1~4、光阻膜形成模組COT1~COT6、加熱模組PAB1~PAB8)的運轉狀態(步驟S203)。作為所掌握之運轉狀況的具體例,係可列舉出處理模組之使用狀況,或是否可執行藉由該晶圓W之處理配方71而設定之處理等的資訊。
接下來,根據該些取得的運轉資訊及對晶圓
W選擇的搬送配方72等,製作可在各COT層B3、B4執行的個別搬送排程(步驟S204)。在製作個別搬送排程之後,計算出晶圓W被搬入至各COT層B3、B4起至被搬出的滯留時間(步驟S205),並將滯留時間為較短的COT層B3、B4作為該晶圓W之搬入終點來選擇(步驟S206)。且,將該晶圓W搬入至所選擇的COT層B3、B4,並根據個別搬送排程來執行晶圓W之搬送、處理(步驟S207)。
參閱圖8~圖16,說明關於從取得上述之COT
層B3、B4之運轉狀況的動作至製作個別搬送排程並進行各晶圓W之搬入、處理之具體的動作內容。
目前,如圖8所示,「A01~A05」的5片晶圓W,係被分配而搬入至COT層B3、B4。針對以該第5片
「A05」剛被搬入至COT層B3側之調溫模組SCPL1後的「搬送步驟6」(將圖8記載的列塗上灰色而表示。在下述圖10、12、14相同),決定第6片「A06」之晶圓W之搬入終點的情況加以考量。
首先,藉由先前所搬入的晶圓W,取得各處理模組被佔有到何時等之處理的進行狀況或有沒有無法使用之處理模組相關的資訊,並根據該些運轉狀況,製作個別排程。
如圖9(a)、(b)所示,在「搬送步驟6」搬入了「A06」之晶圓W時的個別搬送排程,係針對COT層B3、B4兩者而製作。亦即,在如圖9(a)所示的COT層B3中,係在對「A01、A03」之晶圓W進行光阻膜之塗佈60秒後,該些晶圓W會依序被搬入至加熱模組PAB1~PAB3而進行處理(80秒),並被搬送至塔柱T2的收授模組TRS。
又,藉由調溫模組SCPL1而進行溫度調節之「A05」的晶圓W,係在進行了溫度調節20秒後,被搬入至可進行搬入的處理模組,且在進行了與先前之晶圓W相同的處理後,被搬送至塔柱T2之收授模組TRS。在此,對於事前已掌握的運轉狀況,藉由個別搬送排程所新追加之搬送步驟中之晶圓W的載置位置,係將列塗上灰色而表示(以下,在圖11、13、15相同)。又,各處理模組中的處理時間,係表示一例者,晶圓W之搬送動作夠快,因而不會產生起因於搬送之處理的等待時間。並
且,藉由各模組而進行晶圓W之更換動作所需的時間,係以處理時間的內數加以表示。
另外,晶圓W之搬送時間為規律速度時,只
要從處理模組間之搬送晶圓W所需的時間,扣除與該搬送並行並在處理模組內進行其他晶圓W之處理的時間,且加上僅搬送所需要的時間(處理模組等待晶圓W之搬送的時間),來計算出滯留時間即可。
如此一來,針對先前之晶圓W製作搬送排程
時,亦決定接下來所搬入之「A06」之晶圓W的搬送排程。亦即,如圖9(a)所示,被搬入至未進行先前之晶圓W之處理的調溫模組SCPL2後,等待藉由光阻膜形成模組COT1~COT3結束先前之晶圓W的處理10秒。接下來,在將該晶圓W搬入至處理最早結束之光阻膜形成模組COT1,並進行光阻膜的塗佈後,搬入至尚末開始進行處理的加熱處理模組PAB4而進行加熱處理。其結果,在搬入至調溫模組SCPL2起至收授至塔柱T2之收授模組TRS之「A06」之晶圓W的滯留時間,係界定為170秒。
在此,於圖9、11、13、15的各圖中,新搬入之晶圓W之各搬送步驟中的載置位置,係將列塗上灰色並且以粗線表示外框線。
另一方,如圖9(b)所示,在另一方側之
COT層B4,亦以相同的手法製作個別搬送排程。其結果,並不存在將以調溫模組SCPL3結束溫度調節之「A06」的晶圓W搬入至光阻膜形成模組COT6時的等待
時間,因而將該COT層B4之「A06」之晶圓W的滯留時間界定為160秒。
因此,「A06」之晶圓W會被搬入至滯留時間為較短的COT層B4,根據圖9(b)的個別搬送排程,進行先前之「A02、A04」及新搬入之「A06」之晶圓W的搬送控制。又,在另一方側之COT層B3中,係繼續根據搬入「A05」之晶圓W時所製作之個別搬送排程之晶圓W的搬送控制。
另外,在以上述手法求出之兩COT層B3、
B4的滯留時間為相同時,例如只要選擇與搬入前一晶圓W之COT層B3、B4成為相反側的COT層B4、B3等,且決定上位的選擇規則即可。又,在搬入第1片晶圓W時,係根據上述的全體搬送排程,選擇搬入終點之COT層B3、B4即可。
接下來,如圖10、圖11(a)、(b)所示,
針對「A07」之晶圓等、後續的晶圓W,依序製作個別搬送排程。且,在新搬入晶圓W時,係一邊更新個別搬送排程,一邊執行搬入至各COT層B3、B4之晶圓W的搬送控制及各處理模組內的處理。
其結果,在問題等不會發生於COT層B3、
B4內之處理模組側的條件下,當根據個別搬送排程,將晶圓W分配至COT層B3、B4時,則可實現圖7之全體的搬送排程中以虛線包圍所示的模擬搬送排程。
接下來,說明因在進行晶圓W之處理的途中
發生問題等,而無法使用COT層B3、B4內之一部分之處理模組時的動作。
在圖12~圖15中,係表示從使用圖8~圖11進行說明的狀態,繼續以相同的步驟執行晶圓W之搬入,而在即將執行「A12」之晶圓W之處理之前(剛結束「A06」之晶圓W的處理後)的「搬送步驟14」,無法使用光阻膜形成模組COT6時的動作。
在該例中,假定在對先前所處理之「A06」之
晶圓W的處理不會造成影響的時序中無法使用光阻膜形成模組COT6,係為了省略關於中斷了處理之晶圓W之處置的說明。
假設,在處理某一晶圓W的途中,無法使用處理模組時,除了加入回收中斷了處理的晶圓W或進行再處理的動作以外,與決定晶圓W之搬入終點的動作並無不同。
目前,已知在決定圖12所示之「A12」之晶圓W的搬入終點時,作為取得運轉資訊之結果,例如因處理液不足等而導致COT層B4之光阻膜形成模組COT6無法在「A06」之處理結束後之「搬送步驟14」的時序中使用。在圖12中,係以斜線的陰影表示無法使用光阻膜形成模組COT6的狀態(在圖13(b)、14、15(b)、16相同)。
即使在該情況下,亦與上述之例子相同,根據取得運轉狀況,製作將「A12」之晶圓W搬入至兩COT
層B3、B4時的個別搬送排程。其結果,COT層B3中之「A12」之晶圓W的滯留時間,係170秒(圖13(a))。
另一方面,在將「A12」的晶圓W搬入至無
法使用光阻膜形成模組COT6的COT層B3時,係在藉由調溫模組SCPL4進行溫度調節之後,直至可藉由光阻膜形成模組COT4開始處理該晶圓W為止,會產生20秒的等待時間。該結果,COT層B4中之「A12」之晶圓W的滯留時間為180秒(圖13(a)),作為該晶圓W之搬入終點,係選擇滯留時間為較短的COT層B3。因此,在COT層B3,係連接搬入「A11、A12」的晶圓W。另外,如後述之圖16所示,「A12」之晶圓W向COT層B3之實際的搬入時序,係僅延遲圖13(a)所示之「搬送步驟14」之等待時間量後予以執行,並將收授臂部32的負載整平。
接下來,如圖14、圖15(a)、(b)所示,
針對接下來「A13」的晶圓W,亦製作個別搬送排程,並比較了滯留時間之結果,選擇COT層B3作為該晶圓W之搬入終點。
如此一來,針對後續的晶圓W,依序進行個別搬送排程的製作、搬送終點之COT層B3、B4的選擇時,如圖16所示,以「A11→A12→A14→A16→A17→…」的順序將晶圓W搬入至一方側的COT層B3,以「A10→A13→A15→A18→…」的順序將晶圓W搬入至另一方側的COT
層B4。
該結果,在無法使用光阻膜形成模組COT6
後,係根據選擇與事先製作之模擬的搬送排程(在圖7中,以虛線包圍所示)不同之COT層B3、B4的個別搬送排程,來執行搬送控制。該些個別搬送排程,係每當執行晶圓W向COT層B3、B4的搬入動作時而製作,且在此時選擇COT層B3、B4中之晶圓W的滯留時間為較短的個別搬送排程。因此,即使在依序處理載體C內之晶圓W的途中,無法使用一部分的處理模組等時,亦可因應COT層B3、B4之運轉狀況來實現最適當(每單位時間之晶圓W的處理片數多)的搬送控制。
在此,因應運轉狀況,針對搬送排程產生變
化之COT層B3、B4層之後段側之處理模組的晶圓W搬送,進行敍述。由於事先製作之全體的搬送排程(圖7)係辨識各晶圓W而執行,因此,被搬送至塔柱T2之收授模組TRS的晶圓W,係根據該搬送排程被搬送到各處理模組,而進行處理。
加以比較例如以圖7的搬送排程將「A01~A12」之晶圓W收授至塔柱T2之收授模組TRS的情況與在圖16之個別搬送排程的執行結果中將該些晶圓W收授至同收授模組TRS的情況。在該些例子中,載置於收授模組TRS的時序會延遲,或者所收授之棚的位置會改變,該收授模組TRS係收授在無法使用光阻膜形成模組COT6後,所搬入之「A12~A25」的晶圓W。
但是,不會發生「A12~A25」被收授至收授
模組TRS的順序出錯(例如「A13」的晶圓W比「A12」的晶圓W更早被收授至收授模組TRS的現象)。因此,只要根據以依照「A01~A25」的編號順序來處理晶圓W的方式所製作之全體搬送排程,來搬送被收授至塔柱T2之收授模組TRS的晶圓W,就能夠正確地對各晶圓W進行處理。
另外,在圖12~圖16中,係舉出以無法使用
1台光阻膜形成模組COT6的情形為例並進行說明。然而,即使在處理模組(調溫模組SCPL1~SCPL4、光阻膜形成模組COT1~COT6、加熱模組PAB1~PAB8)之種類或台數不同的情況下,亦可藉由相同的步驟來進行COT層B3、B4之選擇。
如此一來,針對載體內之所有的晶圓W進行
搬送、處理(圖6之步驟S201、203~207),而若無應搬入至COT層B3、B4的晶圓W(步驟S202;NO),則結束關於選擇晶圓W之搬入終點的動作(結束)。且,執行與塗佈、顯像裝置1內之所有的晶圓W相關的處理,並使已處理的晶圓W回到原來的載體C(圖5之結束)。
根據本實施形態之塗佈、顯像裝置1,具有下
述效果。在將晶圓W搬入至屬於具有共同處理模組之種類(調溫模組SCPL1~4、光阻膜形成模組COT1~COT6、加熱模組PAB1~PAB8)的複數個單位區塊之COT層
B3、B4(包含調溫模組SCPL1~4)的任一並進行處理時,製作將該晶圓W搬入至各COT層B3、B4時的個別搬送排程,並根據其結果選擇晶圓W之滯留時間為最短的COT層B3、B4。該結果,因應各COT層B3、B4之運轉狀況,可靈活且有效率地進行晶圓W之搬送。
在此,藉由使用了圖6~圖16之手法而選擇的
單位區塊並不限定於COT層B3、B4。例如亦可在選擇BCT層B1、B2或將晶圓W搬入至DEV層B5、B6之單位區塊的各組時,製作個別排程,並選擇晶圓W之滯留時間為最短的搬入終點。而且,事先製作塗佈、顯像裝置1全體的搬送排程亦並非為必需之要件,例如如圖17所示,亦可在晶圓W被搬入至BCT層B1、B2、COT層B3、B4、DEV層B5、B6之單位區塊之各組之(1)~(3)的時序中,製作個別排程並決定搬送終點。
又,在無法使用利用圖12~圖16說明之一部
分的處理模組(在本例中,係光阻膜形成模組COT6)時之COT層B3、B4的選擇動作,係不限於作為發生問題時之對應而執行的情形。例如,在將複數個批量設定於共同的載體C內,且「W01~W11」之晶圓W與「W12~W25」之晶圓W的處理內容為不同時等,係能夠以相同的動作,選擇COT層B3、B4。例如光阻膜形成模組COT6,係在未具備有執行對「W12~W25」之晶圓W所進行之處理的功能時,排除光阻膜形成模組COT6並製作個別搬送排程,而進行COT層B3、B4之選擇。
此外,在每一晶圓W製作個別搬送排程而進
行搬送終點之選擇之單位區塊的構成或設於各單位區塊之處理模組的台數或種類,係亦可適當的進行變更。例如,亦可分別各在COT層B3、B4內設置2台光阻膜形成模組COT1~COT,且各設置2台保護膜形成模組ITC1~ITC4,該保護膜形成模組ITC1~ITC4係屬於在光阻膜之上層形成保護膜的液處理模組。又,亦可設置2層ITC層取代設置BCT層B1、B2,並對該些ITC層進行選擇晶圓W之搬入終點的判斷。
並且,自複數個中所選之單位區塊的個數亦
不限於2個。例如即使在設置有3組以上之單位區塊的情況下,亦針對各單位區塊製作個別搬送排程,且晶圓W之滯留時間為最短的單位區塊被選作晶圓W的搬送終點。
再者,單位區塊,係不限於在上下以層狀的
方式予以疊層的情況。例如在具備有BCT層之單位區塊B1、B2與COT層之單位區塊B3、B4與DEV層之單位區塊B5、B6時,亦可以同種之單位區塊為彼此相鄰的方式,在橫方向排列該些單位區塊。
Claims (11)
- 一種塗佈、顯像裝置,係對從收納有複數片基板之載體所取出的基板,形成包含光阻膜的塗佈膜,並且對曝光後之基板進行顯像的塗佈、顯像裝置,其特徵係,具備有:複數個單位區塊,前述複數個單位區塊,係各別具備有用於對曝光前之基板形成塗佈膜或對曝光後之基板進行顯像之複數個種類的處理模組,且在該複數個單位區塊間相互進行相同的處理;基板搬送機構,係對於前述複數個單位區塊逐一設置,且用於在前述複數個種類的處理模組之間,以事先決定的順序進行基板之搬送;基板分配機構,用於將基板分配搬入於前述複數個單位區塊之間;及控制部,輸出控制訊號,以便執行下述步驟,其步驟係包括:在藉由前述基板分配機構來分配基板之前,將屬於分配之對象的一基板搬入至前述複數個單位區塊之各個的情況下,於每一單位區塊,因應單位區塊內的狀態,沿著時間序列,製作排列了針對該一基板之搬送經路之個別搬送排程的步驟;根據對應於各單位區塊的個別搬送排程,求出該一基板從被搬入至單位區塊內起至被搬出為止之滯留時間的步驟;及藉由前述基板分配機構,將前述一基板搬入至前述滯留時間為最短的單位區塊,並根據針對該單位區塊所製作的個別搬送排程,來搬送基板的步驟。
- 如申請專利範圍第1項之塗佈、顯像裝置,其中,前述複數個種類之處理模組,係包含有:液處理模組,對曝光前的基板塗佈塗佈液或是對曝光後的基板供給顯像液;及加熱模組,加熱基板,且前述液處理模組及加熱模組各自構成為準備有複數個相同的處理模組,並能夠從複數個處理模組中進行選擇。
- 如申請專利範圍第1或2項之塗佈、顯像裝置,其中,前述基板搬送機構,係具備有第1基板保持體及第2基板保持體,以便從上游側之處理模組接收基板並交換該基板與下游側之處理模組內的基板。
- 如申請專利範圍第1或2項之塗佈、顯像裝置,其中,具備有前述單位區塊以外之其他處理模組,前述載體內的基板,係以事先設定的順序被搬送至前述單位區塊內的處理模組與其他處理模組並進行處理,前述控制部,係輸出控制訊號,以便執行下述步驟,其步驟係包含:對前述載體內的各基板,沿著時間序列事先製作排列了相對於前述單位區塊內之處理模組及其他處理模組之基板的搬送經路之全體搬送排程的步驟;及在將一基板搬入至前述滯留時間為最短之單位區塊之際,更換成包含於前述全體搬送排程之單位區塊的搬送排程,並根據針對該最短之單位區塊的個別搬送排程,搬送基板之步 驟。
- 如申請專利範圍第1或2項之塗佈、顯像裝置,其中,為了執行彼此不同之一連串的處理,而設置有複數組前述複數個單位區塊,前述載體內的基板,係以事先設定的順序被搬送至各組的單位區塊並進行處理,前述控制部,係輸出控制訊號,以便在各組的每一單位區塊執行前述各步驟。
- 如申請專利範圍第1或2項之塗佈、顯像裝置,其中,前述複數個單位區塊,係以相互上下的方式予以疊層。
- 一種塗佈、顯像方法,係對從收納有複數片基板之載體所取出的基板,形成包含光阻膜的塗佈膜,並且對曝光後之基板進行顯像的塗佈、顯像方法,其特徵係,包含有:使用各別具備有用於對曝光前之基板形成塗佈膜或對曝光後之基板進行顯像之複數個種類的處理模組,且相互間進行相同處理的複數個單位區塊,在將基板分配搬入於前述複數個單位區塊之間前,將屬於分配之對象的一基板搬入至前述複數個單位區塊之各個的情況下,於每一單位區塊,因應單位區塊內的狀態,沿著時間序列,製作排列了針對該一基板之搬送經路之個別搬送排程的工程; 根據對應於各單位區塊的個別搬送排程,求出該一基板從被搬入至單位區塊內起至被搬出為止之滯留時間的工程;及將前述一基板搬入至前述滯留時間為最短的單位區塊,並根據針對該單位區塊所製作的個別搬送排程,來搬送基板的工程。
- 如申請專利範圍第7項之塗佈、顯像方法,其中,前述複數個種類之處理模組,係包含有:液處理模組,對曝光前的基板塗佈塗佈液或是對曝光後的基板供給顯像液;及加熱模組,加熱基板,且前述液處理模組及加熱模組各自構成為準備有複數個相同的處理模組,並能夠從複數個處理模組中進行選擇。
- 如申請專利範圍第7或8項之塗佈、顯像方法,其中,前述載體內的基板,係以事先設定的順序被搬送至前述單位區塊內的處理模組與該單位區塊以外的其他處理模組並進行處理,且包含有:對前述載體內的各基板,沿著時間序列事先製作排列了相對於前述單位區塊內之處理模組及其他處理模組之基板的搬送經路之全體搬送排程的工程;及在將一基板搬入至前述滯留時間為最短之單位區塊之際,更換成包含於前述全體搬送排程之單位區塊的搬送排程,並根據針對該最短之單位區塊的個別搬送排程,來搬 送基板之工程。
- 如申請專利範圍第7或8項之塗佈、顯像方法,其中,為了執行彼此不同之一連串的處理,而使用複數組前述複數個單位區塊,前述載體內的基板,係以事先設定的順序被搬送至各組的單位區塊並進行處理,於前述各組之每一單位區塊,執行前述各工程。
- 一種記憶媒體,係儲存有對基板形成包含光阻膜的塗佈膜,並且對曝光後之基板進行顯像的塗佈、顯像裝置所使用的電腦程式,該記憶媒體,其特徵係,前述程式,係編入有步驟以實施申請專利範圍第7或8項所記載之塗佈、顯像方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013193025A JP6003859B2 (ja) | 2013-09-18 | 2013-09-18 | 塗布、現像装置、塗布、現像方法及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201523162A TW201523162A (zh) | 2015-06-16 |
TWI581065B true TWI581065B (zh) | 2017-05-01 |
Family
ID=52667691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103131000A TWI581065B (zh) | 2013-09-18 | 2014-09-09 | 塗佈、顯像裝置、塗佈、顯像方法及記憶媒體 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9377691B2 (zh) |
JP (1) | JP6003859B2 (zh) |
KR (1) | KR102172308B1 (zh) |
TW (1) | TWI581065B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7247743B2 (ja) * | 2019-05-20 | 2023-03-29 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
TW202141677A (zh) * | 2020-04-08 | 2021-11-01 | 日商東京威力科創股份有限公司 | 基板處理裝置及基板處理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209591A (ja) * | 2012-07-17 | 2012-10-25 | Tokyo Electron Ltd | 基板処理装置、基板処理方法及び記憶媒体 |
JP2013038126A (ja) * | 2011-08-04 | 2013-02-21 | Tokyo Electron Ltd | 基板処理装置、基板処理方法および記憶媒体 |
JP2013077053A (ja) * | 2011-09-29 | 2013-04-25 | Tokyo Electron Ltd | 基板処理装置、基板処理装置のアラーム管理方法および記憶媒体 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297258A (ja) * | 1994-04-26 | 1995-11-10 | Tokyo Electron Ltd | 板状体の搬送装置 |
TW309503B (zh) * | 1995-06-27 | 1997-07-01 | Tokyo Electron Co Ltd | |
JP3462426B2 (ja) * | 1999-05-24 | 2003-11-05 | 東京エレクトロン株式会社 | 基板処理装置 |
JP4233908B2 (ja) | 2003-04-02 | 2009-03-04 | 東京エレクトロン株式会社 | 基板処理システム |
JP4376072B2 (ja) * | 2004-01-16 | 2009-12-02 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
JP2005294460A (ja) * | 2004-03-31 | 2005-10-20 | Tokyo Electron Ltd | 塗布、現像装置 |
WO2006057319A1 (ja) * | 2004-11-24 | 2006-06-01 | Hitachi Kokusai Electric Inc. | 基板処理装置 |
US8078311B2 (en) * | 2004-12-06 | 2011-12-13 | Tokyo Electron Limited | Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus |
JP4933055B2 (ja) * | 2005-05-06 | 2012-05-16 | 国立大学法人 熊本大学 | ワーク搬送システム、経路設定方法及び経路設定プログラム |
JP4716362B2 (ja) * | 2005-06-07 | 2011-07-06 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
JP2008072016A (ja) * | 2006-09-15 | 2008-03-27 | Tokyo Electron Ltd | 液処理装置、液処理方法及び記憶媒体 |
JP5132920B2 (ja) * | 2006-11-22 | 2013-01-30 | 東京エレクトロン株式会社 | 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム |
JP2008258208A (ja) * | 2007-03-30 | 2008-10-23 | Tokyo Electron Ltd | 塗布、現像装置及びその方法並びに記憶媒体 |
TW200919117A (en) * | 2007-08-28 | 2009-05-01 | Tokyo Electron Ltd | Coating-developing apparatus, coating-developing method and storage medium |
US8731706B2 (en) * | 2008-09-12 | 2014-05-20 | Hitachi High-Technologies Corporation | Vacuum processing apparatus |
JP5954125B2 (ja) * | 2012-02-07 | 2016-07-20 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び記憶媒体 |
JP5673577B2 (ja) * | 2012-02-07 | 2015-02-18 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び記憶媒体 |
WO2013172959A2 (en) * | 2012-05-18 | 2013-11-21 | Regents Of The University Of Minnesota | Conveyance planning using dartboard network |
JP6013792B2 (ja) * | 2012-06-12 | 2016-10-25 | 東京エレクトロン株式会社 | 基板搬送方法及び基板搬送装置 |
-
2013
- 2013-09-18 JP JP2013193025A patent/JP6003859B2/ja active Active
-
2014
- 2014-08-27 US US14/469,759 patent/US9377691B2/en active Active
- 2014-09-09 TW TW103131000A patent/TWI581065B/zh active
- 2014-09-17 KR KR1020140123490A patent/KR102172308B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038126A (ja) * | 2011-08-04 | 2013-02-21 | Tokyo Electron Ltd | 基板処理装置、基板処理方法および記憶媒体 |
JP2013077053A (ja) * | 2011-09-29 | 2013-04-25 | Tokyo Electron Ltd | 基板処理装置、基板処理装置のアラーム管理方法および記憶媒体 |
JP2012209591A (ja) * | 2012-07-17 | 2012-10-25 | Tokyo Electron Ltd | 基板処理装置、基板処理方法及び記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
KR102172308B1 (ko) | 2020-10-30 |
US20150077726A1 (en) | 2015-03-19 |
KR20150032496A (ko) | 2015-03-26 |
JP2015060919A (ja) | 2015-03-30 |
TW201523162A (zh) | 2015-06-16 |
JP6003859B2 (ja) | 2016-10-05 |
US9377691B2 (en) | 2016-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151383B2 (ja) | 塗布、現像装置、その方法及び記憶媒体 | |
TWI502624B (zh) | Substrate processing system and substrate processing method | |
JP4760919B2 (ja) | 塗布、現像装置 | |
US7597492B2 (en) | Coating and developing system, coating and developing method and storage medium | |
JP4560022B2 (ja) | 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体 | |
JP5065167B2 (ja) | 基板の処理方法及び基板の処理システム | |
JP5246184B2 (ja) | 基板処理装置、基板処理方法及び記憶媒体 | |
TW200822273A (en) | Scheduling method for processing equipment | |
JP2008034746A (ja) | 塗布、現像装置、その方法及び記憶媒体 | |
JP4233908B2 (ja) | 基板処理システム | |
JP4279102B2 (ja) | 基板処理装置及び基板処理方法 | |
TWI384579B (zh) | Substrate processing device | |
US20200371440A1 (en) | Substrate processing apparatus and substrate processing method | |
TWI581065B (zh) | 塗佈、顯像裝置、塗佈、顯像方法及記憶媒體 | |
JP2005294460A (ja) | 塗布、現像装置 | |
TWI333233B (en) | Small lot size lithography bays | |
JP5936853B2 (ja) | 基板処理装置および基板処理方法 | |
JP6079510B2 (ja) | 基板処理システム、基板処理方法及び記憶媒体 | |
JP4492875B2 (ja) | 基板処理システム及び基板処理方法 | |
JP7527150B2 (ja) | 基板処理装置及び搬送スケジュール作成方法 | |
JP2005101077A (ja) | 基板処理装置及び基板処理方法 | |
JP5466380B2 (ja) | 基板処理装置のスケジュール作成方法及びそのプログラム | |
JP2000133577A (ja) | 露光システム | |
JP2004319768A (ja) | 基板処理装置 | |
JP5267691B2 (ja) | 塗布、現像装置、その方法及び記憶媒体 |