JP2015060919A - 塗布、現像装置、塗布、現像方法及び記憶媒体 - Google Patents

塗布、現像装置、塗布、現像方法及び記憶媒体 Download PDF

Info

Publication number
JP2015060919A
JP2015060919A JP2013193025A JP2013193025A JP2015060919A JP 2015060919 A JP2015060919 A JP 2015060919A JP 2013193025 A JP2013193025 A JP 2013193025A JP 2013193025 A JP2013193025 A JP 2013193025A JP 2015060919 A JP2015060919 A JP 2015060919A
Authority
JP
Japan
Prior art keywords
substrate
coating
unit block
wafer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013193025A
Other languages
English (en)
Other versions
JP6003859B2 (ja
Inventor
知広 金子
Tomohiro Kaneko
知広 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013193025A priority Critical patent/JP6003859B2/ja
Priority to US14/469,759 priority patent/US9377691B2/en
Priority to TW103131000A priority patent/TWI581065B/zh
Priority to KR1020140123490A priority patent/KR102172308B1/ko
Publication of JP2015060919A publication Critical patent/JP2015060919A/ja
Application granted granted Critical
Publication of JP6003859B2 publication Critical patent/JP6003859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/162Coating on a rotating support, e.g. using a whirler or a spinner

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】柔軟に搬送スケジュールを変更することが可能な塗布、現像装置等を提供する。
【解決手段】塗布、現像装置1は、基板Wに対してレジスト膜を含む塗布膜を形成する共に、露光後の基板に対して現像を行い、互いに同一の処理を行う複数の単位ブロックB1〜B6は、複数種類の処理モジュールSCPL、COT、PABを各々備える。制御部6は、単位ブロックB3、B4に振り分けられる一の基板Wを単位ブロックB3、B4の各々に搬入した場合に、その状況に応じて当該一の基板Wについての個別搬送スケジュールを作成するステップと、各単位ブロックB3、B4に一の基板Wが搬入されてから搬出されるまでの滞留時間を求めるステップと、滞留時間が最短の単位ブロックB3、B4に一の基板Wを搬入し、個別搬送スケジュールに基づいて基板Wを搬送するステップと、を実行するように制御信号を出力する。
【選択図】図6

Description

本発明は、複数種類の処理モジュールを各々備え、互いに同一の処理を行う複数の単位ブロックを利用して基板に対する塗布膜の形成や露光後の現像を行う技術に関する。
半導体製造工程の一つであるフォトレジスト工程においては、基板である半導体ウエハ(以下、ウエハという)の表面にレジストを塗布して得たレジスト膜を所定のパターンで露光した後に現像してレジストパターンを形成している。このような処理は、レジストの塗布、現像を行う塗布、現像装置に、露光装置を接続したシステムを用いて行われる。
塗布、現像装置には、異なる処理を実行する複数種類の処理モジュールが搭載され、キャリア内に収容された複数枚のウエハは、予め設定された順番で各処理モジュールへと順次、搬送され、正確な処理が実行される。また、単位時間当たりの処理可能枚数を増やすため、これらの処理モジュールは、塗布、現像装置内に複数台ずつ用意されている。
一方、塗布、現像装置においては、各ウエハが搬送される処理モジュールと搬送のタイミングとの関係を示す搬送スケジュールを予め作成し、この搬送スケジュールに基づいてウエハの搬送を実行することがある(例えば特許文献1)。搬送スケジュールを用いることにより、多種、多数の処理モジュールが設けられた塗布、現像装置にて、複数のウエハを並行して処理する場合であっても効率的で安定したウエハ搬送を実現できる。
特開2004−311511号公報:段落0053、図7
一方、塗布、現像装置においては、キャリア内のウエハを処理している途中でトラブルが発生したり、ロットが変更になったりすることにより、一部の処理モジュールが使えなくなる場合もある。このような場合に、予め作成した搬送モジュールに基づいてウエハの搬送が制御されていると、トラブルやロット変更に伴う処理内容の変更を反映した新たな搬送スケジュールを作成しなければならない。また当該塗布、現像装置内には、古い搬送スケジュールを用いて搬送制御され、途中まで処理されたウエハが残っており、新しい搬送スケジュールを用いた搬送制御への切り替えも難しい。
本発明はこのような事情の下になされたものであり、その目的は、柔軟に搬送スケジュールを変更することが可能な塗布、現像装置、塗布、現像方法及びこの方法を記憶した記憶媒体を提供することにある。
本発明の塗布、現像装置は、基板が複数枚収納されたキャリアから取り出された基板に対してレジスト膜を含む塗布膜を形成する共に、露光後の基板に対して現像を行う塗布、現像装置において、
露光前の基板に対して塗布膜を形成するかまたは露光後の基板に対して現像を行うための複数種類の処理モジュールを各々備え、互いに同一の処理を行う複数の単位ブロックと、
前記複数の単位ブロックごとに設けられ、前記複数種類の処理モジュールの間で予め決められた順番で基板の搬送を行うための基板搬送機構と、
前記複数の単位ブロックの間で基板を振り分けて搬入するための基板振り分け機構と、
前記基板振り分け機構により基板を振り分ける前に、振り分けの対象である一の基板を前記複数の単位ブロックの各々に搬入した場合に、単位ブロックごとに単位ブロック内の状況に応じて当該一の基板についての搬送経路を時系列に沿って並べた個別搬送スケジュールを作成するステップと、各単位ブロックに対応する個別搬送スケジュールに基づいて当該一の基板が単位ブロック内に搬入されてから搬出されるまでの滞留時間を求めるステップと、前記基板振り分け機構により、前記滞留時間が最短の単位ブロックに前記一の基板を搬入し、当該単位ブロックについて作成した個別搬送スケジュールに基づいて基板を搬送するステップと、を実行するように制御信号を出力する制御部と、を備えたことを特徴とする。
前記塗布、現像装置は、下記の構成を備えていてもよい。
(a)前記複数種類の処理モジュールは、露光前の基板に対して塗布液を塗布するかまたは露光後の基板に対して現像液を供給する液処理モジュールと、基板を加熱する加熱モジュールと、を含み、前記液処理モジュール及び加熱モジュールの各々は、同じ処理モジュールが複数用意されて複数の処理モジュールの中から選択できるように構成されていること。
(b)前記基板搬送機構は、上流側の処理モジュールから基板を受け取り、当該基板と下流側の処理モジュール内の基板とを交換するように第1の基板保持体及び第2の基板保持体を備えていること。
(c)前記単位ブロック外の他の処理モジュールを備え、前記キャリア内の基板は、前記単位ブロック内の処理モジュールと他の処理モジュールとに予め設定された順番で搬送されて処理が行われ、前記制御部は、前記キャリア内の各基板に対して前記単位ブロック内の処理モジュール及び他の処理モジュールに対する基板の搬送経路を時系列に沿って並べた全体搬送スケジュールを予め作成するステップと、前記滞留時間が最短の単位ブロックに一の基板を搬入する際に、前記全体搬送スケジュールに含まれる単位ブロックの搬送スケジュールに替えて、当該最短の単位ブロックについての個別搬送スケジュールに基づいて基板を搬送するステップと、を実行するように制御信号を出力すること。
(d)互いに異なる一連の処理を実行するために、前記複数の単位ブロックが複数組設けられ、前記キャリア内の基板は、各組の単位ブロックに予め設定された順番で搬送されて処理が行われ、前記制御部は、各組の単位ブロックごとに前記各ステップを実行するように制御信号を出力すること。
(e)前記複数の単位ブロックは、互いに上下に積層されていること。
本発明は、処理モジュールの種類が共通する複数の単位ブロックのいずれかに基板を搬入して処理を行うにあたり、当該基板を各単位ブロックに搬入した場合の個別搬送スケジュールを作成し、その結果に基づいて基板の滞留時間が最短となる単位ブロックを選択するので、各単位ブロックの稼働状況に応じて柔軟で効率的な基板の搬送を行うことができる。
実施の形態に係る塗布、現像装置の外観斜視図である。 前記塗布、現像装置の横断平面図である。 前記塗布、現像装置の縦断側面図である。 前記塗布、現像装置の電気的構成を示すブロック図である。 前記塗布、現像装置の動作を示すフロー図である。 ウエハの処理を実行する単位ブロックを選択する動作を示すフロー図である。 前記塗布、現像装置全体の搬送スケジュールの概要を示す説明図である。 ウエハ処理時のCOT層の稼働状況を示す第1の説明図である。 個別搬送スケジュールの作成例を示す第1の説明図である。 ウエハ処理時のCOT層の稼働状況を示す第2の説明図である。 個別搬送スケジュールの作成例を示す第2の説明図である。 ウエハ処理時のCOT層の稼働状況を示す第3の説明図である。 個別搬送スケジュールの作成例を示す第3の説明図である。 ウエハ処理時のCOT層の稼働状況を示す第4の説明図である。 個別搬送スケジュールの作成例を示す第4の説明図である。 採用された個別搬送スケジュールに基づきCOT層にて実行される搬送スケジュールの例である。 BCT層やDEV層の選択にも本発明を適用した例を模式的に示した説明図である。
本発明が適用される塗布、現像装置1の構成について図1〜図4を参照しながら説明する。図1に示すように、本例の塗布、現像装置1は、キャリアブロックD1と、処理ブロックD2と、インターフェイスブロックD3と、が直線状に接続されている。インターフェイスブロックD3にはさらに露光装置D4が接続されている。以下、ブロックD1〜D3の配列方向を前後方向、キャリアブロックD1が配置されている一端側を手前側として説明を行う。
キャリアブロックD1は、同一ロットのウエハWを複数枚収容したFOUP(Front Opening Unified Pod)などからなるキャリアCと、塗布、現像装置1との間でウエハWを搬入出する役割を有する。図2に示すようにキャリアブロックD1は、キャリアCの載置台21と、キャリアCの蓋の開閉を行う開閉部22と、キャリアCからウエハWを取り出して搬送するための搬送アーム23とを備えている。
図1、図3に示すように、処理ブロックD2は、ウエハWに液処理を行う第1〜第6の単位ブロックB1〜B6が下から順に積層されている。説明の便宜上ウエハWに下層側の反射防止膜を形成する処理を「BCT」、ウエハWにレジスト膜を形成する処理を「COT」、露光後のウエハWにレジストパターンを形成するための処理を「DEV」と夫々表現する場合がある。本例では、下からBCT層B1、B2、COT層B3、B4、DEV層B5、B6が2層ずつ積み上げられている。同種の単位ブロックにおいては、互いに並行してウエハWの搬送及び処理が行われる。
これらの単位ブロックを代表して、図2にはCOT層B3(B4)を例示してある。COT層B3(B4)には、キャリアブロックD1からインターフェイスブロックD3へ向かう方向に伸びるように搬送領域31が設けられ、この前記搬送領域31には、搬送アームF3(F4)が設けられている。搬送アームF3(F4)は本例の基板搬送機構に相当し、COT層B3(B4)内の上流側の処理モジュールからウエハWを受け取り、下流側の処理モジュール内のウエハWと交換するための2枚のフォーク(第1の基板保持体及び第2の基板保持体)を備えている。
搬送領域31の一方側(例えば手前側から見て左手)の側方には複数の棚ユニットUからなり、レジスト膜塗布後の加熱処理を行う処理モジュールである加熱モジュールPAB1〜PAB4(PAB5〜PAB8)が前後方向に並んで配置されている。また、前記搬送領域31の他方側(例えば手前側から見て右手)の側方には回転するウエハWの表面にレジスト液(塗布液)を含む各種薬液を供給して液処理を行う液処理モジュールであるレジスト膜形成モジュールCOT1〜COT3(COT4〜COT6)が前後方向に並べて設けられている。
ここで、本明細書では塗布、現像装置1内にてウエハWが置かれる場所をモジュールと呼び、置かれたウエハWに対して処理が行われる場所を処理モジュールと呼ぶ。
他の単位ブロックB1、B2、B5及びB6は、ウエハWに供給する薬液が異なることを除き、単位ブロックB3、B4とほぼ同様に構成される。単位ブロックB1、B2は、液処理モジュールとして、レジスト膜形成モジュールCOTの代わりに反射防止膜形成用の塗布液を供給する反射防止膜形成モジュールを備え、単位ブロックB5、B6は、現像液を供給する現像モジュールを備える。図3では各単位ブロックB1〜B6の搬送アームはF1〜F6と示している。
これら単位ブロックB1〜B6は、各々、複数種類の処理モジュール(例えばCOT層B3(B4)は加熱モジュールPABとレジスト膜形成モジュールCOT)を備えている。
処理ブロックD2における前方側には、各単位ブロックB1〜B6に跨って上下方向に伸びるタワーT1と、タワーT1に設けられた複数のモジュール間でのウエハWの受け渡しを行うための昇降自在な受け渡しアーム32とが設けられている。受け渡しアーム32は、単位ブロックB3、B4にウエハWを振り分けて搬入するための基板振り分け機構としての役割も果たしている。
タワーT1には、複数のモジュールが上下方向に互いに積層されて設けられており、これらのモジュールのうち、各単位ブロックB1〜B6の高さに対応して設けられている受け渡しモジュールTRSは、単位ブロックB1〜B6内の搬送アームF1〜F6との間でウエハWの受け渡しを行う際に用いられる。
タワーT1に設けられているモジュールの具体例を挙げると、単位ブロックB1〜B6との間でのウエハWを受け渡す際に用いられる既述の受け渡しモジュールTRS、ウエハWの温度調整を行う温調モジュールCPL、複数枚のウエハWを一時的に保管するバッファモジュールBU、ウエハWの表面を疎水化する疎水化処理モジュールADHなどがある。説明を簡単にするため、前記疎水化処理モジュールADH、温調モジュールCPL、バッファモジュールBUについては一部の図示を省略してある。
また本実施の形態においては、タワーT1と単位ブロックB3、B4(COT層B3、B4)との間でウエハWの受け渡しを行う際に用いられる受け渡しモジュールTRSは、処理モジュールである温調モジュールCPLとしての機能も兼ね備えている。図3には、COT層B3(B4)との間でウエハWの受け渡し及び温調を行う温調モジュールCPLを各々「SCPL1、SCPL2(SCPL3、SCPL4)」と記載してある。COT層B3(B4)にウエハWを振り分けて搬入する観点において、これらの温調モジュールSCPL1、SCPL2(SCPL3、SCPL4)は、COT層B3(B4)内のレジスト膜形成モジュールCOT1〜COT3(COT4〜COT6)、加熱モジュールPAB1〜PAB4(PAB5〜PAB8)と共通の単位ブロックを構成している。
図2、図3に示すようにインターフェイスブロックD3は、単位ブロックB1〜B6に跨って上下方向に伸びるタワーT2、T3、T4を備えている。インターフェイスブロックD3には、タワーT2とタワーT3との間でウエハWの受け渡しを行うための昇降自在なインターフェイスアーム41と、タワーT2とタワーT4との間でウエハWの受け渡しを行うための昇降自在なインターフェイスアーム42と、タワーT2と露光装置D4との間でウエハWの受け渡しを行うためのインターフェイスアーム43とが設けられている。
タワーT2は、受け渡しモジュールTRS、露光前の複数枚のウエハWを格納して滞留させるバッファモジュールBU、露光後の複数枚のウエハWを格納するバッファモジュールBU、及びウエハWの温度調整を行う温調モジュールCPLなどが互いに積層されて構成されているが、タワーT1の場合と同様に、バッファモジュールBU及び温調モジュールCPLの図示は省略する。
また、手前側から見てタワーT2の右手に配置されているタワーT3には、露光後のウエハWの洗浄処理を行う複数台の露光後洗浄モジュールPIRが上下方向に積層されて配置されている。一方、タワーT2の左手に配置されているタワーT4には露光装置D4に搬入される前のウエハWの裏面洗浄を行う複数台の裏面洗浄モジュールBSTが上下方向に積層されて配置されている。これらのモジュールの記載についても図示は省略してある。
以上に説明した構成を備えた塗布、現像装置1は制御部6とメモリ7とを有するコンピュータを備えている。制御部6はCPU(Central Processing Unit)61とプログラム格納部62とからなり、プログラム格納部62には各塗布、現像装置1の作用、即ち、キャリアCからウエハWを取り出し、搬送経路に沿ってウエハWを搬送しながら、各単位ブロックB1〜B6にて処理を実行し、処理後のウエハWをキャリアCに格納するまでの動作に係わる制御についてのステップ(命令)群が組まれたプログラムが記録されている。このプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカードなどの記憶媒体に格納され、そこからコンピュータにインストールされる。なお図4においては、プログラム格納部62と後述のメモリ7とは別々の記憶媒体として記載しているが、これらを共通の記憶媒体により構成してもよい。
ここで本実施の形態に係る塗布、現像装置1は、キャリアC内に収納されているウエハWの搬送及び処理に用いる全モジュールを対象とした全体搬送スケジュールに基づいてウエハWの搬送制御を実行する機能を備えている。そして、一部の単位ブロック(COT層B3、B4と温調モジュールSCPL1〜SCPL4)については、個別のウエハWを搬入する度に、当該ウエハWの滞留時間が短い単位ブロックB3、B4を搬送先として選択できるように、単位ブロック個別の個別搬送スケジュールに基づいてウエハWの搬送制御を行う。
なお、ウエハWの搬送先の単位ブロックB3、B4の選択に関する記載においては、温調モジュールSCPL1、SCPL2は、COT層B3に含まれ、温調モジュールSCPL3、SCPL4はCOT層B4に含まれているものとする。
上述の搬送制御を実施するため、本実施の形態のプログラム格納部62には、キャリアC内の各ウエハWの搬送先及び搬送順序(即ち、各ウエハWの搬送経路)を時系列に沿って並べた、塗布、現像装置1全体の搬送スケジュールを作成するスケジューラプログラム621と、COT層B3、B4にてウエハWの処理を行う際に、個別のCOT層B3、B4について各ウエハWの搬送経路を時系列に沿って並べた個別搬送スケジュールを作成する個別スケジュール作成プログラムと、各COT層B3、B4に対して作成された個別搬送スケジュールに基づいて、ウエハWの滞留時間が最短となるCOT層B3、B4を当該ウエハWの搬入先として選択する単位ブロック選択プログラム623と、スケジューラプログラム621や個別スケジュール作成プログラムにて作成された各搬送スケジュールに基づいてウエハWの搬送機構を稼働させ、ウエハWの搬送制御を実行する搬送制御プログラム624と、を備えている。
またウエハWの搬送スケジュールを作成するためのデータとして、メモリ7には搬送レシピ72、処理レシピ71が記憶されている。搬送レシピ72はキャリアCから搬出されたウエハWが塗布、現像装置1及び露光装置D4で処理されて元のキャリアCに搬入されるまでの搬送経路を設定するための情報が設定されている。同種のモジュールが複数台設けられている場合には、各モジュールを識別して搬送先を選択し、塗布、現像装置1全体の搬送スケジュールを作成することができる。また、搬送レシピ72に設定されているCOT層B3、B4内の搬送経路は、個別搬送スケジュールの作成にも活用できる。
処理レシピ71には、各処理モジュールにて実行される処理の内容(例えば液処理モジュールの場合には、ウエハWの回転速度や薬液の供給時間など、加熱モジュールや温調モジュールCPLの場合には、温度設定値や温調時間など)に関する情報が設定されている。処理レシピ71は、キャリアC内のウエハWに設定されている情報に応じて、複数種類の中から選択することができる。
一方、工場内を搬送され、各処理装置にて処理が実行されるキャリアC内のウエハWには、予め塗布、現像装置1、露光装置D4にて実行される処理の内容が設定されている。この処理内容を管理する情報として、キャリアC内のウエハWには、コントロールジョブ(CJ)及びプロセスジョブ(PJ)が設定されている。CJは、各ウエハWに対して設定されるPJのグループ単位であり、本例ではロットごとに設定される。PJは、各ウエハWに対して実施される処理レシピを特定する情報などが設定される。
例えば各キャリアCはウエハWを水平姿勢で保持する25段のスロットを上下方向に積み重ねた構成となっている。CJには、各CJの個別番号であるIDと、当該IDを持つCJが設定されるキャリアCを特定する情報とが含まれる。
各CJには、複数のPJを設定することが可能であり、PJには、各PJの個別番号であるIDと、当該IDを持つPJが設定されるウエハWを特定する情報(例えば図7に示した搬送スケジュールの「A01、A02、…」の符号に相当する)や実施される処理レシピ71を特定する情報が含まれる。各PJが実施されるウエハWは、キャリアCのスロットの位置によって特定される。
これらのCJやPJに係る情報は、各キャリアCやその内部に格納されたウエハWに対して個別に設定されており、制御部6は、工場内の装置を管理するホストコンピュータとの通信などによってこれらの情報を取得する。
以上に説明した構成を備える塗布、現像装置1の作用について説明する。初めに、塗布、現像装置1を用いて実行される処理の概要について説明しておく。
ウエハWは、キャリアCからロットごとに1枚ずつ搬出され、搬送アーム23により、処理ブロックD2におけるタワーT1の受け渡しモジュールTRS0に搬送される。受け渡しモジュールTRS0のウエハWは、受け渡しアーム32により、受け渡しモジュールTRS1、TRS2を介してBCT層B1、B2に振り分けられる。
BCT層B1、B2内に搬入されたウエハWは、反射防止膜形成モジュール→加熱モジュール→TRS1(TRS2)の順に搬送されつつ処理が行われ、続いて受け渡しアーム32により、温調モジュールSCPL1〜SCPL4にて温度調整が行われた後、COT層B3、B4に振り分けられる。
COT層B3、B4内に搬入されたウエハWは、レジスト膜形成モジュール→加熱モジュール→タワーT2の受け渡しモジュールTRSの順に搬送されつつ処理が行われる。
タワーT2の受け渡しモジュールTRSに搬入されたウエハWは、不図示のバッファモジュールSBUに搬入された後、インターフェイスアーム42によってタワーT4の裏面洗浄モジュールBSTに搬入され裏面洗浄が行われる。裏面洗浄後のウエハWは、各インターフェイスアーム42、41、43によりタワーT2の温調モジュールCPL(不図示)を介して露光装置D4へ搬入される。
露光後のウエハWは、インターフェイスアーム43、41によりタワーT2の受け渡しモジュールTRS→タワーT3の露光後洗浄モジュールPIRに搬入され、洗浄が行われた後、タワーT2の受け渡しモジュールTRS5、TRS6を介してDEV層B5、B6に振り分けられる。
DEV層B5、B6に搬入されたウエハWは、加熱モジュール→現像モジュール→加熱モジュール→タワーT1の受け渡しモジュールTRSの順に搬送されつつ処理が行われ、搬送アーム23を介してキャリアCに戻される。
キャリアC内の各ウエハWに対して上述の処理を実行するにあたり、ウエハWを各モジュールに搬送する搬送制御の内容について図5〜図16を参照しながら説明する。
初めに、処理対象のウエハWを収納したキャリアCがキャリアブロックD1の載置台21に載置されると(図5のスタート)、制御部6は外部のホストコンピュータからウエハWの処理に係る情報(CJ及びPJ)を取得する。制御部6は、PJに設定されている情報に基づいて当該ウエハWに実行される処理レシピ71を選択し、この処理レシピ71に設定されている処理を実行可能な処理モジュールを選択する。そして、これらの処理モジュールを含み、各処理モジュールに搬入されるまでにウエハWが通過する受け渡しモジュールTRSやバッファモジュールBUなどを含んだ搬送レシピ72選択し、この搬送レシピ72に基づいて各ウエハWの搬送経路を決定する。
こうしてロット内のウエハWに対して搬送経路を決定し、各ウエハWの搬送先及び搬送順序を時間経過に沿って並べると、図7に概要を示すように当該ロットに係る塗布、現像装置1の全体搬送スケジュールが作成される(図5のステップS101)。
ここで図7〜図16に示す各搬送スケジュール中の左右方向の列は搬送先のモジュールを表し、上下方向の行は各搬送ステップを示しており、カラム内には各モジュールに載置されているウエハWの識別符号が記載されている。本例の搬送ステップは10秒単位で下方側の行へ向けて進行する。
ここで、本実施の形態に係る塗布、現像装置1は、COT層B3、B4(タワーT1の温調モジュールSCPL1〜SCPL4を含む。以下同じ)におけるウエハWの搬送制御については、予め作成した全体搬送スケジュールを用いず、各ウエハWを搬入時に最適な搬入先を判断している。このため、図7に示した全体搬送スケジュールのうち、破線で囲んだCOT層B3、B4の搬送スケジュール部分は、COT層B3、B4よりも後段の各モジュールにおける搬送スケジュールを作成するための模擬的な搬送スケジュールとして機能している。
塗布、現像装置1の全体搬送スケジュールを作成したら、当該全体搬送スケジュールに基づいてウエハWを搬送し、各処理モジュールにてウエハWの処理を実行する。一方、COT層B3、B4へのウエハWの搬入、及び処理は、各ウエハWの搬入時に作成した個別搬送スケジュールに基づいて実行される(ステップS102)
この個別搬送スケジュールを作成して、最適なCOT層B3、B4を選択する動作の流れについて図6を参照しながら説明する。
初めに、キャリア内のウエハWの処理が開始されると(スタート)、予め作成された全体搬送スケジュールに基づいてウエハWを搬送し、各処理モジュールで処理を実行する(ステップS201)。
そして、COT層B3、B4に搬入されるウエハWがあれば(ステップS202;YES)、両COT層B3、B4の処理モジュール(SCPL1〜4、レジスト膜形成モジュールCOT1〜COT6、加熱モジュールPAB1〜PAB8)の稼働状況を把握する(ステップS203)。把握する稼働状況の具体例としては、処理モジュールの使用状況や、当該ウエハWの処理レシピ71にて設定されている処理を実行することができるか否かなどの情報が挙げられる。
次いで、これら取得した稼働情報、及びウエハWに対して選択された搬送レシピ72などに基づいて、各COT層B3、B4にて実行可能な個別搬送スケジュールを作成する(ステップS204)。個別搬送スケジュールを作成したら、各COT層B3、B4にウエハWが搬入されてから搬出されるまでの滞留時間を算出し(ステップS205)、滞留時間の短いCOT層B3、B4を当該ウエハWの搬入先として選択する(ステップS206)。そして、選択されたCOT層B3、B4に当該ウエハWを搬入し、個別搬送スケジュールに基づいてウエハWの搬送、処理を実行する(ステップS207)。
以上に述べたCOT層B3、B4の稼働状況を取得する動作から、個別搬送スケジュールを作成して各ウエハWの搬入、処理を行うまでの具体的な動作内容について、図8〜図16を参照しながら説明する。
今、図8に示すように、「A01〜A05」までの5枚のウエハWがCOT層B3、B4に振り分けて搬入されているとする。この5枚目の「A05」がCOT層B3側の温調モジュールSCPL1に搬入された直後の「搬送ステップ6」(図8に記載のカラムをグレーで塗り潰して示した。以下図10、12、14において同じ)にて、6枚目の「A06」のウエハWの搬入先を決定する場合について考える。
まず、先行して搬入されたウエハWによって各処理モジュールがいつまで占有されるかなどの処理の進行状況や、使用することができない処理モジュールの有無に関する情報が取得され、これらの稼働状況に基づいて個別スケジュールが作成される。
図9(a)、(b)に示すように、「搬送ステップ6」にて「A06」のウエハWを搬入した場合の個別搬送スケジュールは、COT層B3、B4の双方について作成される。即ち、図9(a)に示したCOT層B3では、「A01、A03」のウエハWに対するレジスト膜の塗布が60秒間行われた後、これらのウエハWが順次、加熱モジュールPAB1〜PAB3に搬入されて処理され(80秒間)、タワーT2の受け渡しモジュールTRSに搬送される。
また、温調モジュールSCPL1にて温調が行われている「A05」のウエハWは、20秒間、温調が行われた後、搬入可能な処理モジュールに搬入され、先行のウエハWと同様の処理が行われた後、タワーT2の受け渡しモジュールTRSに搬送される。ここで、事前に把握した稼働状況に対し、個別搬送スケジュールにて新たに追加された搬送ステップおけるウエハWの載置位置は、カラムをグレーで塗り潰して示してある(以下、図11、13、15において同じ)。また、各処理モジュールにおける処理時間は、一例を示したものであり、ウエハWの搬送動作は十分に速く、搬送に起因する処理の待ち時間は発生しないものとした。さらに、各モジュールにてウエハWの入れ替え動作に要する時間は処理時間の内数として示した。
なお、ウエハWの搬送時間が律速となる場合には、処理モジュール間のウエハWの搬送に要する時間から、当該搬送と並行して処理モジュール内で他のウエハWの処理が行われている時間を差し引き、搬送のみに要する時間(処理モジュールがウエハWの搬送を待っている時間)を加味して滞留時間を算出すればよい。
このように、先行するウエハWについての搬送スケジュールが作成されると、次に搬入される「A06」のウエハWの搬送スケジュールも決まる。即ち、図9(a)に示すように、先行するウエハWの処理が行われていない温調モジュールSCPL2に搬入された後、レジスト膜形成モジュールCOT1〜COT3にて先行するウエハWの処理が終わるのを10秒間待つ。次いで、最も早く処理が終了したレジスト膜形成モジュールCOT1に当該ウエハWを搬入してレジスト膜の塗布を行った後、まだ処理が開始されていない加熱処理モジュールPAB4に搬入して加熱処理を行う。この結果、温調モジュールSCPL2に搬入してから、タワーT2の受け渡しモジュールTRSに受け渡すまでの「A06」のウエハWの滞留時間は170秒であることが特定される。
ここで図9、11、13、15の各図においては、新たに搬入されるウエハWの各搬送ステップにおける載置位置は、カラムをグレーで塗り潰すと共に、枠線を太線で示してある。
一方、図9(b)に示すように他方側のCOT層B4についても同様の手法で個別搬送スケジュールを作成する。この結果、温調モジュールSCPL3で温調を終えた「A06」のウエハWをレジスト膜形成モジュールCOT6に搬入する際の待ち時間がないことから、当該COT層B4における「A06」のウエハWの滞留時間は160秒であることが特定される。
よって「A06」のウエハWは、滞留時間の短いCOT層B4に搬入され、図9(b)の個別搬送スケジュールに基づいて先行する「A02、A04」及び新たに搬入される「A06」のウエハWの搬送制御が行われる。また、他方側のCOT層B3においては、「A05」のウエハWの搬入時に作成された個別搬送スケジュールに基づくウエハWの搬送制御が継続される。
なお、上述の手法で求めた両COT層B3、B4の滞留時間が同じであった場合は、例えば、1つ前のウエハWが搬入されたCOT層B3、B4とは反対側のCOT層B4、B3を選択するなど、上位の選択ルールを定めておけばよい。また、1枚目のウエハWの搬入時には、既述の全体搬送スケジュールに基づいて搬入先のCOT層B3、B4を選択するとよい。
次いで、図10、図11(a)、(b)に示すように、「A07」のウエハW等、後続のウエハWについて順次、個別搬送スケジュールを作成する。そして、新たにウエハWが搬入される場合には個別搬送スケジュールを更新しながら各COT層B3、B4に搬入されたウエハWの搬送制御、及び各処理モジュール内での処理を実行する。
この結果、COT層B3、B4内の処理モジュール側にトラブルなどが発生していない条件下で、個別搬送スケジュールに基づいてCOT層B3、B4にウエハWを振り分けていくと、図7の全体の搬送スケジュール中に破線で囲んで示した模擬の搬送スケジュールが実現されることになる。
次に、ウエハWの処理を行っている途中に、トラブルなどの発生によってCOT層B3、B4内の一部の処理モジュールが使用できなくなった場合の動作について説明する。
図12〜図15には、図8〜図11を用いて説明した状態から引き続き同様の手順でウエハWの搬入を実行し、「A12」のウエハWの処理を実行する直前(「A06」のウエハWの処理の終了直後)の「搬送ステップ14」にてレジスト膜形成モジュールCOT6が使用できなくなる場合の動作を示している。
この例において、先行して処理されている「A06」のウエハWの処理に影響を与えないタイミングにてレジスト膜形成モジュールCOT6が使用できなくなる前提としたのは、処理が中断されたウエハWの取り扱いに関する説明を省略するためである。
仮に、あるウエハWの処理の途中で処理モジュールが使用できなくなった場合は、処理が中断したウエハWを回収したり、再処理を行ったりする動作が加わる他は、ウエハWの搬入先を決定する動作に違いはない。
今、図12に示した「A12」のウエハWの搬入先を決定するにあたり、稼働情報を取得した結果、例えば処理液の不足などによりCOT層B4のレジスト膜形成モジュールCOT6が、「A06」の処理完了後の「搬送ステップ14」のタイミングで使用できなくなることが分かったとする。図12には、レジスト膜形成モジュールCOT6が使用できなくなっている状態を斜線のハッチで示してある(図13(b)、14、15(b)、16において同じ)。
この場合においても既述の例と同様に稼働状況を取得した結果に基づいて両COT層B3、B4に「A12」のウエハWを搬入した場合の個別搬送スケジュールを作成する。その結果、COT層B3における「A12」のウエハWの滞留時間は170秒であった(図13(a))。
一方、レジスト膜形成モジュールCOT6を使用できないCOT層B3に「A12」のウエハWを搬入した場合には、温調モジュールSCPL4にて温調を行った後、レジスト膜形成モジュールCOT4にて当該ウエハWの処理が開始可能になるまで20秒の待ち時間が発生する。この結果、COT層B4における「A12」のウエハWの滞留時間は180秒となり(図13(a))、当該ウエハWの搬入先としては滞留時間の短いCOT層B3が選択される。従ってCOT層B3には、「A11、A12」のウエハWが連続して搬入されることとなる。なお、後述の図16に示すように、COT層B3への「A12」のウエハWの実際の搬入タイミングは、図13(a)に示されている「搬送ステップ14」の待ち時間分だけ遅らせて実行し、受け渡しアーム32の負荷を平準化している。
次いで図14、図15(a)、(b)に示すように、続く「A13」のウエハWについても個別搬送スケジュールを作成し、滞留時間を比較した結果、当該ウエハWの搬入先としてCOT層B3が選択される。
こうして後続のウエハWについて順次、個別搬送スケジュールの作成、搬送先のCOT層B3、B4の選択を行うと、図16に示すように一方側のCOT層B3には「A11→A12→A14→A16→A17→…」の順にウエハWが搬入され、他方側のCOT層B4には「A10→A13→A15→A18→…」の順にウエハWが搬送される。
この結果、レジスト膜形成モジュールCOT6が使用できなくなった後は、予め作成した模擬の搬送スケジュール(図7中に破線で囲んで示してある)とは異なるCOT層B3、B4を選択する個別搬送スケジュールに基づいて搬送制御が実行される。これらの個別搬送スケジュールは、COT層B3、B4へのウエハWの搬入動作を実行する度に作成され、その都度、COT層B3、B4におけるウエハWの滞留時間が短い個別搬送スケジュールが選択されている。従って、キャリアC内のウエハWを順次、処理している途中で、一部の処理モジュールが使用できなくなるなどした場合であっても、COT層B3、B4の稼働状況に応じて最適な(単位時間当たりのウエハWの処理枚数が多い)搬送制御を実現できる。
ここで稼働状況に応じて搬送スケジュールが変化するCOT層B3、B4層の後段側の処理モジュールのウエハW搬送について述べておく。予め作成した全体の搬送スケジュール(図7)は、各ウエハWを識別して実行されるので、タワーT2の受け渡しモジュールTRSに搬送されたウエハWは、この搬送スケジュールに基づいて各処理モジュールへ搬送され、処理が行われる。
例えば図7の搬送スケジュールにてタワーT2の受け渡しモジュールTRSに「A01〜A12」のウエハWが受け渡される場合と、図16の個別搬送スケジューの実行結果において同受け渡しモジュールTRSにこれらのウエハWが受け渡される場合とを比較する。これらの例では、レジスト膜形成モジュールCOT6が使用できなくなってから搬入された「A12〜A25」のウエハWが受け渡される受け渡しモジュールTRSに載置されるタイミングが遅れたり、受け渡される棚の位置が変化したりしている。
しかしながら、「A12〜A25」が受け渡しモジュールTRSに受け渡される順番の入れ違い(例えば「A12」のウエハWよりも早く「A13」のウエハWが受け渡しモジュールTRSに受け渡される現象)は発生していない。従って、「A01〜A25」の番号順にウエハWを処理するように作成されている全体搬送スケジュールに基づいて、タワーT2の受け渡しモジュールTRSに受け渡されたウエハWを搬送していけば、各ウエハWに対して正確に処理を行うことができる。
なお、図12〜図16では、1台のレジスト膜形成モジュールCOT6が使用できなくなる場合を例に挙げて説明を行った。しかしながら処理モジュール(温調モジュールSCPL1〜SCPL4、レジスト膜形成モジュールCOT1〜COT6、加熱モジュールPAB1〜PAB8)の種類や台数が異なる場合であっても同様の手順によってCOT層B3、B4の選択を行うことができる。
こうして、キャリア内の全ウエハWについて搬送、処理を行い(図6のステップS201、203〜207)、COT層B3、B4に搬入するべきウエハWがなくなったら(ステップS202;NO)、ウエハWの搬入先の選択に関する動作を終える(エンド)。そして、塗布、現像装置1内の全ウエハWに関する処理を実行し、処理されたウエハWを元のキャリアCに戻す(図5のエンド)。
本実施の形態に係る塗布、現像装置1によれば以下の効果がある。処理モジュールの種類(温調モジュールSCPL1〜4、レジスト膜形成モジュールCOT1〜COT6、加熱モジュールPAB1〜PAB8)が共通する複数の単位ブロックであるCOT層B3、B4(温調モジュールSCPL1〜4を含む)のいずれかにウエハWを搬入して処理を行うにあたり、当該ウエハWを各COT層B3、B4に搬入した場合の個別搬送スケジュールを作成し、その結果に基づいてウエハWの滞留時間が最短となるCOT層B3、B4を選択する。この結果、各COT層B3、B4の稼働状況に応じて柔軟で効率的なウエハWの搬送を行うことができる。
ここで図6〜図16を用いた手法により選択される単位ブロックはCOT層B3、B4に限定されない。例えばBCT層B1、B2の選択やDEV層B5、B6の単位ブロックの各組にウエハWを搬入する際に個別スケジュールを作成し、ウエハWの滞留時間が最短となる搬入先を選択してもよい。さらに、予め塗布、現像装置1全体の搬送スケジュールを作成することも必須の要件ではなく、例えば図17に示すようにBCT層B1、B2、COT層B3、B4、DEV層B5、B6の単位ブロックの各組にウエハWが搬入される(1)〜(3)のタイミングにて個別スケジュールを作成して搬送先を決定してもよい。
また、図12〜図16を用いて説明した一部の処理モジュール(本例ではレジスト膜形成モジュールCOT6)が使用できなくなる場合のCOT層B3、B4の選択動作は、トラブル発生時の対応として実行される場合に限られない。例えば、共通のキャリアC内に複数のロットが設定され、「W01〜W11」のウエハWと、「W12〜W25」のウエハWとで処理の内容が異なる場合などにも同様の動作でCOT層B3、B4を選択できる。例えばレジスト膜形成モジュールCOT6は「W12〜W25」のウエハWに対して行われる処理を実行する機能を備えていない場合には、レジスト膜形成モジュールCOT6を除外して個別搬送スケジュールが作成され、COT層B3、B4の選択が行われることになる。
この他、ウエハWごとに個別搬送スケジュールを作成して搬送先の選択が行われる単位ブロックの構成や各単位ブロックに設けられる処理モジュールの台数や種類は適宜、変更してよい。例えば、COT層B3、B4内に各々2台ずつレジスト膜形成モジュールCOT1〜COTを設け、さらにレジスト膜の上層に保護膜を形成する液処理モジュールである保護膜形成モジュールITC1〜ITC4を2台ずつ設けてもよい。また、BCT層B1、B2を設ける代わりに2層のITC層を設け、これらのITC層に対するウエハWの搬入先を選択する判断を行ってもよい。
さらには、複数の中から選択される単位ブロックの数も2つに限られるものではない。例えば3組以上の単位ブロックが設けられている場合においても、各単位ブロックについての個別搬送スケジュールを作成し、ウエハWの滞留時間が最も短い単位ブロックがウエハWの搬送先として選択されることになる。
これらに加え、単位ブロックは上下に層状に積層されている場合に限られない。例えばBCT単位ブロックB1、B2と、COT単位ブロックB3、B4と、DEV単位ブロックB5、B6とを備える場合において、同種の単位ブロック同士が隣り合うようにこれらの単位ブロックを横方向に並べてもよい。
B1、B2 BCTブロック
B3、B4 COTブロック
B5、B6 DEVブロック
F1〜F6 搬送アーム
COT1〜COT6
レジスト膜形成モジュール
PAB1〜PAB8
加熱モジュール
SCPL1〜SCPL4
温調モジュール
W ウエハ
1 塗布、現像装置
32 受け渡しアーム
61 CPU
62 プログラム格納部
621 スケジューラプログラム
622 個別スケジュール作成プログラム
623 単位ブロック選択プログラム
624 搬送制御プログラム
7 メモリ

Claims (11)

  1. 基板が複数枚収納されたキャリアから取り出された基板に対してレジスト膜を含む塗布膜を形成する共に、露光後の基板に対して現像を行う塗布、現像装置において、
    露光前の基板に対して塗布膜を形成するかまたは露光後の基板に対して現像を行うための複数種類の処理モジュールを各々備え、互いに同一の処理を行う複数の単位ブロックと、
    前記複数の単位ブロックごとに設けられ、前記複数種類の処理モジュールの間で予め決められた順番で基板の搬送を行うための基板搬送機構と、
    前記複数の単位ブロックの間で基板を振り分けて搬入するための基板振り分け機構と、
    前記基板振り分け機構により基板を振り分ける前に、振り分けの対象である一の基板を前記複数の単位ブロックの各々に搬入した場合に、単位ブロックごとに単位ブロック内の状況に応じて当該一の基板についての搬送経路を時系列に沿って並べた個別搬送スケジュールを作成するステップと、各単位ブロックに対応する個別搬送スケジュールに基づいて当該一の基板が単位ブロック内に搬入されてから搬出されるまでの滞留時間を求めるステップと、前記基板振り分け機構により、前記滞留時間が最短の単位ブロックに前記一の基板を搬入し、当該単位ブロックについて作成した個別搬送スケジュールに基づいて基板を搬送するステップと、を実行するように制御信号を出力する制御部と、を備えたことを特徴とする塗布、現像装置。
  2. 前記複数種類の処理モジュールは、露光前の基板に対して塗布液を塗布するかまたは露光後の基板に対して現像液を供給する液処理モジュールと、基板を加熱する加熱モジュールと、を含み、前記液処理モジュール及び加熱モジュールの各々は、同じ処理モジュールが複数用意されて複数の処理モジュールの中から選択できるように構成されていることを特徴とする請求項1に記載の塗布、現像装置。
  3. 前記基板搬送機構は、上流側の処理モジュールから基板を受け取り、当該基板と下流側の処理モジュール内の基板とを交換するように第1の基板保持体及び第2の基板保持体を備えていることを特徴とする請求項1または2に記載の塗布、現像装置。
  4. 前記単位ブロック外の他の処理モジュールを備え、前記キャリア内の基板は、前記単位ブロック内の処理モジュールと他の処理モジュールとに予め設定された順番で搬送されて処理が行われ、
    前記制御部は、前記キャリア内の各基板に対して前記単位ブロック内の処理モジュール及び他の処理モジュールに対する基板の搬送経路を時系列に沿って並べた全体搬送スケジュールを予め作成するステップと、前記滞留時間が最短の単位ブロックに一の基板を搬入する際に、前記全体搬送スケジュールに含まれる単位ブロックの搬送スケジュールに替えて、当該最短の単位ブロックについての個別搬送スケジュールに基づいて基板を搬送するステップと、を実行するように制御信号を出力することを特徴とする請求項1ないし3のいずれか一つに記載の塗布、現像装置。
  5. 互いに異なる一連の処理を実行するために、前記複数の単位ブロックが複数組設けられ、前記キャリア内の基板は、各組の単位ブロックに予め設定された順番で搬送されて処理が行われ、
    前記制御部は、各組の単位ブロックごとに前記各ステップを実行するように制御信号を出力することを特徴とする請求項1ないし4のいずれか一つに記載の塗布、現像装置。
  6. 前記複数の単位ブロックは、互いに上下に積層されていることを特徴とする請求項1ないし5のいずれか一つに記載の塗布、現像装置。
  7. 基板が複数枚収納されたキャリアから取り出された基板に対してレジスト膜を含む塗布膜を形成する共に、露光後の基板に対して現像を行う塗布、現像方法において、
    露光前の基板に対して塗布膜を形成するかまたは露光後の基板に対して現像を行うための複数種類の処理モジュールを各々備え、互いに同一の処理を行う複数の単位ブロックを用い、
    前記複数の単位ブロックの間で基板を振り分けて搬入する前に、振り分けの対象である一の基板を前記複数の単位ブロックの各々に搬入した場合に、単位ブロックごとに単位ブロック内の状況に応じて当該一の基板についての搬送経路を時系列に沿って並べた個別搬送スケジュールを作成する工程と、
    各単位ブロックに対応する個別搬送スケジュールに基づいて当該一の基板が単位ブロック内に搬入されてから搬出されるまでの滞留時間を求める工程と、
    前記滞留時間が最短の単位ブロックに前記一の基板を搬入し、当該単位ブロックについて作成した個別搬送スケジュールに基づいて基板を搬送する工程と、を含むことを特徴とする塗布、現像方法。
  8. 前記複数種類の処理モジュールは、露光前の基板に対して塗布液を塗布するかまたは露光後の基板に対して現像液を供給する液処理モジュールと、基板を加熱する加熱モジュールと、を含み、前記液処理モジュール及び加熱モジュールの各々は、同じ処理モジュールが複数用意されて複数の処理モジュールの中から選択できるように構成されていることを特徴とする請求項7に記載の塗布、現像方法。
  9. 前記キャリア内の基板は、前記単位ブロック内の処理モジュールと、当該単位ブロック外の他の処理モジュールとに予め設定された順番で搬送されて処理が行われ、
    前記キャリア内の各基板に対して前記単位ブロック内の処理モジュール及び他の処理モジュールに対する基板の搬送経路を時系列に沿って並べた全体搬送スケジュールを予め作成する工程と、
    前記滞留時間が最短の単位ブロックに一の基板を搬入する際に、前記全体搬送スケジュールに含まれる単位ブロックの搬送スケジュールに替えて、当該最短の単位ブロックについての個別搬送スケジュールに基づいて基板を搬送する工程と、を含むことを特徴とする請求項7または8に記載の塗布、現像方法。
  10. 互いに異なる一連の処理を実行するために、前記複数の単位ブロックを複数組用い、前記キャリア内の基板は、各組の単位ブロックに予め設定された順番で搬送されて処理が行われ、
    前記各組の単位ブロックごとに前記各工程が実行されることを特徴とする請求項7ないし9のいずれか一つに記載の塗布、現像方法。
  11. 基板に対してレジスト膜を含む塗布膜を形成する共に、露光後の基板に対して現像を行う塗布、現像装置に用いられるコンピュータプログラムを格納した記憶媒体であって、前記プログラムは請求項7ないし10のいずれか一つに記載された塗布、現像方法を実行するためにステップが組まれていることを特徴とする記憶媒体。

JP2013193025A 2013-09-18 2013-09-18 塗布、現像装置、塗布、現像方法及び記憶媒体 Active JP6003859B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013193025A JP6003859B2 (ja) 2013-09-18 2013-09-18 塗布、現像装置、塗布、現像方法及び記憶媒体
US14/469,759 US9377691B2 (en) 2013-09-18 2014-08-27 Coating and developing apparatus, coating and developing method and storage medium
TW103131000A TWI581065B (zh) 2013-09-18 2014-09-09 塗佈、顯像裝置、塗佈、顯像方法及記憶媒體
KR1020140123490A KR102172308B1 (ko) 2013-09-18 2014-09-17 도포, 현상 장치, 도포, 현상 방법 및 기억 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013193025A JP6003859B2 (ja) 2013-09-18 2013-09-18 塗布、現像装置、塗布、現像方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2015060919A true JP2015060919A (ja) 2015-03-30
JP6003859B2 JP6003859B2 (ja) 2016-10-05

Family

ID=52667691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013193025A Active JP6003859B2 (ja) 2013-09-18 2013-09-18 塗布、現像装置、塗布、現像方法及び記憶媒体

Country Status (4)

Country Link
US (1) US9377691B2 (ja)
JP (1) JP6003859B2 (ja)
KR (1) KR102172308B1 (ja)
TW (1) TWI581065B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191331A (ja) * 2019-05-20 2020-11-26 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JPWO2021205918A1 (ja) * 2020-04-08 2021-10-14

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203635A (ja) * 2004-01-16 2005-07-28 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2006344658A (ja) * 2005-06-07 2006-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP2008258208A (ja) * 2007-03-30 2008-10-23 Tokyo Electron Ltd 塗布、現像装置及びその方法並びに記憶媒体
JP2013162029A (ja) * 2012-02-07 2013-08-19 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2013179257A (ja) * 2012-02-07 2013-09-09 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297258A (ja) * 1994-04-26 1995-11-10 Tokyo Electron Ltd 板状体の搬送装置
TW309503B (ja) * 1995-06-27 1997-07-01 Tokyo Electron Co Ltd
JP3462426B2 (ja) * 1999-05-24 2003-11-05 東京エレクトロン株式会社 基板処理装置
JP4233908B2 (ja) 2003-04-02 2009-03-04 東京エレクトロン株式会社 基板処理システム
JP2005294460A (ja) * 2004-03-31 2005-10-20 Tokyo Electron Ltd 塗布、現像装置
WO2006057319A1 (ja) * 2004-11-24 2006-06-01 Hitachi Kokusai Electric Inc. 基板処理装置
US8078311B2 (en) * 2004-12-06 2011-12-13 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
JP4933055B2 (ja) * 2005-05-06 2012-05-16 国立大学法人 熊本大学 ワーク搬送システム、経路設定方法及び経路設定プログラム
JP2008072016A (ja) * 2006-09-15 2008-03-27 Tokyo Electron Ltd 液処理装置、液処理方法及び記憶媒体
JP5132920B2 (ja) * 2006-11-22 2013-01-30 東京エレクトロン株式会社 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム
TW200919117A (en) * 2007-08-28 2009-05-01 Tokyo Electron Ltd Coating-developing apparatus, coating-developing method and storage medium
US8731706B2 (en) * 2008-09-12 2014-05-20 Hitachi High-Technologies Corporation Vacuum processing apparatus
JP5505384B2 (ja) * 2011-08-04 2014-05-28 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体
JP5742635B2 (ja) * 2011-09-29 2015-07-01 東京エレクトロン株式会社 基板処理装置、基板処理装置のアラーム管理方法および記憶媒体
WO2013172959A2 (en) * 2012-05-18 2013-11-21 Regents Of The University Of Minnesota Conveyance planning using dartboard network
JP6013792B2 (ja) * 2012-06-12 2016-10-25 東京エレクトロン株式会社 基板搬送方法及び基板搬送装置
JP5348290B2 (ja) * 2012-07-17 2013-11-20 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203635A (ja) * 2004-01-16 2005-07-28 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2006344658A (ja) * 2005-06-07 2006-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP2008258208A (ja) * 2007-03-30 2008-10-23 Tokyo Electron Ltd 塗布、現像装置及びその方法並びに記憶媒体
JP2013162029A (ja) * 2012-02-07 2013-08-19 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2013179257A (ja) * 2012-02-07 2013-09-09 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191331A (ja) * 2019-05-20 2020-11-26 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JPWO2021205918A1 (ja) * 2020-04-08 2021-10-14
WO2021205918A1 (ja) * 2020-04-08 2021-10-14 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7347658B2 (ja) 2020-04-08 2023-09-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Also Published As

Publication number Publication date
TW201523162A (zh) 2015-06-16
KR20150032496A (ko) 2015-03-26
KR102172308B1 (ko) 2020-10-30
JP6003859B2 (ja) 2016-10-05
TWI581065B (zh) 2017-05-01
US9377691B2 (en) 2016-06-28
US20150077726A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP5392190B2 (ja) 基板処理システム及び基板処理方法
JP5065167B2 (ja) 基板の処理方法及び基板の処理システム
KR101553417B1 (ko) 기판 처리 장치 및 기판 처리 방법
US7934880B2 (en) Coating and developing apparatus, coating and developing method, and storage medium
JP5246184B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2009099577A (ja) 塗布、現像装置、その方法及び記憶媒体
JP2008277528A (ja) 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体
JP5223778B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2007335626A (ja) 基板処理システムおよび基板搬送方法
JP6723110B2 (ja) 基板処理装置および基板処理方法
US20200371440A1 (en) Substrate processing apparatus and substrate processing method
JP4770938B2 (ja) 基板処理装置
JP6003859B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
JP6079510B2 (ja) 基板処理システム、基板処理方法及び記憶媒体
JP7472916B2 (ja) 基板処理装置及び基板処理方法
CN105431923A (zh) 基板处理装置、基板处理方法、以及基板处理系统
KR102243966B1 (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
JP5904294B2 (ja) 基板処理装置及び基板処理方法
JP6047408B2 (ja) 基板処理装置および基板処理方法
JP7527150B2 (ja) 基板処理装置及び搬送スケジュール作成方法
JP7302358B2 (ja) 基板処理装置及び基板処理方法
JP2004319768A (ja) 基板処理装置
JP2005286304A (ja) 基板処理装置、基板処理方法、コンピュータプログラム及び記憶媒体
JP2006054438A (ja) 基板処理装置,基板処理方法及びコンピュータプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R150 Certificate of patent or registration of utility model

Ref document number: 6003859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250