WO2006057319A1 - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
WO2006057319A1
WO2006057319A1 PCT/JP2005/021618 JP2005021618W WO2006057319A1 WO 2006057319 A1 WO2006057319 A1 WO 2006057319A1 JP 2005021618 W JP2005021618 W JP 2005021618W WO 2006057319 A1 WO2006057319 A1 WO 2006057319A1
Authority
WO
WIPO (PCT)
Prior art keywords
processing
substrate
chamber
interval
transfer
Prior art date
Application number
PCT/JP2005/021618
Other languages
English (en)
French (fr)
Inventor
Satoshi Takano
Original Assignee
Hitachi Kokusai Electric Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc. filed Critical Hitachi Kokusai Electric Inc.
Priority to US11/662,198 priority Critical patent/US8257013B2/en
Priority to JP2006547839A priority patent/JP4557986B2/ja
Publication of WO2006057319A1 publication Critical patent/WO2006057319A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31002—Computer controlled agv conveys workpieces between buffer and cell
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31274—Convey products, move equipment according to production plan in memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32277—Agv schedule integrated into cell schedule
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Definitions

  • the present invention relates to a substrate processing apparatus and the like for processing a substrate, and more particularly to a substrate processing apparatus and the like that keeps a substrate loading interval in a processing chamber constant and does not cause a substrate stay in the processing chamber.
  • a substrate processing apparatus such as a semiconductor manufacturing apparatus that performs predetermined processing on a semiconductor substrate (wafer) or an LCD manufacturing apparatus that performs predetermined processing on a glass substrate for L CD (Liquid Crystal Display)
  • a plurality of processing chambers are provided, and a film forming process or the like is performed on the substrate in each processing chamber. Also, between each processing chamber, etc., the substrate is transferred by a transfer machine.
  • each processing furnace (each processing chamber 6-9), the thing which concerns on a heat treatment process is used, for example, a hot wall furnace, a lamp furnace, a resistance heating plate type cold wall furnace, etc. Is used.
  • FIG. 16 (a) shows an example of the flow of substrate transfer when an ultra-thin laminated film is formed on a single processing substrate via the four processing chambers 6-9.
  • FIG. (B) shows an example of the processing history of the substrate as an event time chart.
  • the processes with the same numbers (1) to (13) correspond to each other. Below, each process (1)-(13) of a substrate processing flow is demonstrated in order.
  • the substrate in the carrier station 1a is transferred to the first load lock chamber 4 one by one by the atmospheric pressure transfer device 2.
  • the center position of the substrate and the rotational position correction are performed via the substrate position correction unit 3 in the middle, thereby improving the transfer position reproduction to the first load lock chamber 4. .
  • vacuum exhaust and N 2 atmosphere replacement to prevent air from entering the transfer chamber 5 are performed. Adjust the pressure by supplying an inert gas such as N 2 after the ultimate vacuum exhaust to match the holding pressure zone (1.0E—8 to 5.0E4 Pa) of the transfer chamber 5.
  • the substrate is transferred from the first load lock chamber 4 to the first processing chamber 6 by the vacuum atmosphere transfer device 11 in the transfer chamber 5.
  • processing in the first processing chamber 6 is performed.
  • the substrate is subjected to a film forming process such as ultrathin film formation or a heat treatment.
  • the processing time in each processing chamber 6-9 is usually different for each processing chamber 6-9.
  • the substrate is transferred from the first processing chamber 6 to the second processing chamber 7 by the vacuum atmosphere transfer device 11 in the transfer chamber 5.
  • the substrate is transferred from the second processing chamber 7 to the third processing chamber 8 by the vacuum atmosphere transfer device 11 in the transfer chamber 5.
  • the substrate is transferred from the third processing chamber 8 to the fourth processing chamber 9 by the vacuum atmosphere transfer device 11 in the transfer chamber 5.
  • processing in the fourth processing chamber 9 is performed.
  • the substrate is transferred from the fourth processing chamber 9 to the first load lock chamber 4 by the vacuum atmosphere transfer device 11 in the transfer chamber 5.
  • the processed substrate is transferred from the first load lock chamber 4 to the carrier station 1a.
  • the transfer process (3), (5), (7), (9), and (1 1) described above is transferred to the transfer processing chambers 6 to 9 (including load lock chambers 4 and 5).
  • the valve body mechanism (GV: gate pulp) that separates the chamber 5 is opened, a predetermined substrate is held by the transfer machine 11, and then transferred to the processing chambers 6 to 9 to be transferred to The operation until the destination GV closes is shown.
  • the time of the transfer process includes a preliminary operation time of the transfer machine 11 necessary for accessing the transfer source substrate after the previous transfer operation is completed. In this specification, the conveyance time indicates such time.
  • the above-described process processing steps (4), (6), (8), and (10) execute a predetermined sequence immediately after the GV is closed by the transfer operation described above to form an ultrathin film on the substrate. This shows the process up to just before the GV for dispensing the substrate is opened after performing heat treatment.
  • the time chart shown in Fig. 16 (b) is a dimensional event of the processing history for each substrate in the above steps (1) to (13).
  • the processing chamber group includes the total time required for substrate processing in the processing chamber and the time required for substrate transfer processing to the processing chamber.
  • a time greater than the maximum value is set as a tact time, and the substrate to be processed is loaded into the substrate processing apparatus at time intervals according to the tact time (see, for example, Patent Document 1).
  • the substrate loading time is constant, but the substrate stays in the processing chamber.
  • a conventional substrate processing apparatus in the process of continuously forming a laminated film on a substrate using a plurality of processing chambers 6 to 9, for example, when the processing time in each processing chamber 6 to 9 is different, Since fluctuations in the loading interval of the substrates into the processing chambers 6 to 9 or stagnation of the substrates in the processing chambers 6 to 9 occur, the reproducibility of the substrate performance is affected by fluctuations in the loading intervals of the substrates into the processing chambers 6 to 9. Deterioration and other problems occur, and the retention of the substrate in the processing chambers 6 to 9 causes problems of extra thermal history and difficulty in correlating with the performance of the single film. For this reason, even when the processing time differs for each of the processing chambers 6 to 9, the substrate transfer control system in which the substrate loading interval into the processing chambers 6 to 9 is constant and the substrate stays in the processing chambers 6 to 9 does not occur. Development was desired.
  • the present invention has been made to solve such a conventional problem. For example, even when the processing time in each processing chamber is different, the interval of loading the substrate into each processing chamber is set constant. In addition, the substrate can be transported so that no waiting time is required for delivery, which makes it possible to equalize the thermal history between the substrates and to create a surplus thermal load on each substrate and reproduce the substrate performance.
  • An object of the present invention is to provide a substrate processing apparatus and the like that improve the reliability and reliability.
  • the substrate processing apparatus has the following configuration.
  • the processing time in the substrate transfer chamber provided with the substrate transfer device and the processing time in at least one processing chamber is different from the processing time in the other processing chambers, and each processing chamber communicates with the transfer chamber.
  • a control unit for controlling a transfer operation of the substrate transfer apparatus by defining a chamber and a substrate processing schedule. Then, the plurality of substrates are sequentially processed in the processing chamber based on the same predetermined processing schedule.
  • control unit sets a time corresponding to the sum of the processing time in the processing chamber having the longest processing time among the processing chambers defined in the processing schedule and the transport time before and after the processing chamber.
  • a time corresponding to the sum of the processing time in the processing chamber having the longest processing time among the processing chambers defined in the processing schedule and the transport time before and after the processing chamber As the standard substrate loading interval, set the loading interval of each substrate to the processing chamber that is loaded first.
  • the substrate is placed so that the loading interval of the substrate into each processing chamber is constant and the transfer waiting time does not occur at the time of dispensing.
  • the thermal history between the substrates can be equalized and an excessive thermal load is not generated on each substrate, and the reproducibility of the substrate performance and the reliability 14 can be improved.
  • the substrate for example, a silicon wafer glass substrate for manufacturing a semiconductor device (semiconductor device) or an LCD device is used.
  • the substrate processing schedule includes, for example, transfer processing by a substrate transfer device and processing in each processing chamber from when a single substrate is put into the first processing chamber to when it is discharged from the last processing chamber.
  • a series of processing schedules is used.
  • the processing schedule for each substrate is the same for a plurality of substrates, if a time interval (input interval) for each substrate to be sequentially input is set, a transfer schedule for each substrate or a plurality of The overall processing schedule for the substrate is determined. ' Various modes may be used as the substrate processing schedule.
  • the longest processing time among the processing chambers specified in the processing schedule, the time corresponding to the sum of the processing time in the processing chamber and the transport time before and after the processing chamber, The processing time of the substrate in the processing chamber with the longest processing time, the transport time for loading the substrate into the processing chamber before the processing, and the transport time for discharging the substrate from the processing chamber after the processing The time corresponding to the result of adding is used.
  • the substrate loading interval is updated. Then, it is possible to use a method of repeatedly determining whether or not it is appropriate and finally finding and setting an appropriate substrate insertion interval.
  • control unit sets a loading interval of each substrate to the first loaded processing chamber, with the contents of the processing schedule itself for a predetermined substrate unchanged.
  • the substrate processing apparatus has the following configuration as one configuration example. That is, the control unit first uses the reference substrate loading interval as an initial value of the substrate loading interval when setting the loading interval of each substrate into the processing chamber to be loaded first. Then, the processing (processing 1) for developing the processing schedule of each substrate in time series is executed, and the processing (processing 2) for determining the interference status of the substrate transfer apparatus among the plurality of processing schedules developed is executed. In addition, when interference occurs with the substrate transfer apparatus, a process (Process 3) is performed in which an interval obtained by adding a predetermined interval to the currently set substrate insertion interval is set as a new substrate insertion interval. . Further, these processes 1, 2, and 3 are repeatedly performed until there is no interference with the substrate transfer apparatus. Therefore, it is possible to find and set an appropriate board insertion interval by repeating the determination of the interference status by updating the substrate insertion interval until interference no longer occurs with the reference substrate insertion interval as the initial value. it can.
  • a process of developing the processing schedule of each substrate so as to be arranged by shifting by a time corresponding to the substrate insertion interval of each substrate is used.
  • This process does not necessarily have to be performed conceptually using graphs or diagrams, and may be performed using only numerical values.
  • interference state of the substrate transfer apparatus for example, when the transfer process of one substrate and the transfer process of another substrate overlap in time or part, interference occurs (interference occurs).
  • no interference a mode in which no interference occurs (no interference) is used in other cases.
  • the predetermined interval for updating the substrate insertion interval various values may be used according to, for example, the usage status of the apparatus or the required accuracy.
  • the present invention can also be realized as a method for performing the various processes described above.
  • the processing time in the substrate transfer chamber provided with the substrate transfer apparatus and the processing time in at least one processing chamber is different from the processing time in the other processing chambers, and each processing time is different.
  • the chamber has a plurality of processing chambers communicating with the transfer chamber, and a control unit that controls a transfer operation of the substrate transfer apparatus by defining a substrate processing schedule, and a plurality of substrates are defined in advance.
  • semiconductor devices are manufactured with the following configuration.
  • control unit is a time corresponding to the sum of the processing time in the processing chamber having the longest processing time in the processing chamber defined in the processing schedule and the transport time before and after the processing chamber.
  • the standard substrate loading interval Set the board loading interval.
  • FIG. 1 is a diagram showing a configuration example of a substrate processing apparatus according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining an example of calculation of a reference substrate loading interval.
  • FIG. 3 is a diagram showing an example of a developed substrate processing flow.
  • FIG. 4 is a diagram showing an example of the start time and the end time of each event.
  • FIG. 5 is a diagram showing an example of the interference check result of the transport event.
  • FIG. 6 is a diagram showing an example of a developed substrate processing window.
  • FIG. 7 is a diagram showing an example of the interference check result of the transport event.
  • FIG. 8 is a diagram showing an example of a developed substrate processing flow.
  • FIG. 9 is a diagram showing an example of the interference check result of the transport event.
  • FIG. 10 is a diagram showing an example of a procedure for determining a substrate loading interval performed by the substrate processing apparatus.
  • FIG. 11 is a schematic view showing a cross section of an upper portion of a processing furnace according to an embodiment of the present invention.
  • FIG. 12 is a schematic view showing a cross section of a lower portion of a processing furnace according to an embodiment of the present invention.
  • FIG. 13 is a diagram showing a processing furnace control system according to an embodiment of the present invention.
  • FIG. 14 is a diagram showing an example of a developed substrate processing flow.
  • FIG. 15 is a diagram showing an example of a developed substrate processing flow.
  • FIGS. 16A and 16B are diagrams showing an example of the flow of substrate transport, and FIG. 16B is a diagram showing an example of the processing history of the substrate as an event time chart.
  • FIGS. 17 (a) and (b) are diagrams showing examples of event time charts when a plurality of substrates are processed.
  • a substrate processing apparatus for processing a semiconductor substrate and a method for manufacturing the semiconductor device will be described as an example.
  • a similar configuration and operation are applied to a substrate processing apparatus for processing an LCD substrate. It is also possible to do.
  • FIG. 1 shows a configuration example of a substrate processing apparatus according to an embodiment of the present invention.
  • the substrate processing equipment in this example consists of a carrier station (load port: LP) 1 a, 1 b, 1 c, a transfer machine for atmospheric air (LH) 2 and a substrate position correction unit (alumina: AU). 3, a first load lock chamber (LM1) 4, a transfer chamber 5 provided with a transfer machine (TH) 11 for a vacuum atmosphere, a first processing chamber (PM1) 6, and a second processing The chamber (PM 2) 7, the third processing chamber (PM 3) 8, the fourth processing chamber (PM 4) 9, the second load lock chamber (LM 2) 10, and the controller 12 are configured.
  • a processing chamber 6 to 9 in which a transfer chamber 5 in which a transfer machine 11 for transferring a substrate is mounted is arranged in the center, and predetermined processing is performed on the substrate adjacent to the periphery of the transfer chamber 5.
  • the load lock chamber consists of 4 and 10 forces to prevent air components from entering.
  • a transfer machine 2 for transferring a single substrate to the load lock chambers 4 and 10 and a substrate position correction unit 3 for accurately arranging the substrates in the carrier in the load lock chambers 4 and 10 are provided. .
  • a control unit 12 is also provided.
  • each of the processing chambers 6 to 9 is configured as, for example, a film forming chamber or a buffer chamber.
  • the control unit 12 is configured to execute a predetermined program with a node resource such as ROM (Read Only Memory), RAM (Random Access Memory) s CPU (Central Processing Unit), or the like. ing.
  • the optimal substrate is determined by these relationships using the processing time in each processing chamber 6-9 and the time of each transfer event as parameters.
  • the loading interval By deriving the loading interval, it is possible to achieve transfer control in which the substrate does not stay in the processing chambers 6 to 9 and the substrate loading interval to each of the processing chambers 6 to 9 is constant.
  • the number of processing chambers is n
  • the processing events in the processing chambers P1 to Pn are expressed as P1 to Pn.
  • processing is performed in the order of processing chamber Pl, processing chamber ⁇ 2, ..., and processing chamber ⁇ .
  • the processing time in each processing chamber ⁇ 1 to ⁇ ⁇ is used to calculate the total processing time per substrate, the start time or the end time of the transport event.
  • the maximum time among the processing times ⁇ 1 to ⁇ ⁇ is represented by P m a X.
  • This maximum time P max is used in calculating the standard substrate loading interval together with the transport time before and after the corresponding event.
  • the number of transfers per substrate is m
  • the transfer event between the processing chambers is expressed as the transfer time of each transfer event from T1 to Tm.
  • Each transfer time T1 to Tm is used to calculate the total processing time per substrate, the start time or end time of the transfer event.
  • the calculation criteria for the board insertion interval are as follows: (1) Processing for calculating the reference insertion interval, (2) Interference check (interference inspection) processing for transport events, (3) Increment processing for the substrate insertion interval, Will be described in the order.
  • the substrate insertion interval D which is a reference for performing the interference check of the transfer event.
  • the longest processing chamber 6-9 Pm ax is the processing time in the process
  • T a and T b are the substrate transfer times before and after that, respectively
  • Fig. 2 (a) shows the definitions of the processing events in each processing chamber 6-9 and the transport events.
  • Figure 2 (b) shows the relationship between the substrate processing flow and event names.
  • the processing process performed in the first processing chamber 6 is referred to as event P1
  • the processing process performed in the second processing chamber 7 is referred to as event P2
  • the third processing chamber 8 is processed.
  • the process performed in step 4 is referred to as event P3, and the process performed in the fourth process chamber 9 is referred to as event P4.
  • the transfer process from the load lock chamber 4 to the first processing chamber 6 is referred to as event T1
  • the transfer process from the first processing chamber 6 to the second processing chamber 7 is referred to as event T2
  • the transfer process from the second process chamber 7 to the third process chamber 8 is set as event T3
  • the transfer process from the third process chamber 8 to the fourth process chamber 9 is set as event T4.
  • the transfer process from chamber 9 to load lock chamber 4 is designated as event T5.
  • the time required for event P 1 is 90 [sec]
  • the time required for event P 2 is 140 [sec]
  • the time required for event P 3 is 100 [sec].
  • the time required for event P 4 is 1 15 [sec]
  • the time required for events T 1 to T 5 is 20 [sec]
  • the transfer times required for the events T1 to T5 related to transfer are the same is shown.
  • the transfer time differs between the processing chambers 6 to 9, etc.
  • the transport time is defined for each transport event.
  • the substrate processing flow is developed at each substrate loading interval D, which is the standard calculated above, and the interference status of the transport event is checked.
  • the number of substrates on which the substrate processing flow is developed (number of substrates deployed) is calculated as [ ⁇ (total processing time per substrate) Z (substrate input interval) quotient + 1].
  • the total processing time per substrate is the sum of the processing times of all events P1 to P4 and T1 to T5, which is 545 [sec], and the standard substrate loading interval is 180 [sec].
  • Fig. 3 shows a development of the substrate processing flow.
  • the same substrate processing flow is arranged with a time shifted by 180 [sec] for each of the first to fourth substrates.
  • the start time (opening time) and end time of each event P1 to P4 and T1 to T5 for each number of substrates is calculated.
  • FIG. 4 shows the start times and end times of the events P 1 to P 4 and T 1 to T 5 for the respective number of substrates calculated in this way.
  • all the transport events executed by the end of the final event of the first substrate are extracted from all the transport events ⁇ 1 to ⁇ 5.
  • the transport events executed by 545 [sec] are extracted.
  • the transport event T1 is extracted for the first, second and fourth substrates.
  • the extracted transport events are extracted and arranged in order of fastest event progress. Then, check for temporal interference with the event that is executed immediately after the first event. Specifically, the end time of the preceding event is compared with the start time of the subsequent event, and if the start time of the subsequent event is greater (that is, if it starts later than the end of the preceding event), it is conveyed. While event interference does not occur, transport event interference occurs when the start time of a subsequent event is shorter (that is, when it starts earlier than the end of the preceding event).
  • Fig. 5 shows an example of the interference check result of the transport event.
  • the extracted transport events are arranged from top to bottom, for example, in order from the earliest start time, and the upper transport event end time and the lower transport event start time Are compared to determine whether event interference does not occur (circle in Fig. 5), or event interference occurs (pad in Fig. 5).
  • the board is inserted in this case. It is decided that the interval is appropriate, and it is adopted, and the routine work for calculating the substrate insertion interval is completed.
  • the transfer event ⁇ 5 of the first substrate interferes with the transfer event T1 of the fourth substrate.
  • the time to be added to the substrate loading interval is described as a second order of 1 [sec] unit, but there is no particular limitation. Actually, it is preferable to be determined by the resolution of the control system such as transport and the degree of influence of the substrate characteristics on the event time. As a result, even if a time such as the order of [ms ec] is set. Good.
  • Fig. 6 shows an example of the development of the substrate processing flow when the substrate loading interval is 181 [sec].
  • Fig. 7 shows the result of checking the interference of the transport event in this case.
  • the interference check is executed by further incrementing the substrate loading interval.
  • interference check is performed using 1 82 [sec], which is the result of adding 1 [sec] to the currently set substrate loading interval 181 [sec], as a new substrate loading interval.
  • FIG. 8 shows an example of development of the substrate processing flow when the substrate loading interval is 182 [sec].
  • Fig. 9 shows the result of checking the interference of the transport event in this case.
  • the board insertion interval is determined to be 1 8 2 [sec] that is currently set.
  • a reference substrate loading interval is determined (step S 1), a substrate processing flow is developed at the determined substrate loading interval, and the start time of each transfer event is determined based on the development result.
  • the extension end time is calculated (step S 2).
  • the substrate processing apparatus extracts all transfer events executed up to the end time of the final transfer event of the first substrate (step S3), and arranges the extracted transfer events in the order of execution. Change (step S4).
  • the substrate processing apparatus checks whether or not there is any interference for all rearranged transfer events (step S5). If there is no interference (step S6), the currently set substrate insertion interval is checked. If there is interference (step S 6), increment the substrate insertion interval to increase it (step S 7), and execute the processing after the deployment processing of the repeat substrate processing flow. (Step S2 to Step S7).
  • the substrate transfer apparatus in this example, the transfer machine
  • a substrate transfer chamber 5 having 1 and a plurality of processing chambers whose processing times in at least one processing chamber are different from the processing times in other processing chambers, each communicating with the substrate transfer chamber 5 It has a plurality of processing chambers 6 to 9 and a control unit 12 that controls the transfer operation of the substrate transfer device 11 by specifying the substrate processing schedule, and the plurality of substrates are set to the same predetermined processing schedule.
  • the processing chambers 6 to 9 are sequentially processed based on Perform the following process.
  • control unit 12 determines the interval for loading each substrate into the processing chamber 6 that is initially input based on the processing schedule, and is the most among the processing chambers 6 to 9 defined in the processing schedule.
  • the time calculated by the sum of the processing time in the processing chamber having a long processing time and the transport time before and after the processing chamber is set as the minimum interval D of the substrate input interval, and a plurality of substrates are sequentially added based on the substrate input interval D. Set the schedule for transport to the target processing chamber.
  • control unit 12 sets the transfer schedule without changing the contents of the processing schedule itself for a predetermined substrate.
  • the control unit 12 when setting the substrate loading interval, develops the processing schedule of each substrate in time series based on the interval D (Process 1), and the plurality of expanded processes.
  • the interference status of the substrate transfer device 1 1 is determined between schedules (Process 2). If interference occurs, the interval (D + d) obtained by adding the predetermined interval d to the interval D is set as the new substrate insertion interval. (Process 3), and at least Processes 1, 2, and 3 are repeatedly executed until the substrate transfer apparatus 11 no longer interferes.
  • a semiconductor device manufacturing method and the like can be realized.
  • a transfer chamber 5 in which one transfer machine 11 is mounted, two or more processing chambers 6 to 9 for heat treatment and ultra-thin film formation, an atmospheric atmosphere In a configuration equipped with load lock chambers 4 and 10 for the purpose of atmosphere replacement with transfer chamber 5, the substrate loading interval is the same from the time of processing event and transfer event in processing chambers 6 to 9. By optimizing so that no interference occurs, transfer control is performed so that the substrate loading interval in each processing chamber 6-9 is constant and no extra substrate transfer waiting time occurs in the processing chamber 6-9. be able to.
  • the transport event interference check in each of the processing chambers 6 to 9 was performed with respect to the calculation of the reference injection interval on the assumption that each processing chamber 6 to 9 performs a single process.
  • the interference check of the processing event in the processing chamber 6-9 is also performed in the same manner as the transfer event, and all interference checks are performed.
  • the substrate insertion interval can be determined at a timing when the result of the check becomes no interference.
  • the substrate processing apparatus of this example there is no substrate retention in the processing chambers 6 to 9 in the continuous transfer control in which the processing times in the plurality of processing chambers 6 to 9 are different, and the substrate is loaded into the processing chambers 6 to 9. It is possible to realize transfer control with a constant interval, and it is possible to improve reproducibility and reliability by making the thermal history between substrates uniform and without causing excessive thermal load on each substrate.
  • the processing schedule defined in advance for the substrate is shifted (that is, if retention or delay is introduced), the initial conditions in the processing chambers 6 to 9 may be different from each other.
  • the processing schedule predetermined for each substrate is the content of the recipe. Without shifting (that is, without changing), the substrate loading interval is kept constant, and retention in the chamber (retention in the processing chambers 6 to 9) can be prevented.
  • FIG. 11, FIG. 12, and FIG. 13 show an outline of such a processing furnace 103 and an example of its control system.
  • FIG. 11 the upper part of the processing furnace 10 3 is shown in FIG. 11 and the lower part of the processing furnace 10 3 is shown in FIG. Figure The combined figure is an overall view of the processing furnace 103.
  • FIG. 13 shows a control system for the processing furnace 103, and the same lines a 1 to a 7 shown in different drawings are connected.
  • the line a 1 shown in Fig. 13 is connected to the line a 1 shown in Fig. 11.
  • the lines a 2 to a 7 shown in Fig. 13 are respectively shown in Fig. 12. It is connected to the lines a2 to a7 shown in
  • the processing furnace 10 03 of this example is configured as a single wafer C VD furnace (single wafer cold wall type CVD furnace), and a wafer (semiconductor wafer) 1 as a substrate to be processed.
  • a chamber 1 0 6 having a processing chamber 1 0 2 for processing 0 1 is provided.
  • the chamber 10 6 is formed in a cylindrical shape in which the upper and lower end faces are closed by combining the upper cap 10 04, the cylindrical cup 10 08 and the lower cap 10 09.
  • a woofer loading / unloading port 1 2 5 that is opened and closed by a gate valve 1 2 1 is opened horizontally in the middle of the cylindrical wall of the cylindrical cup 1 0 8 of the champ 10 6, and the wafer loading / unloading port 1
  • a wafer 25 is formed so that a wafer 1001 as a substrate to be processed can be carried into and out of the processing chamber 1002 by a wafer transfer device (not shown in FIG. 11).
  • the wafer 1 0 1 is mechanically supported from below by the wafer transfer device, and is transported through the wafer loading / unloading port 1 2 5 to be carried into and out of the processing chamber 1 0 2. Yes.
  • an exhaust port 1 1 5 connected to an exhaust device such as a vacuum pump is connected to the processing chamber 1 0 2. It is established to communicate, and the inside of the processing chamber 102 is exhausted by an exhaust device.
  • an exhaust buffer space 1 2 4 communicating with the exhaust port 1 1 5 is formed in an annular shape at the upper part of the cylindrical cup 1 8, and the exhaust is uniformly exhausted to the front surface of the wafer 1 0 1 together with the cover plate 1 2 3. Is acting to be done.
  • the cover plate 1 2 3 extends on a part of the susceptor (substrate holding means) 10 5 so as to cover the edge of the wafer 10 1, and is formed on the edge of the wafer 1 0 1. Used to control the deposited CVD film.
  • a shower head 1 1 6 for supplying a processing gas is physically incorporated in the upper cap 10 7 of the champ 10 6. That is, gas supply pipes 11 4 are inserted in the ceiling wall of the upper cap 107, and each gas supply pipe 11 14 is opened and closed to introduce processing gases A and B such as source gas and purge gas, for example.
  • a gas supply unit consisting of pulp 120 and flow control device (mass flow controller: MFC) 1 19 is connected.
  • a shower plate (hereinafter referred to as a plate) 1 1 8 formed in a disc shape on the lower surface of the upper cap 1 0 7 is fixed horizontally at intervals from the gas supply pipe 1 1 4. 1 8 has a number of gas outlets (hereinafter referred to as outlets) 1 2 2 that are evenly distributed over the entire surface and open up and down.
  • the buffer chamber 1 1 7 is formed by the inner space defined by the inner surface of the upper cap 10 07 and the upper surface of the plate 1 1 8, and the buffer chamber 1 1 7 is introduced into the gas supply pipe 1 1 4
  • the processing gas 1 1 3 is diffused evenly as a whole, and each outlet 1 2 2 force is blown out uniformly in the form of a shower.
  • a through hole 1 4 2 is formed in a circular shape at the center of the lower cap 1 0 9 of the chamber 10 6, and a support shaft 1 formed in a cylindrical shape on the center line of the through hole 1 4 2. 4 0 is passed through the processing chamber 1 0 2 from below.
  • the support shaft 140 is moved up and down by a lifting mechanism (lifting means) 1 37 using an air cylinder device or the like.
  • a heating unit 1 26 is arranged concentrically and fixed horizontally at the upper end of the support shaft 140, and the heating unit 1 26 is moved up and down by the support shaft 140.
  • the heating unit 1 26 includes a support plate 1 35 formed in a disc shape, and the support plate 1 3 5 is fixed concentrically to the upper end opening of the support shaft 1 40.
  • a heater (heating means) 10 4 formed in a disk shape and controlled to be divided into a plurality of regions is bridged and fixed.
  • the electric wires 1 3 2 for these electrodes 1 2 8 are inserted through the hollow portions of the support shaft 1 40.
  • a reflector 1 2 7 is fixed to the support plate 1 3 5 below the heater 10 4, and heat generated from the heater 1 0 4 is reflected to the susceptor 1 0 5 side. Acts on efficient heating.
  • radiation thermometer 1 3 4 force which is a temperature detection means, is introduced from the lower end of the support shaft 1 4 0, and the tip of the radiation thermometer 1 3 4 provides a predetermined gap with respect to the back surface of the susceptor 1 0 5 Installed.
  • the radiation thermometer 1 3 4 is composed of a combination of a rod made of quartz and an optical fiber, and emits radiated light emitted from the back surface of the susceptor 1 0 5 (for example, the back surface corresponding to the divided area of the heater 1 0 4). It is used to detect and calculate the back surface temperature of the susceptor 105, and the heating condition of the heater 104 is controlled based on the calculation result.
  • the temperature of the wafer 10 1 can be calculated from the relationship between the temperature of the wafer 1 0 1 and the susceptor 1 0 5 acquired in advance.
  • a rotating shaft 1 4 1 formed in a cylindrical shape with a diameter larger than 0 is concentrically arranged and inserted into the processing chamber 1 0 2 from below, and an air cylinder device or the like was used for the rotating shaft 1 4 1.
  • the lift mechanism 1 3 7 is lifted and lowered together with the support shaft 1 40.
  • a rotating drum 1 1 0 is concentrically arranged at the upper end of the rotating shaft 1 4 1 and fixed horizontally, and the rotating drum 1 1 0 is rotated by the rotating shaft 1 4 1.
  • the rotating drum 1 1 0 includes a rotating plate 1 1 2 formed in a donut-shaped flat plate and a rotating cylinder 1 1 1 formed in a cylindrical shape, and an inner peripheral edge portion of the rotating plate 1 1 2 Is fixed to the upper end opening of the cylindrical rotating shaft 14 1, and the rotating cylinder 1 1 1 is concentrically fixed to the outer peripheral edge of the upper surface of the rotating plate 1 1 2.
  • Rotating drum 1 1 0 rotating cylinder 1 1 1 1 1 The susceptor formed in the shape of a disk using silicon carbide, aluminum nitride, or the like at the upper end of 1 1 5 Is covered so as to close the upper end opening of the rotating cylinder 1 1 1.
  • a woofer lifting / lowering device 1 39 is installed on the rotating drum 110.
  • the wafer lifting device 1 3 9 is composed of two lifting rings formed in a circular ring shape with protruding pins (substrate protruding means) 1 3 5 and 1 3 8 protruding below,
  • the side elevating ring (hereinafter referred to as the rotating side ring) is arranged on the rotating plate 1 1 2 of the rotating drum 1 1 0 concentrically with the support shaft 1 4 0.
  • a plurality of protruding pins hereinafter referred to as “rotating pins”
  • rotating pins On the lower surface of the rotating ring, a plurality of protruding pins (hereinafter referred to as “rotating pins”) 1 3 8 are arranged vertically at equal intervals in the circumferential direction.
  • Each rotating side screw 1 3 8 is arranged on a rotating plate 1 1 2 on a line concentric with the rotating cylinder 1 1 1 and is installed in each guide hole 1 2 9 opened vertically. It is slidably inserted.
  • the lengths of the rotation-side pins 1 3 8 are set to be equal to each other so that the rotation-side ring can be pushed up horizontally, and are set to correspond to the push-up amount of the wafer from the susceptor.
  • the lower end of each rotation side pin 1 3 8 is opposed to the bottom surface of the processing chamber 10 2, that is, the upper surface of the lower cap 1 10 9 so as to be separable.
  • a heater side ring On the support plate 1 3 3 of the heating unit 1 2 6, another elevating ring (hereinafter referred to as a heater side ring) formed in a circular ring shape is arranged concentrically with the support shaft 140.
  • a plurality of (three in the present embodiment) protruding pins hereinafter referred to as heater-side pins) 1 3 5 are arranged at equal intervals in the circumferential direction and face downward in the vertical direction.
  • Each heater side pin 1 3 5 is arranged on a support plate 1 3 3 on a line concentric with the support shaft 1 4 0 and slides in each guide hole 1 2 9 opened vertically. It is inserted freely.
  • the lengths of these heater side pins 1 35 are set to be equal to each other so that the heater side ring can be pushed up horizontally, and the lower ends thereof are opposed to each other with an appropriate air gap on the upper surface of the rotation side ring. In other words, these heater side pins 1 3 5 do not interfere with the rotating side ring when the rotating drum 1 1 0 rotates.
  • a plurality of (three in the present embodiment) thrust pins (hereinafter referred to as the bump top) 1 3 5 forces S are arranged at equal intervals in the circumferential direction. The upper end of the projecting upper portion 1 3 5 is opposed to the heater 1 0 4 and the through hole 1 3 1 of the susceptor 1 0 5.
  • the length of these protrusions 1 3 5 is the same as the length of the heater 1 0 4 and the through hole 1 3 1 of the susceptor 1 0 5, and the wafer 1 0 1 mounted on the susceptor 1 0 5 is passed through from the bottom. They are set equal to each other so that they can float horizontally from 1 0 5. Further, the lengths of these protrusions 1 35 are set so that the upper ends thereof do not protrude from the upper surface of the heater 10 4 when the heater side ring is seated on the support plate 1 33. That is, these protrusions 1 3 5 do not interfere with the susceptor 1 0 5 when the rotating drum 1 1 0 rotates, and do not prevent the heater 1 0 4 from being heated.
  • the chamber 106 is horizontally supported by a plurality of columns 14 4.
  • Each elevating block 14 45 is fitted to these columns 14 4 4 so as to be movable up and down, and an elevating drive device (not shown) using an air cylinder device or the like is used between these elevating blocks 1 4 5.
  • Elevator platform 1 4 6 that is raised and lowered by) is installed.
  • a susceptor rotating device is installed on the lifting platform 1 46 and the bellows 1 4 3 force between the susceptor rotating device and the chamber 106 is hermetically sealed outside the rotating shaft 1 1. It is interposed.
  • Brushless DC motor is used for the susceptor rotating mechanism (rotating means) 1 3 6 installed on the lifting platform 1 4 6, and the output shaft (motor shaft) is formed into a hollow shaft, and the rotating shaft 1 4 1 It is configured.
  • the susceptor rotating mechanism 1 3 6 includes a housing 1 4 7, and the housing 1 4 7 is installed on the lifting platform 1 4 6 vertically upward.
  • a stator (stator) 1 4 8 composed of an electromagnet (coil) is fixed to the inner peripheral surface of the housing 1 4 7. That is, the stator 1 4 8 is configured by winding a core / core wire (enamel-coated copper wire) 1 50 around an iron core (core) 1 4 9.
  • the lead wire 1 5 0 is electrically connected to a lead wire (not shown) through a through hole (not shown) opened on the side wall of the housing 1 4 7.
  • the stator 1 4 8 is a brushless DC Motor driver (not shown) from the power to coil wire 1 5 0
  • a rotating magnetic field is formed by being supplied through a lead wire.
  • a rotor (rotor) 1 5 3 is concentrically arranged inside the stator 1 4 8 with an air gap (gap) between them, and the rotor 1 5 3 is mounted on the upper and lower pole bearings on the housing 1 4 7 '. 1 5 7 is supported rotatably. That is, the rotor 15 3 includes a cylindrical body 15 4, an iron core 15 5 and a plurality of permanent magnets 1 5 6, and the body 1 5 4 has a rotating shaft 1 4 1. It is fixed so that it can rotate integrally with bracket 1 5 2.
  • the iron core 15 5 5 is fitted and fixed to the main body 15 4, and a plurality of permanent magnets 15 6 are fixed to the outer periphery of the iron core 15 5 at equal intervals in the circumferential direction.
  • a plurality of magnetic poles arranged in an annular shape are formed by an iron core 1 5 5 and a plurality of permanent magnets 1 5 6, and the rotating magnetic field formed by the stator 1 4 8 has a plurality of magnetic poles, that is, permanent magnets 1 5 By turning off the magnetic field of 6, the rotor 1 4 8 rotates.
  • the upper and lower ball bearings 1 5 7 are respectively installed at the upper and lower ends of the main body 1 5 4 of the rotor 1 5 3, and the upper and lower ball bearings 1 5 7 are for absorbing the thermal expansion of the main body 1 5 4.
  • the gap is set as appropriate.
  • the gap between the ball bearings 1 5 7 absorbs the thermal expansion of the main body 1 5 4, and is set to 5 to 50 ⁇ m in order to suppress the minimum rattling.
  • the clearance of the ball bearing 15 7 means a clearance generated on the opposite side when the pole is moved to either the outer race or the inner race.
  • Covers 15 1 and 1 which are the outer and inner enclosure members constituting the double cylindrical wall, are opposed to each other on the opposing surfaces of the stator 1 4 8 and the rotor 1 5 3, and the inner circumference of the housing 1 4 7 Surface and the outer peripheral surface of the main body 1 5 4 respectively, between each cover 1 5 1 Has a predetermined air gap.
  • the cover 1 5 1 is made of stainless steel, which is a non-magnetic material, and is formed into a cylindrical shape with an extremely thin cylindrical wall.
  • the housing 1 4 7 and the main body 1 5 4 are formed at the upper and lower ends of the cylinder. It is firmly and uniformly fixed around the entire circumference by electron beam welding.
  • the cover 1 5 1 is made of stainless steel, which is a non-magnetic material, and is extremely thin. Therefore, it not only prevents the magnetic flux from diffusing and prevents the motor efficiency from decreasing, but also the coil wire of the stator 1 4 8 1 5 0 Further, corrosion of the permanent magnets 15 6 of the rotor 15 3 can be prevented, and contamination of the inside of the processing chamber 10 2 due to the coil wire rod 150 can be reliably prevented.
  • the cover 1 5 1 completely isolates the stator 1 4 8 from the inside of the processing chamber 1 0 2 in a vacuum atmosphere by enclosing the stator 1 4 8 in a hermetically sealed state. ⁇
  • the susceptor rotating device is provided with a magnetic rotary encoder 15 8.
  • the magnetic rotary encoder 15 58 includes a detected ring 160 as a detected object made of a magnetic material, and the detected ring 160 has a circular ring shape using a magnetic material such as iron. Is formed.
  • a large number of teeth as detection parts are arranged in an annular shape.
  • the -A magnetic sensor 1 5 9 for detecting each tooth which is a detected portion of the detected ring 1 60 is installed at a position opposite to the detected ring 1 60 of the housing 1 4 7.
  • the clearance (sensor gap) between the tip surface of the magnetic sensor 15 9 and the outer peripheral surface of the detected ring 160 is set to 0.06 to 0.17 mm.
  • the magnetic sensor 1559 is configured to detect a change in magnetic flux at these opposing positions with rotation of the ring to be detected 160 using a magnetoresistive element.
  • the detection result of the magnetic sensor 1 5 9 is transmitted to the drive control unit of the brushless DC motor, that is, the susceptor rotation mechanism 1 3 6, and is used for position recognition of the susceptor 1 0 5 and control of the rotation amount of the susceptor 1 0 5 Used for.
  • the treatment furnace 1 0 3 has a gas control unit 1 6 2, a drive control unit 1 6 3, and a heating control.
  • the main control unit 1 61 includes a unit 1 6 4, a temperature detection unit 1 6 5, and the like.
  • the gas control unit 1 6 2 is connected to the MFC 1 1 9 and the open / close pulp 1 2 0 to control the gas flow rate and supply.
  • the drive control unit 1 6 3 is connected to the susceptor rotating mechanism 1 3 6 and the lift block 1 4 5 to control these drives.
  • the heating control unit 1 6 4 is connected to the heater 1 0 4 via the wiring 1 3 2 and controls the heating condition of the heater 1 0 4.
  • the temperature detector 1 6 5 is connected to the radiation thermometer 1 3 4, detects the temperature of the susceptor 1 0 5, and is used for heating control of the heater 1 0 4 in cooperation with the heating controller 1 6 4.
  • the woofer lifting device 1 3 9 When the woofer lifting device 1 3 9 lifts the woofer 1 0 1 from the upper surface of the susceptor 1 0 5, the lower space of the woofer 1 0 1, that is, the lower surface of the woofer 1 0 1 and the upper surface of the susceptor 1 0 5 Since the insertion space is formed between the wafer loading and unloading ports 1 2 5 to 1, the wafer holding plate provided in the wafer transfer machine not shown in FIG. It is inserted into the insertion space of 1. The twister inserted below the woofer 1 0 1 moves up and receives the woofer 1 0 1 by moving up.
  • Twiza who received the woofer 1 0 1 carries the woofer Retreat the unloading port 1 2 5 and unload the wafer 1 0 1 from the processing chamber 1 0 2. Then, the wafer transfer machine that has unloaded the wafer 110 1 by the usa moves the wafer 100 1 to a predetermined storage location such as an empty wafer cassette outside the processing chamber 102.
  • the wafer transfer machine receives the wafer 1 0 1 to be deposited next time from a specified storage location such as an n-ha cassette, etc. by the tweezers, and from the wafer loading / unloading port 1 2 5 to the processing chamber 1 0 Carry in 2.
  • the twister conveys wafer 1 0 1 above susceptor 1 0 5 to a position where the center of wafer 1 0 1 coincides with the center of susceptor 1 0 5.
  • the twister is slightly lowered to transfer the wafer 1 0 1 to the susceptor 1 0 5.
  • the twister who has transferred the wafer 1 0 1 to the wafer lift 1 3 9 exits from the wafer loading / unloading port 1 2 5 to the outside of the processing chamber 1 0 2.
  • the woofer loading / unloading port 1 2 5 is closed by the gate pulp (gate valve) 1 2 1.
  • the rotating drum 1 1 0 and the heating unit 1 2 6 are moved to the processing chamber 1 0 2 through the rotating shaft 1 4 1 and the supporting shaft 1 4 0 1 4 6 Is raised by.
  • the pins 1 3 5 and 1 3 8 descend relative to the rotary drum 1 1 0 and the heating unit 1 2 6 as shown in the figure.
  • wafer 1 0 1 is completely transferred onto susceptor 1 0 5.
  • the rotary shaft 1 4 1 and the support shaft 1 4 0 are stopped at a position where the upper end of the protruding portion 1 3 5 is at a height close to the lower surface of the heater 1 0 4.
  • the processing chamber 10 2 is exhausted by an exhaust device (not shown) connected to the exhaust port 1 1 5. At this time, the vacuum atmosphere in the processing chamber 102 and the external atmospheric pressure atmosphere are isolated by the base 14 3.
  • the rotating drum 1 1 0 is rotated by the susceptor rotating mechanism 1 3 6 via the rotating shaft 1 4 1. That is, when the susceptor rotating mechanism 1 3 6 is operated, the rotating magnetic field of the stator 1 5 3 cuts the magnetic field of the plurality of magnetic poles of the rotor 1 5 3, thereby Since 1 5 3 rotates, the rotating drum 1 1 0 is rotated by the rotating shaft 1 4 1 fixed to the rotor 1 5 3. At this time, the rotary position of the rotor 15 3 is detected momentarily by the magnetic rotary encoder 1 5 8 installed in the susceptor rotating mechanism 1 3 6 and transmitted to the drive controller 1 6 3. Based on this, the rotation speed and the like are controlled.
  • the rotating drum 1 1 0 While the rotating drum 1 1 0 is rotating, the rotating side pin 1 3 8 is separated from the bottom surface of the processing chamber 1 0 2, and the heater side pin 1 3 5 is separated from the rotating side ring.
  • the rotation of the drum 110 is not hindered by the wafer lifting device 1 39, and the heating unit 1 26 can be maintained in a stopped state. That is, in the wafer lifting and lowering device 1 39, the rotating side ring and the rotating side pin 1 3 8 rotate together with the rotating drum 1 1 0, and the heater side ring and the heater side pin 1 3 5 stop together with the heating unit 1 2 6 It is in a state.
  • the processing gas 1 1 3 is introduced into the supply pipe 1 1 4.
  • the processing gas 1 1 3 introduced into the gas supply pipe 1 1 4 flows into the buffer chamber 1 1 7 functioning as a gas dispersion space, and diffuses radially outward in the radial direction to form the shower plate 1 1 8 From the gas outlets 1 2 2, the gas flows in an almost uniform manner and blown out toward the woofer 1 0 1.
  • Outlet 1 2 Process gas 1 1 3 blown out in a shower from group 2 passes through the space above cover plate 1 2 3 and is sucked into exhaust port 1 1 5 via exhaust buffer space 1 2 4 Go exhausted.
  • the processing gas 1 1 3 blown out in a shower form from the air outlet 1 2 2 group is the wafer 1 0 Evenly contacts over the entire surface of 1. Since the processing gas 1 1 3 contacts the entire surface of the wafer 1 0 1 evenly, the CVD film thickness distribution and film quality distribution formed by the processing gas 1 1 3 on the wafer 1 0 1 are the same as those of the wafer 1 0 1. Uniform across the entire surface.
  • the heating unit 1 26 is not rotated by being supported by the support shaft 140, the heating unit 1 2 6 is heated by the heating unit 1 26 while being rotated by the rotating drum 110.
  • the temperature distribution of 0 1 is controlled uniformly over the entire surface.
  • the temperature distribution of wafer 10 1 is uniformly controlled over the entire surface, so that the film thickness distribution and film quality distribution of the C VD film formed on wafer 1 0 1 by the thermochemical reaction are the same as those of wafer 1 0 1. It is uniformly controlled over the entire surface.
  • the processing conditions for processing in the processing furnace 10 3 of this example are as follows: a wafer temperature of 6 ° C., gas type and The gas supply amount is (type is SiH4, flow rate is 1 0 0 sccm), (type is 1% PH 3 ZN 2, flow rate is 1 0 0 sccm), and processing pressure is 3 6 0 0 0 Pa is there.
  • 1% P H 3 / N 2 is a mixed gas in which P H 3 is 1% and N 2 is 99%.
  • the operation of the susceptor rotating mechanism 1 3 6 is stopped.
  • the rotational position of the susceptor 10 5, that is, the rotor 15 3 is monitored every moment by the magnetic rotary encoder 1 5 8 installed in the susceptor rotating mechanism 1 3 6, the susceptor 1 0 5 Stops accurately at the preset rotational position. That is, the protrusions 1 3 5, the heaters 10 4, and the through holes 1 3 1 of the susceptor 1 0 5 are matched accurately and with good reproducibility.
  • the rotating drum 1 1 0 and the heating unit 1 2 6 are moved up and down through the rotating shaft 1 4 1 and the supporting shaft 1 4 0 1 4 0. 6 is lowered to the loading / unloading position.
  • the wafer 1 0 1 is lifted from the top of the susceptor 1 0 5 by the action of the wafer lifting device 1 3 9 during the lowering.
  • the protrusion 1 3 5 is matched with the heater 1 0 4 and the through hole 1 3 1 of the susceptor 1 0 5 accurately and with good reproducibility, so the protrusion 1 3 5 is the susceptor 1 0 5 and the heater 1 A push-up mistake that pushes up 1 0 4 never occurs. Thereafter, by repeating the above-described operation, the C VD film is formed on the next wafer 1001.
  • the configuration of the substrate processing apparatus of this example is roughly the same as the configuration of the substrate processing apparatus shown in FIG. 1, and detailed description thereof is omitted. Further, in the substrate processing apparatus of this example, the substrate input interval to the processing chambers 6 to 9 is not constant, and the fluctuation of the substrate input interval is minimized.
  • the substrate processing apparatus of this example was developed to solve such a conventional problem, and it minimizes the variation of the substrate loading interval to each processing chamber, and the transfer waiting time when the substrate is dispensed.
  • the board can be transported so as not to occur. This makes it possible to equalize the thermal history between the boards and not cause an excessive thermal load on each board, improving the reproducibility of board performance and reliability. I planned.
  • the processing time in each processing chamber 6-9 and the time of each transfer event are used as parameters to optimize the relationship.
  • the substrate loading interval By deriving the substrate loading interval, it is possible to achieve transfer control in which there is no stagnation of substrates in the processing chambers 6 to 9 and fluctuations in the substrate loading interval to the processing chambers 6 to 9 are minimized.
  • the substrate insertion interval D which is the reference for checking the interference of the transport event, is calculated.
  • this processing is the same as the processing described with reference to FIGS. 2 (a) and 2 (b), for example, and detailed description thereof is omitted.
  • the reference substrate insertion interval is calculated as 180 [sec].
  • the substrate processing flow is developed at each substrate loading interval D, which is the standard calculated above, and the interference status of the transport event is checked.
  • this processing is the same as the processing described with reference to FIG. 3, FIG. 4, and FIG. 5, for example, and detailed description thereof is omitted.
  • the transport event T 5 of the first substrate interferes with the transport event T 1 of the fourth substrate.
  • the interval of substrate loading related to the subsequent event that is the target of the interference is shifted (shifted), and the event interference status is checked again.
  • the first board transfer event T5 and the fourth board transfer event T1 interfere with each other.
  • the insertion interval of the fourth board is set to 185 [s e c], which is the result of adding 5 [s e c] to the currently set 180 [s e c].
  • the substrate processing flow is developed as shown in FIG. Note that the substrate processing flow developed at this time is for the number of substrates processed until the substrate loading interval is shifted. In the case of this example, since the loading interval shifts due to the loading of the fourth substrate, the processing flow of three substrates is developed.
  • the processing flow of the substrate after the number of substrates is expanded to determine whether or not event interference occurs, and event interference occurs.
  • the loading interval of the substrates to be loaded later is shifted in the same manner as described above.
  • the interference status of the transport event is checked in the frame W 1 shown in FIG.
  • the event interference time is shifted in addition to the interval for inserting the subsequent board, and such a shift is repeatedly executed until no interference occurs.
  • p is an arbitrary natural number
  • the board insertion interval is 1 85 [sec]
  • the board other than the (3 p + 1) th board With respect to, by setting the substrate loading interval to 1800 [sec], it is realized that no interference occurs between the substrate processing flows.
  • Figure 15 shows the board when the appropriate board insertion interval is set in this way. An example of processing flow development is shown.
  • one substrate transfer apparatus in this example, transfer machine 1 and a transfer chamber 5 in which 1 is mounted, and two or more for the purpose of heat treatment and ultra-thin film formation
  • the processing time in the processing chambers 6 to 9 is determined according to the substrate loading interval and delay time.
  • the substrate loading interval to each processing chamber 6-9 is delayed by an arbitrary time every fixed period, and the processing chamber 6-9 This makes it possible to achieve transfer control that does not cause excessive substrate transfer waiting time.
  • the configuration of the substrate processing apparatus and the like according to the present invention is not necessarily limited to the above-described configuration, and various configurations may be used.
  • the present invention can also be provided as, for example, a method or method for executing the processing according to the present invention, a program for realizing such a method or method, or a recording medium for recording the program. Yes, it can also be provided as various devices and systems.
  • application field of the present invention is not necessarily limited to the above-described fields.
  • the invention can be applied to various fields.
  • a processor stores a control program stored in a ROM (Read Only Memory).
  • ROM Read Only Memory
  • a configuration controlled by execution may be used, and for example, each functional unit for executing the processing may be configured as an independent hardware circuit.
  • the present invention can be understood as a floppy disk (registered trademark) disk (Compact act Disc) storing the above control program, a computer-readable recording medium such as a ROM, or the program (itself).
  • the control program can be executed by inputting the control program from the recording medium to a computer and causing the processor to execute the control program.
  • FIGS. 17 (a) and 17 (b) show examples of event time charts when processing a plurality of substrates.
  • the time chart of this example only the part of the vacuum transfer system (the part corresponding to the processes (3) to (11) shown in FIG. 16) is shown as a part particularly related to the present invention.
  • each of P1, P2, P3, and P4 indicates processing or processing time in each of four different processing chambers 6, 7, 8, and 9.
  • the transfer time shows the maximum time required for transfer.
  • Figure 17 (a) shows an example of the free flow method.
  • each event progresses by executing a sequence in the order of event completion judgment such as the end of processing in the processing chambers 6 to 9 and the end of substrate transfer.
  • the priority for example, information such as “priority for payout in input and payout” is set.
  • Fig. 17 (b) shows an example of the fixed tact method.
  • the transfer sequence is executed with the start timing determined for all transfers.
  • the process that is most rate-determined from the maximum processing time and transfer time of the processing chambers 6 to 9 is set as the input interval.For example, by optimizing all substrate transfer operations for the longest processing time, Suppresses the retention time in the processing chambers 6-9.
  • the board loading interval corresponds to (board loading time + maximum processing time + board payout time), and is controlled by tact control at a predetermined timing corresponding to the loading interval (the timing indicated by the arrow in the figure). Perform time monitoring. As a result, fluctuations in the input interval and variations in the processing chamber residence time are eliminated, eliminating the advantage between the substrates.
  • unintentional substrate retention increases the thermal history of the substrate compared to normal processing, so that not only the process in the processing equipment but also the electrodes formed so far. There is a risk of degrading the quality of the thin film.
  • the processing time in the substrate transfer chamber provided with the substrate transfer device and the processing time in at least one processing chamber are different from the processing time in the other processing chambers.
  • Each processing chamber has a plurality of processing chambers that communicate with the transfer chamber, and a control unit that controls a transfer operation of the substrate transfer apparatus by specifying a substrate processing schedule, and a plurality of substrates are specified in advance.
  • the control unit determines the processing time in the processing chamber having the longest processing time among the processing chambers defined in the processing schedule and the processing chamber.
  • the reference substrate loading interval is set to the time equivalent to the sum of the transfer time before and after the substrate, the loading interval of each substrate into the processing chamber to be initially loaded is set. And possible to certain of the loading interval, as possible out it is possible to prevent the substrate residence in the processing chamber.

Description

基板処理装置
技術分野
本発明は、基板を処理する基板処理装置などに関し、特に、処理室への基板 の投入間隔を一定とし、処理室での基明板滞留を発生させない基板処理装置などに関 する。
書
背景技術
例えば、 半導体基板 （ゥエーハ） に所定の処理を施す半導体製造装置や、 L CD (L i qu i d Cr y s t a l D i s p l a y)用ガラス基板に所定の処 理を施す LCD製造装置等といった基板処理装置では、複数の処理室を設けて、各 処理室において基板に対して成膜処理等を施すことが行われる。 また、各処理室間 などでは、 移載機により基板を搬送することが行われる。
第 16図を参照して、第 1図に示されるような構成を有する基板処理装置に より基板を処理する一般的な手順の一例を示す。なお、各処理炉（各処理室 6〜 9 ) としては、 例えば、 熱処理プロセスに係るものが用いられ、 具体的には、 ホットウ オール炉ゃ、 ランプ炉ゃ、抵抗加熱プレート方式のコールドウォール炉などが用い られる。
第 16図（a) には単一の処理基板に対して 4つの処理室 6〜 9を経由して極 薄膜の積層膜を形成する場合における基板搬送の流れの一例を示してあり、第 16 図 （b) には基板の処理履歴の一例をイベントタイムチャートとして示してある。 第 16図 （a) 及ぴ第 16図 （b) では、 同一の番号 （1) 〜 （13) の処理は互 いに対応している。 以下で、基板処理フローの各処理（1)〜（13)を、順を追って説明する。
(1) ロード （大気雰囲気搬送） の処理の工程では、 大気圧雰囲気用移载機 2 によりキヤリァステーション 1 a内の基板を 1枚ずつ第 1のロードロック室 4へ 搬送する。本例では、途中で基板位置補正ュニット 3を経由して基板の中心位置補 正と回転方向位置補正を行い、第 1のロードロック室 4への搬送位置再現の向上を 図っている。.
(2) ロードロック室真空排気の処理の工程では、搬送室 5への大気の混入を 防止するための真空排気、 N 2雰囲気置換を行う。 搬送室 5の保持圧力帯域 （1. 0E— 8〜5. 0E4 P a) に合わせて、到達真空排気後に N 2等の不活性ガス の供給により圧力調整を行う。
(3)第 1の基板搬送の処理の工程では、搬送室 5の真空雰囲気用移載機 1 1 により、 第 1のロードロック室 4から第 1の処理室 6へ基板を搬送する。
(4) 第 1のプロセス処理の工程では、 第 1の処理室 6における処理を行う。 なお、各処理室 6〜 9では、 基板に対して、極薄膜形成などの成膜処理や熱処理等 の処理を行う。 また、 各処理室 6〜 9における処理の時間は、 通常、各処理室 6〜 9毎に異なる場合が多い。
(5)第 2の基板搬送の処理の工程では、搬送室 5の真空雰囲気用移載機 1 1 により、 第 1の処理室 6力ゝら第 2の処理室 7へ基板を搬送する。
(6) 第 2のプロセス処理の工程では、 第 2の処理室 7における処理を行う。 ( 7 )第 3の基板搬送の処理の工程では、搬送室 5の真空雰囲気用移載機 1 1 により、 第 2の処理室 7から第 3の処理室 8へ基板を搬送する。
(8) 第 3のプロセス処理の工程では、 第 3の処理室 8における処理を行う。
(9)第 4の基板搬送の処理の工程では、搬送室 5の真空雰囲気用移载機 1 1 により第 3の処理室 8から第 4の処理室 9へ基板を搬送する。
(10)第 4のプロセス処理の工程では、第 4の処理室 9における処理を行う。 (11)第 5の基板搬送の処理の工程では、搬送室 5の真空雰囲気用移載機 1 1により第 4の処理室 9から第 1のロードロック室 4へ基板を搬送する。
(12) ロードロック室大気圧復帰の処理及ぴ基板冷却の処理の工程では、処 理後の基板を大気雰囲気に帰すための大気圧戻しを行い、同時に、処理後の高温基 板の冷却イベントも兼ねている。
(13) アンロードの処理の工程では、処理後の基板を第 1のロードロック室 4からキャリアステーション 1 aへ搬送する。
なお、 上記した （3)、 （5)、 （7)、 （9)、 (1 1) の搬送工程は、 移載元の 処理室 6〜9 (ロードロック室 4、 5も含む） と搬送室 5とを隔離している弁体機 構 （GV：ゲートパルプ） が開き、 所定の基板を移载機 1 1で保持した後、 移载先 の処理室 6〜 9へ搬送して、移載先の GVが閉じるまでの動作を示す。 また、 この 搬送工程の時間には、場合によっては、前回の移載動作が終了した状態から移載元 の基板へのアクセスに必要な移载機 1 1の予備動作時間も含まれる。本明細書では、 搬送時間はこのような時間を示す。
また、 上記した （4)、 （6)、 （8)、 （10) のプロセス処理工程は、 前記した 移載動作で GVが閉じた直後に所定のシーケンスを実行して、基板に極薄膜形成や 熱処理等を行って、 基板を払い出すための GVが開く直前までの工程を示す。
第 16図 （b) に示されるタイムチャートは、上記した工程（1) 〜（1 3) について、 基板毎の処理履歴を次元ィベント化したものである。
複数の基板に対して同一の処理を連続的に且つ効率良く行うためには、上記し たタイムチャート中の同一ィベントが重ならないように配置する必要がある。
ここで、 従来技術の例を示す。
一例として、 「基板搬送制御方法及び基板製品の製造方法」 では、 処理室で基 板処理に要する時間と当該処理室に対する基板の搬送処理に要する時間の合計時 間を処理室群に含まれる処理室数で割り算して得られた各処理室群毎の値の内、最 大値以上の時間をタクトタイムとして設定し、当該タクトタイムに従った時間間隔 で基板処理装置へ処理対象の基板を搬入することなどが行われる （例えば、特許文 献 1参照。）。 なお、 この技術では、 基板投入時間は一定であるが、 処理室内での基 板滞留が発生する。
特許文献 1
特許第 3 1 9 3 9 0 4号公報 発明の開示
従来の基板処理装置では、複数の処理室 6〜 9を用いて基板に連続的に積層 膜を形成する工程において、例えば各処理室 6〜 9での処理時間が異なるような場 合には、処理室 6〜 9への基板の投入間隔の変動或いは処理室 6〜 9での基板の滞 留が発生するため、処理室 6〜 9への基板の投入間隔の変動により基板性能の再現 性の劣化などの問題が生じ、処理室 6〜 9での基板の滞留により余分な熱履歴の問 題や単膜性能との相関のとりづらさの問題が生じてしまう。 このため、処理室 6〜 9毎に処理時間が異なる場合においても、処理室 6〜 9への基板の投入間隔が一定 で且つ処理室 6〜 9での基板滞留を発生させない基板搬送制御方式の開発が望ま れていた。
本発明は、 このような従来の課題を解決するために為されたもので、例えば 各処理室での処理時間が異なるような場合においても、各処理室への基板の投入間 隔を一定として且つ払い出し時における搬送待ち時間が生じないように基板を搬 送することができ、 これにより、基板間の熱履歴を均等化して且つ各基板に余剰の 熱負荷を生じさせず、基板性能の再現性や信頼性の向上を図った基板処理装置など を提供することを目的とする。
上記目的を達成するため、本発明に係る基板処理装置では、次のような構成 とした。 すなわち、基板搬送装置を備えた基板の搬送室と、少なくとも 1つの処理室で の処理時間が他の処理室での処理時間と異なり且つそれぞれの処理室が前記搬送 室に連通される複数の処理室と、基板の処理スケジュールを規定して前記基板搬送 装置の搬送動作を制御する制御部を有する。 そして、複数の基板を、予め規定され た同一の処理スケジュールに基づいて、 順次、 前記処理室により処理する。
また、前記制御部は、前記処理スケジュー^^中に規定された処理室の内で最も 処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間との和 に相当する時間を基準の基板投入間隔として、最初に投入される処理室への各基板 の投入間隔を設定する。
このような構成により、例えば、各処理室での処理時間が異なるような場合 においても、各処理室への基板の投入間隔を一定として且つ払い出し時における搬 送待ち時間が生じないように基板を搬送することができ、 これにより、基板間の熱 履歴を均等化して且つ各基板に余剰の熱負荷を生じさせず、基板性能の再現性や信 頼 14の向上を図ることができる。
ここで、 基板としては、 例えば、 半導体装置 （半導体デバイス） や L C D装 置を製造するためのシリコンゥエーハゃガラス基板が用いられる。
また、 複数の処理室の数としては、 種々な数が用いられてもよレ、。
また、 各処理室での処理時間としては、 種々な態様が用いられてもよい。 また、基板の処理スケジュールとしては、例えば、 1枚の基板を最初の処理室 へ投入してから最後の処理室から払い出すまでについて、基板搬送装置による搬送 処理や各処理室での処理から構成される一連の処理のスケジュールが用いられる。
このような基板毎の処理スケジュールが複数の基板について同一である場合 には、順次投入される各基板の投入時間の間隔 （投入間隔） が設定されると、 各基 板の搬送スケジュールや、複数の基板についての全体的な処理のスケジュールが決 定される。 ' なお、 基板の処理スケジュールとしては、 種々な態様が用いられてもよい。 また、処理スケジュール中に規定された処理室の内で最も処理時間の長レ、処 理室での処理時間と当該処理室に対する前後の搬送時間との和に相当する時間と しては、 当該最も処理時間の長い処理室での基板の処理時間と、当該処理前に当該 処理室へ基板を投入するための搬送時間と、当該処理後に当該処理室から基板を払 い出すための搬送時間とを加算した結果に相当する時間が用いられる。
また、基準の基板投入間隔を用いて各基板の投入間隔を設定する手法としては、 例えば、基準の基板投入間隔が適切であるか否かを判定して、適切でなければ基板 投入間隔を更新してそれが適切であるか否かを判定することを繰り返し行って、最 終的に適切な基板投入間隔を見つけて設定するような手法を用いることができる。
本発明に係る基板処理装置では、前記制御部は、予め規定された基板に対す る処理スケジュール自体の内容を不変として、前記最初に投入される処理室への各 基板の投入間隔を設定する。
従って、基板の処理スケジュール自体の内容が変更されないため、全ての基板 について同一の処理スケジュールの内容で処理を行って、処理スケジュールの管理 や把握を容易化することができる。
本発明に係る基板処理装置では、 一構成例として、 次のような構成とした。 すなわち、前記制御部は、前記最初に投入される処理室への各基板の投入間隔 を設定するに際して、まず、前記基準の基板投入間隔を基板投入間隔の初期値とし て用いる。そして、各基板の処理スケジュールを時系列的に展開する処理（処理 1 ) を実行し、当該展開した複数の処理スケジュール同士で前記基板搬送装置の干渉状 況を判定する処理 （処理 2 ) を実行し、 また、 前記基板搬送装置の干渉が生じた場 合には現在設定されている基板投入間隔に所定の間隔を加算した間隔を新たな基 板投入間隔とする処理 （処理 3 ) を実行する。 また、 これらの処理 1、 2、 3を、 前記基板搬送装置の干渉が無となるまで繰り返して実行する。 従って、 基準となる基板投入間隔を初期値として、 干渉が生じなくなるまで、 基板投入間隔を更新して干渉状況を判定することを繰り返すことにより、適切な基 板投入間隔を見つけて設定することができる。
ここで、各基板の処理スケジュールを時系列的に展開する処理では、例えば、 各基板の基板投入間隔に対応する時間分だけずらして各基板の処理スケジュール を並べるように展開する処理が用いられる。 なお、 この処理は、必ずしもグラフや 図を用いてイメージ的に行われなくともよく、 数値のみを用いて行われてもよい。
また、基板搬送装置の干渉状況としては、例えば、一の基板の搬送処理と他の 基板の搬送処理とが時間的に全部或いは一部において重複するような場合には干 渉が生じる （干渉が有る） とみなす一方、他の場合には干渉が生じない （干渉が無 い） とみなす態様が用いられる。
また、 基板投入間隔を更新するための前記所定の間隔としては、例えば、 装置 の使用状況や要求される精度などに応じて、 種々な値が用いられてもよい。
本発明では、以上のような各種の処理を行う方法として実現することも可能 である。
一例として、本発明に係る半導体デバイスの製造方法では、基板搬送装置を備 えた基板の搬送室と、少なくとも 1つの処理室での処理時間が他の処理室での処理 時間と異なり且つそれぞれの処理室が前記搬送室に連通される複数の処理室と、基 板の処理スケジュールを規定して前記基板搬送装置の搬送動作を制御する制御部 を有して、複数の基板を予め規定された同一の処理スケジュールに基づいて順次前 記処理室により処理する基板処理装置において、次のような構成により、半導体デ パイスを製造する。
すなわち、前記制御部は、前記処理スケジユ^ "ル中に規定された処理室の内で 最も処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間と の和に相当する時間を基準の基板投入間隔として、最初に投入される処理室への各 基板の投入間隔を設定する。 図面の簡単な説明
第 1図は、 本発明の一実施例に係る基板処理装置の構成例を示す図である。 第 2図は、基準となる基板投入間隔の算出の一例を説明するための図である。 第 3図は、 基板処理フローを展開したものの一例を示す図である。
第 4図は、各イベントのスタート時間及びェンド時間の一例を示す図である。 第 5図は、 搬送ィベントの干渉チエック結果の一例を示す図である。
第 6図は、 基板処理フ口一を展開したものの一例を示す図である。
第 7図は、 搬送イベントの干渉チェック結果の一例を示す図である。
第 8図は、 基板処理フローを展開したものの一例を示す図である。
第 9図は、 搬送イベントの干渉チヱック結果の一例を示す図である。
第 1 0図は、基板処理装置により行われる基板投入間隔の決定処理の手順の 一例を示す図である。
第 1 1図は、本発明の一実施例に係る処理炉の上方部分の断面の概略を示す 図である。
第 1 2図は、本発明の一実施例に係る処理炉の下方部分の断面の概略を示す 図である。
第 1 3図は、 本発明の一実施例に係る処理炉の制御系を示す図である。
第 1 4図は、 基板処理フローを展開したものの一例を示す図である。
第 1 5図は、 基板処理フローを展開したものの一例を示す図である。
第 1 6図は、 （a ) は基板搬送の流れの一例を示す図であり、 （b ) は基板の 処理履歴の一例をイベントタイムチヤ一トとして示す図である。
第 1 7図は、 （a；)、 ( b ) は複数の基板を処理する場合におけるイベントタ ィムチャートの例を示す図である。 発明を実施するための最良の形態
本発明に係る実施例を図面を参照して説明する。
な お、本実施例では、半導体基板を処理する基板処理装置及び半導体装置の製 造方法を例として説明するが、例えば、 LCD用基板を処理する基板処理装置など に同様な構成や動作を適用することも可能である。
第 1図には、 本発明の一実施例に係る基板処理装置の構成例を示してある。 本例の基板処理装置は、 キャリアステーション （ロードポート ： LP) 1 a、 1 b、 1 cと、 大気雰囲気用の移載機 (LH) 2と、 基板位置補正ュニット （ァラ イナ： AU) 3と、 第 1のロードロック室 （LM1) 4と、 真空雰囲気用の移載機 (TH) 11が設けられた搬送室 5と、 第 1の処理室 （PM1) 6と、 第 2の処理 室 （PM2) 7と、 第 3の処理室 （PM3) 8と、 第 4の処理室 （PM4) 9と、 第 2のロードロック室 （LM2) 10と、 制御部 12から構成されている。
ここで、構成要素としては、基板搬送を行う移载機 11を搭載した搬送室 5 を中央に配し、当該搬送室 5の周辺に隣接して基板に所定の加工を施す処理室 6〜 9が 2つ以上 （本例では、 4つ） 存在し、搬送室 5と外部との基板のやり取りを行 う際に N 2等の不活性ガスによつて雰囲気置換を行い処理室 6〜 9への大気成分 の混入を防止するためのロードロック室 4、 10力 ら成る。 また、 更に、 基板が収 納されたキヤリァを処理中に一時的に設置しておくためのキヤリァステーション l a、 l b、 l cと、 キャリアステーション 1 a、 1 b、 1 c上のキャリアから随 時単一の基板をロードロック室 4、 10へ搬送するための移載機 2と、キャリア内 の基板をロードロック室 4、 10に精度良く配置するための基板位置補正ュニット 3を配している。 また、 制御部 12が設けられている。
また、 各処理室 6〜 9は、 例えば、成膜室や、 バッファ室などとして構成さ れる。 また、 制御部 1 2は、 本例では、 R OM (Read Only Memory)、 R AM (Random Access Memory) s C P U (Central Processing Unit) 等のノヽードウエア資源で所 定のプログラムを実行する構成となっている。
次に、 本例の半導体処理装置により行われる動作例を説明する。
本例では、複数の処理室 6〜 9での各処理時間が異なる連続搬送制御において、 各処理室 6〜 9での処理時間及び各搬送イベントの時間をパラメータとしてこれ らの関係により最適な基板投入間隔を導き出すことにより、処理室 6〜 9での基板 滞留がなく、 各処理室 6〜9への基板投入間隔が一定である搬送制御を実現する。
なお、本例では、処理室数を nとして、各処理室 P 1〜P nでの処理ィベン トゃ処理時間を P 1〜P nで表す。 本例では、 処理室 P l、 処理室 Ρ 2、 · · -、 処理室 Ρ ηの順に処理が行われる。各処理室 Ρ 1〜Ρ ηでの処理時間は、基板 1枚 当たりの総処理時間や、搬送ィベントのスタート時間或いはェンド時間の算出に用 いられる。
また、本例では、処理時間 Ρ 1〜 Ρ ηの中の最大時間を P m a Xで表す。 この 最大時間 P m a xは、それに相当するイベントの前後の搬送時間と合わせて、基準 の基板投入間隔の算出に用いられる。
また、本例では、基板 1枚当たりの搬送回数を mとして、各処理室間の搬送ィ ベントゃ各搬送イベントの搬送時間を T 1〜T mで表す。各搬送時間 T 1〜T mは、 基板 1枚当たりの総処理時間や、搬送ィベントのスタート時間或いはエンド時間の 算出に用いられる。
以下では、 このような基板投入間隔の算出基準について、 （1 ) 基準投入間 隔の算出処理、 （2 ) 搬送イベントの干渉チェック (干渉検査） 処理、 （3 ) 基板投 入間隔のインクリメント処理、 の順に説明する。
( 1 )基準投入間隔の算出処理本処理では、搬送ィベントの干渉チヱックを行 うための基準となる基板投入間隔 Dを算出する。本例では、最も長い処理室 6〜9 での処理工程の時間を Pm a xとし、その前後の基板搬送時間をそれぞれ T a、 T bとした場合に、基準となる基板投入間隔 Dを （T a +Pma x + Tb) として決 定する。 つまり、 D= (Ta +Pma x + Tb) とする。
具体例として、 第 2図 （a) には、 各処理室 6〜 9での処理のイベント及ぴ 各搬送のイベントについて、 定義を示してある。 また、 第 2図 （b) には、 基板処 理の流れと各ィベント名称との関係を示してある。
図示されるように、本例では、第 1の処理室 6で行われる処理工程をイベント P 1とし、第 2の処理室 7で行われる処理工程をイベント P 2とし、第 3の処理室 8で行われる処理工程をイベント P 3とし、第 4の処理室 9で行われる処理工程を イベント P 4とする。 また、本例では、 ロードロック室 4から第 1の処理室 6への 搬送工程をイベント T 1とし、第 1の処理室 6から第 2の処理室 7への搬送工程を イベント T 2とし、第 2の処理室 7から第 3の処理室 8への搬送工程をイベント T 3とし、第 3の処理室 8から第 4の処理室 9への搬送工程をイベント T 4とし、第 4の処理室 9からロードロック室 4への搬送工程をイベント T 5とする。
また、 本例では、 ィベント P 1に要する時間が 9 0 [s e c] であり、 ィべ ント P 2に要する時間が 140 [ s e c]であり、 ィベント P 3に要する時間が 1 00 [s e c] であり、 イベント P 4に要する時間が 1 1 5 [s e c] であり、 ィ ベント T 1〜T 5に要する時間がそれぞれ 20 [s e c]であるとして、以降で最 終的な基板投入間隔を算出する。
なお、本例では、搬送に係る各ィベント T 1〜T 5に要する搬送時間が同一で ある場合を示すが、他の構成例として、各処理室 6〜9間などで搬送時間が異なる 場合には、 それぞれの搬送イベントに関して搬送時間の定義が行われる。
本例の場合には、処理ィベント Ρ 1〜 Ρ 4の中で第 2の処理室 7での処理ィ ベント Ρ 2に要する時間が最も長いことから、前記した Pma xは P 2となり、ま た、 その前後の搬送時間 T a、 丁13は丁2、 T 3となる。 これにより、 基準となる 基板投入間隔 Dの算出結果は、 D = T2 + P 2+Τ3 = 20 + 140 + 20 = 18 0 [s e c] となる。
(2) 搬送イベントの干渉チヱック処理
本処理では、上記で算出した基準となる基板投入間隔 D毎に基板処理フローを 展開して、 搬送イベントの干渉状況をチェックする。
基板処理フローを展開する基板の枚数 （基板展開数） は、 [{(基板 1枚当たり のトータルの処理時間） Z (基板投入間隔） } の商 +1] として算出する。
本例では、基板 1枚当たりのトータルの処理時間は全てのィベント P 1〜P 4、 T 1〜T 5の処理時間を総和したものであり 545 [s e c] となり、基準となる 基板投入間隔は 180 [s e c] である。 これにより、基板展開数は、 4 (= { ( 5 45/180) の商 +1} =3 + 1) 枚と算出される。
第 3図には、 基板処理フローを展開したものを示してある。
第 3図の例では、 1枚目から 4枚目までの各枚数目の基板に関して、 同一の基 板処理フローが 180 [s e c] ずつ次第にずらされた時間で配置されている。
次に、第 3図に示されるような基板処理フローを参照して、各枚数目の基板に 関して、 各イベント P 1〜P4、 T1〜T5のスタート時間 （開女台時間） とエンド 時間 （終了時間） を算出する。 なお、 本例では、 1枚目の基板の処理開始時を基準 (=0 [s e c]) として算出を行う。
第 4図には、このようにして算出された各枚数目の基板に関する各ィベント P 1〜P4、 T 1〜T 5のスタート時間とエンド時間を示してある。
そして、 これに基づいて、全ての搬送イベント Τ 1〜Τ5の中から、 1枚目の 基板の最終イベント （搬送イベント Τ 5) の終了までに実行される全ての搬送ィべ ントを抽出する。 本例では、 545 [s e c] までに実行される搬送イベントが抽 出され、具体的には、 1枚目の基板について全ての搬送イベント T 1〜T 5、 2枚 目の基板について搬送イベント Τ 1〜Τ 3、 3枚目の基板について搬送イベント Τ 1、 T 2、 4枚目の基板について搬送イベント T 1が抽出される。
次に、.前記抽出された搬送イベントを抜粋してイベント進行が早いもの順に 並べる。 そして、一番最初のイベントから、直後に実行されるイベントとの時間的 な干渉をチェックする。具体的には、先行イベントのエンド時間と後発イベントの スタート時間とを比較して、後発イベントのスタート時間の方が大きい場合 (つま り、先行イベントの終了より遅く開始される場合） には搬送イベントの干渉は発生 しないとする一方、後発イベントのスタート時間の方が小さい場合 （つまり、先行 イベントの終了より早く開始される場合）には搬送イベントの干渉が発生するとす る。
第 5図には、 搬送イベントの干渉チェック結果の例を示してある。
第 5図の例では、前記抽出された搬送イベントが例えばスタート時間の早い方 力 ら順に上から下へ並べられており、上側の搬送イベントのェンド時間と下側の搬 送イベントのスタート時間とが比較されて、イベント干渉が生じないこと（第 5図 では、 丸印）、 或いは、 イベント干渉が生じること （第 5図では、 パッ印） が判定 されている。
このように、イベントの進行順に一つ一つの搬送イベントの干渉状況をチェ ックしていき、前記抽出された全ての搬送イベントについて干渉が発生しないこと を判定した場合に、この場合における基板投入間隔が適切であると判断して採用す ることとし、 基板投入間隔の算出処理のルーチンワークを終了する。
一方、一つでもイベント干渉が発生する場合には、 この場合における基板投入 間隔は適切 はないと判断して、 （3 ) 基板投入間隔のィンクリメント処理へ移行 する。
本例の場合には、第 5図に示されるように、 1枚目の基板の搬送イベント Τ 5 と 4枚目の基板の搬送イベント T 1とが干渉してしまう。
( 3 ) 基板投入間隔のインクリメント処理 本処理では、上記した基準となる基板投入間隔においてイベント干渉が発生し た場合に、基板投入間隔に任意の時間を加える。 そして、 このような基板投入間隔 の再設定毎に、 上記した （2)搬送イベントの干渉チヱック処理を繰り返して実行 する。
なお、 本例では、 基板投入間隔に加える時間を 1 [s e c] 単位の秒オーダー として説明するが、特に限定は無い。 実際には、搬送などの制御系の分解能や基板 特性のイベント時間依存での影響度などによって決定されるのが好ましく、この結 果として例えば [ms e c] のオーダーなどの時間が設定されてもよい。
本例の場合には、 まず、 基準となる基板投入間隔 180 [s e c] に 1 [s e c] を加算した結果である 18 1 [s e c] を新たな基板投入間隔として、 干渉 チェックを行う。 なお、 基板処理フローを展開する際の基板展開数は 4 (= {(5 45/181) の商 + 1} =3 + 1) 枚となる。
第 6図には、 基板投入間隔を 181 [s e c] とした場合における基板処理フ ローの展開例を示してある。
また、第 7図には、 この場合における搬送イベントの干渉チェック結果を示し てある。
この場合においても、 1枚目の基板の搬送イベント T 5と 4枚目の基板の搬送 イベント T 1とが干渉するため、更に基板投入間隔をィンクリメントして干渉チヱ ックを実行する。
すなわち、現在設定されている基板投入間隔 181 [s e c]に 1 [s e c] を加算した結果である 1 82 [s e c] を新たな基板投入間隔として、干渉チェッ クを行う。 なお、 基板処理フローを展開する際の基板展開数は 3 (= {(545/ 182) の商 + 1 } =2 + 1) 枚となる。
第 8図には、 基板投入間隔を 182 [s e c] とした場合における基板処理フ ローの展開例を示してある。 また、第 9図には、 この場合における搬送イベントの干渉チェック結果を示し てある。
この場合には、いずれの搬送イベントについても干渉が発生しないため、基板 の投入間隔を現在設定されている 1 8 2 [ s e c ] に決定して採用する。
次に、第 1 0図を参照して、本例の基板処理装置により行われる基板投入間 隔の決定処理の流れの一例を示す。 本例では、 この処理は、制御部 1 2により行わ れる。
基板処理装置では、まず、基準となる基板の投入間隔を決定し（ステップ S 1 )、 決定した基板投入間隔での基板処理フローを展開して、当該展開結果に基づいて各 搬送イベントのスタート時間及ぴエンド時間を算出する （ステップ S 2 )。
基板処理装置では、次に、 1枚目の基板の最終の搬送イベントのェンド時間ま でに実行される全ての搬送イベントを抽出し （ステップ S 3 )、 抽出した搬送ィべ ントを実行順に並べ替える （ステップ S 4 )。
基板処理装置では、次に、並べ替えた全ての搬送イベントについて干渉の有無 をチェックし （ステップ S 5 )、 干渉が全く無い場合には （ステップ S 6 )、 現在設 定されている基板投入間隔を採用することを決定する一方、 干渉が有る場合には (ステップ S 6 )、基板投入間隔をインクリメントして増加させて（ステップ S 7 )、 再ぴ基板処理フローの展開処理以降の処理を実行する（ステップ S 2〜ステップ S 7 )。
以上のように、本例の基板処理装置では、基板搬送装置（本例では、移載機）
1 1を備えた基板の搬送室 5と、少なくとも 1つの処理室での処理時間が他の処理 室での処理時間と異なる複数の処理室であってそれぞれが基板の搬送室 5に連通 される複数の処理室 6〜 9と、基板の処理スケジュールを規定して基板搬送装置 1 1の搬送動作を制御する制御部 1 2を有し、複数の基板が予め規定された同一の処 理スケジュールに基づいて順次処理室 6〜 9により処理される構成において、次の ような処理を行う。
すなわち、制御部 1 2は、前記処理スケジュールに基づいて最初に投入される 処理室 6への各基板の投入間隔を定めるにあたり、前記処理スケジュール中に規定 された処理室 6〜 9の内で最も処理時間の長い処理室での処理時間と当該処理室 に対する前後の搬送時間との和により算出した時間を基板投入間隔の最小間隔 D とし、当該基板投入間隔 Dを基準にして複数の基板を順次対象の処理室へ搬送する スケジュールを設定する。
また、制御部 1 2は、搬送スケジュールを設定する場合には、予め規定され た基板に対する処理スケジュール自体の内容を変更することなく、搬送スケジユー ルを設定する。
また、制御部 1 2は、 基板の投入間隔を設定する際には、前記間隔 Dを基準に して各基板の処理スケジュールを時系列的に展開し （処理 1 )、 当該展開した複数 の処理スケジュール同士で基板搬送装置 1 1の干渉状況を判定し （処理 2 )、 干渉 が生じた場合には前記間隔 Dに所定の間隔 dを加算した間隔（D + d ) を新たな基 板投入間隔とし （処理 3 )、 基板搬送装置 1 1の干渉が生じなくなるまで、 少なく とも処理 1、 2、 3を繰り返して実行する。
また、 本例により、 半導体デバイスの製造方法などを実現することができる。 具体例として、本例の基板処理装置では、 1つの移載機 1 1を搭載した搬送 室 5と、熱処理や極薄膜形成を目的とした 2つ以上の処理室 6〜 9と、大気雰囲気 と搬送室 5との雰囲気置換を目的としたロードロック室 4、 1 0を備えた構成にお いて、基板投入間隔を処理室 6〜 9での処理ィベント及ぴ搬送ィベントの時間から 同一^ fベントの干渉が発生しないように最適化することにより、各処理室 6〜 9へ の基板投入間隔を一定にして且つ処理室 6〜 9での余分な基板搬送待ち時間が生 じない搬送制御を行うことができる。
従って、 本例の基板処理装置では、 基板間の投入間隔を最適化することで、 基板滞留のない、且つ、基板間の投入間隔が一定な搬送制御を実現することが可能 である。 なお、本例では、複数の処理室 6〜 9でそれぞれ 1回の処理を行うことを 前提として各処理室 6〜 9における搬送イベントの干渉チェックを基準投入間隔 の算出に関して行ったが、他の構成例として、 1つの処理室 6〜 9で複数回の処理 を行うような場合には、処理室 6〜 9での処理イベントの干渉チヱックについても 搬送イベントと同様に行って、 全ての干渉チヱ
ックの結果が干渉無しとなるタイミングで基板投入間隔を決定することができる。
本例の基板処理装置では、複数の処理室 6〜 9での各処理時間が異なる連続 搬送制御において、処理室 6〜 9での基板滞留がなく、各処理室 6〜 9への基板投 入間隔を一定とする搬送制御が実現可能であり、基板間の熱履歴を均等にして且つ 各基板に余剰の熱負荷を生じさせず、 再現性や信頼性の向上を図ることができる。
また、基板に対して予め規定された処理スケジュールゃレシピ内容をずらして しまうと （つまり、 滞留や遅延を入れると）、 各処理室 6〜 9での初期条件とずれ が生じたり、また、 1枚目に投入された基板と 2枚目に投入された基板との再現性 が取れなくなってしまうようなことが生じ得る力 本例では、各基板に対して予め 決められた処理スケジュールゃレシピ内容をずらさず（つまり、変更することなく）、 基板投入間隔を一定とし、 チャンバ内滞留 （処理室 6〜9内での滞留） を防止する ことができる。
また、 本発明の主旨を逸脱しない範囲で、 種々の改善が為されてもよい。
次に、本例の基板処理装置に備えられる各処理室 （PM) 6〜9で使用する ことが可能な処理炉の一例を示す。
第 1 1図、第 1 2図、 第 1 3図には、 このような処理炉 1 0 3の断面の概略及 びその制御系の一例を示してある。
なお、図面を見易くするために、処理炉 1 0 3の上方の部分を第 1 1図に示し てあり、 当該処理炉 1 0 3の下方の部分を第 1 2図に示してあり、 これらの図をつ なぎ合わせたものが処理炉 1 0 3の全体図となる。
また、第 1 3図には処理炉 1 0 3の制御系を示してあり、異なる図面に示され た同一の符号 a l〜 a 7の線はつながっている。つまり、第 1 3図に示される a 1 の線は第 1 1図に示される a 1の線とつながつており、第 1 3図に示される a 2〜 a 7の線はそれぞれ第 1 2図に示される a 2〜 a 7の線とつながつている。
図示されるように、本例の処理炉 1 0 3は、枚葉式 C VD炉（枚葉式コール ドウオール形 C V D炉） として構成されており、被処理基板としてのゥェーハ （半 導体ゥヱーハ） 1 0 1を処理する処理室 1 0 2を形成したチャンパ 1 0 6を備えて いる。チャンバ 1 0 6は上側キャップ 1 0 4と円筒カップ 1 0 8と下側キャップ 1 0 9とが組み合わされて、上下の端面がいずれも閉塞した円筒形状に形成されてい る。
チャンパ 1 0 6の円筒カップ 1 0 8の円筒壁の中間部にはゲートバルブ 1 2 1によって開閉されるゥヱーハ搬入搬出口 1 2 5が水平方向に横長に開設されて おり、ゥエーハ搬入搬出口 1 2 5は被処理基板であるゥエーハ 1 0 1を処理室 1 0 2に第 1 1図に図示しないゥエーハ移載装置によって搬入搬出し得るように形成 されている。すなわち、 ゥエーハ 1 0 1はゥエーハ移載装置によって下から機械的 に支持された状態で、ゥエーハ搬入搬出口 1 2 5を搬送されて処理室 1 0 2に対し て搬入搬出されるようになっている。
円筒カップ 1 0 8のゥエーハ搬入搬出口 1 2 5と対向する壁面の上部には、 真空ポンプ等からなる排気装置（図示せず） に接続された排気口 1 1 5が処理室 1 0 2に連通するように開設されており、処理室 1 0 2内は排気装置によって排気さ れるようになっている。
また、円筒カップ 1 0 8の上部には排気口 1 1 5に連通する排気バッファ空間 1 2 4が円環状に形成され、カバープレート 1 2 3とともにゥエーハ 1 0 1の前面 に対し、 均一に排気が行われるように作用している。 なお、カバープレート 1 2 3は、 ゥエーノヽ 1 0 1のエッジ部を覆うように一部 のサセプタ （基板保持手段） 1 0 5上に延在しており、 ゥエーハ 1 0 1のエッジ部 に成膜される C V D膜を制御するために用いられる。
チャンパ 1 0 6の上側キャップ 1 0 7には処理ガスを供給するシャワーへ ッド 1 1 6がー体的に組み込まれている。すなわち、上側キヤップ 1 0 7の天井壁 にはガス供給管 1 1 4が挿入されており、各ガス供給管 1 1 4には例えば原料ガス やパージガス等の処理ガス A、 Bを導入するため開閉パルプ 1 2 0及ぴ流量制御装 置 （マスフローコントローラ： M F C ) 1 1 9から成るガス供給装置が接続されて いる。上側キャップ 1 0 7の下面には円板形状に形成されたシャワープレート （以 下、プレートと言う） 1 1 8がガス供給管 1 1 4から間隔を置いて水平に固定され ており、 プレート 1 1 8には複数個のガス吹出口 （以下、 吹出口と言） 1 2 2が全 面にわたって均一に配置されて上下の空間を流通させるように開設されている。
上側キヤップ 1 0 7の内側面とプレート 1 1 8の上面とが画成する内側空間 によってバッファ室 1 1 7が形成されており、バッファ室 1 1 7はガス供給管 1 1 4に導入された処理ガス 1 1 3を全体的に均等に拡散させて各吹出口 1 2 2力、ら 均等にシャワー状に吹き出させるようになつている。
チャンバ 1 0 6の下側キャップ 1 0 9の中心には揷通孔 1 4 2が円形に開 設されており、揷通孔 1 4 2の中心線上には円筒形状に形成された支持軸 1 4 0が 処理室 1 0 2に下方から揷通されている。支持軸 1 4 0はエアシリンダ装置等が使 用された昇降機構 （昇降手段） 1 3 7によって昇降されるようになっている。
支持軸 1 4 0の上端には加熱ュニット 1 2 6が同心に配されて水平に固定さ れており、加熱ュニット 1 2 6は支持軸 1 4 0によって昇降されるようになってい る。すなわち、加熱ュ-ット 1 2 6は円板形状に形成された支持板 1 3 5を備えて おり、支持板 1 3 5は支持軸 1 4 0の上端開口に同心円に固定されている。支持板 1 3 3の上面には支柱を兼ねる複数本の電極 1 2 8が垂直に立脚されており、これ ら電極 1 2 8の上端間には円板形状に形成され複数領域に分割制御されるヒータ (加熱手段） 1 0 4が架橋されて固定されている。 これら電極 1 2 8に対する電気 配線 1 3 2は支持軸 1 4 0の中空部内を挿通されている。
また、ヒータ 1 0 4の下方には反射板 1 2 7が支持板 1 3 5に固定されて設け られており、 ヒータ 1 0 4から発せられた熱をサセプタ 1 0 5側に反射させて、効 率の良い加熱に作用している。
また、温度検出手段である放射温度計 1 3 4力 支持軸 1 4 0の下端から導 入されており、放射温度計 1 3 4の先端がサセプタ 1 0 5の裏面に対し所定の隙間 を設けて設置されている。放射温度計 1 3 4は、石英から成るロッドと光ファイバ との組み合わせから構成され、 サセプタ 1 0 5の裏面 （例えば、 ヒータ 1 0 4の分 割領域に対応する裏面）から発せられる放射光を検出し、サセプタ 1 0 5の裏面温 度を算出するのに用いられ、この算出結果に基づきヒータ 1 0 4の加熱具合を制御 している。 なお、例えば、予め取得したゥエーハ 1 0 1とサセプタ 1 0 5との温度 の関係によりゥエーノヽ 1 0 1の温度を算出することも可能である。
下側キヤップ 1 0 9の揷通孔 1 4 2の支持軸 1 4 0の外側には、支持軸 1 4
0よりも大径の円筒形状に形成された回転軸 1 4 1が同心円に配置されて処理室 1 0 2に下方から挿通されており、回転軸 1 4 1はエアシリンダ装置等が使用され た昇降機構 1 3 7によって支持軸 1 4 0と共に昇降されるようになっている。回転 軸 1 4 1の上端には回転ドラム 1 1 0が同心に配されて水平に固定されており、回 転ドラム 1 1 0は回転軸 1 4 1によって回転されるようになっている。 すなわち、 回転ドラム 1 1 0はドーナツ形の平板に形成された回転板 1 1 2と、円筒形状に形 成された回転筒 1 1 1を備えており、回転板 1 1 2の内周縁辺部が円筒形状の回転 軸 1 4 1の上端開口に固定されて、回転板 1 1 2の上面の外周縁辺部に回転筒 1 1 1が同心円に固定されている。回転ドラム 1 1 0の回転筒 1 1 1の上端には炭化シ リコンゃ窒化アルミニウム等が使用されて円板形状に形成されたサセプタ 1 0 5 が回転筒 1 1 1の上端開口を閉塞するように被せられている。
図示されるように、回転ドラム 1 1 0にはゥヱーハ昇降装置 1 3 9が設置さ れている。ゥエーハ昇降装置 1 3 9は円形リング形状に形成された 2つの昇降リン グのそれぞれに突上ピン (基板突上手段） 1 3 5、 1 3 8を突設したものから構成 されており、 下側の昇降リング （以下、 回転側リングと言う） は回転ドラム 1 1 0 の回転板 1 1 2の上に支持軸 1 4 0と同心円に配置されている。回転側リングの下 面には複数本 （本実施の形態においては 3本とする） の突上ピン （以下、 回転側ピ ンと言う） 1 3 8が周方向に等間隔に配置されて垂直方向下向きに突設されており、 各回転側ピシ 1 3 8は回転板 1 1 2に回転筒 1 1 1と同心円の線上に配置されて 垂直方向に開設された各ガイド孔 1 2 9にそれぞれ摺動自在に嵌入されている。各 回転側ピン 1 3 8の長さは回転側リングを水平に突き上げ得るように互いに等し く設定されているとともに、ゥエーハのサセプタ上からの突き上げ量に対応するよ うに設定されている。各回転側ピン 1 3 8の下端は処理室 1 0 2の底面すなわち下 側キャップ 1 0 9の上面に離着座自在に対向されている。
加熱ュニット 1 2 6の支持板 1 3 3には円形リング形状に形成されたもう 一つの昇降リング （以下、 ヒータ側リングと言う） が支持軸 1 4 0と同心円に配置 されている。 ヒータ側リングの下面には複数本（本実施の形態においては 3本とす る） の突上ピン （以下、 ヒータ側ピンと言う） 1 3 5が周方向に等間隔に配置され て垂直方向下向きに突設されており、各ヒータ側ピン 1 3 5は支持板 1 3 3に支持 軸 1 4 0と同心円の線上に配置されて垂直方向に開設された各ガイド孔 1 2 9に それぞれ摺動自在に嵌入されている。これらのヒータ側ピン 1 3 5の長さはヒータ 側リングを水平に突き上げ得るように互いに等しく設定されているとともに、その 下端が回転側リングの上面に適度のエアギヤップを置いて対向されている。つまり、 これらのヒータ側ピン 1 3 5は回転ドラム 1 1 0の回転時に回転側リングに干渉 しないようになっている。 また、 ヒータ側リングの上面には複数本（本実施の形態においては 3本とす る） の突上ピン （以下、 突上部と言う） 1 3 5力 S、 周方向に等間隔に配置されて垂 直方向上向きに突設されており、突上部 1 3 5の上端はヒータ 1 0 4及びサセプタ 1 0 5の揷通孔 1 3 1に対向するようになっている。これらの突上部 1 3 5の長さ は、ヒータ 1 0 4及ぴサセプタ 1 0 5の揷通孔 1 3 1を下から揷通してサセプタ 1 0 5に载置されたゥエーハ 1 0 1をサセプタ 1 0 5から水平に浮力せるように互 いに等しく設定されている。 また、 これらの突上部 1 3 5の長さは、 ヒータ側リン グが支持板 1 3 3に着座した状態において、その上端がヒータ 1 0 4の上面から突 出しないように設定されている。 つまり、 これらの突上部 1 3 5は、 回転ドラム 1 1 0の回転時にサセプタ 1 0 5に干渉しないように、且つ、 ヒータ 1 0 4の加熱を 妨げないようになっている。
図示されるように、チャンバ 1 0 6は複数本の支柱 1 4 4によって水平に支 持されている。これらの支柱 1 4 4には各昇降ブロック 1 4 5がそれぞれ昇降自在 に嵌合されており、これら昇降ブロック 1 4 5間にはエアシリンダ装置等が使用さ れた昇降駆動装置（図示せず）によって昇降される昇降台 1 4 6が架設されている。 昇降台 1 4 6の上にはサセプタ回転装置が設置されており、サセプタ回転装置とチ ヤンバ 1 0 6との間にはべローズ 1 4 3力 回転軸 1 1の外側を気密封止するよ うに介設されている。
昇降台 1 4 6に設置されたサセプタ回転機構（回転手段） 1 3 6にはブラシ レス D Cモータが使用されており、 出力軸 （モータ軸） が中空軸に形成されて回転 軸 1 4 1として構成されている。サセプタ回転機構 1 3 6はハウジング 1 4 7を備 えており、ハウジング 1 4 7が昇降台 1 4 6の上に垂直方向上向きに据え付けられ ている。 ハウジング 1 4 7の内周面には電磁石（コイル） によって構成された固定 子（ステータ） 1 4 8が固定されている。すなわち、固定子 1 4 8はコィ/レ線材（ェ ナメル被覆銅線） 1 5 0が鉄心 （コア） 1 4 9に巻装されて構成されている。 コィ ル線材 1 5 0には図示しないリ一ド線がハウジング 1 4 7の側壁に開設された図 示しない揷通孔を揷通して電気的に接続されており、固定子 1 4 8はブラシレス D Cモータのドライバ （図示せず） カ ら電力をコイル線材 1 5 0に
リード線を通じて供給されることにより、回転磁界を形成するように構成されてい る。
固定子 1 4 8の内側には回転子 （ロータ） 1 5 3がエアギャップ （隙間） を 設定されて同心円に配置されており、回転子 1 5 3はハウジング 1 4 7'に上下のポ ールベアリング 1 5 7を介して回転自在に支承されている。すなわち、回転子 1 5 3は円筒形状の本体 1 5 4と鉄心（コア） 1 5 5と複数個の永久磁石 1 5 6とを備 えており、本体 1 5 4には回転軸 1 4 1がブラケット 1 5 2によつて一体回転する ように固定されている。鉄心 1 5 5は本体 1 5 4に嵌合されて固定されており、鉄 心 1 5 5の外周には複数個の永久磁石 1 5 6が周方向に等間隔に固定されている。 鉄心 1 5 5と複数個の永久磁石 1 5 6とによって環状に配列された複数の磁極が 形成されており、固定子 1 4 8の形成する回転磁界が複数個の磁極すなわち永久磁 石 1 5 6の磁界を切ることにより、 回転子 1 4 8が回転するようになっている。
上下のボールベアリング 1 5 7は回転子 1 5 3の本体 1 5 4の上下端部に それぞれ設置されており、上下のボールベアリング 1 5 7には本体 1 5 4の熱膨張 を吸収するための隙間が適宜設定されている。このボールベアリング 1 5 7の隙間 は本体 1 5 4の熱膨張を吸収する一方で、最小のがたつきに抑制するために、 5〜 5 0 μ mに設定されている。 なお、 ボールベアリング 1 5 7の隙間とは、 ポールを ァウタレースまたはィンナレースのいずれか片側に寄せた場合に反対側に発生す る隙間を意味している。
固定子 1 4 8と回転子 1 5 3との対向面には二重筒壁を構成する外側と内 側の囲い部材であるカバー 1 5 1が互いに対向されて、ハウジング 1 4 7の内周面 と本体 1 5 4の外周面とにそれぞれ固定されており、それぞれのカバー 1 5 1の間 には所定のエアギャップ（隙間） が設定されている。 カバー 1 5 1は非磁性体であ るステンレス鋼が使用されて、筒壁の厚さが極薄い円筒形状にそれぞれ形成されて おり、円筒の上下開口端においてハウジング 1 4 7及び本体 1 5 4に電子ビーム溶 接によって全周にわたって確実かつ均一に固着されている。カバー 1 5 1は非磁性 体であるステンレス鋼で極薄く形成されているため、磁束の拡散を防止してモータ 効率の低下を防止するばかりでなく、固定子 1 4 8のコィル線材 1 5 0及び回転子 1 5 3の永久磁石 1 5 6の腐食を防止することができ、且つまた、 コイル線材 1 5 0等による処理室 1 0 2の内部の汚染を確実に防止することができる。カバー 1 5 1は固定子 1 4 8を気密シール状態に囲うことにより、固定子 1 4 8を真空雰囲気 となる処理室 1 0 2の内部から完全に隔絶している。 ·
また、サセプタ回転装置には磁気式ロータリーエンコーダ 1 5 8が設置され ている。すなわち、磁気式ロータリーエンコーダ 1 5 8は磁性体からなる被検出体 としての被検出リング 1 6 0を備えており、被検出リング 1 6 0は鉄等の磁性体が 使用されて円形リング形状に形成されている。被検出リング 1 6 0の外周には被検 出部としての歯が多数個環状に配列されている。
- ハウジング 1 4 7の被検出リング 1 6 0の対向位置には被検出リング 1 6 0の被検出部である各歯を検出する磁気センサ 1 5 9が設置されている。磁気セン サ 1 5 9の先端面と被検出リング 1 6 0の外周面との隙間 （センサギャップ） は、 0 . 0 6〜0 . 1 7 mmに設定されている。磁気センサ 1 5 9は被検出リング 1 6 0の回転に伴うこれらの対向位置における磁束変化を磁気抵抗素子によってそれ ぞれ検出するように構成されている。磁気センサ 1 5 9の検出結果はブラシレス D Cモータすなわちサセプタ回転機構 1 3 6の駆動制御部に送信されて、サセプタ 1 0 5の位置認識に使用されるとともに、サセプタ 1 0 5の回転量の制御に使用され る。
なお、本処理炉 1 0 3は、 ガス制御部 1 6 2、 駆動制御部 1 6 3、加熱制御 部 1 6 4、温度検出部 1 6 5、等から構成される主制御部 1 6 1を有する。 ガス制 御部 1 6 2は MF C 1 1 9、 開閉パルプ 1 2 0に接続され、 ガス流量、供給を制御 する。駆動制御部 1 6 3はサセプタ回転機構 1 3 6、昇降プロック 1 4 5に接続さ れ、 これらの駆動を制御する。加熱制御部 1 6 4は配線 1 3 2を介しヒータ 1 0 4 に接続され、 ヒータ 1 0 4の加熱具合を制御する。温度検出部 1 6 5は放射温度計 1 3 4に接続され、サセプタ 1 0 5の温度を検出し、加熱制御部 1 6 4と連携して ヒータ 1 0 4の加熱制御に用いられる。
次に、以上の構成に係る処理炉 1 0 3の作用を説明することにより、本発明 の一実施形態である半導体装置の製造方法における成膜工程について説明する。
ゥエーハ 1 0 1の搬出搬入に際しては、回転ドラム 1 1 0及ぴ加熱ュュット 1
2 6が回転軸 1 4 1及び支持軸 1 4 0によって下限位置に下降される。すると、 ゥ エーハ昇降装置 1 3 9の回転側ピン 1 3 8の下端が処理室 1 0 2の底面すなわち 下側キャップ 1 0 9の上面に突合するため、回転側リングが回転ドラム 1 1 0及ぴ 加熱ュニット 1 2 6に対して相対的に上昇する。上昇した回転側リングはヒータ側 ピン 1 3 5を突き上げることにより、 ヒータ側リングを持ち上げる。 ヒータ側リン グが持ち上げられると、ヒータ側リングに立脚された 3本の突上部 1 3 5がヒータ 1 0 4及ぴサセプタ 1 0 5の揷通孔 1 3 1を揷通して、サセプタ 1 0 5の上面に载 置されたゥエーハ 1 0 1を下方から支持してサセプタ 1 0 5から浮き上がらせる。
ゥエーハ昇降装置 1 3 9がゥヱーハ 1 0 1をサセプタ 1 0 5の上面から浮 き上がらせた状態になると、ゥヱーハ 1 0 1の下方空間すなわちゥヱーハ 1 0 1の 下面とサセプタ 1 0 5の上面との間に揷入スペースが形成された状態になるため、 第 1 1図に囪示されないゥエーハ移載機に設けられた基板保持プレートであるッ ィーザがゥエーハ搬入搬出口 1 2 5からゥェーハ 1 0 1の揷入スペースに挿入さ れる。ゥエーハ 1 0 1の下方に挿入されたツイ一ザは上昇することによりゥヱーハ 1 0 1を移载して受け取る。ゥヱーハ 1 0 1を受け取ったツイ一ザはゥエーハ搬入 搬出口 1 2 5を後退してゥエーハ 1 0 1を処理室 1 0 2から搬出する。 そして、 ッ ィーザによってゥエーハ 1 0 1を搬出したゥヱ一ハ移載機は、処理室 1 0 2の外部 の空ゥヱーハカセット等の所定の収納場所にゥヱーハ 1 0 1を移載する。
次いで、ゥエーハ移載機は実ゥ: n—ハカセット等の所定の収納場所から次回 に成膜処理するゥエーハ 1 0 1をツイ一ザによって受け取って、ゥエーハ搬入搬出 口 1 2 5から処理室 1 0 2に搬入する。ツイ一ザはゥエーハ 1 0 1をサセプタ 1 0 5の上方においてゥエーハ 1 0 1の中心がサセプタ 1 0 5の中心と一致する位置 に搬送する。 ゥエーハ 1 0 1を所定の位置に搬送すると、 ツイ一ザは若干下降する ことによりゥエーハ 1 0 1をサセプタ 1 0 5に移載する。ゥエーハ 1 0 1をゥエー ハ昇降装置 1 3 9に受け渡したツイ一ザは、ゥエーハ搬入搬出口 1 2 5から処理室 1 0 2の外へ退出する。 ツイ一ザが処理室 1 0 2から退出すると、 ゥヱーハ搬入搬 出口 1 2 5はゲートパルプ （仕切弁） 1 2 1によって閉じられる。
グートパルプ 1 2 1が閉じられると、処理室 1 0 2に対して回転ドラム 1 1 0及ぴ加熱ュニット 1 2 6が回転軸 1 4 1及ぴ支持軸 1 4 0を介して昇降台 1 4 6によって上昇される。 回転ドラム 1 1 0及ぴ加熱ユニット 1 2 6の上昇により、 突上ピン 1 3 5、 1 3 8が回転ドラム 1 1 0及び加熱ュニット 1 2 6に対し相対的 に下降し、図示されるように、 ゥエーハ 1 0 1はサセプタ 1 0 5の上に完全に移載 された状態になる。回転軸 1 4 1及び支持軸 1 4 0は突上部 1 3 5の上端がヒータ 1 0 4の下面に近接する高さになる位置にて停止される。
—方、処理室 1 0 2が排気口 1 1 5に接続された排気装置（図示せず） によつ て排気される。 この際、処理室 1 0 2の真空雰囲気と外部の大気圧雰囲気とはべ口 ーズ 1 4 3によって隔絶されている。
続いて、回転ドラム 1 1 0が回転軸 1 4 1を介してサセプタ回転機構 1 3 6 によって回転される。 すなわち、 サセプタ回転機構 1 3 6が運転されると、 固定子 1 5 3の回転磁界が回転子 1 5 3の複数個の磁極の磁界を切ることにより、回転子 1 5 3が回転するため、回転子 1 5 3に固定された回転軸 1 4 1によって回転ドラ ム 1 1 0が回転する。 この際、サセプタ回転機構 1 3 6に設置された磁気式ロータ リーエンコーダ 1 5 8によって回転子 1 5 3の回転位置が時々刻々と検出されて 駆動制御部 1 6 3に送信され、 この信号に基づいて回転速度等が制御される。
回転ドラム 1 1 0の回転中には、回転側ピン 1 3 8は処理室 1 0 2の底面か ら離座し、 ヒータ側ピン 1 3 5は回転側リングから離座しているため、回転ドラム 1 1 0の回転がゥエーハ昇降装置 1 3 9に妨げられることはなく、 しかも、加熱ュ ニット 1 2 6は停止状態を維持することができる。すなわち、 ゥエーハ昇降装置 1 3 9においては、回転側リングと回転側ピン 1 3 8が回転ドラム 1 1 0と共に回転 し、ヒータ側リングとヒータ側ピン 1 3 5が加熱ュニット 1 2 6と共に停止した状 態になっている。
ゥエーハ 1 0 1の温度が処理温度まで上昇し、排気口 1 1 5の排気量及び回 転ドラム 1 1 0の回転作動が安定した時点で、第 1 1図に実線矢印で示されている ように、処理ガス 1 1 3が供給管 1 1 4に導入される。ガス供給管 1 1 4に導入さ れた処理ガス 1 1 3は、ガス分散空間として機能するバッファ室 1 1 7に流入する とともに、径方向外向きに放射状に拡散して、シャワープレート 1 1 8の各ガス吹 出口 1 2 2からそれぞれが略均等な流れになって、ゥヱーハ 1 0 1に向 ってシャ ヮー状に吹き出す。吹出口 1 2 2群からシャワー状に吹き出した処理ガス 1 1 3は カバープレート 1 2 3の上方空間を通って、排気バッファ空間 1 2 4を経由して排 気口 1 1 5に吸い込まれて排気されて行く。
この際、回転ドラム 1 1 0に支持されたサセプタ 1 0 5の上のゥエーハ 1 0 1は回転しているため、吹出口 1 2 2群からシャワー状に吹き出した処理ガス 1 1 3はゥエーハ 1 0 1の全面にわたって均等に接触する状態になる。処理ガス 1 1 3 がゥヱーハ 1 0 1の全面にわたって均等に接触するため、ゥエーノヽ 1 0 1に処理ガ ス 1 1 3によって形成される C V D膜の膜厚分布や膜質分布はゥヱーハ 1 0 1の 全面にわたって均一になる。
また、加熱ュニット 1 2 6は支持軸 1 4 0に支持されることにより回転しな い状態になっているため、回転ドラム 1 1 0によって回転されながら加熱ュュット 1 2 6によって加熱されるゥヱーハ 1 0 1の温度分布は全面にわたって均一に制 御される。このようにゥエーハ 1 0 1の温度分布が全面にわたって均一に制御され ることにより、ゥエーハ 1 0 1に熱化学反応によって形成される C VD膜の膜厚分 布や膜質分布はゥエーハ 1 0 1の全面にわたって均一に制御される。
なお、一例まで、本実施例の処理炉 1 0 3にて処理される処理条件は、 リンド ープ P o 1 y— S i膜の成膜において、 ゥエーハ温度 6 1 0 °C、 ガス種及ぴガス 供給量は （種類が S i H 4、 流量が 1 0 0 s c c m)、 （種類が 1 % P H 3 ZN 2、 流量が 1 0 0 s c c m)、 処理圧力は 3 6 0 0 0 P aである。 ここで、 1 % P H 3 /N 2は、 P H 3が 1 %で N 2が 9 9 %の混合ガスである。
予め選定された所定の処理時間が経過すると、サセプタ回転機構 1 3 6の運 転が停止される。 この際、サセプタ 1 0 5すなわち回転子 1 5 3の回転位置はサセ プタ回転機構 1 3 6に設置された磁気式ロータリーエンコーダ 1 5 8によって 時々刻々と監視されているため、サセプタ 1 0 5は予め設定された回転位置におい て正確に停止される。すなわち、突上部 1 3 5とヒータ 1 0 4及びサセプタ 1 0 5 の揷通孔 1 3 1は正確且つ再現性よく合致される。
サセプタ回転機構 1 3 6の運転が停止されると、前述のように、回転ドラム 1 1 0及ぴ加熱ュニット 1 2 6は回転軸 1 4 1及び支持軸 1 4 0を介して昇降台 1 4 6によって搬入搬出位置に下降される。前述したように、下降の途中において、 ゥエーハ昇降装置 1 3 9の作用によりゥエーハ 1 0 1をサセプタ 1 0 5の上から 浮き上げる。 この際、突上部 1 3 5とヒータ 1 0 4及びサセプタ 1 0 5の揷通孔 1 3 1とは正確かつ再現性よく合致されているため、突上部 1 3 5がサセプタ 1 0 5 及びヒータ 1 0 4を突き上げる突き上げミスが発生することはない。 以降、前述した作業が繰り返されることにより、次のゥエーハ 1 0 1に C VD 膜が成膜処理されて行く。
次に、 他の例に係る基板処理装置の実施形態を示す。
なお、本例の基板処理装置の構成は、概略的には、第 1図に示される基板処理 装置の構成と同様であり、詳しい説明は省略する。また、本例の基板処理装置では、 処理室 6〜 9への基板の投入間隔が一定ではなく、基板の投入間隔の変動を最小限 に抑える。
例えば、従来では、処理室 6〜 9への基板の投入間隔が過度に変動した場合 や処理室 6〜 9内での基板滞留は、時として、基板品質に悪影響を与えることがあ つた。 このため、複数の処理室 6〜 9を用いて基板に連続的に積層膜を形成するェ 程では、処理室 6〜 9毎の処理時間が異なる場合においても、処理室 6〜 9への基 板投入間隔が可能な限り一定で且つ処理室 6〜 9での基板滞留を発生させない基 板搬送制御方式が望まれていた。
本例の基板処理装置は、このような従来の課題を解決するために開発されたも のであり、各処理室への基板投入間隔のパラツキを最小限に抑え、基板の払い出し 時における搬送待ち時間が生じないように基板を搬送することができ、これにより. 基板間の熱履歴を均等化して且つ各基板に余剰の熱負荷を生じさせず、基板性能の 再現性や信賴' I生の向上を図った。
本例の半導体処理装置により行われる動作例を説明する。
本例では、複数の処理室 6〜 9での各処理時間が異なる連続搬送制御において, 各処理室 6〜 9での処理時間及ぴ各搬送イベントの時間をパラメータとしてこれ らの関係により最適な基板投入間隔を導き出すことにより、処理室 6 ~ 9での基板 滞留がなく、各処理室 6〜 9への基板投入間隔の変動が最小限度に抑制された搬送 制御を実現する。
以下では、 このような基板投入間隔の算出基準について、 （1 ) 基準投入間 隔の算出処理、 （2) 搬送イベントの干渉チェック （干渉検査） 処理、 （3) 基板投 入間隔シフト後のイベント干渉チェック処理、 の順に説明する。 なお、 本例では、 第 2図〜 5に示される例を用いて説明する。
(1) 基準投入間隔の算出処理
本処理では、搬送ィベントの干渉チェックを行うための基準となる基板投入間 隔 Dを算出する。
ここで、 本処理は、 例えば、 第 2図 （a)、 (b) を参照して説明される処理と 同様であり、 詳しい説明は省略する。
本例の場合には、基準となる基板投入間隔は、 180 [s e c]と算出される。
(2) 搬送イベントの干渉チェック処理
本処理では、上記で算出した基準となる基板投入間隔 D毎に基板処理フローを 展開して、 搬送イベントの干渉状況をチェックする。
ここで、 本処理は、 例えば、 第 3図、 第 4図、 第 5図を参照して説明される処 理と同様であり、 詳しい説明は省略する。
本例の場合には、第 5図に示されるように、 1枚目の基板の搬送イベント T 5 と 4枚目の基板の搬送イベント T 1とが干渉してしまう。
(3) 基板投入間隔シフト後のイベント干渉チェック処理
本処理では、干渉発生の対象となった後発ィベントに係る基板の投入間隔をシ フトして （ずらして）、 再びイベント干渉の状況をチユックする。
本例の場合には、 1枚目の基板の搬送イベント T 5と 4枚目の基板の搬送ィべ ント T 1とが干渉することから、後発で投入される 4枚目の基板について、基板投 入間隔をィベント干渉の時間分 （本例では、 545— 540 = 5 [s e c]) だけ シフトする。 つまり、 4枚目の基板の投入間隔を現在設定されている 180 [s e c] に 5 [s e c] を加算した結果である 185 [s e c] に設定する。
そして、 第 14図に示されるように、 基板処理フローを展開する。 なお、 このときに展開する基板処理フローは、基板投入間隔をシフトするまで に処理された枚数分が対象となる。本例の場合には、 4枚目の基板の投入で投入間 隔のシフトが発生したため、 3枚の基板の処理フローを展開する。
次に、投入間隔がシフトされた基板の処理終了までについて、 この基板より後 の枚数目の基板の処理フローを展開して、イベント干渉が発生するか否かを判定し, ィベント干渉が発生する場合には上記と同様に後発で投入される基板の投入間隔 をシフトする。
本例の場合には、第 1 4図に示されるように、 4枚目の基板の処理終了まで について、 それ以降の基板とのイベント干渉の状況をチェックする。 なお、 このよ うな干渉チヱック処理は、上記した （ 2 )搬送ィベントの干渉チヱック処理の場合 と同様にして行うことができる。
本例では、第 1 4図に示される枠 W 1の中について、搬送イベントの干渉状況 をチェックする。
ここで、 もしもイベント干渉が発生するときには、 その都度、イベント干渉の 時間分を後発基板の投入間隔に加えてシフトさせて、このようなシフトを干渉発生 がなくなるまで繰り返して実行する。
このような搬送干渉チェックの結果、干渉が全く発生しないことを判定した 場合には、そのときの各基板の投入間隔を採用することを決定して、以降の基板の 処理フローについても同様に展開することで、ィベント干渉が発生しない搬送フロ 一を実現する。
本例の場合には、 pを任意の自然数として、 （3 p + l ) 枚目の基板について は基板投入藺隔を 1 8 5 [ s e c ] として、 （3 p + 1 ) 枚目以外の基板について は基板投入間隔を 1 8 0 [ s e c ] とすることにより、基板処理フローの間で干渉 が全く発生しないことが実現される。
第 1 5図には、このように適切な基板投入間隔が設定されたときにおける基板 処理フローの展開例を示してある。
以上のように、 本例の基板処理装置では、 1つの基板搬送装置 （本例では、 移載機） 1 1を搭載した搬送室 5と、熱処理や極薄膜形成を目的とした 2つ以上の 処理室 6〜 9と、大気雰囲気と搬送室 5との雰囲気置換を目的としたロードロック 室 4、 1 0を備えた構成において、基板投入間隔及び遅延時間を処理室 6〜 9での 処理イベント及び搬送イベントの時間から同一イベントの干渉が発生しないよう に最適化することにより、各処理室 6〜 9への基板投入間隔を一定周期毎に任意の 時間だけ遅延させて、処理室 6〜 9での余分な基板搬送待ち時間が生じない搬送制 御を実現することができる。
従って、 本例の基板処理装置では、 基板間の投入間隔を最適化することで、 基板滞留のない、且つ、基板間の投入間隔の変動を最小限に抑制する搬送制御を実 現することが可能である。
このように、本例では、複数の処理室 6〜 9での各処理時間が異なる連続搬送 制御において、処理室 6〜 9での基板滞留がなく、各処理室 6〜 9への基板投入間 隔を可能な限り一定にする搬送制御が実現可能であり、基板間の熱履歴を可能な限 り均等にして且つ各基板に余剰の熱負荷を生じさせず、再現性や信頼性の向上を図 ることができる。
また、本実施形態の技術思想の主旨を逸脱しない範囲で、種々の改善が為され てもよい。
ここで、本発明に係る基板処理装置などの構成としては、必ずしも以上に示し たものに限られず、 種々な構成が用いられてもよい。 また、 本発明は、 例えば、 本 発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するた めのプログラムや当該プログラムを記録する記録媒体などとして提供することも 可能であり、 また、 種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本 発明は、 種々な分野に適用することが可能なものである。
また、 本発明に係る基板処理装置などにおいて行われる各種の処理としては、 例えばプロセッサやメモリ等を備えたハードウェア資源においてプロセッサが R OM (Re a d On l y Me m o r y) に格納された制御プログラムを実行す ることにより制御される構成が用いられてもよく、また、例えば当該処理を実行す るための各機能手段が独立したハードウェア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー （登録商標） ディ スクゃ CD (C omp a c t D i s c) 一 ROM等のコンピュータにより読み取 り可能な記録媒体や当該プログラム （自体） として把握することもでき、 当該制御 プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させる ことにより、 本発明に係る処理を遂行させることができる。
ここで、 本発明に対する比較例となる基板搬送制御の例を示す。
第 1 7図 （a)、 (b) には、複数の基板を処理する場合におけるイベントタイ ムチャートの例を示してある。 なお、本例のタイムチャートでは、本発明に特に関 する部分として、 真空搬送系の部分 （第 16図に示される処理 （3) 〜 （1 1) に 相当する部分） のみを示してある。 また、 P l、 P 2、 P 3、 P 4のそれぞれは、 異なる 4つの処理室 6、 7、 8、 9のそれぞれでの処理或いは処理時間を示す。 ま た、 搬送時間 （図中の斜線部） としては、 搬送に要する最大時間を示している。
第 1 7図 （a) には、 フリーフロー方式の一例を示してある。
本方式では、処理室 6〜 9での処理の終了や基板搬送の終了といったィベント完 了の判定順でシーケンスを実行して各イベントが進行する。 また、同時に判定が行 われた場合における優先度のみを定義し、特に搬送順の指定は行わない。優先度と しては、 例えば、 「投入と払い出しとでは払い出しを優先させる」 などといった情 報が設定される。
しかしながら、 本方式では、 各処理室 6〜 9での処理時間が異なる場合には、 処理室 6〜 9への投入間隔が変動し、且つ、処理時間の短いものは処理室 6〜 9で の所定の処理を終えた後も他の律速過程によって次の搬送イベントへ移行するこ とができず、結果として、処理室 6〜 9内で意図しない不規則な滞留が発生してし まう。 つまり、 投入間隔の変動や、 基板の払い出し時における搬送待ちが生じて、 処理室滞留が発生してしまう。 また、投入間隔や処理室滞留の時間は基板毎に不規 則であり、 熱処理にシビアな工程では基板性能の再現性が劣化する。
第 1 7図 （b ) には、 固定タクト方式の一例を示してある。
本方式では、全ての搬送において、開始タイミングを決められた時間として搬 送シーケンスを実行する。 また、処理室 6〜 9の最大処理時間と搬送時間から最も 律速する過程を投入間隔とし、例えば、全ての基板搬送動作を最も長い処理時間に 合わせて最適化することで、投入間隔の変動や処理室 6〜 9での滞留時間のパラッ キを抑制する。 具体的には、基板の投入間隔は （基板投入時間 +最大処理時間 +基 板払い出し時間） に相当し、投入間隔に対応する所定のタイミング（図中の矢印で 示されるタイミング） でタクト制御により時間監視を行う。 これにより、投入間隔 の変動や処理室滞留時間のバラツキが解消されるため、基板間での優位さは無くな る。
しかしながら、本方式では、全ての基板投入間隔を統一する性質上、各処理室 6〜 9での処理時間が異なることを前提とした場合、処理室内 6〜 9での基板滞留 が必須となるため、基板に余分な熱履歴が生じ、且つ単膜性能との相関が取りづら くなつてしまう。
ここで、上述した投入間隔の変動や処理室内での滞留は時として基板品質に 悪影響を与えることがあると考えられ、運用の一例としては、基板品質への影響度 を考慮して、 第 1 7図 （a )、 ( b ) に示される基板搬送制御方式の使い分けを行う ことが考えられる。
処理室 6〜 9への基板投入間隔がばらついた時の悪影響としては、例えば、熱 CVD (Ch em i c a l Va p o r D e p o s i t i o n)装置等では、 1 〜2。/。程度の膜厚パラツキとして現れる。熱 CVD装置では、温度センサに反応ガ スが付着することから基板の温度を直接監視及び制御することが困難であるため、 基板を加熱する加熱体の温度を間接的に監視及び制御する場合が多い。 このため、 加熱体の温度は常に一定の温度を維持していても、基板投入のサイクルによっては 処理室全体の安定温度が異なってしまい、基板性能に多少なりとも影響を及ぼして しまう。つまり、短いサイクルである場合には炉内の温度が低下し、長いサイクル である場合には炉内の温度が上昇し、 このため、基板投入初期の温度リカパリ時間 が変わり、 膜の特性が変わってしまう。
処理室内での基板滞留が与える影響に関しては、例えば、意図しない基板滞留 によって、通常の処理よりも基板に対する熱履歴が多くなり、処理装置での工程の みならず、 それまでに形成された極薄膜の品質まで劣化させてしまう恐れがある。
産業上の利用可能性
以上説明したように、本発明に係る基板処理装置などでは、基板搬送装置を 備えた基板の搬送室と、少なくとも 1つの処理室での処理時間が他の処理室での処 理時間と異なり且つそれぞれの処理室が前記搬送室に連通される複数の処理室と、 基板の処理スケジュールを規定して前記基板搬送装置の搬送動作を制御する制御 部を有し、複数の基板を予め規定された同一の処理スケジュールに基づいて順次前 記処理室により処理するに際して、前記制御部は、前記処理スケジュール中に規定 された処理室の内で最も処理時間の長い処理室での処理時間と当該処理室に対す る前後の搬送時間との和に相当する時間を基準の基板投入間隔として、最初に投入 される処理室への各基板の投入間隔を設定するようにしたことにより、処理室への 基板の投入間隔の一定化を図ることや、処理室での基板滞留の防止を図ることがで きる。

Claims

請 求 の 範 囲
1 .複数の基板を予め規定された同一の処理スケジュールに基づいて順次処理室に より処理する基板処理装置であって、
基板搬送装置を備えた基板の搬送室と、
少なくとも 1つの処理室での処理時間が他の処理室での処理時間と異なり且 つそれぞれの処理室が前記搬送室に連通される複数の処理室と、
基板の処理スケジュールを規定して前記基板搬送装置の搬送動作を制御する 機能を備え、.前記処理スケジュール中に規定された処理室の内で最も処理時間の長 V、処理室での処理時間と当該処理室に対する前後の搬送時間との和に相当する時 間を基準の基板投入間隔として、最初に投入される処理室への各基板の投入間隔を 設定する制御部と、
を有することを特徴とする基板処理装置。
2 . 請求の範囲第 1項に記載の基板処理装置において、
前記制御部は、前記各基板の投入間隔として、前記基準の基板投入間隔の値以 上の値を設定する、
ことを特徴とする基板処理装置。
3 . 請求の範囲第 1項に記載の基板処理装置において、
前記処 スケジュールとして、前記複数の処理室でそれぞれ 1回の処理が実行 される処理スケジュールが用いられる、
ことを特徴とする基板処理装置。
4 . 請求の範囲第 1項に記載の基板処理装置において、
前記処理スケジュー^^として、前記複数の処理室の内で少なくとも 1つの処理 室で複数回の処理が実行される処理スケジュ一ルが用いられる、
ことを特徴とする基板処理装置。
5 - 請求の範囲第 1項に記載の基板処理装置において、
前記制御部は、予め規定された基板に対する処理スケジュール自体の内容を不 変として、 前記最初に投入される処理室への各基板の投入間隔を設定する、
ことを特徴とする基板処理装置。
6 . 請求の範囲第 5項に記載の基板処理装置において、
前記処理スケジュールとして、 1枚の基板を最初の処理室へ投入してから最後 の処理室から払い出すまでについて、基板搬送装置による搬送処理や各処理室での 処理から構成される一連の処理のスケジュールが用いられる、
ことを特徴とする基板処理装置。
7 .請求の範囲第 1項乃至請求の範囲第 6項のいずれか 1項に記載の基板処理装置 レヽ 、
前記制御部は、前記最初に投入される処理室への各基板の投入間隔を設定する に際して、前記基準の基板投入間隔を基板投入間隔の初期値として用いて、各基板 の処理スケジュールを時系列的に展開する処理と、当該展開した複数の処理スケジ ユール同士で前記基板搬送装置の干渉状況を判定する処理と、前記基板搬送装置の 干渉が生じた場合には現在設定されている基板投入間隔に所定の間隔を加算した 間隔を新たな基板投入間隔とする処理を実行し、これらの処理を前記基板搬送装置 の干渉が無となるまで繰り返して実行する、
ことを特徴とする基板処理装置。
8 . 請求の範囲第 7項に記載の基板処理装置において、
前記制御部は、前記基板投入間隔に加算する前記所定の間隔として、 1 s e c 単位の間隔を用いる、
ことを特徴とする基板処理装置。
9 . 請求の範囲第 7項に記載の基板処理装置において、
前記制御部は、前記基板投入間隔に加算する前記所定の間隔として、搬送動作 38 を制御する制御系の分解能で規定される間隔を用いる、
ことを特徴とする基板処理装置。
1 0 . 基板搬送装置を備えた基板の搬送室と、少なくとも 1つの処理室での処理時 間が他の処理室での処理時間と異なり且つそれぞれの処理室が前記搬送室に連通 される複数の処理室と、基板の処理スケジュールを規定して前記基板搬送装置の搬 送動作を制御する制御部を有して複数の基板を予め親定された同一の処理スケジ ユールに基づいて順次前記処理室により処理する基板処理装置を用いて、半導体デ バイスを製造する半導体デパイスの製造方法であって、
一枚目の基板を前記処理スケジュールに規定された最初の処理室へ搬送し、二 枚目以降の基板に対しては、前記処理スケジュール中に規定された処理室の内で最 も処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間との 和に相当する時間を基準の基板投入間隔として定めた基板の投入間隔に基づいて、 前記最初の処理室へ搬送する、
ことを特徴とする半導体デバイスの製造方法。
PCT/JP2005/021618 2004-11-24 2005-11-18 基板処理装置 WO2006057319A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/662,198 US8257013B2 (en) 2004-11-24 2005-11-18 Substrate treatment apparatus
JP2006547839A JP4557986B2 (ja) 2004-11-24 2005-11-18 基板処理装置及び半導体デバイスの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004338400 2004-11-24
JP2004-338400 2004-11-24

Publications (1)

Publication Number Publication Date
WO2006057319A1 true WO2006057319A1 (ja) 2006-06-01

Family

ID=36498055

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/021618 WO2006057319A1 (ja) 2004-11-24 2005-11-18 基板処理装置

Country Status (3)

Country Link
US (1) US8257013B2 (ja)
JP (1) JP4557986B2 (ja)
WO (1) WO2006057319A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165174A (ja) * 2004-12-06 2006-06-22 Tokyo Electron Ltd 基板処理装置及び基板処理装置の基板搬送方法
JP2007005334A (ja) * 2005-06-21 2007-01-11 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP2011501453A (ja) * 2007-10-24 2011-01-06 オーツェー・エリコン・バルザース・アーゲー ワークピース製造方法及び装置
US8078311B2 (en) 2004-12-06 2011-12-13 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
JP2019512864A (ja) * 2017-03-17 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 真空処理システムを動作させる方法
JP2020534677A (ja) * 2017-09-15 2020-11-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板のルーティング及びスループットのモデリング

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828503B2 (ja) * 2007-10-16 2011-11-30 東京エレクトロン株式会社 基板処理装置、基板搬送方法、コンピュータプログラムおよび記憶媒体
CN102388467B (zh) * 2009-03-18 2015-05-13 欧瑞康先进科技股份公司 串联式制造太阳能电池板的方法
JP5392190B2 (ja) * 2010-06-01 2014-01-22 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP5821689B2 (ja) * 2011-04-20 2015-11-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5852908B2 (ja) * 2011-09-16 2016-02-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
JP6013792B2 (ja) * 2012-06-12 2016-10-25 東京エレクトロン株式会社 基板搬送方法及び基板搬送装置
JP6002532B2 (ja) * 2012-10-10 2016-10-05 株式会社日立ハイテクノロジーズ 真空処理装置及び真空処理方法
JP6003859B2 (ja) * 2013-09-18 2016-10-05 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
US10510566B2 (en) 2015-07-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool techniques with improved efficiency
JP6563274B2 (ja) * 2015-08-20 2019-08-21 三菱重工業株式会社 生産設備、生産設備の設計方法、並びに生産設備の制御方法及び製造方法
US10395154B2 (en) * 2016-10-31 2019-08-27 General Electric Company Digital label and asset tracking interface
JP7012518B2 (ja) * 2017-11-24 2022-01-28 昭和電工株式会社 ＳｉＣエピタキシャル成長装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62207866A (ja) * 1986-03-07 1987-09-12 Hitachi Ltd 連続スパツタ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3174409B2 (ja) 1992-09-08 2001-06-11 株式会社日立国際電気 半導体製造装置、及び半導体製造装置に於ける基板処理方法
TW276353B (ja) * 1993-07-15 1996-05-21 Hitachi Seisakusyo Kk
JPH1041216A (ja) * 1996-07-17 1998-02-13 Oki Electric Ind Co Ltd 半導体装置製造方法及びフォトリソグラフィシステム
JP4026750B2 (ja) * 2002-04-24 2007-12-26 東京エレクトロン株式会社 基板処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62207866A (ja) * 1986-03-07 1987-09-12 Hitachi Ltd 連続スパツタ装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165174A (ja) * 2004-12-06 2006-06-22 Tokyo Electron Ltd 基板処理装置及び基板処理装置の基板搬送方法
US8078311B2 (en) 2004-12-06 2011-12-13 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
US8423176B2 (en) 2004-12-06 2013-04-16 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
JP2007005334A (ja) * 2005-06-21 2007-01-11 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP2011501453A (ja) * 2007-10-24 2011-01-06 オーツェー・エリコン・バルザース・アーゲー ワークピース製造方法及び装置
JP2019512864A (ja) * 2017-03-17 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 真空処理システムを動作させる方法
JP2020534677A (ja) * 2017-09-15 2020-11-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板のルーティング及びスループットのモデリング
JP7235729B2 (ja) 2017-09-15 2023-03-08 アプライド マテリアルズ インコーポレイテッド 基板のルーティング及びスループットのモデリング

Also Published As

Publication number Publication date
JP4557986B2 (ja) 2010-10-06
US20080019809A1 (en) 2008-01-24
US8257013B2 (en) 2012-09-04
JPWO2006057319A1 (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
JP4557986B2 (ja) 基板処理装置及び半導体デバイスの製造方法
US11495477B2 (en) Substrate processing apparatus
US9911635B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR101579501B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 온도 검출 방법
JP6084202B2 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
KR101528138B1 (ko) 기판 처리 장치, 기판 지지구 및 반도체 장치의 제조 방법
JP2001274094A (ja) 基板処理装置および基板処理方法
JP2015073062A (ja) 基板処理装置、パージ装置、半導体装置の製造方法、及びプログラム
JP2013084898A (ja) 半導体装置の製造方法及び基板処理装置
JPWO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
KR20190040928A (ko) 기판 처리 장치, 히터 장치, 반도체 장치의 제조 방법
US8904955B2 (en) Substrate processing apparatus
US11728183B2 (en) Method of manufacturing semiconductor device
WO2020059722A1 (ja) 基板処理装置、温度制御システム及び半導体装置の製造方法
US20180342412A1 (en) Substrate Processing Apparatus
JP2018125439A (ja) 半導体装置の製造方法、基板冷却方法および基板処理装置
JP4241513B2 (ja) 基板処理装置および処理方法
JP2006344997A (ja) 基板処理装置および基板処理方法
JP2006049489A (ja) 基板処理装置
JP2007194481A (ja) 基板処理装置
KR20230085208A (ko) 기판 처리 장치, 기판 보지구, 반도체 장치의 제조 방법 및 프로그램
JP5792972B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2006045635A (ja) 基板処理装置
JP2006089831A (ja) 液体原料の残量管理方法
JP2004296571A (ja) 基板処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006547839

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11662198

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05809335

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11662198

Country of ref document: US