JP4557986B2 - 基板処理装置及び半導体デバイスの製造方法 - Google Patents
基板処理装置及び半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP4557986B2 JP4557986B2 JP2006547839A JP2006547839A JP4557986B2 JP 4557986 B2 JP4557986 B2 JP 4557986B2 JP 2006547839 A JP2006547839 A JP 2006547839A JP 2006547839 A JP2006547839 A JP 2006547839A JP 4557986 B2 JP4557986 B2 JP 4557986B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processing
- interval
- chamber
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31002—Computer controlled agv conveys workpieces between buffer and cell
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31274—Convey products, move equipment according to production plan in memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32277—Agv schedule integrated into cell schedule
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
第16図を参照して、第1図に示されるような構成を有する基板処理装置により基板を処理する一般的な手順の一例を示す。なお、各処理炉(各処理室6〜9)としては、例えば、熱処理プロセスに係るものが用いられ、具体的には、ホットウォール炉や、ランプ炉や、抵抗加熱プレート方式のコールドウォール炉などが用いられる。
第16図(a)には単一の処理基板に対して4つの処理室6〜9を経由して極薄膜の積層膜を形成する場合における基板搬送の流れの一例を示してあり、第16図(b)には基板の処理履歴の一例をイベントタイムチャートとして示してある。第16図(a)及び第16図(b)では、同一の番号(1)〜(13)の処理は互いに対応している。
以下で、基板処理フローの各処理(1)〜(13)を、順を追って説明する。
(1)ロード(大気雰囲気搬送)の処理の工程では、大気圧雰囲気用移載機2によりキャリアステーション1a内の基板を1枚ずつ第1のロードロック室4へ搬送する。本例では、途中で基板位置補正ユニット3を経由して基板の中心位置補正と回転方向位置補正を行い、第1のロードロック室4への搬送位置再現の向上を図っている。
(2)ロードロック室真空排気の処理の工程では、搬送室5への大気の混入を防止するための真空排気、N2雰囲気置換を行う。搬送室5の保持圧力帯域(1.0E−8〜5.0E4 Pa)に合わせて、到達真空排気後にN2等の不活性ガスの供給により圧力調整を行う。
(3)第1の基板搬送の処理の工程では、搬送室5の真空雰囲気用移載機11により、第1のロードロック室4から第1の処理室6へ基板を搬送する。
(4)第1のプロセス処理の工程では、第1の処理室6における処理を行う。なお、各処理室6〜9では、基板に対して、極薄膜形成などの成膜処理や熱処理等の処理を行う。また、各処理室6〜9における処理の時間は、通常、各処理室6〜9毎に異なる場合が多い。
(5)第2の基板搬送の処理の工程では、搬送室5の真空雰囲気用移載機11により、第1の処理室6から第2の処理室7へ基板を搬送する。
(6)第2のプロセス処理の工程では、第2の処理室7における処理を行う。
(7)第3の基板搬送の処理の工程では、搬送室5の真空雰囲気用移載機11により、第2の処理室7から第3の処理室8へ基板を搬送する。
(8)第3のプロセス処理の工程では、第3の処理室8における処理を行う。
(9)第4の基板搬送の処理の工程では、搬送室5の真空雰囲気用移載機11により第3の処理室8から第4の処理室9へ基板を搬送する。
(10)第4のプロセス処理の工程では、第4の処理室9における処理を行う。
(11)第5の基板搬送の処理の工程では、搬送室5の真空雰囲気用移載機11により第4の処理室9から第1のロードロック室4へ基板を搬送する。
(12)ロードロック室大気圧復帰の処理及び基板冷却の処理の工程では、処理後の基板を大気雰囲気に帰すための大気圧戻しを行い、同時に、処理後の高温基板の冷却イベントも兼ねている。
(13)アンロードの処理の工程では、処理後の基板を第1のロードロック室4からキャリアステーション1aへ搬送する。
なお、上記した(3)、(5)、(7)、(9)、(11)の搬送工程は、移載元の処理室6〜9(ロードロック室4、5も含む)と搬送室5とを隔離している弁体機構(GV:ゲートバルブ)が開き、所定の基板を移載機11で保持した後、移載先の処理室6〜9へ搬送して、移載先のGVが閉じるまでの動作を示す。また、この搬送工程の時間には、場合によっては、前回の移載動作が終了した状態から移載元の基板へのアクセスに必要な移載機11の予備動作時間も含まれる。本明細書では、搬送時間はこのような時間を示す。
また、上記した(4)、(6)、(8)、(10)のプロセス処理工程は、前記した移載動作でGVが閉じた直後に所定のシーケンスを実行して、基板に極薄膜形成や熱処理等を行って、基板を払い出すためのGVが開く直前までの工程を示す。
第16図(b)に示されるタイムチャートは、上記した工程(1)〜(13)について、基板毎の処理履歴を次元イベント化したものである。
複数の基板に対して同一の処理を連続的に且つ効率良く行うためには、上記したタイムチャート中の同一イベントが重ならないように配置する必要がある。
ここで、従来技術の例を示す。
一例として、「基板搬送制御方法及び基板製品の製造方法」では、処理室で基板処理に要する時間と当該処理室に対する基板の搬送処理に要する時間の合計時間を処理室群に含まれる処理室数で割り算して得られた各処理室群毎の値の内、最大値以上の時間をタクトタイムとして設定し、当該タクトタイムに従った時間間隔で基板処理装置へ処理対象の基板を搬入することなどが行われる(例えば、特許文献1参照。)。なお、この技術では、基板投入時間は一定であるが、処理室内での基板滞留が発生する。
本発明は、このような従来の課題を解決するために為されたもので、例えば各処理室での処理時間が異なるような場合においても、各処理室への基板の投入間隔を一定として且つ払い出し時における搬送待ち時間が生じないように基板を搬送することができ、これにより、基板間の熱履歴を均等化して且つ各基板に余剰の熱負荷を生じさせず、基板性能の再現性や信頼性の向上を図った基板処理装置などを提供することを目的とする。
上記目的を達成するため、本発明に係る基板処理装置では、次のような構成とした。
すなわち、基板搬送装置を備えた基板の搬送室と、少なくとも1つの処理室での処理時間が他の処理室での処理時間と異なり且つそれぞれの処理室が前記搬送室に連通される複数の処理室と、基板の処理スケジュールを規定して前記基板搬送装置の搬送動作を制御する制御部を有する。そして、複数の基板を、予め規定された同一の処理スケジュールに基づいて、順次、前記処理室により処理する。
また、前記制御部は、前記処理スケジュール中に規定された処理室の内で最も処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間との和に相当する時間を基準の基板投入間隔として、最初に投入される処理室への各基板の投入間隔を設定する。
このような構成により、例えば、各処理室での処理時間が異なるような場合においても、各処理室への基板の投入間隔を一定として且つ払い出し時における搬送待ち時間が生じないように基板を搬送することができ、これにより、基板間の熱履歴を均等化して且つ各基板に余剰の熱負荷を生じさせず、基板性能の再現性や信頼性の向上を図ることができる。
ここで、基板としては、例えば、半導体装置(半導体デバイス)やLCD装置を製造するためのシリコンウェーハやガラス基板が用いられる。
また、複数の処理室の数としては、種々な数が用いられてもよい。
また、各処理室での処理時間としては、種々な態様が用いられてもよい。
また、基板の処理スケジュールとしては、例えば、1枚の基板を最初の処理室へ投入してから最後の処理室から払い出すまでについて、基板搬送装置による搬送処理や各処理室での処理から構成される一連の処理のスケジュールが用いられる。
このような基板毎の処理スケジュールが複数の基板について同一である場合には、順次投入される各基板の投入時間の間隔(投入間隔)が設定されると、各基板の搬送スケジュールや、複数の基板についての全体的な処理のスケジュールが決定される。
なお、基板の処理スケジュールとしては、種々な態様が用いられてもよい。
また、処理スケジュール中に規定された処理室の内で最も処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間との和に相当する時間としては、当該最も処理時間の長い処理室での基板の処理時間と、当該処理前に当該処理室へ基板を投入するための搬送時間と、当該処理後に当該処理室から基板を払い出すための搬送時間とを加算した結果に相当する時間が用いられる。
また、基準の基板投入間隔を用いて各基板の投入間隔を設定する手法としては、例えば、基準の基板投入間隔が適切であるか否かを判定して、適切でなければ基板投入間隔を更新してそれが適切であるか否かを判定することを繰り返し行って、最終的に適切な基板投入間隔を見つけて設定するような手法を用いることができる。
本発明に係る基板処理装置では、前記制御部は、予め規定された基板に対する処理スケジュール自体の内容を不変として、前記最初に投入される処理室への各基板の投入間隔を設定する。
従って、基板の処理スケジュール自体の内容が変更されないため、全ての基板について同一の処理スケジュールの内容で処理を行って、処理スケジュールの管理や把握を容易化することができる。
本発明に係る基板処理装置では、一構成例として、次のような構成とした。
すなわち、前記制御部は、前記最初に投入される処理室への各基板の投入間隔を設定するに際して、まず、前記基準の基板投入間隔を基板投入間隔の初期値として用いる。そして、各基板の処理スケジュールを時系列的に展開する処理(処理1)を実行し、当該展開した複数の処理スケジュール同士で前記基板搬送装置の干渉状況を判定する処理(処理2)を実行し、また、前記基板搬送装置の干渉が生じた場合には現在設定されている基板投入間隔に所定の間隔を加算した間隔を新たな基板投入間隔とする処理(処理3)を実行する。また、これらの処理1、2、3を、前記基板搬送装置の干渉が無となるまで繰り返して実行する。
従って、基準となる基板投入間隔を初期値として、干渉が生じなくなるまで、基板投入間隔を更新して干渉状況を判定することを繰り返すことにより、適切な基板投入間隔を見つけて設定することができる。
ここで、各基板の処理スケジュールを時系列的に展開する処理では、例えば、各基板の基板投入間隔に対応する時間分だけずらして各基板の処理スケジュールを並べるように展開する処理が用いられる。なお、この処理は、必ずしもグラフや図を用いてイメージ的に行われなくともよく、数値のみを用いて行われてもよい。
また、基板搬送装置の干渉状況としては、例えば、一の基板の搬送処理と他の基板の搬送処理とが時間的に全部或いは一部において重複するような場合には干渉が生じる(干渉が有る)とみなす一方、他の場合には干渉が生じない(干渉が無い)とみなす態様が用いられる。
また、基板投入間隔を更新するための前記所定の間隔としては、例えば、装置の使用状況や要求される精度などに応じて、種々な値が用いられてもよい。
本発明では、以上のような各種の処理を行う方法として実現することも可能である。
一例として、本発明に係る半導体デバイスの製造方法では、基板搬送装置を備えた基板の搬送室と、少なくとも1つの処理室での処理時間が他の処理室での処理時間と異なり且つそれぞれの処理室が前記搬送室に連通される複数の処理室と、基板の処理スケジュールを規定して前記基板搬送装置の搬送動作を制御する制御部を有して、複数の基板を予め規定された同一の処理スケジュールに基づいて順次前記処理室により処理する基板処理装置において、次のような構成により、半導体デバイスを製造する。
すなわち、前記制御部は、前記処理スケジュール中に規定された処理室の内で最も処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間との和に相当する時間を基準の基板投入間隔として、最初に投入される処理室への各基板の投入間隔を設定する。
第2図は、基準となる基板投入間隔の算出の一例を説明するための図である。
第3図は、基板処理フローを展開したものの一例を示す図である。
第4図は、各イベントのスタート時間及びエンド時間の一例を示す図である。
第5図は、搬送イベントの干渉チェック結果の一例を示す図である。
第6図は、基板処理フローを展開したものの一例を示す図である。
第7図は、搬送イベントの干渉チェック結果の一例を示す図である。
第8図は、基板処理フローを展開したものの一例を示す図である。
第9図は、搬送イベントの干渉チェック結果の一例を示す図である。
第10図は、基板処理装置により行われる基板投入間隔の決定処理の手順の一例を示す図である。
第11図は、本発明の一実施例に係る処理炉の上方部分の断面の概略を示す図である。
第12図は、本発明の一実施例に係る処理炉の下方部分の断面の概略を示す図である。
第13図は、本発明の一実施例に係る処理炉の制御系を示す図である。
第14図は、基板処理フローを展開したものの一例を示す図である。
第15図は、基板処理フローを展開したものの一例を示す図である。
第16図は、(a)は基板搬送の流れの一例を示す図であり、(b)は基板の処理履歴の一例をイベントタイムチャートとして示す図である。
第17図は、(a)、(b)は複数の基板を処理する場合におけるイベントタイムチャートの例を示す図である。
なお、本実施例では、半導体基板を処理する基板処理装置及び半導体装置の製造方法を例として説明するが、例えば、LCD用基板を処理する基板処理装置などに同様な構成や動作を適用することも可能である。
第1図には、本発明の一実施例に係る基板処理装置の構成例を示してある。
本例の基板処理装置は、キャリアステーション(ロードポート:LP)1a、1b、1cと、大気雰囲気用の移載機(LH)2と、基板位置補正ユニット(アライナ:AU)3と、第1のロードロック室(LM1)4と、真空雰囲気用の移載機(TH)11が設けられた搬送室5と、第1の処理室(PM1)6と、第2の処理室(PM2)7と、第3の処理室(PM3)8と、第4の処理室(PM4)9と、第2のロードロック室(LM2)10と、制御部12から構成されている。
ここで、構成要素としては、基板搬送を行う移載機11を搭載した搬送室5を中央に配し、当該搬送室5の周辺に隣接して基板に所定の加工を施す処理室6〜9が2つ以上(本例では、4つ)存在し、搬送室5と外部との基板のやり取りを行う際にN2等の不活性ガスによって雰囲気置換を行い処理室6〜9への大気成分の混入を防止するためのロードロック室4、10から成る。また、更に、基板が収納されたキャリアを処理中に一時的に設置しておくためのキャリアステーション1a、1b、1cと、キャリアステーション1a、1b、1c上のキャリアから随時単一の基板をロードロック室4、10へ搬送するための移載機2と、キャリア内の基板をロードロック室4、10に精度良く配置するための基板位置補正ユニット3を配している。また、制御部12が設けられている。
また、各処理室6〜9は、例えば、成膜室や、バッファ室などとして構成される。
また、制御部12は、本例では、ROM(Read Only Memory)、RAM(Random Access Memory)、CPU(Central Processing Unit)等のハードウエア資源で所定のプログラムを実行する構成となっている。
次に、本例の半導体処理装置により行われる動作例を説明する。
本例では、複数の処理室6〜9での各処理時間が異なる連続搬送制御において、各処理室6〜9での処理時間及び各搬送イベントの時間をパラメータとしてこれらの関係により最適な基板投入間隔を導き出すことにより、処理室6〜9での基板滞留がなく、各処理室6〜9への基板投入間隔が一定である搬送制御を実現する。
なお、本例では、処理室数をnとして、各処理室P1〜Pnでの処理イベントや処理時間をP1〜Pnで表す。本例では、処理室P1、処理室P2、・・・、処理室Pnの順に処理が行われる。各処理室P1〜Pnでの処理時間は、基板1枚当たりの総処理時間や、搬送イベントのスタート時間或いはエンド時間の算出に用いられる。
また、本例では、処理時間P1〜Pnの中の最大時間をPmaxで表す。この最大時間Pmaxは、それに相当するイベントの前後の搬送時間と合わせて、基準の基板投入間隔の算出に用いられる。
また、本例では、基板1枚当たりの搬送回数をmとして、各処理室間の搬送イベントや各搬送イベントの搬送時間をT1〜Tmで表す。各搬送時間T1〜Tmは、基板1枚当たりの総処理時間や、搬送イベントのスタート時間或いはエンド時間の算出に用いられる。
以下では、このような基板投入間隔の算出基準について、(1)基準投入間隔の算出処理、(2)搬送イベントの干渉チェック(干渉検査)処理、(3)基板投入間隔のインクリメント処理、の順に説明する。
(1)基準投入間隔の算出処理本処理では、搬送イベントの干渉チェックを行うための基準となる基板投入間隔Dを算出する。本例では、最も長い処理室6〜9での処理工程の時間をPmaxとし、その前後の基板搬送時間をそれぞれTa、Tbとした場合に、基準となる基板投入間隔Dを(Ta+Pmax+Tb)として決定する。つまり、D=(Ta+Pmax+Tb)とする。
具体例として、第2図(a)には、各処理室6〜9での処理のイベント及び各搬送のイベントについて、定義を示してある。また、第2図(b)には、基板処理の流れと各イベント名称との関係を示してある。
図示されるように、本例では、第1の処理室6で行われる処理工程をイベントP1とし、第2の処理室7で行われる処理工程をイベントP2とし、第3の処理室8で行われる処理工程をイベントP3とし、第4の処理室9で行われる処理工程をイベントP4とする。また、本例では、ロードロック室4から第1の処理室6への搬送工程をイベントT1とし、第1の処理室6から第2の処理室7への搬送工程をイベントT2とし、第2の処理室7から第3の処理室8への搬送工程をイベントT3とし、第3の処理室8から第4の処理室9への搬送工程をイベントT4とし、第4の処理室9からロードロック室4への搬送工程をイベントT5とする。
また、本例では、イベントP1に要する時間が90[sec]であり、イベントP2に要する時間が140[sec]であり、イベントP3に要する時間が100[sec]であり、イベントP4に要する時間が115[sec]であり、イベントT1〜T5に要する時間がそれぞれ20[sec]であるとして、以降で最終的な基板投入間隔を算出する。
なお、本例では、搬送に係る各イベントT1〜T5に要する搬送時間が同一である場合を示すが、他の構成例として、各処理室6〜9間などで搬送時間が異なる場合には、それぞれの搬送イベントに関して搬送時間の定義が行われる。
本例の場合には、処理イベントP1〜P4の中で第2の処理室7での処理イベントP2に要する時間が最も長いことから、前記したPmaxはP2となり、また、その前後の搬送時間Ta、TbはT2、T3となる。これにより、基準となる基板投入間隔Dの算出結果は、D=T2+P2+T3=20+140+20=180[sec]となる。
(2)搬送イベントの干渉チェック処理
本処理では、上記で算出した基準となる基板投入間隔D毎に基板処理フローを展開して、搬送イベントの干渉状況をチェックする。
基板処理フローを展開する基板の枚数(基板展開数)は、[{(基板1枚当たりのトータルの処理時間)/(基板投入間隔)}の商+1]として算出する。
本例では、基板1枚当たりのトータルの処理時間は全てのイベントP1〜P4、T1〜T5の処理時間を総和したものであり545[sec]となり、基準となる基板投入間隔は180[sec]である。これにより、基板展開数は、4(={(545/180)の商+1}=3+1)枚と算出される。
第3図には、基板処理フローを展開したものを示してある。
第3図の例では、1枚目から4枚目までの各枚数目の基板に関して、同一の基板処理フローが180[sec]ずつ次第にずらされた時間で配置されている。
次に、第3図に示されるような基板処理フローを参照して、各枚数目の基板に関して、各イベントP1〜P4、T1〜T5のスタート時間(開始時間)とエンド時間(終了時間)を算出する。なお、本例では、1枚目の基板の処理開始時を基準(=0[sec])として算出を行う。
第4図には、このようにして算出された各枚数目の基板に関する各イベントP1〜P4、T1〜T5のスタート時間とエンド時間を示してある。
そして、これに基づいて、全ての搬送イベントT1〜T5の中から、1枚目の基板の最終イベント(搬送イベントT5)の終了までに実行される全ての搬送イベントを抽出する。本例では、545[sec]までに実行される搬送イベントが抽出され、具体的には、1枚目の基板について全ての搬送イベントT1〜T5、2枚目の基板について搬送イベントT1〜T3、3枚目の基板について搬送イベントT1、T2、4枚目の基板について搬送イベントT1が抽出される。
次に、前記抽出された搬送イベントを抜粋してイベント進行が早いもの順に並べる。そして、一番最初のイベントから、直後に実行されるイベントとの時間的な干渉をチェックする。具体的には、先行イベントのエンド時間と後発イベントのスタート時間とを比較して、後発イベントのスタート時間の方が大きい場合(つまり、先行イベントの終了より遅く開始される場合)には搬送イベントの干渉は発生しないとする一方、後発イベントのスタート時間の方が小さい場合(つまり、先行イベントの終了より早く開始される場合)には搬送イベントの干渉が発生するとする。
第5図には、搬送イベントの干渉チェック結果の例を示してある。
第5図の例では、前記抽出された搬送イベントが例えばスタート時間の早い方から順に上から下へ並べられており、上側の搬送イベントのエンド時間と下側の搬送イベントのスタート時間とが比較されて、イベント干渉が生じないこと(第5図では、丸印)、或いは、イベント干渉が生じること(第5図では、バツ印)が判定されている。
このように、イベントの進行順に一つ一つの搬送イベントの干渉状況をチェックしていき、前記抽出された全ての搬送イベントについて干渉が発生しないことを判定した場合に、この場合における基板投入間隔が適切であると判断して採用することとし、基板投入間隔の算出処理のルーチンワークを終了する。
一方、一つでもイベント干渉が発生する場合には、この場合における基板投入間隔は適切ではないと判断して、(3)基板投入間隔のインクリメント処理へ移行する。
本例の場合には、第5図に示されるように、1枚目の基板の搬送イベントT5と4枚目の基板の搬送イベントT1とが干渉してしまう。
(3)基板投入間隔のインクリメント処理
本処理では、上記した基準となる基板投入間隔においてイベント干渉が発生した場合に、基板投入間隔に任意の時間を加える。そして、このような基板投入間隔の再設定毎に、上記した(2)搬送イベントの干渉チェック処理を繰り返して実行する。
なお、本例では、基板投入間隔に加える時間を1[sec]単位の秒オーダーとして説明するが、特に限定は無い。実際には、搬送などの制御系の分解能や基板特性のイベント時間依存での影響度などによって決定されるのが好ましく、この結果として例えば[msec]のオーダーなどの時間が設定されてもよい。
本例の場合には、まず、基準となる基板投入間隔180[sec]に1[sec]を加算した結果である181[sec]を新たな基板投入間隔として、干渉チェックを行う。なお、基板処理フローを展開する際の基板展開数は4(={(545/181)の商+1}=3+1)枚となる。
第6図には、基板投入間隔を181[sec]とした場合における基板処理フローの展開例を示してある。
また、第7図には、この場合における搬送イベントの干渉チェック結果を示してある。
この場合においても、1枚目の基板の搬送イベントT5と4枚目の基板の搬送イベントT1とが干渉するため、更に基板投入間隔をインクリメントして干渉チェックを実行する。
すなわち、現在設定されている基板投入間隔181[sec]に1[sec]を加算した結果である182[sec]を新たな基板投入間隔として、干渉チェックを行う。なお、基板処理フローを展開する際の基板展開数は3(={(545/182)の商+1}=2+1)枚となる。
第8図には、基板投入間隔を182[sec]とした場合における基板処理フローの展開例を示してある。
また、第9図には、この場合における搬送イベントの干渉チェック結果を示してある。
この場合には、いずれの搬送イベントについても干渉が発生しないため、基板の投入間隔を現在設定されている182[sec]に決定して採用する。
次に、第10図を参照して、本例の基板処理装置により行われる基板投入間隔の決定処理の流れの一例を示す。本例では、この処理は、制御部12により行われる。
基板処理装置では、まず、基準となる基板の投入間隔を決定し(ステップS1)、決定した基板投入間隔での基板処理フローを展開して、当該展開結果に基づいて各搬送イベントのスタート時間及びエンド時間を算出する(ステップS2)。
基板処理装置では、次に、1枚目の基板の最終の搬送イベントのエンド時間までに実行される全ての搬送イベントを抽出し(ステップS3)、抽出した搬送イベントを実行順に並べ替える(ステップS4)。
基板処理装置では、次に、並べ替えた全ての搬送イベントについて干渉の有無をチェックし(ステップS5)、干渉が全く無い場合には(ステップS6)、現在設定されている基板投入間隔を採用することを決定する一方、干渉が有る場合には(ステップS6)、基板投入間隔をインクリメントして増加させて(ステップS7)、再び基板処理フローの展開処理以降の処理を実行する(ステップS2〜ステップS7)。
以上のように、本例の基板処理装置では、基板搬送装置(本例では、移載機)11を備えた基板の搬送室5と、少なくとも1つの処理室での処理時間が他の処理室での処理時間と異なる複数の処理室であってそれぞれが基板の搬送室5に連通される複数の処理室6〜9と、基板の処理スケジュールを規定して基板搬送装置11の搬送動作を制御する制御部12を有し、複数の基板が予め規定された同一の処理スケジュールに基づいて順次処理室6〜9により処理される構成において、次のような処理を行う。
すなわち、制御部12は、前記処理スケジュールに基づいて最初に投入される処理室6への各基板の投入間隔を定めるにあたり、前記処理スケジュール中に規定された処理室6〜9の内で最も処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間との和により算出した時間を基板投入間隔の最小間隔Dとし、当該基板投入間隔Dを基準にして複数の基板を順次対象の処理室へ搬送するスケジュールを設定する。
また、制御部12は、搬送スケジュールを設定する場合には、予め規定された基板に対する処理スケジュール自体の内容を変更することなく、搬送スケジュールを設定する。
また、制御部12は、基板の投入間隔を設定する際には、前記間隔Dを基準にして各基板の処理スケジュールを時系列的に展開し(処理1)、当該展開した複数の処理スケジュール同士で基板搬送装置11の干渉状況を判定し(処理2)、干渉が生じた場合には前記間隔Dに所定の間隔dを加算した間隔(D+d)を新たな基板投入間隔とし(処理3)、基板搬送装置11の干渉が生じなくなるまで、少なくとも処理1、2、3を繰り返して実行する。
また、本例により、半導体デバイスの製造方法などを実現することができる。
具体例として、本例の基板処理装置では、1つの移載機11を搭載した搬送室5と、熱処理や極薄膜形成を目的とした2つ以上の処理室6〜9と、大気雰囲気と搬送室5との雰囲気置換を目的としたロードロック室4、10を備えた構成において、基板投入間隔を処理室6〜9での処理イベント及び搬送イベントの時間から同一イベントの干渉が発生しないように最適化することにより、各処理室6〜9への基板投入間隔を一定にして且つ処理室6〜9での余分な基板搬送待ち時間が生じない搬送制御を行うことができる。
従って、本例の基板処理装置では、基板間の投入間隔を最適化することで、基板滞留のない、且つ、基板間の投入間隔が一定な搬送制御を実現することが可能である。なお、本例では、複数の処理室6〜9でそれぞれ1回の処理を行うことを前提として各処理室6〜9における搬送イベントの干渉チェックを基準投入間隔の算出に関して行ったが、他の構成例として、1つの処理室6〜9で複数回の処理を行うような場合には、処理室6〜9での処理イベントの干渉チェックについても搬送イベントと同様に行って、全ての干渉チェックの結果が干渉無しとなるタイミングで基板投入間隔を決定することができる。
本例の基板処理装置では、複数の処理室6〜9での各処理時間が異なる連続搬送制御において、処理室6〜9での基板滞留がなく、各処理室6〜9への基板投入間隔を一定とする搬送制御が実現可能であり、基板間の熱履歴を均等にして且つ各基板に余剰の熱負荷を生じさせず、再現性や信頼性の向上を図ることができる。
また、基板に対して予め規定された処理スケジュールやレシピ内容をずらしてしまうと(つまり、滞留や遅延を入れると)、各処理室6〜9での初期条件とずれが生じたり、また、1枚目に投入された基板と2枚目に投入された基板との再現性が取れなくなってしまうようなことが生じ得るが、本例では、各基板に対して予め決められた処理スケジュールやレシピ内容をずらさず(つまり、変更することなく)、基板投入間隔を一定とし、チャンバ内滞留(処理室6〜9内での滞留)を防止することができる。
また、本発明の主旨を逸脱しない範囲で、種々の改善が為されてもよい。
次に、本例の基板処理装置に備えられる各処理室(PM)6〜9で使用することが可能な処理炉の一例を示す。
第11図、第12図、第13図には、このような処理炉103の断面の概略及びその制御系の一例を示してある。
なお、図面を見易くするために、処理炉103の上方の部分を第11図に示してあり、当該処理炉103の下方の部分を第12図に示してあり、これらの図をつなぎ合わせたものが処理炉103の全体図となる。
また、第13図には処理炉103の制御系を示してあり、異なる図面に示された同一の符号a1〜a7の線はつながっている。つまり、第13図に示されるa1の線は第11図に示されるa1の線とつながっており、第13図に示されるa2〜a7の線はそれぞれ第12図に示されるa2〜a7の線とつながっている。
図示されるように、本例の処理炉103は、枚葉式CVD炉(枚葉式コールドウオール形CVD炉)として構成されており、被処理基板としてのウェーハ(半導体ウェーハ)101を処理する処理室102を形成したチャンバ106を備えている。チャンバ106は上側キャップ104と円筒カップ108と下側キャップ109とが組み合わされて、上下の端面がいずれも閉塞した円筒形状に形成されている。
チャンバ106の円筒カップ108の円筒壁の中間部にはゲートバルブ121によって開閉されるウェーハ搬入搬出口125が水平方向に横長に開設されており、ウェーハ搬入搬出口125は被処理基板であるウェーハ101を処理室102に第11図に図示しないウェーハ移載装置によって搬入搬出し得るように形成されている。すなわち、ウェーハ101はウェーハ移載装置によって下から機械的に支持された状態で、ウェーハ搬入搬出口125を搬送されて処理室102に対して搬入搬出されるようになっている。
円筒カップ108のウェーハ搬入搬出口125と対向する壁面の上部には、真空ポンプ等からなる排気装置(図示せず)に接続された排気口115が処理室102に連通するように開設されており、処理室102内は排気装置によって排気されるようになっている。
また、円筒カップ108の上部には排気口115に連通する排気バッファ空間124が円環状に形成され、カバープレート123とともにウェーハ101の前面に対し、均一に排気が行われるように作用している。
なお、カバープレート123は、ウェーハ101のエッジ部を覆うように一部のサセプタ(基板保持手段)105上に延在しており、ウェーハ101のエッジ部に成膜されるCVD膜を制御するために用いられる。
チャンバ106の上側キャップ107には処理ガスを供給するシャワーヘッド116が一体的に組み込まれている。すなわち、上側キャップ107の天井壁にはガス供給管114が挿入されており、各ガス供給管114には例えば原料ガスやパージガス等の処理ガスA、Bを導入するため開閉バルブ120及び流量制御装置(マスフローコントローラ:MFC)119から成るガス供給装置が接続されている。上側キャップ107の下面には円板形状に形成されたシャワープレート(以下、プレートと言う)118がガス供給管114から間隔を置いて水平に固定されており、プレート118には複数個のガス吹出口(以下、吹出口と言)122が全面にわたって均一に配置されて上下の空間を流通させるように開設されている。
上側キャップ107の内側面とプレート118の上面とが画成する内側空間によってバッファ室117が形成されており、バッファ室117はガス供給管114に導入された処理ガス113を全体的に均等に拡散させて各吹出口122から均等にシャワー状に吹き出させるようになっている。
チャンバ106の下側キャップ109の中心には挿通孔142が円形に開設されており、挿通孔142の中心線上には円筒形状に形成された支持軸140が処理室102に下方から挿通されている。支持軸140はエアシリンダ装置等が使用された昇降機構(昇降手段)137によって昇降されるようになっている。
支持軸140の上端には加熱ユニット126が同心に配されて水平に固定されており、加熱ユニット126は支持軸140によって昇降されるようになっている。すなわち、加熱ユニット126は円板形状に形成された支持板135を備えており、支持板135は支持軸140の上端開口に同心円に固定されている。支持板133の上面には支柱を兼ねる複数本の電極128が垂直に立脚されており、これら電極128の上端間には円板形状に形成され複数領域に分割制御されるヒータ(加熱手段)104が架橋されて固定されている。これら電極128に対する電気配線132は支持軸140の中空部内を挿通されている。
また、ヒータ104の下方には反射板127が支持板135に固定されて設けられており、ヒータ104から発せられた熱をサセプタ105側に反射させて、効率の良い加熱に作用している。
また、温度検出手段である放射温度計134が、支持軸140の下端から導入されており、放射温度計134の先端がサセプタ105の裏面に対し所定の隙間を設けて設置されている。放射温度計134は、石英から成るロッドと光ファイバとの組み合わせから構成され、サセプタ105の裏面(例えば、ヒータ104の分割領域に対応する裏面)から発せられる放射光を検出し、サセプタ105の裏面温度を算出するのに用いられ、この算出結果に基づきヒータ104の加熱具合を制御している。なお、例えば、予め取得したウェーハ101とサセプタ105との温度の関係によりウェーハ101の温度を算出することも可能である。
下側キャップ109の挿通孔142の支持軸140の外側には、支持軸140よりも大径の円筒形状に形成された回転軸141が同心円に配置されて処理室102に下方から挿通されており、回転軸141はエアシリンダ装置等が使用された昇降機構137によって支持軸140と共に昇降されるようになっている。回転軸141の上端には回転ドラム110が同心に配されて水平に固定されており、回転ドラム110は回転軸141によって回転されるようになっている。すなわち、回転ドラム110はドーナツ形の平板に形成された回転板112と、円筒形状に形成された回転筒111を備えており、回転板112の内周縁辺部が円筒形状の回転軸141の上端開口に固定されて、回転板112の上面の外周縁辺部に回転筒111が同心円に固定されている。回転ドラム110の回転筒111の上端には炭化シリコンや窒化アルミニウム等が使用されて円板形状に形成されたサセプタ105が回転筒111の上端開口を閉塞するように被せられている。
図示されるように、回転ドラム110にはウェーハ昇降装置139が設置されている。ウェーハ昇降装置139は円形リング形状に形成された2つの昇降リングのそれぞれに突上ピン(基板突上手段)135、138を突設したものから構成されており、下側の昇降リング(以下、回転側リングと言う)は回転ドラム110の回転板112の上に支持軸140と同心円に配置されている。回転側リングの下面には複数本(本実施の形態においては3本とする)の突上ピン(以下、回転側ピンと言う)138が周方向に等間隔に配置されて垂直方向下向きに突設されており、各回転側ピン138は回転板112に回転筒111と同心円の線上に配置されて垂直方向に開設された各ガイド孔129にそれぞれ摺動自在に嵌入されている。各回転側ピン138の長さは回転側リングを水平に突き上げ得るように互いに等しく設定されているとともに、ウェーハのサセプタ上からの突き上げ量に対応するように設定されている。各回転側ピン138の下端は処理室102の底面すなわち下側キャップ109の上面に離着座自在に対向されている。
加熱ユニット126の支持板133には円形リング形状に形成されたもう一つの昇降リング(以下、ヒータ側リングと言う)が支持軸140と同心円に配置されている。ヒータ側リングの下面には複数本(本実施の形態においては3本とする)の突上ピン(以下、ヒータ側ピンと言う)135が周方向に等間隔に配置されて垂直方向下向きに突設されており、各ヒータ側ピン135は支持板133に支持軸140と同心円の線上に配置されて垂直方向に開設された各ガイド孔129にそれぞれ摺動自在に嵌入されている。これらのヒータ側ピン135の長さはヒータ側リングを水平に突き上げ得るように互いに等しく設定されているとともに、その下端が回転側リングの上面に適度のエアギャップを置いて対向されている。つまり、これらのヒータ側ピン135は回転ドラム110の回転時に回転側リングに干渉しないようになっている。
また、ヒータ側リングの上面には複数本(本実施の形態においては3本とする)の突上ピン(以下、突上部と言う)135が、周方向に等間隔に配置されて垂直方向上向きに突設されており、突上部135の上端はヒータ104及びサセプタ105の挿通孔131に対向するようになっている。これらの突上部135の長さは、ヒータ104及びサセプタ105の挿通孔131を下から挿通してサセプタ105に載置されたウェーハ101をサセプタ105から水平に浮かせるように互いに等しく設定されている。また、これらの突上部135の長さは、ヒータ側リングが支持板133に着座した状態において、その上端がヒータ104の上面から突出しないように設定されている。つまり、これらの突上部135は、回転ドラム110の回転時にサセプタ105に干渉しないように、且つ、ヒータ104の加熱を妨げないようになっている。
図示されるように、チャンバ106は複数本の支柱144によって水平に支持されている。これらの支柱144には各昇降ブロック145がそれぞれ昇降自在に嵌合されており、これら昇降ブロック145間にはエアシリンダ装置等が使用された昇降駆動装置(図示せず)によって昇降される昇降台146が架設されている。昇降台146の上にはサセプタ回転装置が設置されており、サセプタ回転装置とチャンバ106との間にはベローズ143が、回転軸141の外側を気密封止するように介設されている。
昇降台146に設置されたサセプタ回転機構(回転手段)136にはブラシレスDCモータが使用されており、出力軸(モータ軸)が中空軸に形成されて回転軸141として構成されている。サセプタ回転機構136はハウジング147を備えており、ハウジング147が昇降台146の上に垂直方向上向きに据え付けられている。ハウジング147の内周面には電磁石(コイル)によって構成された固定子(ステータ)148が固定されている。すなわち、固定子148はコイル線材(エナメル被覆銅線)150が鉄心(コア)149に巻装されて構成されている。コイル線材150には図示しないリード線がハウジング147の側壁に開設された図示しない挿通孔を挿通して電気的に接続されており、固定子148はブラシレスDCモータのドライバ(図示せず)から電力をコイル線材150にリード線を通じて供給されることにより、回転磁界を形成するように構成されている。
固定子148の内側には回転子(ロータ)153がエアギャップ(隙間)を設定されて同心円に配置されており、回転子153はハウジング147に上下のボールベアリング157を介して回転自在に支承されている。すなわち、回転子153は円筒形状の本体154と鉄心(コア)155と複数個の永久磁石156とを備えており、本体154には回転軸141がブラケット152によって一体回転するように固定されている。鉄心155は本体154に嵌合されて固定されており、鉄心155の外周には複数個の永久磁石156が周方向に等間隔に固定されている。鉄心155と複数個の永久磁石156とによって環状に配列された複数の磁極が形成されており、固定子148の形成する回転磁界が複数個の磁極すなわち永久磁石156の磁界を切ることにより、回転子148が回転するようになっている。
上下のボールベアリング157は回転子153の本体154の上下端部にそれぞれ設置されており、上下のボールベアリング157には本体154の熱膨張を吸収するための隙間が適宜設定されている。このボールベアリング157の隙間は本体154の熱膨張を吸収する一方で、最小のがたつきに抑制するために、5〜50μmに設定されている。なお、ボールベアリング157の隙間とは、ボールをアウタレースまたはインナレースのいずれか片側に寄せた場合に反対側に発生する隙間を意味している。
固定子148と回転子153との対向面には二重筒壁を構成する外側と内側の囲い部材であるカバー151が互いに対向されて、ハウジング147の内周面と本体154の外周面とにそれぞれ固定されており、それぞれのカバー151の間には所定のエアギャップ(隙間)が設定されている。カバー151は非磁性体であるステンレス鋼が使用されて、筒壁の厚さが極薄い円筒形状にそれぞれ形成されており、円筒の上下開口端においてハウジング147及び本体154に電子ビーム溶接によって全周にわたって確実かつ均一に固着されている。カバー151は非磁性体であるステンレス鋼で極薄く形成されているため、磁束の拡散を防止してモータ効率の低下を防止するばかりでなく、固定子148のコイル線材150及び回転子153の永久磁石156の腐食を防止することができ、且つまた、コイル線材150等による処理室102の内部の汚染を確実に防止することができる。カバー151は固定子148を気密シール状態に囲うことにより、固定子148を真空雰囲気となる処理室102の内部から完全に隔絶している。
また、サセプタ回転装置には磁気式ロータリーエンコーダ158が設置されている。すなわち、磁気式ロータリーエンコーダ158は磁性体からなる被検出体としての被検出リング160を備えており、被検出リング160は鉄等の磁性体が使用されて円形リング形状に形成されている。被検出リング160の外周には被検出部としての歯が多数個環状に配列されている。
ハウジング147の被検出リング160の対向位置には被検出リング160の被検出部である各歯を検出する磁気センサ159が設置されている。磁気センサ159の先端面と被検出リング160の外周面との隙間(センサギャップ)は、0.06〜0.17mmに設定されている。磁気センサ159は被検出リング160の回転に伴うこれらの対向位置における磁束変化を磁気抵抗素子によってそれぞれ検出するように構成されている。磁気センサ159の検出結果はブラシレスDCモータすなわちサセプタ回転機構136の駆動制御部に送信されて、サセプタ105の位置認識に使用されるとともに、サセプタ105の回転量の制御に使用される。
なお、本処理炉103は、ガス制御部162、駆動制御部163、加熱制御部164、温度検出部165、等から構成される主制御部161を有する。ガス制御部162はMFC119、開閉バルブ120に接続され、ガス流量、供給を制御する。駆動制御部163はサセプタ回転機構136、昇降ブロック145に接続され、これらの駆動を制御する。加熱制御部164は配線132を介しヒータ104に接続され、ヒータ104の加熱具合を制御する。温度検出部165は放射温度計134に接続され、サセプタ105の温度を検出し、加熱制御部164と連携してヒータ104の加熱制御に用いられる。
次に、以上の構成に係る処理炉103の作用を説明することにより、本発明の一実施形態である半導体装置の製造方法における成膜工程について説明する。
ウェーハ101の搬出搬入に際しては、回転ドラム110及び加熱ユニット126が回転軸141及び支持軸140によって下限位置に下降される。すると、ウェーハ昇降装置139の回転側ピン138の下端が処理室102の底面すなわち下側キャップ109の上面に突合するため、回転側リングが回転ドラム110及び加熱ユニット126に対して相対的に上昇する。上昇した回転側リングはヒータ側ピン135を突き上げることにより、ヒータ側リングを持ち上げる。ヒータ側リングが持ち上げられると、ヒータ側リングに立脚された3本の突上部135がヒータ104及びサセプタ105の挿通孔131を挿通して、サセプタ105の上面に載置されたウェーハ101を下方から支持してサセプタ105から浮き上がらせる。
ウェーハ昇降装置139がウェーハ101をサセプタ105の上面から浮き上がらせた状態になると、ウェーハ101の下方空間すなわちウェーハ101の下面とサセプタ105の上面との間に挿入スペースが形成された状態になるため、第11図に図示されないウェーハ移載機に設けられた基板保持プレートであるツィーザがウェーハ搬入搬出口125からウェーハ101の挿入スペースに挿入される。ウェーハ101の下方に挿入されたツィーザは上昇することによりウェーハ101を移載して受け取る。ウェーハ101を受け取ったツィーザはウェーハ搬入搬出口125を後退してウェーハ101を処理室102から搬出する。そして、ツィーザによってウェーハ101を搬出したウェーハ移載機は、処理室102の外部の空ウェーハカセット等の所定の収納場所にウェーハ101を移載する。
次いで、ウェーハ移載機は実ウェーハカセット等の所定の収納場所から次回に成膜処理するウェーハ101をツィーザによって受け取って、ウェーハ搬入搬出口125から処理室102に搬入する。ツィーザはウェーハ101をサセプタ105の上方においてウェーハ101の中心がサセプタ105の中心と一致する位置に搬送する。ウェーハ101を所定の位置に搬送すると、ツィーザは若干下降することによりウェーハ101をサセプタ105に移載する。ウェーハ101をウェーハ昇降装置139に受け渡したツィーザは、ウェーハ搬入搬出口125から処理室102の外へ退出する。ツィーザが処理室102から退出すると、ウェーハ搬入搬出口125はゲートバルブ(仕切弁)121によって閉じられる。
ゲートバルブ121が閉じられると、処理室102に対して回転ドラム110及び加熱ユニット126が回転軸141及び支持軸140を介して昇降台146によって上昇される。回転ドラム110及び加熱ユニット126の上昇により、突上ピン135、138が回転ドラム110及び加熱ユニット126に対し相対的に下降し、図示されるように、ウェーハ101はサセプタ105の上に完全に移載された状態になる。回転軸141及び支持軸140は突上部135の上端がヒータ104の下面に近接する高さになる位置にて停止される。
一方、処理室102が排気口115に接続された排気装置(図示せず)によって排気される。この際、処理室102の真空雰囲気と外部の大気圧雰囲気とはベローズ143によって隔絶されている。
続いて、回転ドラム110が回転軸141を介してサセプタ回転機構136によって回転される。すなわち、サセプタ回転機構136が運転されると、固定子153の回転磁界が回転子153の複数個の磁極の磁界を切ることにより、回転子153が回転するため、回転子153に固定された回転軸141によって回転ドラム110が回転する。この際、サセプタ回転機構136に設置された磁気式ロータリーエンコーダ158によって回転子153の回転位置が時々刻々と検出されて駆動制御部163に送信され、この信号に基づいて回転速度等が制御される。
回転ドラム110の回転中には、回転側ピン138は処理室102の底面から離座し、ヒータ側ピン135は回転側リングから離座しているため、回転ドラム110の回転がウェーハ昇降装置139に妨げられることはなく、しかも、加熱ユニット126は停止状態を維持することができる。すなわち、ウェーハ昇降装置139においては、回転側リングと回転側ピン138が回転ドラム110と共に回転し、ヒータ側リングとヒータ側ピン135が加熱ユニット126と共に停止した状態になっている。
ウェーハ101の温度が処理温度まで上昇し、排気口115の排気量及び回転ドラム110の回転作動が安定した時点で、第11図に実線矢印で示されているように、処理ガス113が供給管114に導入される。ガス供給管114に導入された処理ガス113は、ガス分散空間として機能するバッファ室117に流入するとともに、径方向外向きに放射状に拡散して、シャワープレート118の各ガス吹出口122からそれぞれが略均等な流れになって、ウェーハ101に向かってシャワー状に吹き出す。吹出口122群からシャワー状に吹き出した処理ガス113はカバープレート123の上方空間を通って、排気バッファ空間124を経由して排気口115に吸い込まれて排気されて行く。
この際、回転ドラム110に支持されたサセプタ105の上のウェーハ101は回転しているため、吹出口122群からシャワー状に吹き出した処理ガス113はウェーハ101の全面にわたって均等に接触する状態になる。処理ガス113がウェーハ101の全面にわたって均等に接触するため、ウェーハ101に処理ガス113によって形成されるCVD膜の膜厚分布や膜質分布はウェーハ101の全面にわたって均一になる。
また、加熱ユニット126は支持軸140に支持されることにより回転しない状態になっているため、回転ドラム110によって回転されながら加熱ユニット126によって加熱されるウェーハ101の温度分布は全面にわたって均一に制御される。このようにウェーハ101の温度分布が全面にわたって均一に制御されることにより、ウェーハ101に熱化学反応によって形成されるCVD膜の膜厚分布や膜質分布はウェーハ101の全面にわたって均一に制御される。
なお、一例まで、本実施例の処理炉103にて処理される処理条件は、リンドープ Poly−Si膜の成膜において、ウェーハ温度610℃、ガス種及びガス供給量は(種類がSiH4、流量が100sccm)、(種類が1%PH3/N2、流量が100sccm)、処理圧力は36000Paである。ここで、1%PH3/N2は、PH3が1%でN2が99%の混合ガスである。
予め選定された所定の処理時間が経過すると、サセプタ回転機構136の運転が停止される。この際、サセプタ105すなわち回転子153の回転位置はサセプタ回転機構136に設置された磁気式ロータリーエンコーダ158によって時々刻々と監視されているため、サセプタ105は予め設定された回転位置において正確に停止される。すなわち、突上部135とヒータ104及びサセプタ105の挿通孔131は正確且つ再現性よく合致される。
サセプタ回転機構136の運転が停止されると、前述のように、回転ドラム110及び加熱ユニット126は回転軸141及び支持軸140を介して昇降台146によって搬入搬出位置に下降される。前述したように、下降の途中において、ウェーハ昇降装置139の作用によりウェーハ101をサセプタ105の上から浮き上げる。この際、突上部135とヒータ104及びサセプタ105の挿通孔131とは正確かつ再現性よく合致されているため、突上部135がサセプタ105及びヒータ104を突き上げる突き上げミスが発生することはない。
以降、前述した作業が繰り返されることにより、次のウェーハ101にCVD膜が成膜処理されて行く。
次に、他の例に係る基板処理装置の実施形態を示す。
なお、本例の基板処理装置の構成は、概略的には、第1図に示される基板処理装置の構成と同様であり、詳しい説明は省略する。また、本例の基板処理装置では、処理室6〜9への基板の投入間隔が一定ではなく、基板の投入間隔の変動を最小限に抑える。
例えば、従来では、処理室6〜9への基板の投入間隔が過度に変動した場合や処理室6〜9内での基板滞留は、時として、基板品質に悪影響を与えることがあった。このため、複数の処理室6〜9を用いて基板に連続的に積層膜を形成する工程では、処理室6〜9毎の処理時間が異なる場合においても、処理室6〜9への基板投入間隔が可能な限り一定で且つ処理室6〜9での基板滞留を発生させない基板搬送制御方式が望まれていた。
本例の基板処理装置は、このような従来の課題を解決するために開発されたものであり、各処理室への基板投入間隔のバラツキを最小限に抑え、基板の払い出し時における搬送待ち時間が生じないように基板を搬送することができ、これにより、基板間の熱履歴を均等化して且つ各基板に余剰の熱負荷を生じさせず、基板性能の再現性や信頼性の向上を図った。
本例の半導体処理装置により行われる動作例を説明する。
本例では、複数の処理室6〜9での各処理時間が異なる連続搬送制御において、各処理室6〜9での処理時間及び各搬送イベントの時間をパラメータとしてこれらの関係により最適な基板投入間隔を導き出すことにより、処理室6〜9での基板滞留がなく、各処理室6〜9への基板投入間隔の変動が最小限度に抑制された搬送制御を実現する。
以下では、このような基板投入間隔の算出基準について、(1)基準投入間隔の算出処理、(2)搬送イベントの干渉チェック(干渉検査)処理、(3)基板投入間隔シフト後のイベント干渉チェック処理、の順に説明する。なお、本例では、第2図〜5に示される例を用いて説明する。
(1)基準投入間隔の算出処理
本処理では、搬送イベントの干渉チェックを行うための基準となる基板投入間隔Dを算出する。
ここで、本処理は、例えば、第2図(a)、(b)を参照して説明される処理と同様であり、詳しい説明は省略する。
本例の場合には、基準となる基板投入間隔は、180[sec]と算出される。
(2)搬送イベントの干渉チェック処理
本処理では、上記で算出した基準となる基板投入間隔D毎に基板処理フローを展開して、搬送イベントの干渉状況をチェックする。
ここで、本処理は、例えば、第3図、第4図、第5図を参照して説明される処理と同様であり、詳しい説明は省略する。
本例の場合には、第5図に示されるように、1枚目の基板の搬送イベントT5と4枚目の基板の搬送イベントT1とが干渉してしまう。
(3)基板投入間隔シフト後のイベント干渉チェック処理
本処理では、干渉発生の対象となった後発イベントに係る基板の投入間隔をシフトして(ずらして)、再びイベント干渉の状況をチェックする。
本例の場合には、1枚目の基板の搬送イベントT5と4枚目の基板の搬送イベントT1とが干渉することから、後発で投入される4枚目の基板について、基板投入間隔をイベント干渉の時間分(本例では、545−540=5[sec])だけシフトする。つまり、4枚目の基板の投入間隔を現在設定されている180[sec]に5[sec]を加算した結果である185[sec]に設定する。
そして、第14図に示されるように、基板処理フローを展開する。
なお、このときに展開する基板処理フローは、基板投入間隔をシフトするまでに処理された枚数分が対象となる。本例の場合には、4枚目の基板の投入で投入間隔のシフトが発生したため、3枚の基板の処理フローを展開する。
次に、投入間隔がシフトされた基板の処理終了までについて、この基板より後の枚数目の基板の処理フローを展開して、イベント干渉が発生するか否かを判定し、イベント干渉が発生する場合には上記と同様に後発で投入される基板の投入間隔をシフトする。
本例の場合には、第14図に示されるように、4枚目の基板の処理終了までについて、それ以降の基板とのイベント干渉の状況をチェックする。なお、このような干渉チェック処理は、上記した(2)搬送イベントの干渉チェック処理の場合と同様にして行うことができる。
本例では、第14図に示される枠W1の中について、搬送イベントの干渉状況をチェックする。
ここで、もしもイベント干渉が発生するときには、その都度、イベント干渉の時間分を後発基板の投入間隔に加えてシフトさせて、このようなシフトを干渉発生がなくなるまで繰り返して実行する。
このような搬送干渉チェックの結果、干渉が全く発生しないことを判定した場合には、そのときの各基板の投入間隔を採用することを決定して、以降の基板の処理フローについても同様に展開することで、イベント干渉が発生しない搬送フローを実現する。
本例の場合には、pを任意の自然数として、(3p+1)枚目の基板については基板投入間隔を185[sec]として、(3p+1)枚目以外の基板については基板投入間隔を180[sec]とすることにより、基板処理フローの間で干渉が全く発生しないことが実現される。
第15図には、このように適切な基板投入間隔が設定されたときにおける基板処理フローの展開例を示してある。
以上のように、本例の基板処理装置では、1つの基板搬送装置(本例では、移載機)11を搭載した搬送室5と、熱処理や極薄膜形成を目的とした2つ以上の処理室6〜9と、大気雰囲気と搬送室5との雰囲気置換を目的としたロードロック室4、10を備えた構成において、基板投入間隔及び遅延時間を処理室6〜9での処理イベント及び搬送イベントの時間から同一イベントの干渉が発生しないように最適化することにより、各処理室6〜9への基板投入間隔を一定周期毎に任意の時間だけ遅延させて、処理室6〜9での余分な基板搬送待ち時間が生じない搬送制御を実現することができる。
従って、本例の基板処理装置では、基板間の投入間隔を最適化することで、基板滞留のない、且つ、基板間の投入間隔の変動を最小限に抑制する搬送制御を実現することが可能である。
このように、本例では、複数の処理室6〜9での各処理時間が異なる連続搬送制御において、処理室6〜9での基板滞留がなく、各処理室6〜9への基板投入間隔を可能な限り一定にする搬送制御が実現可能であり、基板間の熱履歴を可能な限り均等にして且つ各基板に余剰の熱負荷を生じさせず、再現性や信頼性の向上を図ることができる。
また、本実施形態の技術思想の主旨を逸脱しない範囲で、種々の改善が為されてもよい。
ここで、本発明に係る基板処理装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係る基板処理装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
ここで、本発明に対する比較例となる基板搬送制御の例を示す。
第17図(a)、(b)には、複数の基板を処理する場合におけるイベントタイムチャートの例を示してある。なお、本例のタイムチャートでは、本発明に特に関する部分として、真空搬送系の部分(第16図に示される処理(3)〜(11)に相当する部分)のみを示してある。また、P1、P2、P3、P4のそれぞれは、異なる4つの処理室6、7、8、9のそれぞれでの処理或いは処理時間を示す。また、搬送時間(図中の斜線部)としては、搬送に要する最大時間を示している。
第17図(a)には、フリーフロー方式の一例を示してある。
本方式では、処理室6〜9での処理の終了や基板搬送の終了といったイベント完了の判定順でシーケンスを実行して各イベントが進行する。また、同時に判定が行われた場合における優先度のみを定義し、特に搬送順の指定は行わない。優先度としては、例えば、「投入と払い出しとでは払い出しを優先させる」などといった情報が設定される。
しかしながら、本方式では、各処理室6〜9での処理時間が異なる場合には、処理室6〜9への投入間隔が変動し、且つ、処理時間の短いものは処理室6〜9での所定の処理を終えた後も他の律速過程によって次の搬送イベントへ移行することができず、結果として、処理室6〜9内で意図しない不規則な滞留が発生してしまう。つまり、投入間隔の変動や、基板の払い出し時における搬送待ちが生じて、処理室滞留が発生してしまう。また、投入間隔や処理室滞留の時間は基板毎に不規則であり、熱処理にシビアな工程では基板性能の再現性が劣化する。
第17図(b)には、固定タクト方式の一例を示してある。
本方式では、全ての搬送において、開始タイミングを決められた時間として搬送シーケンスを実行する。また、処理室6〜9の最大処理時間と搬送時間から最も律速する過程を投入間隔とし、例えば、全ての基板搬送動作を最も長い処理時間に合わせて最適化することで、投入間隔の変動や処理室6〜9での滞留時間のバラツキを抑制する。具体的には、基板の投入間隔は(基板投入時間+最大処理時間+基板払い出し時間)に相当し、投入間隔に対応する所定のタイミング(図中の矢印で示されるタイミング)でタクト制御により時間監視を行う。これにより、投入間隔の変動や処理室滞留時間のバラツキが解消されるため、基板間での優位さは無くなる。
しかしながら、本方式では、全ての基板投入間隔を統一する性質上、各処理室6〜9での処理時間が異なることを前提とした場合、処理室内6〜9での基板滞留が必須となるため、基板に余分な熱履歴が生じ、且つ単膜性能との相関が取りづらくなってしまう。
ここで、上述した投入間隔の変動や処理室内での滞留は時として基板品質に悪影響を与えることがあると考えられ、運用の一例としては、基板品質への影響度を考慮して、第17図(a)、(b)に示される基板搬送制御方式の使い分けを行うことが考えられる。
処理室6〜9への基板投入間隔がばらついた時の悪影響としては、例えば、熱CVD(Chemical Vapor Deposition)装置等では、1〜2%程度の膜厚バラツキとして現れる。熱CVD装置では、温度センサに反応ガスが付着することから基板の温度を直接監視及び制御することが困難であるため、基板を加熱する加熱体の温度を間接的に監視及び制御する場合が多い。このため、加熱体の温度は常に一定の温度を維持していても、基板投入のサイクルによっては処理室全体の安定温度が異なってしまい、基板性能に多少なりとも影響を及ぼしてしまう。つまり、短いサイクルである場合には炉内の温度が低下し、長いサイクルである場合には炉内の温度が上昇し、このため、基板投入初期の温度リカバリ時間が変わり、膜の特性が変わってしまう。
処理室内での基板滞留が与える影響に関しては、例えば、意図しない基板滞留によって、通常の処理よりも基板に対する熱履歴が多くなり、処理装置での工程のみならず、それまでに形成された極薄膜の品質まで劣化させてしまう恐れがある。
Claims (9)
- 複数の基板を予め規定された同一の処理スケジュールに基づいて順次処理室により処理する基板処理装置であって、
前記処理室間での基板搬送を行う基板搬送装置を備え、前記処理室の中央に配置された基板の搬送室と、
少なくとも1つの処理室での処理時間が他の処理室での処理時間と異なり且つそれぞれの処理室が前記搬送室に連通される複数の処理室と、
基板の処理スケジュールを規定して前記基板搬送装置の搬送動作を制御する機能を備え、前記処理スケジュール中に規定された処理室の内で最も処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間との和に相当する時間を基準の基板投入間隔として、最初に投入される処理室への各基板の投入間隔を設定する制御部と、
を有し、
前記制御部は、前記最初に投入される処理室への各基板の投入間隔を設定するに際して、前記基準の基板投入間隔を基板投入間隔の初期値として用いて、各基板の処理スケジュールを時系列的に展開する処理と、当該展開した複数の処理スケジュール同士で前記基板搬送装置の干渉状況を判定する処理と、前記基板搬送装置の干渉が生じた場合には現在設定されている基板投入間隔に所定の間隔を加算した間隔を新たな基板投入間隔とする処理を実行し、これらの処理を前記基板搬送装置の干渉が無となるまで繰り返して実行する、
ことを特徴とする基板処理装置。 - 請求項1に記載の基板処理装置において、
前記制御部は、前記各基板の投入間隔として、前記基準の基板投入間隔の値以上の値を設定する、
ことを特徴とする基板処理装置。 - 請求項1に記載の基板処理装置において、
前記処理スケジュールとして、前記複数の処理室でそれぞれ1回の処理が実行される処理スケジュールが用いられる、
ことを特徴とする基板処理装置。 - 請求項1に記載の基板処理装置において、
前記処理スケジュールとして、前記複数の処理室の内で少なくとも1つの処理室で複数回の処理が実行される処理スケジュールが用いられる、
ことを特徴とする基板処理装置。 - 請求項1に記載の基板処理装置において、
前記制御部は、予め規定された基板に対する処理スケジュール自体の内容を不変として、前記最初に投入される処理室への各基板の投入間隔を設定する、
ことを特徴とする基板処理装置。 - 請求項5に記載の基板処理装置において、
前記処理スケジュールとして、1枚の基板を最初の処理室へ投入してから最後の処理室から払い出すまでについて、基板搬送装置による搬送処理や各処理室での処理から構成される一連の処理のスケジュールが用いられる、
ことを特徴とする基板処理装置。 - 請求項1乃至請求項6のいずれか1項に記載の基板処理装置において、
前記制御部は、前記基板投入間隔に加算する前記所定の間隔として、1sec単位の間隔を用いる、
ことを特徴とする基板処理装置。 - 請求項1乃至請求項6のいずれか1項に記載の基板処理装置において、
前記制御部は、前記基板投入間隔に加算する前記所定の間隔として、搬送動作を制御する制御系の分解能で規定される間隔を用いる、
ことを特徴とする基板処理装置。 - 処理室間での基板搬送を行う基板搬送装置を備えた前記処理室の中央に配置された基板の搬送室と、少なくとも1つの処理室での処理時間が他の処理室での処理時間と異なり且つそれぞれの処理室が前記搬送室に連通される複数の処理室と、基板の処理スケジュールを規定して前記基板搬送装置の搬送動作を制御する制御部を有して複数の基板を予め規定された同一の処理スケジュールに基づいて順次前記処理室により処理する基板処理装置を用いて、半導体デバイスを製造する半導体デバイスの製造方法であって、
一枚目の基板を前記処理スケジュールに規定された最初の処理室へ搬送し、二枚目以降の基板に対しては、前記処理スケジュール中に規定された処理室の内で最も処理時間の長い処理室での処理時間と当該処理室に対する前後の搬送時間との和に相当する時間を基準の基板投入間隔として定めた基板の投入間隔に基づいて、前記最初の処理室へ搬送し、
前記最初の処理室へ搬送する前記基板の投入間隔を設定するに際して、前記基準の基板投入間隔を基板投入間隔の初期値として用いて、各基板の処理スケジュールを時系列的に展開する処理と、当該展開した複数の処理スケジュール同士で前記基板搬送装置の干渉状況を判定する処理と、前記基板搬送装置の干渉が生じた場合には現在設定されている基板投入間隔に所定の間隔を加算した間隔を新たな基板投入間隔とする処理を実行し、これらの処理を前記基板搬送装置の干渉が無となるまで繰り返して実行する、
ことを特徴とする半導体デバイスの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004338400 | 2004-11-24 | ||
JP2004338400 | 2004-11-24 | ||
PCT/JP2005/021618 WO2006057319A1 (ja) | 2004-11-24 | 2005-11-18 | 基板処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006057319A1 JPWO2006057319A1 (ja) | 2008-06-05 |
JP4557986B2 true JP4557986B2 (ja) | 2010-10-06 |
Family
ID=36498055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547839A Active JP4557986B2 (ja) | 2004-11-24 | 2005-11-18 | 基板処理装置及び半導体デバイスの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8257013B2 (ja) |
JP (1) | JP4557986B2 (ja) |
WO (1) | WO2006057319A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4610317B2 (ja) * | 2004-12-06 | 2011-01-12 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理装置の基板搬送方法 |
US8078311B2 (en) | 2004-12-06 | 2011-12-13 | Tokyo Electron Limited | Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus |
JP4492875B2 (ja) * | 2005-06-21 | 2010-06-30 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
JP4828503B2 (ja) * | 2007-10-16 | 2011-11-30 | 東京エレクトロン株式会社 | 基板処理装置、基板搬送方法、コンピュータプログラムおよび記憶媒体 |
JP5253511B2 (ja) * | 2007-10-24 | 2013-07-31 | オーツェー・エリコン・バルザース・アーゲー | ワークピース製造方法及び装置 |
CN102388467B (zh) * | 2009-03-18 | 2015-05-13 | 欧瑞康先进科技股份公司 | 串联式制造太阳能电池板的方法 |
JP5392190B2 (ja) * | 2010-06-01 | 2014-01-22 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
JP5821689B2 (ja) * | 2011-04-20 | 2015-11-24 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び記憶媒体 |
JP5852908B2 (ja) * | 2011-09-16 | 2016-02-03 | 株式会社Screenホールディングス | 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム |
JP6013792B2 (ja) * | 2012-06-12 | 2016-10-25 | 東京エレクトロン株式会社 | 基板搬送方法及び基板搬送装置 |
JP6002532B2 (ja) * | 2012-10-10 | 2016-10-05 | 株式会社日立ハイテクノロジーズ | 真空処理装置及び真空処理方法 |
JP6003859B2 (ja) * | 2013-09-18 | 2016-10-05 | 東京エレクトロン株式会社 | 塗布、現像装置、塗布、現像方法及び記憶媒体 |
US10510566B2 (en) | 2015-07-14 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cluster tool techniques with improved efficiency |
JP6563274B2 (ja) * | 2015-08-20 | 2019-08-21 | 三菱重工業株式会社 | 生産設備、生産設備の設計方法、並びに生産設備の制御方法及び製造方法 |
US10395154B2 (en) * | 2016-10-31 | 2019-08-27 | General Electric Company | Digital label and asset tracking interface |
US20200243768A1 (en) * | 2017-03-17 | 2020-07-30 | Applied Materials, Inc. | Methods of operating a vacuum processing system |
US10359769B2 (en) * | 2017-09-15 | 2019-07-23 | Applied Materials, Inc. | Substrate routing and throughput modeling |
JP7012518B2 (ja) * | 2017-11-24 | 2022-01-28 | 昭和電工株式会社 | SiCエピタキシャル成長装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62207866A (ja) * | 1986-03-07 | 1987-09-12 | Hitachi Ltd | 連続スパツタ装置 |
JPH0689934A (ja) * | 1992-09-08 | 1994-03-29 | Kokusai Electric Co Ltd | 半導体製造装置に於ける基板搬送方法 |
JPH1041216A (ja) * | 1996-07-17 | 1998-02-13 | Oki Electric Ind Co Ltd | 半導体装置製造方法及びフォトリソグラフィシステム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3654597B2 (ja) * | 1993-07-15 | 2005-06-02 | 株式会社ルネサステクノロジ | 製造システムおよび製造方法 |
JP4026750B2 (ja) * | 2002-04-24 | 2007-12-26 | 東京エレクトロン株式会社 | 基板処理装置 |
-
2005
- 2005-11-18 JP JP2006547839A patent/JP4557986B2/ja active Active
- 2005-11-18 US US11/662,198 patent/US8257013B2/en active Active
- 2005-11-18 WO PCT/JP2005/021618 patent/WO2006057319A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62207866A (ja) * | 1986-03-07 | 1987-09-12 | Hitachi Ltd | 連続スパツタ装置 |
JPH0689934A (ja) * | 1992-09-08 | 1994-03-29 | Kokusai Electric Co Ltd | 半導体製造装置に於ける基板搬送方法 |
JPH1041216A (ja) * | 1996-07-17 | 1998-02-13 | Oki Electric Ind Co Ltd | 半導体装置製造方法及びフォトリソグラフィシステム |
Also Published As
Publication number | Publication date |
---|---|
WO2006057319A1 (ja) | 2006-06-01 |
US8257013B2 (en) | 2012-09-04 |
JPWO2006057319A1 (ja) | 2008-06-05 |
US20080019809A1 (en) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557986B2 (ja) | 基板処理装置及び半導体デバイスの製造方法 | |
US11495477B2 (en) | Substrate processing apparatus | |
US9911635B2 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
US9695509B2 (en) | Substrate processing apparatus, purging apparatus, method of manufacturing semiconductor device, and recording medium | |
JP4312204B2 (ja) | 基板処理装置、基板保持具、及び半導体装置の製造方法 | |
JP6000665B2 (ja) | 半導体装置の製造方法、基板処理装置及びプログラム | |
KR102170007B1 (ko) | 기판 처리 장치, 반도체 장치의 제조 방법, 및 프로그램 | |
JP5938491B1 (ja) | 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体 | |
US20210043485A1 (en) | Substrate processing apparatus and substrate holder | |
JPWO2013133101A1 (ja) | 基板処理装置、半導体装置の製造方法及び基板処理方法 | |
US20140087567A1 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
JPWO2007018139A1 (ja) | 半導体装置の製造方法および基板処理装置 | |
JP2020017757A (ja) | 基板処理装置、反応容器および半導体装置の製造方法 | |
US20090229634A1 (en) | Substrate processing apparatus | |
JP2005032933A (ja) | 基板処理装置 | |
JP2006245312A (ja) | 半導体装置の製造方法 | |
JP6276428B2 (ja) | 基板処理装置、半導体装置の製造方法、及びサセプタ | |
US20220090263A1 (en) | Substrate Processing System | |
JP4241513B2 (ja) | 基板処理装置および処理方法 | |
JP2018125439A (ja) | 半導体装置の製造方法、基板冷却方法および基板処理装置 | |
JP2007088176A (ja) | 基板処理装置及び半導体装置の製造方法 | |
JP2006049489A (ja) | 基板処理装置 | |
KR20200110122A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
JP2014116356A (ja) | 半導体製造方法及び半導体製造装置 | |
US20240047233A1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4557986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140730 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |