JPH0689934A - 半導体製造装置に於ける基板搬送方法 - Google Patents
半導体製造装置に於ける基板搬送方法Info
- Publication number
- JPH0689934A JPH0689934A JP26551392A JP26551392A JPH0689934A JP H0689934 A JPH0689934 A JP H0689934A JP 26551392 A JP26551392 A JP 26551392A JP 26551392 A JP26551392 A JP 26551392A JP H0689934 A JPH0689934 A JP H0689934A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- time
- processing
- film forming
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】半導体製造装置に於いて、搬送能率、稼働率を
大幅に向上させた基板搬送方法を提供する。 【構成】複数の処理工程を有し、一方向に基板移動処理
がなされる半導体製造装置に於いて、前記複数の処理工
程の内、最も長いプロセスタイムを基にタクトタイムを
設定し、前記各処理工程の処理サイクルをそれぞれ前記
タクトタイムとし、各基板の投入から処理後の搬出迄の
時間を一定とし、各基板の熱履歴を一定にし、処理品質
の均一を図ると共に装置の未稼働状態を極力少なくし、
稼働率の向上を図れる。
大幅に向上させた基板搬送方法を提供する。 【構成】複数の処理工程を有し、一方向に基板移動処理
がなされる半導体製造装置に於いて、前記複数の処理工
程の内、最も長いプロセスタイムを基にタクトタイムを
設定し、前記各処理工程の処理サイクルをそれぞれ前記
タクトタイムとし、各基板の投入から処理後の搬出迄の
時間を一定とし、各基板の熱履歴を一定にし、処理品質
の均一を図ると共に装置の未稼働状態を極力少なくし、
稼働率の向上を図れる。
Description
【０００１】
【産業上の利用分野】本発明はＬＣＤ（Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等、半導体素子の製
造装置、特に１枚ずつ処理を行う枚葉式半導体製造装置
に於ける基板搬送方法に関するものである。
Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等、半導体素子の製
造装置、特に１枚ずつ処理を行う枚葉式半導体製造装置
に於ける基板搬送方法に関するものである。
【０００２】
【従来の技術】従来のＬＣＤ半導体製造装置を、図１３
に於いて説明する。
に於いて説明する。
【０００３】該従来のＬＣＤ半導体製造装置は、所謂イ
ンライン方式の搬送形態を有し、垂直な基板保持プレー
ト１の両面にＬＣＤ用の基板２をそれぞれ４枚、計８枚
の基板を保持させ、前記基板保持プレート１をローダ部
３、予熱槽４、成膜槽５、冷却槽６を経てアンローダ部
７迄移動させ、前記成膜槽５に於いて基板２に単層膜を
積層するものである。
ンライン方式の搬送形態を有し、垂直な基板保持プレー
ト１の両面にＬＣＤ用の基板２をそれぞれ４枚、計８枚
の基板を保持させ、前記基板保持プレート１をローダ部
３、予熱槽４、成膜槽５、冷却槽６を経てアンローダ部
７迄移動させ、前記成膜槽５に於いて基板２に単層膜を
積層するものである。
【０００４】斯かる従来例の半導体製造装置は、基板保
持プレート１がＬＣＤ半導体製造装置を一方向に通過す
る構成であり、その為占有床面積が大きくなり、又基板
２を垂直姿勢で２段に保持するので、装置の高さが高く
なり、この為作業者による基板の交換作業は容易でな
く、作業者の負担は大きかった。
持プレート１がＬＣＤ半導体製造装置を一方向に通過す
る構成であり、その為占有床面積が大きくなり、又基板
２を垂直姿勢で２段に保持するので、装置の高さが高く
なり、この為作業者による基板の交換作業は容易でな
く、作業者の負担は大きかった。
【０００５】更に、上記従来例では単層膜生成装置であ
るので、複数層の膜を生成する場合は、成膜条件を変え
複数回の成膜を必要とした。更に、装置外での基板の運
搬は人手に頼っていたので、パーティクルにより基板が
汚染されるという問題があった。
るので、複数層の膜を生成する場合は、成膜条件を変え
複数回の成膜を必要とした。更に、装置外での基板の運
搬は人手に頼っていたので、パーティクルにより基板が
汚染されるという問題があった。
【０００６】更に、近年では顧客要求が多様化している
が、複数枚を同時に成膜し且単層膜を生成している従来
の装置では、多様化した顧客要求への対応が難しいとい
う不具合があった。
が、複数枚を同時に成膜し且単層膜を生成している従来
の装置では、多様化した顧客要求への対応が難しいとい
う不具合があった。
【０００７】
【発明が解決しようとする課題】前記多様化した顧客要
求への対応に適合するものとして枚葉式の半導体製造装
置が具体化されているが、この枚葉式の半導体製造装置
では基板を１枚ずつ処理する為、処理内容の自由度が大
幅に増すが、一方で基板の搬送が複雑化するので搬送の
能率が装置の稼働率に大きく影響し、或いは１枚の基板
に対して複数の処理工程を連続して行う場合は、或る処
理工程で事故が発生した場合の対策が稼働率に大きく影
響することになる。
求への対応に適合するものとして枚葉式の半導体製造装
置が具体化されているが、この枚葉式の半導体製造装置
では基板を１枚ずつ処理する為、処理内容の自由度が大
幅に増すが、一方で基板の搬送が複雑化するので搬送の
能率が装置の稼働率に大きく影響し、或いは１枚の基板
に対して複数の処理工程を連続して行う場合は、或る処
理工程で事故が発生した場合の対策が稼働率に大きく影
響することになる。
【０００８】本発明は斯かる実情に鑑み、搬送能率、稼
働率を大幅に向上させた基板搬送方法を提供しようとす
るものである。
働率を大幅に向上させた基板搬送方法を提供しようとす
るものである。
【０００９】
【課題を解決するための手段】本発明は、複数の処理工
程を有し、一方向に基板移動処理がなされる半導体製造
装置に於いて、前記複数の処理工程の内、最も長いプロ
セスタイムを基にタクトタイムを設定し、前記各処理工
程の処理サイクルをそれぞれ前記タクトタイムとしたこ
とを特徴とするものである。
程を有し、一方向に基板移動処理がなされる半導体製造
装置に於いて、前記複数の処理工程の内、最も長いプロ
セスタイムを基にタクトタイムを設定し、前記各処理工
程の処理サイクルをそれぞれ前記タクトタイムとしたこ
とを特徴とするものである。
【００１０】
【作用】各基板の投入から処理後の搬出迄の時間が一定
になり、各基板の熱履歴を一定にすることができると共
に装置の未稼働状態が極力少なくなり、処理品質の均一
が図れると共に稼働率の向上が図れる。
になり、各基板の熱履歴を一定にすることができると共
に装置の未稼働状態が極力少なくなり、処理品質の均一
が図れると共に稼働率の向上が図れる。
【００１１】
【実施例】以下、図面を参照しつつ本発明の一実施例を
説明する。
説明する。
【００１２】先ず、図１に於いて本発明が実施される枚
葉式半導体製造装置について説明する。
葉式半導体製造装置について説明する。
【００１３】ロード側カセットスタンド８に第１搬送機
９が連設され、該第１搬送機９にはゲートバルブ１０を
介してロード側基板予備室１１が連設され、更にロード
側基板予備室１１にはゲートバルブ１２を介して第２搬
送機１３が連設されている。又、該第２搬送機１３には
ゲートバルブ１４を介して予備加熱室１５が連設されて
いる。
９が連設され、該第１搬送機９にはゲートバルブ１０を
介してロード側基板予備室１１が連設され、更にロード
側基板予備室１１にはゲートバルブ１２を介して第２搬
送機１３が連設されている。又、該第２搬送機１３には
ゲートバルブ１４を介して予備加熱室１５が連設されて
いる。
【００１４】前記第２搬送機１３には第１成膜室１７、
第３搬送機１８、第２成膜室１９、第４搬送機２０、更
に第３成膜室２１が順次ゲートバルブ１６，２２，２
３，２４，２５を介して連設され、前記第４搬送機２０
にはゲートバルブ３５を介して基板冷却室を兼ねるアン
ロード側基板予備室２６が連設され、更にゲートバルブ
２７を介して第５搬送機２８、該第５搬送機２８にアン
ロード側カセットスタンド２９を連設する。
第３搬送機１８、第２成膜室１９、第４搬送機２０、更
に第３成膜室２１が順次ゲートバルブ１６，２２，２
３，２４，２５を介して連設され、前記第４搬送機２０
にはゲートバルブ３５を介して基板冷却室を兼ねるアン
ロード側基板予備室２６が連設され、更にゲートバルブ
２７を介して第５搬送機２８、該第５搬送機２８にアン
ロード側カセットスタンド２９を連設する。
【００１５】前記カセットスタンド８，２９は基板が装
填された基板カセットを授受可能であり、前記第１搬送
機９との協働により、基板を１枚ずつ前記ロード側基板
予備室１１に搬送可能となっており、又前記第２搬送機
１３は前記ロード側基板予備室１１の基板を前記予備加
熱室１５に搬送し、又該予備加熱室１５の基板を前記第
１成膜室１７に搬送する。更に、前記第３搬送機１８は
前記第１成膜室１７から前記第２成膜室１９へ基板を搬
送し、前記第４搬送機２０は前記第２成膜室１９から第
３成膜室２１へ、或いは前記第３成膜室２１から前記ア
ンロード側基板予備室２６へ基板を搬送し、前記第５搬
送機２８は前記アンロード側基板予備室２６から前記ア
ンロード側カセットスタンド２９へ基板を搬送する様に
なっている。
填された基板カセットを授受可能であり、前記第１搬送
機９との協働により、基板を１枚ずつ前記ロード側基板
予備室１１に搬送可能となっており、又前記第２搬送機
１３は前記ロード側基板予備室１１の基板を前記予備加
熱室１５に搬送し、又該予備加熱室１５の基板を前記第
１成膜室１７に搬送する。更に、前記第３搬送機１８は
前記第１成膜室１７から前記第２成膜室１９へ基板を搬
送し、前記第４搬送機２０は前記第２成膜室１９から第
３成膜室２１へ、或いは前記第３成膜室２１から前記ア
ンロード側基板予備室２６へ基板を搬送し、前記第５搬
送機２８は前記アンロード側基板予備室２６から前記ア
ンロード側カセットスタンド２９へ基板を搬送する様に
なっている。
【００１６】又、前記第１搬送機９、第２搬送機１３、
第３搬送機１８、第４搬送機２０、第５搬送機２８はそ
れぞれ独立して基板を搬送可能となっている。
第３搬送機１８、第４搬送機２０、第５搬送機２８はそ
れぞれ独立して基板を搬送可能となっている。
【００１７】先ず、本装置搬送系のタクトタイム（或る
プロセス工程の始まりから次の工程の始り迄の所要時間
間隔）を前記予備加熱室１５、第１成膜室１７、第２成
膜室１９、第３成膜室２１の各処理時間の内最大値を基
に設定する。
プロセス工程の始まりから次の工程の始り迄の所要時間
間隔）を前記予備加熱室１５、第１成膜室１７、第２成
膜室１９、第３成膜室２１の各処理時間の内最大値を基
に設定する。
【００１８】前記第２搬送機１３による前記ロード側基
板予備室１１から前記予備加熱室１５への基板投入間隔
は、前記設定したタクトタイムの間隔で行い、更に前記
予備加熱室１５、第１成膜室１７、第２成膜室１９、第
３成膜室２１の搬送時間を含む基板処理サイクルをそれ
ぞれ前記タクトタイムとする。
板予備室１１から前記予備加熱室１５への基板投入間隔
は、前記設定したタクトタイムの間隔で行い、更に前記
予備加熱室１５、第１成膜室１７、第２成膜室１９、第
３成膜室２１の搬送時間を含む基板処理サイクルをそれ
ぞれ前記タクトタイムとする。
【００１９】更に、図２、図３により基板処理の流れに
ついて説明する。尚、図４は図３及び以下に示されるタ
イムチャートに於ける記号の意味を示す。
ついて説明する。尚、図４は図３及び以下に示されるタ
イムチャートに於ける記号の意味を示す。
【００２０】１枚の基板の処理の流れは、ロード側カセ
ットスタンド８から前記ロード側基板予備室１１への基
板搬入タスク３０、予備加熱室１５の処理タスク３１、
第１成膜室１７の処理タスク３２、第２成膜室１９の処
理タスク３３、第３成膜室２１の処理タスク３４、アン
ロード側基板予備室２６からの搬出処理タスク３５と進
行し、前記予備加熱室１５の処理タスク３１ではロード
側基板予備室１１から前記予備加熱室１５への基板搬送
３１ａと成膜処理を行うに必要な余熱３１ｂが行われ、
又、前記第１成膜室１７の処理タスク３２では前記予備
加熱室１５から第１成膜室１７への基板搬送３２ａと前
記第１成膜室１７での成膜処理３２ｂが行われ、前記第
２成膜室１９の処理タスク３３では前記第１成膜室１７
から前記第２成膜室１９への基板搬送３３ａと前記第２
成膜室１９での成膜処理３３ｂが行われ、前記第３成膜
室２１の処理タスク３４では前記第２成膜室１９から前
記第３成膜室２１への基板搬送３４ａと前記第３成膜室
２１での成膜処理３４ｂ、更に該第３成膜室２１から前
記アンロード側基板予備室２６への基板搬送３４ｃが行
われ、前記アンロード側基板予備室２６からの搬出処理
タスク３５では前記アンロード側基板予備室２６から前
記アンロード側カセットスタンド２９への基板搬送が行
われる。
ットスタンド８から前記ロード側基板予備室１１への基
板搬入タスク３０、予備加熱室１５の処理タスク３１、
第１成膜室１７の処理タスク３２、第２成膜室１９の処
理タスク３３、第３成膜室２１の処理タスク３４、アン
ロード側基板予備室２６からの搬出処理タスク３５と進
行し、前記予備加熱室１５の処理タスク３１ではロード
側基板予備室１１から前記予備加熱室１５への基板搬送
３１ａと成膜処理を行うに必要な余熱３１ｂが行われ、
又、前記第１成膜室１７の処理タスク３２では前記予備
加熱室１５から第１成膜室１７への基板搬送３２ａと前
記第１成膜室１７での成膜処理３２ｂが行われ、前記第
２成膜室１９の処理タスク３３では前記第１成膜室１７
から前記第２成膜室１９への基板搬送３３ａと前記第２
成膜室１９での成膜処理３３ｂが行われ、前記第３成膜
室２１の処理タスク３４では前記第２成膜室１９から前
記第３成膜室２１への基板搬送３４ａと前記第３成膜室
２１での成膜処理３４ｂ、更に該第３成膜室２１から前
記アンロード側基板予備室２６への基板搬送３４ｃが行
われ、前記アンロード側基板予備室２６からの搬出処理
タスク３５では前記アンロード側基板予備室２６から前
記アンロード側カセットスタンド２９への基板搬送が行
われる。
【００２１】而して、各タスクは複数の基板に対して同
時に並列的に実行される。
時に並列的に実行される。
【００２２】タクトタイム制御タスク３６は、前記処理
タスク３１、処理タスク３２、処理タスク３３、処理タ
スク３４それぞれが、それぞれの基準処理時間で完了す
るかどうかを監視し、前記処理タスク３１、処理タスク
３２、処理タスク３３、処理タスク３４がそれぞれの基
準処理時間で完了された場合は、更に次の基板を処理す
べく前記予備加熱室１５への基板投入を指示する。これ
は正常時の基板処理の流れである。
タスク３１、処理タスク３２、処理タスク３３、処理タ
スク３４それぞれが、それぞれの基準処理時間で完了す
るかどうかを監視し、前記処理タスク３１、処理タスク
３２、処理タスク３３、処理タスク３４がそれぞれの基
準処理時間で完了された場合は、更に次の基板を処理す
べく前記予備加熱室１５への基板投入を指示する。これ
は正常時の基板処理の流れである。
【００２３】而して、或る処理室で搬送系、排気系等の
トラブルが発生したと判断した場合、或いは前記タクト
の内いずれかがタクトタイム内に完了しなかった場合、
前記タクトタイム制御タスク３６の指示により、前記タ
クトタイムのカウントダウンは一時中止され、障害発生
箇所より下流側は正常処理が続行され、上流側は障害回
復待ちとなり、処理室内に止まる。
トラブルが発生したと判断した場合、或いは前記タクト
の内いずれかがタクトタイム内に完了しなかった場合、
前記タクトタイム制御タスク３６の指示により、前記タ
クトタイムのカウントダウンは一時中止され、障害発生
箇所より下流側は正常処理が続行され、上流側は障害回
復待ちとなり、処理室内に止まる。
【００２４】又、障害が他の処理室の基板に影響なく回
復した場合、即ちタクトタイム内に回復した場合、下流
側は勿論、上流側についても、基板の正常処理が続行さ
れる。
復した場合、即ちタクトタイム内に回復した場合、下流
側は勿論、上流側についても、基板の正常処理が続行さ
れる。
【００２５】以下、図５〜図１２に於いて具体的に説明
する。
する。
【００２６】先ず、図５〜図８は、前記予備加熱室１
５、第１成膜室１７、第２成膜室１９、第３成膜室２１
でそれぞれプロセスタイムが異なる場合に、半導体製造
装置としてのタクトタイムの選択、又処理の流れを示し
ている。
５、第１成膜室１７、第２成膜室１９、第３成膜室２１
でそれぞれプロセスタイムが異なる場合に、半導体製造
装置としてのタクトタイムの選択、又処理の流れを示し
ている。
【００２７】図５は、予備加熱室１５のプロセスタイム
が最大である場合を示しており、この場合ロード側基板
予備室１１から予備加熱室１５への基板搬送時間と、予
備加熱室１５のプロセスタイムと、予備加熱室１５から
第１成膜室１７への基板搬送時間とを加えたものがタク
トタイムとなる。
が最大である場合を示しており、この場合ロード側基板
予備室１１から予備加熱室１５への基板搬送時間と、予
備加熱室１５のプロセスタイムと、予備加熱室１５から
第１成膜室１７への基板搬送時間とを加えたものがタク
トタイムとなる。
【００２８】又、図中、、、、…は処理される
基板が何番目であるかを示すものである。而して、１枚
の基板が処理される為に必要なトータルの処理時間は図
中Ｔで示され、又各処理室でのプロセスタイムが相違す
ることから、第１成膜室１７に関してはｔ1 、第２成膜
室１９に関してはｔ2 、第３成膜室２１に関してはｔ3
のそれぞれ休止時間が生ずる。
基板が何番目であるかを示すものである。而して、１枚
の基板が処理される為に必要なトータルの処理時間は図
中Ｔで示され、又各処理室でのプロセスタイムが相違す
ることから、第１成膜室１７に関してはｔ1 、第２成膜
室１９に関してはｔ2 、第３成膜室２１に関してはｔ3
のそれぞれ休止時間が生ずる。
【００２９】図６は第１成膜室１７のプロセスタイムが
最大である場合を示し、この場合半導体製造装置として
のタクトタイムは、この場合予備加熱室１５から第１成
膜室１７への基板搬送時間と、第１成膜室１７のプロセ
スタイムと、第１成膜室１７から第２成膜室１９への基
板搬送時間とを加えたものがタクトタイムとなる。
最大である場合を示し、この場合半導体製造装置として
のタクトタイムは、この場合予備加熱室１５から第１成
膜室１７への基板搬送時間と、第１成膜室１７のプロセ
スタイムと、第１成膜室１７から第２成膜室１９への基
板搬送時間とを加えたものがタクトタイムとなる。
【００３０】更に、この場合第１成膜室１７に関して
は、休止時間がなくなるが前記予備加熱室１５に関して
はｔh の休止時間が生じる。
は、休止時間がなくなるが前記予備加熱室１５に関して
はｔh の休止時間が生じる。
【００３１】図７は第２成膜室１９のプロセスタイムが
最大である場合のタクトタイム及び他処理との関連を示
し、図８は第３成膜室２１のプロセスタイムが最大であ
る場合のタクトタイム及び他処理との関連を示してい
る。
最大である場合のタクトタイム及び他処理との関連を示
し、図８は第３成膜室２１のプロセスタイムが最大であ
る場合のタクトタイム及び他処理との関連を示してい
る。
【００３２】而して、複数の膜生成を人手を介さないで
処理し得、高スループットの実現が可能となり、更に連
続搬送に伴い、タクトタイムを設定して処理を行うの
で、基板処理で重要な熱履歴を一定に保ち基板間の品質
のバラツキを防止することができる。
処理し得、高スループットの実現が可能となり、更に連
続搬送に伴い、タクトタイムを設定して処理を行うの
で、基板処理で重要な熱履歴を一定に保ち基板間の品質
のバラツキを防止することができる。
【００３３】次に、図９、図１０はタクトタイムが前記
第１成膜室１７のプロセスタイムを基に設定された場合
で、２枚目の基板が前記第２成膜室１９で処理中に異常
が発生した場合を示している。
第１成膜室１７のプロセスタイムを基に設定された場合
で、２枚目の基板が前記第２成膜室１９で処理中に異常
が発生した場合を示している。
【００３４】図９は、前記第２成膜室１９での異常によ
りタクトタイムが一時停止した場合に、異常の回復が３
枚目の前記第１成膜室１７からの基板搬送予定時刻より
早かった場合、３枚目以降の基板処理には影響なく、異
常がない場合と同様に処理が進行していく。
りタクトタイムが一時停止した場合に、異常の回復が３
枚目の前記第１成膜室１７からの基板搬送予定時刻より
早かった場合、３枚目以降の基板処理には影響なく、異
常がない場合と同様に処理が進行していく。
【００３５】図１０は、前記第２成膜室１９での異常に
よりタクトタイムが一時停止した場合に、異常の回復が
３枚目の前記第１成膜室１７からの基板搬送予定時刻を
越えた場合、３枚目の基板処理に影響する。
よりタクトタイムが一時停止した場合に、異常の回復が
３枚目の前記第１成膜室１７からの基板搬送予定時刻を
越えた場合、３枚目の基板処理に影響する。
【００３６】図１１は、基板が第１成膜室１７から第２
成膜室１９へ搬送される場合に、搬送系第３搬送機１８
に異常が発生した場合で、第３搬送機１８の異常が回復
した場合、２枚目の基板は不良基板となると共に３枚目
の基板も保温処理となって不良基板となる。
成膜室１９へ搬送される場合に、搬送系第３搬送機１８
に異常が発生した場合で、第３搬送機１８の異常が回復
した場合、２枚目の基板は不良基板となると共に３枚目
の基板も保温処理となって不良基板となる。
【００３７】図１２は所要の位置、例えば第２成膜室１
９で異常が発生した場合で、異常が回復しなかった時に
は、予備加熱室１５、第１成膜室１７、第２成膜室１９
に装入されている基板は不良基板となる。図１２では予
備加熱室１５に４枚目の基板が装入されていない状態で
あるので、２枚目、３枚目の基板が不良となる。
９で異常が発生した場合で、異常が回復しなかった時に
は、予備加熱室１５、第１成膜室１７、第２成膜室１９
に装入されている基板は不良基板となる。図１２では予
備加熱室１５に４枚目の基板が装入されていない状態で
あるので、２枚目、３枚目の基板が不良となる。
【００３８】而して、異常が発生した箇所より下流につ
いては、正常処理が続行され、異常が発生した箇所より
上流については、新たな基板投入は異常回復の状態に応
じてなされ、又異常回復後直ちに処理が続行されるの
で、不良基板の発生は最小限に押さえられると共に搬送
効率の低下を防止する。
いては、正常処理が続行され、異常が発生した箇所より
上流については、新たな基板投入は異常回復の状態に応
じてなされ、又異常回復後直ちに処理が続行されるの
で、不良基板の発生は最小限に押さえられると共に搬送
効率の低下を防止する。
【００３９】尚、上記実施例は成膜室が３組であった
が、２組でも、或いは４組以上であっても同様に実施可
能であることは言う迄もなく、成膜室等のユニットの配
列も上記実施例に限定されるものではないことも勿論で
ある。
が、２組でも、或いは４組以上であっても同様に実施可
能であることは言う迄もなく、成膜室等のユニットの配
列も上記実施例に限定されるものではないことも勿論で
ある。
【００４０】
【発明の効果】以上述べた如く本発明によれば、タクト
タイムを設定して各工程を設定したタクトタイムを基準
に行う様にすると共に各工程での処理が所定時間に完了
するかどうかを監視し、異常が発生した場合に、タクト
タイムを一時停止し、下流側基板に関しては正常処理、
上流側は異常回復待ちを行わせる等するので、各基板の
熱履歴を一定にすることができると共に装置の未稼働状
態を極力少なくし、稼働率の向上を図り、異常が発生し
た場合でも不良基板の発生を最小限に押さえることが可
能となる。
タイムを設定して各工程を設定したタクトタイムを基準
に行う様にすると共に各工程での処理が所定時間に完了
するかどうかを監視し、異常が発生した場合に、タクト
タイムを一時停止し、下流側基板に関しては正常処理、
上流側は異常回復待ちを行わせる等するので、各基板の
熱履歴を一定にすることができると共に装置の未稼働状
態を極力少なくし、稼働率の向上を図り、異常が発生し
た場合でも不良基板の発生を最小限に押さえることが可
能となる。
【図１】本発明を実施する場合の半導体製造装置の一例
を示す配置図である。
を示す配置図である。
【図２】基板の処理系統を示すブロック図である。
【図３】基本的な基板処理の流れを示すタイムチャート
である。
である。
【図４】図３、図５〜図１２で示される記号の説明図で
ある。
ある。
【図５】各処理工程に於けるプロセスタイムが異なる場
合の基板処理の流れとタクトタイム設定の一例を示すタ
イムチャートである。
合の基板処理の流れとタクトタイム設定の一例を示すタ
イムチャートである。
【図６】各処理工程に於けるプロセスタイムが異なる場
合の基板処理の流れとタクトタイム設定の一例を示すタ
イムチャートである。
合の基板処理の流れとタクトタイム設定の一例を示すタ
イムチャートである。
【図７】各処理工程に於けるプロセスタイムが異なる場
合の基板処理の流れとタクトタイム設定の一例を示すタ
イムチャートである。
合の基板処理の流れとタクトタイム設定の一例を示すタ
イムチャートである。
【図８】各処理工程に於けるプロセスタイムが異なる場
合の基板処理の流れとタクトタイム設定の一例を示すタ
イムチャートである。
合の基板処理の流れとタクトタイム設定の一例を示すタ
イムチャートである。
【図９】異常が発生した場合の基板処理の流れを示すタ
イムチャートである。
イムチャートである。
【図１０】異常が発生した場合の基板処理の流れを示す
タイムチャートである。
タイムチャートである。
【図１１】異常が発生した場合の基板処理の流れを示す
タイムチャートである。
タイムチャートである。
【図１２】異常が発生した場合の基板処理の流れを示す
タイムチャートである。
タイムチャートである。
【図１３】従来の半導体製造装置の一例を示す説明図で
ある。
ある。
１５ 予備加熱室 １７ 第１成膜室 １９ 第２成膜室 ２１ 第３成膜室
Claims (3)
- 【請求項１】 複数の処理工程を有し、一方向に基板移
動処理がなされる半導体製造装置に於いて、前記複数の
処理工程の内、最も長いプロセスタイムを基にタクトタ
イムを設定し、前記各処理工程の処理サイクルをそれぞ
れ前記タクトタイムとしたことを特徴とする半導体製造
装置に於ける基板搬送方法。 - 【請求項２】 複数の処理工程のそれぞれの処理時間を
監視し、基準時間との比較で処理工程に異常が発生した
かどうかを監視する請求項１の半導体製造装置に於ける
基板搬送方法。 - 【請求項３】 複数の処理工程の内いずれか１つに異常
が発生した場合に、異常が発生した箇所より下流につい
ては正常処理すると共にタクトタイムのカウントを停止
し、異常がタクトタイム以内に回復しない場合は新しい
基板の投入を停止する請求項１の半導体製造装置に於け
る基板搬送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26551392A JP3174409B2 (ja) | 1992-09-08 | 1992-09-08 | 半導体製造装置、及び半導体製造装置に於ける基板処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26551392A JP3174409B2 (ja) | 1992-09-08 | 1992-09-08 | 半導体製造装置、及び半導体製造装置に於ける基板処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0689934A true JPH0689934A (ja) | 1994-03-29 |
| JP3174409B2 JP3174409B2 (ja) | 2001-06-11 |
Family
ID=17418206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26551392A Expired - Fee Related JP3174409B2 (ja) | 1992-09-08 | 1992-09-08 | 半導体製造装置、及び半導体製造装置に於ける基板処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3174409B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275744B1 (en) | 1997-08-01 | 2001-08-14 | Kokusai Electric Co., Ltd. | Substrate feed control |
| JP2006019499A (ja) * | 2004-07-01 | 2006-01-19 | Dainippon Screen Mfg Co Ltd | 算出装置、設定装置、基板処理装置 |
| JPWO2006057319A1 (ja) * | 2004-11-24 | 2008-06-05 | 株式会社日立国際電気 | 基板処理装置 |
| US7445689B2 (en) | 2002-10-09 | 2008-11-04 | Tokyo Electron Limited | Substrate processing method and substrate processing system |
| JP2009164256A (ja) * | 2007-12-28 | 2009-07-23 | Sokudo Co Ltd | 基板処理装置 |
| WO2010082495A1 (ja) * | 2009-01-16 | 2010-07-22 | 凸版印刷株式会社 | カラーフィルタ製造ライン、ライン制御システム、ライン制御方法 |
| JP2012529754A (ja) * | 2009-06-09 | 2012-11-22 | 株式会社ニコン | 搬送装置及び露光装置 |
| US8851008B2 (en) | 2007-06-29 | 2014-10-07 | Sokudo Co., Ltd. | Parallel substrate treatment for a plurality of substrate treatment lines |
| JP2014216498A (ja) * | 2013-04-25 | 2014-11-17 | 東レエンジニアリング株式会社 | 基板熱処理装置 |
| JP2016083693A (ja) * | 2014-10-29 | 2016-05-19 | Ｊｆｅスチール株式会社 | 熱間圧延異常時の連動設備停止方法 |
| US9687874B2 (en) | 2007-11-30 | 2017-06-27 | Screen Semiconductor Solutions Co., Ltd. | Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units |
| CN110690139A (zh) * | 2018-07-04 | 2020-01-14 | 东京毅力科创株式会社 | 基板处理系统、基板搬送方法以及存储介质 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012039075A (ja) * | 2010-07-13 | 2012-02-23 | Tokyo Electron Ltd | 真空処理装置 |
-
1992
- 1992-09-08 JP JP26551392A patent/JP3174409B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275744B1 (en) | 1997-08-01 | 2001-08-14 | Kokusai Electric Co., Ltd. | Substrate feed control |
| US7445689B2 (en) | 2002-10-09 | 2008-11-04 | Tokyo Electron Limited | Substrate processing method and substrate processing system |
| JP2006019499A (ja) * | 2004-07-01 | 2006-01-19 | Dainippon Screen Mfg Co Ltd | 算出装置、設定装置、基板処理装置 |
| JPWO2006057319A1 (ja) * | 2004-11-24 | 2008-06-05 | 株式会社日立国際電気 | 基板処理装置 |
| JP4557986B2 (ja) * | 2004-11-24 | 2010-10-06 | 株式会社日立国際電気 | 基板処理装置及び半導体デバイスの製造方法 |
| US8257013B2 (en) | 2004-11-24 | 2012-09-04 | Hitachi Kokusai Electric Inc. | Substrate treatment apparatus |
| US8851008B2 (en) | 2007-06-29 | 2014-10-07 | Sokudo Co., Ltd. | Parallel substrate treatment for a plurality of substrate treatment lines |
| US10290521B2 (en) | 2007-06-29 | 2019-05-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel gas supply pipes and a gas exhaust pipe |
| US9687874B2 (en) | 2007-11-30 | 2017-06-27 | Screen Semiconductor Solutions Co., Ltd. | Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units |
| JP2009164256A (ja) * | 2007-12-28 | 2009-07-23 | Sokudo Co Ltd | 基板処理装置 |
| WO2010082495A1 (ja) * | 2009-01-16 | 2010-07-22 | 凸版印刷株式会社 | カラーフィルタ製造ライン、ライン制御システム、ライン制御方法 |
| JP5569809B2 (ja) * | 2009-01-16 | 2014-08-13 | 凸版印刷株式会社 | カラーフィルタ製造ライン、ライン制御システム、ライン制御方法 |
| JP2012529754A (ja) * | 2009-06-09 | 2012-11-22 | 株式会社ニコン | 搬送装置及び露光装置 |
| US9312159B2 (en) | 2009-06-09 | 2016-04-12 | Nikon Corporation | Transport apparatus and exposure apparatus |
| JP2014216498A (ja) * | 2013-04-25 | 2014-11-17 | 東レエンジニアリング株式会社 | 基板熱処理装置 |
| JP2016083693A (ja) * | 2014-10-29 | 2016-05-19 | Ｊｆｅスチール株式会社 | 熱間圧延異常時の連動設備停止方法 |
| CN110690139A (zh) * | 2018-07-04 | 2020-01-14 | 东京毅力科创株式会社 | 基板处理系统、基板搬送方法以及存储介质 |
| JP2020009837A (ja) * | 2018-07-04 | 2020-01-16 | 東京エレクトロン株式会社 | 基板処理システム、基板搬送方法、および制御プログラム |
| CN110690139B (zh) * | 2018-07-04 | 2023-05-12 | 东京毅力科创株式会社 | 基板处理系统、基板搬送方法以及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3174409B2 (ja) | 2001-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101018512B1 (ko) | 기판의 회수 방법 및 기판 처리 장치 | |
| JPH0689934A (ja) | 半導体製造装置に於ける基板搬送方法 | |
| US8909364B2 (en) | Substrate processing system and substrate processing method | |
| JP4908304B2 (ja) | 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体 | |
| KR101092065B1 (ko) | 기판처리시스템 및 기판처리방법 | |
| KR101443420B1 (ko) | 기판의 처리 방법 및 기판의 처리 시스템 | |
| JP2006203003A (ja) | 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム | |
| CN110690139B (zh) | 基板处理系统、基板搬送方法以及存储介质 | |
| US20090142168A1 (en) | Substrate processing apparatus | |
| JP6049394B2 (ja) | 基板処理システム及び基板の搬送制御方法 | |
| KR101061645B1 (ko) | 기판 처리 장치, 기판 처리 방법 및 컴퓨터로 판독 가능한 기록매체 | |
| JPH0950948A (ja) | 半導体製造装置の障害対処システム | |
| JP4322086B2 (ja) | 基板処理装置およびその方法 | |
| CN110943005B (zh) | 基板处理装置以及基板处理方法 | |
| JP4172553B2 (ja) | 基板処理装置および基板処理方法 | |
| JP4664868B2 (ja) | 半導体製造装置の障害対処システム | |
| JPH07106215A (ja) | 半導体製造装置における障害処理方法 | |
| JP3544262B2 (ja) | 基板処理装置 | |
| JP2008098670A (ja) | 半導体製造装置の障害対処システム | |
| JPH1116983A (ja) | 基板処理装置および基板処理装置における搬送制御方法 | |
| JPH07281171A (ja) | カラーフィルタ製造装置 | |
| US20230152716A1 (en) | Substrate processing apparatus and substrate processing method | |
| JP2000332080A (ja) | 被処理物の製造方法と製造装置 | |
| JPH1154590A (ja) | 基板搬送制御方法 | |
| JPH09153438A (ja) | 着工管理方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090330 |
|
| LAPS | Cancellation because of no payment of annual fees |