JP2020534677A - 基板のルーティング及びスループットのモデリング - Google Patents

基板のルーティング及びスループットのモデリング Download PDF

Info

Publication number
JP2020534677A
JP2020534677A JP2020514528A JP2020514528A JP2020534677A JP 2020534677 A JP2020534677 A JP 2020534677A JP 2020514528 A JP2020514528 A JP 2020514528A JP 2020514528 A JP2020514528 A JP 2020514528A JP 2020534677 A JP2020534677 A JP 2020534677A
Authority
JP
Japan
Prior art keywords
processing
batch
substrate
semiconductor substrate
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020514528A
Other languages
English (en)
Other versions
JP7235729B2 (ja
Inventor
シャム サンダー エマニ，
シャム サンダー エマニ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020534677A publication Critical patent/JP2020534677A/ja
Application granted granted Critical
Publication of JP7235729B2 publication Critical patent/JP7235729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32247—Real time scheduler
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/42—Servomotor, servo controller kind till VSS
    • G05B2219/42155—Model
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本書に開示の実施形態は概して、統合基板処理システム内における基板処理シーケンスをスケジューリングするための方法、システム、及び非一過性コンピュータ可読媒体に関する。クライアントデバイスは、処理される基板のバッチ内の各基板に処理シーケンスを割り当てる。クライアントデバイスは、統合基板処理システム内の各処理チャンバについて、処理シーケンスの各処理に処理チャンバを割り当てる。クライアントデバイスは、基板のバッチの処理モデルを生成する。処理モデルは、各処理チャンバ内における各基板に対する開始時間を定義する。クライアントデバイスは、処理モデルに基づいて半導体基板のバッチのためのタイムテーブルを生成する。クライアントデバイスは、基板のバッチをタイムテーブルに従って処理する。【選択図】図５

Description

［０００１］本開示の実施形態は概して、統合処理システムにおいて基板を移送するための装置及び方法に関する。より具体的には、本開示の実施形態は、統合処理システム内の基板のルーティング及びスループットを改善するソフトウェアシーケンサを有する統合基板処理システムに関する。
［０００２］半導体処理では、多くの処理ステップを有する特定の処理方策を使用して、半導体基板上にマルチレイヤの特徴が製造される。半導体基板の処理においては、処理環境（例：制御環境）から基板を取り除くことなく処理シーケンスを実施するために、幾つかの処理チャンバを統合するクラスタツールが一般に使用される。処理シーケンスは一般に、クラスタツールの１又は複数の処理チャンバにおいて完了するデバイス製造ステップ、又は処理方策ステップのシーケンスとして定義される。処理シーケンスは一般に、様々な基板の電子デバイス製造処理ステップを含み得る。
［０００３］クラスタツールは、基板を異なる位置へ移動させて、ユーザ入力に基づいて基板に処理を実行する役割を果たすシーケンサを含み得る。シーケンサは、基板の移動を改善するように構成され、これにより、より高いスループットが達成され得る。クラスタツールにおいて基板を移送する間、シーケンサは、処理エンジニア又はユーザによって指定された全ての制約が満たされたかも確かめる。従来の方法はヒューリスティックである、すなわち、各製品はトポロジーを取り扱うカスタムソフトウェアコード及びクラスタツールに見られ得る最も一般的なスタットで書き込まれている。この方法に伴う課題は、新たな製品のためにこのコードを書き込むのに時間がかかり、また安定させるのにも長時間かかることである。
［０００４］したがって、統合処理システム内の基板のルーティング及びスループットを改善するソフトウェアシーケンサが引き続き必要である。
［０００５］本書に開示の実施形態は概して、統合基板処理システムにおける基板処理シーケンスをスケジューリングするための方法、システム、及び非一過性コンピュータ可読媒体に関する。クライアントデバイスは、処理される基板のバッチ内の各基板に処理シーケンスを割り当てる。クライアントデバイスは、統合基板処理システム内の各処理チャンバについて、処理シーケンスの各処理に処理チャンバを割り当てる。クライアントデバイスは、基板のバッチの処理モデルを生成する。処理モデルは、各処理チャンバ内における各基板に対する開始時間を定義する。クライアントデバイスは、処理モデルに基づいて基板のバッチのためのタイムテーブルを生成する。クライアントデバイスは、タイムテーブルに従って基板のバッチを処理する。
［０００６］上述した本発明の特徴を詳細に理解できるように、上記に要約した本発明を、一部が添付の図面に例示されている実施形態を参照しながら、より具体的に説明する。しかし、添付の図面は本発明の典型的な実施形態のみを示すものであり、したがって、実施形態の範囲を限定するものと見なすべきではなく、本発明は他の等しく有効な実施形態も許容しうることに留意されたい。
本書に開示の一実施形態に係る、基板処理のためのクラスタツールを示す概略図である。 本書に開示の一実施形態に係る、統合クラスタツールのための処理シーケンスの一実施形態のフロー図である。 本書に開示の一実施形態に係る、演算環境を示す図である。 本書に開示の一実施形態に係る、クラスタツールにおいて基板を処理するためのスケジュールを生成する方法のフロー図である。 本書に開示の一実施形態に係る、クラスタツールにおいて基板を処理するためのスケジュールを生成する方法のフロー図である。 本書に開示の一実施形態に係る、演算プラットフォームを示す図である。
［００１３］理解しやすくするため、可能な場合は図面に共通の同一要素を記号表示するのに同一の参照番号が使われている。追加の記載なしに他の実施形態に一実施形態の要素及び特徴を有益に組み込むことは可能であると考えられる。
［００１４］しかしながら、本発明は他の等しく有効な実施形態も許容し得ることから、添付の図面は、本発明の典型的な実施形態のみを例示しており、したがって、本発明の範囲を限定すると見なすべきではないことに留意されたい。
［００１５］本書に記載の本開示の実施形態は概して、基板処理シーケンスに関する。図１は、本開示の一実施形態に係る、基板処理用のクラスタツール１００を概略的に示す。本書に記載の方法は、処理シーケンスを実施するように構成された他のツールにおいて実施され得ると考えられる。例えば、図１に具体化されたクラスタツール１００は、カリフォルニア州サンタクララのアプライドマテリアルズ社から市販されているＥｎｄｕｒａ（登録商標）クラスタツールである。
［００１６］クラスタツール１００は、真空気密処理プラットフォーム１０１とファクトリインターフェース１０２とを含む。プラットフォーム１０１は、真空基板移送チャンバ１０３、１０４に連結された、複数の処理チャンバ１１０、１０８、１１４、１１２、１１８、１１６、及び少なくとも１つのロードロックチャンバ１２０を備える。ファクトリインターフェース１０２は、ロードロックチャンバ１２０によって移送チャンバ１０４に連結される。
［００１７］一実施形態では、ファクトリインターフェース１０２は、少なくとも１つのドッキングステーション、少なくとも１つの基板移送ロボット１３８、及び少なくとも１つの基板アライナ１４０を備える。ドッキングステーションは、１又は複数の前方開口型統一ポッド１２８（ＦＯＵＰ）を受け入れるように構成される。図１の実施形態には２つのＦＯＵＰ１２８Ａ、１２８Ｂが示されている。基板移送ロボット１３８は、基板をファクトリインターフェース１０２からロードロックチャンバ１２０に移送するように構成される。
［００１８］ロードロックチャンバ１２０は、ファクトリインターフェース１０２に連結された第１のポートと、第１の移送チャンバ１０４に連結された第２のポートとを有する。ロードロックチャンバ１２０は、必要に応じてチャンバ１２０をポンプダウン及び通気する圧力制御システムに連結され、移送チャンバ１０４の真空環境とファクトリインターフェース１０２の実質的な周囲（例えば大気）環境との間の基板の通過を促進する。
［００１９］第１の移送チャンバ１０４及び第２の移送チャンバ１０３には、それぞれ第１のロボット１０７及び第２のロボット１０５が配置される。ロボット１０５、１０７間の基板の移送を容易にするために、２つの基板移送プラットフォーム１０６Ａ、１０６Ｂが移送チャンバ１０４に配置される。プラットフォーム１０６Ａ、１０６Ｂは、移送チャンバ１０３、１０４に対して開いているか、移送チャンバ１０３、１０４から選択的に絶縁（すなわち、密閉）され、移送チャンバ１０３、１０４のそれぞれにおいて異なる動作圧力の維持が可能になる。
［００２０］第１の移送チャンバ１０４に配置されたロボット１０７は、ロードロックチャンバ１２０と、処理チャンバ１１６、１１８と、基板移送プラットフォーム１０６Ａ、１０６Ｂとの間で基板を移送することができる。第２の移送チャンバ１０３に配置されたロボット１０５は、基板移送プラットフォーム１０６Ａ、１０６Ｂと処理チャンバ１１２、１１４、１１０、１０８との間で基板を移送することができる。
［００２１］図２に、上述のクラスタツール１００等の統合クラスタツールにおいて基板上に誘電体層を堆積させるための処理シーケンス２００の一実施形態のフロー図を示す。処理シーケンス２００は、ブロック２０２で開始し、基板がクラスタツールに配置される。
［００２２］ブロック２０４において、誘電体層が基板上に堆積される。誘電体層は金属酸化物であってよく、ＡＬＤ処理、ＭＯＣＶＤ処理、従来のＣＶＤ処理、又はＰＶＤ処理によって堆積され得る。堆積処理に続いて、基板は、ブロック２０６において、堆積後アニール（ＰＤＡ）処理に暴露され得る。ＰＤＡ処理は、カリフォルニア州サンタクララのアプライドマテリアルズ社から市販されているＲａｄｉａｎｃｅ（登録商標）ＲＴＰチャンバ等の急速アニールチャンバで実施され得る。
［００２３］ブロック２０８において、誘電体層が不活性プラズマ処理に暴露されて誘電体材料が高密度化され、それによりプラズマ処理層が形成される。不活性プラズマ処理は、不活性ガスを分離プラズマ窒化（ＤＰＮ）チャンバに流すことによって実施される、分離不活性ガスプラズマ処理を含み得る。
［００２４］ブロック２１０において、基板上に配置されたプラズマ処理層が熱アニール処理に暴露される。ブロック２１２において、ゲート電極層がアニールされた誘電体層の上に堆積される。ゲート電極層は、多結晶シリコン、アモルファスシリコン、又は、例えばＬＰＣＶＤチャンバを使用して堆積されたその他の適切な材料であってよい。
［００２５］本開示の方法は、クラスタツール１００等のクラスタツールにおいて基板を移送する改善された方法を達成する処理スケジュールを決定することに関する。例えば、本開示の方法は、図２に関連して上記で説明した方法の改善されたスケジューリングを達成する処理スケジュールを提供する。
［００２６］図１に戻って参照すると、クラスタツール１００は、コントローラ１９０と通信することができる。コントローラ１９０は、クラスタツール１００内の各基板処理チャンバ１０８、１１０、１１２、１１４、１１６、及び１１８の処理パラメータの制御を支援するコントローラであってよい。さらに、コントローラ１９０は、クラスタツール１００において処理される基板の順序付け及びスケジューリングを支援し得る。
［００２７］図３に、一実施形態に係る演算環境３００を示す。演算環境３００は、コントローラ１９０と、クライアントデバイス３０２とを含む。コントローラ１９０は、ネットワーク３０５を介してクライアントデバイス３０２と通信する。図１に関連して上述したように、コントローラ１９０はクラスタツール１００と共に使用される。
［００２８］クライアントデバイス３０２は、ネットワーク３０５を介してコントローラ１９０と通信する。例えば、クライアントデバイス３０２は、クラスタツール１００において処理される基板のバッチの処理スケジュールを生成し得る。例えば、ユーザは、クライアントデバイス３０２に、基板が異なる段階で進入する可能性のある処理チャンバと、各チャンバで実行される処理を記述するシーケンス方策を提供し得る。クライアントデバイス３０２は次に、基板をより短時間で処理できるように、基板移動のためのスケジュールを生成する。例えば、クライアントデバイス３０２は、クラスタツールの数学モデルを作成し、クラスタツール内で基板を移送する改善された方法のソリューションを提供し、またクラスタツールの定義されたすべての制約を満たすように、モデルを最適化する。クライアントデバイス３０２は次に、基板処理スケジュールと命令をコントローラ１９０に移送する。
［００２９］図４は、一実施形態に係る、クラスタツールにおいて基板を処理するためのスケジュールを生成する方法４００のフロー図である。例えば、方法４００は、図１に関連して上述したクラスタツール１００で実施され得る。他の例では、方法４００は、他の市販のクラスタツールで実施され得る。
［００３０］方法４００はブロック４０２において開始される。ブロック４０２において、基板のバッチ内の各基板のシーケンスが定義される。一実施形態では、クライアントデバイス３０２は、ユーザから各基板のシーケンスを受信する。例えば、ユーザは、処理シーケンス：進入、堆積、アニール、エッチング、アニール、堆積、退出を定義し得る。数学的には、基板の第１のバッチは｛Ｗｉ｝として定義され得る。ここで、ｉは１〜ｎの範囲である。図４で説明する例において、各基板Ｗｉは同じステップのシーケンスを経る。シーケンスのステップは、｛ｓｉ｝として数学的に表され得て、ここで、ｉは１〜ｎの範囲である。したがって、各基板Ｗｉはブロック４０２で定義されたシーケンスの各ステップｓｉを経る。
［００３１］ブロック４０４において、クライアントデバイス３０２は、処理シーケンスの各ステップについて各基板に処理チャンバを割り当てる。例えば、図１を参照すると、適切なチャンバは、チャンバ１０８、１１０、１１２、１１４、１１６、及び１１８から選択され、ブロック４０２において上記で定義された処理シーケンスを促進し得る。特定の例では、チャンバ１１６、１１８は、化学気相堆積（ＣＶＤ）チャンバであってよい。チャンバ１０８、１１４は、分離プラズマ窒化（ＤＰＮ）チャンバであってよい。チャンバ１１０、１１２は、急速熱処理（ＲＴＰ）チャンバであってよい。１つ以上の冷却チャンバが、基板移送プラットフォーム１０６Ａ、１０６Ｂの上方に配置され得る。したがって、クラスタツール１００内の配置を決定する際に、クライアントデバイス３０２は、処理シーケンスの各処理ステップ及びステップ間の移行に、チャンバ、ロードロック、及びロボットを割り当て得る。
［００３２］ブロック４０６において、クライアントデバイス３０２は、基板のバッチの処理モデルを生成する。クライアントデバイス３０２は、ブロック４０４において上述した処理チャンバの割り当てに基づいて処理モデルを生成し得る。一般に、各基板Ｗｘはある時間Ｔｘから開始する。各シーケンスステップの処理時間ｓｉは、Ｄｓとして定義され、ここでｓは、シーケンスのステップ番号である。例えば、Ｄ３は、シーケンスステップｓ３の処理時間である。一般に、基板は処理チャンバでの処理が終了した後に、その処理チャンバで待機する場合がある。待機時間はＱｘｓとして定義され、ここで、ｘは基板番号、ｓはシーケンスステップ番号である。例えば、Ｑ２１は、シーケンスステップｓ１での基板Ｗ２の待機時間として解釈される。先行の定義を仮定すると、基板Ｗ１はＴｘ＋Ｄ１＋Ｑ１１に等しい時間にステップｓ１を開始する。総括すると、基板Ｗ１は、次の式に等しい時間に任意のステップｓｉを開始する。
Figure 2020534677
［００３３］ブロック４０６は、サブブロック４０８を含む。サブブロック４０８において、クラスタツール１００内の各処理チャンバに対して、クライアントデバイス３０２はシーケンス制約を定義する。シーケンス制約は、基板のバッチ内の全基板を処理するのにかかる時間を短縮する、又は最終的に最小化する目的を支援する。直感的には、これは、コントローラ１９０が可能な限り迅速にクラスタツール１００に基板を送り、クラスタツール１００から基板を取り出すことを意味する。そのために、クライアントデバイス３０２は、処理モデルを生成するために線形最適化の原理を活用する。
［００３４］線形最適化は、要件が線形関係で表される数学モデルで「最良の」結果（例えば、最短の処理時間）を達成する方法である。数学的に、これは以下のように表され得る。
［００３５］最小化：
Figure 2020534677
［００３６］条件：
Figure 2020534677
［００３７］ここで、Ｘｉは変数
Figure 2020534677
である。
［００３８］この原理を上記に適用し、クライアントデバイスは次のように最小化する。
Figure 2020534677
［００３９］ここで、Ａｉ、Ｂｊは、それぞれ開始時間変数Ｔｉ及び待機時間Ｑｊｋに適用され得る重みである。例えば、重みは、半導体製造処理の追加機能を対象とし得る。一実施形態では、処理チャンバ内の基板の処理が終了した後に実行される洗浄処理に応じて、重みが調整され得る。別の実施形態では、クラスタツール１００全体にわたる「ダミー」基板の動きに応じて重みが調整され得る。別の実施形態では、ロボットがシングルブレードロボットであるかデュアルブレードロボットであるかに応じて、重みが調整され得る。別の実施形態では、処理チャンバがバッチ処理チャンバである、すなわち処理チャンバが２つ以上の基板を一度に処理できることに応じて、重みが調整され得る。さらに別の実施形態では、基板が特定の処理チャンバに再進入することを必要とする基板処理シーケンスに応じて、重みが調整され得る。
［００４０］一般に、制約は、前の基板の処理が完了するまで所定の基板が所定の処理チャンバに入ることができないとして定義され得る。数学的には、シーケンスステップｓｓにおいて同じ処理チャンバを使用する２つの基板Ｗｘ、Ｗｙがあると仮定する。Ｗｘは、Ｗｙの前にチャンバに到達する。したがって、Ｗｙの開始時間は、Ｗｘの開始時間＋ステップｓｓの持続時間＋ステップｓｓ後のＷｘの待機時間を超えたものとなる。開始時間のブロック４０４における定義を使用すると、制約は次のように表され得る。
Figure 2020534677
［００４１］従って、
Figure 2020534677
は、シーケンスステップにおいて使用される各処理チャンバ及び連続するすべての基板ペアに対して、すなわち、各（ｘ、ｙ）に対して
Figure 2020534677
を条件として最小化され、ここで、Ｗｘ、Ｗｙは、シーケンスステップｓｓにおいて同じ処理チャンバを連続して使用する。
［００４２］したがって、クライアントデバイス１０８は、すべてのシーケンス制約に基づいて、バッチ内のすべての基板の処理モデルを同時に生成する。クライアントデバイス３０２は、各基板に同じ処理シーケンスが割り当てられているため、処理モデルを一度に生成することができる。
［００４３］ブロック４１０において、クライアントデバイス３０２は、ブロック２０６において生成されたモデルに基づいて、基板のバッチのためのタイムテーブルを生成する。例えば、タイムテーブルは、各基板の開始時間Ｔｘ及び各処理チャンバにおける基板処理の順序を含む。
［００４４］ブロック４１２において、オプションとして、クライアントデバイス３０２は、タイムテーブルをコントローラ１９０に送信する。クライアントデバイス３０２とコントローラが同じものである実施形態では、クライアントデバイス３０２は、タイムテーブルを送信する必要はない。ブロック４１４において、クライアントデバイス３０２（又はコントローラ１９０）は、タイムテーブルに基づいて基板処理を開始する。
［００４５］図５は、一実施形態に係る、クラスタツールにおいて基板を処理するためのスケジュールを生成する方法５００のフロー図である。例えば、方法５００は、図１に関連して上述したクラスタツール１００で実施され得る。他の例では、方法５００は、他の市販のクラスタツールで実施され得る。図５で説明した例では、すべての基板Ｗｉが同じステップのシーケンスを経るわけではない。
［００４６］方法５００はブロック５０２において開始する。ブロック５０２において、クラスタツール１００に進入する２つの基板が選択される。例えば、Ｗｘ、Ｗｙは、処理チャンバに進入するように選択される最初の２つの基板である。ブロック５０４において、クラスタツールに進入するように選択された各基板のシーケンスが定義される。一実施形態では、クライアントデバイス３０２は、ユーザから各基板のシーケンスを受信する。例えば、ユーザは、処理シーケンスを、進入、堆積、アニール、エッチング、アニール、堆積、退出のように定義し得る。シーケンス内のステップは、｛ｓｉ｝として数学的に表すことができ、ここで、ｉの範囲は１〜ｎである。したがって、Ｗｘには｛ｓｉ｝が含まれ、Ｗｙにはステップのセット｛ｓｊ｝が含まれるため、｛ｓｉ｝の要素は｛ｓｊ｝の要素と等しくない。
［００４７］ブロック５０６において、クライアントデバイス３０２は、処理シーケンス内の各ステップにおいてクラスタツール１００に進入する各基板に処理チャンバを割り当てる。例えば、図１を参照すると、適切なチャンバは、ブロック４０２において上記で定義された処理シーケンスが促進されるように、チャンバ１０８、１１０、１１２、１１４、１１６及び１１８から選択され得る。特定の例では、チャンバ１１６、１１８は化学気相堆積（ＣＶＤ）チャンバであってよく、チャンバ１０８、１１４は分離プラズマ窒化（ＤＰＮ）チャンバであってよく、チャンバ１１０、１１２は急速熱処理（ＲＴＰ）チャンバであってよい。１つ以上の冷却チャンバは、基板移送プラットフォーム１０６Ａ、１０６Ｂの上に配置され得る。したがって、Ｗｘに対し、クライアントデバイス３０２は、セット｛ｓｉ｝内の各ステップに処理チャンバを割り当て、Ｗｙに対しては、クライアントデバイス３０２は、セット｛ｓｊ｝内の各ステップに処理チャンバを割り当てる。したがって、クライアントデバイス３０２は、クラスタツール１００内の配置を決定する際に、処理シーケンス内の各処理ステップ及びＷｘ、Ｗｙのステップ間の移行に対して、チャンバ、ロードロック、及びロボットを割り当て得る。
［００４８］ブロック５０８において、クライアントデバイス３０２は、クラスタツール１００に進入するように選択されたすべての基板に対する処理チャンバの割り当てに基づいてモデルを生成する。例えば、クライアントデバイス３０２は、基板Ｗｘ、Ｗｙに対する処理チャンバの割り当てに基づいてモデルを生成する。
［００４９］ブロック５０８は、サブブロック５１０を含む。サブブロック５１０において、クライアントデバイス３０２は、クラスタツール１００内の各処理チャンバに対してシーケンス制約を定義する。シーケンス制約は、基板のバッチ内の全基板を処理するのにかかる時間を短縮する、又は最終的に最小化する目的を支援する。直感的には、これは、コントローラ１９０が可能な限り迅速にクラスタツール１００に基板を送り、クラスタツール１００から基板を取り出すことを意味する。そのため、クライアントデバイス３０２は、処理モデルを生成するために線形最適化の原理を活用する。
［００５０］例えば、クライアントデバイス３０２は、基板Ｗｘ、Ｗｙが処理シーケンス中に移動するクラスタツール１００内の各処理チャンバに対するシーケンス制約を生成する。クライアントデバイス３０２は、図４のブロック４０８に関して上述した方法に従ってシーケンス制約を生成する。
［００５１］図４に関連して上記で説明した方法と図５で説明した方法の違いは、図５では、基板のバッチ内の各基板のシーケンスが同じでないことである。したがって、クライアントデバイス３０２は、２つの基板（つまり、Ｗｘ、Ｗｙ）で開始し、バッチ内のすべての基板が追加されるまで追加の基板（例えば、Ｗｚ）を追加することにより、区分ごとに処理するためのタイムテーブルを生成する。したがって、ブロック５１２において、クライアントデバイス３０２は、解析される基板のバッチ内にいずれかの基板が残っているかどうかを決定する。解析される基板のバッチ内に基板が残っている場合、ブロック５１４において、クライアントデバイス３０２は、処理される基板のリストに基板（例えば、Ｗｚ）を追加する、すなわち、クライアントデバイス３０２は、処理される基板Ｗｘ、ＷｙにＷｚを追加する。次いで、方法５００は、基板Ｗｘ、Ｗｙ、Ｗｚの解析のためにブロック５０４に戻る。
［００５２］しかしながら、ブロック５１２において、クライアントデバイス３０２が、基板のバッチ内に基板が残っていないと決定した場合、ブロック５１６において、クライアントデバイス３０２は、ブロック５０８において生成されたモデルに基づいて、基板のバッチのためのタイムテーブルを生成する。例えば、タイムテーブルには、各基板の開始時間Ｔｘ、及び各処理チャンバにおける基板処理の順序が含まれる。
［００５３］ブロック５１８において、オプションとして、クライアントデバイス３０２は、タイムテーブルをコントローラ１９０に送信する。クライアントデバイス３０２とコントローラが同じものである実施形態では、クライアントデバイス３０２は、タイムテーブルを送信する必要はない。ブロック５２０において、クライアントデバイス３０２（又はコントローラ１９０）は、タイムテーブルに基づいて基板処理を開始する。
［００５４］図６に、一実施形態に係る演算プラットフォーム６００を示す。演算プラットフォーム６００は、コントローラ１９０と、クライアントデバイス３０２とを含む。コントローラ１９０は、プロセッサ６０４、メモリ６０６、ストレージ６０８、及びネットワークインターフェース６１０を含む。いくつかの実施形態では、クライアントデバイス３０２は、それに結合された１又は複数の入出力デバイス６１４をさらに含み得る。プロセッサ６０４は、メモリ６０６に記憶されたプログラムコード６１２等のプログラミング命令を読み出して実行する。 プロセッサ６０４は、単一のプロセッサ、複数のプロセッサ、複数の処理コアを有する単一のプロセッサ等として含まれる。
［００５５］ストレージ６０８は、ディスクドライブストレージであってよい。単一のユニットとして示したが、ストレージ６０８は、固定ディスクドライブ、取外し可能なメモリカード、光ストレージ、ネットワーク接続ストレージ（ＮＡＳ）、又はストレージエリアネットワーク（ＳＡＮ）等の固定及び／又は取外し可能なストレージデバイスの組み合わせであってよい。ネットワークインターフェース６１０は、コントローラ１９０が、例えばクライアントデバイス３０２等のネットワーク６０５を介して他のコンピュータと通信することを可能にする任意の種類のネットワーク通信であり得る。
［００５６］クライアントデバイス３０２は、プロセッサ６５４、メモリ６５６、ストレージ６５８、及びネットワークインターフェース６６０を含む。いくつかの実施形態では、クライアントデバイス３０２は、それに結合された１又は複数の入出力デバイス６７２をさらに含み得る。プロセッサ６５４は、単一のプロセッサ、複数のプロセッサ、複数の処理コアを有する単一のプロセッサ等として含まれる。
［００５７］プロセッサ６５４は、タイムテーブルジェネレータ６６２及び制約ジェネレータ６６４を含み得る。制約ジェネレータ６６４は、処理シーケンスの各ステップにおいて各基板に処理チャンバを割り当て、その後、処理チャンバの割り当てに基づいてモデルを生成するように構成される。例えば、制約ジェネレータ６６４は、図４又は図５のいずれかに関連して上述した１又は複数のブロックの処理を実行するように構成され得る。タイムテーブルジェネレータ６６２は、生成された制約に基づいて処理タイムテーブルを生成するように構成される。例えば、タイムテーブルジェネレータ６６２は、図５のブロック５１８又は図４のブロック４１０に従って上述の処理を実行するように構成され得る。生成されたタイムテーブルは、ストレージ６５８に記憶され得る。例えば、タイムテーブル６７０は、ストレージ６５８にあってよい。
［００５８］メモリ６５６は、プログラムコード６６８を含む。プログラムコード６６８は、基板のバッチの処理スケジュールを生成する命令を実行するように構成される。例えば、プログラムコード６６８は、図４及び図５に関連して上述した方法を含み得る。
［００５９］上記は本書に記載の実施形態を対象とするものであるが、その基本的範囲から逸脱することなく、他の及びさらなる実施形態を考案することが可能である。例えば、本開示の態様は、ハードウェア又はソフトウェア、又はハードウェアとソフトウェアの組み合わせで実装することができる。本書に記載の一実施形態は、コンピュータシステムで使用するためのプログラム製品として実装することができる。プログラム製品の１又は複数のプログラムは、実施形態の機能（本書に記載の方法を含む）を定義し、様々なコンピュータ可読記憶媒体に含めることができる。例示的なコンピュータ可読記憶媒体には、以下が含まれるが、これらに限定されない。（ｉ）情報が永久的に記憶される書込み不能な記憶媒体（例えば、ＣＤ−ＲＯＭドライブ、フラッシュメモリ、ＲＯＭチップ、又は任意の種類のソリッドステート不揮発性半導体メモリによって読み出し可能なＣＤ−ＲＯＭディスク等のコンピュータ内の読出し専用メモリデバイス）、及び（ｉｉ）変更可能な情報が記憶される書き込み可能な記憶媒体（例えば、ディスケットドライブ又はハードディスクドライブ内のフロッピーディスク或いは任意の種類のソリッドステートランダムアクセス半導体メモリ）を含む。上記コンピュータ可読記憶媒体は、開示の実施形態の機能を指示するコンピュータ可読命令を格納しているときの本開示の実施形態である。
［００６０］前述の例は例示であり、限定するものではないことを当業者は理解するであろう。本明細書を読み、図面を研究したときに当業者に明らかな、前述の例に対するすべての置換、強化、等価物、及び改善は、本開示の真の思想及び範囲内に含まれる。したがって、以下の添付の特許請求の範囲は、これらの教示の真の思想及び範囲内にあるすべてのそのような修正、置換、及び等価物を含む。
［００６１］上記は本発明の実施形態を対象としているが、本発明の基本的な範囲から逸脱せずに、本発明の他の実施形態及び更なる実施形態を考案することが可能であり、本発明の範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. 統合基板処理システム内における半導体基板の処理シーケンスをスケジューリングする方法であって、
    処理される半導体基板のバッチ内の各半導体基板に処理シーケンスを割り当てることと、
    前記統合基板処理システム内の各処理チャンバについて、前記処理シーケンスの各処理に処理チャンバを割り当てることと、
    前記基板のバッチの処理モデルを生成することであって、前記処理モデルは、各処理チャンバ内における各基板に対する開始時間を定義する、前記基板のバッチの処理モデルを生成することと、
    前記処理モデルに基づいて前記半導体基板のバッチのためのタイムテーブルを生成することと、
    前記半導体基板のバッチを前記タイムテーブルに従って処理することと
    を含む方法。
  2. 前記処理シーケンスは、前記バッチ内の各半導体基板に対して同じである、請求項１に記載の方法。
  3. 前記処理シーケンスは、前記バッチ内の各半導体基板に対して同じではない、請求項１に記載の方法。
  4. 前記処理される半導体基板のバッチ内の各半導体基板に前記処理シーケンスを割り当てることは、
    処理される半導体基板のリストに加える第１の半導体基板と第２の半導体基板とを選択することと、
    第１の処理シーケンスを前記第１の半導体基板に割り当て、第２の処理シーケンスを前記第２の半導体基板に割り当てることと
    を含む、請求項３に記載の方法。
  5. 前記基板のバッチの前記処理モデルを生成することは、
    前記第１の半導体基板と前記第２の半導体基板の処理モデルを生成すること
    を含む、請求項４に記載の方法。
  6. 処理される前記バッチ内の追加の半導体基板を識別することと、
    前記追加の半導体基板を識別するにあたって、前記追加の半導体基板を前記処理される基板のリストに追加することと、
    前記処理される半導体基板のリストのための処理モデルを生成することと
    を更に含む、請求項５に記載の方法。
  7. 前記半導体基板のバッチの処理モデルを生成することは、
    前記統合基板処理システム内の各処理チャンバに対するシーケンス制約を定義すること
    を含む、請求項１に記載の方法。
  8. 前記半導体基板のバッチのための前記タイムテーブルは、各基板の開始時間Ｔｘと、各処理チャンバにおける基板処理の順序とを有し、
    クライアントデバイスによって前記タイムテーブルをコントローラへ送信すること
    を更に含む、請求項１に記載の方法。
  9. システムであって、
    プロセッサと、
    記憶された命令を有するメモリであって、前記命令は、前記プロセッサによって実行されると、統合基板処理システム内の半導体基板の処理シーケンスをスケジューリングするための工程を実行し、前記工程は、
    処理される半導体基板のバッチ内の各半導体基板に処理シーケンスを割り当てることと、
    前記統合基板処理システム内の各処理チャンバについて、前記処理シーケンスの各処理に処理チャンバを割り当てることと、
    前記基板のバッチの処理モデルを生成することであって、前記処理モデルは各処理チャンバ内における各基板に対する開始時間を定義する、前記基板のバッチの処理モデルを生成することと、
    前記処理モデルに基づいて前記半導体基板のバッチのためのタイムテーブルを生成することと、
    前記半導体基板のバッチを前記タイムテーブルに従って処理することと
    を含む、メモリと
    を備えるシステム。
  10. 前記処理シーケンスは、前記バッチ内の各半導体基板に対して同じである、請求項９に記載のシステム。
  11. 前記処理シーケンスは、前記バッチ内の各半導体基板に対して同じではない、請求項９に記載のシステム。
  12. 前記処理される半導体基板のバッチ内の各半導体基板に前記処理シーケンスを割り当てることは、
    処理される半導体基板のリストに加える第１の半導体基板と第２の半導体基板とを選択することと、
    第１の処理シーケンスを前記第１の半導体基板に割り当て、第２の処理シーケンスを前記第２の半導体基板に割り当てることと
    を含む、請求項１１に記載のシステム。
  13. 前記基板のバッチの前記処理モデルを生成することは、
    前記第１の半導体基板と前記第２の半導体基板の処理モデルを生成することを含む、請求項１２に記載のシステム。
  14. 処理される前記バッチ内の追加の半導体基板を識別することと、
    前記追加の半導体基板を識別するにあたって、前記追加の半導体基板を前記処理される基板のリストに追加することと、
    前記処理される半導体基板のリストのための処理モデルを生成することと
    を更に含む、請求項１３に記載のシステム。
  15. 前記半導体基板のバッチの処理モデルを生成することは、
    前記統合基板処理システム内の各処理チャンバに対するシーケンス制約を定義すること
    を含む、請求項９に記載のシステム。
JP2020514528A 2017-09-15 2018-09-12 基板のルーティング及びスループットのモデリング Active JP7235729B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/706,209 2017-09-15
US15/706,209 US10359769B2 (en) 2017-09-15 2017-09-15 Substrate routing and throughput modeling
PCT/US2018/050750 WO2019055566A1 (en) 2017-09-15 2018-09-12 SUBSTRATE ROUTING AND FLOW MODELING

Publications (2)

Publication Number Publication Date
JP2020534677A true JP2020534677A (ja) 2020-11-26
JP7235729B2 JP7235729B2 (ja) 2023-03-08

Family

ID=65720233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020514528A Active JP7235729B2 (ja) 2017-09-15 2018-09-12 基板のルーティング及びスループットのモデリング

Country Status (6)

Country Link
US (2) US10359769B2 (ja)
JP (1) JP7235729B2 (ja)
KR (1) KR102430459B1 (ja)
CN (1) CN111316416B (ja)
TW (1) TWI691822B (ja)
WO (1) WO2019055566A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling
US10698392B2 (en) 2018-06-22 2020-06-30 Applied Materials, Inc. Using graphics processing unit for substrate routing and throughput modeling
KR102247828B1 (ko) * 2018-07-23 2021-05-04 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR20210134823A (ko) * 2019-03-29 2021-11-10 램 리써치 코포레이션 기판 프로세싱 시스템들을 위한 모델 기반 스케줄링
US11385628B2 (en) 2020-06-24 2022-07-12 Applied Materials, Inc. Scheduling substrate routing and processing
US11437254B2 (en) 2020-06-24 2022-09-06 Applied Materials, Inc. Sequencer time leaping execution
US20220139740A1 (en) * 2020-11-02 2022-05-05 Applied Materials, Inc. Chamber interface for linked processing tools
US20230089092A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Machine learning platform for substrate processing
KR102587791B1 (ko) * 2021-12-30 2023-10-12 한국세라믹기술원 미세채널을 갖거나 다공성재질을 갖는 피증착물에 대한 원자층증착 시뮬레이션 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006113684A (ja) * 2004-10-12 2006-04-27 Nippon Steel Corp 処理計画作成装置、操業制御装置、処理計画作成方法、操業制御方法、コンピュータプログラム及び記録媒体
WO2006057319A1 (ja) * 2004-11-24 2006-06-01 Hitachi Kokusai Electric Inc. 基板処理装置
JP2008263177A (ja) * 2007-03-02 2008-10-30 Applied Materials Inc 集積基板処理システムのソフトウェアシーケンサー

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975740A (en) 1996-05-28 1999-11-02 Applied Materials, Inc. Apparatus, method and medium for enhancing the throughput of a wafer processing facility using a multi-slot cool down chamber and a priority transfer scheme
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US6201999B1 (en) 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
US6519498B1 (en) * 2000-03-10 2003-02-11 Applied Materials, Inc. Method and apparatus for managing scheduling in a multiple cluster tool
AU5269401A (en) 2000-05-09 2001-11-20 Tokyo Electron Limited Semiconductor manufacturing system and control method thereof
JP4248210B2 (ja) * 2002-09-24 2009-04-02 大日本スクリーン製造株式会社 基板処理装置及びそのスケジュール作成方法
JP4594800B2 (ja) * 2005-06-02 2010-12-08 東京エレクトロン株式会社 基板処理方法、基板処理プログラム及び記憶媒体
US9037279B2 (en) * 2009-09-09 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clustering for prediction models in process control and for optimal dispatching
JP5852908B2 (ja) 2011-09-16 2016-02-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
JP5738796B2 (ja) * 2012-04-11 2015-06-24 株式会社日立ハイテクノロジーズ 処理室割当設定装置及び処理室割当設定プログラム
JP6013792B2 (ja) * 2012-06-12 2016-10-25 東京エレクトロン株式会社 基板搬送方法及び基板搬送装置
JP6045946B2 (ja) * 2012-07-13 2016-12-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、プログラムおよび記録媒体
JP6105982B2 (ja) 2012-09-21 2017-03-29 株式会社Ｓｃｒｅｅｎホールディングス スケジュール作成装置、基板処理装置、スケジュール作成プログラム、スケジュール作成方法、および基板処理方法
JP6224359B2 (ja) * 2013-06-20 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
JP6282067B2 (ja) * 2013-09-11 2018-02-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のスケジュール作成方法及びそのプログラム
JP6313671B2 (ja) * 2014-06-23 2018-04-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法および基板処理装置
JP6481977B2 (ja) * 2015-01-26 2019-03-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11569138B2 (en) * 2015-06-16 2023-01-31 Kla Corporation System and method for monitoring parameters of a semiconductor factory automation system
KR102081271B1 (ko) * 2015-07-13 2020-02-25 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 및 디바이스 제조 방법
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006113684A (ja) * 2004-10-12 2006-04-27 Nippon Steel Corp 処理計画作成装置、操業制御装置、処理計画作成方法、操業制御方法、コンピュータプログラム及び記録媒体
WO2006057319A1 (ja) * 2004-11-24 2006-06-01 Hitachi Kokusai Electric Inc. 基板処理装置
JP2008263177A (ja) * 2007-03-02 2008-10-30 Applied Materials Inc 集積基板処理システムのソフトウェアシーケンサー

Also Published As

Publication number Publication date
KR20200040914A (ko) 2020-04-20
JP7235729B2 (ja) 2023-03-08
WO2019055566A1 (en) 2019-03-21
TWI691822B (zh) 2020-04-21
KR102430459B1 (ko) 2022-08-05
US20200012267A1 (en) 2020-01-09
US20190086906A1 (en) 2019-03-21
TW201923497A (zh) 2019-06-16
US10359769B2 (en) 2019-07-23
CN111316416B (zh) 2023-08-18
US10921793B2 (en) 2021-02-16
CN111316416A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
JP2020534677A (ja) 基板のルーティング及びスループットのモデリング
TWI758613B (zh) 在積體基板處理系統中排程半導體基板處理序列的方法及系統和非暫時性電腦可讀取媒體
CN108461374A (zh) 用于远程等离子体处理的室调节
TW200843012A (en) Software sequencer for integrated substrate processing system
US11424132B2 (en) Methods and apparatus for controlling contact resistance in cobalt-titanium structures
CN113366144B (zh) 金属膜的沉积
US20160103713A1 (en) Method for sequencing a plurality of tasks performed by a processing system and a processing system for implementing the same
TW202215533A (zh) 因具有由包含銅之合金構成的元件之基板處理室所產生的銅汙染之降低系統及方法
JP2007273888A (ja) 基板処理装置の制御装置，制御方法および制御プログラムを記憶した記録媒体
KR102712239B1 (ko) 탄소 막들의 원자 층 증착
JP2021190692A (ja) ボーイングを抑制するための保護側壁層を形成する方法及び装置
CN110895733B (zh) 生产调度方法及装置、半导体处理设备、存储介质
JP2022529056A (ja) 原子層堆積中の急速フラッシュパージング
WO2019236909A1 (en) Reduction of diffusion across film interfaces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220520

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220524

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220715

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220726

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221025

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221206

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230117

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20230214

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230224

R150 Certificate of patent or registration of utility model

Ref document number: 7235729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150