CN111316416A - 基板路由与产量建模 - Google Patents

基板路由与产量建模 Download PDF

Info

Publication number
CN111316416A
CN111316416A CN201880067583.6A CN201880067583A CN111316416A CN 111316416 A CN111316416 A CN 111316416A CN 201880067583 A CN201880067583 A CN 201880067583A CN 111316416 A CN111316416 A CN 111316416A
Authority
CN
China
Prior art keywords
substrates
batch
substrate
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880067583.6A
Other languages
English (en)
Other versions
CN111316416B (zh
Inventor
什亚姆·桑德·伊曼尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111316416A publication Critical patent/CN111316416A/zh
Application granted granted Critical
Publication of CN111316416B publication Critical patent/CN111316416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32247—Real time scheduler
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/42—Servomotor, servo controller kind till VSS
    • G05B2219/42155—Model
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本公开内容的实施方式大致关于用于在整合式基板处理系统中调度基板处理程序的方法、系统和非暂时性计算机可读取介质。客户端装置将处理程序分配给待处理的一批基板中的每个基板。客户端装置针对整合式基板处理系统中的每个处理腔室将处理腔室分配给处理程序中的每个处理。客户端装置为该批基板生成处理模型。处理模型定义每个处理腔室中每个基板的开始时间。客户端装置基于处理模型为该批半导体基板生成时间表。客户端装置根据时间表处理该批基板。

Description

基板路由与产量建模
技术领域
本公开内容的实施方式一般关于用于在整合式处理系统中传送基板的设备和方法。更具体言之，本公开内容的实施方式是关于具有软件排序器(sequencer)的整合式基板处理系统，该软件排序器改善整合式处理系统中的基板路由(routing)和产量。
背景技术
在半导体处理中，使用具有许多处理步骤的特定处理配方在半导体基板上制造多层特征。通常在处理半导体基板中使用集群工具，该集群工具整合有多个处理腔室以执行处理程序而无需从处理环境(如，受控环境)移除基板。处理程序一般被定义为在集群工具中的一个或多个处理腔室中完成的元件制造步骤或处理配方步骤的程序。处理程序一般可含有各种基板电子元件制造处理步骤。
集群工具可包括排序器，该排序器负责将基板移动到不同的位置，且基于使用者的输入在基板上运行处理。排序器被配置为改善基板移动，使得可以实现更大的产量。在集群工具中传送基板时，排序器还确保处理工程师或使用者指定的所有约束(constraint)被满足。传统方法是探索式的(heuristic)，即，每个产品以自定义软件代码编写，该代码处理拓扑以及集群工具可以找到的最常见的统计资料。这种方法的问题在于为新产品编写这种代码是耗时的，且还需要很长时间才能稳定下来。
因此，对于改善整合式处理系统中基板路由和产量的软件排序器有持续的需求。
发明内容
本公开内容的实施方式一般关于用于在整合式基板处理系统中调度基板处理程序的方法、系统和非暂时性计算机可读取介质。客户端装置将处理程序分配给待处理的一批基板中的每个基板。针对整合式基板处理系统中的每个处理腔室，客户端装置将处理腔室分配给处理程序中的每个处理。客户端装置为该批基板生成处理模型。处理模型定义每个处理腔室中每个基板的开始时间。客户端装置基于处理模型为该批基板生成时间表。客户端装置根据时间表处理该批基板。
附图说明
为了能够更详细地理解本发明的上述特征的方式，可以通过参考实施方式来获得已简要概述于前的本发明的更详细的描述，实施方式中的一些绘示于附图中。然而，值得注意的是，附图仅绘示了本发明的典型实施方式，而由于本发明可允许其他等效的实施方式，因此附图并不会视为对本公开内容的范围的限制。
图1示意性地绘示了根据本文所公开的一个实施方式的用于基板处理的集群工具。
图2是根据本文所公开的一个实施方式的用于整合式集群工具的处理程序的一个实施方式的流程图。
图3绘示根据本文所公开的一个实施方式的计算环境。
图4是根据本文所公开的一个实施方式的为处理集群工具中的基板生成调度程序的方法的流程图。
图5是根据本文所公开的一个实施方式的为处理集群工具中的基板生成调度程序的方法的流程图。
图6绘示根据本文所公开的一个实施方式的计算平台。
为便于理解，在可能的情况下，使用相同的附图标记代表附图中相同的元件。可以预期的是一个实施方式中的元件与特征可有利地用于其他实施方式中而无需赘述。
然而，值得注意的是，附图仅绘示了本发明的典型实施方式，而由于本发明可允许其他等效之实施方式，因此附图并不会视为对本工内容的范围的限制。
具体实施方式
本文描述的本公开内容的实施方式一般系关于基板处理程序。图1示意性地绘示根据本公开内容的一个实施方式的用于基板处理的集群工具100。可以预期，本文所述的方法可在被配置为执行处理程序的其他工具中实践。例如，体现在图1中的集群工具100是可在美国加州圣克拉拉应用材料公司商购取得的
Figure BDA0002453664380000031
集群工具。
集群工具100包括真空密封处理平台101和工厂接口102。平台101包括多个处理腔室110、108、114、112、118、116和至少一个装载锁定腔室120，这些腔室耦接到真空基板传送腔室103、104。工厂接口102经由装载锁定腔室120耦接到传送腔室104。
在一个实施方式中，工厂接口102包括至少一个对接站、至少一个基板传送机器人138和至少一个基板对准器140。对接站经配置以接收一个或多个前开式标准舱128(FOUP)。在图1的实施方式中绘示两个FOUP 128A、128B。基板传送机器人138被配置为将基板从工厂接口102传送到装载锁定腔室120。
装载锁定腔室120具有耦接至工厂接口102的第一端口和耦接到第一传送腔室104的第二端口。装载锁定腔室120耦接到压力控制系统，压力控制系统根据需要抽空腔室120并使腔室120通风，以促进在传送腔室104的真空环境和工厂接口102的实质周围(如大气)环境之间传送基板。
第一传送腔室104和第二传送腔室103分别具有设置在其中的第一机器人107和第二机器人105。两个基板传送平台106A、106B设置在传送腔室104中，以便于在机器人105、107之间传送基板。平台106A、106B两者之一可以向传送腔室103、104开放或者可以选择性地与传送腔室103、104隔离(即，密封)，以允许在传送腔室103、104的各者中保持不同的操作压力。
设置在第一传送腔室104中的机器人107能够在装载锁定腔室120、处理腔室116、118和基板传送平台106A、106B之间传送基板。设置在第二传送腔室103中的机器人105能够在基板传送平台106A、106B与处理腔室112、114、110、108之间传送基板。
图2绘示用于在整合式集群工具(如上述集群工具100)中的基板上沉积介电层的处理程序200的一个实施方式的流程图。处理程序200于方框202开始，在方框202中将基板定位在集群工具中。
在方框204，将介电层沉积在基板上。介电层可以是金属氧化物，且可通过ALD处理、MOCVD处理、习知CVD处理或PVD处理沉积。在沉积处理之后，在方框206，基板可被暴露于后沉积退火(PDA)处理。PDA处理可在快速退火腔室中执行，如可自美国加州圣克拉拉应用材料公司商购取得的
Figure BDA0002453664380000041
RTP腔室。
在方框208，将介电层暴露于惰性等离子体处理以使介电材料致密化，从而形成等离子体处理层。惰性等离子体处理可包括通过使惰性气体流入去耦等离子体氮化(decoupled plasma nitridation,DPN)腔室来执行的去耦惰性气体等离子体处理。
在方框210，将设置在基板上的经等离子体处理的层暴露于热退火处理。在方框212，在经退火的介电层上沉积栅电极层。栅电极层可以是多晶硅、非晶硅或其他例如使用LPCVD腔室沉积的合适材料。
本公开内容的方法关于确定一种处理调度程序，该处理调度程序实现在集群工具(如集群工具100)中传送基板的改进方法。例如，本公开内容的方法提供一种处理调度程序，该处理调度程序实现上面结合图2所讨论的方法的改进调度程序。
参考回图1，集群工具100可与控制器190通信。控制器190可以是有助于控制集群工具100中的各基板处理腔室108、110、112、114、116和118的处理参数的控制器。另外，控制器190可帮助集群工具100中待处理的基板排序和调度。
图3绘示根据一个实施方式的计算环境300。计算环境300包括控制器190和客户端装置302。控制器190通过网络305与客户端装置302通信。如上面结合图1所讨论的，控制器190与集群工具100一起使用。
客户端装置302通过网络305与控制器190通信。例如，客户端装置302可为集群工具100中待处理的一批基板生成处理调度程序。例如，使用者可向客户端装置302提供程序配方，该程序配方描述基板在不同阶段将进行到哪些可能的处理腔室以及要在每个腔室中运行的处理。然后，客户端装置302生成用于基板移动的调度程序，使得可以在更短的持续时间内处理基板。例如，客户端装置302生成集群工具的数学模型，然后最佳化该模型以提供集群工具内传输基板的改进方式的解决方案，以及满足集群工具的所有定义的约束。然后，客户端装置302将基板处理调度程序和指令传送到控制器190。
图4是根据一个实施方式生成针对处理集群工具中的基板的调度程序的方法400的流程图。例如，方法400可在上面结合图1讨论的集群工具100上实践。在其他实例中，方法400可在其他可商购取得的集群工具上实践。
方法400于方框402开始。在方框402，为一批基板中的每个基板定义程序。在一个实施方式中，客户端装置302从使用者处接收针对每个基板的程序。例如，使用者可以将处理程序定义为：进入、沉积、退火、蚀刻、退火、沉积、退出。在数学上，第一批基板可定义为{Wi}，其中i的范围从1到n。对于图4中讨论的实例，每个基板Wi经历相同的步骤程序。程序中的步骤可以以数学表示为{si}，其中i的范围从1到n。因此，每个基板Wi经历在方框402中定义的程序中的每个步骤Si。
在方框404，客户端装置302针对处理程序中的每个步骤将处理腔室分配给每个基板。例如，参考图1，可以从腔室108、110、112、114、116和118中选择合适的腔室，以促进在方框402中定义的上述处理程序。在特定实例中，腔室116、118可以是化学气相沉积(CVD)腔室；腔室108、114可以是去耦等离子体氮化(DPN)腔室；腔室110、112可以是快速热处理(RTP)腔室。一个或多个冷却腔室可以位于基板传送平台106A、106B上方。因此，一旦确定了集群工具100中的布置时，客户端装置302可以针对处理程序中的每个处理步骤以及步骤之间的过渡来分配腔室、装载锁定和机器人。
在方框406，客户端装置302为该批基板生成处理模型。客户端装置302可基于上面在方框404讨论的处理腔室的分配来生成处理模型。一般来说，每个基板Wx在时间Tx开始。每个程序步骤Si的处理持续时间被定义为Ds，其中s是程序步骤编号。例如，D3是程序步骤S3的处理时间。一般来说，在处理腔室中已经完成的处理之后，基板可在处理腔室中等待。等待时间定义为Qxs，其中x是基板编号，s是程序步骤编号。例如，Q21解释为处于程序步骤S1的基板W2的等待时间。鉴于前述定义，基板W1在等于Tx+D1+Q11.的时间时开始步骤S1。概括而言，基板W1会在等于
Figure BDA0002453664380000051
的时间开始任何步骤Si。
方框406包括子方框408。在子方框408，对于集群工具100中的每个处理腔室，客户端装置302定义程序约束。程序约束有助于减少或最终最小化处理该批基板中的所有基板所花费的时间。直观地来说，这将意味着控制器190会尽可能快地将基板发送到集群工具100中，以及从集群工具100取回基板。为此，客户端装置302利用线性优化原理来生成处理模型。
线性优化是在数学模型中实现“最佳”结果(如，最短处理时间)的方法，其要求由线性关系表示。在数学上，这可表示为：
最小化：
Figure BDA0002453664380000061
受限于：
A11X1+A12X2+A13X3+...≤B1
A21X1+A22X2+A23X3+...≤B2
…
Am1X1+Am2X2+Am3X3+...≤Bm
其中Xi是变量，
Figure BDA0002453664380000062
及
Figure BDA0002453664380000063
将此原理应用于上述，客户端装置最小化：
Figure BDA0002453664380000064
其中Ai、Bj是可分别应用于开始时间变量Ti和等待时间Qjk的权重。例如，该等权重可涉及半导体制造处理的附加特征。在一个实施方式中，可响应于在处理腔室中完成基板处理之后待进行的清洁处理来调整该权重。在另一个实施方式中，可响应于整个集群工具100中的“虚拟(dummy)”基板移动来调整该权重。在另一个实施方式中，可响应于机器人是单叶片机器人还是双叶片机器人来调整该权重。在另一个实施方式中，可响应于处理腔室是批处理腔室(即，处理腔室能够一次处理两个或更多个基板)来调整该权重。在又一个实施方式中，可响应于需要使基板重新进到某个处理腔室的基板处理程序来调整该权重。
一般来说，约束可定义为给定的基板不能进入给定的处理腔室，直到前一个基板处理完成。数学上，假设有两个基板Wx、Wy在程序步骤Ss使用相同的处理腔室。Wx在Wy之前到达腔室。因此，Wy的开始时间大于Wx的开始时间+步骤Ss的持续时间+步骤Ss之后Wx的等待时间。使用开始时间的方框404中的定义，约束可表示为：
Figure BDA0002453664380000071
因此，针对程序步骤中使用的每个处理腔室以及每个连续基板对(即，针对每个(x,y)，其中Wx、Wy在程序步骤Ss连续地使用相同的处理腔室)，基于
Figure BDA0002453664380000072
来使
Figure BDA0002453664380000073
Figure BDA0002453664380000074
经最小化。
因此，客户端装置108基于所有程序约束同时为该批中的所有基板生成处理模型。因为每个基板被分配给相同的处理程序，所以客户端装置302能够立刻生成处理模型。
在方框410，客户端装置302基于方框206中生成的模型生成该批基板的时间表。例如，时间表包括每个基板的开始时间Tx，以及每个处理腔室的基板处理的顺序。
在方框412，可选地，客户端装置302将时间表发送到控制器190。在客户端装置302和控制器是同一个的实施方式中，客户端装置302不需要发送时间表。在方框414，客户端装置302(或控制器190)基于时间表开始基板处理。
图5是根据一个实施方式为处理集群工具中的基板生成调度程序的方法500的流程图。例如，方法500可在上面结合图1讨论的集群工具100上实践。在其他实例中，方法500可在其他可商购取得的集群工具上实践。对于图5中讨论的实例，不是所有基板Wi经历相同的步骤程序。
方法500于方框502开始。在方框502处，选择两个基板以进入集群工具100。例如，Wx、Wy是被选择为进入处理腔室的前两个基板。在方框504，定义被选择为进入集群工具的每个基板的程序。在一个实施方式中，客户端装置302从使用者接收每个基板的程序。例如，使用者可以将处理程序定义为：进入、沉积、退火、蚀刻、退火、沉积、退出。程序中的步骤可以以数学表示为{si}，其中i的范围从1到n。因此，Wx包括{si}，以及Wy包括步骤{sj}的集合，使得{si}的元素不等于{sj}的元素。
在方框506，客户端装置302针对处理程序中的每个步骤将处理腔室分配给进入集群工具100的每个基板。例如，参考图1，可以从腔室108、110、112、114、116和118中选择合适的腔室，以促进于在方框402定义的上述处理程序。在特定实例中，腔室116、118可以是化学气相沉积(CVD)腔室；腔室108、114可以是去耦等离子体氮化(DPN)腔室；腔室110、112可以是快速热处理(RTP)腔室。一个或多个冷却腔室可以位于基板传送平台106A、106B上方。因此，对于Wx，客户端装置302将处理腔室分配给该组{si}中的每个步骤，以及对于Wy，客户端装置302将处理腔室分配给该组{sj}中的每个步骤。因此，一旦决定了集群工具100中的布置时，客户端装置302可以针对处理程序中的每个处理步骤以及对于Wx、Wy步骤之间的过渡来分配腔室、装载锁定和机器人。
在方框508，客户端装置302基于为被选择为进入集群工具100的所有基板的处理腔室分配来生成模型。例如，客户端装置302基于针对基板Wx、Wy的处理腔室分配来生成模型。
方框508包括子方框510。在子方框510，对于集群工具100中的每个处理腔室，客户端装置302定义程序约束。程序约束有助于减少或最终最小化处理该批基板中的所有基板所花费的时间。直观地来说，这将意味着控制器190会尽可能快地将基板发送到集群工具100中，以及从集群工具100取回基板。为此，客户端装置302利用线性优化原理来生成处理模型。
例如，客户端装置302针对基板Wx、Wy将在其处理程序期间会移动到的集群工具100中的每个处理腔室来生成程序约束。客户端装置302根据上面结合图4的方框408讨论的方法生成程序约束。
上面结合图4讨论的方法和图5中讨论的方法之间的区别在于，在图5中，该批基板中每个基板的程序(sequence)不相同。因此，客户端装置302以从两个基板(即Wx、Wy)开始并添加额外的基板(如Wz)直到该批中的所有基板都被加入的方式来生成用于分段处理的时间表。因此，在方框512，客户端装置302确定该批基板是否有剩下待分析的任何基板。如果在该批基板有剩下待分析的任何基板，则在方框514，客户端装置302将基板(如，Wz)添加到待处理基板的列表，即客户端装置302将Wz添加到待处理的基板Wx、Wy。然后，方法500返回到方框504，以用基板Wx、Wy、Wz进行分析。
然而，如果在方框512，客户端装置302确定该批基板中没有剩下基板，则在方框516，客户端装置302基于方框508中生成的模型来生成该批基板的时间表。例如，时间表包括每个基板的开始时间Tx，以及每个处理腔室的基板处理的顺序。
在方框518，可选地，客户端装置302将时间表发送到控制器190。在客户端装置302和控制器是同一个的实施方式中，客户端装置302不需要发送时间表。在方框520，客户端装置302(或控制器190)基于时间表开始基板处理。
图6绘示根据一个实施方式的计算平台600。计算平台600包括控制器190和客户端装置302。控制器190包括处理器604、存储器606、储存装置608和网络接口610。在一些实施方式中，客户端装置302可进一步包括与其耦接的一个或多个I/O装置614。处理器604检索并执行存储在存储器606中的程序指令(如程序代码612)。包括处理器604以代表单个处理器、多个处理器、具有多个处理核心的单个处理器等。
储存装置608可以是盘片驱动储存装置。尽管示出为单一单元，但储存装置608可以是固定和(或)可拆卸式存储设备的组合，如固定盘片驱动器、可拆卸式存储卡、光学储存装置、网络附接储存装置(NAS)或储存局域网络(SAN)。网络接口610可以是允许控制器190经由网络605(如客户端装置302)而与其他计算机通信的任何类型的网络通信。
客户端装置302包括处理器654、存储器656、储存装置658和网络接口660。在一些实施方式中，客户端装置302可进一步包括与其耦接的一个或多个I/O装置672。处理器654被包括以代表单个处理器、多个处理器、具有多个处理核心的单个处理器等。
处理器654可包括时间表生成器662和约束生成器664。约束生成器664被配置为针对处理程序中的每个步骤将处理腔室分配给每个基板，以及接着基于处理腔室分配生成模型。例如，约束生成器664可被配置为执行以上结合图4或图5中之一讨论的一个或多个方框的处理。时间表生成器662被配置为基于所生成的约束生成处理时间表。例如，时间表生成器662可被配置为根据图5中的方框518或图4中的方框410执行上面讨论的处理。生成的时间表可储存在储存装置658中。例如，时间表670可以在储存装置658中。
存储器656包括程序代码668。程序代码668被配置为执行为一批基板生成处理调度的指令。例如，程序代码668可包括上面结合图4和5讨论的方法。
虽然上述内容针对本公开内容的实施方式，但在不背离本公开内容的基本范围的情况下，可设计其他与进一步的实施方式。例如，本公开内容的各方面可在硬件中或软件中或在硬件和软件的组合中来实施。本文描述的一个实施方式可被实施为与计算机系统一起使用的程序产品。程序产品的程序定义实施方式(包含本文所述的方法)的功能且可以被包含于各式计算机可读取储存介质中。示例的计算机可读取储存介质包括但不限于(i)不可写入的储存介质(例如，计算机内的只读存储器装置，如可由CD-ROM驱动器读取的CD-ROM盘片、闪存、ROM芯片或任何形式的固态非易失性半导体存储器)，信息永久储存于其上；及(ii)可写入的储存介质(例如，软盘驱动器中的软盘或硬盘驱动或任何形式的固态随机存取半导体存储器)，可修改信息储存在其上。当这些计算机可读取储存介质承载指导本公开内容实施方式的功能的计算机可读取指令时，这些计算机可读取储存介质为本公开内容的实施方式。
本领域的普通技术人员将会理解到，前面的示例为示例性的而不是限制性的。在阅读说明书和研究附图之后对于本领域的普通技术人员而言显而易见的置换、改进、等效方式和改良皆包含于本公开内容的真实精神和范围内。因此，随附权利要求书旨在包括落入这些教示的真实精神和范围内的所有这样的修改、置换和等效方式。
虽然上述内容针对本发明的实施方式，但在不背离本发明基本范围及随附权利要求书所界定的范围下，可设计本发明的其他与进一步的实施方式。

Claims (15)

1.一种在整合式基板处理系统中调度半导体基板处理程序的方法，包括以下步骤：
将处理程序分配给待处理的一批半导体基板中的每个半导体基板；
针对该整合式基板处理系统中的每个处理腔室，将处理腔室分配给该处理程序中的每个处理；
为该批基板生成处理模型，其中该处理模型定义每个处理腔室中的每个基板的开始时间；
基于该处理模型为该批半导体基板生成时间表；和
根据该时间表处理该批半导体基板。
2.如权利要求1所述的方法，其中该处理程序对于该批半导体基板中的每个半导体基板是相同的。
3.如权利要求1所述的方法，其中该处理程序对于该批半导体基板中的每个半导体基板不是相同的。
4.如权利要求3所述的方法，其中将该处理程序分配给待处理的该批半导体基板中的每个半导体基板的步骤包括以下步骤：
选择第一半导体基板和第二半导体基板，以添加到待处理的半导体基板的列表中；和
将第一处理程序分配给该第一半导体基板，并且将第二处理程序分配给该第二半导体基板。
5.如权利要求4所述的方法，其中为该批基板生成该处理模型的步骤包括以下步骤：
为该第一半导体基板和该第二半导体基板生成处理模型。
6.如权利要求5所述的方法，进一步包括以下步骤：
识别待处理的该批半导体基板中的额外半导体基板；
一旦识别该额外半导体基板，将该额外半导体基板添加到待处理的基板的该列表中；和
为待处理的半导体基板的该列表生成处理模型。
7.如权利要求1所述的方法，其中为该批半导体基板生成处理模型的步骤，包括以下步骤：
为该整合式基板处理系统中的每个处理腔室定义程序约束。
8.如权利要求1所述的方法，其中用于该批半导体基板的该时间表具有每个基板的开始时间Tx和在每个处理腔室的基板处理的顺序，并进一步包括：
通过该客户端装置将该时间表发送到该控制器。
9.一种系统，包括：
处理器；及
存储器，该存储器具有储存于其上的指令，当该处理器执行该指令时，该指令施行用于在整合式基板处理系统中调度半导体基板处理程序的操作，该操作包括以下步骤：
将处理程序分配给待处理的一批半导体基板中的每个半导体基板；
针对该整合式基板处理系统中的每个处理腔室，将处理腔室分配给该处理程序中的每个处理；
为该批基板生成处理模型，其中该处理模型定义每个处理腔室中每个基板的开始时间；
基于该处理模型为该批半导体基板生成时间表；和
根据该时间表处理该批半导体基板。
10.如权利要求9所述的系统，其中该处理程序对于该批半导体基板中的每个半导体基板是相同的。
11.如权利要求9所述的系统，其中该处理程序对于该批半导体基板中的每个半导体基板不是相同的。
12.如权利要求11所述的系统，其中将该处理程序分配给待处理的该批半导体基板中的每个半导体基板的步骤包括以下步骤：
选择第一半导体基板和第二半导体基板，以添加到待处理的半导体基板的列表中；和
将第一处理程序分配给该第一半导体基板，并将第二处理程序分配给该第二半导体基板。
13.如权利要求12所述的系统，其中为该批基板生成该处理模型的步骤包括以下步骤：
为该第一半导体基板和该第二半导体基板生成处理模型。
14.如权利要求13所述的系统，进一步包括：
识别待处理的该批半导体基板中的额外半导体基板；
一旦识别该额外半导体基板，将该额外半导体基板添加到待处理的基板的该列表中；及
生成该列表待处理的半导体基板的处理模型。
15.如权利要求9所述的系统，其中为该批半导体基板生成处理模型的步骤，包括以下步骤：
为该整合式基板处理系统中的每个处理腔室定义程序约束。
CN201880067583.6A 2017-09-15 2018-09-12 基板路由与产量建模 Active CN111316416B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/706,209 2017-09-15
US15/706,209 US10359769B2 (en) 2017-09-15 2017-09-15 Substrate routing and throughput modeling
PCT/US2018/050750 WO2019055566A1 (en) 2017-09-15 2018-09-12 SUBSTRATE ROUTING AND FLOW MODELING

Publications (2)

Publication Number Publication Date
CN111316416A true CN111316416A (zh) 2020-06-19
CN111316416B CN111316416B (zh) 2023-08-18

Family

ID=65720233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880067583.6A Active CN111316416B (zh) 2017-09-15 2018-09-12 基板路由与产量建模

Country Status (6)

Country Link
US (2) US10359769B2 (zh)
JP (1) JP7235729B2 (zh)
KR (1) KR102430459B1 (zh)
CN (1) CN111316416B (zh)
TW (1) TWI691822B (zh)
WO (1) WO2019055566A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling
US10698392B2 (en) 2018-06-22 2020-06-30 Applied Materials, Inc. Using graphics processing unit for substrate routing and throughput modeling
KR102247828B1 (ko) * 2018-07-23 2021-05-04 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR20210134823A (ko) * 2019-03-29 2021-11-10 램 리써치 코포레이션 기판 프로세싱 시스템들을 위한 모델 기반 스케줄링
US11437254B2 (en) 2020-06-24 2022-09-06 Applied Materials, Inc. Sequencer time leaping execution
US11385628B2 (en) 2020-06-24 2022-07-12 Applied Materials, Inc. Scheduling substrate routing and processing
US20230089092A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Machine learning platform for substrate processing
KR102587791B1 (ko) * 2021-12-30 2023-10-12 한국세라믹기술원 미세채널을 갖거나 다공성재질을 갖는 피증착물에 대한 원자층증착 시뮬레이션 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119451A (ja) * 2002-09-24 2004-04-15 Dainippon Screen Mfg Co Ltd 基板処理装置及びそのスケジュール作成方法
CN1873914A (zh) * 2005-06-02 2006-12-06 东京毅力科创株式会社 基板处理方法、基板处理程序及存储介质
JPWO2006057319A1 (ja) * 2004-11-24 2008-06-05 株式会社日立国際電気 基板処理装置
US20080216077A1 (en) * 2007-03-02 2008-09-04 Applied Materials, Inc. Software sequencer for integrated substrate processing system
US20130274908A1 (en) * 2012-04-11 2013-10-17 Hitachi High-Technologies Corporation Processing chamber allocation setting device and processing chamber allocation setting program
US20140379113A1 (en) * 2013-06-20 2014-12-25 Dainippon Screen Mfg. Co., Ltd. Scheduling method and recording medium recording scheduling program for substrate processing apparatus
JP2015055972A (ja) * 2013-09-11 2015-03-23 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のスケジュール作成方法及びそのプログラム
CN104471699A (zh) * 2012-07-13 2015-03-25 斯克林集团公司 基板处理装置、程序以及基板处理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975740A (en) 1996-05-28 1999-11-02 Applied Materials, Inc. Apparatus, method and medium for enhancing the throughput of a wafer processing facility using a multi-slot cool down chamber and a priority transfer scheme
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US6201999B1 (en) 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
US6519498B1 (en) * 2000-03-10 2003-02-11 Applied Materials, Inc. Method and apparatus for managing scheduling in a multiple cluster tool
JP4906216B2 (ja) 2000-05-09 2012-03-28 東京エレクトロン株式会社 半導体製造システム及びその制御方法
JP4959125B2 (ja) * 2004-10-12 2012-06-20 新日本製鐵株式会社 処理計画作成装置、操業制御装置、処理計画作成方法、操業制御方法、コンピュータプログラム及び記録媒体
US9037279B2 (en) * 2009-09-09 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clustering for prediction models in process control and for optimal dispatching
JP5852908B2 (ja) 2011-09-16 2016-02-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
JP6013792B2 (ja) * 2012-06-12 2016-10-25 東京エレクトロン株式会社 基板搬送方法及び基板搬送装置
JP6105982B2 (ja) 2012-09-21 2017-03-29 株式会社Ｓｃｒｅｅｎホールディングス スケジュール作成装置、基板処理装置、スケジュール作成プログラム、スケジュール作成方法、および基板処理方法
JP6313671B2 (ja) * 2014-06-23 2018-04-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法および基板処理装置
JP6481977B2 (ja) * 2015-01-26 2019-03-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11569138B2 (en) * 2015-06-16 2023-01-31 Kla Corporation System and method for monitoring parameters of a semiconductor factory automation system
NL2017060A (en) * 2015-07-13 2017-01-17 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119451A (ja) * 2002-09-24 2004-04-15 Dainippon Screen Mfg Co Ltd 基板処理装置及びそのスケジュール作成方法
JPWO2006057319A1 (ja) * 2004-11-24 2008-06-05 株式会社日立国際電気 基板処理装置
CN1873914A (zh) * 2005-06-02 2006-12-06 东京毅力科创株式会社 基板处理方法、基板处理程序及存储介质
US20080216077A1 (en) * 2007-03-02 2008-09-04 Applied Materials, Inc. Software sequencer for integrated substrate processing system
JP2008263177A (ja) * 2007-03-02 2008-10-30 Applied Materials Inc 集積基板処理システムのソフトウェアシーケンサー
US20130274908A1 (en) * 2012-04-11 2013-10-17 Hitachi High-Technologies Corporation Processing chamber allocation setting device and processing chamber allocation setting program
JP2013219257A (ja) * 2012-04-11 2013-10-24 Hitachi High-Technologies Corp 処理室割当設定装置及び処理室割当設定プログラム
CN104471699A (zh) * 2012-07-13 2015-03-25 斯克林集团公司 基板处理装置、程序以及基板处理方法
US20140379113A1 (en) * 2013-06-20 2014-12-25 Dainippon Screen Mfg. Co., Ltd. Scheduling method and recording medium recording scheduling program for substrate processing apparatus
JP2015055972A (ja) * 2013-09-11 2015-03-23 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のスケジュール作成方法及びそのプログラム

Also Published As

Publication number Publication date
US10359769B2 (en) 2019-07-23
US20190086906A1 (en) 2019-03-21
CN111316416B (zh) 2023-08-18
TWI691822B (zh) 2020-04-21
JP2020534677A (ja) 2020-11-26
WO2019055566A1 (en) 2019-03-21
US20200012267A1 (en) 2020-01-09
TW201923497A (zh) 2019-06-16
JP7235729B2 (ja) 2023-03-08
KR102430459B1 (ko) 2022-08-05
US10921793B2 (en) 2021-02-16
KR20200040914A (ko) 2020-04-20

Similar Documents

Publication Publication Date Title
CN111316416B (zh) 基板路由与产量建模
TW200843012A (en) Software sequencer for integrated substrate processing system
US11275360B2 (en) Using graphics processing unit for substrate routing and throughput modeling
CN107731710B (zh) 用于衬底处理系统的装载站和衬底处理工具
CN113366144B (zh) 金属膜的沉积
US20220336227A1 (en) Methods for controlling contact resistance in cobalt-titanium structures
TW201714239A (zh) 用於晶圓與機台指派的系統
US20160103713A1 (en) Method for sequencing a plurality of tasks performed by a processing system and a processing system for implementing the same
US20130226336A1 (en) Dynamic routing control methods and systems for a cluster tool
US9793102B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2015211216A (ja) 基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant