TW201923497A - 基板佈線與產量模擬 - Google Patents

基板佈線與產量模擬 Download PDF

Info

Publication number
TW201923497A
TW201923497A TW107132352A TW107132352A TW201923497A TW 201923497 A TW201923497 A TW 201923497A TW 107132352 A TW107132352 A TW 107132352A TW 107132352 A TW107132352 A TW 107132352A TW 201923497 A TW201923497 A TW 201923497A
Authority
TW
Taiwan
Prior art keywords
processing
substrate
batch
semiconductor substrate
substrates
Prior art date
Application number
TW107132352A
Other languages
English (en)
Other versions
TWI691822B (zh
Inventor
尚恩尚德 伊瑪尼
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201923497A publication Critical patent/TW201923497A/zh
Application granted granted Critical
Publication of TWI691822B publication Critical patent/TWI691822B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32247—Real time scheduler
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/42—Servomotor, servo controller kind till VSS
    • G05B2219/42155—Model
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本揭示案的實施例一般係關於用於在整合式基板處理系統中安排基板處理程序的方法、系統和非暫態電腦可讀取媒體。客戶端裝置將處理程序分配給待處理的一批量基板中的每個基板。客戶端裝置將處理腔室分配給用於整合式基板處理系統中的每個處理腔室的處理程序中的每個製程。客戶端裝置產生針對該批量基板的處理模型。處理模型界定每個處理腔室中每個基板的開始時間。客戶端裝置基於處理模型產生該批量半導體基板的時間表。客戶端裝置根據時間表處理該批量基板。

Description

基板佈線與產量模擬
本揭示案的實施例一般係關於用於在整合式處理系統中傳送基板的設備和方法。更具體言之，本揭示案的實施例係關於具有軟體排序器的整合式基板處理系統，該軟體排序器改善整合式處理系統中的基板佈線和產量。
在半導體處理中，使用具有許多處理步驟的特定處理配方在半導體基板上製造多層特徵。通常在處理半導體基板中使用叢集工具，叢集工具整合數個處理腔室以施行處理程序而無需從處理環境（如，受控環境）移除基板。處理程序大體被界定為在叢集工具中的一個或多個處理腔室中完成的元件製造步驟或處理配方步驟的序列。處理程序大體可含有各種基板電子元件製造處理步驟。
叢集工具可包括排序器，排序器負責將基板移動到不同的位置，且基於使用者輸入在基板上運行製程。排序器經配置改善基板移動，使得可以實現更大的產量。在叢集工具中傳送基板時，排序器還確保製程工程師或使用者指定的所有限制條件（constraint）被滿足。傳統方法是探索式的（heuristic），即，每個產品以自定軟體代碼編寫，該代碼處理拓撲以及叢集工具可以找到的最常見的統計資料。這種方法的問題在於為新產品編寫此代碼是耗時的，且還需要很長時間才能穩定下來。
因此，對於改善整合式處理系統中基板佈線和產量的軟體排序器有持續的需求。
本揭示案的實施例一般係關於用於在整合式基板處理系統中安排基板處理程序的方法、系統和非暫態電腦可讀取媒體。客戶端裝置將處理程序分配給待處理的一批量基板中的每個基板。客戶端裝置將處理腔室分配給用於整合式基板處理系統中的每個處理腔室的處理程序中的每個製程。客戶端裝置產生針對該批量基板的處理模型。處理模型界定每個處理腔室中每個基板的開始時間。客戶端裝置基於處理模型產生該批量基板的時間表。客戶端裝置根據時間表處理該批量基板。
這裡描述的本揭示案的實施例一般係關於基板處理程序。圖1示意性地繪示根據本揭示案的一個實施例的用於基板處理的叢集工具100。可以預期，本文所述的方法可在經配置施行處理程序的其他工具中實踐。例如，體現在圖1中的叢集工具100是可在美國加州聖克拉拉應用材料公司商購取得的Endura® 叢集工具。
叢集工具100包括真空密封處理平臺101和工廠介面102。平臺101包括複數個處理腔室110、108、114、112、118、116和至少一個裝載閘腔室120，其耦接到真空基板傳送腔室103、104。工廠介面102藉由裝載閘腔室120耦接到傳送腔室104。
在一個實施例中，工廠介面102包括至少一個對接站、至少一個基板傳送機器人138和至少一個基板對準器140。對接站經配置接收一個或多個前開式晶圓傳送盒128（FOUP）。在圖1的實施例中繪示兩個FOUP 128A、128B。基板傳送機器人138經配置將基板從工廠介面102傳送到裝載閘腔室120。
裝載閘腔室120具有耦接至工廠介面102的第一端口和耦接到第一傳送腔室104的第二端口。裝載閘腔室120耦接到壓力控制系統，壓力控制系統根據需要抽空腔室120並將其排氣，以利於在傳送腔室104的真空環境和工廠介面102的實質周圍（如大氣）環境之間傳送基板。
第一傳送腔室104和第二傳送腔室103分別具有設置在其中的第一機器人107和第二機器人105。兩個基板傳送平臺106A、106B設置在傳送腔室104中，以便於在機器人105、107之間傳送基板。平臺106A、106B兩者之一可以向傳送腔室103、104開放或者可以選擇性地與傳送腔室103、104隔離（即，密封），以允許在傳送腔室103、104的各者中保持不同的操作壓力。
設置在第一傳送腔室104中的機器人107能夠在裝載閘腔室120、處理腔室116、118和基板傳送平臺106A、106B之間傳送基板。設置在第二傳送腔室103中的機器人105能夠在基板傳送平臺106A、106B與處理腔室112、114、110、108之間傳送基板。
圖2繪示用於在整合式叢集工具（如上述叢集工具100）中的基板上沉積介電層的處理程序200的一個實施例的流程圖。處理程序200於方框202開始，其中將基板定位在叢集工具中。
在方框204，將介電層沉積在基板上。介電層可以是金屬氧化物，且可藉由ALD製程、MOCVD製程、習知CVD製程或PVD製程沉積。在沉積製程之後，在方框206，基板可被暴露於後沉積退火（PDA）處理。PDA製程可在快速退火腔室中施行，如可自美國加州聖克拉拉應用材料公司商購取得的Radiance® RTP腔室。
在方框208，將介電層暴露於惰性電漿製程以使介電材料緻密化，從而形成電漿處理層。惰性電漿製程可包括藉由使惰性氣體流入去耦電漿氮化（DPN）腔室來施行的去耦惰性氣體電漿製程。
在方框210，將設置在基板上的經電漿處理的層暴露於熱退火製程。在方框212，在經退火的介電層上沉積閘電極層。閘電極層可以是多晶-Si、非晶-Si或其他例如使用LPCVD腔室沉積的合適材料。
本揭示案的方法係關於決定達到在叢集工具（如叢集工具100）中傳送基板的改進方法的製程安排。例如，本揭示案的方法提供一種製程安排，該製程安排實現上面結合圖2所討論的方法的改進安排。
參考回圖1，叢集工具100可與控制器190通訊。控制器190可以是有助於控制叢集工具100中的各基板處理腔室108、110、112、114、116和118的製程參數之控制器。另外，控制器190可幫助叢集工具100中待處理的基板排序和安排。
圖3繪示根據一個實施例的計算環境300。計算環境300包括控制器190和客戶端裝置302。控制器190透過網路305與客戶端裝置302通訊。如上面結合圖1所討論的，控制器190與叢集工具100一起使用。
客戶端裝置302透過網路305與控制器190通訊。例如，客戶端裝置302可產生針對叢集工具100中待處理的一批量基板之製程安排。例如，使用者可向客戶端裝置302提供程序配方，該程序配方描述基板在不同階段將走到的可能的處理腔室以及要在每個腔室中運行的製程。然後，客戶端裝置302產生基板移動的安排，使得可以在更短的持續時間內處理基板。例如，客戶端裝置302產生叢集工具的數學模型，然後最佳化該模型以提供叢集工具內傳輸基板的改進方式的解決方案，以及滿足叢集工具的所有界定的限制條件。然後，客戶端裝置302將基板處理排程和指令傳送到控制器190。
圖4是根據一個實施例產生針對處理叢集工具中的基板的排程的方法400的流程圖。例如，方法400可在上面結合圖1討論的叢集工具100上實施。在其他實例中，方法400可在其他可商購取得的叢集工具上實施。
方法400於方框402開始。在方框402，界定針對一批量基板中的每個基板的程序。在一個實施例中，客戶端裝置302接收針對來自使用者的每個基板的程序。例如，使用者可以將處理程序界定為：進入、沉積、退火、蝕刻、退火、沉積、退出。在數學上，第一批量基板可界定為，其中i 的範圍從1到n。對於圖4中討論的實例，每個基板Wi 經歷相同的步驟程序。程序中的步驟可以以數學表示為，其中i 的範圍從1到n。因此，每個基板Wi 經歷方框402中界定的程序中的每個步驟Si 。
在方框404，客戶端裝置302針對處理程序中的每個步驟將處理腔室分配給每個基板。例如，參考圖1，可以從腔室108、110、112、114、116和118中選擇合適的腔室，以利於在方框402界定的上述處理程序。在特定實例中，腔室116、118可以是化學氣相沉積（CVD）腔室；腔室108、114可以是去耦電漿氮化（DPN）腔室；腔室110、112可以是快速熱處理（RTP）腔室。一個或多個冷卻腔室可以位於基板傳送平臺106A、106B上方。因此，一旦決定叢集工具100中的佈置時，客戶端裝置302可以針對處理程序中的每個處理步驟以及步驟之間的轉換來分配腔室、裝載閘和機器人。
在方框406，客戶端裝置302產生針對該批量基板的處理模型。客戶端裝置302可基於上面在方框404討論的處理腔室的分配來產生處理模型。一般來說，每個基板Wx 在時間Tx 開始。每個程序步驟Si 的處理持續時間被界定為Ds ，其中s是程序步驟編號。例如，D3 是程序步驟S3 的處理時間。一般來說，在處理腔室中已經完成的製程之後，基板可在處理腔室中等待。等待時間界定為Qxs ，其中x是基板編號，s是程序步驟編號。例如，Q21 解釋為在程序步驟S1 的基板W2 的等待時間。鑑於前述界定，基板W1 在等於.的時間時開始步驟S1 。概括之，基板W1 會在等於的時間開始任何步驟Si 。
方框406包括子方框408。在子方框408，對於叢集工具100中的每個處理腔室，客戶端裝置302界定程序限制條件。程序限制條件有助於減少或最終最小化處理該批量基板中的所有基板所花費的時間。直觀地來說，這將意味著控制器190會盡可能快地將基板發送到叢集工具100中，以及從叢集工具100取回基板。為此，客戶端裝置302利用線性優化原理來產生處理模型。
線性優化是在數學模型中實現「最佳」結果（如，最短處理時間）的方法，其要求由線性關係表示。在數學上，這可表示為：
最小化：
受限於：
其中Xi 是變量，,, 及.。
將此原理應用於上述，客戶端裝置最小化：
其中Ai 、Bj 是可分別應用於開始時間變量Ti 和等待時間Qjk 的權重。例如，該等權重可指向半導體製造製程的附加特徵。在一個實施例中，可調整該等權重以回應在處理腔室中完成基板處理之後待進行的清洗製程。在另一個實施例中，可調整權重以回應整個叢集工具100中的「虛設（dummy）」基板移動。在另一個實施例中，可調整權重以回應機器人是單刀片機器人還是雙刀片機器人。在另一個實施例中，可調整權重以回應處理腔室是批量處理腔室，即，處理腔室能夠一次處理兩個或更多個基板。在又一個實施例中，可調整權重以回應需要基板重新進到某個處理腔室的基板處理程序。
一般來說，限制條件可界定為在先前的基板完成處理前，給定的基板不能進入給定的處理腔室。數學上，假設有兩個基板Wx 、Wy 在程序步驟Ss 使用相同的處理腔室。Wx 在Wy 之前到達腔室。因此，Wy 的開始時間大於Wx 的開始時間+步驟Ss 的持續時間+步驟Ss 之後Wx 的等待時間。使用開始時間的方框404中的定義，限制條件可表示為：
因此，經最小化對於程序步驟中使用的每個處理腔室以及每個連續基板對，即，對於每個（x,y）受限於，其中Wx 、Wy 在程序步驟Ss 連續地使用相同的處理腔室。
因此，客戶端裝置108基於所有程序限制條件同時產生針對該批量中的所有基板的處理模型。因為每個基板被分配給相同的處理程序，所以客戶端裝置302能夠立刻產生處理模型。
在方框410，客戶端裝置302基於方框206中產生的模型產生該批量基板的時間表。例如，時間表包括每個基板的開始時間Tx ，以及每個處理腔室的基板處理的次序。
在方框412，可選地，客戶端裝置302將時間表發送到控制器190。在客戶端裝置302和控制器是同一個的實施例中，客戶端裝置302不需要發送時間表。在方框414，客戶端裝置302（或控制器190）基於時間表開始基板處理。
圖5是根據一個實施例產生針對處理叢集工具中的基板的排程的方法500的流程圖。例如，方法500可在上面結合圖1討論的叢集工具100上實施。在其他實例中，方法500可在其他可商購取得的叢集工具上實施。對於圖5中討論的實例，不是所有基板Wi 經歷相同的步驟程序。
方法500於方框502開始。在方框502處，選擇兩個基板以進入叢集工具100。例如，Wx 、Wy 是被選擇進入處理腔室的前兩個基板。在方框504，界定被選擇進入叢集工具的每個基板的程序。在一個實施例中，客戶端裝置302接收來自使用者的每個基板的程序。例如，使用者可以將處理程序界定為：進入、沉積、退火、蝕刻、退火、沉積、退出。程序中的步驟可以以數學表示為，其中i 的範圍從1到n。因此，Wx 包括，以及Wy 包括該組步驟，使得的元素不等於的元素。
在方框506，客戶端裝置302針對處理程序中的每個步驟將處理腔室分配給進入叢集工具100的每個基板。例如，參考圖1，可以從腔室108、110、112、114、116和118中選擇合適的腔室，以利於在方框402界定的上述處理程序。在特定實例中，腔室116、118可以是化學氣相沉積（CVD）腔室；腔室108、114可以是去耦電漿氮化（DPN）腔室；腔室110、112可以是快速熱處理（RTP）腔室。一個或多個冷卻腔室可以位於基板傳送平臺106A、106B上方。因此，對於Wx ，客戶端裝置302將處理腔室分配給該組中的每個步驟，以及對於Wy ，客戶端裝置302將處理腔室分配給該組中的每個步驟。因此，一旦決定叢集工具100中的佈置時，客戶端裝置302可以針對處理程序中的每個處理步驟以及對於Wx 、Wy 步驟之間的轉換來分配腔室、裝載閘和機器人。
在方框508，客戶端裝置302基於針對被選擇進入叢集工具100的所有基板之處理腔室分配來產生模型。例如，客戶端裝置302基於針對基板Wx 、Wy 的處理腔室分配產生模型。
方框508包括子方框510。在子方框510，對於叢集工具100中的每個處理腔室，客戶端裝置302界定程序限制條件。程序限制條件有助於減少或最終最小化處理該批量基板中的所有基板所花費的時間。直觀地來說，這將意味著控制器190會盡可能快地將基板發送到叢集工具100中，以及從叢集工具100取回基板。為此，客戶端裝置302利用線性優化原理來產生處理模型。
例如，客戶端裝置302針對基板Wx 、Wy 將在其處理程序期間會移動到之叢集工具100中的每個處理腔室來產生程序限制條件。客戶端裝置302根據上面結合圖4的方框408討論的方法產生程序限制條件。
上面結合圖4討論的方法和圖5中討論的方法之間的區別在於，在圖5中，該批量基板中每個基板的程序（sequence）不相同。因此，客戶端裝置302藉由從兩個基板（即Wx 、 Wy ）開始以及直到該批量中的所有基板都被加入前，添加額外的基板（如Wz ）。因此，在方框512，客戶端裝置302確定該批量基板是否有剩下待分析的任何基板。如果在該批量基板有剩下待分析的任何基板，則在方框514，客戶端裝置302將基板（如，Wz ）添加到待處理該列表的基板，即客戶端裝置302將Wz 添加到待處理的基板Wx 、 Wy 。然後，方法500返回到方框504，以用基板Wx 、 Wy 、 Wz 進行分析。
然而，如果在方框512，客戶端裝置302確定該批量基板中沒有剩下基板，則在方框516，客戶端裝置302基於方框508中產生的模型產生該批量基板的時間表。例如，時間表包括每個基板的開始時間Tx ，以及每個處理腔室的基板處理的次序。
在方框518，可選地，客戶端裝置302將時間表發送到控制器190。在客戶端裝置302和控制器是同一個的實施例中，客戶端裝置302不需要發送時間表。在方框520，客戶端裝置302（或控制器190）基於時間表開始基板處理。
圖6繪示根據一個實施例的計算平臺600。計算平臺600包括控制器190和客戶端裝置302。控制器190包括處理器604、記憶體606、儲存器608和網路介面610。在一些實施例中，客戶端裝置302可進一步包括與其耦接的一個或多個I/O裝置614。處理器604擷取並執行存儲在記憶體606中的程式指令（如程式碼612）。包括處理器604以代表單個處理器、多個處理器、具有多個處理核心的單個處理器等。
儲存器608可以是磁碟驅動儲存器。儘管所示為單一單元，但儲存器5608可以是固定和（或）可拆卸式存儲設備的組合，如固定磁盤驅動器、可拆卸式記憶卡、光學儲存器、網路附接儲存器（NAS）或儲存區域網路（SAN）。網路介面610可以是允許控制器190經由網路605（如客戶端裝置302）而與其他電腦通訊的任何類型的網路通訊。
客戶端裝置302包括處理器654、記憶體656、儲存器658和網路介面660。在一些實施例中，客戶端裝置302可進一步包括與其耦接的一個或多個I/O裝置672。處理器654被包括以代表單個處理器、多個處理器、具有多個處理核心的單個處理器等。
處理器654可包括時間表產生器662和限制條件產生器664。限制條件產生器664經配置針對處理程序中的每個步驟將處理腔室分配給每個基板，以及接著基於處理腔室分配產生模型。例如，限制條件產生器664可經配置執行以上結合圖4或圖5中之一討論的一個或多個方框的製程。時間表產生器662經配置基於所產生的限制條件產生處理時間表。例如，時間表產生器662可經配置根據圖5中的方框518或圖4中的方框410執行上面討論的製程。產生的時間表可儲存在儲存器658中。例如，時間表670可以在儲存器658中。
記憶體656包括程式碼668。程式碼668經配置執行產生針對一批量基板的處理安排的指令。例如，程式碼668可包括上面結合圖4和5討論的方法。
雖然前面所述係針對本揭示的實施例，但在不背離本揭示基本範圍下，可設計其他與進一步的實施例。例如，本揭示案的各態樣可在硬體中或軟體中或在硬體和軟體的組合中來實施。這裡描述的一個實施例可經實施為與電腦系統一起使用的程式產品。程式產品的程式界定實施例（包含本文所述的方法）的功能且可以被包含於各式電腦可讀取儲存媒體中。示例的電腦可讀取儲存媒體包括但不限於（i）不可寫入的儲存媒體（例如，電腦內的唯讀記憶體裝置，如CD-ROM驅動可讀取的CD-ROM碟、快閃記憶體、ROM晶片或任何形式的固態非揮發性半導體記憶體），資訊永久儲存於其上；及（ii）可寫入儲存媒體（例如，碟驅動的軟碟或硬碟驅動或任何形式的固態隨機存取半導體記憶體），可修改資訊儲存在其上。當這些電腦可讀取儲存媒體承載指導本揭示案實施例的功能之電腦可讀取指令時，這些電腦可讀取儲存媒體為本揭示案的實施例。
發明所屬領域中具有通常知識者將會理解到，前面的實例為示例性的而不是限制性的。在閱讀說明書和研究圖示之後，對於發明所屬領域中具有通常知識者所作顯而易見的置換、改進、等效物和改良皆包含於本揭示的真實精神和範圍內。因此，所附專利申請範圍旨在包括落入這些教示的真實精神和範圍內的所有這樣的修改、置換和等效物。
雖然前面所述係針對本發明的實施例，但在不背離本發明基本範圍及以下專利申請範圍所界定之範圍下，可設計本發明的其他與進一步的實施。
100‧‧‧叢集工具
101‧‧‧平臺
102‧‧‧工廠介面
103‧‧‧真空基板傳送腔室
104‧‧‧真空基板傳送腔室
105‧‧‧機器人
106A‧‧‧平臺
106B‧‧‧平臺
107‧‧‧第一機器人
108‧‧‧處理腔室
110‧‧‧處理腔室
112‧‧‧處理腔室
114‧‧‧處理腔室
116‧‧‧處理腔室
118‧‧‧處理腔室
120‧‧‧裝載閘腔室
128A‧‧‧FOUP
128B‧‧‧FOUP
128‧‧‧FOUP
138‧‧‧機器人
140‧‧‧基板對準器
190‧‧‧控制器
200‧‧‧處理程序
202‧‧‧方框
204‧‧‧方框
206‧‧‧方框
208‧‧‧方框
210‧‧‧方框
212‧‧‧方框
300‧‧‧計算環境
302‧‧‧客戶端裝置
305‧‧‧網路
400‧‧‧方法
402‧‧‧方框
404‧‧‧方框
406‧‧‧方框
408‧‧‧方框
410‧‧‧方框
412‧‧‧方框
414‧‧‧方框
500‧‧‧方法
502‧‧‧方框
504‧‧‧方框
506‧‧‧方框
508‧‧‧方框
510‧‧‧子方框
512‧‧‧方框
514‧‧‧方框
516‧‧‧方框
518‧‧‧方框
520‧‧‧方框
600‧‧‧計算平臺
604‧‧‧處理器
605‧‧‧網路
606‧‧‧記憶體
608‧‧‧儲存器
610‧‧‧網路界面
612‧‧‧程式碼
614‧‧‧I/O裝置
654‧‧‧處理器
656‧‧‧記憶體
658‧‧‧儲存器
660‧‧‧網路界面
662‧‧‧時間表產生器
664‧‧‧限制條件產生器
668‧‧‧程式碼
670‧‧‧時間表
672‧‧‧I/O裝置
本發明之特徵已簡要概述於前，並在以下有更詳盡之討論，可以藉由參考所附圖式中繪示之本發明實施例以作瞭解。然而，值得注意的是，所附圖式僅繪示了本發明的典型實施例，而由於本發明可允許其他等效之實施例，因此所附圖式並不會視為本揭示範圍之限制。
圖1示意性地繪示根據本揭示案的一個實施例的用於基板處理的叢集工具。
圖2是根據本揭示案的一個實施例的整合式叢集工具的處理程序的一個實施例的流程圖。
圖3繪示根據本揭示案的一個實施例的計算環境。
圖4是根據本揭示案的一個實施例的產生處理叢集工具中的基板的排程的方法的流程圖。
圖5是根據本揭示案的一個實施例的產生處理叢集工具中的基板的排程的方法的流程圖。
圖6繪示根據本揭示案的一個實施例的計算平臺。
為便於理解，在可能的情況下，使用相同的數字編號代表圖示中相同的元件。可以預期的是一個實施例中的元件與特徵可有利地用於其他實施例中而無需贅述。
然而，值得注意的是，所附圖式僅繪示了本發明的典型實施例，而由於本發明可允許其他等效之實施例，因此所附圖式並不會視為本揭示範圍之限制。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (15)

  1. 一種在一整合式基板處理系統中安排一半導體基板處理程序的方法，包括以下步驟： 將一處理程序分配給待處理的一批量半導體基板中的每個半導體基板； 對於該整合式基板處理系統中的每個處理腔室，將一處理腔室分配給該處理程序中的每個製程； 產生針對該批量基板的一處理模型，其中該處理模型界定每個處理腔室中每個基板的一開始時間； 基於該處理模型產生針對該批量半導體基板的一時間表；及 根據該時間表處理該批量半導體基板。
  2. 如請求項1所述之方法，其中該處理程序對於該批量中的每個半導體基板是相同的。
  3. 如請求項1所述之方法，其中該處理程序對於該批量中的每個半導體基板不是相同的。
  4. 如請求項3所述之方法，其中將該處理程序分配給待處理的該批量半導體基板中的每個半導體基板的步驟包括以下步驟： 選擇一第一半導體基板和一第二半導體基板，以添加到一列表待處理的半導體基板中；及 將一第一處理程序分配給該第一半導體基板，以及將一第二處理程序分配給該第二半導體基板。
  5. 如請求項4所述之方法，其中產生該批量基板的該處理模型的步驟包括以下步驟： 產生該第一半導體基板和該第二半導體基板的一處理模型。
  6. 如請求項5所述之方法，進一步包括以下步驟： 識別待處理的該批量中的一額外半導體基板； 一旦識別該額外半導體基板，將該額外半導體基板添加到該列表待處理的基板中；及 產生該列表待處理的半導體基板的一處理模型。
  7. 如請求項1所述之方法，其中產生該批量半導體基板的一處理模型的步驟，包括以下步驟： 針對該整合式基板處理系統中的每個處理腔室界定一序列限制條件。
  8. 如請求項1所述之方法，其中該批量半導體基板的一時間表具有每個處理腔室處的每個基板的一開始時間Ts 及每個基板處理的次序，且進一步包括： 藉由該客戶端裝置將該時間表發送到該控制器。
  9. 一種系統，包括： 一處理器；及 一記憶體，該記憶體具有儲存於其上的指令，當該處理器執行該等指令時，該等指令施行用於在一整合式基板處理系統中安排一半導體基板處理程序的一操作，該操作包括以下步驟： 將一處理程序分配給待處理的一批量半導體基板中的每個半導體基板； 對於該整合式基板處理系統中的每個處理腔室，將一處理腔室分配給該處理程序中的每個製程； 產生針對該批量基板的一處理模型，其中該處理模型界定每個處理腔室中每個基板的一開始時間； 基於該處理模型產生該批量半導體基板的一時間表；及 根據該時間表處理該批量半導體基板。
  10. 如請求項9所述之系統，其中該處理程序對於該批量中的每個半導體基板是相同的。
  11. 如請求項9所述之系統，其中該處理程序對於該批量中的每個半導體基板不是相同的。
  12. 如請求項11所述之系統，其中將該處理程序分配給待處理的該批量半導體基板中的每個半導體基板的步驟包括以下步驟： 選擇一第一半導體基板和一第二半導體基板，以添加到一列表待處理的半導體基板中；及 將一第一處理程序分配給該第一半導體基板，以及將一第二處理程序分配給該第二半導體基板。
  13. 如請求項12所述之系統，其中產生該批量基板的該處理模型的步驟包括以下步驟： 產生該第一半導體基板和該第二半導體基板的一處理模型。
  14. 如請求項13所述之系統，進一步包括： 識別待處理的該批量中的一額外半導體基板； 一旦識別該額外半導體基板，將該額外半導體基板添加到該列表待處理的基板中；及 產生該列表待處理的半導體基板的一處理模型。
  15. 如請求項9所述之系統，其中產生該批量半導體基板的一處理模型的步驟，包括以下步驟： 針對該整合式基板處理系統中的每個處理腔室界定一序列限制條件。
TW107132352A 2017-09-15 2018-09-14 用於基板佈線與產量模擬的方法、系統及非暫態電腦可讀取媒體 TWI691822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/706,209 2017-09-15
US15/706,209 US10359769B2 (en) 2017-09-15 2017-09-15 Substrate routing and throughput modeling

Publications (2)

Publication Number Publication Date
TW201923497A true TW201923497A (zh) 2019-06-16
TWI691822B TWI691822B (zh) 2020-04-21

Family

ID=65720233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132352A TWI691822B (zh) 2017-09-15 2018-09-14 用於基板佈線與產量模擬的方法、系統及非暫態電腦可讀取媒體

Country Status (6)

Country Link
US (2) US10359769B2 (zh)
JP (1) JP7235729B2 (zh)
KR (1) KR102430459B1 (zh)
CN (1) CN111316416B (zh)
TW (1) TWI691822B (zh)
WO (1) WO2019055566A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling
US10698392B2 (en) 2018-06-22 2020-06-30 Applied Materials, Inc. Using graphics processing unit for substrate routing and throughput modeling
KR102247828B1 (ko) * 2018-07-23 2021-05-04 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR20210134823A (ko) * 2019-03-29 2021-11-10 램 리써치 코포레이션 기판 프로세싱 시스템들을 위한 모델 기반 스케줄링
US11385628B2 (en) 2020-06-24 2022-07-12 Applied Materials, Inc. Scheduling substrate routing and processing
US11437254B2 (en) 2020-06-24 2022-09-06 Applied Materials, Inc. Sequencer time leaping execution
US20220139740A1 (en) * 2020-11-02 2022-05-05 Applied Materials, Inc. Chamber interface for linked processing tools
US20230089092A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Machine learning platform for substrate processing
KR102587791B1 (ko) * 2021-12-30 2023-10-12 한국세라믹기술원 미세채널을 갖거나 다공성재질을 갖는 피증착물에 대한 원자층증착 시뮬레이션 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975740A (en) 1996-05-28 1999-11-02 Applied Materials, Inc. Apparatus, method and medium for enhancing the throughput of a wafer processing facility using a multi-slot cool down chamber and a priority transfer scheme
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US6201999B1 (en) 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
US6519498B1 (en) * 2000-03-10 2003-02-11 Applied Materials, Inc. Method and apparatus for managing scheduling in a multiple cluster tool
AU5269401A (en) 2000-05-09 2001-11-20 Tokyo Electron Limited Semiconductor manufacturing system and control method thereof
JP4248210B2 (ja) * 2002-09-24 2009-04-02 大日本スクリーン製造株式会社 基板処理装置及びそのスケジュール作成方法
JP4959125B2 (ja) * 2004-10-12 2012-06-20 新日本製鐵株式会社 処理計画作成装置、操業制御装置、処理計画作成方法、操業制御方法、コンピュータプログラム及び記録媒体
WO2006057319A1 (ja) * 2004-11-24 2006-06-01 Hitachi Kokusai Electric Inc. 基板処理装置
JP4594800B2 (ja) * 2005-06-02 2010-12-08 東京エレクトロン株式会社 基板処理方法、基板処理プログラム及び記憶媒体
US20080216077A1 (en) * 2007-03-02 2008-09-04 Applied Materials, Inc. Software sequencer for integrated substrate processing system
US9037279B2 (en) * 2009-09-09 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clustering for prediction models in process control and for optimal dispatching
JP5852908B2 (ja) 2011-09-16 2016-02-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
JP5738796B2 (ja) * 2012-04-11 2015-06-24 株式会社日立ハイテクノロジーズ 処理室割当設定装置及び処理室割当設定プログラム
JP6013792B2 (ja) * 2012-06-12 2016-10-25 東京エレクトロン株式会社 基板搬送方法及び基板搬送装置
JP6045946B2 (ja) * 2012-07-13 2016-12-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、プログラムおよび記録媒体
JP6105982B2 (ja) 2012-09-21 2017-03-29 株式会社Ｓｃｒｅｅｎホールディングス スケジュール作成装置、基板処理装置、スケジュール作成プログラム、スケジュール作成方法、および基板処理方法
JP6224359B2 (ja) * 2013-06-20 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
JP6282067B2 (ja) * 2013-09-11 2018-02-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のスケジュール作成方法及びそのプログラム
JP6313671B2 (ja) * 2014-06-23 2018-04-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法および基板処理装置
JP6481977B2 (ja) * 2015-01-26 2019-03-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11569138B2 (en) * 2015-06-16 2023-01-31 Kla Corporation System and method for monitoring parameters of a semiconductor factory automation system
KR102081271B1 (ko) * 2015-07-13 2020-02-25 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 및 디바이스 제조 방법
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling

Also Published As

Publication number Publication date
KR20200040914A (ko) 2020-04-20
JP7235729B2 (ja) 2023-03-08
JP2020534677A (ja) 2020-11-26
WO2019055566A1 (en) 2019-03-21
TWI691822B (zh) 2020-04-21
KR102430459B1 (ko) 2022-08-05
US20200012267A1 (en) 2020-01-09
US20190086906A1 (en) 2019-03-21
US10359769B2 (en) 2019-07-23
CN111316416B (zh) 2023-08-18
US10921793B2 (en) 2021-02-16
CN111316416A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
TWI691822B (zh) 用於基板佈線與產量模擬的方法、系統及非暫態電腦可讀取媒體
KR102482316B1 (ko) 기판 라우팅 및 스루풋 모델링을 위한 그래픽 처리 유닛의 사용
TW200843012A (en) Software sequencer for integrated substrate processing system
TW200822273A (en) Scheduling method for processing equipment
JP2011181750A (ja) 真空処理装置及びプログラム
US10559483B2 (en) Platform architecture to improve system productivity
JP2013098412A (ja) 真空処理装置および被処理体の搬送方法
US20160103713A1 (en) Method for sequencing a plurality of tasks performed by a processing system and a processing system for implementing the same
JP2021190692A (ja) ボーイングを抑制するための保護側壁層を形成する方法及び装置
CN115997225A (zh) 调度基板路由与处理
JP6266475B2 (ja) 半導体製造装置
JP2011243601A (ja) 基板搬送処理装置及び基板搬送処理方法
US11854876B2 (en) Systems and methods for cobalt metalization
JP2019517732A (ja) 半導体基板上の層の形成
JP2008311365A (ja) 基板処理装置