JP6266475B2 - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP6266475B2
JP6266475B2 JP2014177458A JP2014177458A JP6266475B2 JP 6266475 B2 JP6266475 B2 JP 6266475B2 JP 2014177458 A JP2014177458 A JP 2014177458A JP 2014177458 A JP2014177458 A JP 2014177458A JP 6266475 B2 JP6266475 B2 JP 6266475B2
Authority
JP
Japan
Prior art keywords
processing
wafers
wafer
semiconductor manufacturing
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014177458A
Other languages
English (en)
Other versions
JP2016051860A (ja
Inventor
和幸 三浦
和幸 三浦
健介 高橋
健介 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2014177458A priority Critical patent/JP6266475B2/ja
Priority to US14/644,952 priority patent/US9793102B2/en
Publication of JP2016051860A publication Critical patent/JP2016051860A/ja
Application granted granted Critical
Publication of JP6266475B2 publication Critical patent/JP6266475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)

Description

本発明の実施形態は、半導体製造装置および半導体製造方法に関する。
半導体製造装置の種類には、１枚のウェハを個別に処理する枚葉処理装置と、複数枚のウェハを同時に処理するバッチ処理装置とがある。バッチ処理装置は、複数枚のウェハを短時間で処理できるという利点がある。しかしながら、バッチ処理装置内のウェハの位置によりウェハの処理速度が異なるため、ウェハ間の特性がばらつく可能性がある。一方、枚葉処理装置は、ウェハ間の特性のばらつきを抑制できるという利点があるが、複数枚のウェハを処理するのに長時間を要してしまう。
特開２０１０−９３１８２号公報
複数枚のウェハを短時間で適切に処理可能な半導体製造装置および半導体製造方法を提供する。
一の実施形態によれば、半導体製造装置は、チャンバ内に設けられたステージと、複数枚のウェハを前記チャンバ内に搬入し、前記複数枚のウェハを前記ステージ上に設置する搬送部とを備える。さらに、前記装置は、前記ステージ上の前記複数枚のウェハを同時に処理する処理時間を第１から第Ｋ（Ｋは２以上の整数）の処理期間に分割し、前記処理期間ごとに前記ステージ上の前記複数枚のウェハの位置を前記搬送部により変更する制御部を備える。
第１実施形態の半導体製造装置の構造を示す斜視図および上面図である。 第１実施形態の半導体製造方法を説明するための図である。 第１実施形態の半導体製造方法の利点を説明するためのグラフである。 第１実施形態の半導体製造方法の利点を説明するための断面図である。 第２実施形態の半導体製造方法を説明するための図である。 第２実施形態における制御部の動作を説明するためのブロック図である。 第２実施形態の半導体製造方法を説明するためのフローチャートである。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体製造装置の構造を示す斜視図および上面図である。
本実施形態の半導体製造装置は、図１(ａ)と図１(ｂ)に示すように、チャンバ１と、カセット設置部２と、ステージ３と、搬送部の例である搬送アーム４と、ガス供給部５と、制御部６とを備えている。チャンバ１は、チャンバ１内にガスを供給するためのガス供給口１ａと、チャンバ１からガスを排出するためのガス排出口１ｂとを備えている。
図１(ａ)は、本実施形態の半導体製造装置の外観を示す斜視図である。図１(ｂ)は、チャンバ１内に設けられたステージ３等を示す上面図である。ただし、図１(ｂ)におけるガス供給部５、制御部６、ガス供給口１ａ、およびガス排出口１ｂの位置は、模式的なものである。
図１(ｂ)は、同じステージ３上に設置された複数枚（ここでは９枚）のウェハＷ１〜Ｗ９を示している。符号Ｐ１〜Ｐ９はそれぞれ、ステージ３上におけるウェハＷ１〜Ｗ９の位置を示している。
図１(ａ)および図１(ｂ)は、ステージ３の上面に平行で互いに垂直なＸ方向およびＹ方向と、ステージ３の上面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、ステージ３とウェハＷ１〜Ｗ９との位置関係は、ステージ３がウェハＷ１〜Ｗ９の下方に位置していると表現される。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
ウェハＷ１〜Ｗ９は、以下の手順でステージ３上に設置される。まず、ウェハＷ１〜Ｗ９を収容しているウェハカセットをカセット設置部２に設置する。次に、搬送アーム４が、ウェハカセットからウェハＷ１〜Ｗ９を取り出し、ウェハＷ１〜Ｗ９をチャンバ１内に搬入し、ウェハＷ１〜Ｗ９をステージ３上に設置する。ウェハＷ１〜Ｗ９の取り出し、搬入、設置は、個々のウェハＷ１〜Ｗ９ごとに順番に行われる。ウェハＷ１〜Ｗ９はそれぞれ、ステージ３上の位置Ｐ１〜Ｐ９に設置される。
その後、ステージ３上のウェハＷ１〜Ｗ９は、チャンバ１内で同時に処理される。処理の例は、ＣＶＤ（Chemical Vapor Deposition）やＰＶＤ（Physical Vapor Deposition）等の堆積、ＲＩＥ（Reactive Ion Etching）等のエッチング、酸化、窒化、塗布、エピタキシャル成長、不純物注入、アニール、アッシングなどである。この際、ガス供給部５は、これらの処理用のガスをガス供給口１ａを介してチャンバ１内に供給する。チャンバ１内のガスは、ガス排出口１ｂから排出される。
ウェハＷ１〜Ｗ９の処理が終了すると、搬送アーム４は、ウェハＷ１〜Ｗ９をチャンバ１から搬出し、ウェハＷ１〜Ｗ９をウェハカセットに収納する。ウェハＷ１〜Ｗ９の搬出や収納は、個々のウェハＷ１〜Ｗ９ごとに順番に行われる。
制御部６は、半導体製造装置の種々の動作を制御する。具体的には、制御部６は、搬送アーム４によるウェハＷ１〜Ｗ９の搬入および搬出や、ガス供給部５によるガスの供給を制御する。また、半導体製造装置内にウェハＷ１〜Ｗ９用の冷却器、加熱器、電極などの機器がある場合、制御部６はこれらの機器の動作も制御する。制御部６の動作の詳細については、後述する。
なお、本実施形態のステージ３の例は、大型のウェハを設置するための大型ステージである。また、本実施形態のウェハＷ１〜Ｗ９の例は、小型のウェハである。よって、本実施形態においては、同じステージ３上に複数枚のウェハＷ１〜Ｗ９を設置することができる。
図２は、第１実施形態の半導体製造方法を説明するための図である。
図２(ａ)は、第１実施形態の第１比較例の半導体製造方法を示す。図２(ａ)の半導体製造方法は、枚葉処理装置により実行される。図２(ａ)では、ウェハＷ１〜Ｗ４がウェハごとに個別に処理される。よって、第１比較例のウェハＷ１〜Ｗ４のトータル処理時間Ｔは、以下の式（１）で与えられる。
Ｔ＝（Ｔ１＋Ｔ２＋Ｔ３）Ｎ ・・・（１）
符号Ｔ１は、各ウェハの搬入および搬出に要する搬送時間を表す。符号Ｔ２は、各ウェハの処理準備に要する処理準備時間を示す。処理準備の例は、チャンバ１内の真空引きなどである。符号Ｔ３は、各ウェハの実際の処理に要する処理時間を示す。符号Ｎは、ウェハＷ１〜Ｗ４の枚数（ここではＮ＝４）を示す。
図２(ｂ)は、第１実施形態の第２比較例の半導体製造方法を示す。図２(ｂ)の半導体製造方法は、バッチ処理装置により実行される。図２(ｂ)では、ウェハＷ１〜Ｗ４が同時に処理される。よって、第２比較例のウェハＷ１〜Ｗ４のトータル処理時間Ｔは、以下の式（２）で与えられる。
Ｔ＝Ｔ１Ｎ＋Ｔ２＋Ｔ３ ・・・（２）
第１比較例においては、ウェハＷ１〜Ｗ４の搬送、処理準備、処理がＮ回繰り返し実行される。一方、第２比較例においては、ウェハＷ１〜Ｗ４の搬送はＮ回繰り返し実行されるものの、ウェハＷ１〜Ｗ４の処理準備および処理はまとめて１回だけ実行される。よって、第２比較例によれば、ウェハＷ１〜Ｗ４のトータル処理時間Ｔを短縮することができる。しかしながら、バッチ処理装置内のウェハＷ１〜Ｗ４の位置によりウェハＷ１〜Ｗ４の処理速度が異なるため、第２比較例ではウェハＷ１〜Ｗ４間の特性がばらつく可能性がある。
図２(ｃ)は、第１実施形態の半導体製造方法を示す。図２(ｃ)の半導体製造方法は、図１の半導体製造装置により実行される。
本実施形態においては、ウェハＷ１〜Ｗ４が同じステージ３上に設置され、同時に処理される。ただし、本実施形態の制御部６は、この処理の処理時間Ｔ３を第１から第Ｎの処理期間に分割し、処理期間ごとにステージ３上のウェハＷ１〜Ｗ４の位置を搬送アーム４により変更する。本実施形態の各処理期間は、Ｔ３／Ｎである。矢印Ａは、ウェハＷ１〜Ｗ４の位置を変更する様子を示している。本実施形態のウェハＷ１〜Ｗ４のトータル処理時間Ｔは、以下の式（３）で与えられる。
Ｔ＝（Ｔ１Ｎ＋Ｔ２＋Ｔ３／Ｎ）Ｎ
＝Ｔ１Ｎ２＋Ｔ２Ｎ＋Ｔ３ ・・・（３）
本実施形態においては、処理期間ごとにウェハＷ１〜Ｗ４の位置を変更するため、各処理期間前のウェハＷ１〜Ｗ４の搬送時間はＴ１Ｎである。また、本実施形態においては、処理期間ごとにウェハＷ１〜Ｗ４の処理準備を１回行うため、各処理期間前のウェハＷ１〜Ｗ４の処理準備時間はＴ２である。また、各処理期間のウェハＷ１〜Ｗ４の処理時間は、上述のようにＴ３／Ｎである。よって、本実施形態のウェハＷ１〜Ｗ４のトータル処理時間Ｔは、これら搬送時間、処理準備時間、処理時間の和をＮ倍して、上記の式（３）のように与えられる。
式（２）と式（３）から分かるように、本実施形態のトータル処理時間Ｔは、第２比較例（バッチ処理）のトータル処理時間Ｔよりも長い。しかしながら、式（１）と式（３）から分かるように、本実施形態のトータル処理時間Ｔは、各ウェハの搬送時間Ｔ１、各ウェハの処理時間Ｔ３、およびウェハ枚数Ｎの値によっては、第１比較例（枚葉処理）のトータル処理時間Ｔよりも短くなる。また、本実施形態においては、ウェハＷ１〜Ｗ４の処理中にウェハＷ１〜Ｗ４の位置を変更することにより、ウェハＷ１〜Ｗ４間の特性のばらつきを抑制することができる。よって、本実施形態によれば、複数枚のウェハＷ１〜Ｗ４を短時間で処理しつつ、ウェハＷ１〜Ｗ４間の特性のばらつきを抑制することが可能となる。
図２(ｃ)の矢印Ａは、ウェハＷ１〜Ｗ４の位置を変更する様子を示している。本実施形態においては、ウェハＷ１〜Ｗ４の位置を互いに入れ替えるように、ウェハＷ１〜Ｗ４の位置を変更する。
例えば、第１の処理期間には、ウェハＷ１、Ｗ２、Ｗ３、Ｗ４をそれぞれ位置Ｐ１、Ｐ２、Ｐ３、Ｐ４に設置し、第２の処理期間には、ウェハＷ１、Ｗ２、Ｗ３、Ｗ４の位置をそれぞれ位置Ｐ２、Ｐ３、Ｐ４、Ｐ１に変更する。さらに、第３の処理期間には、ウェハＷ１、Ｗ２、Ｗ３、Ｗ４の位置をそれぞれ位置Ｐ３、Ｐ４、Ｐ１、Ｐ２に変更し、第４の処理期間には、ウェハＷ１、Ｗ２、Ｗ３、Ｗ４の位置をそれぞれ位置Ｐ４、Ｐ１、Ｐ２、Ｐ３に変更する。このようにして、本実施形態によれば、ウェハＷ１〜Ｗ４間の特性のばらつきを抑制することが可能となる。
ただし、ウェハＷ１〜Ｗ４の位置を互いに入れ替える際に、一部のウェハＷ１〜Ｗ４を再び同じ位置に設置してもよい。例えば、ウェハＷ１、Ｗ２、Ｗ３、Ｗ４の位置をそれぞれ、位置Ｐ１、Ｐ２、Ｐ３、Ｐ４から位置Ｐ２、Ｐ３、Ｐ１、Ｐ４に変更してもよい。例えば、位置Ｐ４のウェハは平均的な特性が得られるように処理される場合には、位置Ｐ４のウェハの位置は変更しなくてもよい。
また、本実施形態の制御部６は、処理時間Ｔ３を、ウェハ枚数Ｎよりも少ない第１から第Ｋの処理期間に分割してもよい（Ｋ＜Ｎ）。この場合、各処理期間はＴ３／Ｋであり、ウェハＷ１〜Ｗ４の位置の変更がＫ回実行される。例えば、位置Ｐ４のウェハは平均的な特性が得られるように処理される場合には、位置Ｐ１〜Ｐ３のウェハの位置の変更を３回だけ実行してもよい。
また、このようにウェハ枚数Ｎよりも少ないＫ回の分割は、ウェハＷ１〜Ｗ４間の特性のばらつきを完全になくす必要はなく、ウェハＷ１〜Ｗ４間の特性のばらつきをある程度低減すれば十分な場合にも適用可能である。
また、本実施形態の処理時間Ｔ３は、第１から第Ｋの処理期間に均等に分割してもよいし、第１から第Ｋの処理期間に不均等に分割してもよい。例えば、処理時間Ｔ３を第１から第３の処理期間に分割する場合に、第１、第２、第３の処理期間をそれぞれＴ３／４、Ｔ３／２、Ｔ３／４に設定してもよい。
また、本実施形態においては、ウェハＷ１〜Ｗ４の位置の入れ替え以外の方法で、ウェハＷ１〜Ｗ４の位置を変更してもよい。例えば、ウェハＷ１、Ｗ２、Ｗ３、Ｗ４の位置をそれぞれ、位置Ｐ１、Ｐ２、Ｐ３、Ｐ４から位置Ｐ２、Ｐ３、Ｐ４、ＰＸに変更してもよい。位置ＰＸは、位置Ｐ１〜Ｐ４とは別の位置である。このような方法の例は、後述の第２実施形態で説明する。
なお、ウェハＷ１〜Ｗ４間の特性のばらつきは、ガス供給口１ａの位置、ガス排出口１ｂの位置、チャンバ１内の電極の位置などに起因して生じると考えられる。よって、ウェハＷ１〜Ｗ４の位置の変更順序や、処理期間の分割数Ｋを設計する際には、これらの要因を考慮に入れて設計を行うことが望ましい。
図３は、第１実施形態の半導体製造方法の利点を説明するためのグラフである。
図３の横軸は、ウェハ枚数Ｎを示す。図３の縦軸は、トータル処理時間Ｔを示す。符号Ｃ１、Ｃ２、Ｃ３はそれぞれ、図２(ａ)の第１比較例、図２(ｂ)の第２比較例、図２(ｃ)の本実施形態の場合のトータル処理時間Ｔを示す。ただし、これらの場合の処理期間の分割数は、ウェハ枚数Ｎと同じである。
図３において、搬送時間Ｔ１は１に設定され、処理準備時間Ｔ２は３に設定され、処理時間Ｔ３は１０に設定されている。この場合、ウェハ枚数Ｎが１０枚未満であれば、本実施形態のトータル処理時間Ｔは第１比較例のトータル処理時間Ｔよりも短くなる。よって、本実施形態の半導体製造方法は、小型のウェハを処理する場合のように、少数のウェハを同時に処理する場合に適していることが分かる。
本実施形態のトータル処理時間Ｔが第１比較例のトータル処理時間Ｔよりも短くなる条件は、以下の式（４）により導出できる。
Ｔ１Ｎ２＋Ｔ２Ｎ＋Ｔ３＜（Ｔ１＋Ｔ２＋Ｔ３）Ｎ ・・・（４）
式（４）を解くと、ウェハ枚数Ｎの条件が以下の式（５）のように与えられる。
Ｎ＜Ｔ３／Ｔ１ ・・・（５）
図４は、第１実施形態の半導体製造方法の利点を説明するための断面図である。
図４(ａ)は、第２比較例により処理されたウェハＷ１、Ｗ２を示す。この処理の例は、ＣＶＤやＰＶＤなどの堆積処理である。ウェハＷ１、Ｗ２の各々は、基板１１と、基板１１上に形成された堆積膜１２とを含んでいる。ただし、ウェハＷ１、Ｗ２の堆積膜１２の膜厚はそれぞれ、Ｄ１、Ｄ２（Ｄ１＜Ｄ２）である。このように、第２比較例においては、ウェハＷ１、Ｗ２間で堆積膜１２の膜厚がばらついている。
図４(ａ)は、本実施実施により処理されたウェハＷ１、Ｗ２を示す。本実施形態においては、各ウェハの処理時間Ｔ３を第１および第２の処理期間に分割し、これらの処理期間の間にウェハＷ１、Ｗ２の位置を入れ替えている。よって、ウェハＷ１、Ｗ２の各々は、基板１１と、第１の処理期間内に形成された第１堆積膜１２ａと、第２の処理期間内に形成された第２堆積膜１２ｂとを含んでいる。そして、ウェハＷ１、Ｗ２の堆積膜１２の膜厚はいずれも、Ｄ１／２＋Ｄ２／２である。このように、本実施形態によれば、ウェハＷ１、Ｗ２間の堆積膜１２の膜厚のばらつきを抑制することが可能となる。
以上のように、本実施形態の制御部６は、ステージ４上の複数枚のウェハを同時に処理する処理時間を複数の処理期間に分割し、処理期間ごとにステージ４上の複数枚のウェハの位置を搬送アーム４により変更する。よって、本実施形態によれば、複数枚のウェハを短時間で処理しつつ、ウェハ間の特性のばらつきを抑制することが可能となる。本実施形態によれば、このような処理を、半導体製造装置の使用や処理の内容を変更せずに実現することが可能となる。
なお、本実施形態の半導体製造方法のいくつかのステップは、半導体製造装置が自動的に実行する代わりに、作業者が手動で実行してもよい。例えば、ウェハの搬入および搬出や、ウェハの位置の変更は、搬送アーム４の代わりに作業者が実行してもよい。
（第２実施形態）
図５は、第２実施形態の半導体製造方法を説明するための図である。本実施形態の半導体製造方法は、図１の半導体製造装置により実行される。
第１実施形態においては、ウェハ間の特性のばらつきを抑制するために、ウェハの処理時間を複数の処理期間に分割した。一方、本実施形態においては、各ウェハに所望の特性を与えるために、ウェハの処理時間を複数の処理期間に分割する。別言すると、本実施形態においては、ウェハ間の特性のばらつきを抑制するのではなく、ウェハ間の特性のばらつきを利用する。
本実施形態の制御部６は、ロット情報ＤＢ（データベース）２１と、加工量格納部の例である加工量ＤＢ２２と、加工特性ＤＢ２３とにアクセスすることができる。ロット情報ＤＢ２１、加工量ＤＢ２２、加工特性ＤＢ２３は例えば、半導体製造装置にネットワークを介して接続されたサーバ内に格納されている。
ロット情報ＤＢ２１は、半導体製造装置で同時に処理するウェハＷ１〜Ｗ４の枚数Ｎなどを格納している。加工量ＤＢ２２は、この処理によるウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４を格納している。加工量の例は、堆積処理における堆積膜の膜厚、エッチング処理における被加工膜のエッチング量、不純物注入処理における不純物のドーズ量などである。
加工特性ＤＢ２３は、半導体製造装置でウェハＷ１〜Ｗ４を処理する際の半導体製造装置の加工特性を格納している。図５は、このような加工特性の例として、ウェハの位置と堆積膜の膜厚との関係を示している。図５は、ウェハをステージ３の中央部に設置すると、堆積膜の膜厚が厚くなり、ウェハをステージ３の外周部に設置すると、堆積膜の膜厚が薄くなることを示している。図５はさらに、加工特性の例として、堆積処理の時間と堆積膜の膜厚との関係を示している。
制御部６は、ウェハの処理時間を第１から第Ｋ（Ｋは２以上の整数）の処理期間に分割する際に、ロット情報ＤＢ２１、加工量ＤＢ２２、および加工特性ＤＢ２３にアクセスする。そして、制御部６は、これらのデータベース２１〜２３内の情報に基づいて、処理期間の分割数Ｋ、各処理期間の長さ、各処理期間におけるウェハＷ１〜Ｗ４の位置などを決定する。制御部６は、決定の内容を加工シーケンスとして管理し、加工シーケンスに沿ってウェハＷ１〜Ｗ４の処理を制御する。
図５は、加工シーケンスに含まれる情報として、第１の処理期間のウェハ位置、処理準備時間、処理時間と、第２の処理期間のウェハ位置、処理準備時間、処理時間とを示している。各ウェハのウェハ位置は、ステージ３上のＸ座標とＹ座標とを示している。なお、図５では、第１の処理期間の座標と第２の処理期間の座標とを比較すると分かるように、ウェハＷ１〜Ｗ４の位置が入れ替え以外の方法で変更されている。
本実施形態の制御部６は、第１から第Ｋの処理期間におけるウェハＷ１〜Ｗ４の加工量がそれぞれ加工量Ｄ１〜Ｄ４になるように加工シーケンスを作成し、加工シーケンスに沿ってウェハＷ１〜Ｗ４の処理を制御する。例えば、加工量Ｄ１〜Ｄ４が堆積膜の膜厚を表す場合には、ウェハＷ１〜Ｗ４の堆積膜の膜厚はそれぞれ、第１から第Ｋの処理期間の処理の終了後に膜厚Ｄ１〜Ｄ４になる。このように、本実施形態によれば、ウェハＷ１〜Ｗ４間の特性のばらつきを利用することで、ウェハＷ１〜Ｗ４に所望の特性を与えることが可能となる。
なお、本実施形態の制御部６は、加工シーケンスを作成する際に、ロット情報ＤＢ２１や加工特性ＤＢ２３にもアクセスする。ロット情報ＤＢ２１内のウェハ枚数Ｎは、処理期間の分割数Ｋなどを決定するために利用される。また、加工特性ＤＢ２３内の情報は、ウェハＷ１〜Ｗ４の位置などを決定するために利用される。例えば、あるウェハの堆積膜を厚くしたい場合、そのウェハはステージ３の中央部に長時間設置される。なお、半導体製造装置の加工特性はウェハ枚数Ｎにも依存するため、ロット情報ＤＢ２１内のウェハ枚数Ｎは、ウェハＷ１〜Ｗ４の位置などを決定する際にも利用可能である。
図６は、第２実施形態における制御部６の動作を説明するためのブロック図である。
本実施形態の制御部６は、ロット操作部３１と、着工指示部３２と、加工量判定部３３と、加工シーケンス作成部３４と、加工制御部３５とを備えている。
ロット操作部３１は、ウェハＷ１〜Ｗ４の処理を着工するための着工操作を、半導体製造装置を操作する作業者から受け付ける。この場合、着工指示部３２は、ウェハＷ１〜Ｗ４の処理方法を決定し、決定した処理方法による着工指示を発信する。例えば、着工指示部３２は、ウェハＷ１〜Ｗ４の処理に上述の分割処理を適用するか否かを決定する。
加工量判定部３３は、ロット情報ＤＢ２１にアクセスして、ウェハＷ１〜Ｗ４の枚数Ｎが複数枚であるか否かを判定する。また、加工量判定部３３は、加工量ＤＢ２２にアクセスして、ウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４が同じであるか否かを判定する。加工量判定部３３の判定結果は、着工指示部３２や加工シーケンス作成部３４に送信される。
加工シーケンス作成部３４は、ロット情報ＤＢ２１、加工量ＤＢ２２、加工特性ＤＢ２３、および加工レシピＤＢ２４にアクセスして、ウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４を実現するための加工シーケンスを作成する。加工特性ＤＢ２３内の情報は、半導体製造装置の装置管理者が事前に設定しておく。
加工レシピＤＢ２４は例えば、半導体製造装置にネットワークを介して接続されたサーバ内に格納されている。加工レシピＤＢ２４は、ウェハＷ１〜Ｗ４を処理するための加工レシピを格納している。加工レシピの例は、ガスの種類、ガスの流量、ウェハＷ１〜Ｗ４の加熱温度などである。
加工制御部３５は、ウェハＷ１〜Ｗ４の処理を制御する。例えば、ウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４が同じである場合には、ウェハＷ１〜Ｗ４の処理を第１実施形態で説明したように制御する。また、ウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４が異なる場合には、第２実施形態で説明したように、ウェハＷ１〜Ｗ４の処理を加工シーケンスに沿って制御する。
図７は、第２実施形態の半導体製造方法を説明するためのフローチャートである。
ロット操作部３１が着工操作を受け付けると（ステップＳ１）、加工量判定部３３は、ロット情報ＤＢ２１を参照し（ステップＳ２）、ウェハＷ１〜Ｗ４の枚数Ｎが複数枚であるか否かを判定する（ステップＳ３）。
ウェハの枚数Ｎが１枚である場合、着工指示部３２は、ウェハを非分割処理により処理する着工指示を発信し（ステップＳ１１）、加工制御部３５は、着工指示に応じてウェハを処理する（ステップＳ１２）。
ウェハＷ１〜Ｗ４の枚数Ｎが複数枚である場合、加工量判定部３３は、加工量ＤＢ２２を参照し（ステップＳ４）、ウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４が同じであるか否かを判定する（ステップＳ５）。
ウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４が同じである場合、着工指示部３２は、ウェハＷ１〜Ｗ４を第１実施形態の分割処理により処理する着工指示を発信し（ステップＳ１１）、加工制御部３５は、着工指示に応じてウェハＷ１〜Ｗ４を処理する（ステップＳ１２）。
ウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４が異なる場合、加工シーケンス作成部３４は、加工レシピＤＢ２４を参照し（ステップＳ６）、ウェハＷ１〜Ｗ４の加工レシピが同じであるか否かを判定する（ステップＳ７）。
ウェハＷ１〜Ｗ４の加工レシピが異なる場合、ウェハＷ１〜Ｗ４を同時に処理することができないため、加工シーケンス作成部３４は、ウェハＷ１〜Ｗ４を同じ加工レシピのウェハ同士に分割する（ステップＳ２１）。そして、分割されたウェハについて、ステップＳ２以降の手順が再び実行される。
ウェハＷ１〜Ｗ４の加工レシピが同じである場合、加工シーケンス作成部３４は、加工特性ＤＢ２３等を参照し（ステップＳ８）、ウェハＷ１〜Ｗ４の加工量Ｄ１〜Ｄ４を実現するための加工シーケンスを作成する（ステップＳ９）。次に、着工指示部３２は、ウェハＷ１〜Ｗ４を第２実施形態の分割処理により処理する着工指示を発信し（ステップＳ１１）、加工制御部３５は、ウェハＷ１〜Ｗ４を加工シーケンスに沿って処理する（ステップＳ１２）。
以上のように、本実施形態の制御部６は、第１から第Ｋの処理期間の処理によるウェハＷ１〜Ｗ４の加工量がそれぞれ加工量Ｄ１〜Ｄ４になるように、処理期間ごとにウェハＷ１〜Ｗ４の位置を変更する。よって、本実施形態によれば、ウェハＷ１〜Ｗ４を短時間で処理しつつ、ウェハＷ１〜Ｗ４に所望の特性を与えることが可能となる。
なお、第２実施形態においては、処理期間の分割数Ｋをウェハ枚数Ｎより多くしてもよい（Ｋ＞Ｎ）。これにより、例えば、より精密にウェハＷ１〜Ｗ４に所望の特性を与えることが可能となる。これは、第１実施形態においても同様である。
以上のように、第１および第２実施形態によれば、複数枚のウェハを短時間で適切に処理することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：チャンバ、１ａ：ガス供給口、１ｂ：ガス排出口、２：カセット設置部、
３：ステージ、４：搬送アーム、５：ガス供給部、６：制御部、
１１：基板、１２：堆積膜、１２ａ：第１堆積膜、１２ｂ：第２堆積膜、
２１：ロット情報ＤＢ、２２：加工量ＤＢ、
２３：加工特性ＤＢ、２４：加工レシピＤＢ、
３１：ロット操作部、３２：着工指示部、３３：加工量判定部、
３４：加工シーケンス作成部、３５：加工制御部

Claims (5)

  1. チャンバ内に設けられたステージと、
    複数枚のウェハを前記チャンバ内に搬入し、前記複数枚のウェハを前記ステージ上に設置する搬送部と、
    前記ステージ上の前記複数枚のウェハを同時に処理する処理時間を第１から第Ｋ（Ｋは２以上の整数）の処理期間に分割し、前記処理期間ごとに前記ステージ上の前記複数枚のウェハの位置を前記搬送部により変更する制御部と、
    を備える半導体製造装置。
  2. 前記第１から第Ｋの処理期間の分割数Ｋは、前記ウェハの枚数に等しい、請求項１に記載の半導体製造装置。
  3. 前記第１から第Ｋの処理期間の分割数Ｋは、前記ウェハの枚数よりも少ない、請求項１に記載の半導体製造装置。
  4. 前記制御部は、前記ウェハの位置を互いに入れ替えるように、前記ウェハの位置を変更する、請求項１から３のいずれか１項に記載の半導体製造装置。
  5. 前記複数枚のウェハは、第１から第Ｎ（Ｎは２以上の整数）のウェハを含み、
    前記制御部は、前記第１から第Ｎのウェハ用の第１から第Ｎの加工量を格納する加工量格納部にアクセスし、前記第１から第Ｋの処理期間における前記第１から第Ｎのウェハの加工量がそれぞれ前記第１から第Ｎの加工量になるように、前記第１から第Ｎのウェハの位置を変更する、
    請求項１から４のいずれか１項に記載の半導体製造装置。
JP2014177458A 2014-09-01 2014-09-01 半導体製造装置 Active JP6266475B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014177458A JP6266475B2 (ja) 2014-09-01 2014-09-01 半導体製造装置
US14/644,952 US9793102B2 (en) 2014-09-01 2015-03-11 Semiconductor manufacturing apparatus and semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014177458A JP6266475B2 (ja) 2014-09-01 2014-09-01 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2016051860A JP2016051860A (ja) 2016-04-11
JP6266475B2 true JP6266475B2 (ja) 2018-01-24

Family

ID=55402391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014177458A Active JP6266475B2 (ja) 2014-09-01 2014-09-01 半導体製造装置

Country Status (2)

Country Link
US (1) US9793102B2 (ja)
JP (1) JP6266475B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6902379B2 (ja) * 2017-03-31 2021-07-14 東京エレクトロン株式会社 処理システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914273B2 (ja) * 1995-01-09 2007-05-16 株式会社日立国際電気 半導体製造装置及びそれにおける表示方法
US6139678A (en) * 1997-11-20 2000-10-31 Trusi Technologies, Llc Plasma processing methods and apparatus
WO1999031705A1 (fr) * 1997-12-12 1999-06-24 Hitachi, Ltd. Implanteur ionique et procede
US6251800B1 (en) * 1999-01-06 2001-06-26 Advanced Micro Devices, Inc. Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance
US20040126205A1 (en) * 2000-12-11 2004-07-01 Amoss W. J. Jim Container cargo transfer system
KR100781971B1 (ko) * 2006-11-28 2007-12-06 삼성전자주식회사 트윈 스캔 노광설비의 웨이퍼 스테이지 모듈 및 그의제어방법
JP2010093182A (ja) * 2008-10-10 2010-04-22 Panasonic Corp 半導体製造装置およびその制御方法
JP2011040601A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 半導体装置の製造方法
JP4880024B2 (ja) 2009-11-11 2012-02-22 株式会社日立国際電気 半導体製造装置
TW201205713A (en) * 2010-07-21 2012-02-01 Chi Mei Lighting Tech Corp Vapor deposition apparatus and susceptor

Also Published As

Publication number Publication date
US20160062349A1 (en) 2016-03-03
JP2016051860A (ja) 2016-04-11
US9793102B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
KR102493002B1 (ko) 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제
US10388485B2 (en) Inter-electrode gap variation methods for compensating deposition non-uniformity
US10961625B2 (en) Substrate processing apparatus, reaction tube and method of manufacturing semiconductor device
JP7235729B2 (ja) 基板のルーティング及びスループットのモデリング
JP6681179B2 (ja) 脱気方法
CN106471153B (zh) 使用转盘式批沉积反应器沉积钴层的方法和设备
JP6266475B2 (ja) 半導体製造装置
US9397011B1 (en) Systems and methods for reducing copper contamination due to substrate processing chambers with components made of alloys including copper
JP2015192063A (ja) アモルファスシリコン膜形成装置の洗浄方法、アモルファスシリコン膜の形成方法およびアモルファスシリコン膜形成装置
US20230005740A1 (en) Modulation of oxidation profile for substrate processing
JP2002343726A (ja) 熱処理装置及び成膜方法
US20130136862A1 (en) Multi-cell mocvd apparatus
KR20210088003A (ko) 향상된 열 균일성을 위한 복수 층 히터를 갖는 세라믹 페데스탈
CN112534558A (zh) 预防半导体衬底处理中基座上的沉积
US20180272390A1 (en) Batch processing load lock chamber
US20170207078A1 (en) Atomic layer deposition apparatus and semiconductor process
US20220305601A1 (en) Use of vacuum during transfer of substrates
US10431462B2 (en) Plasma assisted doping on germanium
US10460922B2 (en) Method and apparatus for substrate transfer in a thermal treatment chamber
US11854876B2 (en) Systems and methods for cobalt metalization
WO2020257141A1 (en) Use of rotation to correct for azimuthal non-uniformities in semiconductor substrate processing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

R150 Certificate of patent or registration of utility model

Ref document number: 6266475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350