KR20210088003A - 향상된 열 균일성을 위한 복수 층 히터를 갖는 세라믹 페데스탈 - Google Patents

향상된 열 균일성을 위한 복수 층 히터를 갖는 세라믹 페데스탈 Download PDF

Info

Publication number
KR20210088003A
KR20210088003A KR1020217020281A KR20217020281A KR20210088003A KR 20210088003 A KR20210088003 A KR 20210088003A KR 1020217020281 A KR1020217020281 A KR 1020217020281A KR 20217020281 A KR20217020281 A KR 20217020281A KR 20210088003 A KR20210088003 A KR 20210088003A
Authority
KR
South Korea
Prior art keywords
substrate support
heating
resistive
substrate
layers
Prior art date
Application number
KR1020217020281A
Other languages
English (en)
Inventor
크리스토퍼 게이지
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210088003A publication Critical patent/KR20210088003A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Abstract

기판 상에서 증착 프로세스를 수행하도록 구성된 기판 프로세싱 시스템을 위한 기판 지지부가 기판을 지지하도록 구성된 상부 표면을 갖는 페데스탈 및 상부 표면 아래의 페데스탈 내에 수직으로 스택된 N 개의 가열 층들을 포함한다. N 개의 가열 층들 각각은 각각의 저항성 가열 엘리먼트를 포함한다. N 개의 가열 층들 중 적어도 하나에서 저항성 가열 엘리먼트의 와트 밀도는 기판 지지부의 다른 방사상 존들에 대해 기판 지지부의 적어도 하나의 방사상 존에서 가변한다.

Description

향상된 열 균일성을 위한 복수 층 히터를 갖는 세라믹 페데스탈
관련 출원들에 대한 교차 참조
본 출원은 2018년 11월 30일에 출원된 미국 특허 가출원 번호 제 62/773,601 호의 이익을 주장한다. 상기 참조된 출원의 전체 개시는 참조로서 본 명세서에 인용된다.
본 개시는 ALD 기판 프로세싱 챔버를 위한 온도 튜닝 가능한 페데스탈에 관한 것이다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼들과 같은 기판들을 처리하기 위해 사용될 수도 있다. 기판 처리들의 예들은 에칭, 증착, 포토레지스트 제거, 등을 포함한다. 프로세싱 동안, 기판은 정전 척과 같은 기판 지지부 상에 배치되고, 하나 이상의 프로세스 가스들이 프로세싱 챔버 내로 도입될 수도 있다.
하나 이상의 프로세스 가스들은 가스 전달 시스템에 의해 프로세싱 챔버로 전달될 수도 있다. 일부 예들에서, 가스 전달 시스템은 하나 이상의 도관들에 의해 프로세싱 챔버 내에 위치되는 샤워헤드에 연결된 매니폴드를 포함한다. 일부 예들에서, 프로세스들은 기판 상에 박막을 증착하기 위해 ALD (Atomic Layer Deposition) 를 사용한다.
기판 상에서 증착 프로세스를 수행하도록 구성된 기판 프로세싱 시스템을 위한 기판 지지부가 기판을 지지하도록 구성된 상부 표면을 갖는 페데스탈 및 상부 표면 아래의 페데스탈 내에 수직으로 스택된 (stack) N 개의 가열 층들을 포함한다. N 개의 가열 층들 각각은 각각의 저항성 가열 엘리먼트를 포함한다. N 개의 가열 층들 중 적어도 하나에서 저항성 가열 엘리먼트의 와트 밀도는 기판 지지부의 다른 방사상 존들에 대해 기판 지지부의 적어도 하나의 방사상 존에서 가변한다.
다른 특징들에서, 저항성 가열 엘리먼트들 각각은 저항성 코일을 포함한다. 저항성 코일들 중 적어도 하나는 다른 저항성 코일들과 상이한 피치를 갖는다. 저항성 코일들 각각은 동일한 피치를 갖는다. N 개의 가열 층들 중 적어도 2 개의 저항성 가열 엘리먼트들은 수직 방향으로 정렬된다. 와트 밀도는 기판 지지부의 외측 존에서 가변한다. 와트 밀도는 기판 지지부의 내측 존에서 가변한다.
다른 특징들에서, 저항성 가열 엘리먼트들 각각은 총 N 개의 가열 층들 모두에 제공된 전체 전력의 1/N을 수용하도록 구성된다. 각각의 저항성 가열 엘리먼트들의 직경은 기판 지지부의 상부 표면의 직경의 90 내지 99 ％이다. 시스템이 기판 지지부를 포함하고, N 개의 가열 층들 각각의 가열 층들 사이의 목표된 전력 비에 기초하여 N 개의 가열 층들에 제공된 전력을 제어하도록 구성된 제어기를 더 포함한다.
시스템이 증착 프로세스 동안 기판을 지지하도록 구성된 기판 지지부를 포함한다. 기판 지지부는 기판을 지지하도록 구성된 상부 표면을 갖는 페데스탈 및 상부 표면 아래의 페데스탈 내에 수직으로 스택된 N 개의 가열 층들을 포함한다. N 개의 가열 층들 각각은 각각의 저항성 가열 엘리먼트를 포함한다. 제어기가 N 개의 가열 층들 각각의 가열 층들 사이의 목표된 전력 비에 기초하여 N 개의 가열 층들에 제공된 전력을 제어하도록 구성된다.
다른 특징들에서, 저항성 가열 엘리먼트들 각각은 저항성 코일을 포함한다. 저항성 코일들 중 적어도 하나는 다른 저항성 코일들과 상이한 피치를 갖는다. 저항성 코일들 각각은 동일한 피치를 갖는다. N 개의 가열 층들 중 적어도 2 개의 저항성 가열 엘리먼트들은 수직 방향으로 정렬된다. N 개의 가열 층들 중 적어도 하나에서 저항성 가열 엘리먼트의 와트 밀도는 기판 지지부의 다른 방사상 존들에 대해 기판 지지부의 적어도 하나의 방사상 존에서 가변한다. 와트 밀도는 기판 지지부의 외측 존에서 가변한다. 와트 밀도는 기판 지지부의 내측 존에서 가변한다.
다른 특징들에서, 저항성 가열 엘리먼트들 각각은 총 N 개의 가열 층들 모두에 제공된 전체 전력의 1/N을 수용하도록 구성된다. 각각의 저항성 가열 엘리먼트들의 직경은 기판 지지부의 상부 표면의 직경의 90 내지 99 ％이다.
본 개시의 추가 적용 가능성의 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시의 목적들을 위해 의도되고, 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1a는 본 개시에 따른 기판 프로세싱 시스템의 예의 기능적 블록도이다.
도 1b는 본 개시에 따른 예시적인 기판 지지부이다.
도 1c는 도 1b의 기판 지지부의 또 다른 예이다.
도 1d는 본 개시에 따른 기판 지지부의 저항성 가열 엘리먼트의 예이다.
도 2는 기판 지지부의 상부 표면의 예시적인 열 지도 (heat map) 이다.
도 3은 본 개시의 원리들에 따른 예시적인 온도 제어기이다.
도 4는 본 개시의 원리들에 따라 기판 지지부의 온도를 제어하기 위한 예시적인 방법을 예시한다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
원자 층 증착 (Atomic Layer Deposition; ALD) (또는 일부 예들에서, 화학 기상 증착 (Chemical Vapor Deposition; CVD)) 과 같은 막 증착 프로세스들에서, 증착된 막의 다양한 특성들은 공간 (즉, 수평면의 x-y 좌표들) 분포에 걸쳐 가변한다. 예를 들어, 기판 프로세싱 툴들은 막 두께 불균일성 (Non-Uniformity; NU) 에 대한 각각의 사양들을 가질 수도 있고, 이는 반도체 기판의 표면 상의 미리 결정된 위치들에서 취해진 측정 세트의 전체 범위, 절반 범위, 및/또는 표준 편차로 측정될 수도 있다. 일부 예들에서, NU는 예를 들어, NU의 직접적인 원인을 해결하고 그리고/또는 기존 NU를 보상하거나 상쇄하도록 대응하는 NU를 도입함으로써 감소될 수도 있다. 다른 예들에서, 재료는 프로세스의 다른 (예를 들어, 이전의 또는 후속) 단계들에서 공지된 불균일성들을 보상하도록 의도적으로 증착되고 그리고/또는 불균일하게 제거될 수도 있다. 이들 예들에서, 미리 결정된 불균일한 증착/제거 프로파일이 계산되고 사용될 수도 있다.
증착된 막들의 다양한 특성들은 증착 동안 기판의 온도에 의해 영향을 받을 수도 있다. 예를 들어, 증착 프로세스 (예를 들어, 옥사이드 막의 증착) 동안, 기판은 ALD 페데스탈과 같은 기판 지지부 상에 배치된다. 페데스탈의 온도는 NU들을 보상하도록 시도하기 위해 기판의 온도를 제어하도록 증착 프로세스 동안 조정될 수도 있다. 예를 들어, 페데스탈은 기판의 온도를 제어하도록 제어되는 저항성 가열 엘리먼트들을 포함할 수도 있다.
페데스탈의 구조적 제약 및 제어 제약은 프로세싱 동안 모든 열적 NU들 (예를 들어, 다양한 비 반복성 제조 효과들로부터 발생하는 열적 NU들) 을 보상하는 능력을 제한한다. 예를 들어, ALD 페데스탈이 단일 존 (즉, 단일 조정 가능한 온도 영역) 만을 포함할 수도 있다. 다른 예들에서, ALD 페데스탈은 2 개의 존들 (예를 들어, 중심 존 및 중심 존을 둘러싸는 환형 외측 존) 을 포함할 수도 있다. 그러나, 전체 페데스탈 및/또는 기판의 온도를 조정하는 것은 기판의 표면에 걸친 온도 NU들을 보상하지 않을 수도 있다.
다른 예들에서, 제작 및/또는 설계 제한들은 페데스탈의 구조에서 NU들을 유발할 수도 있다. 예를 들어, 매우 고온들에서 수행된 증착 프로세스들을 위해 구성된 페데스탈들 (예를 들어, 알루미늄 나이트라이드 (AlN) 세라믹 페데스탈들) 에서, 저항성 가열 엘리먼트들은 400 내지 800 ℃ 이상에서 동작하도록 구성된다. 저항성 가열 엘리먼트들의 동작 특성들 (예를 들어, 와트 밀도, 열 생성 균일성, 등) 의 보다 큰 정밀도는 복사 손실들에 의해 유발된 열 플럭스, AlN의 열 전도도 (예를 들어, 50 내지 60 W/m-K), 등과 같은, 이들 고온들에서의 동작과 연관된 제약들로 인해 요구된다. 가열 엘리먼트들의 물리적 특성들 및 다양한 타입들의 결함들은 열 생성 균일성에 영향을 줄 수도 있다.
통상적으로, 가열 엘리먼트들은 단일 존 또는 복수 존 페데스탈 내의 단일 층에 제공된다. 본 개시의 원리들에 따른 페데스탈 (예를 들어, AlN 페데스탈) 에서, 가열 엘리먼트들은 각각의 가열 층들 (예를 들어, N 개의 가열 층들) 내에 복수의 존들을 형성하도록 수직으로 스택된다 (stack). 따라서, 페데스탈의 주어진 영역에 대한 열 생성은 복수의 가열 엘리먼트들에 걸쳐 분포된다. 이러한 방식으로, 주어진 영역의 가열 엘리먼트들 중 임의의 엘리먼트와 연관된 불균일성들이 감소된다.
예를 들어, 복수의 가열 엘리먼트들을 서로의 상단부 상에 수직으로 스택함으로써, 기판의 개별 영역들로의 열 플럭스가 복수의 가열 엘리먼트들에 의해 제공된다. N 개의 (예를 들어, 3 개의) 가열 엘리먼트들을 사용하면, 가열 엘리먼트들 각각에 제공된 전력은 단일 층의 가열 엘리먼트들만을 갖는 페데스탈의 가열 엘리먼트에 제공된 전력의 1/N으로 감소된다. 각각의 층들 각각의 가열 엘리먼트가 종래의 단일 층 페데스탈의 가열 엘리먼트와 동일한 열적 NU를 갖고 개별 가열 엘리먼트들의 열적 NU들이 수직 방향으로 정렬되지 않는다면 (즉, 열적 NU들은 서로의 상단부 상에 직접 스택되지 않는다), 기판에서 순 열적 NU는 1/N으로 감소될 것이다. 예를 들어, 수직으로 스택된 구성의 3 개의 가열 엘리먼트들을 사용하면, 6 ℃의 열적 NU는 2 ℃로 감소될 것이다.
일부 예들에서, N 개의 층들은 페데스탈의 내측 영역과 외측 영역 사이의 전력 비의 제어를 용이하게 하도록 상이한 방사상 영역들에서 와트 밀도 바이어스를 갖도록 구성될 수도 있다. 예를 들어, 3 개의 층들을 사용하면, 상단 층은 외측 영역에서 보다 큰 (예를 들어, 30 ％보다 큰) 와트 밀도를 갖도록 바이어스될 (bias) 수도 있고, 중간 층은 예측된 열적 경계 조건들에 대응하는 와트 밀도를 가질 수도 있고, 그리고 하단 층은 내측 영역에서 보다 큰 (예를 들어, 30 ％보다 큰) 와트 밀도를 가질 수도 있다. 존 (즉, 층) 각각이 본질적으로 페데스탈의 전체 사이즈 (예를 들어, 직경의 90 내지 99 ％) 이기 때문에, 요구된 저항 범위들이 보다 쉽게 달성된다. 또한, 존들 간의 1:1:1 전력 비는 공칭 동작 조건들에서 달성될 수도 있다. 따라서, 열 균일성이 증가되고, 정밀하고 효율적인 존 비 제어가 용이해진다.
이제 도 1a, 도 1b, 도 1c, 및 도 1d를 참조하면, 본 개시에 따른 기판 지지부 (예를 들어, AlN ALD 페데스탈) (104) 를 포함하는 기판 프로세싱 시스템 (100) 의 예가 도시된다. 기판 지지부 (104) 는 프로세싱 챔버 (108) 내에 배치된다. 기판 (112) 이 프로세싱 동안 기판 지지부 (104) 상에 배치된다. 도 1b의 기판 프로세싱 시스템 (100) 은 단지 예시적인 목적들을 위해 도시되고, 기판 지지부 (104) 는 다른 기판 프로세싱 시스템 구성들 내에서 구현될 수도 있다.
가스 전달 시스템 (120) 이 밸브들 (124-1, 124-2, …, 및 124-N) (집합적으로 밸브들 (124)) 및 질량 유량 제어기들 (126-1, 126-2, …, 및 126-N) (집합적으로 MFC들 (126)) 에 연결되는 가스 소스들 (122-1, 122-2, …, 및 122-N) (집합적으로 가스 소스들 (122)) 을 포함한다. MFC들 (126) 은 가스 소스들 (122) 로부터 가스들이 혼합되는 매니폴드 (128) 로의 가스들의 플로우를 제어한다. 매니폴드 (128) 의 출력이 선택 가능한 압력 레귤레이터 (regulator) (132) 를 통해 매니폴드 (136) 로 공급된다. 매니폴드 (136) 의 출력이 복수 인젝터 샤워헤드 (140) 에 입력된다. 매니폴드 (128 및 136) 가 도시되지만, 단일 매니폴드가 사용될 수 있다.
기판 지지부 (104) 는 복수의 수직으로 스택된 존들 (즉, 복수 층 배열의 N 개의 존들) 을 포함한다. 도시된 바와 같이, 기판 지지부 (104) 는 기판 지지부 (104) 의 각각의 수직 층들에 하부 존 (144), 중간 존 (148), 및 상부 존 (152) 을 포함한다 (예를 들어, N = 3). 예를 들어, 존 각각은 개별적으로 제어 가능한 저항성 가열 엘리먼트 (156) 를 포함할 수도 있다. 예를 들어, 저항성 가열 엘리먼트들 (156) 각각은 도 1d에 보다 상세히 도시된 바와 같이 저항성 가열 코일에 대응할 수도 있다. 가열 엘리먼트들 (156) 각각은 기판 지지부 (104) 의 상부 표면 (106) 의 직경보다 약간만 작은 직경을 갖는다. 예를 들어, 가열 엘리먼트들 (156) 의 직경들은 상부 표면 (106) 의 직경의 90 내지 99 ％일 수도 있다.
일부 예들에서, 압력 센서들 (168, 170) 은 압력을 측정하기 위해 각각 매니폴드 (128) 또는 매니폴드 (136) 내에 배치될 수도 있다. 밸브 (172) 및 펌프 (174) 가 프로세싱 챔버 (108) 로부터 반응물질들을 배기시키도록 그리고/또는 프로세싱 챔버 (108) 내의 압력을 제어하도록 사용될 수도 있다.
제어기 (176) 가 복수 인젝터 샤워헤드 (140) 에 의해 제공된 도징 (dosing) 을 제어할 수도 있다. 제어기 (176) 는 또한 가스 전달 시스템 (120) 으로부터의 가스 전달을 제어한다. 제어기 (176) 는 밸브 (172) 및 펌프 (174) 를 사용하여 프로세싱 챔버 내의 압력 및/또는 반응 물질들의 배기를 제어한다. 제어기 (176) 는 (예를 들어, 기판 지지부 내의 하나 이상의 센서들 (미도시), 온도 계산 모델들, 등으로부터) 온도 피드백에 기초하여 기판 지지부 (104) 및 기판 (112) 의 온도를 제어하도록 더 구성된다. 예를 들어, 제어기 (176) 는 이하에 보다 상세히 기술된 바와 같이 각각의 존들 (144, 148, 및 152) 에 배치된 저항성 가열 엘리먼트들 (156) 에 전력을 별도로 제공함으로써 기판 지지부 (104) 의 온도를 제어하도록 구성된 온도 제어기 (178) 를 포함할 수도 있다. 제어기 (176) 와 통합된 것으로 도시되지만, 다른 예들에서 온도 제어기 (178) 는 제어기 (176) 로부터 분리될 수도 있다.
이제 도 2를 참조하면, 기판 지지부 (208) 의 상부 표면 (204) 의 예시적인 열 지도 (heat map) (200) 가 도시된다. 도시된 바와 같이, 상부 표면 (204) 상의 열 생성은 불균일하고, 열적 NU들을 발생시킨다. 가열 엘리먼트의 열 생성 (즉, 전력 출력 또는 생성) 의 균일성은 가열 엘리먼트의 저항 균일성의 함수이다. 가열 엘리먼트의 저항이 코일 전반에 걸쳐 가변함에 따라, 전력 출력 (및 따라서, 열 출력) 이 가변한다. 일 예에서, 상부 표면 (204) 에 걸친 온도들은 제 1 영역 (212) 에서 평균 509 ℃로부터 제 2 영역 (216) 에서 평균 515 ℃ (즉, 6 ℃의 차) 로 가변할 수도 있다. 상부 표면 (204) 에 걸친 평균 온도는 512 ℃일 수도 있다. 다른 예들에서, 온도 차는 6 ℃보다 크거나 작을 수도 있다.
상부 표면 (204) 으로부터의 전력 손실의 대부분은 복사 손실, 제 2 영역 (216) 으로부터 제 1 영역 (212) 으로의 전력 플럭스의 백분율 차, 등 때문일 수도 있다. 상대적으로 저 전력 출력 차 (예를 들어, 5 ％ 미만) 는 각각의 영역들 (212 및 216) 에서 상부 표면 (204) 의 상대적으로 상당한 온도 차 (예를 들어, 5 내지 15 ℃) 에 대응할 수도 있다.
가열 엘리먼트의 전력 생성 (P) 은 (P = R × I2) 에 따른 가열 엘리먼트의 저항 R에 직접적으로 그리고 선형적으로 관련되고, 여기서 I는 가열 엘리먼트를 통과하는 전류이다. 따라서, 가열 엘리먼트의 상이한 영역들의 저항들이 가변함에 따라, 전류, 및 따라서 전력 출력은 또한 상이한 영역들에서 가변하여, 열 생성을 가변하게 한다. 가열 엘리먼트의 저항 변동의 원인들은 이로 제한되는 것은 아니지만, 재료의 오염 또는 다른 결함들, 와이어 직경의 변동들, (예를 들어, 산화, 화학 변동, 와이어 밀도의 변동, 등에 의해 유발된) 저항률의 변화들, 기하 구조의 변동들 (예를 들어, 히터 코일의 포지셔닝 (positioning), 가열 엘리먼트 패턴의 형상 또는 위치, 등), 및/또는 페데스탈의 재료의 변동들 (예를 들어, AlN 세라믹 플레이트의 두께 변동들, AlN의 열 전도도 변동들, 등) 을 포함한다. 이들 및 다른 변동들은 가열 엘리먼트의 상이한 영역들 사이의 저항의 변동을 유발할 수 있다. 또한, 상이한 페데스탈들 사이의 저항에 부가적인 변동들이 있을 수도 있다.
다시 도 1a 내지 도 1d를 참조하면, 기판 지지부 (104) 의 주어진 영역에 대한 열 생성은 각각의 존들 (144, 148, 및 152) 에 배치된 복수의 저항성 가열 엘리먼트들 (156) 에 걸쳐 분포된다. 예를 들어, 기판 지지부 (104) 가 N 개의 수직으로 스택된 가열 엘리먼트들 (156) 을 포함하고 총 전력 P가 가열 엘리먼트들 (156) 에 제공된다면, (예를 들어, 제어기 (176) 로부터의 명령들에 응답하여) 가열 엘리먼트들 각각에 제공된 전력은 1/N * P이다. 또한, 가열 엘리먼트들 (156) 중 하나의 주어진 면적의 열적 NU가 10 ％이면, 그 가열 엘리먼트 (156) 로 인한 대응하는 열 생성 NU는 (1/N) * P의 10 ％이다. 대조적으로, 기판 지지부 (104) 가 가열 엘리먼트들 (156) 중 하나만을 포함한다면, 가열 엘리먼트 (156) 는 총 전력 P를 수용할 것이고, 이 가열 엘리먼트로 인한 대응하는 열 생성 NU는 P의 10 ％일 것이다. 따라서, N 개의 가열 엘리먼트들 (156) 을 제공함으로써, 열 생성 NU는 상당히 감소된다 (예를 들어, 2/N만큼).
열 생성 NU의 상기 기술된 감소는 주어진 영역에서 가열 엘리먼트들 (156) 중 하나만이 열적 NU를 갖는 최상의 경우 시나리오를 가정할 수도 있다. 즉, 2/N의 이상적인 감소는 가열 엘리먼트들 (156) 중 하나만이 10 ％의 열적 NU를 갖고 나머지 가열 엘리먼트들 (156) 은 각각 0 ％의 열적 NU를 갖는 배열에 대응할 수도 있다. 다른 예들에서, 나머지 가열 엘리먼트들 (156) 은 0 ％ 초과 10 ％ 미만의 열적 NU들을 가질 수도 있다. 최악의 경우 시나리오에서, N 개의 가열 엘리먼트들 각각은 10 ％의 열적 NU를 가질 수도 있다. 그러나, 최악의 경우 시나리오에서도, 전체 열 NU는 P의 10 ％, 또는 10 ％의 열 NU를 갖는 가열 엘리먼트들 (156) 중 하나만을 갖는 배열의 동일한 NU일 것이다.
이 방식에서, 기판 지지부 (104) 에 걸친 열 생성 NU들의 크기는 N 개의 가열 엘리먼트들 (156) 각각이 주어진 영역에서 동일한 열적 NU를 갖는 배열이 통계적으로 불가능하기 때문에 상당히 감소된다.
일부 예들에서, N 개의 층들은 기판 지지부 (104) 의 내측 방사상 존과 외측 방사상 존 사이의 전력 비의 제어를 용이하게 하도록 기판 지지부 (104) 의 상이한 방사상 영역들 (예를 들어, "방사상 존들") 에서 와트 밀도 바이어스를 갖도록 구성될 수도 있다. 와트 밀도는 능동적으로 가열된 표면적으로 나눈 가열 엘리먼트 전력에 대응한다. 예를 들어, 도 1a, 도 1c, 및 도 1d에 도시된 바와 같이, 기판 지지부 (104) 는 집합적으로 방사상 존들 (180) 로 참조된, 내측 존 (180-1), 중간 존 (180-2), 및 외측 존 (180-3) 과 같은 복수의 (예를 들어, 2 개 또는 3 개) 방사상 존들을 가질 수도 있다. 가열 엘리먼트들 (156) 의 각각의 코일들의 파라미터들 (예를 들어, 피치) 은 상이한 방사상 존들 (180) 에서 상이한 열 생성을 제공하도록 방사상 존들 (180) 에 걸쳐 가변될 수도 있다.
일 예에서, 존들 (144, 148, 및 152) 중 제 1 존의 가열 엘리먼트 (156) (예를 들어, 상부 존 (152)) 는 외측 존 (180-3) 에서 보다 큰 (예를 들어, 20 ％ 내지 40 ％ 더 큰) 와트 밀도를 가질 수도 있다. 예를 들어, 외측 존 (180-3) 내의 가열 엘리먼트 (156) 의 코일의 피치는 외측 존 (180-3) 내의 와트 밀도 바이어스를 증가시키기 위해 가열 엘리먼트 (156) 의 나머지 영역들 내의 피치보다 클 수도 있다. (예를 들어, 기판 지지부 (104) 의 전체 직경에 대해) 외측 존 (180-3) 의 상대적으로 좁은 폭은 기판 지지부 (104) 의 기판 (112) 의 외측 에지에서 (예를 들어, 9.0" (228.6 mm), 9.5" (241.3 mm), 10.0" (254 mm), 10.5" (266.7 mm), 등보다 큰 직경에서) 온도들의 미세한 튜닝을 용이하게 한다.
존들 (180) 중 제 2 존 (예를 들어, 중간 존 (180-2)) 의 가열 엘리먼트 (156) 는 기판 지지부 (104) 의 예측된 열적 경계 조건들에 대응하는 와트 밀도를 가질 수도 있다. 예를 들어, 중간 존 (180-2) 내 가열 엘리먼트 (156) 의 코일의 피치는 기판 지지부 (104) 의 표면에서 예측된 열적 변동들에 따라 가변할 수도 있다.
제 3 (예를 들어, 하부 존 (144)) 층의 가열 엘리먼트는 내측 존 (180-1) 에서 보다 큰 (예를 들어, 20 ％ 내지 40 ％ 더 큰) 와트 밀도를 가질 수도 있다. 예를 들어, 내측 존 (180-1) 내 (예를 들어, 3", 또는 76.2 ㎜ 미만의 직경에서) 가열 엘리먼트 (156) 의 코일의 피치는 내측 존 (180-1) 에서 와트 밀도 바이어스를 증가시키기 위해 가열 엘리먼트 (156) 의 나머지 영역들 내의 피치보다 클 수도 있다.
일부 예들에서, 존들 (144, 148, 및 156) 의 하나 이상의 가열 엘리먼트들 (156) 은 2 개 이상의 개별적으로 제어 가능한 방사상 존들을 포함할 수도 있다.
일부 예들에서, 존들 (144, 148, 152) 각각에 제공된 전력은 (1/N) * P (즉, 1:1:1의 전력 비) 이다. 즉, 존들 각각에 제공된 전력은 동일하다. 다른 예들에서, 상이한 전력이 존들 (144, 148, 및 152) 각각에 제공될 수도 있다. 예를 들어, 전력 비는 1:1:2, 2:1:1, 1:2:1, 등일 수도 있다.
일부 예들에서, 각각의 존들 (144, 148, 및 152) 의 가열 엘리먼트들 (156) 의 코일들은 수직 방향으로 정렬되지 않을 수도 있다. 예를 들어, 도 1a 및 도 1c의 (182) 에 도시된 바와 같이, 상부 존 (152) 및 하부 존 (144) 의 가열 엘리먼트들 (156) 은 수직 방향으로 정렬된다. 즉, 존들 (144 및 152) 의 가열 엘리먼트들 (156) 의 각각의 코일들은 수직 방향으로 정렬된다. 반대로, 중간 존 (148) 의 가열 엘리먼트 (156) 의 코일은 존들 (144 및 152) 의 가열 엘리먼트들 (156) 로부터 오프셋된다 (수직으로 정렬되지 않음). 따라서, 임의의 가열 엘리먼트들 (156) 의 열적 NU들의 효과들은 확산될 수도 있다.
이제 도 3을 참조하면, 본 개시의 원리들에 따른 예시적인 온도 제어기 (300) (예를 들어, 도 1b의 온도 제어기 (178) 에 대응) 는 가열 층 제어기 (304), 온도 계산 모듈 (308), 메모리 (312), 및 인터페이스 (316) 를 포함한다. 인터페이스 (316) 는 예를 들어, 제어기 (176) 로부터의 입력들, 사용자 입력들, 기판 프로세싱 시스템 (100) 의 다양한 센서들, 온도 및 전력 피드백, 등을 포함하는 입력들을 수신하도록 구성된다. 단지 예를 들면, 메모리 (312) 는 플래시 메모리와 같은 비 휘발성 메모리를 포함할 수도 있다.
온도 계산 모듈 (308) 은 인터페이스 (316) 를 통해 수신된 입력들 및 메모리 (312) 에 저장된 데이터에 기초하여, 예를 들어, 가열 층들/엘리먼트들의 각각의 온도들, 가열 층들 각각의 상이한 영역들의 온도들, 기판의 상이한 영역들에 걸친 온도들, 등을 포함하는 온도들을 계산한다. 예를 들어, 메모리 (312) 는 이로 제한되는 것은 아니지만, 열 지도 (200) 를 나타내는 데이터, 가열 엘리먼트들의 저항들, 온도, 및 전력 사이의 관계를 나타내는 데이터, 기판 지지부 (104) 의 열적 NU들을 나타내는 데이터, 기판 지지부 (104) 의 각각의 방사상 영역들에서 와트 밀도 바이어스를 나타내는 데이터, 다양한 피드백 측정들에 기초하여 온도들을 계산하기 위한 모델들, 등을 포함하는 데이터를 저장할 수도 있다. 온도 계산 모듈 (308) 은 가열 층 제어기 (304) 에 계산된 온도 값들을 제공한다.
가열 층 제어기 (304) 는 계산된 온도 값들을 수신하고 이에 따라 가열 층들의 각각의 가열 엘리먼트들 (156) 을 선택적으로 그리고 독립적으로 제어하도록 구성된다. 예를 들어, 가열 층 제어기 (304) 는 계산된 온도 값들, 프로세스 설정점 온도들 (예를 들어, 각각의 기간들 및/또는 프로세스 단계들에 대해 목표된 각각의 설정점 온도들), 및/또는 인터페이스 (316) 를 통해 제어기 (176) 로부터 다른 파라미터들, 및 메모리 (312) 로부터 데이터를 수신한다. 프로세스 설정점 온도들은 가열 엘리먼트들 (156) 각각에 대한 단일 설정점 온도 및/또는 각각의 엘리먼트들 (156) 각각에 대한 상이한 프로세스 설정점 온도들을 포함할 수도 있다. 가열 층 제어기 (304) 는 목표된 온도들을 유지 및/또는 조정하고 목표된 존 비들을 유지하기 위해 가열 엘리먼트들 (156) 에 제공된 전력을 제어한다.
도 4에서 본 개시의 원리들에 따라 기판 지지부의 온도를 제어하기 위한 예시적인 방법 (400) 이 404에서 시작된다. 408에서, 방법 (400) (예를 들어, 온도 계산 모듈 (308)) 은 기판 지지부와 연관된 온도들을 나타내는 하나 이상의 입력들을 수신한다. 412에서, 방법 (400) (예를 들어, 온도 계산 모듈 (308)) 은 이로 제한되는 것은 아니지만, 각각의 가열 엘리먼트들의 온도들, 기판 지지부의 각각의 영역들 또는 존들의 온도, 및 기판 지지부 상에서 프로세싱되는 기판에 걸친 온도들을 포함하는 기판 지지부와 연관된 다양한 온도들을 계산한다. 온도 계산 모듈 (308) 은 직접적인 온도 피드백 (예를 들어, 온도를 측정하도록 구성된 센서들로부터의 신호들, 기판 지지부의 중앙 영역의 단일 온도 센서들, 등), 온도와 연관된 다른 파라미터들 (예를 들어, 가열 엘리먼트들의 저항들, 가열 엘리먼트들에 제공된 전력 및/또는 전류, 등) 에 대응하는 측정값들 및/또는 입력들, 다양한 입력들에 따라 온도를 계산하도록 구성된 하나 이상의 모델들, 및/또는 이들의 조합에 기초하여 온도들을 계산하도록 구성될 수도 있다.
416에서, 방법 (400) (예를 들어, 가열 층 제어기 (304)) 은 이로 제한되는 것은 아니지만, 계산된 온도 값들, 설정점 온도들, 및 계산된 온도 값들 및 설정점 온도들에 따라 각각의 가열 층들의 제어를 결정하도록 사용된 (예를 들어, 메모리 (312) 로부터의) 관련 데이터를 포함하는 입력들을 수신한다. 420에서, 방법 (400) (예를 들어, 가열 층 제어기 (304)) 은 계산된 온도 값들, 설정점 온도들, 각각의 가열 층들에 제공된 전력의 목표된 관계 (예를 들어, 비), 기판 지지부의 내측과 전력 방사상 존들 사이의 전력 비, 및/또는 가열 층들 각각의 상이한 영역들에서 각각의 와트 바이어스 밀도들에 따라 각각의 가열 층들에 제공된 전력을 제어한다.
예를 들어, 기판 지지부 (104) 가 N 개의 수직으로 스택된 가열 엘리먼트들 (156) 을 포함하고 총 전력 P가 가열 엘리먼트들 (156) 에 제공된다면, 가열 층 제어기는 1/N * P에 따라 가열 엘리먼트들 (156) 각각에 전력을 제공할 수도 있고, 여기서 P는 계산된 온도 값들 및 설정점 온도들에 따라 계산된다. 즉, P는 설정점 온도를 달성하기 위해 필요한 총 전력에 대응할 수도 있고, 전력의 동일한 부분이 N 개의 가열 엘리먼트들 (156) 각각에 제공된다. 다른 예들에서, 총 전력 P의 상이한 부분들이 가열 엘리먼트들 (156) 의 상이한 엘리먼트들에 제공될 수도 있다. 일부 예들에서, 가열 층 제어기 (304) 는 상기 기술된 바와 같이 목표된 온도들을 유지하기 위해 가열 층들을 제어하도록 구성된 제어 루프 (예를 들어, PID 루프) 를 구현한다. 방법 (400) 은 424에서 종료된다.
전술한 기술은 본질적으로 단지 예시이고, 어떠한 방식으로도 본 개시, 이의 적용 예, 또는 사용들을 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들의 연구 시 자명해질 것이기 때문에 이렇게 제한되지 않아야 한다. 방법의 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시 예들 각각이 특정한 피처들을 갖는 것으로 상기 기술되었지만, 본 개시의 임의의 실시 예에 대해 기술된 이들 피처들 중 임의의 하나 이상의 피처들은, 조합이 명시적으로 기술되지 않더라도 임의의 다른 실시 예들의 피처들에서 그리고/또는 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시 예들은 상호 배타적이지 않고, 하나 이상의 실시 예들의 다른 실시 예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트들이 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하는 것으로 해석되지 않아야 한다.
일부 구현 예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치와 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고 (enable), 엔드포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD (Atomic Layer Deposition) 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (20)

  1. 기판 상에서 증착 프로세스를 수행하도록 구성된 기판 프로세싱 시스템을 위한 기판 지지부에 있어서,
    기판을 지지하도록 구성된 상부 표면을 갖는 페데스탈; 및
    N 개의 가열 층들로서, 상기 N 개의 가열 층들은 상기 상부 표면 아래의 상기 페데스탈 내에 수직으로 스택되고 (stack), 그리고 상기 N 개의 가열 층들 각각은 각각의 저항성 가열 엘리먼트를 포함하는, 상기 N 개의 가열 층들을 포함하고,
    상기 N 개의 가열 층들 중 적어도 하나에서 상기 저항성 가열 엘리먼트의 와트 밀도는 상기 기판 지지부의 다른 방사상 존들에 대해 상기 기판 지지부의 적어도 하나의 방사상 존에서 가변하는, 기판 지지부.
  2. 제 1 항에 있어서,
    상기 저항성 가열 엘리먼트들 각각은 저항성 코일을 포함하는, 기판 지지부.
  3. 제 2 항에 있어서,
    상기 저항성 코일들 중 적어도 하나는 상기 저항성 코일들의 다른 코일들과 상이한 피치를 갖는, 기판 지지부.
  4. 제 2 항에 있어서,
    상기 저항성 코일들 각각은 동일한 피치를 갖는, 기판 지지부.
  5. 제 1 항에 있어서,
    상기 N 개의 가열 층들 중 적어도 2 개의 상기 저항성 가열 엘리먼트들은 수직 방향으로 정렬되는, 기판 지지부.
  6. 제 1 항에 있어서,
    상기 와트 밀도는 상기 기판 지지부의 외측 존에서 가변하는, 기판 지지부.
  7. 제 1 항에 있어서,
    상기 와트 밀도는 상기 기판 지지부의 내측 존에서 가변하는, 기판 지지부.
  8. 제 1 항에 있어서,
    상기 저항성 가열 엘리먼트들 각각은 상기 총 N 개의 가열 층들 모두에 제공된 전체 전력의 1/N을 수용하도록 구성되는, 기판 지지부.
  9. 제 1 항에 있어서,
    상기 각각의 저항성 가열 엘리먼트들 각각의 직경은 상기 기판 지지부의 상기 상부 표면의 직경의 90 내지 99 ％인, 기판 지지부.
  10. 제 1 항에 기재된 기판 지지부를 포함하고, 상기 N 개의 가열 층들 각각의 가열 층들 사이의 목표된 전력 비에 기초하여 상기 N 개의 가열 층들에 제공된 전력을 제어하도록 구성된 제어기를 더 포함하는, 시스템.
  11. 증착 프로세스 동안 기판을 지지하도록 구성된 기판 지지부로서,
    기판을 지지하도록 구성된 상부 표면을 갖는 페데스탈, 및
    N 개의 가열 층들로서, 상기 N 개의 가열 층들은 상기 상부 표면 아래의 상기 페데스탈 내에 수직으로 스택되고, 그리고 상기 N 개의 가열 층들 각각은 각각의 저항성 가열 엘리먼트를 포함하는, 상기 N 개의 가열 층들을 포함하는, 상기 기판 지지부; 및
    상기 N 개의 가열 층들 각각의 가열 층들 사이의 목표된 전력 비에 기초하여 상기 N 개의 가열 층들에 제공된 전력을 제어하도록 구성된 제어기를 포함하는, 시스템.
  12. 제 11 항에 있어서,
    상기 저항성 가열 엘리먼트들 각각은 저항성 코일을 포함하는, 시스템.
  13. 제 12 항에 있어서,
    상기 저항성 코일들 중 적어도 하나는 상기 저항성 코일들의 다른 코일들과 상이한 피치를 갖는, 시스템.
  14. 제 12 항에 있어서,
    상기 저항성 코일들 각각은 동일한 피치를 갖는, 시스템.
  15. 제 11 항에 있어서,
    상기 N 개의 가열 층들 중 적어도 2 개의 상기 저항성 가열 엘리먼트들은 수직 방향으로 정렬되는, 시스템.
  16. 제 11 항에 있어서,
    상기 N 개의 가열 층들 중 적어도 하나의 상기 저항성 가열 엘리먼트의 와트 밀도는 상기 기판 지지부의 다른 방사상 존들에 대해 상기 기판 지지부의 적어도 하나의 방사상 존에서 가변하는, 시스템.
  17. 제 16 항에 있어서,
    상기 와트 밀도는 상기 기판 지지부의 외측 존에서 가변하는, 시스템.
  18. 제 16 항에 있어서,
    상기 와트 밀도는 상기 기판 지지부의 내측 존에서 가변하는, 시스템.
  19. 제 11 항에 있어서,
    상기 저항성 가열 엘리먼트들 각각은 상기 총 N 개의 가열 층들 모두에 제공된 전체 전력의 1/N을 수용하도록 구성되는, 시스템.
  20. 제 11 항에 있어서,
    상기 각각의 저항성 가열 엘리먼트들 각각의 직경은 상기 기판 지지부의 상기 상부 표면의 직경의 90 내지 99 ％인, 시스템.
KR1020217020281A 2018-11-30 2019-11-25 향상된 열 균일성을 위한 복수 층 히터를 갖는 세라믹 페데스탈 KR20210088003A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862773601P 2018-11-30 2018-11-30
US62/773,601 2018-11-30
PCT/US2019/062953 WO2020112608A1 (en) 2018-11-30 2019-11-25 Ceramic pedestal with multi-layer heater for enhanced thermal uniformity

Publications (1)

Publication Number Publication Date
KR20210088003A true KR20210088003A (ko) 2021-07-13

Family

ID=70852626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217020281A KR20210088003A (ko) 2018-11-30 2019-11-25 향상된 열 균일성을 위한 복수 층 히터를 갖는 세라믹 페데스탈

Country Status (6)

Country Link
US (1) US20210398829A1 (ko)
JP (1) JP2022510260A (ko)
KR (1) KR20210088003A (ko)
CN (1) CN113169109A (ko)
TW (1) TW202034446A (ko)
WO (1) WO2020112608A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220017725A (ko) * 2020-08-05 2022-02-14 주식회사 원익아이피에스 기판지지대 및 이를 포함하는 기판처리장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8137465B1 (en) * 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8168926B2 (en) * 2007-03-26 2012-05-01 Ngk Insulators, Ltd. Heating device
TWI508178B (zh) * 2008-07-16 2015-11-11 Tera Semicon Corp 批量式熱處理裝置
KR101525634B1 (ko) * 2009-03-30 2015-06-03 엔지케이 인슐레이터 엘티디 세라믹 히터 및 그 제조 방법
KR101343556B1 (ko) * 2012-05-18 2013-12-19 주식회사 케이에스엠컴포넌트 2차원적으로 배선된 열선을 포함하는 세라믹 히터
KR20180047087A (ko) * 2016-10-31 2018-05-10 한국표준과학연구원 유도 가열 증발 증착 장치

Also Published As

Publication number Publication date
US20210398829A1 (en) 2021-12-23
JP2022510260A (ja) 2022-01-26
TW202034446A (zh) 2020-09-16
CN113169109A (zh) 2021-07-23
WO2020112608A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US10096506B2 (en) Reducing temperature transition in a substrate support
US10381248B2 (en) Auto-correction of electrostatic chuck temperature non-uniformity
US11028482B2 (en) Use of voltage and current measurements to control dual zone ceramic pedestals
KR102360248B1 (ko) 상이한 히터 트레이스 재료를 사용한 적층된 히터
US11236422B2 (en) Multi zone substrate support for ALD film property correction and tunability
CN111433902A (zh) 向下游室传送自由基和前体气体以实现远程等离子体膜沉积的有改进的孔图案的集成喷头
KR20210029827A (ko) 트리밍 프로세스를 위한 임계 치수 변동을 개선하기 위한 보상 챔버 및 프로세스 효과들
KR20210088003A (ko) 향상된 열 균일성을 위한 복수 층 히터를 갖는 세라믹 페데스탈
KR20210016473A (ko) 더블 패터닝 프로세스를 위한 방위각 임계 치수 불균일성 개선
US20220243323A1 (en) Use of rotation to correct for azimuthal non-uniformities in semiconductor substrate processing
US20220223440A1 (en) Rapid tuning of critical dimension non-uniformity by modulating temperature transients of multi-zone substrate supports
KR20190141260A (ko) 기판 프로세싱 시스템들을 위한 온도-튜닝된 기판 지지부
US20230298859A1 (en) Optimizing edge radical flux in a downstream plasma chamber
US10764966B2 (en) Laminated heater with different heater trace materials
WO2023003768A1 (en) Showerhead temperature based deposition time compensation for thickness trending in pecvd deposition system