KR20210016473A - 더블 패터닝 프로세스를 위한 방위각 임계 치수 불균일성 개선 - Google Patents

더블 패터닝 프로세스를 위한 방위각 임계 치수 불균일성 개선 Download PDF

Info

Publication number
KR20210016473A
KR20210016473A KR1020217002490A KR20217002490A KR20210016473A KR 20210016473 A KR20210016473 A KR 20210016473A KR 1020217002490 A KR1020217002490 A KR 1020217002490A KR 20217002490 A KR20217002490 A KR 20217002490A KR 20210016473 A KR20210016473 A KR 20210016473A
Authority
KR
South Korea
Prior art keywords
showerhead
data
substrate
tilted
adjusting
Prior art date
Application number
KR1020217002490A
Other languages
English (en)
Inventor
풀키트 아가왈
애드리언 라보이
프랭크 로렌 파스콸레
라비 쿠마
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210016473A publication Critical patent/KR20210016473A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Automation & Control Theory (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

프로세싱 챔버 내의 샤워헤드의 위치를 조정하기 위한 방법이 프로세싱 챔버 내의 기판 지지부 상에 복수의 맨드릴들을 포함하는 기판을 배치하는 단계 및 기판 지지부에 대해 샤워헤드의 위치를 조정하는 단계를 포함한다. 샤워헤드의 위치를 조정하는 단계는 샤워헤드의 위치와 기판을 에칭하는 것과 연관된 방위각 불균일성들 사이의 상관관계를 나타내는 데이터에 기반하여 샤워헤드를 틸팅된 (tilt) 위치로 조정하는 단계를 포함한다. 방법은 데이터에 기반하여 조정된 틸팅된 위치의 샤워헤드를 사용하여, 복수의 맨드릴들을 에칭하기 위해 트리밍 단계를 수행하는 단계를 더 포함한다.

Description

더블 패터닝 프로세스를 위한 방위각 임계 치수 불균일성 개선
관련 출원들에 대한 교차 참조
본 출원은 2018년 6월 29일에 출원된 미국 특허 출원 번호 제 16/023,069 호의 우선권을 주장한다. 상기 참조된 출원의 전체 개시는 참조로서 본 명세서에 인용된다.
본 개시는 원자 층 증착 기판 프로세싱 챔버의 더블 패터닝 프로세스들에 관한 것이다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼들과 같은 기판들을 처리하기 위해 사용될 수도 있다. 기판 처리들의 예들은 에칭, 증착, 포토레지스트 제거, 등을 포함한다. 프로세싱 동안, 기판은 정전 척과 같은 기판 지지부 상에 배치되고, 하나 이상의 프로세스 가스들이 프로세싱 챔버 내로 도입될 수도 있다.
하나 이상의 프로세스 가스들은 가스 전달 시스템에 의해 프로세싱 챔버로 전달될 수도 있다. 일부 예들에서, 가스 전달 시스템은 하나 이상의 도관들에 의해 프로세싱 챔버 내에 위치되는 샤워헤드에 연결된 매니폴드를 포함한다. 일부 예들에서, 프로세스는 ALD (Atomic Layer Deposition) 를 사용하여 기판 상에 박막을 증착한다.
프로세싱 챔버 내의 샤워헤드의 위치를 조정하기 위한 방법이 프로세싱 챔버 내의 기판 지지부 상에 복수의 맨드릴들 (mandrels) 을 포함하는 기판을 배치하는 단계 및 기판 지지부에 대해 샤워헤드의 위치를 조정하는 단계를 포함한다. 샤워헤드의 위치를 조정하는 단계는 샤워헤드의 위치와 기판을 에칭하는 것과 연관된 방위각 불균일성들 사이의 상관관계를 나타내는 데이터에 기반하여 샤워헤드를 틸팅된 (tilt) 위치로 조정하는 단계를 포함한다. 방법은 데이터에 기반하여 조정된 틸팅된 위치의 샤워헤드를 사용하여, 복수의 맨드릴들을 에칭하기 위해 트리밍 (trim) 단계를 수행하는 단계를 더 포함한다.
다른 특징들에서, 데이터는 샤워헤드의 복수의 틸팅된 위치들에 대한 방위각 불균일성들의 민감도 (sensitivity) 를 나타낸다. 방법은 데이터를 수집하고 메모리에 데이터를 저장하는 단계를 더 포함한다. 데이터를 수집하는 단계는 샤워헤드를 복수의 상이한 틸팅된 위치들로 조정하는 단계, 샤워헤드가 복수의 상이한 틸팅된 위치들에 있을 때 복수의 트림 단계들을 수행하는 단계, 및 복수의 상이한 틸팅된 위치들 각각에서 복수의 트리밍 단계들을 수행하는 것과 연관된 방위각 불균일성들을 결정하는 단계를 포함한다.
다른 특징들에서, 샤워헤드의 위치를 조정하는 단계는 데이터에 의해 나타낸 바와 같이 기판의 표면에 걸친 에칭 양들의 가장 작은 표준 편차를 갖는 틸팅된 위치로 샤워헤드의 위치를 조정하는 단계를 포함한다. 방법은 트리밍 단계를 수행하는 단계에 후속하여, 맨드릴들 상에 스페이서 층을 증착하는 단계를 더 포함한다. 트리밍 단계는 자가-정렬된 (self-aligned) 더블 패터닝 프로세스에서 수행된다. 방법은 데이터에 기반하여 샤워헤드의 틸팅된 위치를 결정하는 단계 및 틸팅된 위치를 나타내는 정보를 제공하는 단계를 더 포함한다. 방법은 정보를 사용자 인터페이스에 제공하는 단계를 더 포함한다. 방법은 정보에 기반하여 틸팅된 위치로 샤워헤드의 위치를 조정하기 위해 액추에이터를 제어하는 단계를 더 포함한다.
프로세싱 챔버 내의 샤워헤드의 위치를 조정하도록 구성된 제어기가 샤워헤드의 위치와 프로세싱 챔버 내의 기판 지지부 상에 배치된 기판을 에칭하는 것과 연관된 방위각 불균일성들 사이의 상관관계를 나타내는 데이터를 저장하는 메모리를 포함한다. 위치 계산 모듈이 메모리에 저장된 데이터에 기반하여 기판 지지부에 대한 샤워헤드의 틸팅된 위치를 결정하도록 구성된다. 제어기는 기판 지지부 상에 배치된 기판 및 데이터에 기반하여 조정된 틸팅된 위치의 샤워헤드를 사용하여, 기판 상에 형성된 복수의 맨드릴들을 에칭하기 위해 트리밍 단계를 수행하도록 더 구성된다.
다른 특징들에서, 데이터는 샤워헤드의 복수의 틸팅된 위치들에 대한 방위각 불균일성들의 민감도를 나타낸다. 제어기는 데이터를 수집하고 데이터를 메모리에 저장하도록 더 구성된다. 데이터를 수집하기 위해, 제어기는 샤워헤드가 복수의 상이한 틸팅된 위치들에 있을 때 복수의 트리밍 단계들을 수행하고, 복수의 상이한 틸팅된 위치들 각각에서 복수의 트리밍 단계들을 수행하는 것과 연관된 방위각 불균일성들을 결정하도록 구성된다.
다른 특징들에서, 틸팅된 위치는 데이터에 의해 나타낸 바와 같이 기판의 표면에 걸친 에칭 양들의 가장 작은 표준 편차를 갖는 틸팅된 위치에 대응한다. 제어기는 트리밍 단계를 수행하는 것에 후속하여, 맨드릴들 상에 스페이서 층을 증착하도록 더 구성된다. 트리밍 단계는 자가-정렬된 더블 패터닝 프로세스에서 수행된다. 위치 계산 모듈은 틸팅된 위치를 나타내는 정보를 출력하도록 구성된다. 위치 계산 모듈은 정보를 사용자 인터페이스에 제공하도록 구성된다. 제어기는 정보에 기반하여 틸팅된 위치로 샤워헤드의 위치를 조정하기 위해 액추에이터를 제어하도록 구성된 샤워헤드 조정 모듈을 더 포함한다.
본 개시의 추가 적용 가능성의 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시의 목적들을 위해 의도되고, 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른 틸팅 가능한 샤워헤드를 포함하는 기판 프로세싱 시스템의 예의 기능적 블록도이다.
도 2a 내지 도 2k는 본 개시에 따른 더블 패터닝 원자 층 증착 프로세스의 예를 예시한다.
도 3a 내지 도 3d는 본 개시에 따른 자가-정렬된 더블 패터닝 프로세스의 예시적인 트리밍 단계를 예시한다.
도 4는 본 개시에 따른 기판의 표면 상의 에칭 양들의 방사상 불균일성 및 방위각 불균일성의 예를 도시한다.
도 5는 본 개시에 따른 틸팅 가능한 예시적인 가스 분배 디바이스를 도시한다.
도 6a 내지 도 6d는 본 개시에 따른 틸팅되지 않은 위치 및 틸팅된 위치의 가스 분배 디바이스를 도시한다.
도 7은 본 개시에 따른 트리밍 단계에서 방위각 불균일성들을 튜닝하도록 샤워헤드의 위치를 조정하기 위한 예시적인 방법을 도시한다.
도 8은 본 개시에 따른 방위각 불균일성들을 튜닝하기 위해 샤워헤드의 목표된 위치를 결정하도록 구성된 예시적인 제어기를 도시한다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
원자 층 증착 (Atomic Layer Deposition; ALD) 과 같은 막 증착 프로세스들에서, 증착된 막의 다양한 특성들은 공간 (즉, 수평면의 x-y 좌표들) 분포에 걸쳐 가변한다. 예를 들어, 기판 프로세싱 툴들은 막 두께 불균일성 (Non-Uniformity; NU) 에 대한 각각의 사양들을 가질 수도 있고, 이는 반도체 기판의 표면 상의 미리 결정된 위치들에서 취해진 측정 세트의 전체 범위, 절반 범위, 및/또는 표준 편차로 측정될 수도 있다. 일부 예들에서, NU는 예를 들어, NU의 직접적인 원인을 해결하고 그리고/또는 기존 NU를 보상하거나 취소하도록 대응하는 NU를 도입함으로써 감소될 수도 있다. 다른 예들에서, 재료는 프로세스의 다른 (예를 들어, 이전의 또는 후속) 단계들에서 공지된 불균일성들을 보상하도록 의도적으로 증착되고 그리고/또는 불균일하게 제거될 수도 있다.
더블 패터닝 (double patterning; DPT) ALD 프로세스들 (예를 들어, 자가-정렬된 더블 패터닝, 또는 SADP 프로세스) 는 리소그래피 단계, 트리밍 단계, 및 희생 스페이서 층 증착 단계를 포함하는 단계들을 포함할 수도 있지만, 이로 제한되지 않는다. 단계 각각은 전체 임계 치수 (Critical Dimension; CD) NU 및 불균형에 영향을 주는 연관된 NU들을 가질 수도 있다. 예를 들어, 트리밍 단계는 CD를 감소시키기 위해 리소그래피 단계와 스페이서 층 증착 단계 사이에서 수행될 수도 있다. 그러나, 트림 NU는 CD 불균형을 증가시키고 불량한 수율을 발생시키는 불균일한 더블 패터닝을 발생시킬 수도 있다. 트림 NU는 방사상 NU 및 방위각 NU로서 특징지어질 수도 있다. 방사상 NU를 튜닝하기 위해 다양한 방법들이 사용될 수도 있다. 그러나, 방위각 NU를 튜닝하는 것은 어려울 수도 있다.
본 개시의 원리들에 따른 시스템들 및 방법들은 더블 패터닝 ALD 프로세스에서 방위각 NU를 튜닝 (예를 들어, 감소) 하도록 구성된다. 예를 들어, ALD 프로세싱 챔버 내의 가스 분배 디바이스 (예를 들어, 샤워헤드) 는 방위각 NU를 감소시키기 위해 (예를 들어, 트리밍 단계 동안) 틸팅하도록 구성된다.
이제 도 1을 참조하면, 본 개시에 따른 기판 지지부 (예를 들어, ALD 페데스탈) (104) 를 포함하는 기판 프로세싱 시스템 (100) 의 예가 도시된다. 기판 지지부 (104) 는 프로세싱 챔버 (108) 내에 배치된다. 기판 (112) 이 프로세싱 동안 기판 지지부 (104) 상에 배치된다.
가스 전달 시스템 (120) 이 밸브들 (124-1, 124-2, …, 및 124-N) (집합적으로 밸브들 (124)) 및 질량 유량 제어기들 (126-1, 126-2, …, 및 126-N) (집합적으로 MFC들 (126)) 에 연결되는 가스 소스들 (122-1, 122-2, …, 및 122-N) (집합적으로 가스 소스들 (122)) 을 포함한다. MFC들 (126) 은 가스 소스들 (122) 로부터 가스들이 혼합되는 매니폴드 (128) 로의 가스들의 플로우를 제어한다. 매니폴드 (128) 의 출력이 선택 가능한 압력 레귤레이터 (regulator) (132) 를 통해 매니폴드 (136) 로 공급된다. 매니폴드 (136) 의 출력이 멀티-인젝터 샤워헤드 (140) 와 같은 가스 분배 디바이스로 입력된다. 매니폴드 (128 및 136) 가 도시되지만, 단일 매니폴드가 사용될 수 있다. 본 개시의 원리들에 따른 샤워헤드 (140) 는 이하에 보다 상세히 기술된 바와 같이 기판 (112) 의 프로세싱 동안 틸팅되도록 구성된다.
일부 예들에서, 기판 지지부 (104) 의 온도는 저항성 히터들 (160) 을 사용하여 제어될 수도 있다. 기판 지지부 (104) 는 냉각제 채널들 (164) 을 포함할 수도 있다. 냉각 유체가 유체 저장부 (168) 및 펌프 (170) 로부터 냉각제 채널들 (164) 에 공급된다. 압력 센서들 (172, 174) 은 압력을 측정하기 위해 각각 매니폴드 (128) 또는 매니폴드 (136) 내에 배치될 수도 있다. 밸브 (178) 및 펌프 (180) 가 프로세싱 챔버 (108) 로부터 반응물질들을 배기시키도록 그리고/또는 프로세싱 챔버 (108) 내의 압력을 제어하도록 사용될 수도 있다.
제어기 (182) 가 멀티-인젝터 샤워헤드 (140) 에 의해 제공된 도징 (dosing) 을 제어하는 도즈 제어기 (184) 를 포함한다. 제어기 (182) 는 또한 가스 전달 시스템 (120) 으로부터의 가스 전달을 제어한다. 제어기 (182) 는 밸브 (178) 및 펌프 (180) 를 사용하여 프로세싱 챔버 내 압력 및/또는 반응물질들의 배기를 제어한다. 제어기 (182) 는 (예를 들어, 기판 지지부 내의 센서들 (미도시) 및/또는 냉각제 온도를 측정하는 센서들 (미도시) 로부터의) 온도 피드백에 기반하여 기판 지지부 (104) 및 기판 (112) 의 온도를 제어한다.
이제 도 2a 내지 도 2k를 참조하면, 예시적인 SADP 프로세스가 기술된다. 도 2a는 예를 들어, 상부에 형성된 하드마스크 층 (204) 을 포함하는 기판 (200) 을 도시한다. 단지 예를 들면, 기판 (200) 은 실리콘 (Si) 기판을 포함하고 하드마스크 층 (204) 은 실리콘 나이트라이드 (Si3N4) 로 이루어지지만, 다른 재료들이 사용될 수도 있다. 복수의 코어 층들 (예를 들어, 맨드릴 층들) (208, 212, 및 216) 이 하드마스크 층 (204) 상에 (예를 들어, 화학적 기상 증착, 또는 CVD를 사용하여) 증착된다. 단지 예를 들면, 코어 층들 (208, 212, 및 216) 은 비정질 실리콘 (a-Si) 을 포함할 수도 있다. 일부 예들에서, 코어 층들 (208, 212, 및 216) 은 대략 50 ㎚ 내지 150 ㎚ (예를 들어, 100 ㎚) 의 높이를 가질 수도 있다. 패터닝 층 (예를 들어, 패터닝된 포토레지스트 층 또는 마스크) (220) 이 코어 층 (216) 상에 형성되고 포토리소그래피를 사용하여 패터닝된다.
하드마스크 층 (204), 코어 층들 (208, 212, 및 216), 및 마스크 (220) 를 포함하는 기판 (200) 은 프로세싱 챔버 (예를 들어, 에칭 툴의 유도적으로 커플링된 플라즈마 챔버) 내에 배치된다. 도 2b에 도시된 바와 같이, 코어 층 (216) 은 복수의 맨드릴들 (224) 을 형성하도록 (예를 들어, 이방성 에칭 또는 다른 프로세스를 사용하여) 에칭된다. 마스크 (220) 는 코어 층 (216) 의 에칭 동안 맨드릴들 (224) 에 대응하는 코어 층 (216) 의 부분들을 보호한다. 마스크 (220) 가 포토레지스트 마스크이면, 마스크 (220) 는 산소 함유 플라즈마를 사용하여 제거될 수 있다. 마스크 (220) 가 이하에 기술된 바와 같이 스페이서 층 (228) 과 유사한 재료이면, 마스크 (220) 는 맨드릴들 (224) 상에 남아있을 수도 있고 스페이서 층 (228) 의 에칭 동안 에칭될 수도 있다.
도 2c에서, 스페이서 층 (228) 은 기판 (200) 위에 (즉, 코어 층 (212) 및 맨드릴들 (224) 상에) 증착된다. 단지 예를 들면, 스페이서 층 (228) 은 ALD, 예컨대 (실리콘 테트라클로라이드 (SiCl4), 실란 (SiH4), 등을 포함하는 전구체들을 사용하는) 옥사이드-타입 증착, (분자 질소, 암모니아 (NH3), 등을 사용하는) 나이트라이드-타입 증착, 및/또는 (메탄 (CH4), 플루오로메탄 (CH3F), 등을 사용하는) 탄소 기반 증착을 사용하여 컨포멀하게 (conformally) 증착될 수도 있다.
일 예에서, 스페이서 층 (228) 은 O2의 존재 시 SiCl4 전구체를 사용하여 증착된다. 스페이서 층 (228) 의 증착을 수행하기 위한 다른 예시적인 프로세스 파라미터들은 10 ℃ 미만의 최소 온도부터 최대 120 ℃ 사이의 온도 변동, 200 W 내지 1800 W의 플라즈마 전력, 0에서 대략 1000 V의 바이어스 전압, 및 2 mTorr 내지 2000 mTorr의 챔버 압력을 포함한다.
일부 예들에서, 스페이서 층 (228) 을 증착하기 전에 맨드릴들 (224) 상에서 트리밍 단계가 수행될 수도 있다. 예를 들어, 트리밍 단계에서, 맨드릴들 (224) 은 맨드릴들 (224) 의 폭들 및 스페이서 층 (228) 의 치수들을 조정하도록 에칭될 수도 있다.
도 2d에서, 스페이서 층 (228) 은 스페이서 층 (228) 의 측벽 부분들 (232) 을 남기면서 코어 층 (212) 및 맨드릴들 (224) 의 상부 표면들로부터 스페이서 층 (228) 의 부분들을 제거하기 위해 (예를 들어, 이방성 에칭 프로세스를 사용하여) 에칭된다. 일부 예들에서, 도 2d에 기술된 에칭에 후속하여 브레이크쓰루 (breakthrough) 단계 (예를 들어, 불소 함유 플라즈마 처리) 가 수행될 수도 있다. 또한, 스페이서 층 (228) 의 재료에 따라, 산소-함유 플라즈마 처리가 불소-함유 플라즈마 처리 전 수행될 수도 있다. 도 2e에서, 맨드릴들 (224) 은 (예를 들어, 이방성 에칭을 사용하여) 제거된다. 따라서, 측벽 부분들 (232) 은 기판 (200) 상에 형성된 채로 남는다.
도 2f에 도시된 바와 같이, 코어 층 (212) 은 복수의 맨드릴들 (236) 을 형성하기 위해 (예를 들어, 이방성 에칭 또는 다른 프로세스를 사용하여) 에칭된다. 측벽 부분들 (232) 은 코어 층 (212) 의 에칭 동안 맨드릴들 (236) 에 대응하는 코어 층 (212) 의 부분들을 보호하기 위한 마스크로서 작용한다. 측벽 부분들 (232) 은 이하에 기술된 바와 같이 스페이서 층 (240) 의 에칭 동안, 부가적인 플라즈마 에칭 단계 등에서 제거될 수 있다.
도 2g에서, 스페이서 층 (240) 은 기판 (200) 위에 (즉, 코어 층 (208) 및 맨드릴들 (236) 상에) 증착된다. 단지 예를 들면, 스페이서 층 (240) 은 스페이서 층 (228) 과 유사한 방식으로 ALD를 사용하여 컨포멀하게 증착될 수도 있다. 일부 예들에서, 스페이서 층 (240) 을 증착하기 전 맨드릴들 (236) 상에서 트리밍 단계가 수행될 수도 있다.
도 2h에서, 스페이서 층 (240) 은 스페이서 층 (240) 의 측벽 부분들 (244) 을 남기면서 코어 층 (208) 및 맨드릴들 (236) 의 상부 표면들로부터 스페이서 층 (240) 의 부분들을 제거하기 위해 (예를 들어, 이방성 에칭 프로세스를 사용하여) 에칭된다. 일부 예들에서, 도 2h에 기술된 에칭에 후속하여 브레이크쓰루 단계 (예를 들어, 불소 함유 플라즈마 처리) 가 수행될 수도 있다. 또한, 스페이서 층 (240) 의 재료에 따라, 산소-함유 플라즈마 처리가 불소-함유 플라즈마 처리 전 수행될 수도 있다. 도 2i에서, 맨드릴들 (236) 은 (예를 들어, 이방성 에칭을 사용하여) 제거된다. 따라서, 측벽 부분들 (244) 은 기판 (200) 상에 형성된 채로 남는다.
도 2j에 도시된 바와 같이, 코어 층 (208) 은 복수의 맨드릴들 (248) 을 형성하기 위해 (예를 들어, 이방성 에칭 또는 다른 프로세스를 사용하여) 에칭된다. 측벽 부분들 (244) 은 코어 층 (208) 의 에칭 동안 맨드릴들 (248) 에 대응하는 코어 층 (208) 의 부분들을 보호하기 위한 마스크로서 작용한다. 측벽 부분들 (244) 은 예를 들어, 도 2k에 도시된 바와 같이 부가적인 플라즈마 에칭 단계에서 제거될 수 있다.
도 2k에 도시된 바와 같이, SADP 프로세스는 기판 (200) 상에 (예를 들어, 하드마스크 층 (204) 상에) 이격된 패턴으로 형성된 맨드릴들 (248) 을 발생시킨다. 맨드릴들 (248) 사이의 간격은 도 2i에 도시된 바와 같이 측벽 부분들 (244) 사이의 간격에 따라 결정되고, 결국 도 2e에 도시된 바와 같이 측벽 부분들 (232) 사이의 간격에 따라 결정된다. 맨드릴들 (236) 및 맨드릴들 (232) 의 폭들은 측벽 부분들 (244) 과 측벽 부분들 (232) 사이의 각각의 간격, 그리고 따라서 맨드릴들 (248) 사이의 간격을 결정한다. 이에 따라, 트리밍 단계들은 맨드릴들 (248) 사이의 균일한 간격을 보장하기 위해 맨드릴들 (232) 및 맨드릴들 (236) 상에서 수행될 수도 있다. 예를 들어, 맨드릴들 (232) 및 맨드릴들 (236) 의 각각의 폭들은 도 2k에 도시된 바와 같이 a = b = c이도록 균일한 간격을 달성하기 위해 트리밍될 수도 있다.
이제 도 3a, 도 3b, 도 3d, 및 도 3d를 참조하면, SADP 프로세스의 예시적인 트리밍 단계가 기술된다. 간결성을 위해, 단일 코어 층 (300) 및 맨드릴들 (304) 만이 도시된다. 도 3a에서, 트리밍 단계 전 (예를 들어, 도 2b에 도시된 바와 같이, 코어 층 (300) 상에 맨드릴들 (304) 을 형성하기 위한 에칭 단계에 후속하여) 맨드릴들 (304) 이 도시된다. 맨드릴들 (304) 의 폭이 임계 치수 CD1에 대응한다. 맨드릴들 (304) 은 맨드릴들 (304) 의 폭을 조정하기 위해 도 3b에 도시된 바와 같이 트리밍된다 (예를 들어, 에칭된다). 따라서, 맨드릴들 (304) 의 임계 치수는 CD2로 감소된다. 도 3c에서, 스페이서 층 (308) 이 코어 층 (300) 및 맨드릴들 (304) 위에 증착된다 (예를 들어, 상기 기술된 바와 같이 ALD를 사용하여 컨포멀하게 증착된다).
도 3d는 스페이서 층 (308) 및 맨드릴들 (304) 의 부분들을 제거하기 위해 하나 이상의 에칭 단계들을 수행하는 것에 후속하여 코어 층 (300) 상에 남아있는 스페이서 층 (308) 의 측벽 부분들 (312) 을 도시한다. 측벽 부분들 (312) 사이의 공간들 (예를 들어, S1, S2, 등) 은 맨드릴들 (304) 의 각각의 폭들 (예를 들어, CD2) 에 대응한다. 따라서, 측벽 부분들 (312) 의 피치는 S1 + S2 + 2L로 규정될 수도 있고, 여기서 L은 라인 폭 (즉, 측벽 부분들 (312) 중 하나의 폭) 에 대응한다.
다양한 불균일성들은 프로세싱 동안 (예를 들어, ALD 단계들 동안) 증착되고 (예를 들어, 에칭 단계들 동안) 제거된 재료의 양에 영향을 준다. 예를 들어, 트리밍 단계와 연관된 에칭 불균일성들은 방사상 불균일성들 및 방위각 불균일성들을 포함한다. 방사상 불균일성들은 기판의 중심으로부터 방사상 거리가 증가함에 따라 에칭 양들의 차들에 대응한다. 반대로, 방위각 불균일성들은 기판 둘레의 각도 방향의 에칭 양들의 차들에 대응한다. 도 4는 기판 (400) 의 표면 상의 에칭 양들의 예시적인 방사상 불균일성들 및 방위각 불균일성들을 도시한다. 예를 들어, 에칭 양들 (즉, 기판 (400) 의 표면으로부터 에칭된 양) 은 163.5 Å로부터 170.9 Å, 또는 7.4 Å의 범위일 수도 있다. 예시적인 방사상 방향으로 방사상 라인 (404) 에 의해 도시된 바와 같이, 에칭 양은 기판 (400) 의 중심 영역 (408) 의 165.4 Å로부터 기판 (400) 의 에지 (412) 에서 170.4 Å까지의 범위이다. 반대로, 예시적인 방위각 방향으로 호 (416) 로 도시된 바와 같이, 에칭 양은 에지 (412) 를 따라 170.4 Å 내지 163.5 Å 범위이다.
에지 튜닝 가스들을 주입하고, 에지 링 높이를 조정하고, 기판 (400) 에 걸친 온도들을 제어하고, 압력들을 조정하는, 등을 포함하는, 다양한 방법들이 방사상 불균일성들을 튜닝하기 위해 사용될 수도 있지만, 이에 제한되지 않는다. 이들 방법들은 방위각 불균일성들을 충분히 감소시키지 않을 수도 있다.
이제 도 5를 참조하면, 본 개시에 따른 예시적인 가스 분배 디바이스 (예를 들어, 샤워헤드) (500) 는 트리밍 단계와 연관된 방위각 불균일성들을 조정하도록 틸팅 가능하다. 예를 들어, 샤워헤드 (500) 는 3 자유도 (Degrees-Of-Freedom; DOF) 조정 가능한 샤워헤드에 대응할 수도 있다. 샤워헤드 (500) 는 스템 부분 (504) 및 플라즈마-대면 가스 분배 플레이트 (예를 들어, 대면 플레이트) (508) 를 포함한다. 스템 부분 (504) 은 틸팅 칼라 (collar) (512) 를 통해 프로세싱 챔버 (108) 의 상부 표면에 연결된다. 예를 들어, 틸팅 칼라 (512) 는 상부 플레이트 (516) 및 하부 플레이트 (520) 를 포함한다. 상부 플레이트 (516) 는 프로세싱 챔버 (108) 의 상부 표면에 고정적으로 부착된다. 일부 예들에서, 프로세싱 챔버 (108) 의 상부 표면은 상부 플레이트 (516) 로서 기능할 수도 있다. 프로세스 가스들은 유입구 (524) 를 통하는 스템 부분 (504) 을 통해 가스 분배 플레이트 (508) 에 제공된다.
도시된 바와 같이, 스템 부분 (504) 은 하부 플레이트 (520) 에 연결되고, 하부 플레이트 (520) 는 상부 플레이트 (516) 에 대해 틸팅 가능하다. 예를 들어, 샤워헤드 (500) 는 집합적으로 틸팅 조정 메커니즘들 (528) 로 지칭되는 틸팅 조정 메커니즘들 (528-1, 528-2, 및 528-3) 을 포함한다. 예를 들어, 틸팅 조정 메커니즘들 (528) 은 스크루들에 대응할 수도 있다. (예를 들어, 제어기 (182) 와 같은 제어기로부터의 신호들에 응답하여 수동으로 또는 자동으로) 스크루들을 회전시키는 것은 샤워헤드 (500) 로 하여금 틸팅하게 한다. 예를 들어, 스크루들을 회전시키는 것은 상부 플레이트 (516) 와 하부 플레이트 (520) 의 각각의 부분들 사이의 거리가 증가되고 감소되게 하여, 스템 부분 (504) 및 가스 분배 플레이트 (508) 로 하여금 이에 따라 틸팅하게 한다.
이제 도 6a 내지 도 6d를 참조하면, 본 개시에 따른 샤워헤드 (600) 는 기판 지지부 (604) 에 대해 다양한 위치들로 도시된다. 도 6a에 도시된 바와 같이, 샤워헤드 (600) 는 틸팅되지 않은 위치로 도시된다. 예를 들어, 이 위치에서, 도 5에 기술된 바와 같은 스크루들 각각은 샤워헤드 (600) 가 기판 지지부 (604) 로부터 최대 거리이도록 조정될 수도 있다. 반대로, 도 6b에 도시된 바와 같이, 스크루들은 샤워헤드 (600) 가 기판 지지부 (604) 로부터 최소 거리이도록 조정된다. 도 6c 및 도 6d는 예시적인 틸팅된 위치들의 샤워헤드 (600) 를 도시한다.
이제 도 7을 참조하면, 트리밍 단계에서 방위각 불균일성들을 튜닝하기 위해 샤워헤드의 위치를 조정하는 예시적인 방법 (700) 이 704에서 시작된다. 708에서, 방법 (700) 은 틸팅 민감도 데이터를 수집하고 저장한다. 예를 들어, 틸팅 민감도 데이터는 샤워헤드 틸팅에 대한 방위각 불균일성들의 민감도 (sensitivity) 를 나타낸다. 일 예에서, 방법 (700) 은 다양한 틸팅되지 않은 위치와 틸팅된 위치 사이의 상관관계 및 방위각 불균일성들의 변화들을 결정한다. 예를 들어, 샤워헤드는 트리밍 단계가 각각의 기판 상에서 수행되는 동안 복수의 상이한 위치들 (예를 들어, 틸팅되지 않은 위치, 제 1 틸팅된 위치, 제 2 틸팅된 위치, 제 3 틸팅된 위치, 등) 로 조정될 수도있다. 틸팅된 위치들 각각은 각각의 틸팅 방향 및 틸팅의 양 (예를 들어, 각도) 에 대응할 수도 있다. 트리밍 단계에 후속하여, 기판은 이어서 각각의 샤워헤드 위치에 대한 방위각 불균일성들을 측정하도록 (예를 들어, 계측 또는 다른 검사 방법들을 사용하여) 검사될 수도 있다.
이에 따라, 목표된 틸팅 위치는 결정된 불균일성 민감도들에 기반하여 트리밍 단계 동안 결정될 수도 있다. 예를 들어, 복수의 틸팅 위치들에 대한 방위각 불균일성들을 나타내는 틸팅 민감도 데이터는 수집되고 제어기 (예컨대 제어기 (182)) 의 메모리와 같은 메모리에 저장될 수도 있다.
712에서, 기판이 트리밍 단계 전 프로세싱 챔버의 기판 지지부 상에 배치된다. 예를 들어, 기판은 도 2a에 도시된 바와 같이 패터닝 층 (220) 의 에칭과 같은 이전 프로세싱 단계에 후속하여 기판 지지부 상에 배치될 수도 있다. 일부 예들에서, 이전 프로세싱 단계는 트리밍 단계와 동일한 프로세싱 챔버에서 수행될 수도 있다.
716에서, 방법 (700) (예를 들어, 제어기 (182)) 은 저장된 틸팅 민감도 데이터에 기반하여 샤워헤드의 목표된 위치를 결정한다. 예를 들어, 목표된 (예를 들어, 틸팅된) 위치는 틸팅 민감도 데이터에 따라 방위각 불균일성들을 최소화하도록 선택된다. 720에서, 샤워헤드의 위치는 틸팅되지 않은 위치로부터 목표된 위치로 조정된다. 일 예에서, 샤워헤드의 목표된 위치는 (예를 들어, 디스플레이 또는 다른 사용자 인터페이스를 통해) 사용자에게 제공될 수도 있다. 목표된 위치는 틸팅 방향 및 틸팅 양 (예를 들어, 각도, 변위 거리, 등), 조정 스크루들 (예를 들어, 틸팅 조정 메커니즘들 (528)) 의 각각의 위치들, 등을 나타낼 수도 있다. 사용자는 이어서 샤워헤드의 위치를 수동으로 조정할 수도 있다.
다른 예들에서, 방법 (700) 은 틸팅 민감도 데이터에 따라 결정된 목표된 위치에 따라 샤워헤드의 위치를 자동으로 조정할 수도 있다. 예를 들어, 일부 시스템들에서, 틸팅 조정 메커니즘들 (528) 은 제어기 (182) 로부터 수신된 신호들에 응답하여 샤워헤드의 위치를 조정하도록 구성된 액추에이터들 (예를 들어, 이하에 보다 상세히 도시된 바와 같이, 회전 액추에이터들, 핀 액추에이터들, 등) 에 연결될 수도 있다.
724에서, 방법 (700) 은 트리밍 단계를 수행한다. 728에서, 샤워헤드는 틸팅되지 않은 위치로 복귀된다. 732에서, 방법 (700) 은 (예를 들어, 도 2c 내지 도 2k에 도시된 바와 같이) 트리밍 단계에 후속하는 부가적인 프로세스 단계들을 수행한다. 부가적인 프로세스 단계들은 트리밍 단계와 동일하거나 상이한 프로세싱 챔버에서 수행될 수도 있다. 방법 (700) 은 736에서 종료된다.
이제 도 8을 참조하면, 예시적인 제어기 (800) 는 본 개시에 따라 방위각 불균일성들을 튜닝하기 위해 샤워헤드 (804) 의 목표된 위치를 결정하도록 구성된다. 예를 들어, 제어기 (800) 는 도 7에서 상기 기술된 바와 같이 틸팅 민감도 데이터를 저장하는 메모리 (808) 를 포함한다. 트리밍 단계 전에, 위치 계산 모듈 (812) 은 메모리 (808) 로부터 틸팅 민감도 데이터를 검색하고, 저장된 틸팅 민감도 데이터에 기반하여 샤워헤드 (804) 의 목표된 위치를 결정한다. 일 예에서, 위치 계산 모듈 (812) 은 샤워헤드 (804) 의 목표된 위치를 결정하기 위해 저장된 틸팅 민감도 데이터에 기반하여 모델 또는 알고리즘을 실행하고, 룩업 테이블을 사용하는, 등을 하도록 구성된다. 예를 들어, 틸팅 민감도 데이터는 샤워헤드 (804) 의 위치 (예를 들어, 틸팅 방향 및 양) 각각을 기판의 표면에 걸친 복수의 에칭 양에 상관시킬 수도 있고, 위치 계산 모듈 (812) 은 에칭 양들 사이의 분산을 최소화하기 위한 위치를 선택할 수도 있다. 일 예에서, 위치 계산 모듈 (812) 은 에칭 양들의 가장 작은 표준 편차를 갖는 위치를 선택한다.
샤워헤드 (804) 의 위치는 위치 계산 모듈 (812) 에 의해 결정된 위치에 기반하여 조정된다. 예를 들어, 위치 계산 모듈 (812) 은 목표된 위치를 나타내는 정보를 사용자 인터페이스 (816) (예를 들어, 디스플레이) 에 제공할 수도 있다. 사용자는 사용자 인터페이스 (816) 에 제공된 정보에 기반하여 샤워헤드 (804) 의 위치를 수동으로 조정할 수도 있다. 일 예에서, 샤워헤드 (804) 는 상부 플레이트 (828) 에 대해 하부 플레이트 (824) 의 위치를 조정하도록 수동으로 조정될 수도 있는 하나 이상의 틸팅 조정 메커니즘들 (820) 을 포함한다. 예를 들어, 틸팅 조정 메커니즘들 (820) 은 도 5에서 상기 기술된 바와 같이 스크루들에 대응할 수도있다. 다른 예들에서, 위치 계산 모듈 (812) 은 샤워헤드 조정 모듈 (832) 에 정보를 제공한다. 샤워헤드 조정 모듈 (832) 은 샤워헤드 (804) 의 위치를 조정하도록 구성된다. 예를 들어, 샤워헤드 조정 모듈 (832) 은 각각의 틸팅 조정 메커니즘들 (820) 을 조정하도록 하나 이상의 액추에이터들 (836) 을 제어한다. 액추에이터들 (836) 은 틸팅 조정 메커니즘들 (820) 을 회전시키도록 구성된 (즉, 틸팅 조정 메커니즘들 (820) 이 스크루들에 대응할 때) 회전 액추에이터들, 틸팅 조정 메커니즘들 (820) 을 상향 및 하향으로 이동시키도록 구성된 (즉, 틸팅 조정 메커니즘들 (820) 이 핀들에 대응할 때) 선형 액추에이터들, 등에 대응할 수도 있다.
전술한 기술은 본질적으로 단지 예시이고, 어떠한 방식으로도 본 개시, 이의 적용예, 또는 사용들을 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들의 연구시 자명해질 것이기 때문에 이렇게 제한되지 않아야 한다. 방법의 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기 기술되었지만, 본 개시의 임의의 실시예에 대해 기술된 이들 피처들 중 임의의 하나 이상의 피처들은, 조합이 명시적으로 기술되지 않더라도 임의의 다른 실시예들의 피처들에서 그리고/또는 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 다른 실시예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트들이 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하는 것으로 해석되지 않아야 한다.
일부 구현예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치와 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (20)

  1. 프로세싱 챔버 내의 샤워헤드의 위치를 조정하기 위한 방법에 있어서,
    프로세싱 챔버 내의 기판 지지부 상에 기판을 배치하는 단계로서, 복수의 맨드릴들 (mandrels) 이 상기 기판 상에 형성되는, 상기 기판을 배치하는 단계;
    상기 기판 지지부에 대한 상기 샤워헤드의 위치를 조정하는 단계로서, 상기 샤워헤드의 상기 위치를 조정하는 단계는 상기 샤워헤드의 위치와 상기 기판을 에칭하는 것과 연관된 방위각 불균일성들 사이의 상관관계를 나타내는 데이터에 기반하여 상기 샤워헤드를 틸팅된 (tilt) 위치로 조정하는 단계를 포함하는, 상기 샤워 헤드의 위치를 조정하는 단계; 및
    상기 데이터에 기반하여 조정된 상기 틸팅된 위치에서 상기 샤워헤드를 사용하여, 상기 복수의 맨드릴들을 에칭하기 위해 트리밍 (trim) 단계를 수행하는 단계를 포함하는, 샤워헤드의 위치를 조정하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 데이터는 상기 샤워헤드의 복수의 틸팅된 위치들에 대한 상기 방위각 불균일성들의 민감도 (sensitivity) 를 나타내는, 샤워헤드의 위치를 조정하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 데이터를 수집하는 단계 및 상기 데이터를 메모리에 저장하는 단계를 더 포함하는, 샤워헤드의 위치를 조정하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 데이터를 수집하는 단계는 상기 샤워헤드를 복수의 상이한 틸팅된 위치들로 조정하는 단계, 상기 샤워헤드가 상기 복수의 상이한 틸팅된 위치들에 있을 때 복수의 트리밍 단계들을 수행하는 단계, 및 상기 복수의 상이한 틸팅된 위치들 각각에서 상기 복수의 트리밍 단계들을 수행하는 것과 연관된 방위각 불균일성들을 결정하는 단계를 포함하는, 샤워헤드의 위치를 조정하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 샤워헤드의 위치를 조정하는 단계는 상기 데이터에 의해 나타낸 바와 같이 상기 기판의 표면에 걸친 에칭 양들의 가장 작은 표준 편차를 갖는 틸팅된 위치로 상기 샤워헤드의 위치를 조정하는 단계를 포함하는, 샤워헤드의 위치를 조정하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 트리밍 단계를 수행하는 단계에 후속하여, 상기 맨드릴들 상에 스페이서 층을 증착하는 단계를 더 포함하는, 샤워헤드의 위치를 조정하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 트리밍 단계는 자가-정렬된 (self-aligned) 더블 패터닝 프로세스에서 수행되는, 샤워헤드의 위치를 조정하기 위한 방법.
  8. 제 1 항에 있어서,
    상기 데이터에 기반하여 상기 샤워헤드의 상기 틸팅된 위치를 결정하는 단계 및 상기 틸팅된 위치를 나타내는 정보를 제공하는 단계를 더 포함하는, 샤워헤드의 위치를 조정하기 위한 방법.
  9. 제 8 항에 있어서,
    상기 정보를 사용자 인터페이스에 제공하는 단계를 더 포함하는, 샤워헤드의 위치를 조정하기 위한 방법.
  10. 제 8 항에 있어서,
    상기 정보에 기반하여 상기 틸팅된 위치로 상기 샤워헤드의 상기 위치를 조정하기 위해 액추에이터를 제어하는 단계를 더 포함하는, 샤워헤드의 위치를 조정하기 위한 방법.
  11. 프로세싱 챔버 내의 샤워헤드의 위치를 조정하도록 구성된 제어기에 있어서,
    샤워헤드의 위치와 프로세싱 챔버 내의 기판 지지부 상에 배치된 기판을 에칭하는 것과 연관된 방위각 불균일성들 사이의 상관관계를 나타내는 데이터를 저장하는 메모리; 및
    상기 메모리에 저장된 상기 데이터에 기반하여 상기 기판 지지부에 대한 상기 샤워헤드의 틸팅된 위치를 결정하도록 구성된 위치 계산 모듈을 포함하고,
    상기 제어기는 상기 기판 지지부 상에 배치된 상기 기판 및 상기 데이터에 기반하여 조정된 상기 틸팅된 위치의 상기 샤워헤드를 사용하여, 상기 기판 상에 형성된 복수의 맨드릴들을 에칭하기 위해 트리밍 단계를 수행하도록 더 구성되는, 제어기.
  12. 제 11 항에 있어서,
    상기 데이터는 상기 샤워헤드의 복수의 틸팅된 위치들에 대한 상기 방위각 불균일성들의 민감도를 나타내는, 제어기.
  13. 제 11 항에 있어서,
    상기 제어기는 상기 데이터를 수집하고 상기 데이터를 상기 메모리에 저장하도록 더 구성되는, 제어기.
  14. 제 13 항에 있어서,
    상기 데이터를 수집하기 위해, 상기 제어기는 상기 샤워헤드가 복수의 상이한 틸팅된 위치들에 있을 때 복수의 트리밍 단계들을 수행하고, 상기 복수의 상이한 틸팅된 위치들 각각에서 상기 복수의 트리밍 단계들을 수행하는 것과 연관된 방위각 불균일성들을 결정하도록 구성되는, 제어기.
  15. 제 11 항에 있어서,
    상기 틸팅된 위치는 상기 데이터에 의해 나타낸 바와 같이 상기 기판의 표면에 걸친 에칭 양들의 가장 작은 표준 편차를 갖는 틸팅된 위치에 대응하는, 제어기.
  16. 제 11 항에 있어서,
    상기 제어기는 상기 트리밍 단계를 수행하는 것에 후속하여, 상기 맨드릴들 상에 스페이서 층을 증착하도록 더 구성되는, 제어기.
  17. 제 11 항에 있어서,
    상기 트리밍 단계는 자가-정렬된 더블 패터닝 프로세스에서 수행되는, 제어기.
  18. 제 11 항에 있어서,
    상기 위치 계산 모듈은 상기 틸팅된 위치를 나타내는 정보를 출력하도록 구성되는, 제어기.
  19. 제 18 항에 있어서,
    상기 위치 계산 모듈은 상기 정보를 사용자 인터페이스에 제공하도록 구성되는, 제어기.
  20. 제 18 항에 있어서,
    상기 정보에 기반하여 상기 틸팅된 위치로 상기 샤워헤드의 상기 위치를 조정하기 위해 액추에이터를 제어하도록 구성된 샤워헤드 조정 모듈을 더 포함하는, 제어기.
KR1020217002490A 2018-06-29 2019-06-25 더블 패터닝 프로세스를 위한 방위각 임계 치수 불균일성 개선 KR20210016473A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/023,069 US11078570B2 (en) 2018-06-29 2018-06-29 Azimuthal critical dimension non-uniformity for double patterning process
US16/023,069 2018-06-29
PCT/US2019/038970 WO2020005931A1 (en) 2018-06-29 2019-06-25 Improving azimuthal critical dimension non-uniformity for double patterning process

Publications (1)

Publication Number Publication Date
KR20210016473A true KR20210016473A (ko) 2021-02-15

Family

ID=68984689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002490A KR20210016473A (ko) 2018-06-29 2019-06-25 더블 패터닝 프로세스를 위한 방위각 임계 치수 불균일성 개선

Country Status (5)

Country Link
US (1) US11078570B2 (ko)
KR (1) KR20210016473A (ko)
CN (1) CN112313787A (ko)
TW (1) TWI804641B (ko)
WO (1) WO2020005931A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10533251B2 (en) * 2015-12-31 2020-01-14 Lam Research Corporation Actuator to dynamically adjust showerhead tilt in a semiconductor processing apparatus
KR20230009491A (ko) * 2020-05-11 2023-01-17 램 리써치 코포레이션 패터닝 임계 치수 (critical dimension) 제어를 위한 자동화된 피드포워드 및 피드백 (feedforward and feedback) 시퀀스

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842147B2 (en) * 2002-07-22 2005-01-11 Lam Research Corporation Method and apparatus for producing uniform processing rates
US8635971B2 (en) * 2006-03-31 2014-01-28 Lam Research Corporation Tunable uniformity in a plasma processing system
US20080246493A1 (en) 2007-04-05 2008-10-09 Gardner Delrae H Semiconductor Processing System With Integrated Showerhead Distance Measuring Device
US20090120584A1 (en) 2007-11-08 2009-05-14 Applied Materials, Inc. Counter-balanced substrate support
US8441640B2 (en) 2008-05-02 2013-05-14 Applied Materials, Inc. Non-contact substrate support position sensing system and corresponding adjustments
US8883637B2 (en) * 2011-06-30 2014-11-11 Novellus Systems, Inc. Systems and methods for controlling etch selectivity of various materials
US10388493B2 (en) * 2011-09-16 2019-08-20 Lam Research Corporation Component of a substrate support assembly producing localized magnetic fields
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9123776B2 (en) * 2013-12-04 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
US10533251B2 (en) * 2015-12-31 2020-01-14 Lam Research Corporation Actuator to dynamically adjust showerhead tilt in a semiconductor processing apparatus
US10157742B2 (en) * 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
TWI677593B (zh) * 2016-04-01 2019-11-21 美商應用材料股份有限公司 用於提供均勻流動的氣體的設備及方法
US10438860B2 (en) * 2016-04-22 2019-10-08 Applied Materials, Inc. Dynamic wafer leveling/tilting/swiveling steps for use during a chemical vapor deposition process
US10410832B2 (en) * 2016-08-19 2019-09-10 Lam Research Corporation Control of on-wafer CD uniformity with movable edge ring and gas injection adjustment

Also Published As

Publication number Publication date
CN112313787A (zh) 2021-02-02
US11078570B2 (en) 2021-08-03
TWI804641B (zh) 2023-06-11
US20200002815A1 (en) 2020-01-02
WO2020005931A1 (en) 2020-01-02
TW202015148A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
US11424103B2 (en) Control of on-wafer cd uniformity with movable edge ring and gas injection adjustment
KR102696548B1 (ko) 트리밍 프로세스를 위한 임계 치수 변동을 개선하기 위한 보상 챔버 및 프로세스 효과들
US9972502B2 (en) Systems and methods for performing in-situ deposition of sidewall image transfer spacers
KR20200076758A (ko) ALD 막 특성 보정 및 튜닝 가능성을 위한 멀티 존 페데스탈 (multi zone pedestal)
KR20210016473A (ko) 더블 패터닝 프로세스를 위한 방위각 임계 치수 불균일성 개선
US20210265144A1 (en) Temperature-tuned substrate support for substrate processing systems
US20230170195A1 (en) Automated feedforward and feedback sequence for patterning cd control
US11322416B2 (en) Controller for controlling core critical dimension variation using flash trim sequence
US20210398829A1 (en) Ceramic pedestal with multi-layer heater for enhanced thermal uniformity
US20230002901A1 (en) Pressure batch compensation to stabilize cd variation for trim and deposition processes
US20220243323A1 (en) Use of rotation to correct for azimuthal non-uniformities in semiconductor substrate processing
US20220223440A1 (en) Rapid tuning of critical dimension non-uniformity by modulating temperature transients of multi-zone substrate supports
JP2024527821A (ja) Ｐｅｃｖｄ堆積システムでの厚さ傾向に対するシャワーヘッド温度ベースの堆積時間補償

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application