CN112313787A - 改善双重图案化工艺的方位关键尺寸不均匀性 - Google Patents

改善双重图案化工艺的方位关键尺寸不均匀性 Download PDF

Info

Publication number
CN112313787A
CN112313787A CN201980043124.9A CN201980043124A CN112313787A CN 112313787 A CN112313787 A CN 112313787A CN 201980043124 A CN201980043124 A CN 201980043124A CN 112313787 A CN112313787 A CN 112313787A
Authority
CN
China
Prior art keywords
showerhead
controller
data
substrate
tilt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980043124.9A
Other languages
English (en)
Inventor
普尔凯特·阿加瓦尔
阿德里安·拉沃伊
弗兰克·洛伦·帕斯夸里
拉维·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN112313787A publication Critical patent/CN112313787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Automation & Control Theory (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种用于调整处理室中的喷头的位置的方法包括：将包括多个心轴的衬底设置在所述处理室中的衬底支撑件上；并且相对于所述衬底支撑件来调整所述喷头的位置。调整所述喷头的所述位置的操作包括基于指示所述喷头的位置和与蚀刻所述衬底相关的方位不均匀性之间的相关性的数据将所述喷头调整到倾斜位置。所述方法还包括：在所述喷头处于基于所述数据而调整到的所述倾斜位置的情况下，执行修整步骤以蚀刻所述多个心轴。

Description

改善双重图案化工艺的方位关键尺寸不均匀性
相关申请的交叉引用
本申请要求于2018年6月29日申请的美国专利申请No.16/023,069的优先权。上述引用的申请其全部公开内容通过引用合并于此。
技术领域
本公开内容涉及原子层沉积衬底处理室中的双重图案化工艺。
背景技术
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
衬底处理系统可用于处理衬底，例如半导体晶片。衬底处理的示例包含蚀刻、沉积、光致抗蚀剂去除等等。在处理期间，衬底被布置在衬底支撑件上，例如静电卡盘上，且一或多种处理气体可导入处理室。
该一或多种处理气体可通过气体输送系统输送至处理室。在一些系统中，气体输送系统包含歧管，其通过一或多条导管连接至位于该处理室中的喷头。在一些示例中，该工艺利用原子层沉积(ALD)以在衬底上沉积薄膜。
发明内容
一种用于调整处理室中的喷头的位置的方法包括：将包括多个心轴的衬底设置在所述处理室中的衬底支撑件上；并且相对于所述衬底支撑件来调整所述喷头的位置。调整所述喷头的所述位置的操作包括基于指示所述喷头的位置和与蚀刻所述衬底相关的方位不均匀性之间的相关性的数据将所述喷头调整到倾斜位置。所述方法还包括：在所述喷头处于基于所述数据而调整到的所述倾斜位置的情况下，执行修整步骤以蚀刻所述多个心轴。
在其他特征中，所述数据指示所述方位不均匀性对所述喷头的多个倾斜位置的灵敏度。所述方法还包括收集所述数据并将所述数据存储在存储器中。收集所述数据的操作包括：将所述喷头调整至多个不同倾斜位置；当所述喷头处于所述多个不同倾斜位置时，执行多个修整步骤；以及确定与在所述多个不同倾斜位置中的每一个时执行所述多个修整步骤相关的方位不均匀性。
在其他特征中，调整所述喷头的所述位置的操作包括将所述喷头的位置调整至倾斜位置，在该倾斜位置具有由所述数据所指示的横跨所述衬底的表面的蚀刻量的最小标准偏差。所述方法还包括：在执行所述修整步骤之后，在所述心轴上沉积间隔层。在自对准双重图案化工艺中执行所述修整步骤。所述方法还包括：基于所述数据确定所述喷头的所述倾斜位置并且提供指示所述倾斜位置的信息。所述方法还包括：提供所述信息至用户界面。所述方法还包括：基于所述信息来控制致动器，以将所述喷头的位置调整至所述倾斜位置。
一种配置成调整处理室中的喷头的位置的控制器包含：存储器，其存储数据，所述数据指示所述喷头的位置和与蚀刻被设置于所述处理室中的衬底支撑件上的衬底相关的方位不均匀性之间的相关性。位置计算模块被配置成基于存储在所述存储器中的所述数据来确定所述喷头相对于所述衬底支撑件的倾斜位置。所述控制器被进一步配置成：在所述衬底设置于所述衬底支撑件上且所述喷头处于基于所述数据而调整的所述倾斜位置的情况下，执行修整步骤以蚀刻在所述衬底上形成的多个心轴。
在其他特征中，所述数据指示所述方位不均匀性对所述喷头的多个倾斜位置的灵敏度。所述控制器被进一步配置成收集所述数据并将所述数据存储在所述存储器中。为了收集所述数据，所述控制器被进一步配置成：当所述喷头处于多个不同倾斜位置时，执行多个修整步骤；以及确定与在所述多个不同倾斜位置中的每一个时执行所述多个修整步骤相关的方位不均匀性。
在其他特征中，所述倾斜位置对应于具有由所述数据所指示的横跨所述衬底的表面的蚀刻量的最小标准偏差的倾斜位置。所述控制器被进一步配置成：在执行所述修整步骤之后，在所述心轴上沉积间隔层。在自对准双重图案化工艺中执行所述修整步骤。所述位置计算模块被配置成输出指示所述倾斜位置的信息。所述位置计算模块被配置成提供所述信息至用户界面。所述控制器还包含喷头调整模块，所述喷头调整模块被配置成基于所述信息来控制致动器，以将所述喷头的所述位置调整至所述倾斜位置。
根据详细描述、权利要求和附图，本公开内容的适用性的进一步的范围将变得显而易见。详细描述和具体示例仅用于说明的目的，并非意在限制本公开的范围。
附图说明
根据详细描述和附图将更充分地理解本公开，其中：
图1为根据本公开内容的包含可倾斜喷头的衬底处理系统的一个示例的功能框图；
图2A至2K根据本公开内容显示了双重图案化原子层沉积工艺的一个示例；
图3A至3D根据本公开内容显示了自对准双重图案化工艺的一个示例性修整步骤；
图4根据本公开内容显示了衬底表面上的蚀刻量的径向和方位不均匀性的示例；
图5根据本公开内容显示了可倾斜的一个示例性气体分配设备；
图6A至6D根据本公开内容显示了处于非倾斜和倾斜位置的气体分配设备；
图7根据本公开内容显示了一示例性方法，其用于在修整步骤中调整喷头的位置以调节方位不均匀性；
图8根据本公开内容显示了一示例性控制器，其被配置为确定喷头的期望位置以调节方位不均匀性；
在附图中，可以重复使用附图标记来标识相似和/或相同的元件。
具体实施方式
在诸如原子层沉积(ALD)之类的膜沉积工艺中，所沉积的膜的各种特性在空间(即，水平面的x-y坐标)分布上变化。例如，衬底处理工具可具有膜厚度不均匀性(NU)的相应规格，其可作为测量值集合的全范围、半范围和/或标准偏差来计量，该测量值集合是在半导体衬底的表面上的预定位置处测得。在一些示例中，可通过例如解决NU的直接原因和/或引入抵消性NU以补偿和消除现有NU而使NU减小。在一些示例中，可特意地不均匀地沉积和/或移除材料，以补偿在工艺中的其他(例如先前或后续的)步骤的已知不均匀性。
双重图案化(DPT)ALD工艺(例如自对准双重图案化(或SADP)工艺)可包含包括(但不限于)下列各项的步骤：光刻步骤、修整步骤以及牺牲间隔层沉积步骤。每一步骤可具有影响整体关键尺寸(CD)的NU和失衡的相关NU。例如，修整步骤可在光刻步骤与间隔层沉积步骤之间加以执行，以使CD减小。然而，修整NU可能导致不均匀的双重图案化，其使得CD失衡现象增加并导致不良的良率。修整NU可被表征为径向NU和方位NU。许多方法可用于调节径向NU。然而，调节方位NU会是困难的。
根据本公开内容的原理的系统和方法被配置成调节(例如，减小)双重图案化ALD工艺中的方位NU。例如，ALD处理室中的气体分配设备(例如喷头)被配置为(例如在修整步骤期间)倾斜以使方位NU减小。
参照图1，显示了根据本发明的包含衬底支撑件(例如ALD基座)104的衬底处理系统100的示例。衬底支撑件104被设置在处理室108内。在处理期间，衬底112被设置在衬底支撑件104上。
气体输送系统120包含气体源122-1、122-2、...、和122-N(统称为气体源122)，其被连接至阀124-1、124-2、…、和124-N(统称为阀124)和质量流量控制器126-1、126-2、...、和126-N(统称为MFC 126)。MFC 126控制由气体源122至歧管128的气体流动，在歧管128处气体进行混合。歧管128的输出经由选择性的压力调节器132而供应至歧管136。歧管136的输出被输入至气体分配设备，例如多注入器喷头140。虽然显示歧管128和136，但可使用单一的歧管。根据本发明的原理的喷头140在衬底112的处理期间被配置成倾斜的，如以下更加详细地描述。
在一些示例中，可利用电阻式加热器160以控制衬底支撑件104的温度。衬底支撑件104可包含冷却剂通道164。冷却流体从流体贮存装置168和泵170供应至冷却剂通道164。可将压力传感器172、174分别设置在歧管128或歧管136中以测量压力。阀178和泵180可用于将反应物从处理室108中排空和/或控制处理室108内的压力。
控制器182包含配料控制器184，其控制由多注入器喷头140所提供的配料。控制器182还控制来自气体输送系统120的气体输送。控制器182利用阀178和泵180以控制处理室中的压力和/或反应物的排空。控制器182基于衬底支撑件中的温度反馈(例如来自传感器(未图示))和/或测量冷却剂温度的感测器(未图示)来控制衬底支撑件104和衬底112的温度。
现在参照图2A-2K，其描述了示例性的SADP处理。图2A显示了包含例如形成于其上的衬底200的硬掩模层204。仅举例而言，衬底200包含硅(Si)衬底，且硬掩模层204由硅氮化物(Si3N4)所制成，但也可使用其他材料。多个核心层(例如心轴层)208、212和216被沉积于硬掩模层204上(例如利用化学气相沉积，或CVD)。仅举例而言，核心层208、212和216可包含非晶硅(a-Si)。在一些示例中，核心层208、212和216可具有约50-150nm(例如100nm)的高度。图案化层(例如图案化光致抗蚀剂层或掩模)220被形成于核心层216上并利用光刻技术图案化。
将包含硬掩模层204、核心层208、212和216以及掩模220的衬底200设置于处理室(例如蚀刻工具的感应耦合式等离子体室)内。如图2B所示，对核心层216进行蚀刻(例如利用各向异性蚀刻或其他处理)以形成多个心轴224。在蚀刻核心层216期间，掩模220保护核心层216的对应于心轴224的部分。如果掩模220为光致抗蚀剂掩模，则可利用含氧等离子体将掩模220移除。如果掩模220为与如下述的间隔层228相似的材料，则掩模220可保留在心轴224上，并且可在蚀刻间隔层228期间对掩模220进行蚀刻。
在图2C中，间隔层228被沉积于衬底200上(即，核心层212和心轴224上)。仅举例而言，可利用ALD以保形地沉积间隔层228，例如氧化物型沉积(使用包括四氯化硅(SiCl4)、硅烷(SiH4)等的前体)、氮化物型沉积(使用包括分子氮、氨(NH3)等的前体)和/或基于碳的沉积(使用包括甲烷(CH4)、氟甲烷(CH3F)等的前体)。
在一示例中，在存在O2的情况下利用SiCl4前体以沉积间隔层228。执行间隔层228的沉积的其他示例性工艺参数包含在低于10℃的最小温度至120℃之间的温度变化、介于200至1800W之间的等离子体功率、从0至约1000伏特的偏压、以及介于2mTorr至2000mTorr之间的室压强。
在一些示例中，在沉积间隔层228之前，可在心轴224上执行修整步骤。例如，在修整步骤中，可对心轴224进行蚀刻以调整心轴224的宽度及间隔层228的尺寸。
在图2D中，对间隔层228进行蚀刻(例如利用各向异性蚀刻处理)以将间隔层228的部分从核心层212和心轴224的上表面移除，并且同时使得间隔层228的侧壁部分232能够保留。在一些示例中，在图2D中所述蚀刻之后，可执行穿透步骤(例如含氟化物等离子体处理)。此外，根据间隔层228的材料，可在含氟化物等离子体处理之前执行含氧等离子体处理。在图2E中，将心轴224移除(例如利用各向异性蚀刻)。因此，侧壁部分232保持形成于衬底200上。
如图2F所示，对核心层212进行蚀刻(例如利用各向异性蚀刻或其他处理)，以形成多个心轴236。在蚀刻核心层212期间，侧壁部分232用作掩模以保护核心层212的对应于心轴236的部分。可在额外的等离子体蚀刻步骤中、在如下述的间隔层240的蚀刻期间等将侧壁部分232移除。
在图2G中，间隔层240被沉积于衬底200上(即，核心层208和心轴236上)。仅举例而言，可以相似于间隔层228的方式而利用ALD来保形地沉积间隔层240。在一些示例中，在沉积间隔层240之前，可在心轴236上执行修整步骤。
在图2H中，对间隔层240进行蚀刻(例如利用各向异性蚀刻处理)以将间隔层240的部分从核心层208和心轴236的上表面移除，并且同时使得间隔层240的侧壁部分244能够保留。在一些示例中，在图2H中所述蚀刻之后，可执行穿透步骤(例如含氟化物等离子体处理)。另外，根据间隔层240的材料，可在含氟化物等离子体处理之前执行含氧等离子体处理。在图2I中，将心轴236移除(例如利用各向异性蚀刻)。因此，侧壁部分244保持形成于衬底200上。
如图2J所示，对核心层208进行蚀刻(例如利用各向异性蚀刻或其他处理)，以形成多个心轴248。在蚀刻核心层208期间，侧壁部分244用作掩模以保护核心层208的对应于心轴248的部分。可在例如额外的等离子体蚀刻步骤中将侧壁部分244移除，如图2K所示。
如图2K所示，SADP处理造成在衬底200上(例如在硬掩模层204上)以间隔图案形成的心轴248。心轴248之间的间距是根据图2I中所示的侧壁部分244之间的间距而确定，侧壁部分244之间的间距进而根据图2E中所示的侧壁部分232之间的间距而确定。心轴236和心轴232的宽度确定侧壁部分244之间和侧壁部分232之间的各自的间距，并因此确定心轴248之间的间距。因此，可在心轴232和心轴236上执行修整步骤，以确保心轴248之间的均匀间距。例如，可对心轴232及心轴236的各自宽度进行修整以实现均匀的间距，使得a＝b＝c，如图2K所示。
现参照图3A、3B、3C和3D，描述了SADP处理的示例性修整步骤。为了简单起见，仅显示了单一的核心层300和心轴304。在图3A中，显示在修整步骤之前的心轴304(例如在用于在核心层300上形成心轴304的蚀刻步骤之后，例如图2B中所示)。心轴304的宽度对应于关键尺寸CD1。如图3B所示而对心轴304进行修整，以调整心轴304的宽度。因此，将心轴304的关键尺寸减小至CD2。在图3C中，将间隔层308沉积(例如利用如上述的ALD而保形地沉积)在核心层300和心轴304上。
图3D显示了在执行一或更多蚀刻步骤以移除间隔层308的部分和心轴304之后残留在核心层300上的间隔层308的侧壁部分312。侧壁部分312之间的间隔(例如S1、S2等)对应于心轴304的各自宽度(例如CD2)。因此，可将侧壁部分312的节距定义为S1+S2+2L，其中L对应于线宽(即，侧壁部分312中的一个的宽度)。
各种不均匀性影响在处理期间所沉积(例如ALD步骤期间)和移除(例如蚀刻步骤期间)的材料量。例如，与修整步骤相关的蚀刻不均匀性包含径向不均匀性和方位不均匀性。径向不均匀性对应于随着离衬底中心的径向距离增加而在蚀刻量方面的差异。相对地，方位不均匀性对应于环绕衬底的角方向上的蚀刻量差异。图4显示了衬底400表面上的蚀刻量的示例性径向和方位不均匀性。例如，蚀刻量(即，从衬底400表面蚀刻掉的量)可以在163.5埃至170.9埃的范围(或7.4埃的全距)内。如在示例性径向方向上的径向线404所示，蚀刻量的范围从衬底400的中心区域408中的165.4埃至衬底400的边缘412处的170.4埃。相对地，如示例性方位方向上的弧416所示，蚀刻量的范围沿着边缘412而从170.4埃至163.5埃。
许多方法可用于调节径向不均匀性，包括但不限于注入边缘调节气体、调整边缘环高度、控制衬底400上各处的温度、调整压力等。这些方法可能不足以降低方位不均匀性。
现参照图5，根据本公开内容的示例性气体分配设备(例如喷头)500是可倾斜的，以调整与修整步骤相关的方位不均匀性。例如，喷头500可对应于三自由度(DOF)可调节喷头。喷头500包含杆部504和面向等离子体的气体分配板(例如面板)508。杆部504经由倾斜轴环512而连接至处理室108的上表面。例如，倾斜轴环512包含上板516和下板520。上板516固定地附着于处理室108的上表面。在一些示例中，处理室108的上表面可用作上板516。处理气体通过入口524经由杆部504而提供至气体分配板508。
如图所示，杆部504连接至下板520，且下板520相对于上板516是可倾斜的。例如，喷头500包含倾斜调整机构528-1、528-2和528-3，统称为倾斜调整机构528。例如，倾斜调整机构528可对应于螺钉。转动螺钉(例如手动地或响应于来自控制器(例如控制器182)的信号而自动地)使得喷头500倾斜。例如，转动螺钉使得上板516与下板520的相应部分之间的距离增加和减小，从而使得杆部504和气体分配板508相应地倾斜。
现在参照图6A-6D，显示了相对于衬底支撑件604而处于各种位置的根据本公开内容的喷头600。如图6A所示，显示了处于非倾斜位置的喷头600。例如，在该位置，可调整如图5所述的螺钉中的每一个，以使喷头600与衬底支撑件604相隔最大距离。相对地，如图6B所示，调整螺钉以使喷头600与衬底支撑件604相隔最小距离。图6C和6D显示了处于示例性倾斜位置的喷头600。
现参照图7，用于在修整步骤中调整喷头的位置以调节方位不均匀性的示例性方法700开始于704。在708，方法700收集并存储倾斜灵敏度数据。例如，倾斜灵敏度数据指示出方位不均匀性对喷头倾斜的灵敏度。在一示例中，方法700确定各种非倾斜和倾斜位置与方位不均匀性的变化之间的相关性。例如，当在个别衬底上执行修整步骤时，可将喷头调整至多个不同位置(例如非倾斜位置、第一倾斜位置、第二倾斜位置、第三倾斜位置等)。倾斜位置中的每一个可对应于各自的倾斜方向和倾斜量(例如，度)。在修整步骤之后，可接着对衬底进行检查(例如利用计量或其他检测方法)，以测量各个喷头位置的方位不均匀性。
因此，可基于所确定的不均匀性灵敏度而确定修整步骤的期望倾斜位置。例如，可加以收集表示多个倾斜位置的方位不均匀性的倾斜灵敏度数据并将其存储于存储器(例如控制器(例如控制器182)的存储器)中。
在712，在修整步骤之前将衬底设置于处理室的衬底支撑件上。例如，可在先前的处理步骤(例如图2A所示的图案化层220的蚀刻)之后将衬底设置于衬底支撑件上。在一些示例中，可在与修整步骤相同的处理室中执行先前的处理步骤。
在716，方法700(例如控制器182)基于所存储的倾斜灵敏度数据而确定喷头的期望位置。例如，根据倾斜灵敏度数据而选择期望(例如，倾斜)位置以使方位不均匀性最小化。在720，将喷头的位置从非倾斜位置调整至期望位置。在一示例中，可将喷头的期望位置提供给用户(例如经由显示器或其他用户界面)。期望位置可指示倾斜方向和倾斜量(例如，度、位移距离等)、调整螺钉(例如倾斜调整机构528)的各自的位置等。接着使用者可手动地调整喷头的位置。
在其他示例中，方法700可按照根据倾斜灵敏度数据所确定的期望位置，而自动地调整喷头的位置。例如，在一些系统中，可使倾斜调整机构528连接至致动器(例如旋转致动器、销致动器等，如以下更详细的显示)，这些致动器被配置成响应于自控制器182接收的信号而调整喷头的位置。
在724，方法700执行修整步骤。在728，使喷头回到非倾斜位置。在732，方法700在修整步骤之后执行额外处理步骤(例如，如图2C至2K所示)。可在与修整步骤相同或不同的处理室中执行这些额外处理步骤。方法700结束于736。
现参照图8，根据本公开内容，示例性控制器800被配置成确定喷头804的期望位置，以调节方位不均匀性。例如，控制器800包含存储器808，其存储如上文图7中所述的倾斜灵敏度数据。在修整步骤之前，位置计算模块812从存储器808检索倾斜灵敏度数据，并基于所存储的倾斜灵敏度数据来确定喷头804的期望位置。在一示例中，位置计算模块812被配置成基于所存储的倾斜灵敏度数据来执行模型或算法、使用查找表等，以确定喷头804的期望位置。例如，倾斜灵敏度数据可将喷头804的每一位置(例如倾斜方向和量)与衬底表面上各处的多个蚀刻量相关联，且位置计算模块812可选择位置以使这些蚀刻量之间的差异最小化。在一示例中，位置计算模块812选择具有最小的蚀刻量标准偏差的位置。
喷头804的位置基于由位置计算模块812所确定的位置进行调整。例如，位置计算模块812可为用户界面816(例如显示器)提供指示期望位置的信息。用户可基于提供给用户界面816的信息而手动地调整喷头804的位置。在一示例中，喷头804包含一或更多倾斜调整机构820，可对倾斜调整机构820进行手动调整以调整下板824相对于上板828的位置。例如，倾斜调整机构820可对应于上文图5中所述的螺钉。在其他示例中，位置计算模块812提供信息至喷头调整模块832。喷头调整模块832被配置以调整喷头804的位置。例如，喷头调整模块832控制一或更多致动器836以调整相应的倾斜调整机构820。致动器836可对应于被配置成转动倾斜调整机构820的旋转致动器(即，当倾斜调整机构820对应于螺钉时)、被配置成移动倾斜调整机构820向上及向下的线性致动器(即，当倾斜调整机构820对应于销时)等。
前面的描述本质上仅仅是说明性的，并且绝不旨在限制本公开、其应用或用途。本公开的广泛教导可以以各种形式实现。因此，虽然本公开包括特定示例，但是本公开的真实范围不应当被如此限制，因为在研究附图、说明书和所附权利要求时，其他修改将变得显而易见。应当理解，在不改变本公开的原理的情况下，方法中的一个或多个步骤可以以不同的顺序(或同时地)执行。此外，虽然每个实施方案在上面被描述为具有某些特征，但是相对于本公开的任何实施方案描述的那些特征中的任何一个或多个，可以在任何其它实施方案的特征中实现和/或与任何其它实施方案的特征组合，即使该组合没有明确描述。换句话说，所描述的实施方案不是相互排斥的，并且一个或多个实施方案彼此的置换保持在本公开的范围内。
使用各种术语来描述元件之间(例如，模块之间、电路元件之间、半导体层之间等)的空间和功能关系，各种术语包括“连接”、“接合”、“耦合”、“相邻”、“紧挨”、“在...顶部”、“在...上面”、“在...下面”和“设置”。除非将第一和第二元件之间的关系明确地描述为“直接”，否则在上述公开中描述这种关系时，该关系可以是直接关系，其中在第一和第二元件之间不存在其它中间元件，但是也可以是间接关系，其中在第一和第二元件之间(在空间上或功能上)存在一个或多个中间元件。如本文所使用的，短语“A、B和C中的至少一个”应当被解释为意味着使用非排他性逻辑或(OR)的逻辑(A或B或C)，并且不应被解释为表示“A中的至少一个、B中的至少一个和C中的至少一个”。
在一些实现方式中，控制器是系统的一部分，该系统可以是上述示例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，控制器可以被编程以控制本文公开的任何工艺，包括处理气体的输送、温度设置(例如加热和/或冷却)、压力设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的装载锁。
概括地说，控制器可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用端点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式发送到控制器的指令，单独设置(或程序文件)定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定工艺的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的配方的一部分，以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯的制造期间完成一个或多个处理步骤。
在一些实现方式中，控制器可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器可以在“云”中或是晶片厂(fab)主机系统的全部或一部分，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、检查多个制造操作的趋势或性能标准，改变当前处理的参数、设置处理步骤以跟随当前的处理、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机发送到系统。在一些示例中，控制器接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，控制器被配置为与该工具接口或控制该工具。因此，如上所述，控制器可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个分立的控制器而呈分布式。用于这种目的的分布式控制器的示例是在与远程(例如在平台级或作为远程计算机的一部分)的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的工艺。
示例系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及可以与半导体晶片的制造和/或制备相关联或用于半导体晶片的制造和/或制备的任何其它半导体处理系统。
如上所述，根据将由工具执行的一个或多个处理步骤，控制器可以与一个或多个其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器、或在将晶片容器往返半导体制造工厂中的工具位置和/或装载口运输的材料运输中使用的工具通信。

Claims (20)

1.一种用于调整处理室中的喷头的位置的方法，所述方法包括：
将衬底设置在所述处理室中的衬底支撑件上，其中在所述衬底上形成多个心轴；
相对于所述衬底支撑件来调整所述喷头的位置，其中调整所述喷头的所述位置的操作包括基于指示所述喷头的位置和与蚀刻所述衬底相关的方位不均匀性之间的相关性的数据将所述喷头调整到倾斜位置；以及
在所述喷头处于基于所述数据而调整到的所述倾斜位置的情况下，执行修整步骤以蚀刻所述多个心轴。
2.根据权利要求1所述的方法，其中所述数据指示所述方位不均匀性对所述喷头的多个倾斜位置的灵敏度。
3.根据权利要求1所述的方法，其还包括收集所述数据并将所述数据存储在存储器中。
4.根据权利要求3所述的方法，其中收集所述数据的操作包括：将所述喷头调整至多个不同倾斜位置；当所述喷头处于所述多个不同倾斜位置时，执行多个修整步骤；以及确定与在所述多个不同倾斜位置中的每一个时执行所述多个修整步骤相关的方位不均匀性。
5.根据权利要求1所述的方法，其中调整所述喷头的所述位置的操作包括将所述喷头的位置调整至倾斜位置，在该倾斜位置具有由所述数据所指示的横跨所述衬底的表面的蚀刻量的最小标准偏差。
6.根据权利要求1所述的方法，其还包括：在执行所述修整步骤之后，在所述心轴上沉积间隔层。
7.根据权利要求1所述的方法，其中在自对准双重图案化工艺中执行所述修整步骤。
8.根据权利要求1所述的方法，其还包括：基于所述数据确定所述喷头的所述倾斜位置并且提供指示所述倾斜位置的信息。
9.根据权利要求8所述的方法，其还包括：提供所述信息至用户界面。
10.根据权利要求8所述的方法，其还包括：基于所述信息来控制致动器，以将所述喷头的位置调整至所述倾斜位置。
11.一种配置成调整处理室中的喷头的位置的控制器，所述控制器包含：
存储器，其存储数据，所述数据指示所述喷头的位置和与蚀刻被设置于所述处理室中的衬底支撑件上的衬底相关的方位不均匀性之间的相关性；以及
位置计算模块，其被配置成基于存储在所述存储器中的所述数据来确定所述喷头相对于所述衬底支撑件的倾斜位置，
其中所述控制器被进一步配置成：在所述衬底设置于所述衬底支撑件上且所述喷头处于基于所述数据而调整的所述倾斜位置的情况下，执行修整步骤以蚀刻在所述衬底上形成的多个心轴。
12.根据权利要求11所述的控制器，其中所述数据指示所述方位不均匀性对所述喷头的多个倾斜位置的灵敏度。
13.根据权利要求11所述的控制器，其中所述控制器被进一步配置成收集所述数据并将所述数据存储在所述存储器中。
14.根据权利要求13所述的控制器，其中，为了收集所述数据，所述控制器被进一步配置成：当所述喷头处于多个不同倾斜位置时，执行多个修整步骤；以及确定与在所述多个不同倾斜位置中的每一个时执行所述多个修整步骤相关的方位不均匀性。
15.根据权利要求11所述的控制器，其中所述倾斜位置对应于具有由所述数据所指示的横跨所述衬底的表面的蚀刻量的最小标准偏差的倾斜位置。
16.根据权利要求11所述的控制器，其中所述控制器被进一步配置成：在执行所述修整步骤之后，在所述心轴上沉积间隔层。
17.根据权利要求11所述的控制器，其中在自对准双重图案化工艺中执行所述修整步骤。
18.根据权利要求11所述的控制器，其中所述位置计算模块被配置成输出指示所述倾斜位置的信息。
19.根据权利要求18所述的控制器，其中所述位置计算模块被配置成提供所述信息至用户界面。
20.根据权利要求18所述的控制器，其还包含喷头调整模块，所述喷头调整模块被配置成基于所述信息来控制致动器，以将所述喷头的所述位置调整至所述倾斜位置。
CN201980043124.9A 2018-06-29 2019-06-25 改善双重图案化工艺的方位关键尺寸不均匀性 Pending CN112313787A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/023,069 US11078570B2 (en) 2018-06-29 2018-06-29 Azimuthal critical dimension non-uniformity for double patterning process
US16/023,069 2018-06-29
PCT/US2019/038970 WO2020005931A1 (en) 2018-06-29 2019-06-25 Improving azimuthal critical dimension non-uniformity for double patterning process

Publications (1)

Publication Number Publication Date
CN112313787A true CN112313787A (zh) 2021-02-02

Family

ID=68984689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980043124.9A Pending CN112313787A (zh) 2018-06-29 2019-06-25 改善双重图案化工艺的方位关键尺寸不均匀性

Country Status (5)

Country Link
US (1) US11078570B2 (zh)
KR (1) KR20210016473A (zh)
CN (1) CN112313787A (zh)
TW (1) TWI804641B (zh)
WO (1) WO2020005931A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10533251B2 (en) * 2015-12-31 2020-01-14 Lam Research Corporation Actuator to dynamically adjust showerhead tilt in a semiconductor processing apparatus
KR20230009491A (ko) * 2020-05-11 2023-01-17 램 리써치 코포레이션 패터닝 임계 치수 (critical dimension) 제어를 위한 자동화된 피드포워드 및 피드백 (feedforward and feedback) 시퀀스

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170191160A1 (en) * 2015-12-31 2017-07-06 Lam Research Corporation Actuator to dynamically adjust showerhead tilt in a semiconductor processing apparatus
US20170309528A1 (en) * 2016-04-22 2017-10-26 Applied Materials, Inc. Dynamic wafer leveling/tilting/swiveling during a chemical vapor deposition process
US9911646B2 (en) * 2013-12-04 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
CN107768275A (zh) * 2016-08-19 2018-03-06 朗姆研究公司 利用可移动边缘环和气体注入调整控制晶片上cd均匀性

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842147B2 (en) * 2002-07-22 2005-01-11 Lam Research Corporation Method and apparatus for producing uniform processing rates
US8635971B2 (en) * 2006-03-31 2014-01-28 Lam Research Corporation Tunable uniformity in a plasma processing system
US20080246493A1 (en) 2007-04-05 2008-10-09 Gardner Delrae H Semiconductor Processing System With Integrated Showerhead Distance Measuring Device
US20090120584A1 (en) 2007-11-08 2009-05-14 Applied Materials, Inc. Counter-balanced substrate support
US8441640B2 (en) 2008-05-02 2013-05-14 Applied Materials, Inc. Non-contact substrate support position sensing system and corresponding adjustments
US8883637B2 (en) * 2011-06-30 2014-11-11 Novellus Systems, Inc. Systems and methods for controlling etch selectivity of various materials
US10388493B2 (en) * 2011-09-16 2019-08-20 Lam Research Corporation Component of a substrate support assembly producing localized magnetic fields
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US10157742B2 (en) * 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
TWI677593B (zh) * 2016-04-01 2019-11-21 美商應用材料股份有限公司 用於提供均勻流動的氣體的設備及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911646B2 (en) * 2013-12-04 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
US20170191160A1 (en) * 2015-12-31 2017-07-06 Lam Research Corporation Actuator to dynamically adjust showerhead tilt in a semiconductor processing apparatus
US20170309528A1 (en) * 2016-04-22 2017-10-26 Applied Materials, Inc. Dynamic wafer leveling/tilting/swiveling during a chemical vapor deposition process
CN107768275A (zh) * 2016-08-19 2018-03-06 朗姆研究公司 利用可移动边缘环和气体注入调整控制晶片上cd均匀性

Also Published As

Publication number Publication date
US11078570B2 (en) 2021-08-03
TWI804641B (zh) 2023-06-11
KR20210016473A (ko) 2021-02-15
US20200002815A1 (en) 2020-01-02
WO2020005931A1 (en) 2020-01-02
TW202015148A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
US11424103B2 (en) Control of on-wafer cd uniformity with movable edge ring and gas injection adjustment
KR102696548B1 (ko) 트리밍 프로세스를 위한 임계 치수 변동을 개선하기 위한 보상 챔버 및 프로세스 효과들
US9972502B2 (en) Systems and methods for performing in-situ deposition of sidewall image transfer spacers
US9864361B2 (en) Flexible temperature compensation systems and methods for substrate processing systems
CN111357094A (zh) 用于ald膜特性校正和可调性的多区基座
CN112313787A (zh) 改善双重图案化工艺的方位关键尺寸不均匀性
US10347464B2 (en) Cycle-averaged frequency tuning for low power voltage mode operation
US20210398829A1 (en) Ceramic pedestal with multi-layer heater for enhanced thermal uniformity
CN112470259A (zh) 使用快速修整序列控制芯部关键尺寸变化的方法
US20230002901A1 (en) Pressure batch compensation to stabilize cd variation for trim and deposition processes
US20220243323A1 (en) Use of rotation to correct for azimuthal non-uniformities in semiconductor substrate processing
US12037686B2 (en) Selective carbon deposition
US20160329213A1 (en) Highly selective deposition of amorphous carbon as a metal diffusion barrier layer
CN117716066A (zh) Pecvd沉积系统中对厚度趋势的基于喷头温度的沉积时间补偿
WO2024129489A2 (en) Divergence measurement system for ion beam substrate processing systems
CN113574634A (zh) 调节多区域衬底支撑件的温度瞬时以快速调整关键尺寸不均匀性

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination