JP2021190692A - ボーイングを抑制するための保護側壁層を形成する方法及び装置 - Google Patents

ボーイングを抑制するための保護側壁層を形成する方法及び装置 Download PDF

Info

Publication number
JP2021190692A
JP2021190692A JP2021066417A JP2021066417A JP2021190692A JP 2021190692 A JP2021190692 A JP 2021190692A JP 2021066417 A JP2021066417 A JP 2021066417A JP 2021066417 A JP2021066417 A JP 2021066417A JP 2021190692 A JP2021190692 A JP 2021190692A
Authority
JP
Japan
Prior art keywords
layer
substrate
etching
recess
afs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021066417A
Other languages
English (en)
Inventor
隆太郎 須田
Ryutaro Suda
圭恵 熊谷
Yoshie Kumagai
幕樹 戸村
Maju Tomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2021190692A publication Critical patent/JP2021190692A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】エッチング形状の側壁にボーイング作用を生じることなく、または低減した、高アスペクト比（ＨＡＲ）エッチングを行うことができる方法および装置を提供する。【解決手段】基板をエッチングする方法は、基板をエッチングして凹部の第１の部分を基板に形成する第１工程を含む。凹部の第１の部分は底面及び側壁を含む。方法はまた、側壁内又は側壁上にケイフッ化アンモニウム（ＡＦＳ）層を形成する第２工程と、次いで、底面をエッチングして凹部の第２の部分を形成する第３工程と、を含む。第３工程は、ＡＦＳ層による側壁の保護を維持しながら実施される。【選択図】図６

Description

本開示は、半導体製造機器に関し、一般に、基板処理方法及び基板処理装置に関する。より具体的には、本開示は、３Ｄ−ＮＡＮＤやＤＲＡＭ等のデバイスを作製する際に高アスペクト比エッチングを行うシステム及び方法に関し、特に、側壁のエッチング、すなわちボーイングを抑制しながら高アスペクト比エッチングを補助するシステムに関する。
新技術の導入により半導体の作製方法が長期にわたり改善され、集積回路（ＩＣ、超小型電子回路、マイクロチップ、又は単に「チップ」）単体の寸法、及びＩＣ上に搭載される各部品の形状寸法の小型化が進んだ。小型化された能動半導体素子及び受動半導体素子、並びに接続部は、半導体基板ウエハ（例えば、シリコン）上に作製される。そのようなＩＣの形成において、ドーピング、イオン注入、エッチング、種々の材料の薄膜堆積、フォトリソグラフィによるパターン形成等の各処理がウエハに施される。個々のマイクロ回路は最後にウエハのダイシングにより分離され、ＩＣとして個別にパッケージングされる。
基板上にＩＣを形成する際に特に使用される処理工程として、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、原子層エッチング（ＡＬＥ）等がある。従来の処理では、形成するパターンの深さに応じてエッチング条件を変更する。例えば、従来の処理では、形成するパターンの深さに応じて、チャンバ圧力、高周波電力、処理ガスの流量比を変更する。
下記の特許文献１には、３次元スタック半導体メモリにおいて高アスペクト比（ＨＡＲ）エッチングを行う従来の手法が記載されている。
また、下記の特許文献２には、基板上の自然酸化膜を除去する処理が記載されている。
米国特許出願公開第２０１７／０３７２９１６号明細書 特開２０１０−１６５９５４号
本開示は、エッチング形状の側壁に「ボーイング」作用を生じることなく、または低減した、高アスペクト比（ＨＡＲ）エッチングを行うことができる方法および装置を提供する。
一実施形態によれば、基板処理装置は、基板をエッチングする方法を実施する。本方法は、基板をエッチングしてエッチング形状として凹部の第１の部分を基板に形成する第１工程を含む。凹部の第１の部分は底面及び側壁を含む。本方法はまた、側壁内又は側壁上にケイフッ化アンモニウム（ＡＦＳ: ammonium fluorosilicate）層を形成する第２工程と、次いで、底面をエッチングして凹部の第２の部分を形成する第３工程とを含む。第３工程は、ＡＦＳ層による側壁の保護を維持しながら実施される。
上記段落は概略を示すものであり、添付の特許請求の範囲を限定するものではない。本明細書に記載の実施形態及びその効果は、以下の詳細な説明を添付の図面に照らし参照すれば最もよく理解されるであろう。
半導体装置の高アスペクト比凹部の側壁に生じたボーイングを示す図である。 本開示に係る基板処理装置（ＳＡ: substrate processing apparatus）、すなわちプラズマ処理（エッチング）システムの一例を示す図である。 本開示に係る誘導結合プラズマ（ＩＣＰ: inductively coupled plasma）装置の一例を示す図である。 本開示の第１の実施形態に即して実施される連続処理工程による基板の変化を例示した一連の図である。 本開示の第２の実施形態に即して実施される連続処理工程による基板の変化を例示した一連の図である。 本開示の教示に即して実施される処理フローの一例のフローチャートである。 本明細書に記載の動作をコンピュータ上で実施する制御回路のブロック図である。
添付の図面に関連して以下に記載する説明は、本開示の主題の様々な実施形態を説明するものであり、必ずしも記載の実施形態に限定するものではない。例示においては、本開示の主題の理解を促す目的で、具体的な詳細を説明している。しかし、各実施形態は、こうした具体的な詳細なしに実施することができることが当業者には明らかである。いくつかの例示においては、本開示の主題の概念が曖昧にならないように、公知の構造及び構成要素をブロック図の形で示すことがある。
本明細書全体を通して、「一実施形態」又は「実施形態」とは、実施形態に関して説明する特定の特徴、構造、特性、動作、又は機能が、本開示の主題の少なくとも一つの実施形態に含まれることを意味する。したがって、本明細書において「一実施形態では」又は「実施形態では」という文言は、必ずしも同じ実施形態を指すものではない。更に、特定の特徴、構造、特性、動作、又は機能は、一つ以上の実施形態に、いかなる形にも適切に組み合わせることができる。更に、本開示の主題の実施形態は、記載の実施形態の改変例及び変形例を包含し得る。
本明細書及び添付の特許請求の範囲において、単数形「一つの」及び「その」は、別段の明白な記載がない限り、複数形を含むものである。すなわち、別段の明白な指示がない限り、本明細書では、「一つの」等の文言は「一つ以上の」を意味する。更に、「左」、「右」、「上部」、「底部」、「前」、「後」、「側方」、「高さ」、「長さ」、「幅」、「上方」、「下方」、「内部」、「外部」、「内側」、「外側」等の用語は、本明細書では、基準点を単に示すものにすぎず、必ずしも本開示の主題の実施形態を特定の向き又は構成に限定するものではない。更に、「第１の」、「第２の」、「第３の」等の用語は、本明細書に記載の部分、構成要素、基準点、動作、及び／又は機能等の数を単に特定するものにすぎず、必ずしも本開示の主題の実施形態を特定の構成又は向きに限定するものではない。
本発明者らは、エッチング形状の側壁に「ボーイング」作用を生じることなく、高アスペクト比（ＨＡＲ）エッチングを行うことは、スタック構造体の寸法が増大するにつれて次第に困難になることを認識していた。本開示全体を通して、「凹部」をエッチング形状の一種として使用しており、用語「凹部」と「エッチング形状」とは、本明細書において互いに置き換え可能に使用される。例えば、３Ｄ−ＮＡＮＤでは、交互に成膜された層（多くの場合、交互に積層されたＳｉＯ層とＳｉＮ層）によりスタック構造体が形成される。このスタックは、高層ビルに幾分似ており、多数の階を含み、各階に多数のメモリセルが形成されている。セル間のチャネルを画定するために深掘エッチングが必要であり、スタック内の全層に対してホールサイズが均一となるようにエッチングすることが理想である。エッチングが適切に行われないと、特定のホールについて均一性に欠け、図１のスタック２０２の領域Ｒ１に示すように、ボーイングを含め多様な形状となる。ボーイングは、特にスタック２０２の上側部分における側壁の過剰エッチングの結果生じる。ボーイングは、長時間エッチングに曝されて肩落ちしたマスクの縁部からイオンが散乱した結果生じることもある。高アスペクト比エッチングでは、イオンは直線的に進むが、一部のイオンはマスクの肩落ちした縁部で跳ね返り、領域Ｒ１の側壁に送られる。更に、図１に示すように、基板２０１上に形成されたスタック２０２の上には、マスク（非晶質炭素層）２０３が配置される。レジストマスクの肩落ちした角度により、スタック２０２の側壁の上側部分に過剰エッチングが生じ、したがって開口寸法（ホールの直径）にボーイングが生じ、ホールの深さ全体に沿った開口寸法が不均一となる。メモリセルの耐久性及び性能を維持できるように、こうしたボーイングは回避すべきである。
本開示の例示的実施形態による基板処理装置ＳＡの構成について、図２を参照しながら説明する。基板処理装置ＳＡは、搬送モジュールＴＭ（処理モジュールＰＭｘよりも低い圧力で動作）を含む。搬送モジュールＴＭは、プラズマエッチングモジュールＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４間でウエハＷを搬送する搬送ロボットモジュールＴＭＲを含む。搬送モジュールＴＭは、ロードロック室ＬＬ１、ＬＬ２と連結された真空搬送室を有する。プラズマエッチングモジュールＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４は、搬送モジュールＴＭに接続され、ロードロック室ＬＬ１、ＬＬ２から仕切られている。４台のプラズマエッチングモジュール（ＰＭ１〜ＰＭ４）が示されているが、他の構成を同様に採用してもよい。例えば、プラズマエッチングモジュールの１台以上を、ストッカ／チェンジャに代えてもよい。ストッカ／チェンジャは、ウエハや、交換部分を上部に含む静電チャック等の器具の保管場所として使用される。ストッカは、プラズマエッチングモジュールＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４が占める位置のいずれに配置してもよく、又は、各反応チャンバのＴＭから離れた他方の面に配置してもよい。
各プラズマエッチングモジュールＰＭ１〜ＰＭ４は、ＩＣＰ装置として構成されてもよいが、これらのプラズマエッチングモジュールのうち、１台以上が容量結合プラズマ（ＣＣＰ: capacitively coupled plasma）装置等の他の反応チャンバであってもよい。本明細書で説明する基板処理は、プラズマエッチングモジュールＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４のいずれか１台で実施することができる。しかし、代替例として、プラズマエッチングモジュールＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４を協同製造プロセスで使用してもよく、このプロセスでは、例えば、ＰＭ１を用いてケイフッ化アンモニウム（ＡＦＳ）層を形成し、ＰＭ２でエッチングを実施し、ＰＭ３でＡＦＳを除去する。ＰＭ３は制御可能な加熱室として機能する。更なる代替例として、ＡＦＳの形成をＰＭ１とＰＭ２とで分割し、ＰＭ１でＳｉＯｘ層を形成し、ＰＭ２でＳｉＯｘを出発物質としてＡＦＳを形成する。その後、ＰＭ３でエッチングを実施してもよく、ＰＭ４で加熱により残留ＡＦＳを除去する。上記は単なる例示にすぎず、プロセスが複数のＰＭにわたり分散している場合には、搬送ロボットモジュールＴＭＲを制御器ＭＣによって制御して、特定のウエハをＰＭ間で移動させてもよく、上記の例の他、あらゆる組合せが可能である。或いは、全ての工程を単一のＰＭ内で実施しても、又はそれらを複合的に組み合わせてもよい。
ロードロック室ＬＬ１、ＬＬ２により、搬送モジュールＴＭとローダモジュールＬＭとの間の環境を区画化することができる。ローダモジュールＬＭは、キャリアが載置されるキャリア載置台を有する。キャリアは、例えば、２５枚のウエハＷを保持し、基板処理装置ＳＡに出し入れされる際に、ローダモジュールＬＭの前面に配置される。ローダロボットモジュールＬＭＲは、キャリア載置台とロードロック室ＬＬ１、ＬＬ２との間でウエハを搬送する。キャリアは、それぞれのロードポートＬＰ１、ＬＰ２、ＬＰ３、ＬＰ４（本例では複数のＬＰの場合）で交換される。
制御器ＭＣは、本例ではマイクロコントローラであるが、図７で説明するようなコンピュータ（ローカル専用コンピュータ、又は分散型コンピュータ）を、本明細書で説明する制御動作を実施するようにコンピュータコードにより構成された制御器回路の代わりに使用してもよい。更に、制御器ＭＣは、本明細書に記載の処理工程に即した処理レシピの実行を含め、基板処理装置ＳＡの動作を制御する。
図３は、ゲートバルブ（図示せず）を介して搬送モジュールに結合するプラズマ処理モジュールＰＭ、例えば誘導結合プラズマ（ＩＣＰ）システムを概略的に示す。ＩＣＰシステムを一例として示しているが、容量結合プラズマ（ＣＣＰ）装置等の他のプラズマ処理モジュールＰＭを同様に用いてもよい。この装置は、反応チャンバ１１と、誘電体（例：石英）窓１３と、下部電極１４とを含む。誘導素子（コイル）２０が誘電体窓１３の上方に配置される。高周波電源１６、１７から高周波電力が誘導素子２０及び下部電極１４にそれぞれ供給される。この電力結合は、高周波電源１６と高周波電源１７とで高周波の周波数を変えることを含んでもよい。下部電極１４は、ウエハＷを支持し保持するように構成された静電チャック（ＥＳＣ）１５を含む。ガス源１８が反応チャンバ１１に接続され、各種処理ガス（後述）を反応チャンバ１１内に供給するように構成されている。ターボ分子ポンプ（ＴＭＰ）等の排気装置１９が反応チャンバ１１に接続され、反応チャンバ１１を制御可能に排気するように構成されている。高周波電力がコイル２０及び下部電極１４の少なくとも一方に供給されると、誘電体窓１３と下部電極１４との間のウエハＷ付近にプラズマ１２が形成される。
一実施形態では、プラズマ処理モジュールＰＭは、制御器ＭＣ（図２）と排他的に又は協調して動作する専用の制御回路（例：マイクロコントローラ又は図７に示すコンピュータ等）を有してもよい。制御器ＭＣは、メモリに記憶された制御プログラムを実行し、この記憶装置に記憶されたレシピデータに基づいてプラズマ処理モジュールＰＭの各部を制御する。
図４Ａ〜４Ｅは、半導体基板に対して実施される処理工程の進行を図示し、これらの工程では、ボーイングを低減し、且つ深掘エッチング部全体にわたり均一な開口寸法を維持しながら、スタック内に深掘エッチング部を信頼性高く形成することができる。図４Ａは、エッチング層１０１（例：炭素含有層）を含む基板の図であり、エッチング層１０１の上にはマスク層１０２が形成される。マスク層１０２には、開口領域（開口部）ＯＰが形成され、この領域内において凹部、すなわちエッチング形状が高アスペクト比でエッチング層１０１にエッチングされることになる。
図４Ｂは、エッチング層１０１に対して第１のエッチングを実施した後の基板の図である。エッチングの結果、凹部の上側部分（又は第１の部分）が形成される。エッチングは、例えば、Ｏ２、ＣＯ、又はＣＯ２ガスから生成された酸素プラズマを用いて実施してもよい。図４Ａと図４Ｂとでマスク層１０２の高さに差があることから、マスク層１０２の一部も除去されていることが分かる。また、マスク層１０２の開口部ＯＰにおいて、エッチング層１０１が大きく除去されている。
図４Ｃは、露出したマスク表面、側壁、及び凹部の底部にケイフッ化アンモニウム（ＡＦＳ）層である（ＮＨ４）２ＳｉＦ６を形成する２段階処理の第１工程を実施した基板の図である。図４Ｃにおいて、シリコン酸化物であるＳｉＯｘが、ＣＶＤ法又は原子層堆積類似（ＡＬＤ類似）法により形成される。ＣＶＤ法の一例では、ＳｉＣｌ４等の成膜ガスを用いてプラズマを生成することで形成する。ＡＬＤ類似法の一例は、（１）基板をＳｉ含有前駆体に曝すこと、（２）Ｓｉ含有前駆体を酸化させることによりＳｉ含有前駆体をＳｉＯｘ薄層１０３に変化させること、及び（３）ＳｉＯｘ層１０３の特定の箇所がある厚さになるまで（１）と（２）を繰り返すことを含む。本実施形態では、ＡＬＤ法により、マスク層１０２上、並びに凹部の側壁及び底部上にコンフォーマルなＳｉＯｘ層１０３を形成する。後述のように、ＡＦＳ層（図４Ｄ）は、コンフォーマル層又はサブコンフォーマル層として形成することができる。
ＡＦＳ層１０４（図４Ｄ）を形成する第２の工程では、ＳｉＯｘ層１０３をＡＦＳ層１０４に変化させ、この工程は、ＮＨ３／ＮＦ３、Ｈ２／Ｎ２、又はＳＦ６／Ｈ２／Ｎ２ガスからＮＨｘＦｙプラズマを生成し、次いでＳｉＯｘ層をこのプラズマに曝してＡＦＳ層１０４を形成することを含む。ＡＦＳ層１０４は、エッチング層１０１を更にエッチングして凹部を深め続ける間、側壁の上側部分が更にエッチングされないように保護する側壁保護層、すなわち保護膜として機能する。ＡＦＳ層１０４の厚さは、基板の温度に関係する。ＡＦＳ層１０４が薄くなりすぎるのを避けるために、基板温度は典型的には５０℃に維持されるが、ＡＦＳの昇華が起こり始める１００℃を超えない限り、それよりも高い温度であってもよい。なお、ＳiＯｘ層にＡＦＳ層１０４を形成する際にプラズマが用いられるが、このプラズマは、反応チャンバ１１内に供給されたガスから生成されてもよいし、反応チャンバ１１の外部（いわゆるリモートプラズマ）で生成され反応チャンバ１１内に供給されてもよい。
図４Ｅは、引き続きエッチングした後の基板の図である。図示のように、ＡＦＳ層１０４の平坦部分が除去され、マスク層１０２がエッチングにより減少している。更に、凹部の深さは、エッチングの結果（すなわち、図４Ｂの初期エッチングで形成されたエッチング形状の第１の部分の底面をエッチングして凹部の第２の部分を形成することにより）大幅に増大しているが、側壁の上側部分（第１の部分）にＡＦＳ（又は保護層）が存在するため、側壁の上側部分はボーイングから保護されている。更に、ＡＦＳ層１０４は、エッチング処理中、開口部ＯＰにおける粒子のイオン衝突の影響をほぼ受けない。ＡＦＳは昇華性が高く、したがって高度に電子イオン化したイオンが衝突すると、ＡＦＳは容易に除去される。イオンは、垂直（９０度）に近い角度で底面に衝突するが、側壁には鋭角で衝突する。したがって、底面上のＡＦＳは容易に除去されるが、側壁上のＡＦＳは残りやすく、これはイオンが側壁よりも底面に対してより高いエネルギーを与えるからである。
一方、ＡＦＳはラジカル耐性が高く、したがって側壁の保護として機能する。深掘エッチングが完了すると、ＡＦＳ層１０４の側壁上に残留する部分を昇華させるために、反応容器内の温度を１００℃よりも高く設定する。
ＡＦＳ層１０４は、本実施形態ではＡＦＳ層として説明するが、ＡＦＳ層１０４は、より一般的には、凹部の底部を縦方向エッチングにより除去する間、側壁を横方向エッチング（及びそれに伴うボーイング）から保護する保護層であることを理解されたい。より一般的には、保護層１０４は、ＡＦＳ、又は他の材料から形成されてもよく、プラズマを使用せずに設けることもできる。例えば、代替実施形態では、保護層１０４は、ＡＦＳ製または他の材料製にかかわらず、エッチング層１０１をＨＦやＮＨ３等のガスに曝すことによって形成される。この代替実施形態では、ＳｉＯｘ層１０３（例：ＳｉＯ２層）をＮ、Ｆ、及びＨを含むガス種によってエッチングし、その結果、例えばＡＦＳ製の保護層１０４が側壁上に形成される。或いは、例えばＳｉＮ含有層、又はＳｉＯ／ＳｉＮの多層構造体をＦ及びＨを含む種によってエッチングする場合、エッチング中に、例えばＡＦＳ製の保護層が形成される。
保護層１０４に関して、ＳｉＯ２含有層（図４Ａ〜４Ｅのように層が個別に形成される場合でも、図５Ａ〜５Ｄに関して後述するようにエッチング層自体がＳｉＯ２である場合でも）がＮ、Ｆ、Ｈ等の反応性種に曝される条件下では、ＡＦＳを含む保護層に加えて、別の組成の保護層が形成されてもよい。別の組成としては、例えば、Ｎ及びＳｉ；Ｈ及びＳｉ；Ｎ、Ｆ及びＳｉ；Ｎ、Ｈ、Ｆ及びＳｉが含まれ得る。ＳｉＯｘ層がマスク上にも形成され（例：図４Ａ〜４Ｅの実施形態）、且つこのＳｉＯｘ層がＮ、Ｆ、及びＨの反応性種に曝される条件下では、ＡＦＳ層をマスク上に形成することができ、この層は後続のエッチング中にマスクの保護層として機能し得る。
図５Ａ〜５Ｄは、第２の実施形態に即して一連の処理工程が基板に対して実施される際の基板の進行状態を示す。第１の実施形態ではＳｉＯｘ以外の材料で形成されたエッチング層を対象としていたが、第２の実施形態では、ＳｉＯｘのエッチング層を対象とする。第２の実施形態において示す例では、サブコンフォーマルＡＦＳ（後述）を形成するが、両実施形態とも、コンフォーマルＡＦＳ又はサブコンフォーマルＡＦＳを形成できることを理解されたい。第１の実施形態及び第２の実施形態においてサブコンフォーマルＡＦＳを形成する例示的なプロセスについては、第２の実施形態に関する図５Ａ〜５Ｄの以下の説明の後に述べる。
図５Ａは、エッチング層１０１（例：ＳｉＯｘ層）を含む基板の図であり、エッチング層１０１の上にはマスク層１０２が形成される。マスク層１０２には、開口部ＯＰが形成され、この領域内においてエッチング形状（例：ホール又は凹部）が高アスペクト比でエッチングされることになる。マスク層１０２を形成するために使用される材料の例としては、炭素、金属、ポリシリコン、及び本実施形態のエッチング層１０１であるＳｉＯｘに対して十分なエッチング選択性を有する他の材料が挙げられる。
図５Ｂは、エッチング層１０１、すなわちＳｉＯｘに対して初期エッチング（凹部の第１の部分）を実施した後の基板の図である。エッチングは、例えば、ＣｘＦｙ（フルオロカーボン）ガスから生成されたＣｗＦｚ（フルオロカーボン）プラズマを用いて実施してもよい。図５Ａと図５Ｂとでマスク層１０２の高さに差があることから、マスク層１０２の一部が除去されていることが分かる。また、開口部ＯＰにおいて、エッチング層１０１が大きく除去されて凹部の第２の部分が形成されている。
図５Ｃは、エッチング形状（本実施形態では凹部）の側壁表面上にＡＦＳ層１１０が形成された基板の図である。ＡＦＳ層１１０は、ＮＨ３／ＮＦ３、Ｈ２／Ｎ２、又はＳＦ６／Ｈ２／Ｎ２ガスからプラズマ（活性種）を生成することにより、凹部の側壁面上に形成される。なお、エッチング層はＳｉＯｘ製であり、したがってＡＦＳ層１１０は主にＳｉＯｘの側壁表面上に形成される。ＡＦＳサブコンフォーマル層１１０は、後続の凹部エッチング時の側壁保護層又は保護膜として機能する。
図５Ｄは、引き続き基板をエッチングして凹部の底部（第２の部分）を形成した後の基板の図である。図示のように、マスク層１０２の平坦部分がエッチングにより減少している。更に、凹部の深さは、エッチングの結果大幅に増大しているが、側壁上にＡＦＳ膜１１０が存在するため、側壁の上側部分はボーイングから保護されており、この部分は、エッチング処理中、開口部ＯＰにおける粒子のイオン衝突の影響をほぼ受けない。上述のように、底面のＡＦＳは容易に除去できるが、側壁のＡＦＳは、高エネルギーイオンが底面には直接衝突しても、側壁については単にかすめる程度という幾何的利点のため、側壁上に残りやすい。
一方、ＡＦＳはラジカル耐性が高く、したがって側壁の保護として機能する。深掘エッチング（ＡＦＳ層が形成された後に１回以上のエッチングが実施され得る）が完了すると、ＡＦＳ層１１０の側壁上に残留する部分を昇華させるために、反応容器内の温度を１００℃よりも高く設定してこの構造体を熱アニールする。なお、第１及び第２の実施形態に関して、ＡＦＳ形成工程と、その後のエッチング層１０１のエッチング工程とは複数回繰り返してもよい。
凹部の側壁上にサブコンフォーマルＡＦＳを形成することに関して、以下に２つの例を示す。第１の例は第１の実施形態（エッチング層がＳｉＯｘ以外）に適用可能であり、第２の例は第１の実施形態（エッチング層がＳｉＯｘ以外）及び第２の実施形態（エッチング層がＳｉＯｘを含む）に適用可能である。
第１の実施形態に適用されるサブコンフォーマルＡＦＳ形成の第１の例として、まず、サブコンフォーマルＳｉＯｘ層を形成する工程を実施する。この工程は、（ｉ）Ｓｉ含有前駆体を吸着させる領域（本例では凹部の上面及び側壁）を調節し、凹部の底部が厚くなりすぎないように所望の厚さに達するまでこの吸着領域を酸素プラズマに曝すこと、又は（ｉｉ）全表面にＳｉ前駆体を吸着させ、酸素プラズマに曝す時間を（ｉ）よりも短縮することによって行うことができる。（ｉ）及び（ｉｉ）の効果は、マスクの側壁（及び上面）上にＳｉＯｘを優先的に形成し、凹部の底部ではＳｉＯｘがほぼ、又は全く形成されないようにすることである。処理（ｉ）又は処理（ｉｉ）のいずれが実行されるかにかかわらず、先に延べたように、ＳｉＯｘをＮＨｘＦｙプラズマに曝すことにより、サブコンフォーマルＳｉＯｘ層をサブコンフォーマルＡＦＳに変化させる。
第１の実施形態又は第２の実施形態のいずれかに適用されるサブコンフォーマルＡＦＳ形成の第２の例として、この処理は、ＳｉＯｘをより短時間の間ＮＨｘＦｙプラズマに曝すように制御することを含む。より短時間の間ＮＨｘＦｙに曝す例としては、（ｉ）凹部の底面上のＳｉＯｘがＡＦＳに変化する前にＳｉＯｘ層をＮＨｘＦｙプラズマに曝すことを停止すること、（ｉｉ）側壁及び／又は底面上のＳｉＯｘ層が全てＡＦＳに変化しないようにＳｉＯｘ層にＮＨｘＦｙプラズマを供給することが挙げられる。
エッチング層１０１のエッチング処理条件例
Figure 2021190692
第１工程（実施形態１におけるＳｉＯ ｘ 層形成）の処理条件例
Figure 2021190692
ＳｉＯ ｘ をＡＦＳに変化させる処理条件例
Figure 2021190692
図６は、本開示に即して実施される、少なくとも凹部の側壁に形成されたＡＦＳ保護層を用いた高アスペクト比エッチング処理を実施するフローチャートである。本処理は、第１の実施形態又は第２の実施形態のいずれかに即して実施される。図６に示す処理に先立ち、エッチング層と、凹部形成用の開口部ＯＰを有するマスク層とを有する基板を得る。この初期準備の結果、図４Ａ又は図５Ａに示すような構造体が得られる。本処理は、図４Ｂ及び図５Ｂに示すような構造体が得られるように、開口部ＯＰ内において部分エッチングを行う工程Ｓ１から始まる。その結果、凹部の上側（又は第１の）部分が形成される。その後、処理は工程Ｓ２に進み、ここで上述のように、凹部の第１の部分の少なくとも側壁上にコンフォーマルＡＦＳ又はサブコンフォーマルＡＦＳを形成する。その結果図４Ｄ（コンフォーマル）及び図５Ｃ（サブコンフォーマル）に示すような構造体が得られる。ＡＦＳが形成されると、処理は工程Ｓ３に進み、ここで更にエッチングを行い、凹部の第２の部分（下側部分）を形成する（図４Ｅ及び図５Ｄ参照）。過剰エッチングにより側壁にボーイングが生じないよう保護するＡＦＳが凹部側壁上にあるため、凹部の開口寸法は保持される。上記ボーイングは、従来の高アスペクト比エッチング処理に伴う課題である。
その後、工程Ｓ４において、エッチング工程を引き続き実施する前に、側壁を更に保護するためにＡＦＳを追加形成する必要があるかに関する判定がなされる。後続のエッチング工程中、側壁上に残留して側壁を保護するＡＦＳの量が不十分である場合には、処理は工程Ｓ２に戻り、ＡＦＳが側壁上に追加で形成される。しかし、工程Ｓ４において、ＡＦＳの量が最終深さに達するまでの更なるエッチング中に側壁を保護するのに十分であると判定された場合には、処理は工程Ｓ５に進み、最終深さに達するまでエッチングを継続する。その後、ＡＦＳが残留する場合には、反応チャンバを１００℃超まで加熱してＡＦＳを昇華させることにより除去してもよい。この判定は、エッチング工程の回数がレシピに記録されるコンピュータベースの処理によって制御することができる。この処理は、現在繰り返されているエッチング工程について、追加のＡＦＳ形成が不要であるかを判定できるように、エッチング工程の回数を把握する制御器ＭＣにより行われる。例えば、高アスペクト比の凹部を形成するために合計６回のエッチング工程が必要な場合、制御器ＭＣは、エッチング工程の回数を把握しているので、（例えば）残りの１回、２回、又は３回のエッチング工程について、ホールの側壁上にＡＦＳを更に補充することなく実施できることを判断することができる。
図７は、本明細書に記載の動作をコンピュータ上で実施する処理回路のブロック図であり、特に制御器ＭＣ（図２）に関して示す。図７は、フローチャートの全ての制御処理（処理レシピ等）、記載、又はブロックをコンピュータ上で制御する処理回路１３０を例示する。これらの制御処理、記載、又はブロックは、モジュール、セグメント、又は処理の特定の論理機能又はステップを実施するための実行可能な一つ以上の命令を含むコードの一部を表すものである。代替的な実施例が本開示の例示的実施形態の範囲内に含まれ、その機能は、関与する機能に応じて、略同時、又は逆の順序等、図示又は記載の順序とは異なる順序で実行することができることが当業者には理解されるであろう。本明細書に記載の様々な要素、特徴、及び処理は互いに独立に使用しても、様々な形で組み合わせてもよい。考えられ得るあらゆる組合せ及び下位組合せが、本開示の範囲に含まれる。
図７では、処理回路１３０は、上述／後述の一つ以上の制御処理を実施するＣＰＵ１２００を含む。処理データ及び命令は、メモリ１２０２に格納することができる。これらの処理データ及び命令は、ハードディスクドライブ（ＨＤＤ: hard disk drive)や可搬記憶媒体等の記憶媒体ディスク１２０４に格納しても、遠隔で格納してもよい。更に、請求の範囲に記載する本開示は、本開示による処理の命令が格納されるコンピュータ可読媒体の形態によって限定されるものではない。例えば、これらの命令は、ＣＤ、ＤＶＤ、フラッシュメモリ、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ハードディスク、又は処理回路１３０が通信するサーバやコンピュータ等の任意の他の情報処理装置に格納してもよい。
更に、特許請求の範囲に記載する本開示は、ユーティリティアプリケーション、バックグラウンドデーモン、オペレーティングシステムの構成要素、又はそれらの組合せとして提供されてもよく、ＣＰＵ１２００及びマイクロソフトウィンドウズ（登録商標）、UNIX（登録商標）、Solaris（登録商標）、LINUX（登録商標）、Apple MAC-OS等の当業者に既知のオペレーティングシステムと連動して実行されてもよい。
処理回路１３０を構築するハードウェア要素は、様々な回路要素によって実現することができる。更に、上述の実施形態の各機能は、一つ以上の処理回路を含む回路によって実施することができる。図７に示すように、処理回路は、特定のプログラム化処理装置、例えば処理装置（ＣＰＵ）１２００を含む。処理回路はまた、特定用途向け回路（ＡＳＩＣ: application specific integrated circuit）や記載の機能を実施するように構成された従来の回路部品等のデバイスを含む。
図７では、処理回路１３０は上述の処理を実施するＣＰＵ１２００を含む。処理回路１３０は、汎用コンピュータ又は特定の専用機でもよい。一実施形態では、処理装置１２００は、反応チャンバを外部雰囲気に曝すことなくＥＳＣを交換するように電圧及びロボットアームを制御する。処理装置１２００がＥＳＣをその場で交換するようにプログラミングされている場合、処理回路１３０は、特定の専用機として機能する。
或いは又は更に、ＣＰＵ１２００は、当業者には理解されるように、ＦＰＧＡ、ＡＳＩＣ、ＰＬＤ上で実施してもよく、又は離散した論理回路を用いてもよい。更に、ＣＰＵ１２００は、上述の本発明の処理の命令を並行して実施するように協働する複数の処理装置として実施してもよい。
図７の処理回路１３０はまた、ネットワーク１２２８とインターフェース接続するためのネットワーク制御器１２０６、例えば米国インテル株式会社のIntel Ethernet PROネットワークインターフェースカード等を含む。ネットワーク１２２８は、理解可能なように、インターネット等の公的ネットワーク、ＬＡＮやＷＡＮ等の私的ネットワーク、又はそれらの任意の組合せでよく、また、ＰＳＴＮやＩＳＤＮ等の下位ネットワークを含んでもよい。ネットワーク１２２８はまた、イーサネット（登録商標）ネットワーク等のような有線でも、ＥＤＧＥ、３Ｇ、４Ｇ無線セルラシステムを含むセルラネットワーク等の無線でもよい。無線ネットワークはまた、Wi-Fi（登録商標）、Bluetooth（登録商標）、又は他の任意の既知の無線通信形態でもよい。
処理回路１３０は、モニタ等の表示装置１２１０とインターフェース接続するためのグラフィックカードやグラフィックアダプタ等の表示装置制御器１２０８を更に含む。汎用Ｉ／Ｏインターフェース１２１２が、キーボード及び／又はマウス１２１４、並びに表示装置１２１０と一体、又は別体のタッチパネル１２１６とインターフェース接続されている。汎用Ｉ／Ｏインターフェースはまた、プリンタ及びスキャナ等の様々な周辺機器１２１８に接続されている。
汎用記憶装置制御器１２２４は、ＩＳＡ、ＥＩＳＡ、ＶＥＳＡ、ＰＣＩ等の通信バス１２２６を介して記憶媒体ディスク１２０４に接続され、処理回路１３０の全ての構成要素が互いに接続されている。表示装置１２１０、キーボード及び／又はマウス１２１４、並びに表示装置制御器１２０８、記憶装置制御器１２２４、ネットワーク制御器１２０６、音声制御器１２２０、及び汎用Ｉ／Ｏインターフェース１２１２の一般的な特徴及び機能については、本明細書では簡略化のために既知のものとして説明を省略する。
本開示で記載する例示的な回路要素は、他の要素と置換え可能であり、本明細書に記載の例と異なる構造を有してもよい。更に、本明細書に記載の特徴を実施するように構成された回路は、複数の回路単位（例えば、チップ）で実施しても、又はこれらの特徴を単一のチップセットの回路として組み合わせてもよい。
本明細書に記載の機能及び特徴はまた、システム上で分散配置された様々な構成要素によって実行してもよい。例えば、一つ以上の処理装置がこれらの機能を実行してもよく、その場合、処理装置はネットワークで通信している複数の構成要素にわたって分散して配置される。分散配置された構成要素として、様々なヒューマンインターフェース及び通信装置（表示モニタ、スマートフォン、タブレット、個人情報端末（ＰＤＡ: personal digital assistant）等）に加えて、処理を共有できる一つ以上のクライアント機及びサーバ機が含まれ得る。ネットワークは、ＬＡＮやＷＡＮ等の私的ネットワークでも、インターネット等の公的ネットワークでもよい。システムへの入力は、ユーザによる直接入力によって受け付けても、実時間又はバッチ処理として遠隔に受け付けてもよい。更に、実施例の一部を上述のものと同一ではないモジュール又はハードウェア上で実施してもよい。したがって、他の実施例も特許請求の範囲に含まれる。
本開示の主題の実施形態について説明してきたが、上記は単なる例示にすぎず、限定ではなく、例によって示されたものにすぎないことが当業者には理解されるであろう。したがって、本明細書では特定の構成について述べてきたが、他の構成も採用可能である。数多くの改変例及び他の実施形態（例えば、組合せ、配置変更等）が本開示から可能であり、それらは当業者の範囲に含まれ、本開示の主題及びそのいかなる等価物の範囲にも包含されることが企図される。本開示の実施形態の特徴を本発明の範囲内で組合せ、配置変更し、又は省略する等によって更なる実施形態を得ることができる。更に、有利には、特定の特徴のみを使用してもよく、他の特徴を対応させて使用する必要はない。したがって、本出願人は、本開示の主題の精神及び範囲内に含まれるかかる代替例、改変例、等価物、及び変形例を全て包括することを意図する。
ＬＬｘ…ロードロック室ｘ、ＬＭ…ローダモジュール、ＬＭＲ…ローダロボットモジュール、ＬＰｘ…ロードポートｘ、ＭＣ…制御器（マイクロコントローラ、ローカル又はリモートコンピュータ）、ＰＭｘ…処理モジュールｘ、Ｒ１…領域、ＳＡ…基板処理装置、ＴＭ…搬送モジュール、ＴＭＲ（ＴＲ）…搬送ロボットモジュール、Ｗ…ウエハ、１１…反応チャンバ、１２：プラズマ、１３…誘電体窓、１４…下部電極、１５…静電チャック、１６，１７…高周波電源、１８…ガス源、１９…排気装置、２０…誘導素子（コイル）、１０１…エッチング層、１０２，２０３…マスク層、１０３…ＳｉＯｘ層、１０４，１１０…ＡＦＳ層（膜）

Claims (21)

  1. 基板をエッチングする方法であって、
    前記基板をエッチングして凹部の第１の部分を前記基板に形成する工程であって、前記凹部の前記第１の部分は底面及び側壁を含む、第１工程と、
    前記側壁内又は前記側壁上にケイフッ化アンモニウム（ＡＦＳ）層を形成する第２工程と、
    前記第２工程後、前記側壁を前記ＡＦＳ層で保護しながら、前記底面をエッチングして前記凹部の第２の部分を形成する第３工程と
    を含む、方法。
  2. 前記第２工程及び前記第３工程は、１００℃未満の温度で実施される、請求項１に記載の方法。
  3. 前記第２工程は、前記凹部の前記第１の部分の前記側壁の表面上に前記ＡＦＳ層を形成する工程を含む、請求項１に記載の方法。
  4. 前記第２工程は、
    前記側壁の前記表面をＳｉ含有前駆体に曝して、前記側壁の前記表面上に前駆体層を形成する工程と、
    前記前駆体層を酸素プラズマに曝して前記前駆体層を酸化させ、ＳｉＯ２層を形成する工程と、
    前記ＳｉＯ２層をＮ種、Ｆ種、及びＨ種を含有するプラズマに曝す工程と
    を更に含む、請求項３に記載の方法。
  5. 前記第２工程は、前記凹部の前記第１の部分の前記側壁内に前記ＡＦＳ層を形成する工程を含む、請求項１に記載の方法。
  6. 前記基板は、ＳｉＯ２層を含み、
    前記第２工程は、前記ＳｉＯ２層をＮ種、Ｆ種、及びＨ種を含有するプラズマに曝す工程を含む、請求項１に記載の方法。
  7. 前記基板は、開口部を有するマスク層を含み、
    前記第１工程は、
    前記マスク層の前記開口部内において前記基板をエッチングする工程と、
    前記マスク層の前記開口部内において前記凹部の前記第１の部分の前記底面をエッチングする工程と
    の少なくとも一方を含む、請求項１に記載の方法。
  8. 前記第２工程と前記第３工程とを繰り返す工程を更に含む、請求項１に記載の方法。
  9. 前記第３工程後、前記基板を１００℃超まで加熱して前記ＡＦＳ層を除去する第４工程を更に含む、請求項１に記載の方法。
  10. 前記基板は、ＳｉＯｘ層とＳｉＮ層とを交互に備えるスタックを含む、請求項１に記載の方法。
  11. 前記基板は、ＳｉＯｘ層とポリシリコン層とを交互に備えるスタックを含む、請求項１に記載の方法。
  12. 前記第２工程及び前記第３工程は、同一の反応チャンバ内で実施される、請求項１に記載の方法。
  13. 前記第２工程は、第１の反応チャンバ内で実施され、
    前記第３工程は、第２の反応チャンバ内で実施され、前記第２の反応チャンバは、前記第１の反応チャンバとは異なる、請求項１に記載の方法。
  14. 前記第２工程は、前記ＡＦＳ層を、前記凹部の前記第１の部分の少なくとも前記側壁を被覆するコンフォーマル層として形成する工程を含む、請求項１に記載の方法。
  15. 前記第２工程は、前記ＡＦＳ層を、前記基板の上面から前記凹部の前記第１の部分の前記底面まで前記側壁に沿って延在するサブコンフォーマル層として形成する工程を含む、請求項１に記載の方法。
  16. 基板をエッチングする方法であって、
    前記基板をエッチングして凹部の第１の部分を前記基板に形成する工程であって、前記凹部の前記第１の部分は底面及び側壁を含む、第１工程と、
    前記側壁をケイフッ化アンモニウム（ＡＦＳ）層で保護する第２工程と、
    前記側壁を前記ＡＦＳ層で保護しながら、前記底面をエッチングして前記凹部の第２の部分を形成する第３工程と
    を含む、方法。
  17. 前記第２工程は、前記底面をエッチングする間、前記凹部の前記第１の部分の前記側壁のボーイングを防止するように前記凹部の前記第１の部分の前記側壁を保護する工程を含む、請求項１６に記載の方法。
  18. 基板をエッチングする方法であって、
    前記基板をエッチングして凹部の第１の部分を前記基板に形成する工程であって、前記凹部の前記第１の部分は底面及び側壁を含む、第１工程と、
    前記側壁内又は前記側壁上にＮ、Ｆ、Ｈ、及びＳｉを含む保護層を形成する第２工程と、
    前記第２工程後、前記側壁を前記保護層で保護しながら、前記底面をエッチングして前記凹部の第２の部分を形成する第３工程と
    を含む、方法。
  19. エッチング対象となる基板を有するウエハが配置されるチャンバであって、前記基板は開口部を有するマスク層を有する、チャンバと、
    ガス源と、
    プラズマ生成器と、
    制御器回路と
    を備える、基板処理装置であって、前記制御器回路は、
    前記マスク層の前記開口部内において前記基板をエッチングして、底面及び側壁を含む、凹部の第１の部分を前記基板に形成するための第１のプラズマを生成するように前記ガス源及び前記プラズマ生成器を制御し、
    前記側壁内又は前記側壁上にケイフッ化アンモニウム（ＡＦＳ）層を形成するためのＮ種、Ｆ種、及びＨ種を含有する第２のプラズマを生成するように前記ガス源及び前記プラズマ生成器を制御し、
    前記ＡＦＳ層の形成後、前記凹部の前記第１の部分の前記側壁が更にエッチングされないように前記ＡＦＳ層により前記側壁を保護しながら、前記底面を更にエッチングし、前記凹部の第２の部分を形成するための第３のプラズマを生成するように前記ガス源及び前記プラズマ生成器を制御するように構成される、基板処理装置。
  20. 前記基板は、ＳｉＯｘ以外のエッチング層を含み、
    前記制御器回路は、
    前記側壁をＳｉ含有前駆体に曝して、前記側壁の表面上に前駆体層を形成するように前記ガス源を制御し、
    前記前駆体層を酸素プラズマに曝して前記前駆体層を酸化させ、前記側壁上にＳｉＯ２層を形成するように前記プラズマ生成器を制御し、
    前記側壁上のＳｉＯ２層をケイフッ化アンモニウム（ＡＦＳ）層に変化させるためのＮ種、Ｆ種、及びＨ種を含有する前記第２のプラズマを生成するように前記ガス源及び前記プラズマ生成器を制御するように更に構成される、請求項１９に記載の基板処理装置。
  21. 前記ＡＦＳ層をコンフォーマル層又はサブコンフォーマル層として形成する手段を更に備える、請求項１９に記載の基板処理装置。
JP2021066417A 2020-05-27 2021-04-09 ボーイングを抑制するための保護側壁層を形成する方法及び装置 Pending JP2021190692A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/884,063 US11171012B1 (en) 2020-05-27 2020-05-27 Method and apparatus for formation of protective sidewall layer for bow reduction
US16/884,063 2020-05-27

Publications (1)

Publication Number Publication Date
JP2021190692A true JP2021190692A (ja) 2021-12-13

Family

ID=78467560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021066417A Pending JP2021190692A (ja) 2020-05-27 2021-04-09 ボーイングを抑制するための保護側壁層を形成する方法及び装置

Country Status (4)

Country Link
US (1) US11171012B1 (ja)
JP (1) JP2021190692A (ja)
KR (1) KR20210146792A (ja)
CN (1) CN113745105A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240222132A1 (en) * 2022-12-28 2024-07-04 Tokyo Electron Limited DENSIFICATION AND REDUCTION OF SELECTIVELY DEPOSITED Si PROTECTIVE LAYER FOR MASK SELECTIVITY IMPROVEMENT IN HAR ETCHING

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094470B2 (ja) * 1991-01-22 2000-10-03 ソニー株式会社 ドライエッチング方法
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
JP3816484B2 (ja) * 2003-12-15 2006-08-30 日本航空電子工業株式会社 ドライエッチング方法
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP5140608B2 (ja) 2009-01-16 2013-02-06 株式会社アルバック 真空処理装置及び真空処理方法
TWI604528B (zh) * 2012-10-02 2017-11-01 應用材料股份有限公司 使用電漿預處理與高溫蝕刻劑沉積的方向性二氧化矽蝕刻
US20150064921A1 (en) * 2013-08-30 2015-03-05 Applied Materials, Inc. Low temperature plasma anneal process for sublimative etch processes
US9953841B2 (en) * 2015-05-08 2018-04-24 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
JP6604911B2 (ja) 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP6561093B2 (ja) * 2017-07-24 2019-08-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
US10410878B2 (en) * 2017-10-31 2019-09-10 American Air Liquide, Inc. Hydrofluorocarbons containing —NH2 functional group for 3D NAND and DRAM applications
US11171011B2 (en) * 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer
US11417534B2 (en) * 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11056393B2 (en) * 2018-09-27 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for FinFET fabrication and structure thereof
US10741407B2 (en) * 2018-10-19 2020-08-11 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3D NAND etch
JP7372073B2 (ja) * 2019-08-02 2023-10-31 東京エレクトロン株式会社 基板処理方法、基板処理装置及びクリーニング装置
US11322388B2 (en) * 2019-08-23 2022-05-03 Micron Technology, Inc. Semiconductor structure formation

Also Published As

Publication number Publication date
US11171012B1 (en) 2021-11-09
KR20210146792A (ko) 2021-12-06
CN113745105A (zh) 2021-12-03
US20210375633A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
CN105390389B (zh) 高深宽比结构中的触点清洁
JP2022092006A (ja) 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
TW201739951A (zh) 連續電漿中之原子層蝕刻
US20220051904A1 (en) Etching method
JP2021504974A (ja) 粗さを低減するための原子層堆積及びエッチング
EP3086356B1 (en) Method for etching organic film
TW202147431A (zh) 鉬的原子層蝕刻
US11462412B2 (en) Etching method
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
KR102505154B1 (ko) 에칭 방법
TWI849083B (zh) 基板處理方法與設備
JP2022513260A (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
JP2023540291A (ja) 選択的異方性金属エッチング
JP2021190692A (ja) ボーイングを抑制するための保護側壁層を形成する方法及び装置
US12087572B2 (en) Etch stop layer
JP7481997B2 (ja) 基板上のパターン形状を制御する方法及び装置
JP7573501B2 (ja) 基板上の保護膜の膜厚を制御する方法及び装置
US11417527B2 (en) Method and device for controlling a thickness of a protective film on a substrate
US11404282B2 (en) Method of etching film and plasma processing apparatus
US11721522B2 (en) Plasma processing method and plasma processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241001