WO2022102475A1 - 基板処理装置及び基板処理方法 - Google Patents

基板処理装置及び基板処理方法 Download PDF

Info

Publication number
WO2022102475A1
WO2022102475A1 PCT/JP2021/040428 JP2021040428W WO2022102475A1 WO 2022102475 A1 WO2022102475 A1 WO 2022102475A1 JP 2021040428 W JP2021040428 W JP 2021040428W WO 2022102475 A1 WO2022102475 A1 WO 2022102475A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
transfer
board
carry
port
Prior art date
Application number
PCT/JP2021/040428
Other languages
English (en)
French (fr)
Inventor
健一郎 松山
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to US18/036,079 priority Critical patent/US20240021457A1/en
Priority to JP2022561843A priority patent/JPWO2022102475A1/ja
Priority to CN202180075327.3A priority patent/CN116529863A/zh
Priority to KR1020237019181A priority patent/KR20230104679A/ko
Publication of WO2022102475A1 publication Critical patent/WO2022102475A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G03F7/70725—Stages control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67769—Storage means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance

Definitions

  • This disclosure relates to a substrate processing apparatus and a substrate processing method.
  • a semiconductor wafer (hereinafter referred to as a wafer) which is a substrate by a substrate processing device. Wafers are transported between devices while being housed in a carrier, which is a transport container.
  • Patent Document 1 describes a coating and developing apparatus.
  • the carrier In the coating / developing device, the carrier is transported by a carrier mounting section on which the carrier is mounted for loading / unloading the wafer into the device and a ceiling transport mechanism that transports the carrier between the substrate processing devices. It is equipped with a carrier temporary storage part. Then, the carrier is transferred between the carrier mounting portion and the carrier temporary placing portion by the carrier moving mechanism provided in the coating / developing apparatus.
  • the present disclosure provides a technique capable of preventing a delay in loading or unloading a substrate to a substrate processing device and improving the throughput of the device.
  • the substrate processing apparatus of the present disclosure includes a carrier block in which a carrier, which is a transport container for accommodating a substrate, is arranged.
  • a substrate processing apparatus including a processing block in which the substrate is delivered to and from the carrier block and a processing module for processing the substrate is provided.
  • a board unloading port and a board receiving port provided on the carrier block on which the carrier is mounted for carrying out the board from the carrier to the processing block and carrying the board from the processing block to the carrier.
  • a first carrier temporary placement portion and a second carrier temporary placement portion for temporarily placing the carriers respectively, The carrier is placed between the carrier carry-in port, the carrier carry-out port, the board receiving port, the board carry-out port, the first carrier temporary placing portion, and the second carrier temporary placing portion.
  • a carrier transfer mechanism that can be transferred, and From the transfer source to the next transfer destination among the carrier carry-in port, the board carry-out port, the board accept port, and the carrier carry-out port, the first carrier temporary placement section or the second carrier temporary placement section is provided.
  • the transfer time via the first carrier temporary storage section is compared with the transfer time via the second carrier temporary storage section, and the first carrier is transferred.
  • a control signal for controlling the operation of the carrier transfer mechanism so that the carrier is transferred to the carrier temporary placement portion having the shorter transfer time among the carrier temporary placement portion and the second carrier temporary placement portion of the above.
  • the control unit to output and To prepare for.
  • This disclosure can prevent a delay in loading or unloading a substrate to a substrate processing device and improve the throughput of the device.
  • the coating and developing apparatus 1 which is an embodiment of the substrate processing apparatus of the present disclosure, will be described with reference to the plan view of FIG. 1 and the vertical sectional side view of FIG. 2, respectively.
  • the coating / developing device 1 is configured by connecting the carrier block D1, the processing block D2, and the interface block D3 in a row in the horizontal direction. The direction along this row is the front-back direction, and the carrier block D1 side is the front side. These blocks D1 to D3 are partitioned from each other.
  • An exposure machine D4 is connected to the interface block D3 on the rear side.
  • the carrier block D1 is a block for loading and unloading the wafer W to and from the coating and developing apparatus 1.
  • the wafer W is carried in and out of the carrier block D1 in a state of being housed in a carrier C called, for example, FOUP (Front Opening Unify Pod). That is, the carrier C is a transport container for transporting the wafer W, and the carrier C is placed on the carrier block D1.
  • FOUP Front Opening Unify Pod
  • FIG. 3 shows a schematic perspective view of the carrier block D1.
  • 11 is a housing of the carrier block D1, and four wafer W transport ports 12 that form a load port and can be opened and closed are arranged side by side on the lower side of the front surface of the housing 11.
  • a carrier stage is provided on the front side below each transport port 12. These carrier stages on which the carrier C is placed move between the front unload position and the rear load position. At the unload position, the carrier C is handed over to the carrier stage.
  • the load position is a position where the wafer W is transferred between the carrier C and the carrier block D1, and at the load position, the opening / closing mechanism 13 for opening / closing the transport port 12 also opens / closes the lid of the carrier C. ..
  • the carrier C in which the wafer W is housed is placed on the two carrier stages on the left side, and the wafer W is dispensed (delivered) from the carrier C to the apparatus. Will be done. Therefore, these carrier stages are referred to as sender stages 14. Further, of these two sender stages 14 which are board carry-out ports, the left side may be designated as 14-1 and the right side may be designated as 14-2.
  • the carrier C having the wafer W dispensed to the apparatus is placed on the two carrier stages on the right side, and the wafer W is carried into the carrier C from the apparatus. Therefore, these carrier stages are referred to as receiver stages 15. Further, of the two receiver stages 15 that are the board receiving ports, the left side may be designated as 15-1 and the right side may be designated as 15-2. Further, the carrier C mounted on the sender stage 14 may be described as a sender carrier, and the carrier C mounted on the receiver stage 15 may be described as a receiver carrier.
  • a transport mechanism 20 is provided in the housing 11 of the carrier block D1.
  • the transport mechanism 20 transports the wafer W from the carrier C mounted on the sender stage 14 to the processing block D2 and transports the wafer W from the processing block D2 to the carrier C mounted on the receiver stage 15. conduct.
  • shelves 26 are provided in two stages. Further, on the front side of each shelf 26, shelves 27 are provided in two stages. For each of the two shelves 26 and the lower shelf 27, each region divided into four on the left and right is configured as a stocker 16, and the carrier C can be temporarily placed on each stocker 16.
  • the stocker 16 which is the temporary storage portion may be numbered and distinguished from each other. 16-1, 16-2, 16-3, 16-4 from the left side of the lower shelf 26, 16-5, 16-6, 16-7, 16-8, lower from the left side of the upper shelf 26.
  • the numbers are 16-9, 16-10, 16-11, and 16-12 in order from the left side of the side shelf 27.
  • the upper shelf 27 is provided with two load stages 18 and two unload stages 19.
  • OHT Overhead Hoist Transfer
  • OHT Overhead Hoist Transfer
  • the carrier C in which the wafer W before processing in the coating / developing device 1 is stored is placed on the load stage 18, and the wafer W processed in the coating / developing device 1 is stored in the unload stage 19.
  • the carrier C is placed. Therefore, the load stage 18 and the unload stage 19 are configured as a carrier carry-in port and a carrier carry-out port, respectively.
  • the two load stages 18 may be described as 18-1, 18-2, and the two unload stages may be described as 19-1, 19-2, respectively, and 18-1, 18-2, 19 from the left side to the right side. They are arranged in the order of -1, 19-2.
  • a carrier transfer mechanism 21 is provided between the shelves 26 and the shelves 27 (see FIGS. 1 and 2).
  • the carrier transfer mechanism 21 is provided with an elevating shaft 23 that can move along a moving shaft 22 extending to the left and right, a joint arm 24 that can move up and down along the elevating shaft 23, and a tip side of the joint arm 24. It is provided with two claw portions 25. The distance between the two claw portions 25 can be freely changed so that the holding portion C0 provided on the upper side of the carrier C can be gripped.
  • the carrier transfer mechanism 21 allows the carrier C to be transferred between the sender stage 14, the receiver stage 15, the stocker 16, the load stage 18, and the unload stage 19.
  • the processing block D2 is configured by stacking six unit blocks E1 to E6 partitioned from each other from the bottom in numerical order.
  • each unit block E (E1 to E6), the wafer W is conveyed and processed in parallel with each other.
  • the unit blocks E1 to E3 have the same configuration as each other, and the unit blocks E4 to E6 have the same configuration as each other.
  • the unit block E6 shown in FIG. 1 will be described as a representative of the unit blocks E1 to E6.
  • a wafer W transport path 31 extending in the front-rear direction is formed at the center of the left and right sides of the unit block E6.
  • a plurality of developing modules 32 are provided on one of the left and right sides of the transport path 31.
  • a large number of heating modules 33 for performing PEB (Post Exposure Bake), which is a heat treatment after exposure and before development, are provided side by side.
  • the transport path 31 is provided with a transport arm F6 which is a transport mechanism for transporting the wafer W by the unit block E6.
  • the unit blocks E1 to E3 include a resist film forming module instead of the developing module 32.
  • the resist film forming module forms a resist film by applying a resist as a chemical solution to the wafer W.
  • a heating module for heating the wafer W after forming the resist film is provided instead of the heating module 33 for PEB.
  • the transfer arms of the unit blocks E1 to E5 corresponding to the transfer arm F6 are shown as F1 to F5.
  • a tower T1 extending vertically so as to straddle the unit blocks E1 to E6 is provided.
  • the tower T1 is provided with a transfer module TRS and a temperature control module SCPL at heights corresponding to the unit blocks E1 to E6, respectively. Wafer W can be transferred between modules.
  • the TRS and SCPL of the tower T1 are shown as TRS1 to TRS6 and SCPL1 to SCPL6 with the same numbers as the corresponding unit blocks E1 to E6.
  • the TRS1 to TRS6 and the TRS in various places described later are modules for temporarily placing the wafer W for transferring the wafer W between the transfer mechanisms, and are accessed by the transfer arms F1 to F6.
  • the tower T1 is also provided with TRS7 and TRS8 for transferring the wafer W between the transfer mechanism 30 and the transfer mechanism 20 of the carrier block D1.
  • the SCPL1 to SCPL6 are modules in which the temperature of the wafer W can be adjusted.
  • the place where the wafer W is placed is described as a module.
  • modules that process the wafer W such as the temperature control module SCPL, the developing module 32, and the resist film forming module, are described as processing modules.
  • the processing block D2 is actually provided with a module other than the module described above, but it is omitted in order to prevent the explanation from being complicated.
  • the interface block D3 includes towers T2 to T4 extending up and down so as to straddle the unit blocks E1 to E6. Further, the interface block D3 is provided with transfer mechanisms 41 to 43, and the wafer W is transferred between various modules provided in the towers T2 to T4 by these transfer mechanisms 41 to 43, which will be described here. In order to avoid complication, the display of modules other than the modules provided in the tower T2 is omitted. Accordingly, it will be described below that the wafer W is conveyed only by 41, 42 of the transfer mechanisms 41 to 43.
  • the tower T2 is provided with TRS at each height of the unit blocks E1 to E6, and the TRS located at the same height as the unit block is attached with the same number and the letter A as the unit block to TRS1A to TRS1A. Shown as TRS6A. Further, the tower T2 is provided with ICPL and TRS7A, which are modules for transferring the wafer W to and from the exposure machine D4. The ICPL adjusts the temperature of the wafer W in the same manner as the SCPL.
  • the wafer W is transported by a transport path specified by PJ described later.
  • the first transport path H1 and the second transport path H2 among the transport routes will be described with reference to FIG. 4, which outlines these transport routes.
  • the first transfer path H1 is a transfer path through which the wafer W passes through any one of the unit blocks E1 to E3 and any one of the unit blocks E4 to E6, and a resist pattern is formed on the wafer W.
  • the wafer W discharged from the sender carrier C of the sender stage 14 by the transfer mechanism 20 is transferred to the transfer module TRS7 of the tower T1 and distributed to the transfer modules TRS1 to TRS3 of the tower T1 by the transfer mechanism 30.
  • the wafer W is received by the transfer arms F1 to F3, and is conveyed in the order of temperature adjusting modules SCPL1 to SCPL3 ⁇ resist film forming module ⁇ heating module.
  • the wafer W on which the resist film is formed by being conveyed in this way is conveyed to the transfer modules TRS1A to TRS3A, and is conveyed in the order of transfer mechanism 42 ⁇ ICPL ⁇ transfer mechanism 41 ⁇ exposure machine D4, and the resist film is exposed. ..
  • the exposed wafer W is conveyed in the order of the transfer mechanism 41 ⁇ TRS7A, and then distributed to the transfer modules TRS4A to TRS6A by the transfer mechanism 42.
  • the wafers W thus transferred to the TRS4A to TRS6A are conveyed in the order of the heating module 33 ⁇ the temperature control modules SCPL4 to SCPL6 ⁇ the developing module 32 by the transfer arms F4 to F6.
  • the resist film is developed and a resist pattern is formed on the wafer W.
  • the developed wafer W is conveyed to the transfer modules TRS4 to TRS6, conveyed in the order of the transfer mechanism 30 ⁇ the transfer module TRS8, and is carried into the receiver carrier C of the receiver stage 15 by the transfer mechanism 20.
  • the second transfer path H2 is a transfer path through which the wafer W passes through only one of the unit blocks E1 to E6 among the unit blocks E1 to E6, and the wafer W is subjected to a resist film forming process and a developing process. Of these, only the resist film formation process is performed.
  • the wafer W is transferred from the sender carrier C to the transfer modules TRS1 to TRS3 via the transfer module TRS7. Then, the wafer W is conveyed in the order of temperature adjusting modules SCPL1 to SCPL3 ⁇ resist film forming module ⁇ heating module.
  • the processed wafer W is conveyed to the transfer modules TRS1 to TRS3, transferred to the transfer module TRS8 by the transfer mechanism 30, and returned to the carrier C of the receiver stage 15.
  • a plurality of TRS1 to TRS3 are provided, but different ones are used for carrying in from TRS7 and carrying out to TRS8.
  • the wafer W in the carrier C is set for the process job (PJ).
  • the PJ is information for designating a processing recipe for the wafer W (including a transfer recipe for transporting and processing to which type of module) and the wafer W to be transported. Since wafers W of the same PJ receive the same processing, they are wafers W of the same lot.
  • each transfer mechanism is controlled by the control unit 51 described later. That is, after the wafer W of the preceding PJ is collectively carried into the apparatus, the wafer W of the succeeding PJ is collectively conveyed to the apparatus. Then, each wafer W is conveyed by the transfer path specified by each PJ, and is processed by each processing module in the transfer path according to the processing recipe specified by each PJ.
  • the processing recipe includes parameters such as the rotation speed of the wafer W during the liquid treatment and the temperature of the wafer W during the heat treatment.
  • each PJ is distinguished by adding alphabetic characters as PJ-A, PJ-B, PJ-C ..., and PJs are carried out in the order of the attached alphabetic characters. That is, it is assumed that the wafer W of PJ-A, the wafer W of PJ-B, the wafer W of PJ-C, and so on are carried into the apparatus in this order, and each wafer W is processed.
  • the coating / developing device 1 includes a control unit 51 configured by a computer.
  • the control unit 51 includes a wafer processing program 52 and a carrier transfer program 53.
  • the wafer processing program 52 a group of steps is set up so that the above-mentioned wafer W transfer and wafer W processing in each module are performed, and each module and wafer are subjected to such transfer and processing.
  • a control signal is output to each transport mechanism of W.
  • the carrier transfer program 53 has a set of steps so that the carrier C, which will be described later, can be transferred, and outputs a control signal to the carrier transfer mechanism 21 so that the transfer can be performed.
  • the wafer processing program 52 and the carrier transfer program 53 cooperate with each other to operate so that the wafer W can be conveyed and processed and the carrier C, which will be described later, can be transferred.
  • the carrier transfer program 53 performs selection of the stocker 16 on which the carrier C is placed, which will be described in detail later, and various operations for that purpose.
  • the wafer processing program 52 and the carrier transfer program 53 are stored in a storage medium such as a compact disk, a hard disk, or a DVD, and installed in the control unit 51.
  • the memory 54 included in the control unit 51 stores the time required for each transfer mechanism of the wafer W to transfer one step, that is, the time required to transfer the wafer W from one module to the next module. There is. Further, the memory 54 stores parameters related to the speed of the carrier transfer mechanism 21 of the carrier C.
  • the carrier transfer program 53 is configured so that the transfer time can be calculated based on the parameter once the carrier C is transferred from which stage or stocker 16 to which stage or stocker 16. ing.
  • the wafer processing program 52 can calculate the processing time of the wafer W in each processing module based on the above processing recipe, and further, from this processing time, the staying time of the wafer W in each processing module (MUT: Module Using Time). ) Can be calculated.
  • MUT Module Using Time
  • the time required from the time when the wafer W is carried into the processing module to the start of processing and the time required from the end of processing until the wafer W can be carried out from the processing module are added to the processing time. It was done.
  • the transfer time of one step by the transfer mechanism of the MUT and the wafer W described above is used to select the stocker 16 to which the carrier C is transferred, which will be described in detail later.
  • the control unit 51 is connected to the upper control unit 56.
  • the upper control unit 56 controls the operation of the OHT described above. Further, the upper control unit 56 transmits a carrier out instruction to the control unit 51.
  • This carrier out instruction is an instruction that allows the carrier C to be transferred to the unload stage 19, and is issued for each carrier C. That is, among the carriers C for which the discharged wafer W has been collected, the carrier C for which the carrier out instruction has been output can be transferred to the unload stage 19, but the carrier C for which the carrier out instruction has not been output can be transferred to the unload stage 19. , It is not possible to transfer to the unload stage 19.
  • the carrier block D1 can transfer the carrier C from which the wafer W has been discharged from the sender stage 14 to another place by the carrier transfer mechanism 21 described above. As a result, it is possible to prevent the sender stage 14 from being occupied by the same carrier C for a long time, to sequentially transfer the subsequent carrier C to the sender stage 14, and to dispense the wafer W into the apparatus. Further, the carrier C whose wafer W has been discharged is sequentially transferred to the receiver stage 15 by the carrier transfer mechanism 21, and the carrier C whose wafer W has been stored is transferred from the receiver stage 15 to another place. .. As a result, it is possible to prevent the receiver stage 15 from being occupied by the same carrier C for a long time, and to sequentially collect the wafer W from the inside of the apparatus to each carrier C.
  • FIG. 6 is a schematic diagram showing an outline of the transfer route for the carrier C.
  • the carrier C conveyed from the OHT to the load stage 18 is transferred in the order of the load stage 18 ⁇ the sender stage 14 ⁇ the receiver stage 15 ⁇ the unload stage 19 as indicated by the solid arrow.
  • the transfer destination stage is not available (when all of the transfer destination stages are occupied by other carrier C)
  • the carrier C is transferred from the stocker 16 to the transfer destination.
  • the carrier out instruction described above is not output for the carrier C for which the wafer W has been carried in at the receiver stage 15, the carrier C is transferred to the stocker 16 regardless of whether the unload stage 19 is available or not. Will be posted. Unless the transfer destination stage is not available or the carrier out instruction is not issued for the transfer to the unload stage 19, the transfer source stage does not go through the stocker 16. Carrier C is transferred directly to the transfer destination stage.
  • FIG. 7 schematically shows the stocker 16.
  • the stage and stocker 16 on the rear side of the carrier block D1 are shown as one table on the upper side of the figure, and the stage and stocker 16 on the front side are shown on the lower side of the figure. It is shown to form one table.
  • each stage and each stocker 16 are schematically shown by separating them from each other as shown as squares in the table.
  • each of the vertically arranged squares and the horizontally arranged squares will be described as columns, and the vertical direction will be the Z-axis direction and the horizontal direction will be the Y-axis direction.
  • FIG. 7 schematically shows the stocker 16.
  • stage and the stocker 16 located on the front side and the stage and the stocker 16 located on the rear side described in FIG. 3 are shown so as to be displaced vertically in the figure. There is. Therefore, the arrangements of the stages and stockers 16 shown in the table correspond to those described in FIG. Further, among the many carriers C shown in the figure, the carrier C to be transferred is indicated by dots.
  • the carrier C of the sender stage 14-1 is subject to transfer after the wafer W has been dispensed to the apparatus, and the receiver stage 15 is occupied by the carrier C. Therefore, the carrier C of the sender stage 14-1 is transferred to the stocker 16, but the carrier C is mounted on the stockers 16-1 to 16-4. Therefore, according to the above-mentioned rule, the carrier C of the sender stage 14-1 is transferred to the stocker 16-5 having the youngest number among the vacant ones (see the left of FIG. 7 and the center of FIG. 7). Therefore, the carrier C moves two steps in the Z-axis direction.
  • the carrier C of 15-2 is transferred to the unload stage 19-1, so that 15-2 becomes vacant. Therefore, the carrier C of the stocker 16-5 is transferred to the 15-2. As a result of this transfer, the carrier C moves three steps in the Y-axis direction and two steps in the Z-axis direction, so that the transfer distance is relatively long (see the right side of FIG. 7). Therefore, the time required to transfer the carrier C from the sender stage 14-1 to the receiver stage 15-2 is relatively long.
  • the carrier transfer mechanism 21 cannot transfer another carrier C. Therefore, even if the carrier C in the carrier block D1 can be transferred during the transfer of the carrier C from the stocker 16-5 to the receiver stage 15-2, the other carrier C can be transferred. There is a risk that the transfer of the other carrier C cannot be performed and the timing of starting the transfer of the other carrier C will be delayed. That is, the selection of the stocker 16 according to the number in this comparative example may delay the transfer of the carrier C, which may cause a delay in the loading and unloading of the wafer W to the coating and developing apparatus 1. Therefore, there is a concern that a sufficiently high throughput cannot be obtained for the coating / developing device 1.
  • the transfer is performed under the same conditions as in the comparative example, that is, under the condition that the receiver stage 15 and the stockers 16-1 to 16-4 are not vacant when the carrier C of the sender stage 14-1 is transferred. Is shown as an example of doing.
  • the total of the transfer time from the transfer source sender stage 14-1 and the transfer time to the transfer destination receiver stage 15-2 among the vacant stockers 16 is calculated.
  • the minimum stocker 16 is selected as the evacuation destination and reprinted.
  • the stocker 16-12 is selected, and the carrier C is transferred from the sender stage 14-1 to the stocker 16-12 (FIG. 8 left, FIG. 8 center). .. Therefore, the carrier C is transferred in three stages in the Y-axis direction and one stage in the Z-axis direction. After that, when the receiver stage 15-2 becomes empty, the carrier C of the stocker 16-12 is transferred to the receiver stage 15-2 (Fig. 8, right). Therefore, the carrier C moves only one step in the Z-axis direction.
  • the carrier C has a total of three stages in the Y-axis direction and the Z-axis before the transfer from the sender stage 14-1 to the receiver stage 15-2 via the stocker 16 of the evacuation destination. Move a total of 4 steps in the direction.
  • the carrier C moves only by a total of 3 steps in the Y-axis direction and a total of 2 steps in the Z-axis direction, so that the distance required for transferring the carrier C is shorter than that of the comparative example. Therefore, the time required for transfer is also shortened.
  • the transfer from the sender stage 14 to the receiver stage 15 has been described as an outline of the embodiment, but the same applies to the case where the carrier C is transferred between other transfer source and transfer destination stages. That is, when transferring from the transfer source stage to the transfer destination stage via the stocker 16, the total of the transfer time from the transfer source stage and the transfer time to the transfer destination stage. The stocker 16 having the minimum value is selected as the evacuation destination, and the carrier C is transferred to the selected stocker 16.
  • the method of selecting the stocker 16 at the time of transfer of each section of the load stage 18 ⁇ the sender stage 14, the sender stage 14 ⁇ the receiver stage 15, the receiver stage 15 ⁇ the unload stage 19 will be described in Examples 1 and 2, respectively. It will be described as Example 3. Further, in the outline of the above embodiment, it has been described that the receiver stage 15-2 is predetermined as the transfer destination of the carrier C. However, when selecting the stocker 16, the transfer destination is selected from a plurality of candidates for the transfer destination. The selection of the transfer destination will also be described in each of the following examples.
  • Example 1 The first embodiment will be described with reference to FIG. FIG. 9 shows a state in which the carrier C can be transferred from the load stage 18-1 but the sender stages 14-1 and 14-2 are not vacant. Therefore, the load stage 18-1 ⁇ stocker 16 ⁇ sender stage 14 is transferred.
  • the availability of the stocker 16 is determined, and the vacant stocker 16 is set as a candidate for the evacuation destination (temporary storage destination) of the carrier C.
  • the stockers 16-5 to 16-12 are candidates for the evacuation destination.
  • each transfer time (first transfer) from the load stage 18-1 which is the transfer source as the second stage to the stockers 16-5 to 16-12 specified as candidates for the evacuation destination in the first stage. Time) is calculated. That is, the first transfer time is calculated for each stocker 16-5 to 16-12, for example, 10 seconds to 16-5, 15 seconds to 16-6 ... 20 seconds to 16-12.
  • the third step it is determined which of the sender stages 14-1 and 14-2, which are candidates for the transfer destination, is to be the transfer destination. This is done so that, of the sender stages 14-1 and 14-2, the one that can be vacated by transferring the carrier C to another place earlier is determined as the transfer destination.
  • the wafer W is dispensed from each carrier C of the sender stage 14 to the apparatus in the order of PJ. Therefore, the wafer W remaining on the carrier C of the sender stage 14-1 and the wafer W remaining on the carrier C of the sender stage 14-2 are compared at the timing of transferring the carrier C from the load stage 18-1. Then, the sender stage on which the carrier C having the earliest PJ order of the wafer W to be discharged last is placed is determined as the transfer destination.
  • the PJs of the wafer W remaining in the carrier C of the sender stage 14-1 are PJ-A and PJ-B
  • the PJs of the wafer W remaining in the carrier C of the sender stage 14-2 are PJ-A and PJ-B. It is assumed that it is PJ-C. Therefore, the PJ of the wafer W finally discharged by the carrier C of 14-1 is PJ-B, and the PJ of the wafer W finally discharged by the carrier C of 14-2 is PJ-C. Since the wafer W of PJ-B is discharged before the wafer W of PJ-C, the carrier C of the sender stage 14-1 can be transferred to another place earlier. Is decided as the transfer destination. That is, which sender stage 14 is the transfer destination is determined according to the order of processing the lots of the wafers W of the sender stages 14-1 and 14-2.
  • the transfer destination is the one on which the carrier C having a smaller number of wafers W remaining without being discharged in the carrier C is placed.
  • the number of wafers W of the carrier C of 14-1 is 13. It is assumed that the number of wafers W of the carrier C of 14-2 is 14.
  • the carrier C of 14-1 completes the ejection of the wafer W first and can be transferred to another place, so that 14-1 is determined as the transfer destination.
  • the transfer destination is based on the remaining number of wafers W of the carrier C of each sender stage 14. It can be decided.
  • each transfer time (second transfer) from the stockers 16-5 to 16-12 specified in the first stage to the sender stage 14-1 which is the transfer destination determined in the third stage. (As time) is calculated. That is, the second transfer time is calculated for each stocker 16-5 to 16-12, for example, 10 seconds from 16-5, 15 seconds from 16-6 ... 20 seconds from 16-12. Will be done.
  • the stocker 16 having the minimum total time is selected as the stocker 16 as the save destination. That is, the control unit 51 described above makes a comparison about the total time, and the stocker 16 is selected based on the comparison result.
  • the carrier C is transferred from the load stage 18-1 to the stocker 16 selected in this way and is made to stand by, and when the sender stage 14-1 determined as the transfer destination becomes available, the sender stage 14 is transferred from the stocker 16.
  • the stockers 16-5 to 16-12 for which the above total time is calculated, and the other stockers are the first carrier temporary storage unit and the second carrier temporary storage unit, respectively.
  • the above comparison of the total time is based on the transfer time when the transfer is performed via the first carrier temporary storage section and the transfer when the transfer is performed via the second carrier temporary storage section. It is a comparison with the loading time.
  • FIG. 10 shows a state in which the carrier C can be transferred from the sender stage 14-1 but the receiver stages 15-1 and 15-2 are not vacant. Therefore, the sender stage 14-1 ⁇ stocker 16 ⁇ receiver stage 15 is transferred.
  • the availability of the stocker 16 is determined as in the first embodiment, and the vacant stocker 16 is set as a candidate for the evacuation destination of the carrier C.
  • the stockers 16-5 to 16-12 will be described as candidates for the evacuation destination.
  • the first transfer time of each of the stockers 16-5 to 16-12 specified in the first stage is calculated from the sender stage 14-1 which is the transfer source.
  • the third step it is determined which of the receiver stages 15-1 and 15-2, which are candidates for the transfer destination, is to be the transfer destination. This is done so that, of the receiver stages 15-1 and 15-2, the one that can be vacated by transferring the carrier C to another place earlier is determined as the transfer destination. More specifically, among the wafers W carried in 15-1 and 15-2, the carrier C having the earlier arrival time of the wafer W scheduled to be carried in last to the carrier C is mounted. The stage 15 on the other side is determined as the transfer destination.
  • the wafer W of PJ-A is scheduled to be finally carried into the carrier C of the receiver stage 15-1, and the wafer W is hereinafter referred to as the last wafer W of PJ-A.
  • the PJ-B wafer W is scheduled to be finally carried into the carrier C of the receiver stage 15-2, and the wafer W is hereinafter referred to as the last PJ-B carry-in wafer W.
  • Each of these PJ-A and PJ-B wafers W is conveyed by the transfer path H1 described with reference to FIG. 4, and the last carry-in wafer W of PJ-A is located in the heating module 33 of the unit block E6 and is PJ.
  • the last carry-in wafer W of ⁇ B will be described as being located in the heating module of the unit block E3.
  • the estimated arrival time to the carrier C is acquired by the same calculation. Specifically, the MUT of each processing module on the downstream side of the transfer path after the heating module of the unit block E3 in which the wafer W is located, and the transfer mechanism required for the wafer W to reach the transfer time of one process ⁇ carrier C.
  • the estimated arrival time can be obtained by adding the number of steps of.
  • the exposure machine D4 may also be treated as a processing module, and for example, the carry-out interval of the wafer W from the exposure machine D4 may be set to the MUT of the exposure machine D4.
  • the wafers W of PJ-A and PJ-B are both conveyed by the transfer path H1, but when the wafers are conveyed by the transfer path H2, the calculation according to the transfer path H2 is performed.
  • the arrival time at the carrier C may be acquired.
  • PJ-B is transported by the transport path H2, and the last carry-in wafer W of PJ-B is located in the heating module of the unit block E3 as described above.
  • the MUT of the heating module + the transport time of one step (the transport time between the heating module and TRS3) + the transport time of one step (the transport time between TRS3 and TRS8) + the transport time of one process (TRS8-carrier C).
  • Transport time between is calculated. From the calculation result, the arrival time of the last wafer W of the PJ-B to the carrier C can be obtained.
  • the receiver stage 15 on which the carrier C having the earliest delivery timing of the wafer W to be carried in last is placed is determined as the transfer destination. Will be. It is assumed that the arrival time of the last carry-in wafer W of the PJ-A to the carrier C is earlier, and the receiver stage 15-1 on which the carrier C for storing the PJ-A is mounted is determined as the transfer destination. , The following steps will be explained.
  • the total time of the first transfer time and the second transfer time is calculated for each stocker 16-5 to 16-12, and this total time is the minimum stocker.
  • 16 is selected as the stocker 16 as the evacuation destination. That is, the control unit 51 described above makes a comparison about the total time, and the stocker 16 is selected based on the comparison result. Then, the carrier C is transferred from the sender stage 14-1 to the stocker 16 selected in this way, and when the receiver stage 15-1 determined as the transfer destination becomes available, the stocker 16 is transferred to the receiver stage 15-1. Transfer carrier C.
  • FIG. 11 shows a state in which the carrier C can be transferred from the receiver stage 15-2, but the unload stages 19-1 and 19-2 are not vacant. Therefore, the receiver stage 15-2 ⁇ stocker 16 ⁇ unload stage 19 is transferred. It is assumed that the carrier out instruction of the carrier C has been issued.
  • the availability of the stocker 16 is determined as in the first and second embodiments, and the vacant stocker 16 is set as a candidate for the evacuation destination of the carrier C.
  • the stockers 16-5 to 16-12 will be described as candidates for the evacuation destination.
  • the first transfer time of each of the stockers 16-5 to 16-12 specified in the first step is calculated from the receiver stage 15-2 which is the transfer source.
  • the second transfer time for transferring between the unload stages 19-1 and 19-2 and the stockers 16-5 to 16-12 specified in the first stage is acquired. That is, each transfer time between the stockers 16-5 to 16-12 and the unload stage 19-1, and each transfer time between the stockers 16-5 to 16-12 and the unload stage 19-2. , Obtained as the second transfer time, respectively.
  • the total time of the first transfer time and the second transfer time is calculated for each stocker 16-5 to 16-12, and the total time is further compared to obtain the total time. It is decided to transfer the carrier C to the stocker 16 which minimizes. Then, when either unload stage 19-1 or 19-2 becomes vacant, the carrier C is transferred to the vacant unload stage 19.
  • the stocker 16 is selected and transferred to the unload stage 19. Therefore, in this Example 3, among the transfer destinations 19-1 and 19-2, the unload stage 19 which is the acquisition source of the second transfer time used for calculating the minimum total time described above is used. May have carrier C transferred to another unload stage 19. That is, for this third embodiment, the transfer destination is determined from the unload stages 19-1 and 19-2 with the expectation that the transfer time will be the shortest. This is because OHT is transferred to the carrier C of the unload stages 19-1 and 19-2, so that the control unit 51 can obtain information on the vacant timing for each of these 19-1 and 19-2 in advance. Because there is no such thing.
  • one of the unload stages 19-1 and 19-2 is set as a temporary transfer destination with arbitrary regularity, and the temporary transfer destinations are set from the stockers 16-5 to 16-12.
  • the calculation may be performed with the transfer time to the transfer destination as the second transfer time.
  • 19-1 and 19-2 may be alternately determined to be temporary transfer destinations.
  • the transfer time from the transfer source stage to the stocker 16 and the transfer destination stage from the stocker 16 to the carrier C transfer via the stocker 16 between the stages.
  • the stocker 16 is selected so that the total time with the transfer time to is shortened. Therefore, since the loading / unloading of the wafer W from the carrier C to the coating / developing device 1 is prevented from being delayed, the coating / developing device 1 can obtain a high throughput. Further, the load (stress) of the carrier transfer mechanism 21 can be reduced, the consumption of parts can be suppressed, and the frequency of maintenance can be reduced.
  • the carrier C is not transferred to the stocker 16 when the transfer destination stage is vacant. Therefore, since the carrier C is transferred between the stages more quickly, it is possible to obtain a higher throughput for the coating and developing apparatus 1 more reliably.
  • the carrier C is set to another place (the stage in the latter stage) earlier than the sender stage 14 and the receiver stages 15 provided in a plurality of stages as described above. Or, the person who can be transferred to the stocker 16) is specified. Then, the stocker 16 is selected based on the identification. Therefore, a more suitable stocker 16 is selected so that the transfer time of the carrier C between the stages is further suppressed. Only one of the sender stage 14, the receiver stage 15, and the unload stage 19 which are the transfer destinations is provided, and the coating and developing apparatus 1 is configured so that the transfer destination does not need to be selected. May be good. Only one load stage 18 may be provided.
  • the above layout is an example, and it is sufficient if the carrier transfer mechanism 21 can access the above layout. Not limited. Further, the number of arrangements of each stage and each stocker is not limited to the above example. Further, the receiver stage and the sender stage are separate bodies in the above configuration example, but are not limited to such separate bodies. That is, when the carrier C containing the wafer W is placed, it functions as a sender stage, and when the carrier C from which the wafer W is discharged is placed, it functions as a receiver stage to provide a carrier stage that can be used properly. May be.
  • the wafer transport mechanism that transports the wafer W to the processing block D2 and the wafer transport mechanism that transports the wafer W to the carrier C are integrated. However, it may be a separate body. Further, the wafer W is not limited to be returned to the same carrier C as the carrier C paid out in the sender stage 14.
  • the first transfer path H1 and the second transfer path H2 for the wafer W in the above-mentioned processing block D2 are examples, and for example, any of the unit blocks E4 to E6 among the unit blocks E1 to E6 for performing development processing.
  • the wafer W may be transported by a transport path that passes through only one of them.
  • the processing block D2 may be configured to include only one unit block.
  • the processing performed in the processing block D2 is not limited to the formation and development of the resist film. Treatments such as formation of an antireflection film and an insulating film by liquid treatment, cleaning of the wafer W by supplying a cleaning liquid, and application of an adhesive for adhering the wafer W may be performed.
  • the process also includes imaging the wafer W and inspecting the surface condition. Therefore, the substrate processing device is not limited to the coating / developing device 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

基板処理装置のキャリアブロックにおけるキャリア搬入ポートと、キャリア搬出ポートと、基板受入ポートと、基板搬出ポートと、第１のキャリア仮置き部と、第２のキャリア仮置き部と、の間でキャリアを移載可能なキャリア移載機構により、移載元から次の移載先へ、第１のキャリア仮置き部または第２のキャリア仮置き部を経由してキャリアを移載する。そのために第１のキャリア仮置き部を経由する移載時間と、第２のキャリア仮置き部を経由する移載時間とを比較し、第１のキャリア仮置き部及び第２のキャリア仮置き部のうち当該移載時間が短い方のキャリア仮置き部へキャリアを移載する。

Description

基板処理装置及び基板処理方法
　本開示は、基板処理装置及び基板処理方法に関する。
　半導体デバイスの製造工程においては、基板である半導体ウエハ（以下、ウエハと記載する）に対して基板処理装置により、フォトリソグラフィなどの各種の処理が行われる。ウエハは搬送容器であるキャリアに収納された状態で、装置間を搬送される。
上記の基板処理装置の例として、特許文献１には塗布、現像装置が記載されている。当該塗布、現像装置は、装置内に対してウエハの搬入出を行うためにキャリアが載置されるキャリア載置部と、基板処理装置間でキャリアを搬送する天井搬送機構によってキャリアが搬送されるキャリア仮置き部と、を備えている。そして、塗布、現像装置に設けられるキャリアの移動機構により、キャリア載置部とキャリア仮置き部との間でキャリアが移載される。
特開２０１０－１７１２７６号公報
　本開示は、基板処理装置に対しての基板の搬入または搬出の滞りを防ぎ、装置のスループットの向上を図ることができる技術を提供する。
　本開示の基板処理装置は、基板を収納する搬送容器であるキャリアが配置されるキャリアブロックと、
前記キャリアブロックとの間で前記基板が受け渡され、当該基板を処理する処理モジュールが設けられる処理ブロックと、を備える基板処理装置において、
前記基板処理装置に対して前記キャリアの搬入出を行うために当該キャリアが載置されるキャリア搬入ポート及びキャリア搬出ポートと、
前記キャリアブロックに設けられ、前記キャリアから前記処理ブロックへの前記基板の搬出及び前記処理ブロックから前記キャリアへの前記基板の搬入を行うために当該キャリアが載置される基板搬出ポート及び基板受入ポートと、
前記キャリアを各々仮置きするための第１のキャリア仮置き部及び第２のキャリア仮置き部と、
前記キャリア搬入ポートと、前記キャリア搬出ポートと、前記基板受入ポートと、前記基板搬出ポートと、前記第１のキャリア仮置き部と、前記第２のキャリア仮置き部と、の間で前記キャリアを移載可能なキャリア移載機構と、
前記キャリア搬入ポート、前記基板搬出ポート、前記基板受入ポート、前記キャリア搬出ポートのうちの移載元から次の移載先へ、前記第１のキャリア仮置き部または第２のキャリア仮置き部を経由して前記キャリアを移載するために、前記第１のキャリア仮置き部を経由する移載時間と、前記第２のキャリア仮置き部を経由する移載時間とを比較し、前記第１のキャリア仮置き部及び第２のキャリア仮置き部のうち当該移載時間が短い方のキャリア仮置き部へ前記キャリアを移載するように、前記キャリア移載機構の動作を制御する制御信号を出力する制御部と、
を備える。
　本開示は、基板処理装置に対しての基板の搬入または搬出の滞りを防ぎ、装置のスループットの向上を図ることができる。
本開示の基板処理装置の一実施形態に係る塗布、現像装置の平面図である。 前記塗布、現像装置の縦断正面図である。 前記塗布、現像装置におけるキャリアブロックの概略斜視図である。 ウエハの搬送経路の概略図である。 前記塗布、現像装置の制御部を示すブロック図である。 キャリアの搬送経路を示す説明図である。 比較例のキャリアの移載を示す模式図である。 実施例におけるキャリアの移載を説明するための模式図である。 実施例におけるキャリアの移載を説明するための模式図である。 実施例におけるキャリアの移載を説明するための模式図である。 実施例におけるキャリアの移載を説明するための模式図である。
　本開示の基板処理装置の一実施形態である塗布、現像装置１について、図１の平面図、図２の縦断側面図を夫々参照しながら説明する。塗布、現像装置１は、キャリアブロックＤ１と、処理ブロックＤ２と、インターフェイスブロックＤ３と、を横方向に一列に接続して構成されている。この列に沿った方向を前後方向とし、キャリアブロックＤ１側を前方側とする。これらのブロックＤ１～Ｄ３は互いに区画されている。インターフェイスブロックＤ３には、後方側に露光機Ｄ４が接続されている。
キャリアブロックＤ１は、塗布、現像装置１に対してウエハＷを搬入出するためのブロックである。ウエハＷは、例えばＦＯＵＰ(Front Opening Unify Pod）と呼ばれるキャリアＣに収納された状態で、当該キャリアブロックＤ１に対して搬入出される。即ち、キャリアＣは、ウエハＷを搬送するための搬送容器であり、キャリアブロックＤ１においては当該キャリアＣが載置される。
図３にキャリアブロックＤ１の概略斜視図を示す。図中１１はキャリアブロックＤ１の筐体であり、当該筐体１１の正面の下部側には、ロードポートを構成すると共に開閉自在なウエハＷの搬送口１２が４つ、左右に並んで配置されており、各搬送口１２の下方の前方側にはキャリアステージが設けられている。キャリアＣが載置されるこれらのキャリアステージは、前方側のアンロード位置と後方側のロード位置との間で移動する。アンロード位置にて、キャリアステージに対してキャリアＣの受け渡しが行われる。ロード位置はキャリアＣとキャリアブロックＤ１との間でウエハＷの受け渡しが行われる位置であり、当該ロード位置にて、搬送口１２を開閉する開閉機構１３により、キャリアＣの蓋の開閉も行われる。
キャリアブロックＤ１の筐体１１を正面から見て、左側の２つのキャリアステージについては、ウエハＷが収納されたキャリアＣが載置され、当該キャリアＣ内から装置へ当該ウエハＷが払い出し（送出）される。そのため、これらのキャリアステージをセンダーステージ１４と記載する。また、基板搬出ポートであるこれらの２つのセンダーステージ１４のうち、左側を１４－１、右側を１４－２として各々区別して示す場合が有る。
キャリアブロックＤ１を正面から見て、右側の２つのキャリアステージについては、ウエハＷを装置に払い出し済みのキャリアＣが載置され、当該キャリアＣに装置からウエハＷが搬入される。そのため、これらのキャリアステージを、レシーバーステージ１５と記載する。また、基板受入ポートである２つのレシーバーステージ１５のうち、左側を１５－１、右側を１５－２として各々区別して示す場合が有る。また、センダーステージ１４に載置されているキャリアＣをセンダーキャリア、レシーバーステージ１５に載置されているキャリアＣをレシーバーキャリアとして、夫々記載する場合が有る。
キャリアブロックＤ１の筐体１１内には、搬送機構２０が設けられている。当該搬送機構２０は、センダーステージ１４に載置されたキャリアＣから処理ブロックＤ２へのウエハＷを搬送と、処理ブロックＤ２からレシーバーステージ１５に載置されたキャリアＣへのウエハＷの搬送とを行う。
センダーステージ１４及びレシーバーステージ１５の上方には、棚２６が２段に設けられている。また各棚２６の前方側に、棚２７が２段に設けられている。２つの棚２６及び下段側の棚２７の各々について、左右に４分割した各領域は、ストッカ１６として構成されており、各ストッカ１６にキャリアＣを仮置きすることができる。この仮置き部である当該ストッカ１６について、番号を付けて互いに区別して示す場合が有る。下側の棚２６の左側から順に１６－１、１６－２、１６－３、１６－４、上側の棚２６の左側から順に１６－５、１６－６、１６－７、１６－８、下側の棚２７の左側から順に１６－９、１６－１０、１６－１１、１６－１２とする。
そして、上側の棚２７にはロードステージ１８及びアンロードステージ１９が２つずつ設けられている。塗布、現像装置１が設置される工場が備える搬送機構であるＯＨＴ（Overhead Hoist Transfer）が、ロードステージ１８にキャリアＣを搬送し、アンロードステージ１９からキャリアＣを搬出する。つまり、ロードステージ１８には、塗布、現像装置１における処理前のウエハＷが格納されたキャリアＣが載置され、アンロードステージ１９には、塗布、現像装置１において処理済みのウエハＷが収納されたキャリアＣが載置される。従って、ロードステージ１８、アンロードステージ１９は、キャリア搬入ポート、キャリア搬出ポートとして夫々構成されている。２つのロードステージ１８を１８－１、１８－２、２つのアンロードステージを１９－１、１９－２として夫々記載する場合があり、左側から右側に向けて１８－１、１８－２、１９－１、１９－２の順で並んでいる。
そして、棚２６と棚２７との間にキャリア移載機構２１が設けられている（図１、図２参照）。当該キャリア移載機構２１は、左右に延びる移動軸２２に沿って移動自在な昇降軸２３と、当該昇降軸２３に沿って昇降自在な関節アーム２４と、関節アーム２４の先端側に設けられた２つの爪部２５と、を備えている。キャリアＣの上部側に設けられる保持部Ｃ０を掴持することが可能なように、２つの爪部２５の間隔が変更自在である。キャリア移載機構２１により、センダーステージ１４と、レシーバーステージ１５と、ストッカ１６と、ロードステージ１８と、アンロードステージ１９との間で、キャリアＣを移載することができる。
続いて、処理ブロックＤ２の構成を説明する。処理ブロックＤ２は、互いに区画された６つの単位ブロックＥ１～Ｅ６が、番号順に下から積層されて構成されている。各単位ブロックＥ（Ｅ１～Ｅ６）において、互いに並行してウエハＷの搬送及び処理が行われる。単位ブロックＥ１～Ｅ３が互いに同様の構成であり、単位ブロックＥ４～Ｅ６が互いに同様の構成である。単位ブロックＥ１～Ｅ６のうち代表して、図１に示した単位ブロックＥ６について説明する。単位ブロックＥ６の左右の中央には、前後方向に伸びるウエハＷの搬送路３１が形成されている。搬送路３１の左右の一方側には、複数の現像モジュール３２が設けられている。搬送路３１の左右の他方側には、露光後、現像前の加熱処理であるＰＥＢ（Post Exposure Bake）を行う加熱モジュール３３が前後に多数並んで設けられている。また、上記の搬送路３１には、単位ブロックＥ６でウエハＷを搬送する搬送機構である搬送アームＦ６が設けられている。
　単位ブロックＥ１～Ｅ３について、単位ブロックＥ６との差異点を中心に説明すると、単位ブロックＥ１～Ｅ３は、現像モジュール３２の代わりにレジスト膜形成モジュールを備えている。レジスト膜形成モジュールは、ウエハＷに薬液としてレジストを塗布してレジスト膜を形成する。また、単位ブロックＥ１～Ｅ３においては、ＰＥＢ用の加熱モジュール３３の代わりに、レジスト膜形成後のウエハＷを加熱するための加熱モジュールが設けられる。図２では、搬送アームＦ６に相当する各単位ブロックＥ１～Ｅ５の搬送アームについて、Ｆ１～Ｆ５として示している。
そして、各単位ブロックＥ１～Ｅ６の搬送路３１の左端部には、当該単位ブロックＥ１～Ｅ６に跨がるように上下に延びるタワーＴ１が設けられている。タワーＴ１には、単位ブロックＥ１～Ｅ６に各々対応する高さに受け渡しモジュールＴＲＳ、温度調整モジュールＳＣＰＬが設けられており、タワーＴ１の近傍に設けられる昇降自在な搬送機構３０により、当該タワーＴ１のモジュール間でウエハＷを受け渡しが可能となっている。
タワーＴ１のＴＲＳ、ＳＣＰＬについて、対応する単位ブロックＥ１～Ｅ６と同じ数字を付してＴＲＳ１～ＴＲＳ６、ＳＣＰＬ１～ＳＣＰＬ６として示している。このＴＲＳ１～ＴＲＳ６及び後述の各所のＴＲＳは、搬送機構間でのウエハＷの受け渡しのためにウエハＷを仮置きするモジュールであり、搬送アームＦ１～Ｆ６がアクセスする。またタワーＴ１には、搬送機構３０とキャリアブロックＤ１の搬送機構２０との間でウエハＷの受け渡しを行うためのＴＲＳ７、ＴＲＳ８も設けられている。そして、上記のＳＣＰＬ１～ＳＣＰＬ６は、ウエハＷの温度を調整可能なモジュールである。
なお、ウエハＷが載置される場所をモジュールとして記載する。そしてモジュールのうち、温度調整モジュールＳＣＰＬ、現像モジュール３２及びレジスト膜形成モジュールなど、ウエハＷに処理を行うモジュールを、処理モジュールとして記載する。処理ブロックＤ２には、実際には既述したモジュール以外にもモジュールが設けられるが、説明の複雑化を防ぐため省略する。
続いて、インターフェイスブロックＤ３について説明する。インターフェイスブロックＤ３は、単位ブロックＥ１～Ｅ６に跨がるように上下に伸びるタワーＴ２～Ｔ４を備えている。またインターフェイスブロックＤ３には搬送機構４１～４３が設けられており、これらの搬送機構４１～４３によってタワーＴ２～Ｔ４に各々設けられる各種のモジュール間をウエハＷが受け渡されるが、ここでは説明の複雑化を避けるために、タワーＴ２に設けられるモジュール以外のモジュールの表示は省略する。それに合わせて以下、搬送機構４１～４３のうち４１、４２のみによりウエハＷが搬送されるものとして説明する。
タワーＴ２は、単位ブロックＥ１～Ｅ６の各高さにＴＲＳを備えており、単位ブロックと同じ高さに位置するＴＲＳについて、当該単位ブロックと同じ数字と英字のＡとを付すことで、ＴＲＳ１Ａ～ＴＲＳ６Ａとして示す。さらに、タワーＴ２には、露光機Ｄ４との間でウエハＷを受け渡すためのモジュールであるＩＣＰＬ、ＴＲＳ７Ａが設けられている。ＩＣＰＬはＳＣＰＬと同様に、ウエハＷの温度を調整する。
ウエハＷは、後述するＰＪで指定される搬送経路で搬送される。以下、その搬送経路のうちの第１の搬送経路Ｈ１及び第２の搬送経路Ｈ２について、これらの搬送経路の概略を示す図４も参照しながら説明する。第１の搬送経路Ｈ１は、単位ブロックＥ１～Ｅ３のうちのいずれかと、単位ブロックＥ４～Ｅ６のいずれかと、をウエハＷが通過する搬送経路であり、当該ウエハＷにレジストパターンが形成される。センダーステージ１４のセンダーキャリアＣから搬送機構２０により払い出されたウエハＷは、タワーＴ１の受け渡しモジュールＴＲＳ７に搬送され、搬送機構３０によりタワーＴ１の受け渡しモジュールＴＲＳ１～ＴＲＳ３に振り分けられる。そして当該ウエハＷは、搬送アームＦ１～Ｆ３により受け取られ、温度調整モジュールＳＣＰＬ１～ＳＣＰＬ３→レジスト膜形成モジュール→加熱モジュールの順で搬送される。そのように搬送されてレジスト膜が形成されたウエハＷは、受け渡しモジュールＴＲＳ１Ａ～ＴＲＳ３Ａに搬送され、搬送機構４２→ＩＣＰＬ→搬送機構４１→露光機Ｄ４の順で搬送され、レジスト膜が露光される。
露光後のウエハＷは、搬送機構４１→ＴＲＳ７Ａの順で搬送された後、搬送機構４２により、受け渡しモジュールＴＲＳ４Ａ～ＴＲＳ６Ａに振り分けられる。そのようにＴＲＳ４Ａ～ＴＲＳ６Ａに搬送されたウエハＷは、搬送アームＦ４～Ｆ６により加熱モジュール３３→温度調整モジュールＳＣＰＬ４～ＳＣＰＬ６→現像モジュール３２の順で搬送される。それによりレジスト膜が現像されて、ウエハＷにレジストパターンが形成される。現像されたウエハＷは、受け渡しモジュールＴＲＳ４～ＴＲＳ６に搬送され、搬送機構３０→受け渡しモジュールＴＲＳ８の順で搬送され、搬送機構２０により、レシーバーステージ１５のレシーバーキャリアＣに搬入される。
続いて、第２の搬送経路Ｈ２について説明する。この第２の搬送経路Ｈ２は、単位ブロックＥ１～Ｅ６のうち、単位ブロックＥ１～Ｅ３のいずれかのみをウエハＷが通過する搬送経路であり、ウエハＷにはレジスト膜の形成処理及び現像処理のうち、レジスト膜の形成処理のみが行われる。第１の搬送経路Ｈ１との差異点を中心に説明すると、ウエハＷがセンダーキャリアＣから受け渡しモジュールＴＲＳ７を介して受け渡しモジュールＴＲＳ１～ＴＲＳ３に搬送される。そして、当該ウエハＷは、温度調整モジュールＳＣＰＬ１～ＳＣＰＬ３→レジスト膜形成モジュール→加熱モジュールの順で搬送される。そして、処理済みのウエハＷは、受け渡しモジュールＴＲＳ１～ＴＲＳ３に搬送されて、搬送機構３０により受け渡しモジュールＴＲＳ８に搬送され、レシーバーステージ１５のキャリアＣに戻される。なおＴＲＳ１～ＴＲＳ３については各々複数設けられるが、ＴＲＳ７からの搬入と、ＴＲＳ８への搬出とで、互いに異なるものが用いられる。
ところで塗布、現像装置１にキャリアＣが搬入されると、当該キャリアＣ内のウエハＷには、プロセスジョブ（ＰＪ）についての設定がなされる。ＰＪは、ウエハＷにおける処理レシピ（どの種類のモジュールに搬送して処理するかという搬送レシピも含む）及び搬送するウエハＷを指定する情報である。同じＰＪのウエハＷは同じ処理を受けるので、同じロットのウエハＷである。
一のＰＪのウエハＷ、他のＰＪのウエハＷが各々複数有るとすると、一のＰＪのウエハＷが連続して装置に搬入された後、他のＰＪのウエハＷが連続して装置に搬入されるように、後述の制御部５１によって各搬送機構の動作が制御される。つまり、先行のＰＪのウエハＷがまとまって装置に搬入された後、後続のＰＪのウエハＷがまとまって装置に搬送される。そして各ウエハＷは夫々のＰＪで指定される搬送経路で搬送され、夫々のＰＪで指定される処理レシピにより搬送経路中の各処理モジュールにて処理を受ける。処理レシピには、例えば液処理時のウエハＷの回転数や加熱処理時のウエハＷの温度などのパラメータが含まれる。後述の説明ではＰＪ－Ａ、ＰＪ－Ｂ、ＰＪ－Ｃ・・・として英字を付して各ＰＪを区別して示し、付した英字の順番でＰＪが実施されるものとする。つまりＰＪ－ＡのウエハＷ、ＰＪ－ＢのウエハＷ、ＰＪ－ＣのウエハＷ・・・の順で装置に搬入されて各ウエハＷが処理を受けるものとする。
図５に示すように塗布、現像装置１は、コンピュータにより構成されている制御部５１を備えている。制御部５１はウエハ処理プログラム５２と、キャリア移載プログラム５３とを備えている。ウエハ処理プログラム５２は、上記したウエハＷの搬送、各モジュールでのウエハＷの処理が行われるようにステップ群が組まれており、そのように搬送及び処理が行われるように、各モジュールやウエハＷの各搬送機構に制御信号を出力する。キャリア移載プログラム５３は、後述するキャリアＣの移載を行うことができるようにステップ群が組まれており、当該移載が行われるようにキャリア移載機構２１に制御信号を出力する。ウエハ処理プログラム５２及びキャリア移載プログラム５３は互いに連携し、ウエハＷの搬送及び処理と、後述するキャリアＣの移載とを行えるように動作する。なお、後に詳しく述べるキャリアＣを載置するストッカ１６の選択や、そのための各種の演算は、キャリア移載プログラム５３により行われる。ウエハ処理プログラム５２及びキャリア移載プログラム５３は、例えばコンパクトディスク、ハードディスク、ＤＶＤなどの記憶媒体に格納されて、制御部５１にインストールされる。
制御部５１に含まれるメモリ５４には、ウエハＷの各搬送機構が一工程の搬送を行うために要する時間、即ち一のモジュールから次のモジュールへのウエハＷの搬送に要する時間が記憶されている。また、当該メモリ５４にはキャリアＣのキャリア移載機構２１の速度に関するパラメータが記憶されている。上記のキャリア移載プログラム５３は、どのステージまたはストッカ１６からどのステージまたはストッカ１６へキャリアＣを移載するかが決まれば、当該パラメータに基づいて移載時間を算出することができるように構成されている。
ところでウエハ処理プログラム５２は、上記の処理レシピに基づいて各処理モジュールにおけるウエハＷの処理時間を算出可能であり、さらにこの処理時間から各処理モジュールにおけるウエハＷの滞在時間（ＭＵＴ：Module Using Timeとする）を算出可能となっている。なお、このＭＵＴは処理時間に対して、処理モジュールへのウエハＷの搬入時から処理開始までに要する時間、及び処理終了時からウエハＷを処理モジュールより搬出可能になるまでに要する時間を各々加算したものである。当該ＭＵＴ及び上記したウエハＷの搬送機構による一工程の搬送時間は、キャリアＣを移載するストッカ１６を選択するために利用されるが、詳しくは後述する。
制御部５１は、上位制御部５６に接続されている。上位制御部５６は、既述したＯＨＴの動作を制御する。さらに上位制御部５６は、制御部５１にキャリアアウト指示を送信する。このキャリアアウト指示は、キャリアＣについてアンロードステージ１９への移載を可とする指示であり、キャリアＣ毎に出される。即ち、払い出したウエハＷを回収済みのキャリアＣのうち、キャリアアウト指示が出力済みのキャリアＣについては、アンロードステージ１９に移載可能であるが、キャリアアウト指示が未出力のキャリアＣについては、アンロードステージ１９への移載が不可である。
ところで、キャリアブロックＤ１について、さらに詳しく説明する。当該キャリアブロックＤ１は、既述したキャリア移載機構２１によって、ウエハＷが払い出されたキャリアＣをセンダーステージ１４から他の場所へ移載することができる。それにより、センダーステージ１４が長時間、同じキャリアＣに占有されることを防ぎ、当該センダーステージ１４に順次、後続のキャリアＣを移載して、装置内にウエハＷを払い出すことができる。また、キャリア移載機構２１によって、ウエハＷを払い出し済みのキャリアＣを順次、レシーバーステージ１５に移載し、ウエハＷを収納完了したキャリアＣについては当該レシーバーステージ１５から他の場所へ移載する。それにより、レシーバーステージ１５が長時間、同じキャリアＣに占有されることを防ぎ、装置内から各キャリアＣに順次ウエハＷを回収していくことができる。
図６は、キャリアＣについての移載経路の概略を示す模式図である。ＯＨＴよりロードステージ１８に搬送されたキャリアＣは、実線の矢印で示すように当該ロードステージ１８→センダーステージ１４→レシーバーステージ１５→アンロードステージ１９の順で移載される。ただし、このようにキャリアＣを移載元のステージから移載するにあたり、移載先のステージが空いていない場合（移載先のステージのすべてが他のキャリアＣにより占有されている場合）は、鎖線の矢印で示すように一旦ストッカ１６に移載して待機させる。その待機後に当該キャリアＣを、当該ストッカ１６から移載先に移載する。
なお、レシーバーステージ１５にてウエハＷの搬入が完了したキャリアＣについて、上記したキャリアアウト指示が出力されていない場合、アンロードステージ１９の空きの有無に関わらず、当該キャリアＣはストッカ１６に移載される。このように移載先のステージが空いていない場合、及びアンロードステージ１９への移載でキャリアアウト指示が出ていない場合を除いては、ストッカ１６を経由せずに移載元のステージから移載先のステージへ直接、キャリアＣが移載される。
（比較例の移載）
後述する本技術の実施例におけるキャリアＣの移載方法の効果を明確にするために、先ず比較例におけるキャリアＣの移載について説明する。この比較例では、図６で説明したようにストッカ１６への移載が必要になったときに、ストッカ１６－１～１６－１２のうちの空いているストッカの中で、番号がより若いものへと移載が行われる。
各ステージ及びストッカ１６を模式的に示した図７を参照して、より具体的に説明する。なお、この図７を含む以下の各図では、キャリアブロックＤ１の後方側のステージ及びストッカ１６を図の上側に一つの表をなすように示し、前方側のステージ及びストッカ１６を図の下側に一つの表をなすように示している。そして、各ステージ及び各ストッカ１６については、表のマス目として各々示されるように互いに区切って概略的に表している。以降は縦並びのマス目、横並びのマス目の各々について段として記載すると共に、縦方向をＺ軸方向、横方向をＹ軸方向とする。なお、この図７以下の各図は、図３で説明した前方側に位置するステージ及びストッカ１６と、後方側に位置するステージ及びストッカ１６とが、図中で上下にずれるように示されている。従って、表中に示されるステージ及びストッカ１６の並びは、図３で説明した並びに対応する。また、図中に多数示すキャリアＣのうち、移載対象のキャリアＣについてドットを付して示している。
図７に示す比較例では、センダーステージ１４－１のキャリアＣについて、装置へのウエハＷの払い出しが終了して移載対象となり、且つレシーバーステージ１５はいずれもキャリアＣに占有されている。従って、このセンダーステージ１４－１のキャリアＣはストッカ１６に移載されるが、ストッカ１６－１～１６－４にはキャリアＣが載置されている。そのため既述のルールに従って、空いている中で最も番号が若いストッカ１６－５にセンダーステージ１４－１のキャリアＣが移載される（図７左及び図７中央参照）。従って、当該キャリアＣはＺ軸方向に２段移動する。
その後、レシーバーステージ１５のうち、１５－２のキャリアＣがアンロードステージ１９－１に移載されることで、当該１５－２が空くとする。そのため、ストッカ１６－５のキャリアＣは当該１５－２に移載される。この移載によりキャリアＣは、Ｙ軸方向に３段、Ｚ軸方向に２段移動することになるので、移載距離としては比較的長い（図７右参照）。従って、センダーステージ１４－１からレシーバーステージ１５－２へのキャリアＣの移載に要する時間は比較的長い。
一のキャリアＣの移載中にキャリア移載機構２１は、他のキャリアＣの移載を行うことができない。従って、仮に上記したストッカ１６－５からレシーバーステージ１５－２へのキャリアＣの移載中に、キャリアブロックＤ１中の他のキャリアＣの移載が可能になったとしても、当該他のキャリアＣの移載を行えず、当該他のキャリアＣを移載開始するタイミングが遅くなるおそれが有る。つまり、この比較例における番号に従ったストッカ１６の選択は、キャリアＣの移載が滞るおそれが有り、それによって塗布、現像装置１に対するウエハＷの搬入出の遅れが発生するおそれが有る。そのため、当該塗布、現像装置１について、十分に高いスループットが得られない懸念が有る。
（実施例の概要）
続いて実施例について、図８を参照してその概要を説明する。当該図８では、比較例と同様の条件、即ち、センダーステージ１４－１のキャリアＣを移載するにあたり、レシーバーステージ１５及びストッカ１６－１～１６－４が空いていないという条件で、移載を行う例を示している。この実施例では、空いているストッカ１６のうち、移載元であるセンダーステージ１４－１からの移載時間と、移載先であるレシーバーステージ１５－２への移載時間との合計が、最小となるストッカ１６を待避先として選択して移載する。この選択方法についての詳細は後述するが、このケースではストッカ１６－１２が選択され、センダーステージ１４－１から当該ストッカ１６－１２へキャリアＣが移載される（図８左、図８中央）。従ってキャリアＣは、Ｙ軸方向に３段、Ｚ軸方向に１段移載する。その後、レシーバーステージ１５－２が空くと、ストッカ１６－１２のキャリアＣは当該レシーバーステージ１５－２へ移載される（図８右）。従って、当該キャリアＣは、Ｚ軸方向に１段のみ移動する。
以上に述べたように、比較例ではセンダーステージ１４－１から待避先のストッカ１６を経由してレシーバーステージ１５－２へ移載するまでに、キャリアＣはＹ軸方向に合計３段、Ｚ軸方向に合計４段移動する。しかし実施例では当該キャリアＣは、Ｙ軸方向に合計３段、Ｚ軸方向に合計２段のみ移動することで、比較例に対してキャリアＣの移載に要する距離が短くなる。従って、移載に要する時間も短くなる。
センダーステージ１４からレシーバーステージ１５への移載を例に挙げて実施例の概要として述べたが、他の移載元、移載先のステージ間でキャリアＣを移載する場合も同様である。つまり、移載元のステージから移載先のステージにストッカ１６を経由して移載するにあたり、移載元のステージからの移載時間と、移載先のステージへの移載時間との合計が最小となるストッカ１６を待避先として選択し、当該選択したストッカ１６にキャリアＣを移載する。
以下、ロードステージ１８→センダーステージ１４、センダーステージ１４→レシーバーステージ１５、レシーバーステージ１５→アンロードステージ１９の各区間の移載時におけるストッカ１６の選択方法を、夫々実施例１、実施例２、実施例３として述べる。また、上記の実施例の概要ではキャリアＣの移載先として、レシーバーステージ１５－２が予め決められているように説明した。しかし、ストッカ１６の選択を行うにあたっては、複数の移載先の候補のうちから移載先が選択される。この移載先の選択についても以下の各実施例で説明する。
（実施例１）
実施例１として、図９を参照して説明する。この図９では、ロードステージ１８－１からキャリアＣが移載可能であるが、センダーステージ１４－１、１４－２が空いていない状態を示している。従って、ロードステージ１８－１→ストッカ１６→センダーステージ１４の移載を行う。
ストッカ１６の選択手順の第１段階として、ストッカ１６の空き状況について判定され、空いているストッカ１６がキャリアＣの退避先（仮置き先）の候補とされる。図９に示す例では、ストッカ１６－１～１６－４にはキャリアＣが載置されているので、ストッカ１６－５～１６－１２が退避先の候補とされる。そして、第２段階として移載元であるロードステージ１８－１から、第１段階で退避先の候補として特定したストッカ１６－５～１６－１２までの各々の移載時間（第１の移載時間とする）が算出される。つまり第１の移載時間は、例えば１６－５まで１０秒、１６－６まで１５秒・・・１６－１２まで２０秒というように、ストッカ１６－５～１６－１２毎に算出される。
続いて第３段階として、移載先の候補であるセンダーステージ１４－１、１４－２のうち、どちらを移載先とするかを決定する。これはセンダーステージ１４－１、１４－２のうち、より早くキャリアＣを他の場所に移載して空けられる方が、移載先として決定されるように行う。
この移載先の決定について、より詳しく説明する。既述したようにウエハＷはセンダーステージ１４の各キャリアＣからＰＪの順番に従って、装置に払い出される。従って、ロードステージ１８－１からキャリアＣの移載を行うタイミングで、センダーステージ１４－１のキャリアＣに残留するウエハＷ、センダーステージ１４－２のキャリアＣに残留するウエハＷを比較する。そして、最後に払い出されるウエハＷのＰＪの順番が早いキャリアＣを載置している方のセンダーステージが、移載先として決定される。具体例を挙げて説明すると、センダーステージ１４－１のキャリアＣに残留するウエハＷのＰＪがＰＪ－Ａ、ＰＪ－Ｂであり、センダーステージ１４－２のキャリアＣに残留するウエハＷのＰＪがＰＪ－Ｃであるとする。従って、１４－１のキャリアＣで最後に払い出されるウエハＷのＰＪはＰＪ－Ｂ、１４－２のキャリアＣで最後に払い出されるウエハＷのＰＪはＰＪ－Ｃである。ＰＪ－ＢのウエハＷの方がＰＪ－ＣのウエハＷよりも先に払い出されるため、センダーステージ１４－１のキャリアＣの方が早く他の場所へ移載可能となるので、当該１４－１が移載先として決定される。即ち、センダーステージ１４－１、１４－２のウエハＷのロットの処理の順番に応じて、いずれのセンダーステージ１４が移載先となるかが決定される。
ただし、センダーステージ１４－１、１４－２間でキャリアＣに残留するウエハＷのＰＪが互いに同じであり、各キャリアＣから交互にウエハＷが払い出されるとする。その場合には、キャリアＣ内に払い出されずに残っているウエハＷの枚数がより少ないキャリアＣを載置する方を移載先とする。具体的には、センダーステージ１４－１のキャリアＣ、センダーステージ１４－２のキャリアＣの各々にＰＪ－Ａのみが残留しており、１４－１のキャリアＣのウエハＷの枚数が１３枚、１４－２のキャリアＣのウエハＷの枚数が１４枚であるとする。その場合は、１４－１のキャリアＣの方が先にウエハＷの払い出しが完了し、他の場所へ移載可能となるので、当該１４－１を移載先として決定する。このようにロットの処理の順番のみではいずれのセンダーステージ１４を移載先とするか決められない場合には、各センダーステージ１４のキャリアＣのウエハＷの残り枚数に基づいて、移載先が決められる。
上記の第３段階についてはセンダーステージ１４－１が移載先として決定されたものとして、以降の段階を説明する。第４段階としては、第１段階で特定したストッカ１６－５～１６－１２から第３段階で決定した移載先であるセンダーステージ１４－１への各々の移載時間（第２の移載時間とする）を算出する。つまり第２の移載時間は、例えば１６－５からは１０秒、１６－６からは１５秒・・・１６－１２からは２０秒というように、ストッカ１６－５～１６－１２毎に算出される。
さらに第５段階として、そのように第１段階で特定したストッカ１６－５～１６－１２毎に、第１の移載時間と第２の移載時間との合計時間が算出され、当該合計時間が最小となるストッカ１６へ、キャリアＣを移載するように決定される。つまり、ストッカ１６－５について１０秒＋１０秒＝２０秒、ストッカ１６－６について１５秒＋１５秒＝３０秒・・・、ストッカ１６－１２について２０秒＋２０秒＝４０秒というように合計時間が算出され、この合計時間が最小のストッカ１６が、退避先のストッカ１６として選択される。つまり、既述した制御部５１により、当該合計時間についての比較が行われ、その比較結果に基づいて、ストッカ１６の選択が行われる。
そして、このように選択されたストッカ１６にロードステージ１８－１からキャリアＣを移載して待機させ、移載先として決定したセンダーステージ１４－１が空いたら、当該ストッカ１６から当該センダーステージ１４－１へキャリアＣを移載する。なお、退避先の候補として上記の合計時間が算出されるストッカ１６－５～１６－１２のうちの一のストッカ、他のストッカは夫々第１のキャリア仮置き部、第２のキャリア仮置き部に相当する。従って、上記の合計時間の比較は、第１のキャリア仮置き部を経由して移載を行う場合の移載時間と、第２のキャリア仮置き部を経由して移載を行う場合の移載時間との比較である。
（実施例２）
以下、実施例２について図１０を参照して、実施例１との差異点を中心に説明する。この図１０では、センダーステージ１４－１からキャリアＣが移載可能であるが、レシーバーステージ１５－１、１５－２が空いていない状態を示している。従って、センダーステージ１４－１→ストッカ１６→レシーバーステージ１５の移載を行う。
ストッカ１６の選択手順の第１段階として、実施例１と同様にストッカ１６の空き状況について判定され、空いているストッカ１６がキャリアＣの退避先の候補とされる。この実施例２でも実施例１と同様、ストッカ１６－５～１６－１２が退避先の候補とされるものとして説明する。そして、第２段階として移載元であるセンダーステージ１４－１から、第１段階で特定したストッカ１６－５～１６－１２までの各々の第１の移載時間が算出される。
続いて第３段階として、移載先の候補であるレシーバーステージ１５－１、１５－２のうち、どちらを移載先とするかを決定する。これはレシーバーステージ１５－１、１５－２のうち、より早くキャリアＣを他の場所に移載して空けられる方が移載先として決定されるように行う。さらに具体的に述べると、１５－１、１５－２に搬入されるウエハＷのうち、最後に搬入される予定のウエハＷのキャリアＣへの到達時刻がより早いキャリアＣが載置されている方のステージ１５を、移載先として決定する。
以下、具体的に例を挙げて説明する。レシーバーステージ１５－１のキャリアＣには、最後にＰＪ－ＡのウエハＷが搬入される予定であり、以下、当該ウエハＷをＰＪ－Ａの最後の搬入ウエハＷと記載する。そして、レシーバーステージ１５－２のキャリアＣには、最後にＰＪ－ＢのウエハＷが搬入される予定であり、以下、当該ウエハＷをＰＪ－Ｂの最後の搬入ウエハＷと記載する。これらＰＪ－Ａ、ＰＪ－Ｂの各ウエハＷについて、共に図４で説明した搬送経路Ｈ１で搬送され、ＰＪ－Ａの最後の搬入ウエハＷは、単位ブロックＥ６の加熱モジュール３３に位置し、ＰＪ－Ｂの最後の搬入ウエハＷは、単位ブロックＥ３の加熱モジュールに位置するものとして説明する。
上記したＰＪ－Ａの最後の搬入ウエハＷについて、既述した搬送機構による一工程の搬送時間と、当該ウエハＷが位置する加熱モジュール３３及びその下流側に位置する各処理モジュールのＭＵＴと、に基づいてキャリアＣへの到達予測時刻が取得される。具体的には、加熱モジュール３３のＭＵＴ＋一工程の搬送時間（加熱モジュール３３－ＳＣＰＬ６間の搬送時間）＋ＳＣＰＬ６のＭＵＴ＋一工程の搬送時間（ＳＣＰＬ６－現像モジュール３２間の搬送時間）・・・＋一工程の搬送時間（ＴＲＳ８－キャリアＣ間の搬送時間）が演算される。そして、この演算結果から、ＰＪ－Ａの最後の搬入ウエハＷについて、キャリアＣへの到達時刻を取得することができる
ＰＪ－Ｂの最後の搬入ウエハＷについても同様の演算により、キャリアＣへの到達予測時刻を取得する。具体的に、当該ウエハＷが位置する単位ブロックＥ３の加熱モジュール以降の搬送経路の下流側の各処理モジュールのＭＵＴと、一工程の搬送時間×キャリアＣにウエハＷを到達させるまでに要する搬送機構の工程数と、を加算して、到達予測時刻を取得することができる。なお、その演算を行うにあたっては露光機Ｄ４についても処理モジュールとして扱い、例えば露光機Ｄ４からのウエハＷの搬出間隔を当該露光機Ｄ４のＭＵＴとすればよい。
ＰＪ－Ａ、ＰＪ－Ｂの各ウエハＷが共に搬送経路Ｈ１で搬送されるものとして述べたが、搬送経路Ｈ２で搬送される場合には、その搬送経路Ｈ２に応じた演算を行うことで、キャリアＣへの到達時刻を取得すればよい。例えばＰＪ－Ｂが搬送経路Ｈ２で搬送され、ＰＪ－Ｂの最後の搬入ウエハＷが、上記のように単位ブロックＥ３の加熱モジュールに位置するものとする。その場合は、当該加熱モジュールのＭＵＴ＋一工程の搬送時間（加熱モジュール－ＴＲＳ３間の搬送時間）＋一工程の搬送時間（ＴＲＳ３－ＴＲＳ８間の搬送時間）＋一工程の搬送時間（ＴＲＳ８－キャリアＣ間の搬送時間）が演算される。その演算結果から、当該ＰＪ－Ｂの最後のウエハＷのキャリアＣへの到達時刻を取得することができる。
以上に述べたように第３段階では、レシーバーステージ１５の各キャリアＣについて、最後に搬入されるウエハＷの搬入のタイミングが最も早いキャリアＣを載置するレシーバーステージ１５が移載先として決定されることになる。ＰＪ－Ａの最後の搬入ウエハＷのキャリアＣへの到達時刻の方が早く、当該ＰＪ－Ａを格納するキャリアＣが載置されるレシーバーステージ１５－１が移載先として決定されたものとして、以降の段階を説明する。第４段階として、第１段階で特定した第１段階で特定したストッカ１６－５～１６－１２から第３段階で決定した移載先であるレシーバーステージ１５－１への各々の第２の移載時間が算出される。さらに第５段階として実施例１と同様に、ストッカ１６－５～１６－１２毎に第１の移載時間と第２の移載時間との合計時間が算出され、この合計時間が最小のストッカ１６が、退避先のストッカ１６として選択される。即ち、既述した制御部５１により、当該合計時間についての比較が行われ、その比較結果に基づいて、ストッカ１６の選択が行われる。そして、このように選択されたストッカ１６にセンダーステージ１４－１からキャリアＣを移載し、移載先として決定したレシーバーステージ１５－１が空いたら、当該ストッカ１６から当該レシーバーステージ１５－１へキャリアＣを移載する。
（実施例３）
以下、実施例３について図１１を参照して、実施例１、２との差異点を中心に説明する。この図１１では、レシーバーステージ１５－２からキャリアＣが移載可能であるが、アンロードステージ１９－１、１９－２が空いていない状態を示している。従って、レシーバーステージ１５－２→ストッカ１６→アンロードステージ１９の移載を行う。なお、当該キャリアＣのキャリアアウト指示は出されているものとする。
ストッカ１６の選択手順の第１段階として実施例１、２と同様に、ストッカ１６の空き状況について判定され、空いているストッカ１６がキャリアＣの退避先の候補とされる。この実施例３でも実施例１、２と同様、ストッカ１６－５～１６－１２が退避先の候補とされるものとして説明する。そして、第２段階として移載元であるレシーバーステージ１５－２から、第１段階で特定したストッカ１６－５～１６－１２までの各々の第１の移載時間が算出される。
続いて第３段階として、アンロードステージ１９－１、１９－２と第１段階で特定したストッカ１６－５～１６－１２との間を移載する第２の移載時間が取得される。即ち、ストッカ１６－５～１６－１２とアンロードステージ１９－１との間の各移載時間、ストッカ１６－５～１６－１２とアンロードステージ１９－２との間の各移載時間が、第２の移載時間として各々取得される。そして第４段階として、ストッカ１６－５～１６－１２毎に、第１の移載時間と第２の移載時間との合計時間が算出され、さらに当該合計時間が比較されて、当該合計時間が最小となるストッカ１６へ、キャリアＣを移載するように決定される。そして、アンロードステージ１９－１、１９－２のうちのいずれかが空いたら、当該キャリアＣを空いた方のアンロードステージ１９へ移載する。
以上のようにストッカ１６が選択されると共にアンロードステージ１９への移載が行われる。そのため、この実施例３では移載先である１９－１、１９－２のうち、上記の最小となる合計時間の算出に用いられる第２の移載時間の取得元となるアンロードステージ１９とは別のアンロードステージ１９にキャリアＣが移載される場合が有る。即ち、この第３の実施例については移載時間が最短になる見込みでアンロードステージ１９－１、１９－２の中から移載先が決められる。これは、アンロードステージ１９－１、１９－２のキャリアＣについてはＯＨＴが移載するので、制御部５１はこれら１９－１、１９－２の各々について、空くタイミングの情報を事前に得られないためである。
そのため上記の第３段階では、アンロードステージ１９－１、１９－２については任意の規則性を持っていずれかを仮の移載先として定め、ストッカ１６－５～１６－１２からその仮の移載先への移載時間を第２の移載時間として演算を行ってもよい。具体的には、例えば１９－１、１９－２について交互に仮の移載先となるように決定されてもよい。
以上に述べたように、塗布、現像装置１についてはステージ間のストッカ１６を介したキャリアＣ移載について、移載元のステージからストッカ１６への移載時間とストッカ１６から移載先のステージへの移載時間との合計時間が短くなるようにストッカ１６の選択が行われている。従って、キャリアＣから塗布、現像装置１へのウエハＷの搬入出が遅れることが防止されるので、塗布、現像装置１は高いスループットを得ることができる。また、キャリア移載機構２１の負荷（ストレス）が削減され、部品の消耗の抑制やメンテナンスの頻度の低減を図ることもできる。
そして、ステージ間でキャリアＣを移載するにあたり、移載先のステージが空いているときには、キャリアＣをストッカ１６へは移載しない。従って、当該ステージ間でのキャリアＣの移載がより速やかに行われるため、塗布、現像装置１について、より確実に高いスループットを得ることができる。また、センダーステージ１４及びレシーバーステージ１５が移載先となるにあたり、既述のように複数設けられるセンダーステージ１４、複数設けられるレシーバーステージ１５のうち、より早くキャリアＣが他の場所（後段のステージまたはストッカ１６）へと移載可能となる方を特定している。そして、その特定に基づいてストッカ１６の選択が行われる。従って、ステージ間におけるキャリアＣの移載時間がより大きく抑えられるように、より適切なストッカ１６が選択される。なお、移載先となるセンダーステージ１４、レシーバーステージ１５、アンロードステージ１９については１個のみ設けられ、そのように移載先の選択が必要無いように塗布、現像装置１が構成されていてもよい。ロードステージ１８についても、１個のみ設けられるようにしてもよい。
キャリアブロックＤ１における、ロードステージ１８、アンロードステージ１９、センダーステージ１４、レシーバーステージ１５、ストッカ１６のレイアウトについて、上記のレイアウトは一例であり、キャリア移載機構２１がアクセスできればよく、上記のレイアウトに限られない。また、各ステージ及びストッカの各々の配置数についても、上記の例に限られない。また、レシーバーステージ及びセンダーステージは上記の構成例では別体であるが、そのように別体にすることに限られない。つまりウエハＷを収納したキャリアＣが載置される場合にはセンダーステージと機能し、ウエハＷを払い出したキャリアＣが載置される場合にはレシーバーステージとして機能することで使い分けられるキャリアステージを設けてもよい。
また、上記の装置の構成例ではキャリアブロックＤ１に設けられるウエハＷの搬送機構について、処理ブロックＤ２にウエハＷを搬送するウエハ搬送機構と、キャリアＣにウエハＷを搬送するウエハ搬送機構とが一体であるが、別体であってもよい。さらに、センダーステージ１４で払い出されたキャリアＣと同じキャリアＣにウエハＷを戻すことには限られない。
上記した処理ブロックＤ２におけるウエハＷについての第１の搬送経路Ｈ１及び第２の搬送経路Ｈ２は一例であり、例えば現像処理を行うために単位ブロックＥ１～Ｅ６のうち、単位ブロックＥ４～Ｅ６のいずれか一つのみを通過する搬送経路でウエハＷが搬送されてもよい。また、処理ブロックＤ２としては、単位ブロックを一つのみ備える構成であってもよい。また、処理ブロックＤ２で行われる処理としては、レジスト膜の形成、現像に限られない。液処理による反射防止膜や絶縁膜の形成、洗浄液の供給によるウエハＷの洗浄、ウエハＷを貼り合わせるための接着剤の塗布などの処理が行われてもよい。また、処理にはウエハＷを撮像し表面状態を検査することも含まれる。従って、基板処理装置としては塗布、現像装置１に限られない。
なお、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更及び組み合わせがなされてもよい。
Ｃ　　　　　キャリア
Ｄ１　　　　キャリアブロック
Ｄ２　　　　処理ブロック
Ｗ　　　　　ウエハ
１　　　　　塗布、現像装置
１４　　　　センダーステージ
１５　　　　レシーバーステージ
１６　　　　ストッカ
１８　　　　ロードポート
１９　　　　アンロードポート
２１　　　　キャリア移載機構

 

Claims (7)

  1. 基板を収納する搬送容器であるキャリアが配置されるキャリアブロックと、
    前記キャリアブロックとの間で前記基板が受け渡され、当該基板を処理する処理モジュールが設けられる処理ブロックと、を備える基板処理装置において、
    前記基板処理装置に対して前記キャリアの搬入出を行うために当該キャリアが載置されるキャリア搬入ポート及びキャリア搬出ポートと、
    前記キャリアブロックに設けられ、前記キャリアから前記処理ブロックへの前記基板の搬出及び前記処理ブロックから前記キャリアへの前記基板の搬入を行うために当該キャリアが載置される基板搬出ポート及び基板受入ポートと、
    前記キャリアを各々仮置きするための第１のキャリア仮置き部及び第２のキャリア仮置き部と、
    前記キャリア搬入ポートと、前記キャリア搬出ポートと、前記基板受入ポートと、前記基板搬出ポートと、前記第１のキャリア仮置き部と、前記第２のキャリア仮置き部と、の間で前記キャリアを移載可能なキャリア移載機構と、
    前記キャリア搬入ポート、前記基板搬出ポート、前記基板受入ポート、前記キャリア搬出ポートのうちの移載元から次の移載先へ、前記第１のキャリア仮置き部または第２のキャリア仮置き部を経由して前記キャリアを移載するために、前記第１のキャリア仮置き部を経由する移載時間と、前記第２のキャリア仮置き部を経由する移載時間とを比較し、前記第１のキャリア仮置き部及び第２のキャリア仮置き部のうち当該移載時間が短い方のキャリア仮置き部へ前記キャリアを移載するように、前記キャリア移載機構の動作を制御する制御信号を出力する制御部と、
    を備える基板処理装置。
  2. 前記第１のキャリア仮置き部を経由する移載時間は、前記移載元から前記第１のキャリア仮置き部への移載時間と、前記第１のキャリア仮置き部から前記移載先への移載時間との合計時間であり、
    前記第２のキャリア仮置き部を経由する移載時間は、前記移載元から前記第２のキャリア仮置き部への移載時間と、前記第２のキャリア仮置き部から前記移載先への移載時間との合計時間である請求項１記載の基板処理装置。
  3. 前記移載先へ前記キャリアを移載可能であるときには、前記第１のキャリア仮置き部及び第２のキャリア仮置き部を経由せずに前記移載元から前記移載先への移載が行われるように前記制御部は制御信号を出力する請求項１記載の基板処理装置。
  4. 前記基板搬出ポートは複数設けられ、
    前記移載元、前記移載先が夫々前記キャリア搬入ポート、前記基板搬出ポートであり、当該複数の基板搬出ポートに前記キャリアが各々載置された状態で、
    前記制御部は、前記複数の基板搬出ポートの各々のキャリア内に収納された前記基板のロットについての処理の順番に応じて、当該複数の基板搬出ポートのうちのいずれの基板搬出ポートを前記移載先とするかを決定して、前記移載時間の比較を行う請求項１記載の基板処理装置。
  5. 前記制御部は、前記基板のロットの処理の順番と、前記複数の基板搬出ポートにおける各キャリア内の前記基板の数と、に基づいて、当該複数の基板搬出ポートのうちのいずれの基板搬出ポートを移載先にするかを決定する請求項４記載の基板処理装置。
  6. 前記基板受入ポートは複数設けられ、
    前記移載元が前記基板搬出ポートで前記移載先が前記基板受入ポートであり、当該各基板受入ポートに前記キャリアが載置された状態で、
    前記制御部は、前記複数の基板受入ポートにおける各キャリアについて、各々最後に搬入される前記基板の搬入のタイミングが最も早いキャリアが載置される基板受入ポートを前記移載先として決定して、前記移載時間の比較を行う請求項１記載の基板処理装置。
  7. 基板を収納する搬送容器であるキャリアが配置されるキャリアブロックと、前記キャリアブロックとの間で前記基板が受け渡され、当該基板を処理する処理モジュールが設けられる処理ブロックと、を備える基板処理装置を用いた基板処理方法において、
    前記基板処理装置に対して前記キャリアの搬入出を行うために、キャリア搬入ポート及びキャリア搬出ポートに各々前記キャリアを載置する工程と、
    前記キャリアから前記処理ブロックへの前記基板の搬出及び前記処理ブロックから前記キャリアへの前記基板の搬入を行うために、前記キャリアブロックに設けられる基板搬出ポート及び基板受入ポートに各々前記キャリアを載置する工程と、
    第１のキャリア仮置き部及び第２のキャリア仮置き部に前記キャリアを仮置きする工程と、
    前記キャリア搬入ポートと、前記キャリア搬出ポートと、前記基板受入ポートと、前記基板搬出ポートと、前記第１のキャリア仮置き部及び第２のキャリア仮置き部のうちの一方との間で、キャリア移載機構により前記キャリアを移載する工程と、
    キャリア移載機構により、前記キャリア搬入ポートと、前記キャリア搬出ポートと、前記基板受入ポートと、前記基板搬出ポートと、前記第１のキャリア仮置き部と、前記第２のキャリア仮置き部と、の間で前記キャリアを移載する工程と、
    前記キャリア搬入ポート、前記基板搬出ポート、前記基板受入ポート、前記キャリア搬出ポートのうちの移載元から次の移載先へ、前記第１のキャリア仮置き部または第２のキャリア仮置き部を経由して前記キャリアを移載するにあたり、前記第１のキャリア仮置き部を経由する移載時間と、前記第２のキャリア仮置き部を経由する移載時間とを比較し、前記第１のキャリア仮置き部及び第２のキャリア仮置き部のうち当該移載時間が短い方のキャリア仮置き部へ前記キャリアを移載する工程と、
    を備える基板処理方法。

     
PCT/JP2021/040428 2020-11-16 2021-11-02 基板処理装置及び基板処理方法 WO2022102475A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/036,079 US20240021457A1 (en) 2020-11-16 2021-11-02 Substrate processing apparatus and substrate processing method
JP2022561843A JPWO2022102475A1 (ja) 2020-11-16 2021-11-02
CN202180075327.3A CN116529863A (zh) 2020-11-16 2021-11-02 基片处理装置和基片处理方法
KR1020237019181A KR20230104679A (ko) 2020-11-16 2021-11-02 기판 처리 장치 및 기판 처리 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-190402 2020-11-16
JP2020190402 2020-11-16

Publications (1)

Publication Number Publication Date
WO2022102475A1 true WO2022102475A1 (ja) 2022-05-19

Family

ID=81601204

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/040428 WO2022102475A1 (ja) 2020-11-16 2021-11-02 基板処理装置及び基板処理方法

Country Status (6)

Country Link
US (1) US20240021457A1 (ja)
JP (1) JPWO2022102475A1 (ja)
KR (1) KR20230104679A (ja)
CN (1) CN116529863A (ja)
TW (1) TW202234561A (ja)
WO (1) WO2022102475A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330197A (ja) * 1998-05-15 1999-11-30 Hitachi Ltd 搬送制御方法とその装置
JP2000236008A (ja) * 1999-02-15 2000-08-29 Mitsubishi Electric Corp ウエハ自動搬送システムにおける搬送制御方法
JP2006041074A (ja) * 2004-07-26 2006-02-09 Hitachi Kokusai Electric Inc 半導体製造装置
JP2010171276A (ja) * 2009-01-23 2010-08-05 Tokyo Electron Ltd 塗布、現像装置
JP2020053429A (ja) * 2018-09-21 2020-04-02 株式会社Ｓｃｒｅｅｎホールディングス インデクサ装置、基板処理装置、インデクサ装置の制御方法および基板処理装置の制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330197A (ja) * 1998-05-15 1999-11-30 Hitachi Ltd 搬送制御方法とその装置
JP2000236008A (ja) * 1999-02-15 2000-08-29 Mitsubishi Electric Corp ウエハ自動搬送システムにおける搬送制御方法
JP2006041074A (ja) * 2004-07-26 2006-02-09 Hitachi Kokusai Electric Inc 半導体製造装置
JP2010171276A (ja) * 2009-01-23 2010-08-05 Tokyo Electron Ltd 塗布、現像装置
JP2020053429A (ja) * 2018-09-21 2020-04-02 株式会社Ｓｃｒｅｅｎホールディングス インデクサ装置、基板処理装置、インデクサ装置の制御方法および基板処理装置の制御方法

Also Published As

Publication number Publication date
CN116529863A (zh) 2023-08-01
US20240021457A1 (en) 2024-01-18
KR20230104679A (ko) 2023-07-10
TW202234561A (zh) 2022-09-01
JPWO2022102475A1 (ja) 2022-05-19

Similar Documents

Publication Publication Date Title
US7934880B2 (en) Coating and developing apparatus, coating and developing method, and storage medium
JP5187274B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP4170864B2 (ja) 基板処理装置および基板処理装置における基板搬送方法および基板処理方法
US8377501B2 (en) Coating and developing system control method of controlling coating and developing system
US8702370B2 (en) Substrate transfer method for performing processes including photolithography sequence
US8419299B2 (en) Coating and developing apparatus and method, and storage medium
JP2009010287A (ja) 基板の処理システム
JPH1092733A (ja) 処理システム
KR20110132220A (ko) 기판 처리 시스템 및 기판 처리 방법
JP5223778B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
US20110029122A1 (en) Coating and developing system, method of controlling coating and developing system and storage medium
KR20180020902A (ko) 기판 처리 장치 및 기판 처리 방법
US8480319B2 (en) Coating and developing apparatus, coating and developing method and non-transitory tangible medium
US20090248192A1 (en) Substrate processing system and substrate conveyance method
KR101161467B1 (ko) 도포, 현상 장치 및 도포, 현상 장치의 제어 방법 및 기억매체
KR101399223B1 (ko) 기판처리장치 및 기판처리방법
WO2022102475A1 (ja) 基板処理装置及び基板処理方法
KR20200133671A (ko) 기판 처리 장치 및 기판 처리 방법
KR20150032635A (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
JP7347658B2 (ja) 基板処理装置及び基板処理方法
KR20150032496A (ko) 도포, 현상 장치, 도포, 현상 방법 및 기억 매체
JP7211142B2 (ja) 基板処理装置及び基板処理方法
WO2021117556A1 (ja) 基板処理装置及び基板処理方法
JP2024017881A (ja) 基板処理システム及び基板処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21891722

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022561843

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180075327.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18036079

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20237019181

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21891722

Country of ref document: EP

Kind code of ref document: A1