JP2023128504A - 基板搬送方法、および半導体製造システム - Google Patents
基板搬送方法、および半導体製造システム Download PDFInfo
- Publication number
- JP2023128504A JP2023128504A JP2022032880A JP2022032880A JP2023128504A JP 2023128504 A JP2023128504 A JP 2023128504A JP 2022032880 A JP2022032880 A JP 2022032880A JP 2022032880 A JP2022032880 A JP 2022032880A JP 2023128504 A JP2023128504 A JP 2023128504A
- Authority
- JP
- Japan
- Prior art keywords
- module
- substrate
- correction
- transport
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 349
- 238000012546 transfer Methods 0.000 title claims abstract description 288
- 238000000034 method Methods 0.000 title claims abstract description 250
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 67
- 230000008569 process Effects 0.000 claims abstract description 204
- 238000012937 correction Methods 0.000 claims abstract description 197
- 238000012545 processing Methods 0.000 claims description 227
- 230000032258 transport Effects 0.000 claims description 179
- 238000003702 image correction Methods 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 336
- 239000012636 effector Substances 0.000 description 14
- 238000003672 processing method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000011867 re-evaluation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】基板の搬送効率を向上させつつ、ステージに対する基板の載置精度を高めることができる技術を提供する。【解決手段】半導体製造システムは、複数の搬送モジュールと、パスモジュールと、1以上のプロセスモジュールとを備える。基板搬送方法では、搬送ロボットを制御して、複数の搬送モジュールのうち一方の搬送モジュールからパスモジュールを介して他方の搬送モジュールに接続されるプロセスモジュールに基板を搬送する。基板搬送方法は、複数の基板の搬送時に、パスモジュールの複数のステージに対して複数の基板の位置を1枚毎に補正して載置する1枚毎補正を実施するか、または複数のステージに対して複数の基板の位置の平均値をとって複数の基板を一括して載置するアベレージ補正を実施するかを判定する。【選択図】図10
Description
本開示は、基板搬送方法、および半導体製造システムに関する。
特許文献1には、搬送装置により複数の基板を一括して搬送し、処理室に設けられた複数の載置部に各基板を載置する基板処理システム(半導体製造システム)が開示されている。この種の半導体製造システムは、複数の載置部(ステージ)毎に複数の基板を載置する際に、各ステージとの相対的な位置に留意して各基板を搬送する必要がある。そのため、搬送ロボットにおいて保持した基板が位置ずれしている場合には、各ステージに各基板を載置する際に、搬送ロボットを水平方向に移動して各基板の位置を補正する補正処理を行っている。
本開示は、基板の搬送効率を向上させつつ、ステージに対する基板の載置精度を高めることができる技術を提供する。
本開示の一態様によれば、複数の基板を搬送する基板搬送方法であって、複数の前記基板を搬送する搬送ロボットを備えた複数の搬送モジュールと、複数の前記搬送モジュールの間に設置されたパスモジュールと、複数の前記搬送モジュールの各々に接続され、当該搬送モジュールにより搬送された複数の前記基板に基板処理を行う1以上のプロセスモジュールと、を備え、前記基板搬送方法は、前記搬送ロボットを制御して、複数の前記搬送モジュールのうち一方の前記搬送モジュールから前記パスモジュールを介して他方の前記搬送モジュールに接続される前記プロセスモジュールに前記基板を搬送する場合において、前記パスモジュールに複数の前記基板を搬入する際に、前記パスモジュールの複数のステージに対して複数の前記基板の位置を1枚毎に補正して載置する1枚毎補正を実施するか、または複数の前記ステージに対して複数の前記基板の位置の平均値をとって複数の前記基板を一括して載置するアベレージ補正を実施するかを判定する、
基板搬送方法が提供される。
基板搬送方法が提供される。
一態様によれば、基板の搬送効率を向上させつつ、ステージに対する基板の載置精度を高めることができる。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
図1に示すように、一実施形態に係る半導体製造システム1は、複数のプロセスモジュールPMを有するマルチチャンバタイプに構成される。半導体製造システム1は、半導体の製造の一過程に用いられ、搬送モジュールTMにより所定のプロセスモジュールPMに基板を搬送して、プロセスモジュールPM内で適宜の基板処理を行う。
基板処理が施される基板としては、シリコン半導体ウエハ、化合物半導体ウエハまたは酸化物半導体ウエハ等があげられる(以下、基板をウエハWともいう)。ウエハWは、トレンチ、ビア等の窪みパターンを有するものでもよい。また、プロセスモジュールPMが行う基板処理としては、成膜処理、エッチング処理、アッシング処理、クリーニング処理等があげられる。
半導体製造システム1は、真空雰囲気においてウエハWの基板処理を行うために、大気雰囲気から真空雰囲気にウエハWを搬入し、また真空雰囲気から大気雰囲気にウエハWを搬出する。具体的には、半導体製造システム1は、フロントモジュールFM(例えば、EFEM:Equipment Front End Module)、ロードロックモジュールLLMを備える。また、半導体製造システム1は、システム全体の動作を制御する制御装置80を有する。
フロントモジュールFMは、複数のロードポート11と、各ロードポート11に隣接する一連のローダ12と、ローダ12に設けられる図示しない大気搬送装置と、を有する。各ロードポート11には、前工程の処理が施されたウエハWを収納したFOUP(Front Opening Unified Pod)または空のFOUPがセットされる。大気搬送装置は、各ロードポート11にセットされたFOUPからウエハWを取り出して、ローダ12内の清浄化空間を介してロードロックモジュールLLMにウエハWを搬入する。また、大気搬送装置は、ロードロックモジュールLLMからウエハWを搬出して、ローダ12内の清浄化空間を介してFOUPにウエハWを収容する。
ロードロックモジュールLLMは、フロントモジュールFMと搬送モジュールTMとの間に設けられている。ロードロックモジュールLLMは、大気雰囲気と真空雰囲気とに切り替え可能なロードロック用容器21を有する。ロードロックモジュールLLMとフロントモジュールFMとの間には、ロードロック用容器21を気密に閉塞する弁体(不図示)を備えたゲート22が設けられている。また、ロードロックモジュールLLMと搬送モジュールTMとの間には、ロードロック用容器21を気密に閉塞する弁体(不図示)を備えたゲート23が設けられている。
ロードロック用容器21は、大気雰囲気においてフロントモジュールFMから搬入されたウエハWを収容した後に真空雰囲気に減圧することで、搬送モジュールTMにウエハWを搬送可能とする。また、ロードロック用容器21は、真空雰囲気において搬送モジュールTMから搬入されたウエハWを収容して大気雰囲気に増圧することで、フロントモジュールFMにウエハWを搬送可能とする。なお、ロードロック用容器21は、フロントモジュールFMから搬送モジュールTMへの搬入用空間と、搬送モジュールTMからフロントモジュールFMへの搬出用空間とを、上下方向(鉛直方向)に分離した構成でもよい。
また、本実施形態に係るロードロックモジュールLLMは、ロードロック用容器21の内部(搬入用空間および搬出用空間の各々)に、2枚のウエハWを別々に載置可能な複数(2つ)のステージ24を備える。2つのステージ24は、ロードロックモジュールLLMの長辺方向に沿って並ぶように設けられる。これにより、各ステージ24は、後述する搬送モジュールTMの搬送ロボット32により2枚のウエハWを一括に保持可能とする。なお、図1中では、2枚のウエハWを一括に搬送する半導体製造システム1を例示しているが、半導体製造システム1は、3枚以上のウエハWを一括に搬送する構成でもよい。ロードロックモジュールLLMのステージ24は、ウエハWの搬送数と同じ数だけ設けられればよい。
搬送モジュールTMおよび複数のプロセスモジュールPMは、真空雰囲気においてウエハWの搬送および基板処理を行う。そして、本実施形態に係る半導体製造システム1は、搬送モジュールTMおよび複数のプロセスモジュールPMからなる領域を、複数(2つ)備える。それぞれの領域毎にウエハWに対して基板処理を施す(すなわち、複数回の基板処理を行う)ためである。以下、複数回の基板処理について、未処理のウエハWに対して最初に行う処理を1回目基板処理といい、1回目基板処理後のウエハWに対して行う処理を2回目基板処理という。
具体的には、半導体製造システム1の複数の領域は、ロードロックモジュールLLMの隣接位置に設けられる手前側処理領域FAと、手前側処理領域FAの隣接位置に設けられる奥側処理領域FBと、を含む。奥側処理領域FBは、手前側処理領域FAを挟んでロードロックモジュールLLMの反対位置に設けられる。
手前側処理領域FAは、複数の搬送モジュールTMの一方である第1搬送モジュールTM1と、この第1搬送モジュールTM1に接続される第1プロセスモジュールPM1および第2プロセスモジュールPM2と、を有する。一方、奥側処理領域FBは、複数の搬送モジュールTMの他方である第2搬送モジュールTM2と、この第2搬送モジュールTM2に接続される第4~第6プロセスモジュールPM4、PM5、PM6と、を有する。また、半導体製造システム1は、手前側処理領域FAと奥側処理領域FBとの間に、ウエハWを一時的に載置することが可能なパスモジュールPASMを有する。手前側処理領域FAから奥側処理領域FBへのウエハWの搬送、および奥側処理領域FBから手前側処理領域FAへのウエハWの搬送は、パスモジュールPASMを通して行う。なお、図1では、第1搬送モジュールTM1に接続すべき第3プロセスモジュールに代えて、パスモジュールPASMを接続しており、半導体製造システム1は、第3プロセスモジュールを備えない構成としている。
各搬送モジュールTM(第1搬送モジュールTM1および第2搬送モジュールTM2)は、真空雰囲気に減圧可能な搬送用容器31と、搬送用容器31内に設置される搬送ロボット32と、を備える。以下では、第1搬送モジュールTM1内に設置される搬送ロボット32を第1搬送ロボット32Aともいい、第2搬送モジュールTM2内に設置される搬送ロボット32を第2搬送ロボット32Bともいう。
搬送用容器31は、平面視で長方形の箱体に形成されている。この搬送用容器31の各辺部に、ロードロックモジュールLLM、パスモジュールPASM、複数のプロセスモジュールPMがそれぞれ設置されている。搬送ロボット32は、搬送用容器31内において、水平方向および鉛直方向に移動自在、かつ水平方向上をθ回転可能に構成される。また、搬送ロボット32は、複数(2枚)のウエハWを一括して保持するために、ウエハWに直接接触するエンドエフェクタを二股としている。
さらに図2に示すように、搬送ロボット32は、ロードロックモジュールLLMやパスモジュールPASM、プロセスモジュールPMに対して2枚のウエハWを入れ替え可能とする(搬入用と搬出用として機能する)ために2つの搬送アームを備える。具体的には、搬送ロボット32は、基台321と、基台321に支持される第1搬送アーム322および第2搬送アーム325と、基台321を昇降させる支軸328と、を有する。
第1搬送アーム322は、基台321に回転可能に支持される基部リンク322aと、基部リンク322aに回転可能に支持される中間リンク322bと、中間リンク322bに回転可能に支持される第1エンドエフェクタ323と、を含む。第1エンドエフェクタ323は、中間リンク322bの支持部から二股に分岐しており、この一対の延在端部の各々にウエハWを保持する第1フォーク324を備える。第1フォーク324は、ウエハWを支持すると共に、後記のリフトピン45(図3(B)参照)を通過させるためにさらに二股に分岐している。
同様に、第2搬送アーム325も、基台321に回転可能に支持される基部リンク325aと、基部リンク325aに回転可能に支持される中間リンク325bと、中間リンク325bに回転可能に支持される第2エンドエフェクタ326と、を含む。第2エンドエフェクタ326も、中間リンク325bの支持部から二股に分岐しており、この一対の延在端部の各々にウエハWを保持する第2フォーク327を備える。第2フォーク327も、ウエハWを支持すると共に、リフトピン45を通過させるためにさらに二股に分岐している。
また、支軸328は、鉛直方向に延在し、その下端部が図示しない昇降機構に接続されている。昇降機構は、制御装置80の制御下に、支軸328を昇降させることで、第1搬送アーム322または第2搬送アーム325に支持されたウエハWを昇降させる。
以上のように構成された搬送ロボット32は、第1搬送アーム322および第2搬送アーム325を相互に独立して動作させることが可能である。このため例えば、第2エンドエフェクタ326に2枚のウエハWを保持した状態で、第1搬送アーム322をプロセスモジュールPMに進入させてプロセスモジュールPM内の2枚のウエハWを受け取ることができる。また、プロセスモジュールPM内の2枚のウエハWの受け取り後に、第2搬送アーム325をプロセスモジュールPMに進入させて第2エンドエフェクタ326の2枚のウエハWを受け渡すことができる。
図1に戻り、第1搬送モジュールTM1と第2搬送モジュールTM2との間に設けられるパスモジュールPASMは、各搬送用容器31に連結されるパス用容器41を有する。また、パスモジュールPASMと第1搬送モジュールTM1との間には、パス用容器41を気密に閉塞する弁体(不図示)を備えたゲート42が設けられている。また、パスモジュールPASMと第2搬送モジュールTM2との間には、パス用容器41を気密に閉塞する弁体(不図示)を備えたゲート43が設けられている。なお、半導体製造システム1は、ゲート42、43を備えずに2つの搬送用容器31とパス用容器41とを連通させた構成でもよい。また、パス用容器41は、第1搬送モジュールTM1から第2搬送モジュールTM2にウエハWを移動させる空間と、第2搬送モジュールTM2から第1搬送モジュールTM1にウエハWを移動させる空間とを、上下方向(鉛直方向)に分離した構成でもよい。
パスモジュールPASMは、パス用容器41の内部に、2枚のウエハWを別々に載置可能な複数(2つ)のステージ44を備える。2つのステージ44は、パスモジュールPASMの長辺方向に沿って並ぶように設けられる。これにより、各ステージ44は、搬送ロボット32からの2枚のウエハWの受け取り、および搬送ロボット32への2枚のウエハWの受け渡しを可能にする。なお、ロードロックモジュールLLMと同様に、パスモジュールPASMもステージ44の設置数は限定されず、ウエハWの搬送数と同じ数だけステージ44を備えればよい。パスモジュールPASMは、パス用容器41の内部にウエハWの収容状態(収容の有無等)を検出する検出器を備えていてもよい。検出器の情報は、制御装置80による処理に利用することができる。
一方、複数のプロセスモジュールPMは、第1搬送モジュールTM1に2つ接続されると共に、第2搬送モジュールTM2に3つ接続される。すなわち、本実施形態に係る半導体製造システム1は、5つのプロセスモジュールPMを備える。
第1プロセスモジュールPM1および第2プロセスモジュールPM2は、ロードロックモジュールLLMとパスモジュールPASMとが並ぶ方向と直交する方向で第1搬送モジュールTM1に接続されている。第4プロセスモジュールPM4および第5プロセスモジュールPM5は、パスモジュールPASMと第2搬送モジュールTM2が並ぶ方向と直交する方向で第2搬送モジュールTM2に接続されている。第6プロセスモジュールPM6は、第2搬送モジュールTM2においてパスモジュールPASMの反対側(パスモジュールPASMと第2搬送モジュールTM2が並ぶ方向)に配置されている。
各プロセスモジュールPMは、ウエハWを内部に収容して基板処理を施す処理容器51を有する。処理容器51は、平面視で略長方形状に形成されている。この搬送用容器31と各処理容器51の間には、相互の空間に連通してウエハWを通過させるゲート52がそれぞれ設けられており、各ゲート52の内部には、処理容器51を開閉するバルブ(不図示)が設置されている。
また、各プロセスモジュールPMは、処理容器51の内部に、2枚のウエハWを別々に載置可能な複数(2つ)のステージ54を備える。2つのステージ54は、各プロセスモジュールPMの長辺方向に沿って並ぶように設けられる。これにより、各ステージ54は、搬送ロボット32からの2枚のウエハWの受け取り、および搬送ロボット32への2枚のウエハWの受け渡しを可能にする。なお、プロセスモジュールPMも、ステージ54の設置数は限定されず、ウエハWの搬送数と同じ数だけステージ54を備えればよい。また、処理容器51は、ゲート52から各ウエハWを搬入および搬出できれば、複数のステージ54同士を共通の内部空間に配置した構成でもよく、複数のステージ54毎に内部空間を隔離した構成でもよい。
各プロセスモジュールPMが実施する基板処理は、上記した成膜処理、エッチング処理、アッシング処理、クリーニング処理等のうちいずれでもよい。ただし、少なくとも手前側処理領域FAを構成する第1および第2プロセスモジュールPM1、PM2は、相互に同じ基板処理を実施する。同様に少なくとも奥側処理領域FBを構成する第4~第6プロセスモジュールPM4、PM5、PM6は、相互に同じ基板処理を実施する。半導体製造システム1は、第1および第2プロセスモジュールPM1、PM2と、第4~第6プロセスモジュールPM4、PM5、PM6との全てにおいて同じ基板処理を実施する構成でもよい。
また、半導体製造システム1は、各搬送モジュールTM内において各プロセスモジュールPM(ゲート52)に隣接する位置に、搬送ロボット32が搬送する2枚のウエハWの位置をそれぞれ検出する位置検出器33を備える。位置検出器33は、例えば、1つのウエハWの搬送経路に対して2つの遮光センサ(不図示)を有する。搬送ロボット32に保持された2枚のウエハWを搬送用容器31から処理容器51へ搬送する際に、各遮光センサは対向するウエハWのエッジを検出する。これにより、搬送ロボット32のウエハWの位置(搬送ロボット32に対するウエハWの相対位置)を検出することができる。換言すれば、各位置検出器33は、搬送ロボット32の基準保持位置に対して、実際に保持されている各ウエハWの位置のずれ量を検出することができる。この位置検出器33は、制御装置80に通信可能に接続され、ウエハWの搬送時に検出したウエハWの検出情報を制御装置80に送信する。
なお、位置検出器33は、搬送モジュールTM内において各プロセスモジュールPMの隣接位置に設置されるだけでなく、ロードロックモジュールLLMやパスモジュールPASMの隣接位置に設置されてもよい。これにより、半導体製造システム1は、ロードロックモジュールLLMやパスモジュールPASMから搬送ロボット32が2枚のウエハWを搬出する際にも、ウエハWの位置を検出することができる。また、位置検出器33は、搬送モジュールTM内に設置される構成に限らず、プロセスモジュールPM内に設けられてもよい。
半導体製造システム1の制御装置80は、プロセッサ81、メモリ82、図示しない入出力インタフェースおよび電子回路等を有するコンピュータを適用し得る。プロセッサ81は、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)、ASIC(Application Specific Integrated Circuit)、FPGA(Field-Programmable Gate Array)、複数のディスクリート半導体からなる回路等のうち1つまたは複数を組み合わせたものである。メモリ82は、揮発性メモリ、不揮発性メモリ(例えば、コンパクトディスク、DVD(Digital Versatile Disc)、ハードディスク、フラッシュメモリ等)を適宜組み合わせたものである。
メモリ82は、半導体製造システム1を動作させるプログラム、基板処理のプロセス条件等のレシピを記憶している。プロセッサ81は、メモリ82のプログラムを読み出して実行することで、半導体製造システム1の各構成を制御する。なお、半導体製造システム1は、モジュール毎に制御部(不図示)が設けられ、制御装置80が各制御部に指令してシステム全体を制御する構成でもよく、制御装置80が一元的に各モジュールの動作を制御する構成でもよい。制御装置80は、ネットワークを介して情報通信するホストコンピュータまたは複数のクライアントコンピュータにより構成されてもよい。
制御装置80は、搬送ロボット32による2枚のウエハWの搬送時に、位置検出器33により各ウエハWの位置を検出して、搬送ロボット32に対する各ウエハWの位置ずれを判定する。そして、2枚のウエハWのうち少なくとも一方に位置ずれが生じている場合、制御装置80は、ウエハWの位置ずれに対応した補正処理を行う。具体的には、制御装置80は、パスモジュールPASMのステージ44やプロセスモジュールPMのステージ54へのウエハWの載置時に、搬送ロボット32の水平方向の移動を調整することで、2枚のウエハWを各ステージ44、54に適切に載置させる。
次に、半導体製造システム1がウエハWの搬送時において、ウエハWの位置ずれに対応した補正処理について説明する。なお、以下では、パスモジュールPASMに設けられた2つのステージ44にウエハWを載置する際の動作を説明するが、半導体製造システム1は、各プロセスモジュールPMの2つのステージ54にウエハWを載置する際も同様の補正処理を実施できる。あるいは、半導体製造システム1は、ロードロックモジュールLLMの2つのステージ24にウエハWを載置する際も同様の補正処理を実施してよい。
図3に示すように、搬送ロボット32の第1エンドエフェクタ323は、2枚のウエハWを保持してパス用容器41内に進入し、2つのステージ44(第1ステージ44A、第2ステージ44B)上にウエハWを移動する。図3では、各ウエハWに位置ずれが生じた状態で、第1エンドエフェクタ323の一対の第1フォーク324が当該各ウエハWを保持している。この場合、制御装置80は、補正処理として各ステージ44に各ウエハWを載置する際に、1枚毎に位置を補正する1枚毎補正を行う。例えば、1枚毎補正では、先に第1ステージ44Aに載置予定のウエハWの位置ずれを補正して第1ステージ44AにウエハWを受け渡し、その後に第2ステージ44Bに載置予定のウエハWの位置ずれを補正して第2ステージ44BにウエハWを受け渡す。
より詳細には、図3(A)に示すように、制御装置80は、搬送ロボット32を制御して、第1ステージ44Aの中心にウエハWの中心が一致するように、第1エンドエフェクタ323を水平方向に移動させる。この際、制御装置80は、第2ステージ44Bに載置予定のウエハWと第2ステージ44Bとの相対位置を無視して、第1ステージ44Aに載置予定のウエハWの水平方向の位置決めを優先する。これにより、第1ステージ44Aの中心とウエハWの中心とが一致した補正済みの状態となる一方で、第2ステージ44Bの中心に対して第2ステージ44Bの中心が大きく位置ずれすることになる。
第1ステージ44A側でウエハWが補正済みの状態になると、制御装置80は、図3(B)に示すように、第1ステージ44A内に収容された複数のリフトピン45(第1リフトピン45A)を上昇させ、第1フォーク324よりも上方にウエハWを浮上させる。すなわち、パスモジュールPASM内では、第1ステージ44AにウエハWが受け渡された状態となる。なお、各ステージ44におけるリフトピン45の数は、特に限定されず、3以上設けられていればよく、図3~図5では図示の便宜のために2本のリフトピン45を示している。
次に図3(C)に示すように、制御装置80は、第1ステージ44AにおいてウエハWを浮上させた状態を維持しつつ、搬送ロボット32の第1エンドエフェクタ323を水平方向に移動させて、載置予定のウエハWを第2ステージ44Bに対して位置決めする。これにより、第2ステージ44Bの中心とウエハWの中心とが一致した補正済みの状態となる。この際、第1ステージ44Aにおいて第1リフトピン45Aに保持されたウエハWは、水平方向に移動しない。したがって、第1ステージ44Aおよび第2ステージ44Bの両方でウエハWの位置ずれが補正される。
そして図3(D)に示すように、制御装置80は、第2ステージ44B内に収容された複数のリフトピン45(第2リフトピン45B)を上昇させ、第1フォーク324よりも上方にウエハWを浮上させる。これにより、パスモジュールPASM内では、第2ステージ44BにウエハWが受け渡された状態となる。この後、制御装置80は、パスモジュールPASMから搬送ロボット32を後退させ、後退後に各第1リフトピン45Aおよび各第2リフトピン45Bを下降することで、第1ステージ44Aおよび第2ステージ44Bの各々にウエハWを載置する。各ウエハWは、各ステージ44に対して精度よく位置が補正された状態で、各ステージ44に支持されるようになる。
なお、1枚毎補正は、図3に例示する方法に限定されず、別の手順でも複数のウエハWの位置を個々に補正することが可能である。例えば、図4に示すように、1枚毎補正では、第1リフトピン45Aおよび第2リフトピン45Bに段差をつけることで、各ウエハWの位置ずれを補正することができる。
具体的には、図4(A)に示すように、ステージ44からリフトピン45が大きく突出している方(第1ステージ44A)のウエハWの中心が、ステージ44の中心に一致するように第1エンドエフェクタ323を水平方向に移動する。これにより、第1ステージ44Aの中心とウエハWの中心とが一致した補正済みの状態となる一方で、第2ステージ44Bの中心に対して第2ステージ44Bの中心が大きく位置ずれすることになる。
ウエハWが補正済みの状態になると、制御装置80は、図4(B)に示すように、搬送ロボット32を下降することで、第1リフトピン45AにウエハWを保持させて、第1フォーク324からウエハWを離間させる。これにより、パスモジュールPASM内では、第1ステージ44AにウエハWが受け渡された状態となる。
次に図4(C)に示すように、制御装置80は、第1ステージ44AにおいてウエハWを浮上させた状態を維持しつつ、搬送ロボット32の第1エンドエフェクタ323を水平方向に移動して、第2ステージ44Bに載置予定のウエハWを位置決めする。これにより、第2ステージ44Bの中心とウエハWの中心とが一致した補正済みの状態となる。この際、第1ステージ44Aにおいて第1リフトピン45Aに保持されたウエハWは、水平方向に移動しない。
そして図4(D)に示すように、制御装置80は、搬送ロボット32をさらに下降することで、第2リフトピン45BにウエハWを保持させて、第1フォーク324よりも上方にウエハWを離間させる。すなわち、パスモジュールPASM内では、第2ステージ44BにウエハWが受け渡された状態となる。したがって、制御装置80は、パスモジュールPASMから搬送ロボット32を水平方向に後退させて、後退後に各第1リフトピン45Aおよび各第2リフトピン45Bを下降することで、第1ステージ44Aおよび第2ステージ44Bの各々にウエハWを載置する。この場合でも、各ウエハWは、各ステージ44に対して精度よく位置が補正された状態で各ステージ44に支持されるようになる。
ここで、上記の1枚毎補正は、複数のウエハW毎に水平方向の位置を調整するためのスライド移動を行う。そのため、1枚毎補正は、各ウエハWを各ステージ44に載置するまでに時間がかかることになる。このことから半導体製造システム1は、補正処理において、図5に示すように2枚のウエハWの位置の平均値をとって、各ステージ44に対して各ウエハWを一括して(同時に)載置するアベレージ補正を実施可能としている。この場合、各ステージ44に対するウエハWの潜在的な位置ずれは解消していないが、各ウエハWを各ステージ44に迅速に載置することができる。
具体的には、制御装置80は、第1ステージ44Aに載置予定のウエハWの位置(例えば、中心位置)と、第2ステージ44Bに載置予定のウエハWの位置(例えば、中心位置)との中間位置を算出する。そして、制御装置80は、図5(A)に示すように、算出した中間位置が、第1ステージ44Aおよび第2ステージ44Bの中間位置に一致するように、第1エンドエフェクタ323を水平方向に移動する。これにより、第1ステージ44Aの中心に対してウエハWの中心が若干ずれると共に、第2ステージ44Bの中心に対してウエハWの中心が同じ量だけずれた状態となる。ただし、各ウエハWは、それぞれのステージ44に載置可能な程度に位置ずれしている。
したがって、制御装置80は、図5(B)に示すように、各ステージ44の複数のリフトピン45を各々上昇させる。各リフトピン45は、各ウエハWにそれぞれ接触すると、一対の第1フォーク324から各ウエハWを同時に浮上させる。これにより、パスモジュールPASM内では、第1ステージ44AにウエハWが受け渡されると共に、第2ステージ44BにウエハWが受け渡された状態となる。したがって、制御装置80は、パスモジュールPASMから搬送ロボット32を水平方向に後退させて、後退後に各第1リフトピン45Aおよび各第2リフトピン45Bを下降することで、第1ステージ44Aおよび第2ステージ44Bの各々にウエハWを載置する。この結果、各ウエハWは、各ステージ44に対して迅速に配置されることになる。
上記のように、1枚毎補正とアベレージ補正とは、メリットとデメリットとがある。1枚毎補正は、各ステージ44に対して各ウエハWを精度よく載置できる一方で、載置する際の動作に時間がかかる。アベレージ補正は、各ステージ44に各ウエハWを載置する際の時間が短く済む一方で、各ステージ44に対する各ウエハWの位置ずれが潜在的に残ることになる。
ところで、図1に示す半導体製造システム1は、上記したように、手前側処理領域FAと奥側処理領域FBとで2回の基板処理を行う。ロードロックモジュールLLMからウエハWを搬出して、2箇所のプロセスモジュールPMで基板処理して、ロードロックモジュールLLMに戻るまでの間に、各ウエハWを各種のモジュールに載置する動作が複数回行われる。この半導体製造システム1においてウエハWを基板処理する際の各ウエハの搬送経路の一例について、図6を参照しながら説明する。図6は、半導体製造システム1における2枚のウエハWの搬送経路を例示する平面図である。
半導体製造システム1は、ウエハWを基板処理する際に、ローダ12内の大気搬送装置により、フロントモジュールFMのロードポート11にセットされたFOUPからウエハWを取り出して、ロードロックモジュールLLMの各ステージ24にウエハWを各々載置する。さらに、半導体製造システム1は、ロードロック用容器21内を大気雰囲気から真空雰囲気に減圧する。そして減圧後に、半導体製造システム1は、第1搬送モジュールTM1の第1搬送ロボット32Aにより、ロードロック用容器21から未処理の各ウエハWを取り出す。
1回目基板処理の前に、第1搬送ロボット32Aは、ロードロックモジュールLLMからを取り出した未処理のウエハWを、第1搬送モジュールTM1の搬送用容器31内を通して、例えば第1プロセスモジュールPM1に搬入する。この搬入において、第1搬送ロボット32Aは、第1プロセスモジュールPM1の各ステージ54に各ウエハWをそれぞれ載置する。載置後に、第1プロセスモジュールPM1は、未処理の各ウエハWに対して1回目基板処理を行う。
1回目基板処理が終了すると、半導体製造システム1は、第1搬送ロボット32Aにより第1プロセスモジュールPM1から1回目基板処理後のウエハWを搬出して、第1搬送モジュールTM1を通してパスモジュールPASMに搬入する。この搬入において、第1搬送ロボット32Aは、パスモジュールPASMの各ステージ44に各ウエハWをそれぞれ載置する。
この載置後に、半導体製造システム1は、第2搬送ロボット32BによりパスモジュールPASMから1回目基板処理後のウエハWを搬出して、第2搬送モジュールTM2を通して第4プロセスモジュールPM4に搬入する。この搬入において、第2搬送ロボット32Bは、第4プロセスモジュールPM4の各ステージ54に各ウエハWをそれぞれ載置する。載置後に、第4プロセスモジュールPM4は、1回目基板処理後の各ウエハWに2回目基板処理を行う。
2回目基板処理の後、半導体製造システム1は、第2搬送ロボット32Bにより第2搬送モジュールTM2から2回目基板処理後の各ウエハWを搬出し、第2搬送モジュールTM2を通してパスモジュールPASMに搬入する。この搬入において、第2搬送ロボット32Bは、パスモジュールPASMの各ステージ44に各ウエハWをそれぞれ載置する。さらに、半導体製造システム1は、第1搬送ロボット32AによりパスモジュールPASMから2回目基板処理後のウエハWを搬出して、第1搬送モジュールTM1を通してロードロックモジュールLLMに搬入する。この搬入において、第1搬送ロボット32Aは、ロードロックモジュールLLMの各ステージ24に各ウエハWをそれぞれ載置する。
なお、図6では、第1プロセスモジュールPM1で1回目基板処理を行い、第4プロセスモジュールPM4で2回目基板処理を行う例を説明したが、半導体製造システム1は、この手順に限定されないことは勿論である。1回目基板処理と2回目基板処理のプロセスモジュールPMとしては、図7に示す表のように複数のパターンがあげられる。すなわち、第1プロセスモジュールPM1に代わって第2プロセスモジュールPM2を使用でき、第4プロセスモジュールPM4に代わって第5プロセスモジュールPM5、第6プロセスモジュールPM6を使用できる。
図7の表において、1‐1~1‐6は、1回目基板処理を手前側処理領域FAで実施して、2回目基板処理を奥側処理領域FBで実施したパターンである。この場合、半導体製造システム1は、手前側処理領域FAでの1回目基板処理後に、第1搬送モジュールTM1、パスモジュールPASM、第2搬送モジュールTM2の順にウエハWを搬送し、奥側処理領域FBで2回目基板処理を行う。
また、図7の表において、2‐1~2‐6は、1回目基板処理を奥側処理領域FBで実施して、2回目基板処理を手前側処理領域FAで実施したパターンである。この場合、半導体製造システム1は、奥側処理領域FBでの1回目基板処理後に、第2搬送モジュールTM2、パスモジュールPASM、第1搬送モジュールTM1の順にウエハWを搬送し、手前側処理領域FAで2回目基板処理を行う。
ここで、各ウエハWの位置ずれは、基板処理(1回目基板処理、2回目基板処理)の実施時に生じる。例えば、1回目基板処理において、ステージ54に載置にされたウエハWは、基板処理時の熱や気流等の影響を受けて、ステージ54の載置面に対して水平方向に位置がずれる場合がある。
位置ずれが生じたまま、別のプロセスモジュールPMに1回目基板処理後のウエハWを搬送して2回目基板処理を行うと、処理時にムラ等が生じて基板処理が不良になる、ウエハWの位置ずれがさらに生じて回収できなくなる等の不都合が発生する可能性がある。したがって、半導体製造システム1は、1回目基板処理においてウエハWの位置ずれがあった場合に、1回目基板処理と2回目基板処理との間の搬送中に、ウエハWの位置ずれに対応した補正処理を行う。特に、半導体製造システム1は、1枚毎補正を行うことで各ウエハWの位置ずれを解消することができ、2回目基板処理を行うプロセスモジュールPMの各ステージ54上に各ウエハWを精度よく載置することが可能となる。その結果、半導体製造システム1は、2回目基板処理を良好に施すと共に、2回目基板処理でのウエハWの位置ずれを抑制できる。
ただし、図7に示すように、1回目基板処理と2回目基板処理との間の搬送中には、パスモジュールPASMに各ウエハWを載置する動作と、パスモジュールPASMから各ウエハWを搬出して所定のプロセスモジュールPMに各ウエハWを載置する動作とがある。半導体製造システム1は、この2回の動作のうち1枚毎補正を1回だけ行うようにすることで、各ウエハWの効率的な搬送と、各ステージ54への各ウエハWの正確な載置とを両立できる。例えば、図7の1‐1~1‐6のパターンは、第1搬送ロボット32AがパスモジュールPASMに各ウエハWを載置する際、および第2搬送ロボット32Bが奥側処理領域FBの各プロセスモジュールPMに各ウエハWを載置する際のうち一方で1枚毎補正を行う。また、図7の2‐1~2‐6のパターンは、第2搬送ロボット32BがパスモジュールPASMに各ウエハWを載置する際、および手前側処理領域FAの第1搬送ロボット32Aが各プロセスモジュールPMに各ウエハWを載置する際のうち一方で1枚毎補正を行う。
制御装置80は、1回目基板処理と2回目基板処理との間の搬送において、適切なタイミングで1枚毎補正を行うための制御を行う。このため、メモリ82のプログラムをプロセッサ81が実行することで、制御装置80の内部には、図8に示すようにウエハWを適切に搬送するための機能ブロックが構築される。
例えば、制御装置80の内部には、位置取得部91、位置ずれ判定部92、状態取得部93、時間取得部94、補正内容設定部95、第1搬送ロボット制御部96および第2搬送ロボット制御部97が形成される。
位置取得部91は、搬送ロボット32によるプロセスモジュールPMからの各ウエハの搬出時に、搬送モジュールTMの各位置検出器33が検出したウエハWの位置検出情報を取得する。位置取得部91は、位置検出情報をメモリ82に記憶すると共に、位置ずれ判定部92に出力する。
位置ずれ判定部92は、位置取得部91が取得した位置検出情報に基づき、搬送ロボット32に対する各ウエハWの位置ずれを判定する。例えば、位置ずれ判定部92は、位置検出情報から基準位置情報を差し引いた位置ずれ量を判定するための閾値を有しており、位置ずれ量が閾値以上の場合にそのウエハWに位置ずれが生じていることを判定する一方で、位置ずれ量が閾値未満の場合にそのウエハWに位置ずれが生じていないことを判定する。
上記したように、ウエハWの位置ずれは、各プロセスモジュールPM内での基板処理により生じる。このため、位置ずれ判定部92は、基板処理後の各ウエハWをプロセスモジュールPMから取り出す際に、当該各ウエハWの位置ずれを判定する。そして、位置ずれ判定部92は、各ウエハWのうちいずれか一方でも位置ずれが生じていれば、1回目基板処理と2回目基板処理との間の搬送時に、補正処理が必要であることを判定する。
状態取得部93は、位置ずれ判定部92の判定に基づき補正処理を行う際に、各モジュール(ロードロックモジュールLLM、パスモジュールPASM、プロセスモジュールPM)からウエハWの状態情報を取得する。例えば、ウエハWの状態情報としては、各モジュールにウエハWが収容されているか否か、ロードロックモジュールLLMであれば未処理の各ウエハWが搬送されているか否か、プロセスモジュールPMであれば基板処理時か基板処理後か等があげられる。状態取得部93は、取得した各モジュールのウエハWの状態情報をメモリ82に記憶すると共に、補正内容設定部95に出力する。
時間取得部94は、各プロセスモジュールPMから現在行っているウエハWの基板処理の残期間の情報を取得する。この基板処理の残期間は、1枚毎補正を行うタイミング(実施場所を含む)を判定するために使用する。時間取得部94は、取得した各プロセスモジュールPMの基板処理の残期間の情報をメモリ82に記憶すると共に、補正内容設定部95に出力する。
補正内容設定部95は、補正処理を行う際に1枚毎補正を行うタイミングを判定して、1回目基板処理と2回目基板処理の間における第1搬送ロボット32Aおよび第2搬送ロボット32Bに対して動作内容を設定する。例えば、補正内容設定部95は、判定部95a、加算期間算出部95bを内部に備える。
判定部95aは、状態取得部93が取得する各モジュールのウエハWの状態情報や時間取得部94が取得する各プロセスモジュールPMの基板処理の残期間に基づき、1枚毎補正を行うタイミングを判定する。この判定において、加算期間算出部95bは、判定部95aの判定に必要な複数の期間を加算することにより加算期間を算出する。判定部95aおよび加算期間算出部95bの処理については、後の処理フローの説明において詳述する。
第1搬送ロボット制御部96は、第1搬送ロボット32Aの動作を制御する。この第1搬送ロボット制御部96は、1枚毎補正を制御する1枚毎補正制御部96aおよびアベレージ補正の動作を制御するアベレージ補正制御部96bを有する。
第2搬送ロボット制御部97は、第2搬送ロボット32Bの動作を制御する。この第2搬送ロボット制御部97も、1枚毎補正を制御する1枚毎補正制御部97aおよびアベレージ補正の動作を制御するアベレージ補正制御部97bを有する。
本実施形態に係る半導体製造システム1は、基本的には以上のように構成されるものであり、以下その動作(基板搬送方法)について説明する。なお以下では、図6に示す搬送経路に沿って、2枚のウエハWを搬送する場合について例示していく。
半導体製造システム1の制御装置80は、1回目基板処理の前において、上記したように、第1搬送モジュールTM1の動作を制御してロードロックモジュールLLMから第1プロセスモジュールPM1に2枚のウエハWを搬送する。この搬送後、半導体製造システム1は、第1プロセスモジュールPM1において1回目基板処理を行う。
そして、制御装置80は、1回目基板処理と2回目基板処理の間において、2枚のウエハWを搬送するために、図9に示す基板搬送方法の処理フローを行う。具体的には、制御装置80は、1回目基板処理において、状態取得部93および時間取得部94により第1プロセスモジュールPM1の状態情報および1回目基板処理の残期間を継続的に取得する。そして、制御装置80は、1回目基板処理の終了が近づいた際に、第1搬送ロボット制御部96の制御下に第1搬送ロボット32Aを動作させて、次に処理を行う未処理の2枚のウエハWをロードロックモジュールLLMから取り出す(ステップS1)。
第1プロセスモジュールPM1での1回目基板処理の終了後、制御装置80は、第1搬送ロボット32Aおよび第1プロセスモジュールPM1を連動させて、第1プロセスモジュールPM1内にある1回目基板処理後の2枚のウエハWを受け取る(ステップS2)。
その後、第1搬送ロボット制御部96は、第1搬送ロボット32Aを動作させて、1回目基板処理後の各ウエハWを第1搬送モジュールTM1内に搬出する(ステップS3)。また、制御装置80は、第1搬送ロボット32Aおよび第1プロセスモジュールPM1を動作させて、ステップS1で取り出した未処理の各ウエハWを第1プロセスモジュールPM1内に搬送し、当該未処理の各ウエハWを各ステージ54に受け渡す。その後、第1プロセスモジュールPM1は、各ステージ54に載置した未処理の各ウエハWに対して基板処理を開始する。
そして、半導体製造システム1は、1回目基板処理後の各ウエハWを取り出している間に、第1搬送モジュールTM1の位置検出器33により、第1搬送ロボット32Aに対する各ウエハWの位置を検出する。この際、制御装置80の位置取得部91は、位置検出器33の位置検出情報を取得して、各ウエハWの一方または両方が第1搬送ロボット32A(例えば、第1フォーク324)から所定以上の位置ずれを生じているか否かを判定する(ステップS4)。そして、制御装置80は、各ウエハWのうち少なくとも一方の位置ずれが生じている場合(ステップS4:YES)に、各ウエハWの位置ずれを補正するための補正処理の実施を判定し、ステップS5に進む。一方、制御装置80は、各ウエハWの両方に位置ずれが生じていない場合(ステップS4:NO)に、位置ずれの補正処理の非実施を判定し、ステップS5を飛ばしてステップS6に進む。
位置ずれの補正処理を行う場合、制御装置80は、1回目基板処理後の各ウエハWの搬送中において、1枚毎補正のタイミングおよび実施場所を判定するための補正判定方法を実施する(ステップS5)。
補正判定方法において、制御装置80は、まず手前側処理領域FAの状況を確認する。具体的には、図10に示すように、補正内容設定部95は、手前側処理領域FAの第2プロセスモジュールPM2で実行中の基板処理が終了するまでの残期間と、第1搬送ロボット32Aが行う複数の動作にかかる加算期間とを比較する(ステップS11)。複数の動作にかかる期間としては、パス載置期間と、返却期間と、取出期間とがあげられる。「パス載置期間」とは、第1搬送ロボット32Aが保持している1回目基板処理後の各ウエハWをパスモジュールPASMに載置するまでにかかる期間である。「返却期間」とは、パスモジュールPASMにある2回目基板処理後の各ウエハWをロードロックモジュールLLMに戻すまでにかかる期間である。なお、パスモジュールPASMに各ウエハWがない場合、返却期間はゼロとなる。「取出期間」とは、ロードロックモジュールLLMから未処理の各ウエハWを取り出して第2プロセスモジュールPM2に搬送するまでにかかる期間である。補正内容設定部95の加算期間算出部95bは、パス載置期間、返却期間および取出期間を全て加算した加算期間を算出する。
この際、加算期間算出部95bは、第1搬送ロボット32AがパスモジュールPASMにおいて1枚毎補正を実行した際のパス載置期間を加算した加算期間を算出する。具体的には、制御装置80は、メモリ82の補正用記憶領域98に予め1枚毎補正を行った場合の時間長さである補正期間データD(=パス載置期間)を記憶している。加算期間算出部95bは、加算期間の算出時に、補正用記憶領域98の補正期間データDを読み出して、パス載置期間として使用する。
判定部95aは、上記した残期間と、算出した加算期間とを比較して、手前側処理領域FAに1枚毎補正の余裕があるか否かを判定する。そして、判定部95aは、残期間のほうが加算期間よりも短くなる場合(ステップS11:YES)に、第1搬送ロボット32AがパスモジュールPASMに各ウエハWを載置する際に1枚毎補正を行わないことを判定(確定)する(ステップS12)。すなわち、残期間のほうが加算期間よりも短い場合とは、手前側処理領域FAでの次の基板処理のウエハWが早く終了するために、手前側処理領域FAにおいて時間がそれ程ない(余裕がない)状況にあると言える。
この場合、補正内容設定部95は、第1搬送ロボット制御部96にアベレージ補正の指令を行う。これにより、第1搬送ロボット制御部96は、第1搬送ロボット32AにてパスモジュールPASMに各ウエハWを載置する際にアベレージ補正を行う。そして、補正内容設定部95は、第2搬送ロボット制御部97に1枚毎補正の指令を行う。この結果、第2搬送ロボット制御部97は、第2搬送ロボット32Bにより第4~第6プロセスモジュールPM4、PM5、PM6のいずれかに各ウエハWを載置する際に、1枚毎補正を行う。
一方、残期間が加算期間以上の場合(ステップS11:NO)には、第1搬送モジュールTM1からパスモジュールPASMに各ウエハWを載置する際に、1枚毎補正を実施する余裕があるとみなせる。このため次に、補正内容設定部95は、状態取得部93により取得した状態情報に基づき、第2搬送モジュールTM2側の状況を確認する。まず、判定部95aは、第4~第6プロセスモジュールPM4、PM5、PM6において各ウエハWの基板処理を行っていない空きのプロセスモジュールPMがあるか否かを判定する(ステップS13)。第4~第6プロセスモジュールPM4、PM5、PM6のうち空きのプロセスモジュールPMがある場合(ステップS13:YES)には、ステップS14に進み、空きのプロセスモジュールPMがない場合(ステップS13:NO)には、ステップS15に進む。なお、第4~第6プロセスモジュールPM4、PM5、PM6に空きがあるとは、基板処理した各ウエハWを取り出し可能な状態を含む。これにより、基板処理後の各ウエハWがプロセスモジュールPM内で長期に滞在することを回避できる。
ステップS14において、判定部95aは、第1搬送ロボット32AがパスモジュールPASMに各ウエハWを載置する際に1枚毎補正を行うことを判定する。すなわち、空きのプロセスモジュールPMがある場合、第1搬送モジュールTM1および第2搬送モジュールTM2のいずれで1枚毎補正を行っても空きのプロセスモジュールPMにとっては律速となる。このため、余裕があることが確定している第1搬送モジュールTM1で1枚毎補正を実施する。
一方、第4~第6プロセスモジュールPM4、PM5、PM6に空きがない場合には、ステップS15においてさらに別の判定を行う。具体的には、補正内容設定部95は、奥側処理領域FBの各プロセスモジュールPMのうち最も早く基板処理が終了するプロセスモジュールPMの基板処理の残期間(再判定残期間)と、第1搬送ロボット32Aの動作および第2搬送ロボット32Bの動作にかかる加算期間(再判定加算期間)とを比較する。第1搬送ロボット32Aの動作の期間としては、第1搬送ロボット32Aが保持している1回目基板処理後のウエハWをパスモジュールPASMに載置する第1パス載置期間があげられる。第2搬送ロボット32Bの動作の期間としては、先に第2搬送ロボット32Bが保持している各ウエハWをパスモジュールPASMに載置する第2パス載置期間と、パスモジュールPASMに載置された1回目基板処理後のウエハWを第2搬送ロボット32Bが搬送する搬送期間とがあげられる。なお、第2搬送ロボット32Bに各ウエハWがない場合、第2パス載置期間はゼロとなる。
加算期間算出部95bは、第1搬送ロボット32AがパスモジュールPASMにおいて1枚毎補正を実行した際の第1パス載置期間、第2パス載置期間および搬送期間を加算した再判定加算期間を算出する。判定部95aは、基板処理が最も早いプロセスモジュールPMの再判定残期間と、算出した再判定加算期間を比較する。判定部95aは、再判定加算期間に対して再判定残期間のほうが短い場合(ステップS15:YES)に、ステップS14に進み、第1搬送ロボット32AがパスモジュールPASMに各ウエハWを載置する際に1枚毎補正を行うことを判定する。基板処理が最も早いプロセスモジュールPMの再判定残期間のほうが短い場合は、第1搬送モジュールTM1および第2搬送モジュールTM2のいずれで1枚毎補正を行っても律速になる。このため、余裕があることが確定している第1搬送モジュールTM1で1枚毎補正を実施する。
一方、基板処理が最も早いプロセスモジュールPMの再判定残期間が再判定残期間以上の場合(ステップS15:NO)には、第2搬送モジュールTM2で1枚毎補正を行うことを判定する(ステップS16)。この場合、仕事量が少ない奥側処理領域FBにおいて、1回目基板処理後のウエハWをプロセスモジュールPMに載置する際に、1枚毎補正を行うほうが装置全体として効率(スループット)が向上するからである。すなわち、第1搬送ロボット32Aは、ロードロックモジュールLLMから各プロセスモジュールPMへの搬送、各プロセスモジュールPMからパスモジュールPASMへの搬送、パスモジュールPASMからロードロックモジュールLLMへの搬送を選択的に行う。一方、第2搬送ロボット32Bは、パスモジュールPASMから各プロセスモジュールPMへの搬送、各プロセスモジュールPMからパスモジュールPASMへの搬送を選択的に行う。このため、半導体製造システム1は、手前側処理領域FAの第1搬送ロボット32Aの仕事量と奥側処理領域FBの第2搬送ロボット32Bの仕事量とを比較した場合に、第1搬送ロボット32Aの仕事量のほうが多くなる。したがって、仕事量が少ない奥側処理領域FBで1枚毎補正を行うことで、第1搬送ロボット32Aが次の動作に移行し易くなり、システム全体としての効率がよくなる。
図9に戻り、以上の補正判定処理(ステップS5)を行うと、第1搬送ロボット制御部96は、補正判定処理での判定内容に沿って、1回目基板処理後の各ウエハWをパスモジュールPASMに向けて搬送する(ステップS6)。第1搬送モジュールTM1で1枚毎補正を行う判定の場合、第1搬送ロボット制御部96は、第1搬送ロボット32AがパスモジュールPASMに各ウエハWを載置する際に、1枚毎補正を実施する。一方、第1搬送モジュールTM1で1枚毎補正を行わない判定の場合、第1搬送ロボット制御部96は、第1搬送ロボット32AがパスモジュールPASMに各ウエハWを載置する際に、アベレージ補正を実施する。なお、ステップS5を飛ばした場合には、補正処理をしない載置動作(実質的にアベレージ補正と同じ動作)を行う。
その後、第2搬送ロボット制御部97は、パスモジュールPASMに載置された1回目基板処理後の各ウエハWを、補正判定処理で選択されたプロセスモジュールPMに向けて搬送する(ステップS7)。この際、第1搬送モジュールTM1で1枚毎補正を行っている場合には、各ステージ44に対して各ウエハWに位置ずれが生じていないことになる。このため、制御装置80は、第2搬送モジュールTM2により1回目基板処理後の各ウエハWをプロセスモジュールPMに搬入する際に、補正を行わずにステージ54に載置できる。この際、第2搬送ロボット32Bは、実質的にアベレージ補正を行って、各ステージ44に対して各ウエハWを直ちに載置することができる。
一方、第1搬送モジュールTM1でアベレージ補正を行っている場合には、制御装置80は、第2搬送モジュールTM2により1回目基板処理後の各ウエハWをプロセスモジュールPMに搬入する際に、1枚毎補正を行う。これにより、プロセスモジュールPMは、各ステージ54に精度よく載置された各ウエハWに対して2回目基板処理を良好に行うことができる。
なお、本実施形態に係る基板搬送方法(補正判定方法を含む)は、上記の実施形態に限定されず、種々の実施形態をとり得る。例えば、上記の基板搬送方法では、手前側処理領域FAにて1回目基板処理を行い、奥側処理領域FBにて2回目基板処理を行う例を説明した。しかしながら、基板搬送方法は、奥側処理領域FBにて1回目基板処理を行い、手前側処理領域FAにて2回目基板処理を行ってもよい。次に、この別の実施形態に係る基板処理方法について、図11および図12を参照しながら説明する。なお、以下では、1回目基板処理として奥側処理領域FBの第4プロセスモジュールPM4を使用する場合を例示する。
半導体製造システム1の制御装置80は、1回目基板処理において、状態取得部93および時間取得部94により第4プロセスモジュールPM4の状態情報および1回目基板処理の残期間を継続的に取得する。そして、制御装置80は、1回目基板処理の終了が近づいた際に、第2搬送ロボット制御部97の制御下に第2搬送ロボット32Bを動作させて、次に処理を行う未処理の2枚のウエハWをパスモジュールPASMから取り出す(ステップS21)。
第4プロセスモジュールPM4での1回目基板処理の終了後、制御装置80は、第2搬送ロボット32Bおよび第4プロセスモジュールPM4を連動させて、第4プロセスモジュールPM4内にある1回目基板処理後の各ウエハWを受け取る(ステップS22)。
その後、第2搬送ロボット制御部97は、第2搬送ロボット32Bを動作させて、1回目基板処理後の各ウエハWを第2搬送モジュールTM2内に搬出する(ステップS23)。また、制御装置80は、第2搬送ロボット32Bおよび第4プロセスモジュールPM4を動作させて、ステップS21で取り出した未処理の各ウエハWを第4プロセスモジュールPM4内に搬送し、当該未処理の各ウエハWを各ステージ54に受け渡す。その後、第4プロセスモジュールPM4は、各ステージ54に載置した未処理の各ウエハWに対して基板処理を開始する。
そして、半導体製造システム1は、1回目基板処理後の各ウエハWを取り出している間に、第2搬送モジュールTM2の位置検出器33により、第1搬送ロボット32Aに対する各ウエハWの位置を検出する。この際、制御装置80の位置取得部91は、位置検出器33の位置検出情報を取得して、各ウエハWの一方または両方が第2搬送ロボット32Bから所定以上の位置ずれを生じているか否かを判定する(ステップS24)。そして、制御装置80は、各ウエハWのうち少なくとも一方の位置ずれが生じている場合(ステップS24:YES)に、各ウエハWの位置ずれを補正するための補正処理の実施を判定し、ステップS25に進む。一方、制御装置80は、各ウエハWの両方に位置ずれが生じていない場合(ステップS24:NO)に、位置ずれの補正処理の非実施を判定し、ステップS25を飛ばしてステップS26に進む。
位置ずれの補正処理を行う場合、制御装置80は、1回目基板処理後の各ウエハWの搬送中において、1枚毎補正のタイミングおよび実施場所を判定するための補正判定方法を実施する(ステップS25)。
図12に示すように、補正判定方法において、補正内容設定部95は、まず奥側処理領域FBの状況を確認する。補正内容設定部95は、第5プロセスモジュールPM5および第6プロセスモジュールPM6のち最も早く基板処理が終了するプロセスモジュールPMの残期間と、第2搬送ロボット32Bが行う複数の動作にかかる加算期間とを比較する(ステップS31)。複数の動作としては、パス載置期間と、取出期間とがあげられる。「パス載置期間」とは、第2搬送ロボット32Bが保持している1回目基板処理後の各ウエハWをパスモジュールPASMに載置するまでにかかる時間である。「取出期間」とは、パスモジュールPASMから未処理の各ウエハWを取り出して第5プロセスモジュールPM5または第6プロセスモジュールPM6に搬送するまでにかかる時間である。なお、パスモジュールPASMに各ウエハWがない場合、取出期間はゼロとなる。補正内容設定部95の加算期間算出部95bは、パス載置期間および取出期間を全て加算した加算期間を算出する。この際、加算期間算出部95bは、補正用記憶領域98に記憶された補正期間データD(=パス載置期間)を読み出し、第2搬送ロボット32BがパスモジュールPASMにおいて1枚毎補正を実行した際のパス載置期間を加算した加算期間を算出する。
判定部95aは、上記した残期間と、算出した加算期間とを比較して、奥側処理領域FBに1枚毎補正の余裕があるか否かを判定する。判定部95aは、比較によって残期間のほうが加算期間よりも短くなる場合(ステップS31:YES)に、第2搬送ロボット32BがパスモジュールPASMに各ウエハWを載置する際に1枚毎補正を行わないことを判定(確定)する(ステップS32)。すなわち、残期間のほうが加算期間よりも短い場合とは、奥側処理領域FBでの次の基板処理のウエハWが早く終了するため、奥側処理領域FBにおいて時間がそれ程ない(余裕がない)状況にあると言える。
この場合、補正内容設定部95は、第2搬送ロボット制御部97にアベレージ補正の指令を行う。これにより、第2搬送ロボット制御部97は、第2搬送ロボット32BにてパスモジュールPASMに各ウエハWを載置する際にアベレージ補正を行う。そして、補正内容設定部95は、第1搬送ロボット制御部96に1枚毎補正の指令を行う。この結果、第1搬送ロボット制御部96は、第1搬送ロボット32Aにより第1または第2プロセスモジュールPM1、PM2のいずれかに各ウエハWを載置する際に、1枚毎補正を行う。
一方、残期間が加算期間以上の場合(ステップS31:NO)には、第2搬送モジュールTM2からパスモジュールPASMに各ウエハWを載置する際に、1枚毎補正を実施する余裕があるとみなせる。このため次に、補正内容設定部95は、状態取得部93により取得した状態情報に基づき、第2搬送モジュールTM2側の状況を確認する。まず、判定部95aは、第1または第2プロセスモジュールPM1、PM2において各ウエハWの基板処理を行っていない空きのプロセスモジュールPMがあるか否かを判定する(ステップS33)。第1または第2プロセスモジュールPM1、PM2のうち空きのプロセスモジュールPMがある場合(ステップS33:YES)にはステップS34に進み、空きのプロセスモジュールPMがない場合(ステップS33:NO)には、ステップS35に進む。なお、第1または第2プロセスモジュールPM1、PM2に空きがあるとは、基板処理した各ウエハWを取り出し可能な状態を含む。これにより、基板処理後の各ウエハWがプロセスモジュールPM内で長期に滞在することを回避できる。
ステップS34において、判定部95aは、第2搬送ロボット32BがパスモジュールPASMに各ウエハWを載置する際に1枚毎補正を行うことを判定する。すなわち、第1搬送モジュールTM1および第2搬送モジュールTM2のいずれで1枚毎補正を行っても空きのプロセスモジュールPMにとっては律速となる。このため、余裕があることが確定している第2搬送モジュールTM2で1枚毎補正を実施する。
一方、第1または第2プロセスモジュールPM1、PM2に空きがない場合には、ステップS35においてさらに別の判定を行う。具体的には、補正内容設定部95は、手前側処理領域FAの各プロセスモジュールPMのうち最も早く基板処理が終了するプロセスモジュールPMの基板処理の残期間(再判定残期間)と、第1搬送ロボット32Aの動作および第2搬送ロボット32Bの動作にかかる加算期間(再判定加算期間)とを比較する。第2搬送ロボット32Bの動作の期間としては、第2搬送ロボット32Bが保持している1回目基板処理後のウエハWをパスモジュールPASMに載置するパス載置期間があげられる。第1搬送ロボット32Aの動作の期間としては、先に保持している各ウエハWをロードロックモジュールLLMに載置するロードロック載置期間と、パスモジュールPASMに載置された1回目基板処理後のウエハWを第1搬送ロボット32Aが搬送する搬送期間とがあげられる。なお、第1搬送ロボット32Aに各ウエハWがない場合、ロードロック載置期間はゼロとなる。また、加算期間算出部95bは、第2搬送ロボット32BがパスモジュールPASMにおいて1枚毎補正を実行した際のパス載置期間を、ロードロック載置期間および搬送期間に加算して再判定加算期間を算出する。
ステップS35において、判定部95aは、基板処理が最も早いプロセスモジュールPMの再判定残期間と、再判定加算期間とを比較する。判定部95aは、再判定加算期間に対して再判定残期間のほうが短い場合(ステップS35:YES)には、ステップS34に進み、第2搬送ロボット32BがパスモジュールPASMに各ウエハWを載置する際に1枚毎補正を行うことを判定する。基板処理が最も早いプロセスモジュールPMの残期間のほうが短い場合は、第1搬送モジュールTM1および第2搬送モジュールTM2のいずれで1枚毎補正を行っても律速になる。このため、余裕があることが確定している第2搬送モジュールTM2で1枚毎補正を実施する。
一方、基板処理が最も早いプロセスモジュールPMの再判定残期間が再判定加算期間以上の場合(ステップS35:NO)には、第1搬送モジュールTM1で1枚毎補正を行うことを判定する(ステップS36)。この場合、1回目基板処理後のウエハWをプロセスモジュールPMに載置する際に、1枚毎補正を行うほうがシステムの効率がよくなる。
図11に戻り、以上の補正判定処理(ステップS25)を行うと、第2搬送ロボット制御部97は、補正判定処理での判定内容に沿って、1回目基板処理後のウエハWをパスモジュールPASMに向けて搬送する(ステップS26)。第2搬送モジュールTM2で1枚毎補正を行う判定の場合、第2搬送ロボット制御部97は、第2搬送ロボット32BがパスモジュールPASMに各ウエハWを載置する際に、1枚毎補正を実施する。一方、第2搬送モジュールTM2で1枚毎補正を行わない判定の場合、第2搬送ロボット制御部97は、第2搬送ロボット32BがパスモジュールPASMに各ウエハWを載置する際に、アベレージ補正を実施する。なお、ステップS25を飛ばした場合には、補正処理をしない載置動作(実質的にアベレージ補正と同じ動作)を行う。
その後、第2搬送ロボット制御部97は、パスモジュールPASMに載置された1回目基板処理後の各ウエハWを、補正判定処理で選択されたプロセスモジュールPMに向けて搬送する(ステップS27)。この際、第2搬送モジュールTM2で1枚毎補正を行っている場合には、各ステージ44に対して各ウエハWに位置ずれが生じていないことになる。このため、制御装置80は、第1搬送モジュールTM1により1回目基板処理後の各ウエハWをプロセスモジュールPMに搬入する際に、補正を行わずにステージ54に載置できる。この際、第1搬送ロボット32Aは、実質的にアベレージ補正を行って、各ステージ44に対して各ウエハWを直ちに載置することができる。
一方、第2搬送モジュールTM2でアベレージ補正を行っている場合には、制御装置80は、第1搬送モジュールTM1により1回目基板処理後の各ウエハWをプロセスモジュールPMに搬入する際に、1枚毎補正を行う。これにより、プロセスモジュールPMは、各ステージ54に精度よく載置された各ウエハWに対して2回目基板処理を良好に行うことができる。
なお、半導体製造システム1は、上記の実施形態に限定されず、種々の変形例をとり得る。例えば、上記の実施形態では、2つの処理領域および2つの搬送モジュールTMを有する半導体製造システム1を説明したが、半導体製造システム1は3以上の処理領域および3以上の搬送モジュールTMを備えた構成でもよい。この場合でも、上記の基板搬送方法と同様の判定を行うことで、基板の搬送効率の向上と、基板の載置精度の向上とを適切に両立できる。また例えば、半導体製造システム1は、各処理領域に複数のプロセスモジュールPMを有する構成を説明したが、1つのプロセスモジュールPMを有する構成でもよい。
半導体製造システム1は、2回目基板処理後にプロセスモジュールPMから搬出した各ウエハWに位置ずれが生じている場合、ロードロックモジュールLLMの各ステージ24に各ウエハWを載置する際に、1枚毎補正またはアベレージ補正を実施してもよい。
以上の実施形態で説明した本開示の技術的思想および効果について以下に記載する。
本開示の第1の態様は、複数の基板(ウエハW)を搬送する基板搬送方法であって、複数の基板を搬送する搬送ロボット32を備えた複数の搬送モジュールTMと、複数の搬送モジュールTMの間に設置されたパスモジュールPASMと、複数の搬送モジュールTMの各々に接続され、当該搬送モジュールTMにより搬送された複数の基板に基板処理を行う1以上のプロセスモジュールPMと、を備え、基板搬送方法は、搬送ロボット32を制御して、複数の搬送モジュールTMのうち一方の搬送モジュールTMからパスモジュールPASMを介して他方の搬送モジュールTMに接続されるプロセスモジュールPMに基板を搬送する場合において、パスモジュールPASMに複数の基板を搬入する際に、パスモジュールPASMの複数のステージ44に対して複数の基板の位置を1枚毎に補正して載置する1枚毎補正を実施するか、または複数のステージ44に対して複数の基板の位置の平均値をとって複数の基板を一括して載置するアベレージ補正を実施するかを判定する。
上記の基板搬送方法は、パスモジュールPASMを介して複数の搬送モジュールTMおよびプロセスモジュールPMに複数の基板(ウエハW)を搬送する際に、複数の基板の位置を1枚毎に補正する1枚毎補正を適切なタイミングで行うことができる。そのため、基板処理方法は、基板の搬送効率を向上させつつ、ステージ44、54に対する基板の載置精度を高めることができる。
また、1枚毎補正およびアベレージ補正の判定は、基板(ウエハW)を保持している搬送ロボット32がある搬送モジュールTMにおいて、プロセスモジュールPMが基板処理を終了するまでの残期間と、基板を保持している搬送ロボット32が1枚毎補正を行ってパスモジュールPASMに基板を載置する期間を含む当該搬送ロボット32の複数の動作にかかる期間を加算した加算期間と、を比較し、残期間が加算期間よりも短い場合に、基板を保持している搬送ロボット32による1枚毎補正に余裕がないと判定し、残期間が加算期間以上の場合に、基板を保持している搬送ロボット32による1枚毎補正に余裕があると判定する。これにより、基板搬送方法は、基板が存在する搬送モジュールTMの余裕を判定することが可能となり、判定した余裕に応じて1枚毎補正およびアベレージ補正を良好に判定することができる。
また、搬送ロボット32の複数の動作にかかる期間は、基板(ウエハW)を保持している搬送ロボット32が1枚毎補正を行ってパスモジュールPASMに基板を載置する期間と、パスモジュールPASMにある基板を別のモジュール(ロードロックモジュールLLM)に搬送する期間と、別のモジュールにある基板をプロセスモジュールPMに搬送する期間と、を含む。これにより、基板搬送方法は、基板を保持している搬送ロボット32がある搬送モジュールTMにおいて、搬送ロボット32が行う動作の期間を加味した判定を行うことが可能となり、搬送モジュールTMの余裕の判定を精度よく行うことができる。
また、基板(ウエハW)を保持している搬送ロボット32による1枚毎補正に余裕がないと判定した場合に、パスモジュールPASMに複数の基板を載置する際にアベレージ補正を行い、パスモジュールPASMを介して次に搬送される搬送モジュールTMにおいてプロセスモジュールPMの内部に複数の基板を載置する際に1枚毎補正を行うことを設定する。これにより、基板を保持している搬送ロボット32は、パスモジュールPASMに対して基板を短時間に載置することができる。そのため、この搬送モジュールTMは、次の動作に効率的に移行することが可能となる。
また、基板(ウエハW)を保持している搬送ロボット32による1枚毎補正に余裕があると判定した場合に、さらにパスモジュールPASMを介して次に搬送される搬送モジュールTMに接続される1以上のプロセスモジュールPMに空きがあるか否かを判定する。これにより、基板搬送方法は、基板の搬送時における1枚毎補正のタイミングを、次に搬送される搬送モジュールTMのプロセスモジュールPMの状況に応じて詳細に選択することが可能となる。
また、1以上のプロセスモジュールPMに空きがある場合に、パスモジュールPASMに複数の基板(ウエハW)を載置する際に1枚毎補正を行うことを設定する。これにより、基板処理方法は、次に搬送される搬送モジュールTMの前に、基板の位置ずれを補正することができ、その後のプロセスモジュールPMへの搬送時に基板を短時間かつ精度よく載置することができる。
また、1以上のプロセスモジュールPMに空きがない場合に、パスモジュールPASMを介して次に搬送される搬送モジュールTMに接続される1以上のプロセスモジュールPMの基板処理の再判定残期間と、次に搬送される搬送モジュールTMの複数の動作にかかる期間に、基板(ウエハW)を保持している搬送ロボット32が1枚毎補正を行ってパスモジュールPASMに基板を載置する期間を加算した再判定加算期間と、を比較し、再判定残期間が再判定加算期間よりも短い場合に、基板を保持している搬送ロボット32による1枚毎補正を判定し、再判定残期間が再判定加算期間以上の場合に、基板を保持している搬送ロボット32によるアベレージ補正を判定する。これにより、基板処理方法は、1枚毎補正を一層適切なタイミングで行うことができる。
また、次に搬送される搬送モジュールTMの複数の動作にかかる期間は、次に搬送される搬送モジュールTMの搬送ロボット32が保持している基板(ウエハW)をパスモジュールPASMに載置する期間と、パスモジュールPASMに載置された基板を次に搬送される搬送モジュールTMの搬送ロボット32が搬送する期間と、を含む。これにより、基板処理方法は、次に搬送される搬送モジュールTMの搬送ロボット32が行う動作の期間を加味した判定を行うことが可能となり、1枚毎補正を行うタイミングをより一層適切に設定することができる。
また、搬送ロボット32が複数の基板(ウエハW)を保持した状態で、プロセスモジュールPMから搬送モジュールTMに搬出する際に、搬送ロボット32に対する複数の基板の位置を検出し、複数の基板のうち少なくとも1つの基板の位置が所定以上ずれている場合に、1枚毎補正およびアベレージ補正の判定を行い、判定結果に基づき複数の基板の搬送を行う。これにより、基板処理方法は、搬送ロボット32による基板の位置ずれが発生している場合に、1枚毎補正またはアベレージ補正を直ちに判定して、基板を良好に搬送することができる。
また、本開示の別の態様は、複数の基板(ウエハW)を搬送する半導体製造システム1であって、複数の基板を搬送する搬送ロボット32を備えた複数の搬送モジュールTMと、複数の搬送モジュールTMの間に設置されたパスモジュールPASMと、複数の搬送モジュールTMの各々に接続され、当該搬送モジュールTMにより搬送された複数の基板に基板処理を行う1以上のプロセスモジュールPMと、搬送ロボット32を制御して、複数の搬送モジュールTMのうち一方の搬送モジュールTMからパスモジュールPASMを介して他方の搬送モジュールTMのプロセスモジュールPMに基板を搬送する制御装置80と、を備え、制御装置80は、パスモジュールPASMに複数の基板を搬入する際に、パスモジュールPASMの複数のステージ44に対して複数の基板の位置を1枚毎に補正して載置する1枚毎補正を実施するか、または複数のステージ44に対して複数の基板の位置の平均値をとって複数の基板を一括して載置するアベレージ補正を実施するかを判定する。この場合でも、半導体製造システム1は、基板の搬送効率を向上させつつ、ステージ44、54に対する基板の載置精度を高めることができる。
今回開示された実施形態に係る基板搬送方法および半導体製造システム1は、すべての点において例示であって制限的なものではない。実施形態は、添付の請求の範囲およびその主旨を逸脱することなく、様々な形態で変形および改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
1 半導体製造システム
32 搬送ロボット
44、54 ステージ
80 制御装置
PM プロセスモジュール
PASM パスモジュール
TM 搬送モジュール
W ウエハ
32 搬送ロボット
44、54 ステージ
80 制御装置
PM プロセスモジュール
PASM パスモジュール
TM 搬送モジュール
W ウエハ
Claims (10)
- 複数の基板を搬送する基板搬送方法であって、
複数の前記基板を搬送する搬送ロボットを備えた複数の搬送モジュールと、
複数の前記搬送モジュールの間に設置されたパスモジュールと、
複数の前記搬送モジュールの各々に接続され、当該搬送モジュールにより搬送された複数の前記基板に基板処理を行う1以上のプロセスモジュールと、を備え、
前記基板搬送方法は、
前記搬送ロボットを制御して、複数の前記搬送モジュールのうち一方の前記搬送モジュールから前記パスモジュールを介して他方の前記搬送モジュールに接続される前記プロセスモジュールに前記基板を搬送する場合において、
前記パスモジュールに複数の前記基板を搬入する際に、前記パスモジュールの複数のステージに対して複数の前記基板の位置を1枚毎に補正して載置する1枚毎補正を実施するか、または複数の前記ステージに対して複数の前記基板の位置の平均値をとって複数の前記基板を一括して載置するアベレージ補正を実施するかを判定する、
基板搬送方法。 - 前記1枚毎補正および前記アベレージ補正の判定は、
前記基板を保持している前記搬送ロボットがある前記搬送モジュールにおいて、前記プロセスモジュールが基板処理を終了するまでの残期間と、前記基板を保持している前記搬送ロボットが前記1枚毎補正を行って前記パスモジュールに前記基板を載置する期間を含む当該搬送ロボットの複数の動作にかかる期間を加算した加算期間と、を比較し、
前記残期間が前記加算期間よりも短い場合に、前記基板を保持している前記搬送ロボットによる前記1枚毎補正に余裕がないと判定し、
前記残期間が前記加算期間以上の場合に、前記基板を保持している前記搬送ロボットによる前記1枚毎補正に余裕があると判定する、
請求項1に記載の基板搬送方法。 - 前記搬送ロボットの複数の動作にかかる期間は、前記基板を保持している前記搬送ロボットが前記1枚毎補正を行って前記パスモジュールに前記基板を載置する期間と、前記パスモジュールにある前記基板を別のモジュールに搬送する期間と、前記別のモジュールにある前記基板を前記プロセスモジュールに搬送する期間と、を含む、
請求項2に記載の基板搬送方法。 - 前記基板を保持している前記搬送ロボットによる前記1枚毎補正に余裕がないと判定した場合に、前記パスモジュールに複数の前記基板を載置する際に前記アベレージ補正を行い、前記パスモジュールを介して次に搬送される前記搬送モジュールにおいて前記プロセスモジュールの内部に複数の前記基板を載置する際に前記1枚毎補正を行うことを設定する、
請求項2または3に記載の基板搬送方法。 - 前記基板を保持している前記搬送ロボットによる前記1枚毎補正に余裕があると判定した場合に、さらに前記パスモジュールを介して次に搬送される前記搬送モジュールに接続される1以上の前記プロセスモジュールに空きがあるか否かを判定する、
請求項2乃至4のいずれか1項に記載の基板搬送方法。 - 1以上の前記プロセスモジュールに空きがある場合に、前記パスモジュールに複数の前記基板を載置する際に前記1枚毎補正を行うことを設定する、
請求項5に記載の基板搬送方法。 - 1以上の前記プロセスモジュールに空きがない場合に、前記パスモジュールを介して次に搬送される前記搬送モジュールに接続される1以上の前記プロセスモジュールの基板処理の再判定残期間と、次に搬送される前記搬送モジュールの複数の動作にかかる期間に、前記基板を保持している前記搬送ロボットが前記1枚毎補正を行って前記パスモジュールに前記基板を載置する期間を加算した再判定加算期間と、を比較し、
前記再判定残期間が前記再判定加算期間よりも短い場合に、前記基板を保持している前記搬送ロボットによる前記1枚毎補正を判定し、
前記再判定残期間が前記再判定加算期間以上の場合に、前記基板を保持している前記搬送ロボットによる前記アベレージ補正を判定する、
請求項5または6に記載の基板搬送方法。 - 次に搬送される前記搬送モジュールの複数の動作にかかる期間は、次に搬送される前記搬送モジュールの前記搬送ロボットが保持している前記基板を前記パスモジュールに載置する期間と、前記パスモジュールに載置された前記基板を次に搬送される前記搬送モジュールの前記搬送ロボットが搬送する期間と、を含む、
請求項7に記載の基板搬送方法。 - 前記搬送ロボットが複数の前記基板を保持した状態で、前記プロセスモジュールから前記搬送モジュールに搬出する際に、前記搬送ロボットに対する複数の前記基板の位置を検出し、
複数の前記基板のうち少なくとも1つの前記基板の位置が所定以上ずれている場合に、前記1枚毎補正および前記アベレージ補正の判定を行い、判定結果に基づき複数の前記基板の搬送を行う、
請求項1乃至8のいずれか1項に記載の基板搬送方法。 - 複数の基板を搬送する半導体製造システムであって、
複数の前記基板を搬送する搬送ロボットを備えた複数の搬送モジュールと、
複数の前記搬送モジュールの間に設置されたパスモジュールと、
複数の前記搬送モジュールの各々に接続され、当該搬送モジュールにより搬送された複数の前記基板に基板処理を行う1以上のプロセスモジュールと、
前記搬送ロボットを制御して、複数の前記搬送モジュールのうち一方の前記搬送モジュールから前記パスモジュールを介して他方の前記搬送モジュールに接続される前記プロセスモジュールに前記基板を搬送する制御装置と、を備え、
前記制御装置は、
前記パスモジュールに複数の前記基板を搬入する際に、前記パスモジュールの複数のステージに対して複数の前記基板の位置を1枚毎に補正して載置する1枚毎補正を実施するか、または複数の前記ステージに対して複数の前記基板の位置の平均値をとって複数の前記基板を一括して載置するアベレージ補正を実施するかを判定する、
半導体製造システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022032880A JP2023128504A (ja) | 2022-03-03 | 2022-03-03 | 基板搬送方法、および半導体製造システム |
PCT/JP2023/006072 WO2023167043A1 (ja) | 2022-03-03 | 2023-02-20 | 基板搬送方法、および半導体製造システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022032880A JP2023128504A (ja) | 2022-03-03 | 2022-03-03 | 基板搬送方法、および半導体製造システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023128504A true JP2023128504A (ja) | 2023-09-14 |
Family
ID=87883540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022032880A Pending JP2023128504A (ja) | 2022-03-03 | 2022-03-03 | 基板搬送方法、および半導体製造システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2023128504A (ja) |
WO (1) | WO2023167043A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351751A (ja) * | 2005-06-15 | 2006-12-28 | Tokyo Electron Ltd | 基板処理装置及び基板処理方法 |
JP2016062909A (ja) * | 2014-09-12 | 2016-04-25 | キヤノン株式会社 | 基板搬送システム、基板搬送方法、リソグラフィ装置、および物品の製造方法 |
JP6463227B2 (ja) * | 2015-07-07 | 2019-01-30 | 東京エレクトロン株式会社 | 基板搬送方法 |
-
2022
- 2022-03-03 JP JP2022032880A patent/JP2023128504A/ja active Pending
-
2023
- 2023-02-20 WO PCT/JP2023/006072 patent/WO2023167043A1/ja unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023167043A1 (ja) | 2023-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9022046B2 (en) | Substrate processing apparatus and substrate processing method for successively processing a plurality of substrates | |
JP7158238B2 (ja) | 基板処理システム | |
CN110491798B (zh) | 基板处理装置 | |
JP5185054B2 (ja) | 基板搬送方法、制御プログラム及び記憶媒体 | |
WO2022202626A1 (ja) | 基板搬送方法 | |
TW202226338A (zh) | 基板處理裝置及基板處理方法 | |
JP7211142B2 (ja) | 基板処理装置及び基板処理方法 | |
WO2023167043A1 (ja) | 基板搬送方法、および半導体製造システム | |
KR100916141B1 (ko) | 얼라이너 챔버 및 그것을 구비한 멀티 챔버형 기판 처리 설비 | |
JP7199211B2 (ja) | 搬送検知方法及び基板処理装置 | |
WO2020100381A1 (ja) | 基板処理装置及び基板搬送方法 | |
US20230230862A1 (en) | Substrate transport method and substrate processing system | |
JP2023139986A (ja) | 基板処理システム及び基板搬送方法 | |
WO2023062739A1 (ja) | 基板搬送方法及び基板搬送装置 | |
KR102701148B1 (ko) | 기판 처리 시스템 | |
KR20090056874A (ko) | 웨이퍼 위치 보정 | |
US20230106927A1 (en) | Substrate processing apparatus and substrate processing method | |
US20220148857A1 (en) | Detection device, processing system, and transfer method | |
US20220324659A1 (en) | Method of teaching transfer device, and transfer system | |
JP2011138859A (ja) | 真空処理装置、および半導体デバイスの製造方法。 | |
JP2024057943A (ja) | 基板搬送システムの制御方法 | |
TW202431509A (zh) | 基板搬送裝置及基板搬送方法 | |
KR20230046208A (ko) | 기판 처리 시스템 및 반송 장치 교시 방법 | |
JP2005197543A (ja) | 基板処理装置 | |
TW202427658A (zh) | 基板搬送系統及基板位置調整方法 |