JP6517845B2 - スケジューラ、基板処理装置、及び基板搬送方法 - Google Patents

スケジューラ、基板処理装置、及び基板搬送方法 Download PDF

Info

Publication number
JP6517845B2
JP6517845B2 JP2017005729A JP2017005729A JP6517845B2 JP 6517845 B2 JP6517845 B2 JP 6517845B2 JP 2017005729 A JP2017005729 A JP 2017005729A JP 2017005729 A JP2017005729 A JP 2017005729A JP 6517845 B2 JP6517845 B2 JP 6517845B2
Authority
JP
Japan
Prior art keywords
substrate
unit
processing
graph network
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017005729A
Other languages
English (en)
Other versions
JP2018117000A5 (ja
JP2018117000A (ja
Inventor
宏司 野々部
宏司 野々部
隆 三ツ谷
隆 三ツ谷
竜也 小泉
竜也 小泉
邦夫 大石
邦夫 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2017005729A priority Critical patent/JP6517845B2/ja
Priority to KR1020170167286A priority patent/KR102168365B1/ko
Priority to TW107101114A priority patent/TWI718356B/zh
Priority to US15/868,753 priority patent/US10824135B2/en
Priority to CN201810040900.7A priority patent/CN108335997B/zh
Publication of JP2018117000A publication Critical patent/JP2018117000A/ja
Publication of JP2018117000A5 publication Critical patent/JP2018117000A5/ja
Application granted granted Critical
Publication of JP6517845B2 publication Critical patent/JP6517845B2/ja
Priority to US17/036,189 priority patent/US11099546B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form
    • G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form characterised by program execution, i.e. part program or machine function execution, e.g. selection of a program
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0468—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H10P72/0476—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0604—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0612—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H10P72/3304—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber characterised by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/34—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H10P72/3402—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/34—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H10P72/3411—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32252—Scheduling production, machining, job shop
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)
  • Robotics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Control Of Conveyors (AREA)

Description

本発明は、スケジューラ、基板処理装置、及び基板搬送方法に関する。
基板処理装置には種々の構成のものが存在する。例えば、一般に、複数枚の基板を収容する基板収納容器と、複数の搬送機と、複数の処理部を有する基板処理装置が知られている。この基板処理装置では、複数枚の基板が基板収納容器から装置内に順次投入され、複数の搬送機により複数の処理部間を搬送されて並列的に処理され、処理後の基板が基板収納容器に回収される。また、複数の基板収納容器を有し、これらを交換可能とした基板処理装置も知られている。このような基板処理装置では、処理済の基板が装填された基板収納容器を未処理の基板が装填された基板収納容器に適宜交換することによって、連続的に基板処理装置の運転を行うことができる。
上記の基板処理装置の一例として、例えば、バンプ形成、ＴＳＶ形成、再配線めっきを行うめっき処理装置が知られている。このような基板処理装置では、厳しいプロセス制約条件（あるプロセスが開始してから次のプロセスを開始するまでの所定のプロセス時間間隔）を満たしながら、高いスループットを実現することが求められる。この厳しい要求を満たすため、めっき処理装置の基板搬送制御には最適な基板の搬送計画を立てる様々なスケジューリング手法が考えられてきた。このスケジューリング手法として、シミュレーション法を用いて基板搬送スケジュールを計算する基板処理装置が知られている（特許文献１）。
特許第５６２０６８０号
シミュレーション法を用いて基板搬送スケジュールを計算する場合、良好なスループットを得るために、予め与えられた処理条件及び制約条件に基づいて、スケジューリングに関連する多数のパラメータの組み合わせについてそれぞれシミュレーション計算を行うので、計算量が膨大となり、基板処理装置としての実際の運用には適さないという問題がある。この解決策として、設計時点において想定されるプロセスレシピ条件に対してスループット値が最大となるようなパラメータ設定を検索して、最適と想定されるパラメータ範囲に絞りこむことが考えられる。実際の基板処理実行時にはこれらの各々のパラメータに対して基板搬送シミュレーションを行い、スループットの評価値を計測し、その中から最大スループット値となるパラメータを選択する。このように、数多く存在するパラメータ群の中から最適と想定されるパラメータ範囲を事前に絞り込むことで、実際の運用時におけるシミュレーション計算時間を短縮させ、基板の処理開始に支障が出ないようにする必要がある。
しかしながら、装置に搭載したときのシミュレーション計算時間が実運用に支障のない計算時間に収まる範囲で、かつ最適と想定されるパラメータ範囲を予め用意するためには、長時間（例えば５時間）の事前の計算処理が必要となる。また、事前に用意された最適と想定されるパラメータ範囲は、想定されるプロセスレシピ条件に基づいて決定されたものであるので、想定されるプロセスレシピ以外の条件が与えられた場合や基板処理装置が故障等の非定常状態にある場合には、良好なスループットを達成することができないとい
う問題がある。
本発明は上述の点に鑑みてなされたものである。その目的は、基板搬送スケジュールのための計算量及び計算時間を削減し、あらゆる条件において良好なスループットを得ることである。
本発明の一形態によれば、基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置の前記制御部に内蔵され、基板搬送スケジュールを計算するスケジューラが提供される。このスケジューラは、前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行うモデル化部と、前記最長経路長に基づいて前記基板搬送スケジュールを計算する計算部と、を有する。
この一形態によれば、基板搬送スケジュールが、グラフ・ネットワーク理論を用いてモデル化された各ノードへの最長経路長に基づいて計算される。したがって、従来多くの計算時間を要していたパラメータ範囲の絞りこみのための事前の計算処理を行うことなく、基板搬送スケジュールを計算することができるので、計算量及び計算時間を低減することができる。また、最適なスループットを得るためのパラメータ（処理条件）を予め制限する必要もないので、想定されるプロセスレシピ以外の条件が与えられた場合でも良好なスループットを達成し得る基板搬送スケジュールを計算することができる。
本発明の一形態において、前記基板処理部は、基板ホルダに保持された前記基板にめっき処理するめっき処理部を有する。前記搬送部は、前記基板を収容する基板収納容器と前記基板を前記基板ホルダに対して着脱するフィキシングステーションとの間で基板を搬送する前段搬送部と、前記フィキシングステーションと前記めっき処理部との間で基板を搬送する後段搬送部とを有する。前記基板処理装置は、前記前段搬送部を含む装置前段部と、前記めっき処理部及び前記後段搬送部を含む装置後段部とを有する。前記モデル化部は、前記装置前段部及び前記装置後段部の処理条件、処理時間、及び制約条件をそれぞれモデル化し、前記装置前段部における前段側グラフ・ネットワークと、前記装置後段部における後段側グラフ・ネットワークとを別々に作成する。前記スケジューラは、さらに、前記前段側グラフ・ネットワークと、前記後段側グラフ・ネットワークとを結合する処理を行い、各ノードへの最長経路長の計算を行う結合部を有する。前記計算部は、前記結合部で算出された前記各ノードへの最長経路長を元に、前記基板搬送スケジュールを計算する。
この一形態によれば、装置前段部及び装置後段部の処理条件、処理時間、及び制約条件をそれぞれモデル化し、装置前段部における前段側グラフ・ネットワークと、装置後段部における後段側グラフ・ネットワークとを別々に作成した後、それぞれのネットワークを結合する処理を行う。装置前段部と装置後段部のネットワークをエッジで結合するノード数はネットワーク全体のノード数に比較して少ないため、装置全体のグラフ・ネットワークをまとめて計算する場合に比べて、計算が単純化され、計算量及び計算時間を削減することができる。
本発明の一形態において、スケジューラは、指定された前記基板の処理枚数を任意の枚数のミニバッチに分割する。前記モデル化部は、前記ミニバッチ分の前記前段側グラフ・ネットワークと、前記ミニバッチ分の前記後段側グラフ・ネットワークを作成する。前記結合部は、前記ミニバッチ分の前記前段側グラフ・ネットワークと、前記ミニバッチ分の前記後段側グラフ・ネットワークとを結合する。スケジューラは、指定された処理枚数分
まで前記ミニバッチ分の前記前段側グラフ・ネットワークと前記ミニバッチ分の前記後段側グラフ・ネットワークとの作成及び結合を繰り返す。
この一形態によれば、指定された全処理枚数について、前段部と後段部のグラフ・ネットワークを作成した後に結合する場合に比べ、結合時の計算処理を低減することができる。また、処理条件によってミニバッチの枚数を任意に変えることで、計算時間の短い条件を選ぶことができる。
本発明の一形態において、前記基板処理装置が非定常状態に移行したか否かを検知する検知部を有し、前記モデル化部は、前記基板処理装置が非定常状態に移行したことを前記検知部が検知したとき、前記非定常状態における前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行い、前記計算部は、前記非定常状態における前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算するように構成される。
この一形態によれば、基板処理装置が非定常状態に移行したときであっても、非定常状態における各ノードへの最長経路長に基づいて基板搬送スケジュールを計算するので、非定常状態において適切な基板搬送スケジュールを計算することができる。
本発明の一形態において、前記非定常状態は、前記基板処理装置の故障時の状態、基板ホルダのメンテナンス時の状態、又はアノードホルダのメンテナンス時の状態を含む。
この一形態によれば、基板処理装置の故障のような突発的な非定常状態における適切な基板搬送スケジュールを計算することができる。また、基板ホルダ及びアノードホルダは、長時間使用されることにより洗浄や点検が必要になる場合があり、基板処理装置から取り出されて、もしくは基板処理装置内で定期的にメンテナンス（洗浄又は点検）される。この一形態によれば、メンテナンスのような定期的に発生する非定常状態においても、適切な基板搬送スケジュールを計算することができる。
本発明の一形態によれば、上記いずれかのスケジューラを内蔵する前記制御部を備えた、基板処理装置が提供される。この基板処理装置において、前記制御部は、計算された前記基板搬送スケジュールに基づいて前記搬送部を制御するように構成される。
この一形態によれば、計算された基板搬送スケジュールに基づいて、基板を適切に搬送することができる。
本発明の一形態によれば、基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置を用いた前記基板搬送方法が提供される。この基板搬送方法は、前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行うモデル化工程と、前記最長経路長に基づいて基板搬送スケジュールを計算する計算工程と、前記基板搬送スケジュールに基づいて前記基板を搬送する工程と、を有する。
この一形態によれば、基板搬送スケジュールが、グラフ・ネットワーク理論を用いてモデル化された各ノードへの最長経路長に基づいて計算される。したがって、従来多くの計算時間を要していたパラメータ範囲の絞りこみのための事前の計算処理を行うことなく、基板搬送スケジュールを計算することができるので、計算量及び計算時間を低減すること
ができる。また、最適なスループットを得るためのパラメータ（処理条件）を予め制限する必要もないので、想定されるプロセスレシピ以外の条件が与えられた場合でも良好なスループットを達成し得る基板搬送スケジュールを計算することができる。
本発明の一形態において、前記基板処理部は、基板ホルダに保持された前記基板にめっき処理するめっき処理部を有し、前記搬送部は、前記基板を収容する基板収納容器と前記基板を前記基板ホルダに対して着脱するフィキシングステーションとの間で基板を搬送する前段搬送部と、前記フィキシングステーションと前記めっき処理部との間で基板を搬送する後段搬送部とを有し、前記基板処理装置は、前記前段搬送部を含む装置前段部と、前記めっき処理部及び前記後段搬送部を含む装置後段部とを有する。前記モデル化工程は、前記装置前段部及び前記装置後段部の処理条件、処理時間、及び制約条件をそれぞれモデル化し、前記装置前段部における前段側グラフ・ネットワークと、前記装置後段部における後段側グラフ・ネットワークとを別々に作成する。前記基板搬送方法は、さらに、前記前段側グラフ・ネットワークと、前記後段側グラフ・ネットワークとを結合する処理を行い、各ノードへの最長経路長の計算を行う結合工程を有する。前記計算工程は、前記結合工程で算出された前記最長経路長に基づいて基板搬送スケジュールを計算する。
この一形態によれば、装置前段部及び装置後段部の処理条件、処理時間、及び制約条件をそれぞれモデル化し、装置前段部における前段側グラフ・ネットワークと、装置後段部における後段側グラフ・ネットワークとを別々に計算し、その後それぞれのネットワークを結合する。前段部と後段部のネットワークをエッジで結合するノードはネットワーク全体のノード数に比較して少ないため、装置全体の基板搬送スケジュールを計算する場合に比べて、計算が単純化され、計算量及び計算時間を削減することができる。
本発明の一形態において、基板搬送方法は、指定された前記基板の処理枚数を任意の枚数のミニバッチに分割する工程を有し、前記モデル化工程は、前記ミニバッチ分の前記前段側グラフ・ネットワークと、前記ミニバッチ分の前記後段側グラフ・ネットワークを作成し、前記結合工程は、前記ミニバッチ分の前記前段側グラフ・ネットワークと、前記ミニバッチ分の前記後段側グラフ・ネットワークとを結合し、前記基板搬送方法は、さらに、指定された処理枚数分まで前記ミニバッチ分の前記前段側グラフ・ネットワークと前記ミニバッチ分の前記後段側グラフ・ネットワークとの作成及び結合を繰り返す工程を有する。
この一形態によれば、指定された全処理枚数について、前段部と後段部のグラフ・ネットワークを作成した後に結合する場合に比べ、結合時の計算処理を低減することができる。また、処理条件によってミニバッチの枚数を任意に変えることで、計算時間の短い条件を選ぶことができる。
本発明の一形態において、前記基板処理装置が非定常状態に移行したか否かを検知する工程を有し、前記モデル化工程は、前記基板処理装置が非定常状態に移行したことを検知したとき、前記非定常状態における前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、前記各ノードへの最長経路長の計算を行う工程を含み、前記計算工程は、前記非定常状態の前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算する工程を含む。
この一形態によれば、基板処理装置が非定常状態に移行したときであっても、その処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールを計算するので、非定常状態において適切な基板搬送スケジュールを計算することができる。
本発明の一つによれば、基板搬送スケジュールのための計算量及び計算時間を削減することができる。
本発明の実施形態に係るめっき処理装置の構成例を示す模式図である。 制御部の構成の一例を示すブロック図である。 図２に示した基板搬送制御スケジューラのブロック図である。 図３に示したモデル化部によりモデル化されたグラフ・ネットワークの一例を示す図である。 各ノードへの最長経路長を付記した図４に示したグラフ・ネットワーク図である。 図５に示したグラフ・ネットワーク図に、搬送機の競合を避けるためのエッジを追加した図である。 各ノードへの最長経路長を付記した図６に示したグラフ・ネットワーク図である。 基板搬送スケジュールの一部を示す図である。 基板搬送制御スケジューラに設定されるロードロボットの搬送処理時間の一例を示す図である。 基板搬送制御スケジューラに設定される搬送機の搬送処理時間の一例を示す図である。 基板搬送制御スケジューラに設定される搬送機の搬送処理時間の一例を示す図である。 基板搬送制御スケジューラに設定される制約条件の一例を示す図である。 基板搬送制御スケジューラに設定される全体レシピの一例を示す図である。 基板搬送制御スケジューラに設定されるプロセスレシピの一例を示す図である。 本実施形態に係る基板処理方法を示すフロー図である。 ステップＳ１０５のサブルーチンを示すフロー図である。 ステップＳ２０２のサブルーチンを示すフロー図である。 ステップＳ２０３のサブルーチンを示すフロー図である。
以下、本発明の実施形態について図面を参照して説明する。以下で説明する図面において、同一の又は相当する構成要素には、同一の符号を付して重複した説明を省略する。本実施形態では、基板処理装置として半導体基板にめっき処理を行うめっき装置を例に説明するが、本発明に係る基板処理装置はこれに限らず、例えば、ガラス基板に対してＬＣＤ製造用の処理を行う基板処理装置等、各種の基板処理装置に適用できる。
図１は、本発明の実施形態に係るめっき処理装置の構成例を示す模式図である。本めっき処理装置１０は、ロードポート１１、ロードロボット１２、アライナ１３、スピンリンスドライヤ（ＳＲＤ）１４、フィキシングステーション１５ａ，１５ｂ、複数のストッカ１６を備えた基板ホルダ貯留領域２５、前水洗槽１７、前処理槽１８、水洗槽１９、粗乾燥槽（ブロー槽）２０、水洗槽２１、複数のめっき槽２２を備えためっき領域２６（めっき処理部の一例に相当する）、２台の搬送機２３，２４を有する。スピンリンスドライヤ１４、前水洗槽１７、前処理槽１８、水洗槽１９、ブロー槽２０、水洗槽２１、及びめっき槽２２は、基板に所定の処理を行う基板処理部として機能する。また、ロードロボット１２及び搬送機２３，２４は、基板を搬送する搬送部として機能する。
図１において、矢印Ａは基板のロード移送行程を、矢印Ｂは基板のアンロードの移送行程を示す。ロードポート１１には複数枚の未処理基板及び複数枚の処理済基板を収納した基板収納容器（ＦＯＵＰ：Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）が載置されるようになっている。
このめっき処理装置１０において、ロードロボット１２はロードポート１１に載置された基板収納容器から未処理の基板を取り出し、アライナ１３に載置する。アライナ１３は、ノッチ、オリフラ（オリエンテーションフラット）等を基準に基板の位置決めを行う。次にロードロボット１２は基板をフィキシングステーション１５ａ，１５ｂに移送し、フィキシングステーション１５ａ，１５ｂは、ストッカ１６から取り出した基板ホルダに基板を装着する。このめっき処理装置１０は、２台のフィキシングステーション１５ａ，１５ｂでそれぞれの基板ホルダに基板を装着し、２つの基板ホルダを１組として搬送するように構成される。基板ホルダに装着された基板は搬送機２３により、前水洗槽１７に移送され前水洗槽１７で前水洗処理された後、前処理槽１８に移送される。前処理槽１８で前処理された基板は、更に水洗槽１９に移送され、水洗槽１９で水洗処理される。
水洗槽１９で水洗処理された基板は、搬送機２４でめっき領域２６のいずれかのめっき槽２２に移送され、めっき液に浸漬される。ここでめっき処理が施され基板に金属膜が形成される。金属膜が形成された基板は搬送機２４により水洗槽２１に移送され、水洗槽２１で水洗処理される。続いて、基板は、搬送機２４によりブロー槽２０に移送されて粗乾燥処理を施された後、搬送機２３によりフィキシングステーション１５ａ、１５ｂに移送され、基板ホルダから取り外される。基板ホルダから取り外された基板は、ロードロボット１２でスピンリンスドライヤ１４に移送され、洗浄・乾燥処理を施された後、ロードポート１１に載置されている基板収納容器の所定位置に収納される。
本実施形態に係るめっき処理装置１０は、便宜上、ロードポート１１とフィキシングステーション１５ａ，１５ｂとの間で基板を搬送するロードロボット１２（前段搬送部の一例に相当する）を含む装置前段部と、フィキシングステーション１５ａ，１５ｂとめっき領域２６との間で基板を搬送する搬送機２３，２４（後段搬送部の一例に相当する）を含む装置後段部とに分けられる。本実施形態に係るめっき処理装置１０においては、後述するように、装置前段部における前段側グラフ・ネットワークと、装置後段部における後段側グラフ・ネットワークとを別々に計算する。
続いて、図１に示しためっき処理装置１０を制御する制御部について説明する。図２は、制御部の構成の一例を示すブロック図である。図１に示したロードロボット１２、搬送機２３、及び搬送機２４による矢印Ａに示す基板のロード移送行程の搬送制御、及び矢印Ｂに示す基板のアンロードの移送行程の搬送制御は、制御部の制御により行われる。
めっき処理装置１０の制御部は、装置コンピュータ３０と装置制御コントローラ３２を有する。装置コンピュータ３０は、主に計算やデータ処理等を行い、装置制御コントローラ３２は主に図１に示しためっき処理装置１０の各部を制御するように構成される。本実施形態では、装置コンピュータ３０と装置制御コントローラ３２とが別々に構成されるが、これに限らず、これらを一体の制御部として構成してもよい。
装置コンピュータ３０は、図示しない表示部に操作画面を表示させる操作画面アプリケーション３１と、基板搬送制御スケジュールを生成するための基板搬送制御スケジューラ４０と、を有する。装置コンピュータ３０は、この他、操作画面アプリケーション３１及び基板搬送制御スケジューラ４０を実現するために必要なＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、メモリ、ハードディスク等のハードウェアを有する。
装置制御コントローラ３２は、装置コンピュータ３０とネットワーク接続されており、装置コンピュータ３０から、基板搬送制御スケジューラ４０が生成した基板搬送制御スケジュールを受信するように構成される。装置制御コントローラ３２は、図１に示した搬送部及び基板処理部を含む動作機器５０と、入出力インターフェースを介して通信可能に接続される。装置制御コントローラ３２は、装置コンピュータ３０から受信した基板搬送制御スケジュールに従って、動作機器５０を制御する。
図３は、図２に示した基板搬送制御スケジューラ４０のブロック図である。図示のように、基板搬送制御スケジューラ４０は、モデル化部４１と、計算部４２と、検知部４３と、結合部４４とを有する。本実施形態に係る基板搬送制御スケジューラ４０は、基板搬送スケジュールを計算するために、後述するグラフ・ネットワーク理論を用いて、めっき処理装置１０の処理条件、処理時間、及び制約条件をノード及びエッジにモデル化する。ここで処理条件とは、処理の種類及び順序、並びに処理の優先度等を含む。処理時間とは、各プロセスの開始時間、搬送開始時間、プロセスに要する時間、及び搬送に要する時間等を含む。また、制約条件とは、ある処理の開始から次の処理を開始するまでにかかる時間を制約する条件等をいう。なお、スケジューラとは、外部から信号情報を受信し、これに基づいて基板搬送スケジュールを計算する一連の演算処理を行うためのソフトウェアが記録された記憶媒体を少なくとも有する演算処理装置のことをいう。なお、このスケジューラは、処理時間、制約条件、及びプロセスレシピ（処理条件）等のデータ情報を記憶するための記憶部をさらに有するようにし、この記憶部に保存された情報を参照しながら、上記の演算処理を行うように構成される。
モデル化部４１は、めっき処理装置１０の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジで表されるグラフ・ネットワークにモデル化し、各ノードへの最長経路長の計算を行う。計算部４２は、モデル化された各ノードへの最長経路長に基づいて基板搬送スケジュールを計算する。検知部４３は、図２に示した装置制御コントローラ３２からの信号を受信し、めっき処理装置１０が非定常状態に移行したか否かを検知する。ここで、非定常状態とは、例えば、めっき処理装置１０の故障時の状態、基板ホルダのメンテナンス時の状態、又はアノードホルダのメンテナンス時の状態等を含む。
また、本実施形態では、結合部４４は、装置前段部における前段側グラフ・ネットワークと、装置後段部における後段側グラフ・ネットワークとを別々に計算し、前段側グラフ・ネットワークと後段側グラフ・ネットワークとを結合して、めっき処理装置１０全体に係るグラフ・ネットワークを計算する。
次に、図３に示した基板搬送制御スケジューラ４０により基板搬送スケジュールを計算する具体例について説明する。図４は、図３に示したモデル化部４１によりモデル化されたグラフ・ネットワークの一例を示す図である。このグラフ・ネットワークは、説明のために簡素化されたものである。
このグラフ・ネットワークをモデル化するための前提を以下の通りとした。即ち、処理対象となる基板を保持した基板ホルダは２つ使用される。ここでは、それぞれの基板ホルダを第１基板ホルダ（Ｗａｆｅｒ Ｈｏｌｄｅｒ １）と第２基板ホルダ（Ｗａｆｅｒ Ｈｏｌｄｅｒ ２）と呼ぶ。この例におけるめっき処理装置１０は、４つのユニットＡ、ユニットＢ、ユニットＣ、ユニットＤを有し、２つ基板ホルダはそれぞれ別のユニットＡに収納された状態から処理が開始される。ユニットＢ，Ｃについては、基板ホルダは１つしか存在できない。基板ホルダの各々には、図４においてノードとなる処理Ａ−Ｄが実施される。基板ホルダの各々に実施される処理Ａ−Ｄの考えられる順番はプロセスレシピに
基づいて予め定められており、この順番は、図４に示されるエッジｅ１−ｅ１６の矢印で示される。処理Ａは、ユニットＡからの基板ホルダの取り出し処理である。処理Ｂは、ユニットＢからの基板ホルダの取り出し処理である。処理Ｃは、ユニットＣからの基板ホルダの取り出し処理である。処理Ａ，Ｂ，Ｃについてはそれぞれ、基板ホルダの取り出し、次のユニットへの移動、次のユニットへの収納の一連の処理を連続して実行するものとする。処理Ｄは、ユニットＤへの基板ホルダの収納処理である。処理Ａ−Ｃの取り出し処理時間は、それぞれ５秒とする。処理Ｄは、終了処理であり、取り出し処理時間は０である。基板ホルダの各々は、一つの搬送機により一つずつ搬送される。例えば、ユニットＢとユニットＣ間の搬送機の移動時間は３秒とする。ユニットＢ間、及びユニットＣ間の搬送機の移動時間は１秒とする。ユニットＢに収納された基板ホルダには、１５秒間の処理が行われ、ユニットＣに収納された基板ホルダには、１０秒間の処理が行われる。また、制約条件として、処理Ａが開始されてから処理Ｂが開始されるまでの時間を４０秒以内、処理Ｂが開始されてから処理Ｃが開始されるまでの時間を６０秒等とする。これらの前提条件の一覧を以下の表１に示す。
Figure 0006517845
図４に示すように、第１基板ホルダに関して処理Ａから処理Ｂへの所要時間は、ユニットＡからの取り出し処理時間である５秒と、ユニットＡからユニットＢへの搬送機の移動時間の５秒と、ユニットＢへの収納処理時間の５秒と、ユニットＢでのレシピ処理時間の１５秒とで、３０秒となる。よってエッジｅ１は３０秒となる。また、ユニットＡ，Ｂ間の処理の制約条件である４０秒が、エッジｅ４となる。ここでの制約条件は負数で表される。ユニットＢ，Ｃ間、ユニットＣ，Ｄ間についても同様である。第１基板ホルダに関して、処理Ｂから処理Ｃへの所要時間は、ユニットＢからの取り出し処理時間である５秒と、ユニットＢからユニットＣへの搬送機の移動時間３秒と、ユニットＣにおける収納処理時間である５秒と、ユニットＣでのレシピ処理時間の１０秒であり、エッジｅ２は２３秒となる。
続いて、第１基板ホルダに関して処理Ｃから処理Ｄへの所要時間は、ユニットＣからの取り出し処理時間である５秒と、ユニットＣからユニットＤへの搬送機の移動時間の２秒と、ユニットＤへの収納処理時間の５秒で、１２秒となる。よってエッジｅ３は１２秒となる。第２基板ホルダに関して、処理Ａ−Ｄまでのそれぞれの所要時間は、第１基板ホル
ダと同様である。
第１基板ホルダの処理Ｂから第２基板ホルダの処理Ａへ移行する場合、第２基板ホルダが処理Ａ（ユニットＡから取り出し、ユニットＢへ移動、収納）を開始するためには、ユニットＢが空いている必要がある。このため、まず第１基板ホルダの処理Ｂが実行される必要がある。すなわちユニットＢからの取出し時間の５秒と、ユニットＢからユニットＣへの移動時間の３秒と、ユニットＣへの収納処理時間の５秒が必要となる。また、処理Ｂの最後はユニットＣで行われ、処理ＡがユニットＡで行われるので、搬送機がユニットＣからユニットＡへ移動する時間の７秒が必要となる。したがって、第１基板ホルダの処理Ｂから第２基板ホルダの処理Ａへの所要時間は、２０秒となる。よってエッジｅ１３は２０秒となる。エッジｅ１４についても同様に算出され、１６秒となる。エッジｅ１５はユニットＤのレシピ処理時間は０秒なので、ユニットＤからユニットＣまでの移動時間の２秒となる。
以上のようにして図３に示したモデル化部４１によって生成されたグラフ・ネットワーク図において、各ノードへの最長経路長を算出する。ここで、モデル化部４１は、最長経路長を算出するために、最短経路問題解決手法を用いる。具体的には、モデル化部４１は、各エッジの所要時間の値を正負反転し、ベルマン・フォード法等の公知の最短経路問題解決手法により、各ノードへの最短経路を算出する。ここでは、例えば第１基板ホルダの処理Ａから第１基板ホルダの処理Ｃへの最短経路は、第１基板ホルダの処理Ａ、第１基板ホルダの処理Ｂ、第１基板ホルダの処理Ｃを順次実施する場合が最短経路（値が最小）となり、その所要時間の値は「−５３」となる。モデル化部４１は、このようにして各ノードへの最短経路長の値を計算し、その値を再度正負反転する。この値が、各ノードへの最長経路長を示す値となる。この値は、各処理の実行可能な最速の処理開始時刻を示す。なお、ベルマン・フォード法の他、例えばダイクストラ法等を用いて、各ノードへの最長経路長を計算してもよい。
図５は、各ノードへの最長経路長を付記した図４に示したグラフ・ネットワーク図である。ここで、第１基板ホルダの処理Ｃの開始時刻５３秒と、第２基板ホルダの処理Ａの開始時刻５０秒について確認する。開始時刻の早い第２基板ホルダの処理Ａを開始すると、取出し処理の５秒と、ユニットＡからユニットＢへの移動処理の５秒と、ユニットＢへの収納処理の５秒が経過するまでは搬送機が使用できないため、第１基板ホルダの処理Ｃは実行できない。加えて、処理Ａの最後のユニットＢから処理Ｃの開始位置のユニットＣまでの移動時間の３秒を経過しないと第１基板ホルダの処理Ｃは開始できない。このように搬送機の競合を避けるため、図６に示すように新たに、例えばエッジｅ１６を追加する必要がある。このエッジｅ１６は上記から１８秒となる。図７はエッジｅ１６を加えた後で再度各ノードへの最長経路長を計算し、更新したグラフ・ネットワーク図である。なお、このエッジｅ１６に相当するエッジの向きは逆でも構わず、その場合、エッジ長は２０秒となる。
グラフ・ネットワーク図において、エッジの追加によって長さが正の閉路が生成される場合、実行不可能（制約条件を守れない）となるため、追加したエッジを削除し、別のエッジを追加する必要がある。図７の例では、第１基板ホルダの処理Ｂと、第２基板ホルダの処理Ａと、第１基板ホルダの処理Ｃの間で閉路が存在するが、長さの合計は２０＋１８−６０＝−２２となるので問題はない。
図７に示す各ノードへの最長経路長は、各処理の実行可能な最速の処理開始時刻を示す。したがって、最長経路長の値が示す時刻に各処理を実行すれば、スループットが高い基板搬送処理を行うことができる。
計算部４２は、図７に示す最長経路長の値に基づいて、各基板ホルダを搬送するタイムテーブル、即ち基板搬送スケジュールを作成する。図８は、基板搬送スケジュールの一部を示す図である。基板搬送制御スケジューラ４０は、このようにして作成された基板搬送スケジュールを、図２に示した装置制御コントローラ３２に送信する。装置制御コントローラ３２は、この基板搬送スケジュールに基づいて、基板処理部及び搬送部を制御する。
このように、本実施形態に係る基板搬送制御スケジューラ４０によれば、基板搬送スケジュールが、グラフ・ネットワーク理論を用いてモデル化されたノード及びエッジに関して、各ノードへの最長経路長に基づいて計算される。したがって、パラメータ範囲の絞りこみのための事前の計算処理を行うことなく、基板搬送スケジュールを計算することができるので、計算量及び計算時間を低減することができる。また、最適なスループットを得るためのパラメータ（処理条件）を制限する必要もないので、想定されるプロセスレシピ以外の条件が与えられた場合でも良好なスループットを達成し得る基板搬送スケジュールを計算することができる。
次に、基板搬送制御スケジューラ４０に設定される、めっき処理装置１０の処理条件、処理時間、及び制約条件の具体例について説明する。図９は、基板搬送制御スケジューラ４０に設定されるロードロボット１２の搬送処理時間の一例を示す図である。この図には、一の基板収納容器（ＦＯＵＰ１）、他の基板収納容器（ＦＯＵＰ２）、及びスピンリンスドライヤ１４等の間で、ロードロボット１２が基板を搬送するために要する時間（秒）が例示される。例えば、ＦＯＵＰ１からＦＯＵＰ２にロードロボット１２が基板を搬送するには、１秒の処理時間を要する。図９に示すそれぞれの所要時間として、予め測定された値が基板搬送制御スケジューラ４０に設定される。
図１０は、基板搬送制御スケジューラ４０に設定される搬送機２３の搬送処理時間の一例を示す図であり、図１１は、基板搬送制御スケジューラ４０に設定される搬送機２４の搬送処理時間の一例を示す図である。図１０には、フィキシングステーション１５ａ，１５ｂ、前処理槽１８（Ｐｒｅｗｅｔ）、水洗槽１９（Ｐｒｅｓｏａｋ）、及びブロー槽２０（Ｂｌｏｗ）等の間で、搬送機２３が基板を搬送するために要する時間（秒）が示される。また、図１１には、ブロー槽２０、一のめっき槽２２、及び他のめっき槽２２等の間で、搬送機２４が基板を搬送するために要する時間（秒）が示される。図９ないし図１１に示す各搬送部の移動所要時間は、処理時間として予め基板搬送制御スケジューラ４０に設定される。
続いて、基板搬送制御スケジューラ４０に設定される制約条件について説明する。図１２は、基板搬送制御スケジューラ４０に設定される制約条件の一例を示す図である。図示のように、この例では、前処理槽１８（Ｐｒｅｗｅｔ）、水洗槽１９（Ｐｒｅｓｏａｋ）、一のめっき槽２２（Ｐｌａｔｉｎｇ Ａ）、及び他のめっき槽２２（Ｐｌａｔｉｎｇ Ｂ）等の制約条件（秒）が示される。図１２に示す制約条件に従えば、例えば、搬送機２３は、前処理が終了してから３０秒以内に前処理槽１８に収納された基板を取り出さなくてはならない。
次に、基板搬送制御スケジューラ４０に設定されるプロセスレシピ及びプロセス処理時間について説明する。図１３は、基板搬送制御スケジューラ４０に設定される全体レシピの一例を示す図である。図１３に示すように、基板搬送制御スケジューラ４０には、複数のプロセスレシピが設定される。図示の例では、レシピＩＤ「ＡＢＣ」と「ＸＹＺ」が設定されている。それぞれのレシピＩＤにおいては、ユニットレシピを選択することができる。図示の例ではレシピＩＤ「ＡＢＣ」において、前処理槽１８（Ｐｒｅｗｅｔ）における処理、他のめっき槽２２（Ｐｌａｔｉｎｇ Ｂ）における処理、ブロー槽２０（Ｂｌｏｗ）における処理、及びスピンリンスドライヤ１４（ＳＲＤ）における処理が、通常条件
（ＳＴＤ：Ｓｔａｎｄａｒｄ）で行われるように設定されている。また、レシピＩＤ「ＸＹＺ」では、図示の各処理が試験条件（ＴＥＳＴ）で行われるように設定されている。
図１４は、基板搬送制御スケジューラ４０に設定されるプロセスレシピの一例を示す図である。図１４に示すように、前処理槽１８（Ｐｒｅｗｅｔ）、水洗槽１９（Ｐｒｅｓｏａｋ）、一のめっき槽２２（Ｐｌａｔｉｎｇ Ａ）、他のめっき槽２２（Ｐｌａｔｉｎｇ
Ｂ）、ブロー槽２０（Ｂｌｏｗ）、及びスピンリンスドライヤ１４（ＳＲＤ）における、通常条件（ＳＴＤ）と試験条件（ＴＥＳＴ）の処理時間がそれぞれ設定される。図１３に示した通常条件と試験条件は、図１４に示された処理時間に従う。
次に、本実施形態に係るめっき処理装置１０による基板処理方法について説明する。図１５は、本実施形態に係る基板処理方法を示すフロー図である。図１５に示すように、まず、オペレータは、めっき処理装置１０の装置コンピュータ３０が有する図示しない入力部を介して、図９から図１１に示した基板の搬送処理時間と、図１２に示した制約条件をめっき処理装置１０に設定する（ステップＳ１０１、ステップＳ１０２）。後述する非定常状態における処理時間及び制約条件は、故障の種類など非定常状態の状況に応じて、あらかじめめっき処理装置１０に規定されている。
続いて、新規ロット処理の命令、即ち新たな基板処理の命令があったか否かを判定する（ステップＳ１０３）。新規ロット処理の命令があったとき（ステップＳ１０３、ＹＥＳ）、図１３に示したプロセスレシピ（処理条件）のいずれかが選択され、処理が開始される（ステップＳ１０４）。なお、このプロセスレシピの選択は、オペレータが装置コンピュータ３０の入力部を介して入力してもよいし、装置コンピュータ３０とネットワーク接続された図示しないホストコンピュータから入力してもよい。
次に、基板搬送制御スケジューラ４０の計算部４２は、基板搬送スケジュールを計算する（ステップＳ１０５）。ステップＳ１０５の詳細なプロセスは後述する。ステップＳ１０５によって基板搬送スケジュール、即ちタイムテーブルが決定されると、装置制御コントローラ３２は、基板処理を実行する（ステップＳ１０６）。
基板処理の実行中に、めっき処理装置１０が非定常状態に移行したか否かを検知部４３が検知する（ステップＳ１０７）。ここで、非定常状態とは、めっき処理装置１０の故障時の状態、基板ホルダのメンテナンス時の状態、又はアノードホルダのメンテナンス時の状態等を含む。めっき処理装置１０では、例えばめっき槽２２の整流器等が突発的に故障することがあり、この場合めっき槽２２の一つが使用不可になる。また、基板ホルダ及びアノードホルダは、長時間使用されることにより洗浄や点検が必要になる場合があり、めっき処理装置１０から取り出されて、もしくは基板処理装置内で定期的にメンテナンス（洗浄又は点検）される。この場合、使用可能な基板ホルダ及び基板ホルダの数が変更され、めっき処理装置１０のスループットに影響が出る。そこで、めっき処理装置１０が非定常状態に移行したと判定した場合（ステップＳ１０７、ＹＥＳ）、ステップＳ１０５に戻り、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールを再び計算する。
めっき処理装置１０が非定常状態に移行していないと判定した場合（ステップＳ１０７、ＮＯ）、新規ロット内の全ての基板が処理されたか否かが判定される（ステップＳ１０８）。処理されるべき基板が残っている場合は（ステップＳ１０８、ＮＯ）、ステップＳ１０７に戻り、めっき処理装置１０が非定常状態に移行したか否かが検知される。新規ロット内の全ての基板が処理されると（ステップＳ１０８、ＹＥＳ）、新規ロットの処理を終了する（Ｓ１０９）。
図１５に示したステップＳ１０５の基板搬送スケジュールの具体的な計算手順について説明する。図１６は、ステップＳ１０５のサブルーチンを示すフロー図である。図示のように、基板搬送スケジュールを計算するためには、まず、図９ないし図１１及び図１４に示した処理時間、図１２に示した制約条件、及び図１３に示したプロセスレシピ（処理条件）等のデータを基板搬送制御スケジューラ４０に取り込む（ステップＳ２０１）。なお、図１５のステップＳ１０７においてめっき処理装置１０が非定常状態に移行したことが検知された場合には、ステップＳ２０１においては、非定常状態のめっき処理装置１０の処理条件、処理時間、及び制約条件等のデータが基板搬送制御スケジューラ４０に取り込まれる。
続いて、基板搬送制御スケジューラ４０は、まず指定された基板の処理枚数をｎ枚毎（ｎは１以上の任意の数字）のいくつかのミニバッチに分割する（ステップＳ２０２）。その後、基板搬送制御スケジューラ４０は、装置前段部のグラフ・ネットワークを計算する（ステップＳ２０３）。その後、基板搬送制御スケジューラ４０は、装置後段部のグラフ・ネットワークを計算する（ステップＳ２０４）。
結合部４４は、ステップＳ２０３で計算した装置前段部のグラフ・ネットワークと、ステップＳ２０４で計算した装置後段部のグラフ・ネットワークとを関係するノード間に対してエッジを追加することにより、装置全体としてのグラフ・ネットワークとして結合する（ステップＳ２０５）。次に、全ての指定処理枚数について計算が終了したか確認し、指定処理枚数に達していない場合（ステップＳ２０６、ＮＯ）、次のｎ枚分を追加し（ステップＳ２０７）、ステップＳ２０３の処理に戻る。指定処理枚数に達した場合（ステップＳ２０６、ＹＥＳ）、計算部４２は、この装置全体のグラフ・ネットワークの各ノードへの最長経路長に基づいて基板搬送スケジュールを計算し、基板搬送タイムテーブルとして、図２に示した装置制御コントローラ３２に送信する（ステップＳ２０８）。装置制御コントローラ３２は、この基板搬送タイムテーブルに基づいて、基板を搬送するように、めっき処理装置１０の搬送部を制御する。
続いて、図１６に示したステップＳ２０３の装置前段部の基板搬送スケジュールの具体的な計算手順について説明する。図１７は、ステップＳ２０３のサブルーチンを示すフロ
ー図である。図示のように、装置前段部の基板搬送スケジュールを計算するためには、まず、装置前段部に関連する処理時間、制約条件、及びプロセスレシピ（処理条件）等のデータを基板搬送制御スケジューラ４０に取り込む（ステップＳ３０１）。取り込んだこれらのデータから、装置前段部の搬送順序が作成される（ステップＳ３０２）。この搬送順序は、特にプロセスレシピ（処理条件）に基づいて作成される。
続いて、モデル化部４１が、処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、図４に示したような各基板ホルダに対応するグラフ・ネットワークを生成する（ステップＳ３０３）。図１６に示したステップＳ２０２で与えられたミニバッチ処理数の基板ホルダについてのグラフ・ネットワークが追加生成されると（ステップＳ３０４、Ｙｅｓ）、生成されたグラフ・ネットワークに基づいて、各ノードへの最長経路長を算出する（ステップＳ３０５）。
次に、図１８に示したステップＳ２０４の装置後段部の基板搬送スケジュールの具体的な計算手順について説明する。図１８は、ステップＳ２０４のサブルーチンを示すフロー図である。図示のように、装置後段部の基板搬送スケジュールを計算するためには、まず、装置後段部に関連する処理時間、制約条件、及びプロセスレシピ（処理条件）等のデータを基板搬送制御スケジューラ４０が取得する（ステップＳ４０１）。取り込んだこれらのデータから、装置後段部の搬送順序が作成される（ステップ４０２）。この搬送順序は、特にプロセスレシピ（処理条件）に基づいて作成される。
続いて、モデル化部４１が、処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、図４に示したような各基板ホルダに対応するグラフ・ネットワークを生成する（ステップＳ４０３）。図１６に示したステップＳ２０２で与えられたミニバッチ処理数の基板ホルダについてのグラフ・ネットワークが追加生成されると（ステップＳ４０４、Ｙｅｓ）、生成されたグラフ・ネットワークに基づいて、各ノードへの最長経路長を算出する（ステップＳ４０５）。
図１６で説明したように、本実施形態では、装置前段部及び装置後段部の処理条件、処理時間、及び制約条件をそれぞれモデル化し、装置前段部における前段側基板搬送スケジュールと、装置後段部における後段側基板搬送スケジュールとを別々に計算する。このため、装置全体の基板搬送スケジュールを計算する場合に比べて、計算が単純化され、計算量及び計算時間を削減することができる。なお、装置前段部と装置後段部とをまとめて一度に基板搬送スケジュールを計算してもよい。
また、本実施形態によれば、図１５に示したように、めっき処理装置１０が非定常状態に移行したときであっても、その処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールを計算するので、非定常状態において適切な基板搬送スケジュールを計算することができる。具体的には、めっき処理装置１０の故障のような突発的な非定常状態において適切な基板搬送スケジュールを計算することができる。また、基板ホルダ及びアノードホルダのメンテナンスのような定期的に発生する非定常状態においても、適切な基板搬送スケジュールを計算することができる。
以上、本発明の実施形態について説明したが、上述した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることはもちろんである。また、上述した課題の少なくとも一部を解決できる範囲、または、効果の少なくとも一部を奏する範囲において、特許請求の範囲及び明細書に記載された各構成要素の任意の組み合わせ、又は省略が可能である。
１０…めっき処理装置
１１…ロードポート
１２…ロードロボット
１４…スピンリンスドライヤ
１５ａ、１５ｂ…フィキシングステーション
２３…搬送機
２４…搬送機
２６…めっき領域
３０…装置コンピュータ
３１…操作画面アプリケーション
３２…装置制御コントローラ
４０…基板搬送制御スケジューラ
４１…モデル化部
４２…計算部
４３…検知部
４４…判定部
４５…パラメータ調整部

Claims (9)

  1. 基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置の前記制御部に内蔵され、基板搬送スケジュールを計算するスケジューラであって、
    前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行うモデル化部と、
    前記最長経路長に基づいて前記基板搬送スケジュールを計算する計算部と、を有し、
    前記基板処理部は、基板ホルダに保持された前記基板にめっき処理するめっき処理部を有し、
    前記搬送部は、前記基板を収容する基板収納容器と前記基板を前記基板ホルダに対して着脱するフィキシングステーションとの間で基板を搬送する前段搬送部と、前記フィキシングステーションと前記めっき処理部との間で基板を搬送する後段搬送部とを有し、
    前記基板処理装置は、前記前段搬送部を含む装置前段部と、前記めっき処理部及び前記後段搬送部を含む装置後段部とを有し、
    前記モデル化部は、前記装置前段部及び前記装置後段部の処理条件、処理時間、及び制約条件をそれぞれモデル化し、前記装置前段部における前段側グラフ・ネットワークと、前記装置後段部における後段側グラフ・ネットワークとを別々に作成し、
    前記スケジューラは、さらに、前記前段側グラフ・ネットワークと、前記後段側グラフ・ネットワークとを結合する処理を行い、各ノードへの最長経路長の計算を行う結合部を有し、
    前記計算部は、前記結合部で算出された前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算する、スケジューラ。
  2. 請求項１に記載されたスケジューラにおいて、
    指定された前記基板の処理枚数を任意の枚数のミニバッチに分割し、
    前記モデル化部は、前記ミニバッチ分の前記前段側グラフ・ネットワークと、前記ミニ
    バッチ分の前記後段側グラフ・ネットワークを作成し、
    前記結合部は、前記ミニバッチ分の前記前段側グラフ・ネットワークと、前記ミニバッチ分の前記後段側グラフ・ネットワークとを結合し、
    指定された処理枚数分まで前記ミニバッチ分の前記前段側グラフ・ネットワークと前記ミニバッチ分の前記後段側グラフ・ネットワークとの作成及び結合を繰り返す、スケジューラ。
  3. 請求項１又は２に記載されたスケジューラにおいて、
    前記基板処理装置が非定常状態に移行したか否かを検知する検知部を有し、
    前記モデル化部は、前記基板処理装置が非定常状態に移行したことを前記検知部が検知したとき、前記非定常状態における前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行い、
    前記計算部は、前記非定常状態における前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算するように構成される、スケジューラ。
  4. 請求項３に記載されたスケジューラにおいて、
    前記非定常状態は、前記基板処理装置の故障時の状態、基板ホルダのメンテナンス時の状態、又はアノードホルダのメンテナンス時の状態を含む、スケジューラ。
  5. 請求項１から４のいずれか一項に記載されたスケジューラを内蔵する前記制御部を備えた、基板処理装置であって、
    前記制御部は、計算された前記基板搬送スケジュールに基づいて前記搬送部を制御するように構成される、基板処理装置。
  6. 基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置を用いた基板搬送方法であって、
    前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行うモデル化工程と、
    前記最長経路長に基づいて基板搬送スケジュールを計算する計算工程と、
    前記基板搬送スケジュールに基づいて前記基板を搬送する工程と、を有し、
    前記基板処理部は、基板ホルダに保持された前記基板にめっき処理するめっき処理部を有し、
    前記搬送部は、前記基板を収容する基板収納容器と前記基板を前記基板ホルダに対して着脱するフィキシングステーションとの間で基板を搬送する前段搬送部と、前記フィキシングステーションと前記めっき処理部との間で基板を搬送する後段搬送部とを有し、
    前記基板処理装置は、前記前段搬送部を含む装置前段部と、前記めっき処理部及び前記後段搬送部を含む装置後段部とを有し、
    前記モデル化工程は、前記装置前段部及び前記装置後段部の処理条件、処理時間、及び制約条件をそれぞれモデル化し、前記装置前段部における前段側グラフ・ネットワークと、前記装置後段部における後段側グラフ・ネットワークとを別々に作成し、
    前記基板搬送方法は、さらに、前記前段側グラフ・ネットワークと、前記後段側グラフ・ネットワークとを結合する処理を行い、各ノードへの最長経路長の計算を行う結合工程を有し、
    前記計算工程は、前記結合工程で算出された前記最長経路長に基づいて基板搬送スケジュールを計算する、基板搬送方法。
  7. 請求項６に記載された基板搬送方法において、
    指定された前記基板の処理枚数を任意の枚数のミニバッチに分割する工程を有し、
    前記モデル化工程は、前記ミニバッチ分の前記前段側グラフ・ネットワークと、前記ミニバッチ分の前記後段側グラフ・ネットワークを作成し、
    前記結合工程は、前記ミニバッチ分の前記前段側グラフ・ネットワークと、前記ミニバッチ分の前記後段側グラフ・ネットワークとを結合し、
    前記基板搬送方法は、さらに、指定された処理枚数分まで前記ミニバッチ分の前記前段側グラフ・ネットワークと前記ミニバッチ分の前記後段側グラフ・ネットワークとの作成及び結合を繰り返す工程を有する、基板搬送方法。
  8. 請求項６又は７に記載された基板搬送方法において、
    前記基板処理装置が非定常状態に移行したか否かを検知する工程を有し、
    前記モデル化工程は、前記基板処理装置が非定常状態に移行したことを検知したとき、前記非定常状態における前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、前記各ノードへの最長経路長の計算を行う工程を含み、
    前記計算工程は、前記非定常状態の前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算する工程を含む、基板搬送方法。
  9. 請求項８に記載された基板搬送方法において、
    前記非定常状態は、前記基板処理装置の故障時の状態、前記基板ホルダのメンテナンス時の状態、又はアノードホルダのメンテナンス時の状態を含む、基板搬送方法。
JP2017005729A 2017-01-17 2017-01-17 スケジューラ、基板処理装置、及び基板搬送方法 Active JP6517845B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017005729A JP6517845B2 (ja) 2017-01-17 2017-01-17 スケジューラ、基板処理装置、及び基板搬送方法
KR1020170167286A KR102168365B1 (ko) 2017-01-17 2017-12-07 스케줄러, 기판 처리 장치 및 기판 반송 방법
US15/868,753 US10824135B2 (en) 2017-01-17 2018-01-11 Scheduler, substrate processing apparatus, and substrate conveyance method
TW107101114A TWI718356B (zh) 2017-01-17 2018-01-11 排程器、基板處理裝置、以及基板搬運方法
CN201810040900.7A CN108335997B (zh) 2017-01-17 2018-01-16 调度器、基板处理装置以及基板搬运方法
US17/036,189 US11099546B2 (en) 2017-01-17 2020-09-29 Scheduler, substrate processing apparatus, and substrate conveyance method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005729A JP6517845B2 (ja) 2017-01-17 2017-01-17 スケジューラ、基板処理装置、及び基板搬送方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019079417A Division JP6697107B2 (ja) 2019-04-18 2019-04-18 スケジューラ、基板処理装置、及び基板搬送方法

Publications (3)

Publication Number Publication Date
JP2018117000A JP2018117000A (ja) 2018-07-26
JP2018117000A5 JP2018117000A5 (ja) 2018-12-13
JP6517845B2 true JP6517845B2 (ja) 2019-05-22

Family

ID=62841434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005729A Active JP6517845B2 (ja) 2017-01-17 2017-01-17 スケジューラ、基板処理装置、及び基板搬送方法

Country Status (5)

Country Link
US (2) US10824135B2 (ja)
JP (1) JP6517845B2 (ja)
KR (1) KR102168365B1 (ja)
CN (1) CN108335997B (ja)
TW (1) TWI718356B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102363113B1 (ko) * 2018-03-01 2022-02-15 가부시키가이샤 에바라 세이사꾸쇼 스케줄러, 기판 처리 장치, 및 기판 반송 방법
CN109742041B (zh) * 2019-01-07 2020-11-24 成都中电熊猫显示科技有限公司 基板传送的控制方法及设备
US12287624B2 (en) 2020-07-27 2025-04-29 Applied Materials, Inc. Time constraint management at a manufacturing system
JP7311553B2 (ja) * 2021-03-29 2023-07-19 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP7324811B2 (ja) 2021-09-22 2023-08-10 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5442306A (en) 1977-09-09 1979-04-04 Osaka Shinku Kiki Seisakusho Strong flange joint device in vacuum melting furnace
JPH1031504A (ja) * 1996-07-15 1998-02-03 Oji Paper Co Ltd 最適生産スケジュールの自動作成方法および最適生産スケジュール作成装置
JP3684056B2 (ja) * 1996-11-15 2005-08-17 株式会社日立国際電気 半導体製造装置の基板搬送制御方法
US6418356B1 (en) * 1998-12-31 2002-07-09 Silicon Valley Group, Inc. Method and apparatus for resolving conflicts in a substrate processing system
EP1255294A4 (en) * 2000-01-17 2009-01-21 Ebara Corp SEMI-SLIDE TRANSPORT CONTROL APPARATUS AND METHOD OF TRANSPORTING SEMICONDUCTED DISCS
JP2003086563A (ja) * 2001-09-11 2003-03-20 Dainippon Screen Mfg Co Ltd 基板処理装置のスケジュール作成方法及びそのプログラム
US7099277B2 (en) * 2002-02-20 2006-08-29 Mitsubishi Electric Research Laboratories, Inc. Dynamic optimal path selection in multiple communications networks
JP3928962B2 (ja) * 2003-08-21 2007-06-13 株式会社日立製作所 通信型車両ナビゲーションシステムのサーバ装置及び車載端末装置
KR100831108B1 (ko) * 2003-12-24 2008-05-20 신닛뽄세이테쯔 카부시키카이샤 생산·물류 스케줄 작성 장치 및 방법, 생산·물류 프로세스제어 장치 및 방법, 컴퓨터 프로그램, 및 컴퓨터 판독가능한 기록 매체
US9166906B2 (en) * 2008-12-15 2015-10-20 Intergraph Corporation Routing method in asymmetric networks
US8483861B2 (en) * 2009-08-31 2013-07-09 Applied Materials, Inc. Scheduling modeling system for adaptive, automated data collection and performance analysis of manufacturing system for optimal scheduling
US8655472B2 (en) 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
JP5620680B2 (ja) * 2010-01-12 2014-11-05 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板処理装置の運転方法
JP5415356B2 (ja) * 2010-05-19 2014-02-12 株式会社荏原製作所 基板処理装置の基板搬送方法、スケジューラ、及び基板処理装置の運転制御装置
JP5375661B2 (ja) * 2010-02-24 2013-12-25 富士通株式会社 経路割当装置および経路割当方法
JP5939210B2 (ja) * 2013-06-20 2016-06-22 Ｊｆｅスチール株式会社 スケジューリング方法及びスケジューリング装置
JP2015060566A (ja) 2013-09-20 2015-03-30 株式会社東芝 作業計画スケジューリング装置およびその方法
JP6501601B2 (ja) * 2014-05-20 2019-04-17 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理プログラム
EP3298555A1 (en) * 2015-05-19 2018-03-28 Fleetmatics Ireland Limited System and method for accelerating route search
WO2018180099A1 (ja) * 2017-03-29 2018-10-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板移載ユニット及び基板処理装置及び半導体装置の製造方法
US11062930B2 (en) * 2017-04-06 2021-07-13 Tokyo Electron Limited Substrate processing device and substrate conveying method
KR102363113B1 (ko) * 2018-03-01 2022-02-15 가부시키가이샤 에바라 세이사꾸쇼 스케줄러, 기판 처리 장치, 및 기판 반송 방법
JP7247743B2 (ja) * 2019-05-20 2023-03-29 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Also Published As

Publication number Publication date
TW201833998A (zh) 2018-09-16
CN108335997B (zh) 2023-05-09
TWI718356B (zh) 2021-02-11
US20180203434A1 (en) 2018-07-19
CN108335997A (zh) 2018-07-27
KR20180084616A (ko) 2018-07-25
US10824135B2 (en) 2020-11-03
US11099546B2 (en) 2021-08-24
KR102168365B1 (ko) 2020-10-22
JP2018117000A (ja) 2018-07-26
US20210011462A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
JP6517845B2 (ja) スケジューラ、基板処理装置、及び基板搬送方法
JP5392190B2 (ja) 基板処理システム及び基板処理方法
US7567851B2 (en) Method and system for dynamically changing the transport sequencing in a cluster tool
JP6995072B2 (ja) スケジューラ、基板処理装置、及び基板搬送方法
JP6789384B2 (ja) 基板処理装置および基板搬送方法
JP5867473B2 (ja) 塗布、現像装置、塗布、現像装置の運転方法及び記憶媒体
JP6697107B2 (ja) スケジューラ、基板処理装置、及び基板搬送方法
KR102888084B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP6949511B2 (ja) 基板処理システムおよび基板処理装置
KR101187844B1 (ko) 작은 랏 크기 리소그래피 베이
JP2009076495A (ja) 真空処理装置
KR101031340B1 (ko) 트레이 이송 방법 및 이를 적용한 테스트 핸들러
TW202137380A (zh) 基板處理裝置及基板處理方法
TW202341239A (zh) 用於識別就鍍覆裝置的處理量（ｔｈｒｏｕｇｈｐｕｔ）進行限制的要素的方法及電腦程式
TW202445653A (zh) 基板搬送方法、基板處理裝置及程式
TW202534211A (zh) 基板處理裝置、基板處理裝置的控制方法、儲存程式的記憶媒體
JP2011211218A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
US6620636B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
WO2022102475A1 (ja) 基板処理装置及び基板処理方法
JP2006351906A (ja) 半導体基板格納装置及び半導体基板搬送方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181031

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190418

R150 Certificate of patent or registration of utility model

Ref document number: 6517845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250