JP6501601B2 - 基板処理装置、基板処理方法及び基板処理プログラム - Google Patents
基板処理装置、基板処理方法及び基板処理プログラム Download PDFInfo
- Publication number
- JP6501601B2 JP6501601B2 JP2015087044A JP2015087044A JP6501601B2 JP 6501601 B2 JP6501601 B2 JP 6501601B2 JP 2015087044 A JP2015087044 A JP 2015087044A JP 2015087044 A JP2015087044 A JP 2015087044A JP 6501601 B2 JP6501601 B2 JP 6501601B2
- Authority
- JP
- Japan
- Prior art keywords
- recipe
- processing
- substrate
- partial
- processing procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 226
- 239000000758 substrate Substances 0.000 title claims description 159
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 287
- 230000008569 process Effects 0.000 claims description 188
- 238000005530 etching Methods 0.000 description 39
- 230000008859 change Effects 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000004140 cleaning Methods 0.000 description 17
- 238000012938 design process Methods 0.000 description 15
- 238000003379 elimination reaction Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 230000003068 static effect Effects 0.000 description 11
- 238000012546 transfer Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 230000008030 elimination Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 235000011194 food seasoning agent Nutrition 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32926—Software, data control or modelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、基板処理装置、基板処理方法及び基板処理プログラムに関する。
基板処理装置は、プロセスレシピに設定した処理手順に従い基板を処理する。プロセスレシピに設定した処理手順には、基板を処理する際の圧力等のプロセス条件の設定、処理のシーケンス及び処理のタイミングが設定される（例えば、特許文献１を参照）。基板処理装置にて実行される各種の基板の処理に対しては、一つの処理に一つのプロセスレシピが作成される。
しかしながら、一つのプロセスレシピに基板を処理するための前工程、基板処理工程及び後工程の処理手順のすべてを設定すると、前工程及び後工程の処理手順は複数のプロセスに共通して使用できるにもかかわらず、プロセスレシピ毎に設定値の入力や変更を行わなければならない。このため、レシピの入力時や変更時の作業者の負担が大きく、ミスが生じやすい。
例えば、後工程の一つである基板の除電処理のプロセス条件は、基板処理装置のハードウェア構成に依存して変更が生じる。よって、基板処理装置のハードウェア構成が変更された場合、変更後の装置構成に応じて複数のプロセスレシピのすべての除電処理の設定値を変更する必要が生じ、変更に手間がかかり作業者の負担が大きい。
これに対して、装置パラメータを設定することによってその装置パラメータが適用される基板処理装置で実行されるすべての基板の処理に前記装置パラメータの値を反映することができる。しかし、装置パラメータは同じ基板処理装置で実行されるすべての基板の処理に一律に適用されるため、同じ基板処理装置で実行される複数の異なるプロセスに対して、異なるプロセス条件を設定することは困難である。
上記課題に対して、一側面では、プロセスレシピの設定、変更及び管理を容易にすることを目的とする。
上記課題を解決するために、一の態様によれば、プロセスレシピに設定された処理手順に従い基板の処理を制御する制御部を備える基板処理装置であって、前記プロセスレシピは、前記処理手順を機能別に分けてユニット化した複数の部分レシピにリンクし、前記制御部は、リンクした前記複数の部分レシピに設定された処理手順に従い基板の処理を制御する、基板処理装置が提供される。
一の態様によれば、プロセスレシピの設定、変更及び管理を容易にすることができる。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［基板処理装置の全体構成例］
まず、本発明の一実施形態に係る基板処理装置１の全体構成の一例について、図１を参照しながら説明する。図１は、一実施形態に係る基板処理装置１の全体構成の一例を示す。
まず、本発明の一実施形態に係る基板処理装置１の全体構成の一例について、図１を参照しながら説明する。図１は、一実施形態に係る基板処理装置１の全体構成の一例を示す。
基板処理装置１は、筒形状のチャンバＣを有している。チャンバＣは、たとえば、表面が陽極酸化処理されたアルミニウムにより構成されている。チャンバＣの内部には、基板Ｗを載置する載置台としても機能する下部電極１００が設けられている。下部電極１００は、絶縁材１０５を介して設けられた支持体１１０により支持されている。
チャンバＣの天井部には、上部電極５０が設けられている。上部電極５０は、チャンバＣの天井部に配置された絶縁材５５によりチャンバＣに対して電気的に分離されている。高周波電源６５は、整合回路６０を介して上部電極５０に接続されている。なお、高周波電源６５は、上部電極５０に接続される替わりに下部電極１００に接続されてもよい。また、二つの高周波電源が上部電極と下部電極とに接続されてもよい。二つの高周波電源が共に下部電極に接続されてもよい。整合回路６０は、マッチングボックス７０内に設けられている。マッチングボックス７０は、整合回路６０の接地筐体となっている。
処理ガス供給部８０は、ガス供給路７５を介して上部電極５０に接続されている。処理ガス供給部８０から出力された所望のガスは、ガス供給路７５及び上部電極５０内を通り、複数のガス噴射孔９５からチャンバＣの内部に供給される。このようにして、上部電極５０は、ガスシャワーヘッドとしても機能する。上部電極５０には、温度センサ８５が設けられている。温度センサ８５は、チャンバＣの内部の温度を検出する。
チャンバＣの底面部中央の開口にはベローズ１５が取り付けられている。ベローズ１５は昇降プレート２０に固定されている。昇降プレート２０は、昇降によって基板Ｗが載置される高さを調整する。下部電極１００と昇降プレート２０との間には、導電路２５を介してインピーダンス調整部３０が接続されている。
チャンバＣの内部は、排気装置３５によって所望の真空度まで減圧される。基板Ｗは、ゲートバルブ４０からチャンバＣの内部に搬入される。チャンバＣの内部には、ガスが供給されるとともに高周波電力が印加され、これによりガスから生成されたプラズマの作用により基板Ｗに所望のエッチングが施される。
制御部２００は、ＣＰＵ(Central Processing Unit)２０５、ＨＤＤ(Hard Disk Drive)２１０、ＲＯＭ(Read Only Memory)２１５及びＲＡＭ(Random Access Memory)２２０を有する。ＣＰＵ２０５、ＨＤＤ２１０、ＲＯＭ２１５及びＲＡＭ２２０は、バスＢを介して互いに接続されている。制御部２００は、プロセスレシピに設定した処理手順に従い、基板Ｗに所定の処理を施す。
プロセスレシピは、ＨＤＤ２１０又はＲＡＭ２２０に格納されている。プロセスレシピには、基板の処理手順としてプロセス条件、処理のシーケンス及び処理のタイミングが設定されている。プロセス条件には、プロセス時間、チャンバＣの内部の温度（上部電極温度、処理室の側壁温度）、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量等の設定値が設定される。例えば、制御部２００は、レシピの設定温度と検出温度とを比較してチャンバＣの内部の温度を調整する。実際の制御はＣＰＵ２０５によって実行される。ＣＰＵ２０５は、プロセスレシピに従い基板Ｗにエッチング処理等の処理を行う。なお、制御部２００の機能は、ソフトウエアにより実現されてもよく、ハードウエアにより実現されてもよい。以上、本実施形態に係る基板処理装置１の全体構成について説明した。
［プロセスレシピの構成例］
次に、本実施形態に係るプロセスレシピの構成の一例について、図２を参照しながら説明する。図２の右側には、本実施形態に係るプロセスレシピの構成の一例が示されている。図２の左側には、一つの基板の処理に対して一つのプロセスレシピが作成されている。ファイルＦ０内のプロセスレシピに基板を処理するためのメインプロセスのステップ条件及び後工程の除電処理Ｔ１、Ｔ２のすべての処理手順が設定されている例を示している。
次に、本実施形態に係るプロセスレシピの構成の一例について、図２を参照しながら説明する。図２の右側には、本実施形態に係るプロセスレシピの構成の一例が示されている。図２の左側には、一つの基板の処理に対して一つのプロセスレシピが作成されている。ファイルＦ０内のプロセスレシピに基板を処理するためのメインプロセスのステップ条件及び後工程の除電処理Ｔ１、Ｔ２のすべての処理手順が設定されている例を示している。
ファイルＦ０では、プロセスレシピにステップ条件及び除電処理Ｔ１、Ｔ２のすべての処理手順を設定している。このため、除電処理Ｔ１、Ｔ２のような共通処理に対する設定値の変更についてもプロセスレシピ毎に行う必要があり変更箇所が多くなって作業者の負担が大きい。また、設定変更時の入力ミスが生じやすい。
これに対して、本実施形態は、一つのプロセスレシピに設定されていた処理手順を機能別に分けてユニット化する。本実施形態では、ユニット化された各レシピを「部分レシピ」という。図２の右側には、処理手順を機能別に分けてユニット化した複数の部分レシピの一例として、プロセス条件レシピ、Ｔ１レシピ及びＴ２レシピの部分レシピが示されている。
本実施形態のファイルＦ１内のプロセスレシピは、プロセス条件レシピ、Ｔ１レシピ及びＴ２レシピの各部分レシピにリンクする。プロセスレシピは、プロセス条件レシピ→Ｔ１レシピ及びＴ２レシピの順に処理手順が実行されるようにプロセス条件レシピ、Ｔ１レシピ及びＴ２レシピにリンクを張る。これにより、制御部２００によって、プロセス条件レシピに設定された処理手順とＴ１レシピ及びＴ２レシピに設定された処理手順とが順に参照され、基板Ｗに所定の処理が施される。
なお、プロセス条件レシピは、基板の処理に固有の処理手順を設定した部分レシピの一例である。Ｔ１レシピ及びＴ２レシピは、基板の処理に共通の処理手順を設定した部分レシピの一例である。
固有の処理手順を設定した部分レシピは、エッチング処理や成膜処理等の基板の処理に固有のプロセス条件、処理のシーケンス及び処理のタイミングを設定したレシピである。固有のプロセス条件には、エッチングガスの種類と流量、チャンバＣの内部の圧力及びチャンバＣの内部の温度等が挙げられる。
共通の処理手順を設定した部分レシピは、エッチング等の基板の処理（メインプロセス）の前工程や後工程におけるプロセス条件、処理のシーケンス及び処理のタイミングを設定したレシピである。前工程の一例としては、基板を処理する前にチャンバ内のコンディションを整えるシーズニングや基板を載置台に吸着する吸着処理が挙げられる。後工程の一例としては、基板を載置台から剥離するための除電処理やチャンバＣの内部を洗浄するクリーニング処理が挙げられる。
例えば、図３は、後工程の一例である除電処理Ｔ１、Ｔ２のレシピ（Ｔ１レシピ、Ｔ２レシピ）の一例を示す。図３には、レシピ設定項目に対するＴ１設定値（Ｔ１レシピ）及びＴ２設定値(Ｔ２レシピ）が示されている。図３では、チャンバ圧力及び上部ＲＦ、下部ＲＦの高周波電力の各項目のＴ１、Ｔ２設定値を示し、それ以外のＴ１，Ｔ２設定値は便宜上省略している。
除電処理のシーケンスの一例を図４に示す。図４の左側はＴ１（裏面真空引き）除電処理の制御例を示し、図４の右側はＴ２（チャックＯＦＦ）除電処理の制御例を示す。
例えば、図４の左側に示すＴ１除電処理の制御例のステップＳ７の圧力制御開始のタイミングでＴ１レシピに設定されたＴ１圧力が設定され、ステップＳ８、Ｓ９のタイミングでＴ１レシピに設定されたＴ１下部電力、Ｔ１上部電力が設定される。また、図４の右側に示すＴ２除電処理の制御例のステップＳ２３、Ｓ２４のタイミングでＴ２レシピに設定されたＴ２下部電力、Ｔ２上部電力が設定される。
このように、本実施形態にかかるプロセスレシピの作成では、共通の処理手順を設定した除電処理のＴ１レシピ及びＴ２レシピは、固有の処理手順を設定したプロセス条件レシピ（部分レシピ）とは別の部分レシピであり、それぞれ個別に管理される。これにより、共通の処理手順を設定したＴ１レシピ又はＴ２レシピの設定値に変更が生じた場合、Ｔ１レシピ又はＴ２レシピの設定値を変更すればよい。これにより、レシピの設定や変更時に作業者の入力の手間が減り、入力ミスを低減することができる。これにより、プロセスレシピの設定、変更及び管理を容易にすることができる。
このように本実施形態のプロセスレシピは、基板の処理に固有の処理手順を設定したプロセス条件レシピと、基板の処理に共通の処理手順を設定したＴ１レシピ及びＴ２レシピとにリンクする。これにより、制御部２００は、複数の部分レシピを組み合わせてプロセスレシピの処理手順を実行することができる。例えば、本実施形態にかかるプロセスレシピでは、部分レシピの一部又は全部の置き換え、部分レシピの一部の削除、部分レシピの組み合わせの変更等により柔軟な処理手順の組み換えや部分レシピの再利用が可能になる。これにより、プロセスレシピの作成や、プロセスレシピの設定の変更を効率よく行うことができる。特に、本実施形態にかかるプロセスレシピは、レシピ間で共通する処理がユニット化されているため、共通処理の部分レシピを一単位として管理することができる。これにより、共通する処理がユニット化されている部分レシピを変更するだけで、その部分レシピを参照する複数のプロセスレシピに対してその変更を適用することができる。これにより、レシピの設定や設定の変更の作業を効率的に行うことができる。
［基板の処理例］
次に、本実施形態に係る基板の処理の一例について図５を参照しながら説明する。図５は、本実施形態に係る基板の処理の一例を示すフローチャートを示す。基板がチャンバＣの内部に搬入されると、制御部２００は、図示しない静電チャックの電極に直流電圧を印加し、基板を載置台（下部電極１００）に静電吸着させる処理を実行する（ステップＳ１２）。次に、制御部２００は、基板にエッチング等の所定の処理を実行する（ステップＳ１４）。次に、制御部２００は、静電チャックの電極にステップＳ１２にて印加した直流電圧と正負が逆の直流電圧を印加して除電し、基板を載置台から離脱させる（ステップＳ１６）。制御部２００は、基板をチャンバＣから搬出させた後、チャンバＣの内部をクリーニングする処理を実行し（ステップＳ１８）、本処理を終了する。
次に、本実施形態に係る基板の処理の一例について図５を参照しながら説明する。図５は、本実施形態に係る基板の処理の一例を示すフローチャートを示す。基板がチャンバＣの内部に搬入されると、制御部２００は、図示しない静電チャックの電極に直流電圧を印加し、基板を載置台（下部電極１００）に静電吸着させる処理を実行する（ステップＳ１２）。次に、制御部２００は、基板にエッチング等の所定の処理を実行する（ステップＳ１４）。次に、制御部２００は、静電チャックの電極にステップＳ１２にて印加した直流電圧と正負が逆の直流電圧を印加して除電し、基板を載置台から離脱させる（ステップＳ１６）。制御部２００は、基板をチャンバＣから搬出させた後、チャンバＣの内部をクリーニングする処理を実行し（ステップＳ１８）、本処理を終了する。
本実施形態にかかるプロセスレシピは、処理手順を機能別に分けてユニット化した複数の部分レシピへのリンク情報をもつ。制御部２００は、プロセスレシピが有するリンク情報に基づき、リンク先の部分レシピを参照し、リンク先の部分レシピに設定された処理手順に従い基板の処理を制御する。これにより、基板に所望の処理が実行される。
複数の部分レシピは、基板の処理に固有の処理手順を設定した部分レシピと、基板の処理に共通の処理手順を設定した部分レシピとを含む。基板Ｗの処理に固有の処理手順を設定した部分レシピの一例を、図５の右側に示す。例えば、ステップＳ１４にてエッチング処理→アッシング処理の順で基板の処理が実行される場合、プロセスレシピにリンクされる固有の処理手順を設定した部分レシピの一例としては、エッチングレシピ１，２及びアッシングレシピが挙げられる。
基板の処理に固有の処理手順を設定した部分レシピは、基板の処理に固有の処理手順を複数の工程に分けたときの各工程の処理手順を設定した複数の部分レシピを含んでもよい。例えば、エッチングレシピ１を機能別に分けて複数の部分レシピに分割することができる。エッチングレシピ１が積層膜をエッチングする処理手順を設定したレシピである場合、積層膜の各層をエッチングする際のプロセス条件が異なる。よって、エッチングレシピ１をバーク層エッチングレシピ、オキサイド層エッチングレシピ及びナイトライド層エッチングレシピに分けることができる。本実施形態にかかるプロセスレシピは、バーク層エッチングレシピ、オキサイド層エッチングレシピ及びナイトライド層エッチングレシピのそれぞれのリンク情報を有することにより、各部分レシピの参照を可能とする。
また、ホールのエッチングでは、メインエッチングとオーバーエッチングとでプロセス条件が異なる。そこで、図５に示すように、エッチングレシピ２はメインエッチングレシピ及びオーバーエッチングレシピの部分レシピに分けることができる。更に、図示していないが、メインエッチングプロセスがオキサイド膜のエッチング工程とポリシリコン膜のエッチング工程との複数の工程に分かれる場合、メインエッチングレシピを更にオキサイド膜のエッチングレシピ及びポリシリコン膜のエッチングレシピに分けることができる。
基板の処理に共通の処理手順を設定した部分レシピは、基板の処理に固有の処理の前工程及び後工程の少なくともいずれかの処理手順を設定した部分レシピを含む。基板Ｗの処理に共通の処理手順を設定した部分レシピの一例を、図５の左側に示す。例えば、固有の処理が実行されるステップＳ１４の処理の前工程であるステップＳ１２の基板吸着処理の手順を設定する基板吸着レシピは、基板の処理に共通の処理手順を設定した部分レシピの一例である。
基板の処理に共通の処理手順を設定した部分レシピの他の例としては、ステップＳ１６の基板除電処理の手順を設定する基板の除電レシピＴ１、Ｔ２及び載置台の除電レシピが挙げられる。基板の処理に共通の処理手順を設定した部分レシピの他の例としては、ステップＳ１８のクリーニング処理の手順を設定するクリーニングレシピが挙げられる。
［プロセスレシピ構成例１］
図６に示すように、プロセスレシピは、基板の処理に固有の処理手順を設定する部分レシピとして複数のプロセス条件レシピＡ、Ｂ、Ｃにリンクすることが可能である。例えば、図５に示すフローチャートにより基板上に形成されたバーク層、オキサイド層及びナイトライド層の積層膜のエッチング処理が実行される場合、プロセス条件レシピＡはバーク層エッチングレシピであり、プロセス条件レシピＢはオキサイド層エッチングレシピであり、プロセス条件レシピＣはナイトライド層エッチングレシピとなる。
図６に示すように、プロセスレシピは、基板の処理に固有の処理手順を設定する部分レシピとして複数のプロセス条件レシピＡ、Ｂ、Ｃにリンクすることが可能である。例えば、図５に示すフローチャートにより基板上に形成されたバーク層、オキサイド層及びナイトライド層の積層膜のエッチング処理が実行される場合、プロセス条件レシピＡはバーク層エッチングレシピであり、プロセス条件レシピＢはオキサイド層エッチングレシピであり、プロセス条件レシピＣはナイトライド層エッチングレシピとなる。
図６では、プロセスレシピは、基板Ｗの処理に共通する処理を設定する部分レシピとして後処理のＴ１レシピ及びＴ２レシピにリンクする。図６には示していないが、プロセスレシピは、基板の処理に共通の処理を設定する部分レシピとして前処理の基板吸着レシピや後処理のクリーニングレシピにリンクしてもよい。このようにプロセスレシピは、基板の処理に固有な処理の手順を設定した１つ又は複数の部分レシピと、基板の処理に共通な処理の手順を設定した１つ又は複数の部分レシピにリンクすることができる。
［プロセスレシピ構成例２］
図７に示すように、ユニット化した複数の部分レシピは、複数のプロセスレシピから指定され、共通して使用されることが可能である。図７ではファイルＦ２内のプロセス条件レシピＡ及びファイルＦ３内のプロセス条件レシピＢは、Ｔ１レシピ及びＴ２レシピにリンクする。これにより、Ｔ１レシピ及びＴ２レシピは、プロセス条件レシピＡ及びプロセス条件レシピＢから参照されることで、Ｔ１レシピ及びＴ２レシピに設定された処理手順をプロセス条件レシピＡ及びプロセス条件レシピＢで使用することができる。これにより、プロセスレシピ毎にＴ１レシピやＴ２レシピに設定された処理手順をそれぞれ定義する手間を省くことができる。
図７に示すように、ユニット化した複数の部分レシピは、複数のプロセスレシピから指定され、共通して使用されることが可能である。図７ではファイルＦ２内のプロセス条件レシピＡ及びファイルＦ３内のプロセス条件レシピＢは、Ｔ１レシピ及びＴ２レシピにリンクする。これにより、Ｔ１レシピ及びＴ２レシピは、プロセス条件レシピＡ及びプロセス条件レシピＢから参照されることで、Ｔ１レシピ及びＴ２レシピに設定された処理手順をプロセス条件レシピＡ及びプロセス条件レシピＢで使用することができる。これにより、プロセスレシピ毎にＴ１レシピやＴ２レシピに設定された処理手順をそれぞれ定義する手間を省くことができる。
例えば、プロセス条件レシピＡがオキサイド膜のエッチングレシピ、プロセス条件レシピＢがポリシリコン膜のエッチングレシピである場合、オキサイド膜のエッチングの処理手順を変えたいときにはプロセス条件レシピＡのみ変更すればよい。ポリシリコン膜のエッチングの処理手順を変えたいときにはプロセス条件レシピＢのみ変更すればよい。除電処理の手順を変えたいときにはＴ１，Ｔ２レシピのみ変更すればよい。このように、本実施形態によれば、機能別にユニット化された部分レシピの単位で設定、設定の変更及び管理を行うことができるため、入力作業の手間を省き、レシピ管理を効率的に行うことができる。
［プロセスレシピ構成例３］
部分レシピには、エラー処理の手順を設定したレシピが含まれてもよい。図８に示すように、ファイルＦ１内のプロセスレシピは、複数の部分レシピに設定された処理手順を実行するだけでなく、所定の条件によって分岐する処理手順を含んでもよい。ここでは、プロセス条件レシピに記述した処理手順において分岐処理を実行する際、所定の条件を満たさない場合、Ｔ１レシピ（エラー処理）及びＴ２レシピ（エラー処理）に設定された除電処理におけるエラー時の処理手順が実行される。このとき、Ｔ１レシピ及びＴ２レシピに設定された除電処理における通常時の処理手順は実行されない。
部分レシピには、エラー処理の手順を設定したレシピが含まれてもよい。図８に示すように、ファイルＦ１内のプロセスレシピは、複数の部分レシピに設定された処理手順を実行するだけでなく、所定の条件によって分岐する処理手順を含んでもよい。ここでは、プロセス条件レシピに記述した処理手順において分岐処理を実行する際、所定の条件を満たさない場合、Ｔ１レシピ（エラー処理）及びＴ２レシピ（エラー処理）に設定された除電処理におけるエラー時の処理手順が実行される。このとき、Ｔ１レシピ及びＴ２レシピに設定された除電処理における通常時の処理手順は実行されない。
他方、所定の条件を満たす場合、Ｔ１レシピ及びＴ２レシピに設定された除電処理における通常時の処理手順が実行され、Ｔ１レシピ（エラー処理）及びＴ２レシピ（エラー処理）に設定された除電処理におけるエラー時の処理手順は実行されない。これにより、所定の条件に応じた部分レシピを参照することができる。
［プロセスレシピ構成例４］
また、図９に示すように、ファイルＦ１内のプロセスレシピは、プロセス条件レシピ、Ｔ１レシピ及びＴ２レシピだけなく、マクロプログラム（以下、「マクロ」ともいう。）にリンクしてもよい。その場合、制御部２００は、リンクしたマクロに定められたシーケンスに従い基板の処理を制御する。
また、図９に示すように、ファイルＦ１内のプロセスレシピは、プロセス条件レシピ、Ｔ１レシピ及びＴ２レシピだけなく、マクロプログラム（以下、「マクロ」ともいう。）にリンクしてもよい。その場合、制御部２００は、リンクしたマクロに定められたシーケンスに従い基板の処理を制御する。
これによれば、基板の処理を実行する前後にてマクロを用いてクリーニング処理やチェック処理を容易に挿入することができる。例えば、パーティクルチェックやバルブの開閉の設定等の比較的小さな処理単位の手順をマクロを用いてプロセスレシピに設定することができる。
例えば、ＮＰＰＣ(Non-Plasma Particle Cleaning)は、パージガスをチャンバＣの内部に流入および排気させながら直流電源（図示せず）から電圧を断続的にチャンバＣの内部に投入することで、パージガスの衝撃波による物理的な振動や装置壁面や載置台に瞬間的に形成される電位勾配に基づく電磁応力により、チャンバ内のパーティクルを除去する。ＮＰＰＣの処理を基板の処理前に行う場合、ＮＰＰＣの条件をマクロを用いてプロセスレシピに設定してもよい。プロセスレシピをマクロにリンクすることにより、プロセスレシピからマクロの機能を参照することができる。
また、例えば、マクロを使用して基板処理装置が正常に動作するかの確認テストを実行することができる。これによれば、マクロを使用することでマクロの機能を実現するためのプログラムを別途作成する必要がなくなり、作業の軽減と開発期間の短縮を図ることができる。
また、図９に示すように、ファイルＦ１内のプロセスレシピは、マクロを介してオートチェックプログラムを呼び出すことでチェックプログラムにリンクしてもよい。ただし、これに限らず、プロセスレシピは、マクロを介さず直接オートチェックプログラムを呼び出してもよい。その場合、制御部２００は、リンクしたチェックプログラムに定められたチェック項目に従い、基板処理装置が正常な状態であるかをチェックする。
オートチェックプログラムにてチェックされる項目の一例を図１０に示す。オートチェックプログラムでは、チャンバＣの内部の到達圧力値やリーク値、チャンバＣの内部に流入されるガスの流量値、パーティクル（デポ）の付着状態等のチェック項目についての自動チェックが可能である。
例えば、図１１に示すオートチェックシーケンスでは、プロセスレシピによりリンクされたマクロがオートチェックプログラムを起動することで、図１１のステップＳ２０〜Ｓ４８に示すガスの流量計の０点調整のシーケンスチェックが実現される。ステップＳ２０〜Ｓ４８の処理の具体的な説明は省略する。なお、図１１に示すオートチェックシーケンスでは、プロセスレシピにより直接オートチェックプログラムを起動するようにしてもよい。
以上に説明したように、本実施形態にかかるプロセスレシピの構成によれば、共通の処理手順を設定した部分レシピ（例えば、Ｔ１，Ｔ２レシピ）と、固有の処理手順を設定した部分レシピ（例えば、プロセス条件レシピ）とはそれぞれ個別に管理できる。これにより、各部分レシピの設定に変更が必要な場合、その部分レシピの設定のみを変更すればよい。特に共通の処理を設定する部分レシピの変更は、その部分レシピをリンクして参照するすべてのプロセスレシピに反映される。よって、いままでのように全体の処理手順を設定したプロセスレシピに含まれる共通の処理部分の設定変更をプロセスレシピのすべてに対して行う必要がない。このため、レシピの設定や設定の変更の作業量を大幅に減らすことで作業員の手間を省くことができる。これにより、プロセスレシピの設定、変更及び管理を容易にすることができる。
また、本実施形態にかかるプロセスレシピの構成によれば、マクロやオートチェックプログラム等のレシピ以外の機能をリンクできる。これにより、レシピを使用したプログラムの実行以外の動作（マクロやオートチェックプログラムを使用した動作）を容易に実行できる。
［変形例］
次に、本実施形態の変形例について図１２〜図１５を参照しながら説明する。本実施形態の変形例では、レシピ及び部分レシピの設定項目の編集及び参照の可否を制御する。図１２に、本変形例の説明に使用するレシピ及び部分レシピの一例を示す。
次に、本実施形態の変形例について図１２〜図１５を参照しながら説明する。本実施形態の変形例では、レシピ及び部分レシピの設定項目の編集及び参照の可否を制御する。図１２に、本変形例の説明に使用するレシピ及び部分レシピの一例を示す。
搬送レシピには、ウェハＷを搬送する際の搬送経路、搬送タイミング等が設定されている。搬送レシピは、ロードロックモジュールレシピ、プロセスレシピ等のレシピにリンクされている。ロードロックモジュールレシピには、ロードロックモジュールにおけるウェハの搬入及び搬出、給排気のタイミング等が設定されている。本変形例では、プロセスレシピは、基板吸着レシピ、基板処理レシピ、基板除電レシピ及びクリーニングの各部分レシピにリンクされている。基板吸着レシピには、ウェハを載置台に吸着する際の条件が設定されている。基板処理レシピには、ウェハを処理する際のプロセス条件が設定されている。基板除電レシピには、ウェハを載置台から離脱する際の条件が設定されている。クリーニングレシピには、チャンバ内をクリーニングする際の条件が設定されている。
量産工程及び設計工程において、上記の各レシピの各項目を一律に画面上から設定したり、設定を変更したりすると、設計工程又は量産工程のいずれかでは変更の必要がない項目について画面上で誤った変更を行ってしまい、作業ミスを誘発する可能性がある。
特に、設計工程の作業者と量産工程の作業者とでは、基板処理装置１のオペレーションやレシピの内容に対する知見が大きく異なる。そのため、量産工程及び設計工程において同一画面を表示し、画面上での操作において作業ミスが生じることを未然に防止したい。
そこで、本変形例では、量産工程及び設計工程において参照権限及び編集権限に応じた画面を表示し、作業ミスを低減させる。参照権限及び編集権限は、管理者が予め設定してもよいし、作業中に管理者が設定を変更してもよい。参照権限及び編集権限の一例を図１３に示す。
図１３に示す参照権限情報及び編集権限情報を設定したテーブルでは、メインレシピと部分レシピとを別々にしてレシピ毎の参照の可否及び編集の可否が設定されている。メインレシピは、搬送レシピ、ロードロックモジュールレシピ、プロセスレシピである。本例では、搬送レシピは、量産工程及び設計工程において参照権限及び編集権限を有する。ロードロックモジュールレシピ及びプロセスレシピも同様に、量産工程及び設計工程において参照権限及び編集権限を有する。
基板吸着レシピ、基板処理レシピ、基板除電レシピ及びクリーニングレシピは、プロセスレシピとリンクしている部分レシピである。これらの部分レシピは、設計工程において参照権限及び編集権限を有する。また、これらの部分レシピは、量産工程において編集権限を有さない。また、これらの部分レシピは、量産工程において参照権限のあり又はなしを選択できる。
プロセスレシピ及び複数の部分レシピのそれぞれについて設定された編集権限は、プロセスレシピ及び複数の部分レシピのそれぞれについて編集する権限を示す第１の権限情報の一例である。また、プロセスレシピ及び複数の部分レシピのそれぞれについて設定された参照権限は、プロセスレシピ及び複数の部分レシピのそれぞれについて参照する権限を示す第２の権限情報の一例である。
制御部２００は、プロセスレシピ及び複数の部分レシピのそれぞれについて編集する権限に基づき、プロセスレシピ及び複数の部分レシピの画面上における編集の可否を制御する。
また、制御部２００は、プロセスレシピ及び複数の部分レシピのそれぞれについて参照する権限に基づき、プロセスレシピ及び複数の部分レシピの画面上における参照の可否を制御する。
例えば、管理者が、基板吸着レシピ、基板処理レシピ、基板除電レシピ及びクリーニングレシピについて、量産工程の参照権限において「あり」を選択したときの画面の一例を図１４に示す。
図１４は、図１の制御部２００を有するＰＣ３００のディスプレイ３０５に表示されるレシピの設定画面の一例である。図１４の（ａ）は量産工程における設定画面の一例であり、図１４の（ｂ）は設計工程における設定画面の一例である。図１４の（ａ）に示す量産工程では、搬送レシピの表示領域３０１、ロードロックモジュールレシピの表示領域３１１、プロセスレシピの表示領域３１２は、各レシピ内の項目の編集が可能なように表示される。
一方、基板吸着レシピの表示領域３２１、基板処理レシピの表示領域３２２、基板除電レシピの表示領域３２３、クリーニングレシピの表示領域３２４は、各レシピ内の項目の参照のみ可能（すなわち、編集は不可能）なように表示されている。
これによれば、オペレータにより編集可能な階層をメインレシピと部分レシピとで分けることができる。つまり、量産工程において、オペレータは、搬送レシピ、ロードロックモジュールレシピ、プロセスレシピの各項目を編集することができる。一方、オペレータは、基板吸着レシピ、基板処理レシピ、基板除電レシピ及びクリーニングレシピの参照のみ可能であり、これらの部分レシピの各項目の編集はできない。
図１４の（ｂ）は設計工程における設定画面の一例である。設計工程では、画面上のすべてのレシピ及び部分レシピの編集が可能である。
このように、設計工程の作業者と量産工程の作業者との知見が大きく異なることを考慮して、量産工程における編集権限を設計工程における編集権限よりも限定することで、画面上で誤って設定を変更する作業ミスを軽減することができる。
図１５には、ディスプレイ３０５に表示されるレシピの設定画面の他の例が示されている。図１４に示した設定画面と異なる点は、量産工程において基板処理レシピ３２２が非表示になっている点である。この場合、図１３に示す基板処理レシピの参照権限は「なし」に設定され、その他の部分レシピの参照権限は「あり」に設定されている。上記参照権限に基づき、基板吸着レシピの表示領域３２１、基板除電レシピの表示領域３２３、クリーニングレシピの表示領域３２４は、各レシピ内の項目の参照が可能であって編集が不可能なように表示されている。基板処理レシピの表示領域３２２は、非表示にされている。これにより基板処理レシピのプロセス条件の参照はできないようにディスプレイ３０５の表示が制御できる。なお、この場合、設計工程では、図１４の（ｂ）と同一画面が表示される。
これによれば、オペレータは、量産工程において、搬送レシピ、ロードロックモジュールレシピ、プロセスレシピの編集ができる。また、オペレータは、基板吸着レシピ、基板除電レシピ及びクリーニングレシピの参照ができるが、編集はできない。また、オペレータは、基板処理レシピについては参照することもできない。これによれば、量産工程と設計工程における編集権限及び参照権限を限定することで、画面上で誤って設定を変更する作業ミスを軽減したり、プロセス条件等の情報の公開を制限することができる。
以上、基板処理装置、基板処理方法及び基板処理プログラムを上記実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。また、上記実施形態及び変形例を矛盾しない範囲で組み合わせることができる。
例えば、本発明に係る基板処理装置は、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置だけでなく、その他の基板処理装置に適用可能である。その他の基板処理装置としては、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたＣＶＤ(Chemical Vapor Deposition)装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置等であってもよい。
また、本発明にかかる基板処理装置により処理される基板は、ウェハ、フラットパネルディスプレイ（Flat Panel Display)用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
本国際出願は、２０１４年５月２０日に出願された日本国特許出願２０１４−１０４２０６号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。
１：基板処理装置
５０：上部電極
１００：下部電極（載置台）
２００：制御部
２０５：ＣＰＵ
２１０：ＨＤＤ
２１５：ＲＯＭ
２２０：ＲＡＭ
Ｃ：チャンバ
５０：上部電極
１００：下部電極（載置台）
２００：制御部
２０５：ＣＰＵ
２１０：ＨＤＤ
２１５：ＲＯＭ
２２０：ＲＡＭ
Ｃ：チャンバ
Claims (8)
- プロセスレシピに設定された処理手順に従い基板の処理を制御する制御部を備える基板処理装置であって、
前記プロセスレシピは、前記処理手順を機能別に分けてユニット化した複数の部分レシピにリンクし、
リンクした前記複数の部分レシピは、基板の処理に固有の処理手順を設定した部分レシピと、基板の処理に共通の処理手順を設定した部分レシピとを含み、
前記基板の処理に固有の処理手順を設定した部分レシピは、基板の処理に固有の処理手順を複数の工程に分けたときの各工程の処理手順を設定した複数の部分レシピを含み、
前記制御部は、
リンクした前記複数の部分レシピに設定された処理手順に従い基板の処理を制御する、
基板処理装置。 - 前記共通の処理手順を設定した部分レシピは、前記固有の処理手順により実行される処理の前工程及び後工程の少なくともいずれかの処理手順を設定した部分レシピを含む、
請求項１に記載の基板処理装置。 - 前記プロセスレシピは、
マクロプログラムにリンクし、
前記制御部は、
リンクした前記マクロプログラムに定められたシーケンスに従い、基板の処理を制御する、
請求項１又は２に記載の基板処理装置。 - 前記プロセスレシピは、
チェックプログラムにリンクし、
前記制御部は、
リンクした前記チェックプログラムに定められたチェック項目に従い、前記基板処理装置の状態をチェックする、
請求項１〜３のいずれか一項に記載の基板処理装置。 - 基板の処理手順を設定するプロセスレシピにより基板に処理を施す基板処理方法であって、
前記処理手順を機能別に分けてユニット化した複数の部分レシピにリンクするプロセスレシピを生成する手段と、
前記プロセスレシピにリンクした複数の部分レシピに設定された処理手順に従い、基板に処理を施す手段と、
を含み、
リンクした前記複数の部分レシピは、基板の処理に固有の処理手順を設定した部分レシピと、基板の処理に共通の処理手順を設定した部分レシピとを含み、
前記基板の処理に固有の処理手順を設定した部分レシピは、基板の処理に固有の処理手順を複数の工程に分けたときの各工程の処理手順を設定した複数の部分レシピを含む、基板処理方法。 - 基板の処理手順を設定するプロセスレシピにより基板を処理するための基板処理プログラムであって、
前記処理手順を機能別に分けてユニット化した複数の部分レシピとリンクしたプロセスレシピを生成する処理と、
前記プロセスレシピにリンクした複数の部分レシピに設定された処理手順に従い、基板に処理を施す処理と、
を含み、
リンクした前記複数の部分レシピは、基板の処理に固有の処理手順を設定した部分レシピと、基板の処理に共通の処理手順を設定した部分レシピとを含み、
前記基板の処理に固有の処理手順を設定した部分レシピは、基板の処理に固有の処理手順を複数の工程に分けたときの各工程の処理手順を設定した複数の部分レシピを含む、基板処理プログラム。 - 前記制御部は、
前記プロセスレシピ及び前記複数の部分レシピのそれぞれについて編集する権限を示す第１の権限情報に基づき、前記プロセスレシピ及び前記複数の部分レシピの画面上における編集の可否を制御する、
請求項１〜４のいずれか一項に記載の基板処理装置。 - 前記制御部は、
前記プロセスレシピ及び前記複数の部分レシピのそれぞれについて参照する権限を示す第２の権限情報に基づき、前記プロセスレシピ及び前記複数の部分レシピの画面上における参照の可否を制御する、
請求項１〜４、７のいずれか一項に記載の基板処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015087044A JP6501601B2 (ja) | 2014-05-20 | 2015-04-21 | 基板処理装置、基板処理方法及び基板処理プログラム |
| CN201580020853.4A CN106233427B (zh) | 2014-05-20 | 2015-05-18 | 基板处理装置和基板处理方法 |
| KR1020167020130A KR102364319B1 (ko) | 2014-05-20 | 2015-05-18 | 기판 처리 장치, 기판 처리 방법 및 기판 처리 프로그램 |
| TW104115712A TWI684664B (zh) | 2014-05-20 | 2015-05-18 | 基板處理裝置，基板處理方法及基板處理程式 |
| PCT/JP2015/064214 WO2015178348A1 (ja) | 2014-05-20 | 2015-05-18 | 基板処理装置、基板処理方法及び基板処理プログラム |
| US15/304,570 US10128121B2 (en) | 2014-05-20 | 2015-05-18 | Substrate processing apparatus, substrate processing method and substrate processing program |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014104206 | 2014-05-20 | ||
| JP2014104206 | 2014-05-20 | ||
| JP2015087044A JP6501601B2 (ja) | 2014-05-20 | 2015-04-21 | 基板処理装置、基板処理方法及び基板処理プログラム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016001726A JP2016001726A (ja) | 2016-01-07 |
| JP2016001726A5 JP2016001726A5 (ja) | 2018-03-29 |
| JP6501601B2 true JP6501601B2 (ja) | 2019-04-17 |
Family
ID=54554018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015087044A Active JP6501601B2 (ja) | 2014-05-20 | 2015-04-21 | 基板処理装置、基板処理方法及び基板処理プログラム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10128121B2 (ja) |
| JP (1) | JP6501601B2 (ja) |
| KR (1) | KR102364319B1 (ja) |
| CN (1) | CN106233427B (ja) |
| TW (1) | TWI684664B (ja) |
| WO (1) | WO2015178348A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6517845B2 (ja) * | 2017-01-17 | 2019-05-22 | 株式会社荏原製作所 | スケジューラ、基板処理装置、及び基板搬送方法 |
| JP6586443B2 (ja) * | 2017-10-10 | 2019-10-02 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| JP7261786B2 (ja) * | 2018-02-16 | 2023-04-20 | 東京エレクトロン株式会社 | 加工装置 |
| JP7226949B2 (ja) * | 2018-09-20 | 2023-02-21 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置および基板処理システム |
| WO2021240572A1 (ja) * | 2020-05-25 | 2021-12-02 | 株式会社日立ハイテク | 半導体装置製造システムおよび半導体装置製造方法 |
| WO2024185561A1 (ja) * | 2023-03-06 | 2024-09-12 | 東京エレクトロン株式会社 | コンピュータプログラム、情報処理方法及び情報処理装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982589A (ja) * | 1995-09-18 | 1997-03-28 | Kokusai Electric Co Ltd | 半導体製造装置の処理システム |
| JP3708031B2 (ja) * | 2001-06-29 | 2005-10-19 | 株式会社日立製作所 | プラズマ処理装置および処理方法 |
| US7292906B2 (en) * | 2004-07-14 | 2007-11-06 | Tokyo Electron Limited | Formula-based run-to-run control |
| JP5128080B2 (ja) | 2006-03-29 | 2013-01-23 | 東京エレクトロン株式会社 | 基板処理装置の制御装置およびその制御方法 |
| US7542820B2 (en) * | 2006-09-28 | 2009-06-02 | Lam Research Corporation | Methods and arrangement for creating recipes using best-known methods |
| JP2009054674A (ja) * | 2007-08-24 | 2009-03-12 | Tokyo Electron Ltd | 製造装置、操作ログ蓄積方法、及びプログラム |
| JP5028193B2 (ja) * | 2007-09-05 | 2012-09-19 | 株式会社日立ハイテクノロジーズ | 半導体製造装置における被処理体の搬送方法 |
-
2015
- 2015-04-21 JP JP2015087044A patent/JP6501601B2/ja active Active
- 2015-05-18 US US15/304,570 patent/US10128121B2/en active Active
- 2015-05-18 WO PCT/JP2015/064214 patent/WO2015178348A1/ja active Application Filing
- 2015-05-18 CN CN201580020853.4A patent/CN106233427B/zh active Active
- 2015-05-18 KR KR1020167020130A patent/KR102364319B1/ko active IP Right Grant
- 2015-05-18 TW TW104115712A patent/TWI684664B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI684664B (zh) | 2020-02-11 |
| WO2015178348A1 (ja) | 2015-11-26 |
| US10128121B2 (en) | 2018-11-13 |
| KR20170004951A (ko) | 2017-01-11 |
| CN106233427B (zh) | 2019-07-09 |
| JP2016001726A (ja) | 2016-01-07 |
| KR102364319B1 (ko) | 2022-02-16 |
| CN106233427A (zh) | 2016-12-14 |
| US20170040177A1 (en) | 2017-02-09 |
| TW201610210A (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6501601B2 (ja) | 基板処理装置、基板処理方法及び基板処理プログラム | |
| JP6219229B2 (ja) | ヒータ給電機構 | |
| TW201740501A (zh) | 晶圓傳送用的晶圓升降環系統 | |
| KR101720670B1 (ko) | 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체 | |
| US11037815B2 (en) | Dechuck control method and plasma processing apparatus | |
| KR20130136992A (ko) | 베벨 보호 필름을 퇴적하는 방법들 | |
| TW202249540A (zh) | 脈衝dc電漿腔室中的電漿均勻性控制 | |
| US10991551B2 (en) | Cleaning method and plasma processing apparatus | |
| TW201940257A (zh) | 清潔方法及處理裝置 | |
| KR102427971B1 (ko) | 플라즈마 처리 방법 | |
| KR20210127767A (ko) | 기판 프로세싱 챔버들을 위한 척킹 프로세스 및 시스템 | |
| JP4070974B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| KR20140112710A (ko) | 유도결합형 플라즈마 처리 장치 및 이를 이용한 플라즈마 처리 방법 | |
| US9922841B2 (en) | Plasma processing method | |
| JP2023038801A (ja) | 基板処理方法 | |
| WO2024095840A1 (ja) | 基板処理装置、基板処理システム、およびクリーニング方法 | |
| JP7482657B2 (ja) | クリーニング方法及び半導体装置の製造方法 | |
| US11139161B2 (en) | Method of processing substrates and substrate processing apparatus | |
| US20230029265A1 (en) | Reactive cleaning of substrate support | |
| US20220328343A1 (en) | Processing method and processing apparatus | |
| TW200839858A (en) | Substrate treating method | |
| JP2022036719A (ja) | 基板処理方法及び基板処理装置 | |
| TW202330120A (zh) | 清潔方法、基板之處理方法及電漿處理裝置 | |
| JP2024110176A (ja) | エッジリング及びエッジリング取付方法 | |
| KR20240065117A (ko) | 플라스마 처리 장치 및 플라스마 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6501601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |