JP2023038801A - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP2023038801A
JP2023038801A JP2021145705A JP2021145705A JP2023038801A JP 2023038801 A JP2023038801 A JP 2023038801A JP 2021145705 A JP2021145705 A JP 2021145705A JP 2021145705 A JP2021145705 A JP 2021145705A JP 2023038801 A JP2023038801 A JP 2023038801A
Authority
JP
Japan
Prior art keywords
film
substrate
processing method
substrate processing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021145705A
Other languages
English (en)
Inventor
雄大 上田
Takehiro Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021145705A priority Critical patent/JP2023038801A/ja
Publication of JP2023038801A publication Critical patent/JP2023038801A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】本開示は、エッジリングの消耗を抑制する技術を提供する。【解決手段】(a)表面に第1の膜が一様に形成された第1基板を処理チャンバに搬入し、エッジリングが載置された基板支持部に前記第1基板を載置する工程と、(b)前記処理チャンバ内で第1のガスにより第1プラズマを生成し、前記第1基板の前記第1の膜をエッチングし、前記第1の膜のエッチングにより生じた反応生成物を前記エッジリングに付着させる工程と、(c)前記第1基板を前記処理チャンバから搬出する工程と、(d)第2の膜の上に形成され、パターニングされたマスク膜を有する第2基板を前記処理チャンバに搬入し、前記基板支持部に載置する工程と、(e)前記処理チャンバ内で第2のガスにより第2プラズマを生成し、前記マスク膜をマスクとして前記第2の膜をエッチングする工程と、(f)前記第2基板を処理チャンバから搬出する工程と、を有する基板処理方法。【選択図】図2

Description

本開示は、基板処理方法に関する。
エッチング装置等のプラズマ処理装置において、エッジリングの消耗に伴って、チルティングが進行することが知られている(例えば、特許文献1)。
特開2015-115421号公報
本開示は、エッジリングの消耗を抑制する技術を提供する。
本開示は、(a)表面に第1の膜が一様に形成された第1基板を処理チャンバに搬入し、エッジリングが載置された基板支持部に前記第1基板を載置する工程と、(b)前記処理チャンバ内で第1のガスにより第1プラズマを生成し、前記第1基板の前記第1の膜をエッチングし、前記第1の膜のエッチングにより生じた反応生成物を前記エッジリングに付着させる工程と、(c)前記第1基板を前記処理チャンバから搬出する工程と、(d)第2の膜の上に形成され、パターニングされたマスク膜を有する第2基板を前記処理チャンバに搬入し、前記基板支持部に載置する工程と、(e)前記処理チャンバ内で第2のガスにより第2プラズマを生成し、前記マスク膜をマスクとして前記第2の膜をエッチングする工程と、(f)前記第2基板を処理チャンバから搬出する工程と、を有する基板処理方法である。
本開示によれば、エッジリングの消耗を抑制できる。
図1は、本実施形態に係るプラズマ処理システムの一例を示す図である。 図2は、本実施形態に係る基板処理方法を説明するフロー図である。 図3は、本実施形態に係る基板処理方法を説明する図である。 図4は、本実施形態に係る基板処理方法を説明する図である。
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
以下に、プラズマ処理システムの構成例について説明する。図1は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
プラズマ処理システムは、容量結合型のプラズマ処理装置1及び制御部2を含む。容量結合型のプラズマ処理装置1は、プラズマ処理チャンバ10、ガス供給部20、電源30及び排気システム40を含む。また、プラズマ処理装置1は、基板支持部11及びガス導入部を含む。ガス導入部は、少なくとも1つの処理ガスをプラズマ処理チャンバ10内に導入するように構成される。ガス導入部は、シャワーヘッド13を含む。基板支持部11は、プラズマ処理チャンバ10内に配置される。シャワーヘッド13は、基板支持部11の上方に配置される。一実施形態において、シャワーヘッド13は、プラズマ処理チャンバ10の天部(ceiling)の少なくとも一部を構成する。プラズマ処理チャンバ10は、側壁10aの内面にデポシールド10bを備える。デポシールド10bは、プラズマ処理チャンバ10の側壁10aに副生成物(デポ)が付着することを防止する。なお、デポシールド10bは、着脱可能に構成される。プラズマ処理チャンバ10は、シャワーヘッド13、プラズマ処理チャンバ10の側壁10a及び基板支持部11により規定されたプラズマ処理空間10sを有する。プラズマ処理チャンバ10は、少なくとも1つの処理ガスをプラズマ処理空間10sに供給するための少なくとも1つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも1つのガス排出口とを有する。プラズマ処理チャンバ10は接地される。シャワーヘッド13及び基板支持部11は、プラズマ処理チャンバ10の筐体とは電気的に絶縁される。
基板支持部11は、本体部111及びリングアセンブリ112を含む。本体部111は、基板Wを支持するための中央領域111aと、リングアセンブリ112を支持するための環状領域111bとを有する。ウェハは基板Wの一例である。本体部111の環状領域111bは、平面視で本体部111の中央領域111aを囲んでいる。基板Wは、本体部111の中央領域111a上に配置され、リングアセンブリ112は、本体部111の中央領域111a上の基板Wを囲むように本体部111の環状領域111b上に配置される。従って、中央領域111aは、基板Wを支持するための基板支持面とも呼ばれ、環状領域111bは、リングアセンブリ112を支持するためのリング支持面とも呼ばれる。
一実施形態において、本体部111は、基台1110及び静電チャック1111を含む。基台1110は、導電性部材を含む。基台1110の導電性部材は下部電極として機能し得る。静電チャック1111は、基台1110の上に配置される。静電チャック1111は、セラミック部材1111aとセラミック部材1111a内に配置される静電電極1111bとを含む。セラミック部材1111aは、中央領域111aを有する。一実施形態において、セラミック部材1111aは、環状領域111bも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック1111を囲む他の部材が環状領域111bを有してもよい。この場合、リングアセンブリ112は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック1111と環状絶縁部材の両方の上に配置されてもよい。また、後述するRF(Radio Frequency)電源31及び/又はDC(Direct Current)電源32に結合される少なくとも1つのRF/DC電極がセラミック部材1111a内に配置されてもよい。この場合、少なくとも1つのRF/DC電極が下部電極として機能する。後述するバイアスRF信号及び/又はDC信号が少なくとも1つのRF/DC電極に供給される場合、RF/DC電極はバイアス電極とも呼ばれる。なお、基台1110の導電性部材と少なくとも1つのRF/DC電極とが複数の下部電極として機能してもよい。また、静電電極1111bが下部電極として機能してもよい。従って、基板支持部11は、少なくとも1つの下部電極を含む。
リングアセンブリ112は、1又は複数の環状部材を含む。一実施形態において、1又は複数の環状部材は、1又は複数のエッジリングと少なくとも1つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
また、基板支持部11は、静電チャック1111、リングアセンブリ112及び基板のうち少なくとも1つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路1110a、又はこれらの組み合わせを含んでもよい。流路1110aには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路1110aが基台1110内に形成され、1又は複数のヒータが静電チャック1111のセラミック部材1111a内に配置される。また、基板支持部11は、基板Wの裏面と中央領域111aとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
シャワーヘッド13は、ガス供給部20からの少なくとも1つの処理ガスをプラズマ処理空間10s内に導入するように構成される。シャワーヘッド13は、少なくとも1つのガス供給口13a、少なくとも1つのガス拡散室13b、及び複数のガス導入口13cを有する。ガス供給口13aに供給された処理ガスは、ガス拡散室13bを通過して複数のガス導入口13cからプラズマ処理空間10s内に導入される。また、シャワーヘッド13は、少なくとも1つの上部電極を含む。なお、ガス導入部は、シャワーヘッド13に加えて、側壁10aに形成された1又は複数の開口部に取り付けられる1又は複数のサイドガス注入部(SGI:Side Gas Injector)を含んでもよい。
ガス供給部20は、少なくとも1つのガスソース21及び少なくとも1つの流量制御器22を含んでもよい。一実施形態において、ガス供給部20は、少なくとも1つの処理ガスを、それぞれに対応のガスソース21からそれぞれに対応の流量制御器22を介してシャワーヘッド13に供給するように構成される。各流量制御器22は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部20は、少なくとも1つの処理ガスの流量を変調又はパルス化する1又はそれ以上の流量変調デバイスを含んでもよい。
電源30は、少なくとも1つのインピーダンス整合回路を介してプラズマ処理チャンバ10に結合されるRF電源31を含む。RF電源31は、少なくとも1つのRF信号(RF電力)を少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に供給するように構成される。これにより、プラズマ処理空間10sに供給された少なくとも1つの処理ガスからプラズマが形成される。従って、RF電源31は、プラズマ処理チャンバ10において1又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスRF信号を少なくとも1つの下部電極に供給することにより、基板Wにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Wに引き込むことができる。
一実施形態において、RF電源31は、第1のRF生成部31a及び第2のRF生成部31bを含む。第1のRF生成部31aは、少なくとも1つのインピーダンス整合回路を介して少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に結合され、プラズマ生成用のソースRF信号(ソースRF電力)を生成するように構成される。一実施形態において、ソースRF信号は、10MHz~150MHzの範囲内の周波数を有する。一実施形態において、第1のRF生成部31aは、異なる周波数を有する複数のソースRF信号を生成するように構成されてもよい。生成された1又は複数のソースRF信号は、少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に供給される。
第2のRF生成部31bは、少なくとも1つのインピーダンス整合回路を介して少なくとも1つの下部電極に結合され、バイアスRF信号(バイアスRF電力)を生成するように構成される。バイアスRF信号の周波数は、ソースRF信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスRF信号は、ソースRF信号の周波数よりも低い周波数を有する。一実施形態において、バイアスRF信号は、100kHz~60MHzの範囲内の周波数を有する。一実施形態において、第2のRF生成部31bは、異なる周波数を有する複数のバイアスRF信号を生成するように構成されてもよい。生成された1又は複数のバイアスRF信号は、少なくとも1つの下部電極に供給される。また、種々の実施形態において、ソースRF信号及びバイアスRF信号のうち少なくとも1つがパルス化されてもよい。
また、電源30は、プラズマ処理チャンバ10に結合されるDC電源32を含んでもよい。DC電源32は、第1のDC生成部32a及び第2のDC生成部32bを含む。一実施形態において、第1のDC生成部32aは、少なくとも1つの下部電極に接続され、第1のDC信号を生成するように構成される。生成された第1のバイアスDC信号は、少なくとも1つの下部電極に印加される。一実施形態において、第2のDC生成部32bは、少なくとも1つの上部電極に接続され、第2のDC信号を生成するように構成される。生成された第2のDC信号は、少なくとも1つの上部電極に印加される。
種々の実施形態において、第1及び第2のDC信号のうち少なくとも1つがパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、DC信号から電圧パルスのシーケンスを生成するための波形生成部が第1のDC生成部32aと少なくとも1つの下部電極との間に接続される。従って、第1のDC生成部32a及び波形生成部は、電圧パルス生成部を構成する。第2のDC生成部32b及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも1つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、1周期内に1又は複数の正極性電圧パルスと1又は複数の負極性電圧パルスとを含んでもよい。なお、第1及び第2のDC生成部32a,32bは、RF電源31に加えて設けられてもよく、第1のDC生成部32aが第2のRF生成部31bに代えて設けられてもよい。
排気システム40は、例えばプラズマ処理チャンバ10の底部に設けられたガス排出口10eに接続され得る。排気システム40は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間10s内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
制御部2は、本開示において述べられる種々の工程をプラズマ処理装置1に実行させるコンピュータ実行可能な命令を処理する。制御部2は、ここで述べられる種々の工程を実行するようにプラズマ処理装置1の各要素を制御するように構成され得る。一実施形態において、制御部2の一部又は全てがプラズマ処理装置1に含まれてもよい。制御部2は、処理部2a1、記憶部2a2及び通信インターフェース2a3を含んでもよい。制御部2は、例えばコンピュータ2aにより実現される。処理部2a1は、記憶部2a2からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部2a2に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部2a2に格納され、処理部2a1によって記憶部2a2から読み出されて実行される。媒体は、コンピュータ2aに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース2a3に接続されている通信回線であってもよい。処理部2a1は、CPU(Central Processing Unit)であってもよい。記憶部2a2は、RAM(Random Access Memory)、ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)、又はこれらの組み合わせを含んでもよい。通信インターフェース2a3は、LAN(Local Area Network)等の通信回線を介してプラズマ処理装置1との間で通信してもよい。
<基板処理方法>
本実施形態の基板処理方法について説明する。図2は、本実施形態に係る基板処理方法を説明するフロー図である。
処理を開始すると、最初にプラズマ処理チャンバ10内のクリーニングを行う(ステップS10、クリーニング工程)。具体的には、プラズマ処理チャンバ10の内部をウエットクリーニングする。
次に、リングアセンブリ112の環状部材の一つであるエッジリング112e(図3、図4を参照)を搬入する(ステップS20、エッジリング搬入工程)。エッジリング112eは、本体部111の環状領域111bに設置される。
次に、第1基板W1を搬入する(ステップS30、第1基板搬入工程)。搬入された第1基板W1は、エッジリング112eが載置された基板支持部11の中央領域111aに載置される。第1基板W1は、例えば、シリコンにより形成されている。また、第1基板W1は、基板の表面に一様に形成された第1の膜RESを備える。いいかえると、第1基板W1は、パターニングされていない第1の膜RESを備える。第1の膜RESは、例えば、感光性樹脂であるレジストを熱処理したレジスト膜である。
次に、第1基板W1に対して、エッチングを行う(ステップS40、第1基板エッチング工程)。具体的には、プラズマ処理チャンバ10内で第1のガスにより第1プラズマP1を生成する。そして、第1プラズマP1により、第1基板W1に備える第1の膜RESをエッチングする。第1のガスは、第1のガスにより生成された第1プラズマP1により第1の膜RESがエッチングできるガスであればどのようなガスでもよい。第1のガスは、例えば、酸素を含むガスであり、酸素のみからなるガス又は酸素及びアルゴンのみからなるガスであってよい。
第1基板W1をエッチングするときには、エッジリング112eの温度をできるだけ低くすることが望ましい。エッジリング112eの温度を低くすることにより、エッジリング112eへの反応生成物の付着を促進できる。
また、第1基板W1の温度は高い方が望ましい。第1基板W1をエッチングしたときの反応生成物は、第1基板W1にも付着する。第1基板W1の温度を高くすると第1基板W1に反応生成物が付着することを抑制できる。
上述のように、第1基板W1は温度を高くした方が望ましく、エッジリング112eは温度を低くした方が望ましい。したがって、エッジリング112eの温度は第1基板W1の温度よりも低くした方が望ましく、第1基板W1とエッジリング112eとの温度差は大きい方が望ましい。第1基板W1とエッジリング112eとの温度差を大きくするため、第1基板W1は室温(例えば25度)以上に加熱し、エッジリング112eは室温(例えば25度)未満に冷却することが望ましい。
ただし、エッジリング112eの温度を低くすると、次の工程において、エッジリング112eの温度を上げる際に、時間がかかる。エッジリング112eの温度を上げるのに時間がかかるため、全体の工程のスループットが低下する。したがって、全体の工程のスループットを低下させない程度にエッジリング112eの温度を低くすることが望ましく、例えば、第1基板W1の温度より10度から150度低くするのが望ましい。
図3は、本実施形態に係る基板処理方法における第1基板W1の処理を説明する図である。第1基板W1には、第1の膜RESが形成されている。第1の膜RESは、第1プラズマP1でエッチングされる。第1の膜RESをエッチングしたときの副生成物は、図3の矢印Fに示すように移動して、エッジリング112eに付着する。副生成物は、エッジリング112eに付着して、保護膜PRが形成される。
保護膜PRが形成されたエッジリング112eと保護膜PRがないエッジリング112eとを比較すると、電位的にはほとんど差がない。したがって、第2基板W2を処理する際に、プラズマのイオンシースへの影響は、考慮しなくてもよい程度に小さい。
第1基板W1をエッチングする際に、エッチングした反応生成物が付着しないように、例えば、上部電極が設けられるシャワーヘッド13、静電チャック1111及びデポシールド10bのそれぞれを加熱してもよい。なお、シャワーヘッド13、静電チャック及びデポシールド10bのそれぞれを加熱する際には、第1プラズマP1によってシャワーヘッド13、静電チャック1111及びデポシールド10bのそれぞれを加熱してもよい。また、シャワーヘッド13、静電チャック1111及びデポシールド10bのそれぞれを加熱する際には、シャワーヘッド13、静電チャック1111及びデポシールド10bのそれぞれを加熱するためにそれぞれに設けられるヒータ(加熱部)によって行ってもよい。
次に、エッチングを行った第1基板W1をプラズマ処理チャンバ10の外に搬出する(ステップS50、第1基板搬出工程)。
次に、実際に基板処理を行う第2基板W2を搬入する(ステップS60、第2基板搬入工程)。第2基板W2の素材は、最終的な製品の仕様により定められる。第2基板W2は、例えば、シリコンにより形成されている。また、第2基板W2は、基板上に第2の膜TGT及びマスク膜MSKを備える。第2の膜TGTは、次のステップS70でエッチングされる膜である。マスク膜MSKは、次のステップS70で第2の膜TGTにおいて、第2の膜TGTにおいてエッチングされない部分を覆うマスクである。すなわち、マスク膜MSKは、第2の膜TGTの上に形成され、パターニングされた膜である。
第2基板W2に形成されるマスク膜MSKは、第2の膜TGTに応じて適宜選択される。例えば、マスク膜MSKはレジスト膜であり、第2の膜TGTはシリコン酸化膜である。
次に、第2基板W2に対して、エッチングを行う(ステップS70、第2基板エッチング工程)。図4は、本実施形態に係る基板処理方法における第2基板W2の処理を説明する図である。具体的には、プラズマ処理チャンバ10内で第2のガスにより第2プラズマP2を生成する。そして、第2プラズマP2により、第2基板W2に備える第2の膜TGTをエッチングする。第2の膜TGTの上には、パターニングされたマスク膜MSKが形成されている。したがって、マスク膜MSKから露出された第2の膜TGTが、第2プラズマP2によりエッチングされる。第2のガスは、第2のガスにより生成された第2プラズマP2により第2の膜TGTがエッチングできるガスであって、マスク膜MSKがエッチングされがたいガスであればどのようなガスでもよい。第2のガスは、例えば、マスク膜MSKであるレジスト膜がエッチングされがたく、第2の膜TGTであるシリコン酸化膜がエッチングされやすいガスである、C4F6などのフッ化炭素ガスを含むガスである。
エッジリング112eには、ステップS40において、あらかじめステップS70のエッチングにより消耗しにくい保護膜PRが形成されている。したがって、ステップS70の第2基板エッチング工程において、保護膜PRにより、第2プラズマP2からエッジリング112eは保護される。エッジリング112eが保護膜PRにより保護されることにより、エッジリング112eが第2プラズマP2により消耗されることを抑制できる。
次に、エッチングを行った第2基板W2をプラズマ処理チャンバ10の外に搬出する(ステップS80、第2基板搬出工程)。
次に、定められた枚数、例えば、ロットごとに処理を行う場合にはロットに含まれる第2基板W2の枚数、の第2基板W2を処理したかどうかを判定する。定められた枚数の第2基板W2を処理していない場合(ステップS90のNo)は、ステップS60に戻って、ステップS60、ステップS70及びステップS80の処理を繰り返す。すなわち、複数枚の第2基板W2に対して、ステップS60、ステップS70及びステップS80の処理を複数回繰り返す。定められた枚数の第2基板W2を処理した場合(ステップS90のYes)は、ステップS100に進む。
ステップS100では、処理を終了するかどうかを判定する。処理を終了しない場合(ステップS100のNo)は、ステップS110に進む。処理を終了する場合(ステップS100のYes)は、処理を終了する。
ステップS110では、エッチング処理が規定の範囲内であるかを判定する。エッチング処理の処理が規定の範囲内であるかどうかは、例えば、処理を行った基板のチルティングにより評価を行う。処理を行ったロット数により評価してもよい。
ステップS110において、エッチング処理が規定の範囲内である場合(ステップS110のYes)は、エッジリング112eの使用を継続できると判断する。そして、ステップS30に戻って、ステップS30から処理を繰り返す。すなわち、エッチング処理が規定の範囲内であると判断した場合は、ステップS30からの処理が複数回繰り返される。ステップS30から開始するのは、複数回の第2基板エッチング工程に伴うスパッタリングにより、エッジリング112eに形成した保護膜PRが消耗又は除去されるからである。
ステップS110において、処理が規定の範囲内ではない場合(ステップS110のNo)は、エッジリング112eの交換が必要と判断する。したがって、現在使用しているエッジリング112eを搬出する(ステップS120、エッジリング搬出工程)。そして、ステップS10に戻って、プラズマ処理チャンバ10を洗浄して(ステップS10)、新たなエッジリングを搬入する(ステップS20)。そして、ステップS30から処理を繰り返す。
エッジリングの搬入(ステップS20)及び/又はエッジリングの搬出(ステップS120)は、プラズマ処理チャンバ10を開放して作業員が手動で行ってもよいし、ウェハ搬入機構などを用いてプラズマ処理チャンバ10を開放せずに自動で行ってもよい。プラズマ処理チャンバ10を開放しない場合は、クリーニング工程(ステップS10)を省略してもよい。また、エッジリングの搬入(ステップS20)においては、エッジリング112eにあらかじめ第1の膜RESと同じ材質の膜を保護膜PRとして形成したものを搬入してもよい。例えば、エッジリング112eにレジストを塗布し、熱処理をすることによりレジスト膜を保護膜PRとして形成してもよい。エッジリング112eにあらかじめ保護膜PRが形成されている場合、初回の第1基板搬入工程(ステップS30)、第1基板エッチング工程(ステップS40)及び第1基板搬出工程(ステップS50)は省略しても良い。
<作用・効果>
本実施形態に係る基板処理方法によれば、エッジリングの消耗を抑制できる。本実施形態に係る基板処理方法によれば、エッジリングにあらかじめエッチングにより消耗しにくい膜を付着させる。エッチングにより消耗しにくい膜を付着させることにより、エッジリングの消耗を遅らせる。エッジリングの消耗を遅らせることにより、MTBWC(Mean Time Between Wet Cleaning)を長くできる。本実施形態に係る基板処理方法の一例としては、エッチングにより消耗しにくい膜として、エッチングに使用されるレジスト膜を付着させる。
エッチング装置において基板処理を行うと、リングアセンブリ112のエッジリングが消耗する。エッジリングの消耗による形状変化よって、プラズマの電位が変化する。プラズマの電位の変換に伴ってイオンシースの経時的に変化する。イオンシースが変化すると、基板Wの外周側のVIA(Vertical Interconnect Access)ホールが傾いてくる。エッジリングの消耗した状態でエッチングを行うと、VIAホールの傾き(チルティング)が発生する。チルティングが大きくなると本来のコンタクト位置からずれてエッチング不良が発生する。
したがって、エッジリングの消耗に伴ってエッチング不良になる前に、エッジリングを新品と交換する必要がある。エッジリングの交換を頻度が高いと、MTBWCが短くなる。また、エッジリングの交換による消耗品により発生するコスト(COC:Cost of Consumable)が高くなる。
本実施形態に係る基板処理方法によれば、エッジリング112eの消耗を抑制できるので、エッジリングを交換する頻度を抑えて、MTBWCを長くできる。また、本実施形態に係る基板処理方法によれば、エッジリング112eの交換による消耗品により発生するコスト(COC)の上昇を抑制できる。
また、本実施形態に係る基板処理方法は、第2基板をロットごとにバッチ処理する際に、ロットの処理が終了後に、エッジリングにあらかじめエッチングにより消耗しにくい膜を付着させる処理を行う。本実施形態に係る基板処理方法によれば、ロットごとに、エッジリングに消耗しにくい膜を付着させる処理を行うことにより、全体のスループットの低下を抑えながら、エッジリングの消耗を抑えることができる。
なお、今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、第1基板W1及び/又は第2基板W2は、シリコンにより形成されるシリコン基板に限らない。第1基板W1及び/又は第2基板W2は、窒化ガリウムにより形成される窒化ガリウム基板、ヒ化ガリウムにより形成されるヒ化ガリウム基板等の半導体により形成される半導体基板でもよいし、ガラス等の絶縁体により形成される絶縁基板でもよい。
第1の膜RES及びマスク膜MSKは、レジスト膜に限られない。第1の膜RES及び/又はマスク膜MSKは、アモルファスカーボンなどの他の有機膜、タングステンなどの金属膜、若しくは窒化シリコン、酸窒化シリコン又は酸化シリコンなどのシリコン含有膜であってもよい。第1の膜RES及びマスク膜MSKは同じ材質の膜でなくてもよいが、第2基板エッチング工程への影響を低減させるため、同じ材質の膜であることが望ましい。第1のガスは第1の膜RESの材質により、適宜選択される。
第2の膜TGTは、シリコン酸化膜に限られない。例えば、第2の膜TGTはシリコン酸化膜及びシリコン窒化膜の多層膜でもよい。第2の膜TGTは窒化シリコン、酸窒化シリコン、酸化シリコン、酸化シリコンと窒化シリコンの多層膜などの他のシリコン含有膜であってもよいし、アモルファスカーボンなどの有機膜であってもよい。ただし、マスク膜MSKと第2の膜TGTは異なる材質の膜であり、第1の膜RESと第2の膜TGTは異なる材質の膜である。第2のガスは第2の膜TGTの材質により適宜選択されるが、第1のガスとは異なるガスである。
10 プラズマ処理チャンバ
10b デポシールド
111 本体部
111a 中央領域
111b 環状領域
112 リングアセンブリ
112e エッジリング
1111 静電チャック
13 シャワーヘッド
P1 第1プラズマ
P2 第2プラズマ
PR 保護膜
RES 第1の膜
MSK マスク膜
TGT 第2の膜
W 基板
W1 第1基板
W2 第2基板

Claims (20)

  1. (a)表面に第1の膜が一様に形成された第1基板を処理チャンバに搬入し、エッジリングが載置された基板支持部に前記第1基板を載置する工程と、
    (b)前記処理チャンバ内で第1のガスにより第1プラズマを生成し、前記第1基板の前記第1の膜をエッチングし、前記第1の膜のエッチングにより生じた反応生成物を前記エッジリングに付着させる工程と、
    (c)前記第1基板を前記処理チャンバから搬出する工程と、
    (d)第2の膜の上に形成され、パターニングされたマスク膜を有する第2基板を前記処理チャンバに搬入し、前記基板支持部に載置する工程と、
    (e)前記処理チャンバ内で第2のガスにより第2プラズマを生成し、前記マスク膜をマスクとして前記第2の膜をエッチングする工程と、
    (f)前記第2基板を処理チャンバから搬出する工程と、
    を有する基板処理方法。
  2. 前記(b)の工程において、前記エッジリングの温度は、前記第1基板の温度より低い、
    請求項1に記載の基板処理方法。
  3. 前記(d)の工程から前記(f)の工程は、複数枚の前記第2基板に対して複数回繰り返される、
    請求項1又は請求項2のいずれかに記載の基板処理方法。
  4. 前記(a)の工程から(f)工程を複数回繰り返す、
    請求項1から請求項3のいずれか一項に記載の基板処理方法。
  5. 前記(a)の工程から(f)の工程を複数回繰り返した後に、
    前記(f)の工程の後に、
    (g)前記エッジリングを搬出する工程と、
    (h)新たなエッジリングを搬入する工程と、を更に有する、
    請求項4に記載の基板処理方法。
  6. 前記新たなエッジリングには、前記第1の膜と同じ材質の膜が形成されている、
    請求項5に記載の基板処理方法。
  7. 前記(h)の工程の後に、前記新たなエッジリングにより、前記(a)の工程の処理を行う、
    請求項5に記載の基板処理方法。
  8. 前記(b)の工程において、シャワーヘッド、静電チャック及びデポシールドのそれぞれを加熱する、
    請求項1から請求項7のいずれか一項に記載の基板処理方法。
  9. 前記加熱は、工程(b)において生成されたプラズマにより行われる、
    請求項8に記載の基板処理方法。
  10. 前記加熱は、前記シャワーヘッド、前記静電チャック及び前記デポシールドのそれぞれに設けられ、それぞれを加熱する加熱部により行われる、
    請求項8に記載の基板処理方法。
  11. 前記第1の膜と前記マスク膜とは、同じ材質の膜である、
    請求項1から請求項10のいずれか一項に記載の基板処理方法。
  12. 前記第1の膜は、有機膜である、
    請求項1から請求項11のいずれか一項に記載の基板処理方法。
  13. 前記第1の膜は、レジスト膜である、
    請求項12に記載の基板処理方法。
  14. 前記第1のガスは、酸素を含むガスである、
    請求項12又は請求項13のいずれかに記載の基板処理方法。
  15. 前記酸素を含むガスは、酸素のみからなるガス又は酸素及びアルゴンのみからなるガスである、
    請求項14に記載の基板処理方法。
  16. 前記マスク膜は、有機膜である、
    請求項1から請求項15のいずれか一項に記載の基板処理方法。
  17. 前記マスク膜は、レジスト膜である、
    請求項16に記載の基板処理方法。
  18. 前記第2の膜は、シリコン含有膜である、
    請求項1から請求項15のいずれか一項に記載の基板処理方法。
  19. 前記第2の膜は、シリコン酸化膜又はシリコン酸化膜及びシリコン窒化膜の多層膜である、
    請求項18に記載の基板処理方法。
  20. 前記第2のガスは、フッ化炭素ガスを含むガスである、
    請求項18又は請求項19に記載の基板処理方法。
JP2021145705A 2021-09-07 2021-09-07 基板処理方法 Pending JP2023038801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021145705A JP2023038801A (ja) 2021-09-07 2021-09-07 基板処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021145705A JP2023038801A (ja) 2021-09-07 2021-09-07 基板処理方法

Publications (1)

Publication Number Publication Date
JP2023038801A true JP2023038801A (ja) 2023-03-17

Family

ID=85514794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021145705A Pending JP2023038801A (ja) 2021-09-07 2021-09-07 基板処理方法

Country Status (1)

Country Link
JP (1) JP2023038801A (ja)

Similar Documents

Publication Publication Date Title
JP2018186179A (ja) 基板処理装置及び基板取り外し方法
JP5551583B2 (ja) 金属系膜の成膜方法および記憶媒体
JP5982223B2 (ja) プラズマ処理方法、及びプラズマ処理装置
JP2017010993A (ja) プラズマ処理方法
US20240063000A1 (en) Method of cleaning plasma processing apparatus and plasma processing apparatus
JP7503951B2 (ja) エッチング処理装置、石英部材及びプラズマ処理方法
JP2020177959A (ja) クリーニング処理方法及びプラズマ処理装置
JP2023038801A (ja) 基板処理方法
US8974600B2 (en) Deposit protection cover and plasma processing apparatus
TW202123779A (zh) 電漿處理裝置
US20230138006A1 (en) Cleaning method, substrate processing method and plasma processing apparatus
CN117321740B (zh) 基板处理装置的维护方法和基板处理装置
US11869755B2 (en) Cleaning method and protecting member
WO2024095840A1 (ja) 基板処理装置、基板処理システム、およびクリーニング方法
WO2024134927A1 (ja) プラズマ処理装置
JP7489865B2 (ja) 基板処理方法及び基板処理装置
WO2023042804A1 (ja) プラズマ処理装置及びプラズマ処理方法
US20230060329A1 (en) Plasma processing apparatus and abnormal discharge control method
US20230317425A1 (en) Plasma processing apparatus
US20240212979A1 (en) Method for determining amount of wear of edge ring, plasma processing apparatus, and substrate processing system
JP2024053875A (ja) プラズマ処理装置及びプラズマ処理装置の制御方法
JP2023109136A (ja) プラズマ処理装置及び異常放電抑制方法
JP2024040055A (ja) 基板処理方法及び基板処理装置
JP2023002078A (ja) プラズマ処理装置のチャンバ内の部品、プラズマ処理装置、及び、プラズマ処理装置のチャンバ内の部品を再生する方法
TW202403826A (zh) 電漿處理裝置