WO2015178348A1 - 基板処理装置、基板処理方法及び基板処理プログラム - Google Patents

基板処理装置、基板処理方法及び基板処理プログラム Download PDF

Info

Publication number
WO2015178348A1
WO2015178348A1 PCT/JP2015/064214 JP2015064214W WO2015178348A1 WO 2015178348 A1 WO2015178348 A1 WO 2015178348A1 JP 2015064214 W JP2015064214 W JP 2015064214W WO 2015178348 A1 WO2015178348 A1 WO 2015178348A1
Authority
WO
WIPO (PCT)
Prior art keywords
recipe
substrate
processing
partial
substrate processing
Prior art date
Application number
PCT/JP2015/064214
Other languages
English (en)
French (fr)
Inventor
佐々木　満
達也 三浦
利弘 大野
和宗 小野
翔子 遠藤
竜 北原
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to US15/304,570 priority Critical patent/US10128121B2/en
Priority to KR1020167020130A priority patent/KR102364319B1/ko
Priority to CN201580020853.4A priority patent/CN106233427B/zh
Publication of WO2015178348A1 publication Critical patent/WO2015178348A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Definitions

  • the present invention relates to a substrate processing apparatus, a substrate processing method, and a substrate processing program.
  • the substrate processing apparatus processes the substrate according to the processing procedure set in the process recipe.
  • the processing procedure set in the process recipe setting of process conditions such as pressure when processing a substrate, processing sequence, and processing timing are set (for example, see Patent Document 1).
  • process conditions such as pressure when processing a substrate, processing sequence, and processing timing are set (for example, see Patent Document 1).
  • one process recipe is created for each process.
  • the pre-process and post-process procedures can be used in common for multiple processes. Nevertheless, the set value must be input or changed for each process recipe. For this reason, the burden on the operator when inputting or changing the recipe is large, and mistakes are likely to occur.
  • the process condition of the substrate neutralization process which is one of the subsequent processes, varies depending on the hardware configuration of the substrate processing apparatus. Therefore, when the hardware configuration of the substrate processing apparatus is changed, it is necessary to change all the static elimination process setting values of a plurality of process recipes according to the changed apparatus configuration. The burden is heavy.
  • the value of the apparatus parameter can be reflected in the processing of all the substrates executed by the substrate processing apparatus to which the apparatus parameter is applied.
  • the apparatus parameters are uniformly applied to the processing of all the substrates executed in the same substrate processing apparatus, it is not possible to set different process conditions for a plurality of different processes executed in the same substrate processing apparatus. Have difficulty.
  • One aspect of this issue is to facilitate process recipe settings, changes, and management.
  • a substrate processing apparatus including a control unit that controls processing of a substrate in accordance with a processing procedure set in a process recipe, wherein the process recipe includes the processing procedure.
  • a substrate processing apparatus which is linked to a plurality of partial recipes divided into units according to function, and wherein the control unit controls the processing of the substrate according to the processing procedure set in the plurality of linked partial recipes.
  • setting, changing and managing process recipes can be facilitated.
  • FIG. 1 shows an example of the overall configuration of a substrate processing apparatus 1 according to an embodiment.
  • the substrate processing apparatus 1 has a cylindrical chamber C.
  • the chamber C is made of, for example, aluminum whose surface is anodized.
  • a lower electrode 100 that also functions as a mounting table on which the substrate W is mounted is provided inside the chamber C.
  • the lower electrode 100 is supported by a support body 110 provided via an insulating material 105.
  • the upper electrode 50 is provided on the ceiling of the chamber C.
  • the upper electrode 50 is electrically separated from the chamber C by an insulating material 55 disposed on the ceiling of the chamber C.
  • the high frequency power supply 65 is connected to the upper electrode 50 through the matching circuit 60.
  • the high frequency power supply 65 may be connected to the lower electrode 100 instead of being connected to the upper electrode 50.
  • Two high frequency power supplies may be connected to the upper electrode and the lower electrode.
  • Two high-frequency power sources may be connected to the lower electrode.
  • the matching circuit 60 is provided in the matching box 70.
  • the matching box 70 is a grounding housing for the matching circuit 60.
  • the processing gas supply unit 80 is connected to the upper electrode 50 through a gas supply path 75.
  • the desired gas output from the processing gas supply unit 80 passes through the gas supply path 75 and the upper electrode 50 and is supplied into the chamber C from the plurality of gas injection holes 95.
  • the upper electrode 50 also functions as a gas shower head.
  • a temperature sensor 85 is provided on the upper electrode 50. The temperature sensor 85 detects the temperature inside the chamber C.
  • a bellows 15 is attached to the opening at the center of the bottom surface of the chamber C.
  • the bellows 15 is fixed to the lifting plate 20.
  • the elevating plate 20 adjusts the height at which the substrate W is placed by elevating.
  • An impedance adjusting unit 30 is connected between the lower electrode 100 and the elevating plate 20 via a conductive path 25.
  • the inside of the chamber C is decompressed to a desired degree of vacuum by the exhaust device 35.
  • the substrate W is carried into the chamber C from the gate valve 40.
  • Gas is supplied into the chamber C and high-frequency power is applied to the chamber C, whereby the substrate W is subjected to desired etching by the action of plasma generated from the gas.
  • the control unit 200 includes a CPU (Central Processing Unit) 205, an HDD (Hard Disk Drive) 210, a ROM (Read Only Memory) 215, and a RAM (Random Access Memory) 220.
  • the CPU 205, HDD 210, ROM 215, and RAM 220 are connected to each other via a bus B.
  • the control unit 200 performs predetermined processing on the substrate W according to the processing procedure set in the process recipe.
  • the process recipe is stored in the HDD 210 or the RAM 220.
  • process conditions set values such as process time, temperature inside the chamber C (upper electrode temperature, side wall temperature of the processing chamber), pressure (gas exhaust), high-frequency power and voltage, and various gas flow rates are set.
  • the control unit 200 compares the set temperature of the recipe with the detected temperature and adjusts the temperature inside the chamber C. Actual control is executed by the CPU 205.
  • the CPU 205 performs processing such as etching on the substrate W according to the process recipe.
  • the function of the control unit 200 may be realized by software or hardware.
  • the overall configuration of the substrate processing apparatus 1 according to this embodiment has been described above.
  • step conditions and all the processing procedures of the static elimination processes T1 and T2 are set in the process recipe. For this reason, it is necessary to change the set values for the common processes such as the static elimination processes T1 and T2 for each process recipe. In addition, an input mistake at the time of setting change is likely to occur.
  • each unitized recipe is referred to as a “partial recipe”.
  • the right side of FIG. 2 shows a partial recipe of a process condition recipe, a T1 recipe, and a T2 recipe as an example of a plurality of partial recipes obtained by dividing the processing procedure into functions.
  • the process recipe in the file F1 of this embodiment is linked to each partial recipe of the process condition recipe, T1 recipe, and T2 recipe.
  • the process recipe links to the process condition recipe, the T1 recipe, and the T2 recipe so that the processing procedures are executed in the order of the process condition recipe ⁇ the T1 recipe and the T2 recipe.
  • the control unit 200 sequentially refers to the processing procedure set in the process condition recipe and the processing procedure set in the T1 recipe and the T2 recipe, and performs a predetermined process on the substrate W.
  • the process condition recipe is an example of a partial recipe in which a processing procedure unique to substrate processing is set.
  • the T1 recipe and the T2 recipe are examples of partial recipes in which processing procedures common to substrate processing are set.
  • the partial recipe in which a specific processing procedure is set is a recipe in which process conditions, processing sequences, and processing timings specific to substrate processing such as etching processing and film formation processing are set.
  • Specific process conditions include the type and flow rate of the etching gas, the pressure inside the chamber C, the temperature inside the chamber C, and the like.
  • the partial recipe that sets a common processing procedure is a recipe that sets the process conditions, the processing sequence, and the processing timing in the pre-process and post-process of the substrate processing (main process) such as etching.
  • the pre-process include seasoning for adjusting the condition in the chamber before processing the substrate and suction processing for sucking the substrate to the mounting table.
  • the post-process there are a charge removal process for peeling the substrate from the mounting table and a cleaning process for cleaning the inside of the chamber C.
  • FIG. 3 shows an example of the recipes (T1 recipe, T2 recipe) for the static elimination processes T1 and T2, which are examples of the post-process.
  • FIG. 3 shows a T1 setting value (T1 recipe) and a T2 setting value (T2 recipe) for the recipe setting items.
  • FIG. 3 shows the T1 and T2 set values of the items of the chamber pressure and the high frequency power of the upper RF and the lower RF, and other T1 and T2 set values are omitted for convenience.
  • FIG. 4 An example of the charge removal processing sequence is shown in FIG.
  • the left side of FIG. 4 shows a control example of the T1 (backside vacuuming) charge removal process
  • the right side of FIG. 4 shows a control example of the T2 (chuck OFF) charge removal process.
  • the T1 pressure set in the T1 recipe is set at the pressure control start timing in step S7 in the control example of the T1 static elimination process shown on the left side of FIG. 4, and the T1 set in the T1 recipe at the timings in steps S8 and S9.
  • Lower power, T1 upper power is set.
  • the T2 lower power and the T2 upper power set in the T2 recipe are set at the timings of steps S23 and S24 in the control example of the T2 static elimination process shown on the right side of FIG.
  • the T1 recipe and the T2 recipe of the static elimination process in which a common process procedure is set are different from the process condition recipe (partial recipe) in which a unique process procedure is set. It is a partial recipe and is managed individually. Thereby, when a change occurs in the setting value of the T1 recipe or T2 recipe in which a common processing procedure is set, the setting value of the T1 recipe or T2 recipe may be changed. Thereby, the labor of input of an operator at the time of setting or changing a recipe is reduced, and input mistakes can be reduced. Thereby, setting, changing, and management of the process recipe can be facilitated.
  • the process recipe of this embodiment is linked to the process condition recipe in which the processing procedure unique to the substrate processing is set, and the T1 recipe and the T2 recipe in which the processing procedure common to the substrate processing is set.
  • the control part 200 can perform the process procedure of a process recipe combining several partial recipes.
  • the processes common to the recipes are unitized, so that the partial recipe of the common process can be managed as a unit.
  • the change can be applied to a plurality of process recipes that refer to the partial recipe only by changing the partial recipe in which the common process is unitized.
  • work of the setting of a recipe or a setting change can be performed efficiently.
  • FIG. 5 is a flowchart showing an example of processing of the substrate according to this embodiment.
  • the control unit 200 applies a DC voltage to an electrode of an electrostatic chuck (not shown), and executes a process of electrostatically adsorbing the substrate to the mounting table (lower electrode 100) ( Step S12).
  • the control unit 200 performs a predetermined process such as etching on the substrate (step S14).
  • the controller 200 applies a DC voltage that is opposite in polarity to the DC voltage applied in step S12 to the electrode of the electrostatic chuck, and removes the substrate from the mounting table (step S16).
  • the control unit 200 performs a process of cleaning the inside of the chamber C (step S18), and ends this process.
  • the process recipe according to the present embodiment has link information to a plurality of partial recipes in which processing procedures are divided into functions and unitized.
  • the control unit 200 refers to the linked partial recipe based on the link information included in the process recipe, and controls the processing of the substrate according to the processing procedure set in the linked partial recipe. Thereby, a desired process is performed on the substrate.
  • the plurality of partial recipes include a partial recipe in which a processing procedure unique to the substrate processing is set, and a partial recipe in which a processing procedure common to the substrate processing is set.
  • An example of a partial recipe in which a processing procedure unique to the processing of the substrate W is set is shown on the right side of FIG.
  • examples of partial recipes that set unique processing procedures linked to the process recipe include etching recipes 1 and 2 and ashing. Recipes are listed.
  • the partial recipe in which the processing procedure unique to the substrate processing is set may include a plurality of partial recipes in which the processing procedure of each step is set when the processing procedure unique to the substrate processing is divided into a plurality of steps.
  • the etching recipe 1 can be divided into functions and divided into a plurality of partial recipes.
  • the etching recipe 1 is a recipe in which a processing procedure for etching a laminated film is set, the process conditions for etching each layer of the laminated film are different. Therefore, the etching recipe 1 can be divided into a bark layer etching recipe, an oxide layer etching recipe, and a nitride layer etching recipe.
  • the process recipe according to the present embodiment can refer to each partial recipe by having link information of a bark layer etching recipe, an oxide layer etching recipe, and a nitride layer etching recipe.
  • the etching recipe 2 can be divided into a main recipe and a partial recipe of an overetch recipe. Further, although not shown, when the main etching process is divided into a plurality of steps of an oxide film etching step and a polysilicon film etching step, the main etching recipe is further divided into an oxide film etching recipe and a polysilicon film etching recipe. Can be divided into
  • the partial recipe in which the processing procedure common to the substrate processing is set includes a partial recipe in which at least one of the pre-processing and post-processing processing specific to the substrate processing is set.
  • An example of a partial recipe in which a processing procedure common to the processing of the substrate W is set is shown on the left side of FIG.
  • the substrate suction recipe for setting the procedure of the substrate suction process in step S12, which is a pre-process of the process in step S14 in which the unique process is executed is an example of a partial recipe in which a process procedure common to the substrate processing is set. is there.
  • partial recipe in which the processing procedure common to the substrate processing is set include the substrate discharging recipes T1 and T2 for setting the substrate discharging processing procedure in step S16, and the mounting table discharging recipe.
  • the partial recipe in which the processing procedure common to the substrate processing is set there is a cleaning recipe in which the cleaning processing procedure in step S18 is set.
  • a process recipe can be linked to a plurality of process condition recipes A, B, and C as partial recipes for setting a processing procedure unique to substrate processing.
  • the process condition recipe A is a bark layer etching recipe
  • the process condition recipe B is an oxide layer etching recipe
  • process condition recipe C is a nitride layer etching recipe.
  • the process recipe is linked to the post-processing T1 recipe and T2 recipe as a partial recipe for setting processing common to the processing of the substrate W.
  • the process recipe may be linked to a preprocessing substrate suction recipe or a postprocessing cleaning recipe as a partial recipe for setting processing common to substrate processing.
  • the process recipe is linked to one or a plurality of partial recipes set with processing procedures unique to the substrate processing and one or a plurality of partial recipes set with processing procedures common to the substrate processing. be able to.
  • a plurality of unitized partial recipes can be designated from a plurality of process recipes and used in common.
  • the process condition recipe A in the file F2 and the process condition recipe B in the file F3 are linked to the T1 recipe and the T2 recipe.
  • the T1 recipe and the T2 recipe are referred to from the process condition recipe A and the process condition recipe B, and the processing procedure set in the T1 recipe and the T2 recipe is used in the process condition recipe A and the process condition recipe B. be able to.
  • the process condition recipe A is an oxide film etching recipe and the process condition recipe B is a polysilicon film etching recipe
  • only the process condition recipe A needs to be changed when it is desired to change the oxide film etching process.
  • the processing procedure for etching the polysilicon film is desired to be changed
  • only the process condition recipe B need be changed.
  • it is desired to change the charge removal processing procedure only the T1 and T2 recipes need be changed.
  • setting, change of settings, and management can be performed in units of partial recipes that are unitized by function, so that the labor of input work is saved and recipe management is performed efficiently. be able to.
  • the partial recipe may include a recipe in which an error processing procedure is set.
  • the process recipe in the file F1 may include not only the processing procedure set for a plurality of partial recipes but also a processing procedure that branches depending on a predetermined condition.
  • the branch process is executed in the process procedure described in the process condition recipe, if a predetermined condition is not satisfied, an error in the static elimination process set in the T1 recipe (error process) and the T2 recipe (error process) is detected.
  • a processing procedure is executed. At this time, the normal processing procedure in the static elimination processing set in the T1 recipe and the T2 recipe is not executed.
  • the predetermined condition when the predetermined condition is satisfied, the normal processing procedure in the static elimination process set in the T1 recipe and the T2 recipe is executed, and in the static elimination process set in the T1 recipe (error process) and the T2 recipe (error process).
  • the error procedure is not executed.
  • the partial recipe according to predetermined conditions can be referred.
  • the process recipe in the file F1 may be linked not only to the process condition recipe, T1 recipe and T2 recipe but also to a macro program (hereinafter also referred to as “macro”).
  • the control unit 200 controls the processing of the substrate according to the sequence defined in the linked macro.
  • a relatively small processing unit procedure such as particle check or valve opening / closing setting can be set in a process recipe using a macro.
  • NPPC Non-Plasma Particle Cleaning
  • a purge gas shock wave is generated by intermittently supplying a voltage from a DC power source (not shown) into the chamber C while allowing the purge gas to flow into and out of the chamber C.
  • Particles in the chamber are removed by the electromagnetic vibration based on the physical vibration caused by the electric field and the potential gradient instantaneously formed on the apparatus wall surface or the mounting table.
  • the NPPC conditions may be set in the process recipe using a macro. By linking a process recipe to a macro, the function of the macro can be referenced from the process recipe.
  • the process recipe in the file F1 may be linked to the check program by calling the auto check program via a macro.
  • the present invention is not limited to this, and the process recipe may directly call the auto check program without using a macro.
  • the control unit 200 checks whether the substrate processing apparatus is in a normal state according to the check items defined in the linked check program.
  • Figure 10 shows an example of items checked by the auto check program.
  • the auto check program it is possible to automatically check the check items such as the ultimate pressure value and leak value inside the chamber C, the flow rate value of the gas flowing into the chamber C, and the adhesion state of particles (depots).
  • the macro linked by the process recipe starts the auto check program, thereby realizing the zero point adjustment sequence check of the gas flow meter shown in steps S20 to S48 of FIG. Is done.
  • a detailed description of the processes in steps S20 to S48 will be omitted.
  • the auto check program may be started directly by a process recipe.
  • a partial recipe (for example, T1, T2 recipe) in which a common processing procedure is set and a partial recipe (for example, a specific processing procedure is set) And process condition recipes) can be managed individually.
  • process condition recipes for example, a change in a partial recipe that sets a common process is reflected in all process recipes that link and refer to the partial recipe. Therefore, it is not necessary to change the setting of the common processing part included in the process recipe in which the entire processing procedure is set as in the past. For this reason, the labor of a worker can be saved by significantly reducing the amount of work for setting the recipe and changing the setting. Thereby, setting, changing, and management of the process recipe can be facilitated.
  • FIG. 12 shows an example of a recipe and a partial recipe used for explaining this modification.
  • the transfer recipe a transfer route, transfer timing, and the like when transferring the wafer W are set.
  • the transfer recipe is linked to recipes such as a load lock module recipe and a process recipe.
  • the load lock module recipe wafer loading / unloading, supply / exhaust timing, and the like in the load lock module are set.
  • the process recipe is linked to the substrate adsorption recipe, the substrate processing recipe, the substrate charge removal recipe, and the cleaning partial recipes.
  • the substrate adsorption recipe conditions for adsorbing the wafer to the mounting table are set.
  • Process conditions for processing a wafer are set in the substrate processing recipe.
  • the substrate neutralization recipe conditions for detaching the wafer from the mounting table are set.
  • Conditions for cleaning the inside of the chamber are set in the cleaning recipe.
  • the knowledge of the operation of the substrate processing apparatus 1 and the contents of the recipe are greatly different between the workers in the design process and the workers in the mass production process. Therefore, the same screen is displayed in the mass production process and the design process, and it is desired to prevent an operation error from occurring on the operation on the screen.
  • screens corresponding to the reference authority and the editing authority are displayed in the mass production process and the design process, and work errors are reduced.
  • the reference authority and the editing authority may be set in advance by the administrator, or may be changed by the administrator during work.
  • An example of reference authority and edit authority is shown in FIG.
  • the main recipe is a transfer recipe, a load lock module recipe, and a process recipe.
  • the transfer recipe has reference authority and edit authority in the mass production process and the design process.
  • the load lock module recipe and the process recipe have reference authority and edit authority in the mass production process and the design process.
  • the substrate adsorption recipe, substrate processing recipe, substrate static elimination recipe, and cleaning recipe are partial recipes linked to the process recipe. These partial recipes have reference authority and edit authority in the design process. Also, these partial recipes do not have editing authority in the mass production process. These partial recipes can be selected with or without reference authority in the mass production process.
  • the editing authority set for each of the process recipe and the plurality of partial recipes is an example of first authority information indicating the authority to edit each of the process recipe and the plurality of partial recipes.
  • the reference authority set for each of the process recipe and the plurality of partial recipes is an example of second authority information indicating the authority to refer to each of the process recipe and the plurality of partial recipes.
  • the control unit 200 controls whether to edit the process recipe and the plurality of partial recipes on the screen based on the authority to edit each of the process recipe and the plurality of partial recipes.
  • control unit 200 controls whether or not the process recipe and the plurality of partial recipes can be referred to on the screen based on the authority to refer to each of the process recipe and the plurality of partial recipes.
  • FIG. 14 shows an example of a screen when the administrator selects “Yes” in the reference authority of the mass production process for the substrate suction recipe, the substrate processing recipe, the substrate static elimination recipe, and the cleaning recipe.
  • FIG. 14A and 14B are examples of a recipe setting screen displayed on the display 305 of the PC 300 having the control unit 200 of FIG.
  • FIG. 14A is an example of a setting screen in the mass production process
  • FIG. 14B is an example of a setting screen in the design process.
  • the transfer recipe display area 301, the load lock module recipe display area 311 and the process recipe display area 312 are displayed so that the items in each recipe can be edited.
  • the display area 321 of the substrate adsorption recipe, the display area 322 of the substrate processing recipe, the display area 323 of the substrate static elimination recipe, and the display area 324 of the cleaning recipe can only refer to the items in each recipe (that is, cannot be edited). ) Is displayed.
  • the hierarchy that can be edited by the operator can be divided into the main recipe and the partial recipe. That is, in the mass production process, the operator can edit each item of the transfer recipe, the load lock module recipe, and the process recipe. On the other hand, the operator can only refer to the substrate suction recipe, the substrate processing recipe, the substrate charge removal recipe, and the cleaning recipe, and cannot edit each item of these partial recipes.
  • FIG. 14B is an example of a setting screen in the design process. In the design process, all recipes and partial recipes on the screen can be edited.
  • FIG. 15 shows another example of the recipe setting screen displayed on the display 305.
  • the substrate processing recipe 322 is not displayed in the mass production process.
  • the authority to refer to the substrate processing recipe shown in FIG. 13 is set to “none”, and the authority to refer to other partial recipes is set to “present”.
  • the substrate suction recipe display area 321, the substrate neutralization recipe display area 323, and the cleaning recipe display area 324 are displayed so that items in each recipe can be referred to and cannot be edited. Has been.
  • the display area 322 of the substrate processing recipe is not displayed. Thereby, the display of the display 305 can be controlled so that the process conditions of the substrate processing recipe cannot be referred to. In this case, the same screen as FIG. 14B is displayed in the design process.
  • the operator can edit the transfer recipe, the load lock module recipe, and the process recipe in the mass production process.
  • the operator can refer to the substrate suction recipe, the substrate charge removal recipe, and the cleaning recipe, but cannot edit the recipe. Further, the operator cannot refer to the substrate processing recipe.
  • the editing authority and reference authority in the mass production process and the design process it is possible to reduce work mistakes that erroneously change settings on the screen and to limit the disclosure of information such as process conditions. it can.
  • the substrate processing apparatus is applicable not only to a capacitively coupled plasma (CCP) apparatus but also to other substrate processing apparatuses.
  • Other substrate processing devices include inductively coupled plasma (ICP), CVD (chemical vapor deposition) devices using radial line slot antennas, helicon wave excited plasma (HWP) devices, electronic It may be a cyclotron resonance plasma (ECR: ElectroncloCyclotron Resonance Plasma) device or the like.
  • the substrate processed by the substrate processing apparatus according to the present invention may be a wafer, a large substrate for a flat panel display, an EL element, or a substrate for a solar cell.
  • Substrate processing apparatus 50 Upper electrode 100: Lower electrode (mounting table) 200: Control unit 205: CPU 210: HDD 215: ROM 220: RAM C: Chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

　プロセスレシピに設定された処理手順に従い基板の処理を制御する制御部を備える基板処理装置であって、前記プロセスレシピは、前記処理手順を機能別に分けてユニット化した複数の部分レシピにリンクし、前記制御部は、リンクした前記複数の部分レシピに設定された処理手順に従い基板の処理を制御する、基板処理装置が提供される。

Description

基板処理装置、基板処理方法及び基板処理プログラム
　本発明は、基板処理装置、基板処理方法及び基板処理プログラムに関する。
　基板処理装置は、プロセスレシピに設定した処理手順に従い基板を処理する。プロセスレシピに設定した処理手順には、基板を処理する際の圧力等のプロセス条件の設定、処理のシーケンス及び処理のタイミングが設定される（例えば、特許文献１を参照）。基板処理装置にて実行される各種の基板の処理に対しては、一つの処理に一つのプロセスレシピが作成される。
特開２００７－２６６４１０号公報
　しかしながら、一つのプロセスレシピに基板を処理するための前工程、基板処理工程及び後工程の処理手順のすべてを設定すると、前工程及び後工程の処理手順は複数のプロセスに共通して使用できるにもかかわらず、プロセスレシピ毎に設定値の入力や変更を行わなければならない。このため、レシピの入力時や変更時の作業者の負担が大きく、ミスが生じやすい。
　例えば、後工程の一つである基板の除電処理のプロセス条件は、基板処理装置のハードウェア構成に依存して変更が生じる。よって、基板処理装置のハードウェア構成が変更された場合、変更後の装置構成に応じて複数のプロセスレシピのすべての除電処理の設定値を変更する必要が生じ、変更に手間がかかり作業者の負担が大きい。
　これに対して、装置パラメータを設定することによってその装置パラメータが適用される基板処理装置で実行されるすべての基板の処理に前記装置パラメータの値を反映することができる。しかし、装置パラメータは同じ基板処理装置で実行されるすべての基板の処理に一律に適用されるため、同じ基板処理装置で実行される複数の異なるプロセスに対して、異なるプロセス条件を設定することは困難である。
　上記課題に対して、一側面では、プロセスレシピの設定、変更及び管理を容易にすることを目的とする。
　上記課題を解決するために、一の態様によれば、プロセスレシピに設定された処理手順に従い基板の処理を制御する制御部を備える基板処理装置であって、前記プロセスレシピは、前記処理手順を機能別に分けてユニット化した複数の部分レシピにリンクし、前記制御部は、リンクした前記複数の部分レシピに設定された処理手順に従い基板の処理を制御する、基板処理装置が提供される。
　一の態様によれば、プロセスレシピの設定、変更及び管理を容易にすることができる。
一実施形態に係る基板処理装置の全体構成の一例を示す図。 一実施形態に係るプロセスレシピの構成の一例を示す図。 一実施形態に係るＴ１レシピ及びＴ２レシピの一例を示す図。 一実施形態に係る除電処理のシーケンスの一例を示す図。 一実施形態に係る基板処理の一例を示すフローチャート。 一実施形態に係るプロセスレシピの構成例１を示す図。 一実施形態に係るプロセスレシピの構成例２を示す図。 一実施形態に係るプロセスレシピの構成例３を示す図。 一実施形態に係るプロセスレシピの構成例４を示す図。 一実施形態に係るオートチェック項目の一例を示す図。 一実施形態に係るオートチェックのシーケンスの一例を示す図。 一実施形態の変形例に係るレシピ構成の一例を示す図。 一実施形態の変形例に係る権限の一例を示す図。 一実施形態の変形例に係る画面の一例を示す図。 一実施形態の変形例に係る画面の一例を示す図。 一実施形態の変形例に係る画面の一例を示す図。
　以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
　［基板処理装置の全体構成例］
　まず、本発明の一実施形態に係る基板処理装置１の全体構成の一例について、図１を参照しながら説明する。図１は、一実施形態に係る基板処理装置１の全体構成の一例を示す。
　基板処理装置１は、筒形状のチャンバＣを有している。チャンバＣは、たとえば、表面が陽極酸化処理されたアルミニウムにより構成されている。チャンバＣの内部には、基板Ｗを載置する載置台としても機能する下部電極１００が設けられている。下部電極１００は、絶縁材１０５を介して設けられた支持体１１０により支持されている。
　チャンバＣの天井部には、上部電極５０が設けられている。上部電極５０は、チャンバＣの天井部に配置された絶縁材５５によりチャンバＣに対して電気的に分離されている。高周波電源６５は、整合回路６０を介して上部電極５０に接続されている。なお、高周波電源６５は、上部電極５０に接続される替わりに下部電極１００に接続されてもよい。また、二つの高周波電源が上部電極と下部電極とに接続されてもよい。二つの高周波電源が共に下部電極に接続されてもよい。整合回路６０は、マッチングボックス７０内に設けられている。マッチングボックス７０は、整合回路６０の接地筐体となっている。
　処理ガス供給部８０は、ガス供給路７５を介して上部電極５０に接続されている。処理ガス供給部８０から出力された所望のガスは、ガス供給路７５及び上部電極５０内を通り、複数のガス噴射孔９５からチャンバＣの内部に供給される。このようにして、上部電極５０は、ガスシャワーヘッドとしても機能する。上部電極５０には、温度センサ８５が設けられている。温度センサ８５は、チャンバＣの内部の温度を検出する。
　チャンバＣの底面部中央の開口にはベローズ１５が取り付けられている。ベローズ１５は昇降プレート２０に固定されている。昇降プレート２０は、昇降によって基板Ｗが載置される高さを調整する。下部電極１００と昇降プレート２０との間には、導電路２５を介してインピーダンス調整部３０が接続されている。
　チャンバＣの内部は、排気装置３５によって所望の真空度まで減圧される。基板Ｗは、ゲートバルブ４０からチャンバＣの内部に搬入される。チャンバＣの内部には、ガスが供給されるとともに高周波電力が印加され、これによりガスから生成されたプラズマの作用により基板Ｗに所望のエッチングが施される。
　制御部２００は、ＣＰＵ(Central Processing Unit)２０５、ＨＤＤ(Hard Disk Drive)２１０、ＲＯＭ(Read Only Memory)２１５及びＲＡＭ(Random Access Memory)２２０を有する。ＣＰＵ２０５、ＨＤＤ２１０、ＲＯＭ２１５及びＲＡＭ２２０は、バスＢを介して互いに接続されている。制御部２００は、プロセスレシピに設定した処理手順に従い、基板Ｗに所定の処理を施す。
　プロセスレシピは、ＨＤＤ２１０又はＲＡＭ２２０に格納されている。プロセスレシピには、基板の処理手順としてプロセス条件、処理のシーケンス及び処理のタイミングが設定されている。プロセス条件には、プロセス時間、チャンバＣの内部の温度（上部電極温度、処理室の側壁温度）、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量等の設定値が設定される。例えば、制御部２００は、レシピの設定温度と検出温度とを比較してチャンバＣの内部の温度を調整する。実際の制御はＣＰＵ２０５によって実行される。ＣＰＵ２０５は、プロセスレシピに従い基板Ｗにエッチング処理等の処理を行う。なお、制御部２００の機能は、ソフトウエアにより実現されてもよく、ハードウエアにより実現されてもよい。以上、本実施形態に係る基板処理装置１の全体構成について説明した。
　［プロセスレシピの構成例］
　次に、本実施形態に係るプロセスレシピの構成の一例について、図２を参照しながら説明する。図２の右側には、本実施形態に係るプロセスレシピの構成の一例が示されている。図２の左側には、一つの基板の処理に対して一つのプロセスレシピが作成されている。ファイルＦ０内のプロセスレシピに基板を処理するためのメインプロセスのステップ条件及び後工程の除電処理Ｔ１、Ｔ２のすべての処理手順が設定されている例を示している。
　ファイルＦ０では、プロセスレシピにステップ条件及び除電処理Ｔ１、Ｔ２のすべての処理手順を設定している。このため、除電処理Ｔ１、Ｔ２のような共通処理に対する設定値の変更についてもプロセスレシピ毎に行う必要があり変更箇所が多くなって作業者の負担が大きい。また、設定変更時の入力ミスが生じやすい。
　これに対して、本実施形態は、一つのプロセスレシピに設定されていた処理手順を機能別に分けてユニット化する。本実施形態では、ユニット化された各レシピを「部分レシピ」という。図２の右側には、処理手順を機能別に分けてユニット化した複数の部分レシピの一例として、プロセス条件レシピ、Ｔ１レシピ及びＴ２レシピの部分レシピが示されている。
　本実施形態のファイルＦ１内のプロセスレシピは、プロセス条件レシピ、Ｔ１レシピ及びＴ２レシピの各部分レシピにリンクする。プロセスレシピは、プロセス条件レシピ→Ｔ１レシピ及びＴ２レシピの順に処理手順が実行されるようにプロセス条件レシピ、Ｔ１レシピ及びＴ２レシピにリンクを張る。これにより、制御部２００によって、プロセス条件レシピに設定された処理手順とＴ１レシピ及びＴ２レシピに設定された処理手順とが順に参照され、基板Ｗに所定の処理が施される。
　なお、プロセス条件レシピは、基板の処理に固有の処理手順を設定した部分レシピの一例である。Ｔ１レシピ及びＴ２レシピは、基板の処理に共通の処理手順を設定した部分レシピの一例である。
　固有の処理手順を設定した部分レシピは、エッチング処理や成膜処理等の基板の処理に固有のプロセス条件、処理のシーケンス及び処理のタイミングを設定したレシピである。固有のプロセス条件には、エッチングガスの種類と流量、チャンバＣの内部の圧力及びチャンバＣの内部の温度等が挙げられる。
　共通の処理手順を設定した部分レシピは、エッチング等の基板の処理（メインプロセス）の前工程や後工程におけるプロセス条件、処理のシーケンス及び処理のタイミングを設定したレシピである。前工程の一例としては、基板を処理する前にチャンバ内のコンディションを整えるシーズニングや基板を載置台に吸着する吸着処理が挙げられる。後工程の一例としては、基板を載置台から剥離するための除電処理やチャンバＣの内部を洗浄するクリーニング処理が挙げられる。
　例えば、図３は、後工程の一例である除電処理Ｔ１、Ｔ２のレシピ（Ｔ１レシピ、Ｔ２レシピ）の一例を示す。図３には、レシピ設定項目に対するＴ１設定値（Ｔ１レシピ）及びＴ２設定値(Ｔ２レシピ）が示されている。図３では、チャンバ圧力及び上部ＲＦ、下部ＲＦの高周波電力の各項目のＴ１、Ｔ２設定値を示し、それ以外のＴ１，Ｔ２設定値は便宜上省略している。
　除電処理のシーケンスの一例を図４に示す。図４の左側はＴ１（裏面真空引き）除電処理の制御例を示し、図４の右側はＴ２（チャックＯＦＦ）除電処理の制御例を示す。
　例えば、図４の左側に示すＴ１除電処理の制御例のステップＳ７の圧力制御開始のタイミングでＴ１レシピに設定されたＴ１圧力が設定され、ステップＳ８、Ｓ９のタイミングでＴ１レシピに設定されたＴ１下部電力、Ｔ１上部電力が設定される。また、図４の右側に示すＴ２除電処理の制御例のステップＳ２３、Ｓ２４のタイミングでＴ２レシピに設定されたＴ２下部電力、Ｔ２上部電力が設定される。
　このように、本実施形態にかかるプロセスレシピの作成では、共通の処理手順を設定した除電処理のＴ１レシピ及びＴ２レシピは、固有の処理手順を設定したプロセス条件レシピ（部分レシピ）とは別の部分レシピであり、それぞれ個別に管理される。これにより、共通の処理手順を設定したＴ１レシピ又はＴ２レシピの設定値に変更が生じた場合、Ｔ１レシピ又はＴ２レシピの設定値を変更すればよい。これにより、レシピの設定や変更時に作業者の入力の手間が減り、入力ミスを低減することができる。これにより、プロセスレシピの設定、変更及び管理を容易にすることができる。
　このように本実施形態のプロセスレシピは、基板の処理に固有の処理手順を設定したプロセス条件レシピと、基板の処理に共通の処理手順を設定したＴ１レシピ及びＴ２レシピとにリンクする。これにより、制御部２００は、複数の部分レシピを組み合わせてプロセスレシピの処理手順を実行することができる。例えば、本実施形態にかかるプロセスレシピでは、部分レシピの一部又は全部の置き換え、部分レシピの一部の削除、部分レシピの組み合わせの変更等により柔軟な処理手順の組み換えや部分レシピの再利用が可能になる。これにより、プロセスレシピの作成や、プロセスレシピの設定の変更を効率よく行うことができる。特に、本実施形態にかかるプロセスレシピは、レシピ間で共通する処理がユニット化されているため、共通処理の部分レシピを一単位として管理することができる。これにより、共通する処理がユニット化されている部分レシピを変更するだけで、その部分レシピを参照する複数のプロセスレシピに対してその変更を適用することができる。これにより、レシピの設定や設定の変更の作業を効率的に行うことができる。
　［基板の処理例］
　次に、本実施形態に係る基板の処理の一例について図５を参照しながら説明する。図５は、本実施形態に係る基板の処理の一例を示すフローチャートを示す。基板がチャンバＣの内部に搬入されると、制御部２００は、図示しない静電チャックの電極に直流電圧を印加し、基板を載置台（下部電極１００）に静電吸着させる処理を実行する（ステップＳ１２）。次に、制御部２００は、基板にエッチング等の所定の処理を実行する（ステップＳ１４）。次に、制御部２００は、静電チャックの電極にステップＳ１２にて印加した直流電圧と正負が逆の直流電圧を印加して除電し、基板を載置台から離脱させる（ステップＳ１６）。制御部２００は、基板をチャンバＣから搬出させた後、チャンバＣの内部をクリーニングする処理を実行し（ステップＳ１８）、本処理を終了する。
　本実施形態にかかるプロセスレシピは、処理手順を機能別に分けてユニット化した複数の部分レシピへのリンク情報をもつ。制御部２００は、プロセスレシピが有するリンク情報に基づき、リンク先の部分レシピを参照し、リンク先の部分レシピに設定された処理手順に従い基板の処理を制御する。これにより、基板に所望の処理が実行される。
　複数の部分レシピは、基板の処理に固有の処理手順を設定した部分レシピと、基板の処理に共通の処理手順を設定した部分レシピとを含む。基板Ｗの処理に固有の処理手順を設定した部分レシピの一例を、図５の右側に示す。例えば、ステップＳ１４にてエッチング処理→アッシング処理の順で基板の処理が実行される場合、プロセスレシピにリンクされる固有の処理手順を設定した部分レシピの一例としては、エッチングレシピ１，２及びアッシングレシピが挙げられる。
　基板の処理に固有の処理手順を設定した部分レシピは、基板の処理に固有の処理手順を複数の工程に分けたときの各工程の処理手順を設定した複数の部分レシピを含んでもよい。例えば、エッチングレシピ１を機能別に分けて複数の部分レシピに分割することができる。エッチングレシピ１が積層膜をエッチングする処理手順を設定したレシピである場合、積層膜の各層をエッチングする際のプロセス条件が異なる。よって、エッチングレシピ１をバーク層エッチングレシピ、オキサイド層エッチングレシピ及びナイトライド層エッチングレシピに分けることができる。本実施形態にかかるプロセスレシピは、バーク層エッチングレシピ、オキサイド層エッチングレシピ及びナイトライド層エッチングレシピのそれぞれのリンク情報を有することにより、各部分レシピの参照を可能とする。
　また、ホールのエッチングでは、メインエッチングとオーバーエッチングとでプロセス条件が異なる。そこで、図５に示すように、エッチングレシピ２はメインエッチングレシピ及びオーバーエッチングレシピの部分レシピに分けることができる。更に、図示していないが、メインエッチングプロセスがオキサイド膜のエッチング工程とポリシリコン膜のエッチング工程との複数の工程に分かれる場合、メインエッチングレシピを更にオキサイド膜のエッチングレシピ及びポリシリコン膜のエッチングレシピに分けることができる。
　基板の処理に共通の処理手順を設定した部分レシピは、基板の処理に固有の処理の前工程及び後工程の少なくともいずれかの処理手順を設定した部分レシピを含む。基板Ｗの処理に共通の処理手順を設定した部分レシピの一例を、図５の左側に示す。例えば、固有の処理が実行されるステップＳ１４の処理の前工程であるステップＳ１２の基板吸着処理の手順を設定する基板吸着レシピは、基板の処理に共通の処理手順を設定した部分レシピの一例である。
　基板の処理に共通の処理手順を設定した部分レシピの他の例としては、ステップＳ１６の基板除電処理の手順を設定する基板の除電レシピＴ１、Ｔ２及び載置台の除電レシピが挙げられる。基板の処理に共通の処理手順を設定した部分レシピの他の例としては、ステップＳ１８のクリーニング処理の手順を設定するクリーニングレシピが挙げられる。
　［プロセスレシピ構成例１］
　図６に示すように、プロセスレシピは、基板の処理に固有の処理手順を設定する部分レシピとして複数のプロセス条件レシピＡ、Ｂ、Ｃにリンクすることが可能である。例えば、図５に示すフローチャートにより基板上に形成されたバーク層、オキサイド層及びナイトライド層の積層膜のエッチング処理が実行される場合、プロセス条件レシピＡはバーク層エッチングレシピであり、プロセス条件レシピＢはオキサイド層エッチングレシピであり、プロセス条件レシピＣはナイトライド層エッチングレシピとなる。
　図６では、プロセスレシピは、基板Ｗの処理に共通する処理を設定する部分レシピとして後処理のＴ１レシピ及びＴ２レシピにリンクする。図６には示していないが、プロセスレシピは、基板の処理に共通の処理を設定する部分レシピとして前処理の基板吸着レシピや後処理のクリーニングレシピにリンクしてもよい。このようにプロセスレシピは、基板の処理に固有な処理の手順を設定した１つ又は複数の部分レシピと、基板の処理に共通な処理の手順を設定した１つ又は複数の部分レシピにリンクすることができる。
　［プロセスレシピ構成例２］
　図７に示すように、ユニット化した複数の部分レシピは、複数のプロセスレシピから指定され、共通して使用されることが可能である。図７ではファイルＦ２内のプロセス条件レシピＡ及びファイルＦ３内のプロセス条件レシピＢは、Ｔ１レシピ及びＴ２レシピにリンクする。これにより、Ｔ１レシピ及びＴ２レシピは、プロセス条件レシピＡ及びプロセス条件レシピＢから参照されることで、Ｔ１レシピ及びＴ２レシピに設定された処理手順をプロセス条件レシピＡ及びプロセス条件レシピＢで使用することができる。これにより、プロセスレシピ毎にＴ１レシピやＴ２レシピに設定された処理手順をそれぞれ定義する手間を省くことができる。
　例えば、プロセス条件レシピＡがオキサイド膜のエッチングレシピ、プロセス条件レシピＢがポリシリコン膜のエッチングレシピである場合、オキサイド膜のエッチングの処理手順を変えたいときにはプロセス条件レシピＡのみ変更すればよい。ポリシリコン膜のエッチングの処理手順を変えたいときにはプロセス条件レシピＢのみ変更すればよい。除電処理の手順を変えたいときにはＴ１，Ｔ２レシピのみ変更すればよい。このように、本実施形態によれば、機能別にユニット化された部分レシピの単位で設定、設定の変更及び管理を行うことができるため、入力作業の手間を省き、レシピ管理を効率的に行うことができる。
　［プロセスレシピ構成例３］
　部分レシピには、エラー処理の手順を設定したレシピが含まれてもよい。図８に示すように、ファイルＦ１内のプロセスレシピは、複数の部分レシピに設定された処理手順を実行するだけでなく、所定の条件によって分岐する処理手順を含んでもよい。ここでは、プロセス条件レシピに記述した処理手順において分岐処理を実行する際、所定の条件を満たさない場合、Ｔ１レシピ（エラー処理）及びＴ２レシピ（エラー処理）に設定された除電処理におけるエラー時の処理手順が実行される。このとき、Ｔ１レシピ及びＴ２レシピに設定された除電処理における通常時の処理手順は実行されない。
　他方、所定の条件を満たす場合、Ｔ１レシピ及びＴ２レシピに設定された除電処理における通常時の処理手順が実行され、Ｔ１レシピ（エラー処理）及びＴ２レシピ（エラー処理）に設定された除電処理におけるエラー時の処理手順は実行されない。これにより、所定の条件に応じた部分レシピを参照することができる。
　［プロセスレシピ構成例４］
　また、図９に示すように、ファイルＦ１内のプロセスレシピは、プロセス条件レシピ、Ｔ１レシピ及びＴ２レシピだけなく、マクロプログラム（以下、「マクロ」ともいう。）にリンクしてもよい。その場合、制御部２００は、リンクしたマクロに定められたシーケンスに従い基板の処理を制御する。
　これによれば、基板の処理を実行する前後にてマクロを用いてクリーニング処理やチェック処理を容易に挿入することができる。例えば、パーティクルチェックやバルブの開閉の設定等の比較的小さな処理単位の手順をマクロを用いてプロセスレシピに設定することができる。
　例えば、ＮＰＰＣ(Non-Plasma Particle Cleaning)は、パージガスをチャンバＣの内部に流入および排気させながら直流電源（図示せず）から電圧を断続的にチャンバＣの内部に投入することで、パージガスの衝撃波による物理的な振動や装置壁面や載置台に瞬間的に形成される電位勾配に基づく電磁応力により、チャンバ内のパーティクルを除去する。ＮＰＰＣの処理を基板の処理前に行う場合、ＮＰＰＣの条件をマクロを用いてプロセスレシピに設定してもよい。プロセスレシピをマクロにリンクすることにより、プロセスレシピからマクロの機能を参照することができる。
　また、例えば、マクロを使用して基板処理装置が正常に動作するかの確認テストを実行することができる。これによれば、マクロを使用することでマクロの機能を実現するためのプログラムを別途作成する必要がなくなり、作業の軽減と開発期間の短縮を図ることができる。
　また、図９に示すように、ファイルＦ１内のプロセスレシピは、マクロを介してオートチェックプログラムを呼び出すことでチェックプログラムにリンクしてもよい。ただし、これに限らず、プロセスレシピは、マクロを介さず直接オートチェックプログラムを呼び出してもよい。その場合、制御部２００は、リンクしたチェックプログラムに定められたチェック項目に従い、基板処理装置が正常な状態であるかをチェックする。
　オートチェックプログラムにてチェックされる項目の一例を図１０に示す。オートチェックプログラムでは、チャンバＣの内部の到達圧力値やリーク値、チャンバＣの内部に流入されるガスの流量値、パーティクル（デポ）の付着状態等のチェック項目についての自動チェックが可能である。
　例えば、図１１に示すオートチェックシーケンスでは、プロセスレシピによりリンクされたマクロがオートチェックプログラムを起動することで、図１１のステップＳ２０～Ｓ４８に示すガスの流量計の０点調整のシーケンスチェックが実現される。ステップＳ２０～Ｓ４８の処理の具体的な説明は省略する。なお、図１１に示すオートチェックシーケンスでは、プロセスレシピにより直接オートチェックプログラムを起動するようにしてもよい。
　以上に説明したように、本実施形態にかかるプロセスレシピの構成によれば、共通の処理手順を設定した部分レシピ（例えば、Ｔ１，Ｔ２レシピ）と、固有の処理手順を設定した部分レシピ（例えば、プロセス条件レシピ）とはそれぞれ個別に管理できる。これにより、各部分レシピの設定に変更が必要な場合、その部分レシピの設定のみを変更すればよい。特に共通の処理を設定する部分レシピの変更は、その部分レシピをリンクして参照するすべてのプロセスレシピに反映される。よって、いままでのように全体の処理手順を設定したプロセスレシピに含まれる共通の処理部分の設定変更をプロセスレシピのすべてに対して行う必要がない。このため、レシピの設定や設定の変更の作業量を大幅に減らすことで作業員の手間を省くことができる。これにより、プロセスレシピの設定、変更及び管理を容易にすることができる。
　また、本実施形態にかかるプロセスレシピの構成によれば、マクロやオートチェックプログラム等のレシピ以外の機能をリンクできる。これにより、レシピを使用したプログラムの実行以外の動作（マクロやオートチェックプログラムを使用した動作）を容易に実行できる。
　［変形例］
　次に、本実施形態の変形例について図１２～図１５を参照しながら説明する。本実施形態の変形例では、レシピ及び部分レシピの設定項目の編集及び参照の可否を制御する。図１２に、本変形例の説明に使用するレシピ及び部分レシピの一例を示す。
　搬送レシピには、ウェハＷを搬送する際の搬送経路、搬送タイミング等が設定されている。搬送レシピは、ロードロックモジュールレシピ、プロセスレシピ等のレシピにリンクされている。ロードロックモジュールレシピには、ロードロックモジュールにおけるウェハの搬入及び搬出、給排気のタイミング等が設定されている。本変形例では、プロセスレシピは、基板吸着レシピ、基板処理レシピ、基板除電レシピ及びクリーニングの各部分レシピにリンクされている。基板吸着レシピには、ウェハを載置台に吸着する際の条件が設定されている。基板処理レシピには、ウェハを処理する際のプロセス条件が設定されている。基板除電レシピには、ウェハを載置台からる離脱する際の条件が設定されている。クリーニングレシピには、チャンバ内をクリーニングする際の条件が設定されている。
　量産工程及び設計工程において、上記の各レシピの各項目を一律に画面上から設定したり、設定を変更したりすると、設計工程又は量産工程のいずれかでは変更の必要がない項目について画面上で誤った変更を行ってしまい、作業ミスを誘発する可能性がある。
　特に、設計工程の作業者と量産工程の作業者とでは、基板処理装置１のオペレーションやレシピの内容に対する知見が大きく異なる。そのため、量産工程及び設計工程において同一画面を表示し、画面上での操作において作業ミスが生じることを未然に防止したい。
　そこで、本変形例では、量産工程及び設計工程において参照権限及び編集権限に応じた画面を表示し、作業ミスを低減させる。参照権限及び編集権限は、管理者が予め設定してもよいし、作業中に管理者が設定を変更してもよい。参照権限及び編集権限の一例を図１３に示す。
　図１３に示す参照権限情報及び編集権限情報を設定したテーブルでは、メインレシピと部分レシピとを別々にしてレシピ毎の参照の可否及び編集の可否が設定されている。メインレシピは、搬送レシピ、ロードロックモジュールレシピ、プロセスレシピである。本例では、搬送レシピは、量産工程及び設計工程において参照権限及び編集権限を有する。ロードロックモジュールレシピ及びプロセスレシピも同様に、量産工程及び設計工程において参照権限及び編集権限を有する。
　基板吸着レシピ、基板処理レシピ、基板除電レシピ及びクリーニングレシピは、プロセスレシピとリンクしている部分レシピである。これらの部分レシピは、設計工程において参照権限及び編集権限を有する。また、これらの部分レシピは、量産工程において編集権限を有さない。また、これらの部分レシピは、量産工程において参照権限のあり又はなしを選択できる。
　プロセスレシピ及び複数の部分レシピのそれぞれについて設定された編集権限は、プロセスレシピ及び複数の部分レシピのそれぞれについて編集する権限を示す第１の権限情報の一例である。また、プロセスレシピ及び複数の部分レシピのそれぞれについて設定された参照権限は、プロセスレシピ及び複数の部分レシピのそれぞれについて参照する権限を示す第２の権限情報の一例である。
　制御部２００は、プロセスレシピ及び複数の部分レシピのそれぞれについて編集する権限に基づき、プロセスレシピ及び複数の部分レシピの画面上における編集の可否を制御する。
　また、制御部２００は、プロセスレシピ及び複数の部分レシピのそれぞれについて参照する権限に基づき、プロセスレシピ及び複数の部分レシピの画面上における参照の可否を制御する。
　例えば、管理者が、基板吸着レシピ、基板処理レシピ、基板除電レシピ及びクリーニングレシピについて、量産工程の参照権限において「あり」を選択したときの画面の一例を図１４に示す。
　図１４Ａ及び図１４Ｂは、図１の制御部２００を有するＰＣ３００のディスプレイ３０５に表示されるレシピの設定画面の一例である。図１４Ａは量産工程における設定画面の一例であり、図１４Ｂは設計工程における設定画面の一例である。図１４Ａに示す量産工程では、搬送レシピの表示領域３０１、ロードロックモジュールレシピの表示領域３１１、プロセスレシピの表示領域３１２は、各レシピ内の項目の編集が可能なように表示される。
　一方、基板吸着レシピの表示領域３２１、基板処理レシピの表示領域３２２、基板除電レシピの表示領域３２３、クリーニングレシピの表示領域３２４は、各レシピ内の項目の参照のみ可能（すなわち、編集は不可能）なように表示されている。
　これによれば、オペレータにより編集可能な階層をメインレシピと部分レシピとで分けることができる。つまり、量産工程において、オペレータは、搬送レシピ、ロードロックモジュールレシピ、プロセスレシピの各項目を編集することができる。一方、オペレータは、基板吸着レシピ、基板処理レシピ、基板除電レシピ及びクリーニングレシピの参照のみ可能であり、これらの部分レシピの各項目の編集はできない。
　図１４Ｂは設計工程における設定画面の一例である。設計工程では、画面上のすべてのレシピ及び部分レシピの編集が可能である。
　このように、設計工程の作業者と量産工程の作業者との知見が大きく異なることを考慮して、量産工程における編集権限を設計工程における編集権限よりも限定することで、画面上で誤って設定を変更する作業ミスを軽減することができる。
　図１５には、ディスプレイ３０５に表示されるレシピの設定画面の他の例が示されている。図１４Ａ及び図１４Ｂに示した設定画面と異なる点は、量産工程において基板処理レシピ３２２が非表示になっている点である。この場合、図１３に示す基板処理レシピの参照権限は「なし」に設定され、その他の部分レシピの参照権限は「あり」に設定されている。上記参照権限に基づき、基板吸着レシピの表示領域３２１、基板除電レシピの表示領域３２３、クリーニングレシピの表示領域３２４は、各レシピ内の項目の参照が可能であって編集が不可能なように表示されている。基板処理レシピの表示領域３２２は、非表示にされている。これにより基板処理レシピのプロセス条件の参照はできないようにディスプレイ３０５の表示が制御できる。なお、この場合、設計工程では、図１４Ｂと同一画面が表示される。
　これによれば、オペレータは、量産工程において、搬送レシピ、ロードロックモジュールレシピ、プロセスレシピの編集ができる。また、オペレータは、基板吸着レシピ、基板除電レシピ及びクリーニングレシピの参照ができるが、編集はできない。また、オペレータは、基板処理レシピについては参照することもできない。これによれば、量産工程と設計工程における編集権限及び参照権限を限定することで、画面上で誤って設定を変更する作業ミスを軽減したり、プロセス条件等の情報の公開を制限することができる。
　以上、基板処理装置、基板処理方法及び基板処理プログラムを上記実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。また、上記実施形態及び変形例を矛盾しない範囲で組み合わせることができる。
　例えば、本発明に係る基板処理装置は、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置だけでなく、その他の基板処理装置に適用可能である。その他の基板処理装置としては、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたＣＶＤ(Chemical Vapor Deposition)装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置等であってもよい。
　また、本発明にかかる基板処理装置により処理される基板は、ウェハ、フラットパネルディスプレイ（Flat Panel Display)用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
　本国際出願は、２０１４年５月２０日に出願された日本国特許出願２０１４－１０４２０６号及び２０１５年４月２１日に出願された日本国特許出願２０１５－０８７０４４号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。
　１：基板処理装置
　５０：上部電極
　１００：下部電極（載置台）
　２００：制御部
　２０５：ＣＰＵ
　２１０：ＨＤＤ
　２１５：ＲＯＭ
　２２０：ＲＡＭ
　Ｃ：チャンバ

Claims (10)

  1. 　プロセスレシピに設定された処理手順に従い基板の処理を制御する制御部を備える基板処理装置であって、
    　前記プロセスレシピは、前記処理手順を機能別に分けてユニット化した複数の部分レシピにリンクし、
    　前記制御部は、
    　リンクした前記複数の部分レシピに設定された処理手順に従い基板の処理を制御する、
    　基板処理装置。
  2. 　前記複数の部分レシピは、基板の処理に固有の処理手順を設定した部分レシピと、基板の処理に共通の処理手順を設定した部分レシピとを含む、
    　請求項１に記載の基板処理装置。
  3. 　前記固有の処理手順を設定した部分レシピは、基板の処理に固有の処理手順を複数の工程に分けたときの各工程の処理手順を設定した複数の部分レシピを含む、
    　請求項２に記載の基板処理装置。
  4. 　前記共通の処理手順を設定した部分レシピは、前記固有の処理手順により実行される処理の前工程及び後工程の少なくともいずれかの処理手順を設定した部分レシピを含む、
    　請求項２に記載の基板処理装置。
  5. 　前記プロセスレシピは、
    　マクロプログラムにリンクし、
    　前記制御部は、
    　リンクした前記マクロプログラムに定められたシーケンスに従い、基板の処理を制御する、
    　請求項１に記載の基板処理装置。
  6. 　前記プロセスレシピは、
    　チェックプログラムにリンクし、
    　前記制御部は、
    　リンクした前記チェックプログラムに定められたチェック項目に従い、前記基板処理装置の状態をチェックする、
    　請求項１に記載の基板処理装置。
  7. 　基板の処理手順を設定するプロセスレシピにより基板に処理を施す基板処理方法であって、
    　前記処理手順を機能別に分けてユニット化した複数の部分レシピにリンクするプロセスレシピを生成する手段と、
    　前記プロセスレシピにリンクした複数の部分レシピに設定された処理手順に従い、基板に処理を施す手段と、
    　を含む基板処理方法。
  8. 　基板の処理手順を設定するプロセスレシピにより基板を処理するための基板処理プログラムであって、
    　前記処理手順を機能別に分けてユニット化した複数の部分レシピとリンクしたプロセスレシピを生成する処理と、
    　前記プロセスレシピにリンクした複数の部分レシピに設定された処理手順に従い、基板に処理を施す処理と、
    　を含む基板処理プログラム。
  9. 　前記制御部は、
    　前記プロセスレシピ及び前記複数の部分レシピのそれぞれについて編集する権限を示す第１の権限情報に基づき、前記プロセスレシピ及び前記複数の部分レシピの画面上における編集の可否を制御する、
    　請求項１に記載の基板処理装置。
  10. 　前記制御部は、
    　前記プロセスレシピ及び前記複数の部分レシピのそれぞれについて参照する権限を示す第２の権限情報に基づき、前記プロセスレシピ及び前記複数の部分レシピの画面上における参照の可否を制御する、
    　請求項１に記載の基板処理装置。
     
PCT/JP2015/064214 2014-05-20 2015-05-18 基板処理装置、基板処理方法及び基板処理プログラム WO2015178348A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/304,570 US10128121B2 (en) 2014-05-20 2015-05-18 Substrate processing apparatus, substrate processing method and substrate processing program
KR1020167020130A KR102364319B1 (ko) 2014-05-20 2015-05-18 기판 처리 장치, 기판 처리 방법 및 기판 처리 프로그램
CN201580020853.4A CN106233427B (zh) 2014-05-20 2015-05-18 基板处理装置和基板处理方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-104206 2014-05-20
JP2014104206 2014-05-20
JP2015-087044 2015-04-21
JP2015087044A JP6501601B2 (ja) 2014-05-20 2015-04-21 基板処理装置、基板処理方法及び基板処理プログラム

Publications (1)

Publication Number Publication Date
WO2015178348A1 true WO2015178348A1 (ja) 2015-11-26

Family

ID=54554018

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/064214 WO2015178348A1 (ja) 2014-05-20 2015-05-18 基板処理装置、基板処理方法及び基板処理プログラム

Country Status (6)

Country Link
US (1) US10128121B2 (ja)
JP (1) JP6501601B2 (ja)
KR (1) KR102364319B1 (ja)
CN (1) CN106233427B (ja)
TW (1) TWI684664B (ja)
WO (1) WO2015178348A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021241242A1 (ja) * 2020-05-25 2021-12-02

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517845B2 (ja) * 2017-01-17 2019-05-22 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板搬送方法
JP6586443B2 (ja) * 2017-10-10 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
WO2019159735A1 (ja) * 2018-02-16 2019-08-22 東京エレクトロン株式会社 加工装置
JP7226949B2 (ja) * 2018-09-20 2023-02-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
WO2024185561A1 (ja) * 2023-03-06 2024-09-12 東京エレクトロン株式会社 コンピュータプログラム、情報処理方法及び情報処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982589A (ja) * 1995-09-18 1997-03-28 Kokusai Electric Co Ltd 半導体製造装置の処理システム
JP2009054674A (ja) * 2007-08-24 2009-03-12 Tokyo Electron Ltd 製造装置、操作ログ蓄積方法、及びプログラム
JP2010505209A (ja) * 2006-09-28 2010-02-18 ラム リサーチ コーポレーション 汎用方法を利用したレシピ作成方法および装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
US7292906B2 (en) * 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control
JP5128080B2 (ja) 2006-03-29 2013-01-23 東京エレクトロン株式会社 基板処理装置の制御装置およびその制御方法
JP5028193B2 (ja) * 2007-09-05 2012-09-19 株式会社日立ハイテクノロジーズ 半導体製造装置における被処理体の搬送方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982589A (ja) * 1995-09-18 1997-03-28 Kokusai Electric Co Ltd 半導体製造装置の処理システム
JP2010505209A (ja) * 2006-09-28 2010-02-18 ラム リサーチ コーポレーション 汎用方法を利用したレシピ作成方法および装置
JP2009054674A (ja) * 2007-08-24 2009-03-12 Tokyo Electron Ltd 製造装置、操作ログ蓄積方法、及びプログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021241242A1 (ja) * 2020-05-25 2021-12-02
WO2021240572A1 (ja) * 2020-05-25 2021-12-02 株式会社日立ハイテク 半導体装置製造システムおよび半導体装置製造方法
WO2021241242A1 (ja) * 2020-05-25 2021-12-02 株式会社日立ハイテク 半導体装置製造システムおよび半導体装置製造方法
JP7149428B2 (ja) 2020-05-25 2022-10-06 株式会社日立ハイテク 半導体装置製造システムおよび半導体装置製造方法

Also Published As

Publication number Publication date
CN106233427A (zh) 2016-12-14
TW201610210A (zh) 2016-03-16
KR102364319B1 (ko) 2022-02-16
TWI684664B (zh) 2020-02-11
JP6501601B2 (ja) 2019-04-17
CN106233427B (zh) 2019-07-09
US20170040177A1 (en) 2017-02-09
KR20170004951A (ko) 2017-01-11
US10128121B2 (en) 2018-11-13
JP2016001726A (ja) 2016-01-07

Similar Documents

Publication Publication Date Title
WO2015178348A1 (ja) 基板処理装置、基板処理方法及び基板処理プログラム
JP6219229B2 (ja) ヒータ給電機構
TW201740501A (zh) 晶圓傳送用的晶圓升降環系統
US11037815B2 (en) Dechuck control method and plasma processing apparatus
KR102302313B1 (ko) 재치대에 피흡착물을 흡착시키는 방법 및 플라즈마 처리 장치
KR102490646B1 (ko) 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법
JP6219227B2 (ja) ヒータ給電機構及びステージの温度制御方法
KR102538188B1 (ko) 플라즈마 처리 장치의 세정 방법
US10553409B2 (en) Method of cleaning plasma processing apparatus
US10991551B2 (en) Cleaning method and plasma processing apparatus
KR102427971B1 (ko) 플라즈마 처리 방법
JP2010267708A (ja) 真空処理装置および真空処理方法
US9922841B2 (en) Plasma processing method
JP7512037B2 (ja) 載置台、基板処理装置及び伝熱ガス供給方法
JP2023038801A (ja) 基板処理方法
US20240212979A1 (en) Method for determining amount of wear of edge ring, plasma processing apparatus, and substrate processing system
WO2024095840A1 (ja) 基板処理装置、基板処理システム、およびクリーニング方法
US20240347325A1 (en) Plasma processing apparatus
WO2023042804A1 (ja) プラズマ処理装置及びプラズマ処理方法
US20230282452A1 (en) Cleaning method, method of manufacturing semiconductor device, plasma treatment device, and outer circumferential ring set
JP2024110176A (ja) エッジリング及びエッジリング取付方法
TW202330120A (zh) 清潔方法、基板之處理方法及電漿處理裝置
KR20220085452A (ko) 기판 처리 장치 및 기판 처리 방법
JP2022036719A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15796714

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167020130

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15304570

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15796714

Country of ref document: EP

Kind code of ref document: A1