KR102168365B1 - 스케줄러, 기판 처리 장치 및 기판 반송 방법 - Google Patents

스케줄러, 기판 처리 장치 및 기판 반송 방법 Download PDF

Info

Publication number
KR102168365B1
KR102168365B1 KR1020170167286A KR20170167286A KR102168365B1 KR 102168365 B1 KR102168365 B1 KR 102168365B1 KR 1020170167286 A KR1020170167286 A KR 1020170167286A KR 20170167286 A KR20170167286 A KR 20170167286A KR 102168365 B1 KR102168365 B1 KR 102168365B1
Authority
KR
South Korea
Prior art keywords
substrate
unit
graph
processing
network
Prior art date
Application number
KR1020170167286A
Other languages
English (en)
Other versions
KR20180084616A (ko
Inventor
고지 노노베
다카시 미츠야
류야 고이즈미
구니오 오이시
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20180084616A publication Critical patent/KR20180084616A/ko
Application granted granted Critical
Publication of KR102168365B1 publication Critical patent/KR102168365B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32252—Scheduling production, machining, job shop
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Robotics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Control Of Conveyors (AREA)

Abstract

기판 반송 스케줄을 위한 계산량 및 계산 시간을 삭감한다.
기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치의 상기 제어부에 내장되며, 기판 반송 스케줄을 계산하는 스케줄러가 제공된다. 이 스케줄러는, 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 노드에의 최장 경로 길이를 계산하는 모델화부와, 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하는 계산부를 갖는다.

Description

스케줄러, 기판 처리 장치 및 기판 반송 방법{SCHEDULER, SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE CONVEYING METHOD}
본 발명은 스케줄러, 기판 처리 장치 및 기판 반송 방법에 관한 것이다.
기판 처리 장치에는 다양한 구성의 것이 존재한다. 예를 들어, 일반적으로, 복수매의 기판을 수용하는 기판 수납 용기와, 복수의 반송기와, 복수의 처리부를 갖는 기판 처리 장치가 알려져 있다. 이 기판 처리 장치에서는, 복수매의 기판이 기판 수납 용기로부터 장치 내에 순차적으로 투입되고, 복수의 반송기에 의해 복수의 처리부간을 반송되어 병렬적으로 처리되고, 처리 후의 기판이 기판 수납 용기에 회수된다. 또한, 복수의 기판 수납 용기를 갖고, 이들을 교환 가능하게 한 기판 처리 장치도 알려져 있다. 이와 같은 기판 처리 장치에서는, 처리 완료된 기판이 장전된 기판 수납 용기를 미처리의 기판이 장전된 기판 수납 용기로 적절히 교환함으로써, 연속적으로 기판 처리 장치의 운전을 행할 수 있다.
상기의 기판 처리 장치의 일례로서, 예를 들어 범프 형성, TSV 형성, 재배선 도금을 행하는 도금 처리 장치가 알려져 있다. 이와 같은 기판 처리 장치에서는, 엄격한 프로세스 제약 조건(어떤 프로세스가 개시되고 나서 다음 프로세스를 개시할 때까지의 소정의 프로세스 시간 간격)을 만족시키면서, 높은 스루풋을 실현하는 것이 요구된다. 이 엄격한 요구를 만족시키기 위해, 도금 처리 장치의 기판 반송 제어에는 최적의 기판의 반송 계획을 세우는 다양한 스케줄링 방법이 생각되어 왔다. 이 스케줄링 방법으로서, 시뮬레이션법을 사용하여 기판 반송 스케줄을 계산하는 기판 처리 장치가 알려져 있다(특허문헌 1).
일본 특허 제5620680호
시뮬레이션법을 사용하여 기판 반송 스케줄을 계산하는 경우, 양호한 스루풋을 얻기 위해, 미리 주어진 처리 조건 및 제약 조건에 기초하여, 스케줄링에 관련되는 다수의 파라미터의 조합에 대하여 각각 시뮬레이션 계산을 행하므로, 계산량이 방대해져, 기판 처리 장치로서의 실제의 운용에는 적합하지 않다는 문제가 있다. 이 해결책으로서, 설계 시점에 있어서 상정되는 프로세스 레시피 조건에 대하여 스루풋값이 최대로 되는 파라미터 설정을 검색하고, 최적으로 상정되는 파라미터 범위로 좁히는 것이 생각된다. 실제의 기판 처리 실행 시에는 이들 각각의 파라미터에 대하여 기판 반송 시뮬레이션을 행하고, 스루풋의 평가값을 계측하고, 그 중에서 최대 스루풋값으로 되는 파라미터를 선택한다. 이와 같이, 수많이 존재하는 파라미터군 중에서 최적으로 상정되는 파라미터 범위를 사전에 좁힘으로써, 실제의 운용 시에 있어서의 시뮬레이션 계산 시간을 단축시켜, 기판의 처리 개시에 지장이 생기지 않도록 할 필요가 있다.
그러나, 장치에 탑재하였을 때의 시뮬레이션 계산 시간이 실제 운용에 지장이 없는 계산 시간에 들어가는 범위에서, 또한 최적으로 상정되는 파라미터 범위를 미리 준비하기 위해서는, 장시간(예를 들어 5시간)의 사전의 계산 처리가 필요로 된다. 또한, 사전에 준비된 최적으로 상정되는 파라미터 범위는, 상정되는 프로세스 레시피 조건에 기초하여 결정된 것이므로, 상정되는 프로세스 레시피 이외의 조건이 주어진 경우나 기판 처리 장치가 고장 등의 비정상 상태에 있는 경우에는, 양호한 스루풋을 달성할 수 없다는 문제가 있다.
본 발명은 상술한 점을 감안하여 이루어진 것이다. 그 목적은, 기판 반송 스케줄을 위한 계산량 및 계산 시간을 삭감하고, 모든 조건에 있어서 양호한 스루풋을 얻는 것이다.
제1 형태에 따르면, 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치의 상기 제어부에 내장되며, 기판 반송 스케줄을 계산하는 스케줄러가 제공된다. 이 스케줄러는, 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하는 모델화부와, 상기 최장 경로 길이에 기초하여 상기 기판 반송 스케줄을 계산하는 계산부를 갖는다.
제1 형태에 따르면, 기판 반송 스케줄이, 그래프ㆍ네트워크 이론을 사용하여 모델화된 각 노드에의 최장 경로 길이에 기초하여 계산된다. 따라서, 종래 많은 계산 시간을 요하였던 파라미터 범위의 좁히기를 위한 사전의 계산 처리를 행하지 않고, 기판 반송 스케줄을 계산할 수 있으므로, 계산량 및 계산 시간을 저감할 수 있다. 또한, 최적의 스루풋을 얻기 위한 파라미터(처리 조건)를 미리 제한할 필요도 없으므로, 상정되는 프로세스 레시피 이외의 조건이 주어진 경우라도 양호한 스루풋을 달성할 수 있는 기판 반송 스케줄을 계산할 수 있다.
제2 형태에 따르면, 제1 형태의 스케줄러에 있어서, 상기 기판 처리부는, 기판 홀더에 보유 지지된 상기 기판에 도금 처리하는 도금 처리부를 갖는다. 상기 반송부는, 상기 기판을 수용하는 기판 수납 용기와 상기 기판을 상기 기판 홀더에 대하여 탈착하는 픽싱 스테이션 사이에서 기판을 반송하는 전단 반송부와, 상기 픽싱 스테이션과 상기 도금 처리부 사이에서 기판을 반송하는 후단 반송부를 갖는다. 상기 기판 처리 장치는, 상기 전단 반송부를 포함하는 장치 전단부와, 상기 도금 처리부 및 상기 후단 반송부를 포함하는 장치 후단부를 갖는다. 상기 모델화부는, 상기 장치 전단부 및 상기 장치 후단부의 처리 조건, 처리 시간 및 제약 조건을 각각 모델화하여, 상기 장치 전단부에 있어서의 전단측 그래프ㆍ네트워크와, 상기 장치 후단부에 있어서의 후단측 그래프ㆍ네트워크를 제각기 작성한다. 상기 스케줄러는, 또한, 상기 전단측 그래프ㆍ네트워크와, 상기 후단측 그래프ㆍ네트워크를 결합하는 처리를 행하여, 각 노드에의 최장 경로 길이의 계산을 행하는 결합부를 갖는다. 상기 계산부는, 상기 결합부에서 산출된 상기 각 노드에의 최장 경로 길이를 기초로, 상기 기판 반송 스케줄을 계산한다.
제2 형태에 따르면, 장치 전단부 및 장치 후단부의 처리 조건, 처리 시간 및 제약 조건을 각각 모델화하여, 장치 전단부에 있어서의 전단측 그래프ㆍ네트워크와, 장치 후단부에 있어서의 후단측 그래프ㆍ네트워크를 제각기 작성한 후, 각각의 네트워크를 결합하는 처리를 행한다. 장치 전단부와 장치 후단부의 네트워크를 에지로 결합하는 노드수는 네트워크 전체의 노드수에 비해 적기 때문에, 장치 전체의 그래프ㆍ네트워크를 통합하여 계산하는 경우에 비해, 계산이 단순화되어, 계산량 및 계산 시간을 삭감할 수 있다.
제3 형태에 따르면, 제2 형태의 스케줄러에 있어서, 스케줄러는, 지정된 상기 기판의 처리 매수를 임의의 매수의 미니 배치로 분할한다. 상기 모델화부는, 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와, 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크를 작성한다. 상기 결합부는, 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와, 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크를 결합한다. 스케줄러는, 지정된 처리 매수분까지 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크의 작성 및 결합을 반복한다.
제3 형태에 따르면, 지정된 전체 처리 매수에 대하여, 전단부와 후단부의 그래프ㆍ네트워크를 작성한 후에 결합하는 경우에 비해, 결합 시의 계산 처리를 저감할 수 있다. 또한, 처리 조건에 따라 미니 배치의 매수를 임의로 변화시킴으로써, 계산 시간이 짧은 조건을 선택할 수 있다.
제4 형태에 따르면, 제1 내지 제3 형태 중 어느 스케줄러에 있어서, 상기 기판 처리 장치가 비정상 상태로 이행하였는지 여부를 검지하는 검지부를 갖고, 상기 모델화부는, 상기 기판 처리 장치가 비정상 상태로 이행한 것을 상기 검지부가 검지하였을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하고, 상기 계산부는, 상기 비정상 상태에 있어서의 상기 각 노드에의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하도록 구성된다.
제4 형태에 따르면, 기판 처리 장치가 비정상 상태로 이행하였을 때라도, 비정상 상태에 있어서의 각 노드에의 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하므로, 비정상 상태에 있어서 적절한 기판 반송 스케줄을 계산할 수 있다.
제5 형태에 따르면, 제4 형태의 스케줄러에 있어서, 상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태를 포함한다.
제5 형태에 따르면, 기판 처리 장치의 고장과 같은 돌발적인 비정상 상태에 있어서의 적절한 기판 반송 스케줄을 계산할 수 있다. 또한, 기판 홀더 및 애노드 홀더는, 장시간 사용됨으로써 세정이나 점검이 필요로 되는 경우가 있어, 기판 처리 장치로부터 취출되어, 혹은 기판 처리 장치 내에서 정기적으로 메인터넌스(세정 또는 점검)된다. 이 일 형태에 따르면, 메인터넌스와 같은 정기적으로 발생하는 비정상 상태에 있어서도, 적절한 기판 반송 스케줄을 계산할 수 있다.
제6 형태에 따르면, 제1 내지 제5 형태 중 어느 스케줄러를 내장한 상기 제어부를 구비한 기판 처리 장치가 제공된다. 이 기판 처리 장치에 있어서, 상기 제어부는, 계산된 상기 기판 반송 스케줄에 기초하여 상기 반송부를 제어하도록 구성된다.
제6 형태에 따르면, 계산된 기판 반송 스케줄에 기초하여, 기판을 적절하게 반송할 수 있다.
제7 형태에 따르면, 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치를 사용한 상기 기판 반송 방법이 제공된다. 이 기판 반송 방법은, 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하는 모델화 공정과, 상기 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하는 계산 공정과, 상기 기판 반송 스케줄에 기초하여 상기 기판을 반송하는 공정을 갖는다.
제7 형태에 따르면, 기판 반송 스케줄이, 그래프ㆍ네트워크 이론을 사용하여 모델화된 각 노드에의 최장 경로 길이에 기초하여 계산된다. 따라서, 종래 많은 계산 시간을 요하였던 파라미터 범위의 좁히기를 위한 사전의 계산 처리를 행하지 않고, 기판 반송 스케줄을 계산할 수 있으므로, 계산량 및 계산 시간을 저감할 수 있다. 또한, 최적의 스루풋을 얻기 위한 파라미터(처리 조건)를 미리 제한할 필요도 없으므로, 상정되는 프로세스 레시피 이외의 조건이 주어진 경우라도 양호한 스루풋을 달성할 수 있는 기판 반송 스케줄을 계산할 수 있다.
제8 형태에 따르면, 제7 형태의 기판 반송 방법에 있어서, 상기 기판 처리부는, 기판 홀더에 보유 지지된 상기 기판에 도금 처리하는 도금 처리부를 갖고, 상기 반송부는, 상기 기판을 수용하는 기판 수납 용기와 상기 기판을 상기 기판 홀더에 대하여 탈착하는 픽싱 스테이션 사이에서 기판을 반송하는 전단 반송부와, 상기 픽싱 스테이션과 상기 도금 처리부 사이에서 기판을 반송하는 후단 반송부를 갖고, 상기 기판 처리 장치는, 상기 전단 반송부를 포함하는 장치 전단부와, 상기 도금 처리부 및 상기 후단 반송부를 포함하는 장치 후단부를 갖는다. 상기 모델화 공정은, 상기 장치 전단부 및 상기 장치 후단부의 처리 조건, 처리 시간 및 제약 조건을 각각 모델화하여, 상기 장치 전단부에 있어서의 전단측 그래프ㆍ네트워크와, 상기 장치 후단부에 있어서의 후단측 그래프ㆍ네트워크를 제각기 작성한다. 상기 기판 반송 방법은, 또한, 상기 전단측 그래프ㆍ네트워크와, 상기 후단측 그래프ㆍ네트워크를 결합하는 처리를 행하여, 각 노드에의 최장 경로 길이의 계산을 행하는 결합 공정을 갖는다. 상기 계산 공정은, 상기 결합 공정에서 산출된 상기 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산한다.
제8 형태에 따르면, 장치 전단부 및 장치 후단부의 처리 조건, 처리 시간 및 제약 조건을 각각 모델화하여, 장치 전단부에 있어서의 전단측 그래프ㆍ네트워크와, 장치 후단부에 있어서의 후단측 그래프ㆍ네트워크를 제각기 계산하고, 그 후 각각의 네트워크를 결합한다. 전단부와 후단부의 네트워크를 에지로 결합하는 노드는 네트워크 전체의 노드수에 비해 적기 때문에, 장치 전체의 기판 반송 스케줄을 계산하는 경우에 비해, 계산이 단순화되어, 계산량 및 계산 시간을 삭감할 수 있다.
제9 형태에 따르면, 제8 형태의 기판 반송 방법에 있어서, 기판 반송 방법은, 지정된 상기 기판의 처리 매수를 임의의 매수의 미니 배치로 분할하는 공정을 갖고, 상기 모델화 공정은, 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와, 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크를 작성하고, 상기 결합 공정은, 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와, 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크를 결합하고, 상기 기판 반송 방법은, 또한, 지정된 처리 매수분까지 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크의 작성 및 결합을 반복하는 공정을 갖는다.
제9 형태에 따르면, 지정된 전체 처리 매수에 대하여, 전단부와 후단부의 그래프ㆍ네트워크를 작성한 후에 결합하는 경우에 비해, 결합 시의 계산 처리를 저감할 수 있다. 또한, 처리 조건에 따라 미니 배치의 매수를 임의로 변화시킴으로써, 계산 시간이 짧은 조건을 선택할 수 있다.
제10 형태에 따르면, 제7 내지 제9 형태 중 어느 하나의 기판 반송 방법에 있어서, 상기 기판 처리 장치가 비정상 상태로 이행하였는지 여부를 검지하는 공정을 갖고, 상기 모델화 공정은, 상기 기판 처리 장치가 비정상 상태로 이행한 것을 검지하였을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 상기 각 노드에의 최장 경로 길이의 계산을 행하는 공정을 포함하고, 상기 계산 공정은, 상기 비정상 상태의 상기 각 노드에의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하는 공정을 포함한다.
제10 형태에 따르면, 기판 처리 장치가 비정상 상태로 이행하였을 때라도, 그 처리 조건, 처리 시간 및 제약 조건에 기초하여 기판 반송 스케줄을 계산하므로, 비정상 상태에 있어서 적절한 기판 반송 스케줄을 계산할 수 있다.
제11 형태에 따르면, 제10 형태의 기판 반송 방법에 있어서, 상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태를 포함한다.
제11 형태에 따르면, 기판 처리 장치의 고장과 같은 돌발적인 비정상 상태에 있어서의 적절한 기판 반송 스케줄을 계산할 수 있다. 또한, 기판 홀더 및 애노드 홀더는, 장시간 사용됨으로써 세정이나 점검이 필요로 되는 경우가 있어, 기판 처리 장치로부터 취출되어, 혹은 기판 처리 장치 내에서 정기적으로 메인터넌스(세정 또는 점검)된다. 이 일 형태에 따르면, 메인터넌스와 같은 정기적으로 발생하는 비정상 상태에 있어서도, 적절한 기판 반송 스케줄을 계산할 수 있다.
본 발명의 하나에 따르면, 기판 반송 스케줄을 위한 계산량 및 계산 시간을 삭감할 수 있다.
도 1은 본 발명의 실시 형태에 관한 도금 처리 장치의 구성예를 도시하는 모식도.
도 2는 제어부의 구성의 일례를 도시하는 블록도.
도 3은 도 2에 도시한 기판 반송 제어 스케줄러의 블록도.
도 4는 도 3에 도시한 모델화부에 의해 모델화된 그래프ㆍ네트워크의 일례를 도시하는 도면.
도 5는 각 노드에의 최장 경로 길이를 부기한 도 4에 도시한 그래프ㆍ네트워크도.
도 6은 도 5에 도시한 그래프ㆍ네트워크도에, 반송기의 경합을 피하기 위한 에지를 추가한 도면.
도 7은 각 노드에의 최장 경로 길이를 부기한 도 6에 도시한 그래프ㆍ네트워크도.
도 8은 기판 반송 스케줄의 일부를 도시하는 도면.
도 9는 기판 반송 제어 스케줄러에 설정되는 로드 로봇의 반송 처리 시간의 일례를 도시하는 도면.
도 10은 기판 반송 제어 스케줄러에 설정되는 반송기의 반송 처리 시간의 일례를 도시하는 도면.
도 11은 기판 반송 제어 스케줄러에 설정되는 반송기의 반송 처리 시간의 일례를 도시하는 도면.
도 12는 기판 반송 제어 스케줄러에 설정되는 제약 조건의 일례를 도시하는 도면.
도 13은 기판 반송 제어 스케줄러에 설정되는 전체 레시피의 일례를 도시하는 도면.
도 14는 기판 반송 제어 스케줄러에 설정되는 프로세스 레시피의 일례를 도시하는 도면.
도 15는 본 실시 형태에 관한 기판 처리 방법을 설명하는 흐름도.
도 16은 스텝 S105의 서브루틴을 설명하는 흐름도.
도 17은 스텝 S202의 서브루틴을 설명하는 흐름도.
도 18은 스텝 S203의 서브루틴을 설명하는 흐름도.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 이하에서 설명하는 도면에 있어서, 동일한 또는 상당하는 구성 요소에는, 동일한 부호를 붙이고 중복된 설명을 생략한다. 본 실시 형태에서는, 기판 처리 장치로서 반도체 기판에 도금 처리를 행하는 도금 장치를 예로 들어 설명하지만, 본 발명에 관한 기판 처리 장치는 이에 한하지 않고, 예를 들어 유리 기판에 대하여 LCD 제조용의 처리를 행하는 기판 처리 장치 등, 각종 기판 처리 장치에 적용할 수 있다.
도 1은 본 발명의 실시 형태에 관한 도금 처리 장치의 구성예를 도시하는 모식도이다. 본 도금 처리 장치(10)는 로드 포트(11), 로드 로봇(12), 얼라이너(13), 스핀 린스 드라이어(SRD)(14), 픽싱 스테이션(15a, 15b), 복수의 스토커(16)를 구비한 기판 홀더 저류 영역(25), 전수세조(17), 전처리조(18), 수세조(19), 초벌 건조조(블로우조)(20), 수세조(21), 복수의 도금조(22)를 구비한 도금 영역(26)(도금 처리부의 일례에 상당함), 2대의 반송기(23, 24)를 갖는다. 스핀 린스 드라이어(14), 전수세조(17), 전처리조(18), 수세조(19), 블로우조(20), 수세조(21) 및 도금조(22)는 기판에 소정의 처리를 행하는 기판 처리부로서 기능한다. 또한, 로드 로봇(12) 및 반송기(23, 24)는 기판을 반송하는 반송부로서 기능한다.
도 1에 있어서, 화살표 A는 기판의 로드 이송 행정을, 화살표 B는 기판의 언로드 이송 행정을 나타낸다. 로드 포트(11)에는 복수매의 미처리 기판 및 복수매의 처리 완료 기판을 수납한 기판 수납 용기(FOUP : Front Opening Unified Pod)가 적재되도록 되어 있다.
이 도금 처리 장치(10)에 있어서, 로드 로봇(12)은 로드 포트(11)에 적재된 기판 수납 용기로부터 미처리의 기판을 취출하고, 얼라이너(13)에 적재한다. 얼라이너(13)는 노치, 오리엔테이션 플랫 등을 기준으로 기판의 위치 결정을 행한다. 다음에 로드 로봇(12)은 기판을 픽싱 스테이션(15a, 15b)으로 이송하고, 픽싱 스테이션(15a, 15b)은 스토커(16)로부터 취출한 기판 홀더에 기판을 장착한다. 이 도금 처리 장치(10)는 2대의 픽싱 스테이션(15a, 15b)에서 각각의 기판 홀더에 기판을 장착하고, 2개의 기판 홀더를 1조로 하여 반송하도록 구성된다. 기판 홀더에 장착된 기판은 반송기(23)에 의해, 전수세조(17)로 이송되어 전수세조(17)에서 전수세 처리된 후, 전처리조(18)로 이송된다. 전처리조(18)에서 전처리된 기판은, 다시 수세조(19)로 이송되어, 수세조(19)에서 수세 처리된다.
수세조(19)에서 수세 처리된 기판은, 반송기(24)에 의해 도금 영역(26)의 어느 도금조(22)로 이송되어, 도금액에 침지된다. 여기서 도금 처리가 실시되어 기판에 금속막이 형성된다. 금속막이 형성된 기판은 반송기(24)에 의해 수세조(21)로 이송되어, 수세조(21)에서 수세 처리된다. 계속해서, 기판은, 반송기(24)에 의해 블로우조(20)로 이송되어 개략 건조 처리가 실시된 후, 반송기(23)에 의해 픽싱 스테이션(15a, 15b)으로 이송되어, 기판 홀더로부터 떼내어진다. 기판 홀더로부터 떼내어진 기판은, 로드 로봇(12)에 의해 스핀 린스 드라이어(14)로 이송되어, 세정·건조 처리가 실시된 후, 로드 포트(11)에 적재되어 있는 기판 수납 용기의 소정 위치에 수납된다.
본 실시 형태에 관한 도금 처리 장치(10)는, 편의상, 로드 포트(11)와 픽싱 스테이션(15a, 15b) 사이에서 기판을 반송하는 로드 로봇(12)(전단 반송부의 일례에 상당함)을 포함하는 장치 전단부와, 픽싱 스테이션(15a, 15b)과 도금 영역(26) 사이에서 기판을 반송하는 반송기(23, 24)(후단 반송부의 일례에 상당함)를 포함하는 장치 후단부로 나누어진다. 본 실시 형태에 관한 도금 처리 장치(10)에 있어서는, 후술하는 바와 같이, 장치 전단부에 있어서의 전단측 그래프ㆍ네트워크와, 장치 후단부에 있어서의 후단측 그래프ㆍ네트워크를 제각기 계산한다.
계속해서, 도 1에 도시한 도금 처리 장치(10)를 제어하는 제어부에 대하여 설명한다. 도 2는 제어부의 구성의 일례를 도시하는 블록도이다. 도 1에 도시한 로드 로봇(12), 반송기(23) 및 반송기(24)에 의한 화살표 A로 나타내는 기판의 로드 이송 행정의 반송 제어, 및 화살표 B로 나타내는 기판의 언로드의 이송 행정의 반송 제어는, 제어부의 제어에 의해 행해진다.
도금 처리 장치(10)의 제어부는, 장치 컴퓨터(30)와 장치 제어 컨트롤러(32)를 갖는다. 장치 컴퓨터(30)는 주로 계산이나 데이터 처리 등을 행하고, 장치 제어 컨트롤러(32)는 주로 도 1에 도시한 도금 처리 장치(10)의 각 부를 제어하도록 구성된다. 본 실시 형태에서는, 장치 컴퓨터(30)와 장치 제어 컨트롤러(32)가 제각기 구성되지만, 이에 한하지 않고, 이들을 일체의 제어부로서 구성해도 된다.
장치 컴퓨터(30)는 도시하지 않은 표시부에 조작 화면을 표시시키는 조작 화면 애플리케이션(31)과, 기판 반송 제어 스케줄을 생성하기 위한 기판 반송 제어 스케줄러(40)를 갖는다. 장치 컴퓨터(30)는 이 외에, 조작 화면 애플리케이션(31) 및 기판 반송 제어 스케줄러(40)를 실현하기 위해 필요한 CPU(Central Processing Unit), ROM(Read Only Memory), 메모리, 하드 디스크 등의 하드웨어를 갖는다.
장치 제어 컨트롤러(32)는 장치 컴퓨터(30)와 네트워크 접속되어 있고, 장치 컴퓨터(30)로부터, 기판 반송 제어 스케줄러(40)가 생성한 기판 반송 제어 스케줄을 수신하도록 구성된다. 장치 제어 컨트롤러(32)는 도 1에 도시한 반송부 및 기판 처리부를 포함하는 동작 기기(50)와, 입출력 인터페이스를 통해 통신 가능하게 접속된다. 장치 제어 컨트롤러(32)는 장치 컴퓨터(30)로부터 수신한 기판 반송 제어 스케줄에 따라서, 동작 기기(50)를 제어한다.
도 3은 도 2에 도시한 기판 반송 제어 스케줄러(40)의 블록도이다. 도시한 바와 같이, 기판 반송 제어 스케줄러(40)는 모델화부(41)와, 계산부(42)와, 검지부(43)와, 결합부(44)를 갖는다. 본 실시 형태에 관한 기판 반송 제어 스케줄러(40)는 기판 반송 스케줄을 계산하기 위해, 후술하는 그래프ㆍ네트워크 이론을 사용하여, 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건을 노드 및 에지로 모델화한다. 여기서 처리 조건이란, 처리의 종류 및 순서, 그리고 처리의 우선도 등을 포함한다. 처리 시간이란, 각 프로세스의 개시 시간, 반송 개시 시간, 프로세스에 요하는 시간 및 반송에 요하는 시간 등을 포함한다. 또한, 제약 조건이란, 어떤 처리의 개시로부터 다음 처리를 개시할 때까지 걸리는 시간을 제약하는 조건 등을 말한다. 또한, 스케줄러란, 외부로부터 신호 정보를 수신하고, 이것에 기초하여 기판 반송 스케줄을 계산하는 일련의 연산 처리를 행하기 위한 소프트웨어가 기록된 기억 매체를 적어도 갖는 연산 처리 장치를 말한다. 또한, 이 스케줄러는, 처리 시간, 제약 조건 및 프로세스 레시피(처리 조건) 등의 데이터 정보를 기억하기 위한 기억부를 더 갖도록 하고, 이 기억부에 보존된 정보를 참조하면서, 상기의 연산 처리를 행하도록 구성된다.
모델화부(41)는 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 표현되는 그래프ㆍ네트워크로 모델화하고, 각 노드에의 최장 경로 길이의 계산을 행한다. 계산부(42)는 모델화된 각 노드에의 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산한다. 검지부(43)는 도 2에 도시한 장치 제어 컨트롤러(32)로부터의 신호를 수신하고, 도금 처리 장치(10)가 비정상 상태로 이행하였는지 여부를 검지한다. 여기서, 비정상 상태란, 예를 들어 도금 처리 장치(10)의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태 등을 포함한다.
또한, 본 실시 형태에서는, 결합부(44)는 장치 전단부에 있어서의 전단측 그래프ㆍ네트워크와, 장치 후단부에 있어서의 후단측 그래프ㆍ네트워크를 제각기 계산하고, 전단측 그래프ㆍ네트워크와 후단측 그래프ㆍ네트워크를 결합하여, 도금 처리 장치(10) 전체에 관한 그래프ㆍ네트워크를 계산한다.
다음에, 도 3에 도시한 기판 반송 제어 스케줄러(40)에 의해 기판 반송 스케줄을 계산하는 구체예에 대하여 설명한다. 도 4는 도 3에 도시한 모델화부(41)에 의해 모델화된 그래프ㆍ네트워크의 일례를 도시하는 도면이다. 이 그래프ㆍ네트워크는 설명을 위해 간소화된 것이다.
이 그래프ㆍ네트워크를 모델화하기 위한 전제를 이하와 같이 하였다. 즉, 처리 대상으로 되는 기판을 보유 지지한 기판 홀더는 2개 사용된다. 여기에서는, 각각의 기판 홀더를 제1 기판 홀더(Wafer Holder 1)와 제2 기판 홀더(Wafer Holder 2)라 부른다. 이 예에 있어서의 도금 처리 장치(10)는 4개의 유닛 A, 유닛 B, 유닛 C, 유닛 D를 갖고, 2개 기판 홀더는 각각 별도의 유닛 A에 수납된 상태로부터 처리가 개시된다. 유닛 B, C에 대해서는, 기판 홀더는 1개밖에 존재할 수 없다. 기판 홀더의 각각에는, 도 4에 있어서 노드로 되는 처리 A-D가 실시된다. 기판 홀더의 각각에 실시되는 처리 A-D의 생각되는 순서는 프로세스 레시피에 기초하여 미리 정해져 있고, 이 순서는, 도 4에 도시된 에지 e1-e16의 화살표로 나타내진다. 처리 A는 유닛 A로부터의 기판 홀더의 취출 처리이다. 처리 B는 유닛 B로부터의 기판 홀더의 취출 처리이다. 처리 C는 유닛 C로부터의 기판 홀더의 취출 처리이다. 처리 A, B, C에 대해서는 각각, 기판 홀더의 취출, 다음 유닛으로의 이동, 다음 유닛에의 수납의 일련의 처리를 연속하여 실행하는 것으로 한다. 처리 D는, 유닛 D에의 기판 홀더의 수납 처리이다. 처리 A-C의 취출 처리 시간은, 각각 5초로 한다. 처리 D는 종료 처리이며, 취출 처리 시간은 0이다. 기판 홀더의 각각은, 하나의 반송기에 의해 하나씩 반송된다. 예를 들어, 유닛 B와 유닛 C간의 반송기의 이동 시간은 3초로 한다. 유닛 B간 및 유닛 C간의 반송기의 이동 시간은 1초로 한다. 유닛 B에 수납된 기판 홀더에는, 15초간의 처리가 행해지고, 유닛 C에 수납된 기판 홀더에는, 10초간의 처리가 행해진다. 또한, 제약 조건으로서, 처리 A가 개시되고 나서 처리 B가 개시될 때까지의 시간을 40초 이내, 처리 B가 개시되고 나서 처리 C가 개시될 때까지의 시간을 60초 등으로 한다. 이들 전제 조건의 일람을 이하의 표 1에 나타낸다.
Figure 112017121959335-pat00001
도 4에 도시한 바와 같이, 제1 기판 홀더에 관하여 처리 A로부터 처리 B로의 소요 시간은, 유닛 A로부터의 취출 처리 시간인 5초와, 유닛 A로부터 유닛 B로의 반송기의 이동 시간인 5초와, 유닛 B에의 수납 처리 시간인 5초와, 유닛 B에서의 레시피 처리 시간인 15초로, 30초로 된다. 따라서 에지 e1은 30초로 된다. 또한, 유닛 A, B간의 처리의 제약 조건인 40초가, 에지 e4로 된다. 여기에서의 제약 조건은 음수로 표현된다. 유닛 B, C간, 유닛 C, D간에 대해서도 마찬가지이다. 제1 기판 홀더에 관하여, 처리 B로부터 처리 C로의 소요 시간은, 유닛 B로부터의 취출 처리 시간인 5초와, 유닛 B로부터 유닛 C로의 반송기의 이동 시간 3초와, 유닛 C에 있어서의 수납 처리 시간인 5초와, 유닛 C에서의 레시피 처리 시간인 10초이며, 에지 e2는 23초로 된다.
계속해서, 제1 기판 홀더에 관하여 처리 C로부터 처리 D로의 소요 시간은, 유닛 C로부터의 취출 처리 시간인 5초와, 유닛 C로부터 유닛 D로의 반송기의 이동 시간인 2초와, 유닛 D에의 수납 처리 시간인 5초로, 12초로 된다. 따라서 에지 e3은 12초로 된다. 제2 기판 홀더에 관하여, 처리 A-D까지의 각각의 소요 시간은, 제1 기판 홀더와 마찬가지이다.
제1 기판 홀더의 처리 B로부터 제2 기판 홀더의 처리 A로 이행하는 경우, 제2 기판 홀더가 처리 A(유닛 A로부터 취출, 유닛 B로 이동, 수납)를 개시하기 위해서는, 유닛 B가 비어 있을 필요가 있다. 이 때문에, 먼저 제1 기판 홀더의 처리 B가 실행될 필요가 있다. 즉 유닛 B로부터의 취출 시간인 5초와, 유닛 B로부터 유닛 C로의 이동 시간인 3초와, 유닛 C에의 수납 처리 시간인 5초가 필요로 된다. 또한, 처리 B의 최후는 유닛 C에서 행해지며, 처리 A가 유닛 A에서 행해지므로, 반송기가 유닛 C로부터 유닛 A로 이동하는 시간인 7초가 필요로 된다. 따라서, 제1 기판 홀더의 처리 B로부터 제2 기판 홀더의 처리 A로의 소요 시간은 20초로 된다. 따라서 에지 e13은 20초로 된다. 에지 e14에 대해서도 마찬가지로 산출되며, 16초로 된다. 에지 e15는 유닛 D의 레시피 처리 시간은 0초이므로, 유닛 D로부터 유닛 C까지의 이동 시간인 2초로 된다.
이상과 같이 하여 도 3에 도시한 모델화부(41)에 의해 생성된 그래프ㆍ네트워크도에 있어서, 각 노드에의 최장 경로 길이를 산출한다. 여기서, 모델화부(41)는 최장 경로 길이를 산출하기 위해, 최단 경로 문제 해결 방법을 사용한다. 구체적으로는, 모델화부(41)는 각 에지의 소요 시간의 값을 정부 반전하고, 벨맨ㆍ포드법 등의 공지의 최단 경로 문제 해결 방법에 의해, 각 노드에의 최단 경로를 산출한다. 여기에서는, 예를 들어 제1 기판 홀더의 처리 A로부터 제1 기판 홀더의 처리 C로의 최단 경로는, 제1 기판 홀더의 처리 A, 제1 기판 홀더의 처리 B, 제1 기판 홀더의 처리 C를 순차적으로 실시하는 경우가 최단 경로(값이 최소)로 되고, 그 소요 시간의 값은 「-53」으로 된다. 모델화부(41)는 이와 같이 하여 각 노드에의 최단 경로 길이의 값을 계산하고, 그 값을 다시 정부 반전한다. 이 값이, 각 노드에의 최장 경로 길이를 나타내는 값으로 된다. 이 값은, 각 처리의 실행 가능한 최고속의 처리 개시 시각을 나타낸다. 또한, 벨맨ㆍ포드법 외에, 예를 들어 다이크스트라법 등을 사용하여, 각 노드에의 최장 경로 길이를 계산해도 된다.
도 5는 각 노드에의 최장 경로 길이를 부기한 도 4에 도시한 그래프ㆍ네트워크도이다. 여기서, 제1 기판 홀더의 처리 C의 개시 시각 53초와, 제2 기판 홀더의 처리 A의 개시 시각 50초에 대하여 확인한다. 개시 시각이 빠른 제2 기판 홀더의 처리 A를 개시하면, 취출 처리의 5초와, 유닛 A로부터 유닛 B로의 이동 처리의 5초와, 유닛 B에의 수납 처리의 5초가 경과할 때까지는 반송기를 사용할 수 없기 때문에, 제1 기판 홀더의 처리 C는 실행할 수 없다. 게다가, 처리 A의 최후의 유닛 B로부터 처리 C의 개시 위치의 유닛 C까지의 이동 시간인 3초가 경과하지 않으면 제1 기판 홀더의 처리 C는 개시할 수 없다. 이와 같이 반송기의 경합을 피하기 위해, 도 6에 도시한 바와 같이 새롭게, 예를 들어 에지 e16을 추가할 필요가 있다. 이 에지 e16은 상기로부터 18초로 된다. 도 7은 에지 e16을 추가한 후에 다시 각 노드에의 최장 경로 길이를 계산하고, 갱신한 그래프ㆍ네트워크도이다. 또한, 이 에지 e16에 상당하는 에지의 방향은 반대여도 상관없고, 그 경우, 에지 길이는 20초로 된다.
그래프ㆍ네트워크도에 있어서, 에지의 추가에 의해 길이가 정의 폐로가 생성되는 경우, 실행 불가능(제약 조건을 지킬 수 없음)으로 되기 때문에, 추가한 에지를 삭제하고, 다른 에지를 추가할 필요가 있다. 도 7의 예에서는, 제1 기판 홀더의 처리 B와, 제2 기판 홀더의 처리 A와, 제1 기판 홀더의 처리 C 사이에서 폐로가 존재하지만, 길이의 합계는 20+18-60=-22로 되므로 문제는 없다.
도 7에 도시한 각 노드에의 최장 경로 길이는, 각 처리의 실행 가능한 최고속의 처리 개시 시각을 나타낸다. 따라서, 최장 경로 길이의 값이 나타내는 시각에 각 처리를 실행하면, 스루풋이 높은 기판 반송 처리를 행할 수 있다.
계산부(42)는, 도 7에 도시한 최장 경로 길이의 값에 기초하여, 각 기판 홀더를 반송하는 타임 테이블, 즉 기판 반송 스케줄을 작성한다. 도 8은 기판 반송 스케줄의 일부를 도시하는 도면이다. 기판 반송 제어 스케줄러(40)는 이와 같이 하여 작성된 기판 반송 스케줄을, 도 2에 도시한 장치 제어 컨트롤러(32)에 송신한다. 장치 제어 컨트롤러(32)는 이 기판 반송 스케줄에 기초하여, 기판 처리부 및 반송부를 제어한다.
이와 같이, 본 실시 형태에 관한 기판 반송 제어 스케줄러(40)에 따르면, 기판 반송 스케줄이, 그래프ㆍ네트워크 이론을 사용하여 모델화된 노드 및 에지에 관하여, 각 노드에의 최장 경로 길이에 기초하여 계산된다. 따라서, 파라미터 범위의 좁히기를 위한 사전의 계산 처리를 행하지 않고, 기판 반송 스케줄을 계산할 수 있으므로, 계산량 및 계산 시간을 저감할 수 있다. 또한, 최적의 스루풋을 얻기 위한 파라미터(처리 조건)를 제한할 필요도 없으므로, 상정되는 프로세스 레시피 이외의 조건이 주어진 경우라도 양호한 스루풋을 달성할 수 있는 기판 반송 스케줄을 계산할 수 있다.
다음에, 기판 반송 제어 스케줄러(40)에 설정되는, 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건의 구체예에 대하여 설명한다. 도 9는 기판 반송 제어 스케줄러(40)에 설정되는 로드 로봇(12)의 반송 처리 시간의 일례를 도시하는 도면이다. 이 도면에는, 하나의 기판 수납 용기(FOUP1), 다른 기판 수납 용기(FOUP2), 및 스핀 린스 드라이어(14) 등의 사이에서, 로드 로봇(12)이 기판을 반송하기 위해 요하는 시간(초)이 예시된다. 예를 들어, FOUP1로부터 FOUP2로 로드 로봇(12)이 기판을 반송하기 위해서는, 1초의 처리 시간을 요한다. 도 9에 도시한 각각의 소요 시간으로서, 미리 측정된 값이 기판 반송 제어 스케줄러(40)에 설정된다.
도 10은 기판 반송 제어 스케줄러(40)에 설정되는 반송기(23)의 반송 처리 시간의 일례를 도시하는 도면이며, 도 11은 기판 반송 제어 스케줄러(40)에 설정되는 반송기(24)의 반송 처리 시간의 일례를 도시하는 도면이다. 도 10에는 픽싱 스테이션(15a, 15b), 전처리조(18)(Prewet), 수세조(19)(Presoak) 및 블로우조(20)(Blow) 등의 사이에서, 반송기(23)가 기판을 반송하기 위해 요하는 시간(초)이 도시된다. 또한, 도 11에는 블로우조(20), 하나의 도금조(22) 및 다른 도금조(22) 등의 사이에서, 반송기(24)가 기판을 반송하기 위해 요하는 시간(초)이 도시된다. 도 9 내지 도 11에 도시한 각 반송부의 이동 소요 시간은, 처리 시간으로서 미리 기판 반송 제어 스케줄러(40)에 설정된다.
계속해서, 기판 반송 제어 스케줄러(40)에 설정되는 제약 조건에 대하여 설명한다. 도 12는 기판 반송 제어 스케줄러(40)에 설정되는 제약 조건의 일례를 도시하는 도면이다. 도시한 바와 같이, 이 예에서는, 전처리조(18)(Prewet), 수세조(19)(Presoak), 하나의 도금조(22)(Plating A) 및 다른 도금조(22)(Plating B) 등의 제약 조건(초)이 도시된다. 도 12에 도시한 제약 조건에 따르면, 예를 들어 반송기(23)는 전처리가 종료되고 나서 30초 이내에 전처리조(18)에 수납된 기판을 취출해야만 한다.
다음에, 기판 반송 제어 스케줄러(40)에 설정되는 프로세스 레시피 및 프로세스 처리 시간에 대하여 설명한다. 도 13은 기판 반송 제어 스케줄러(40)에 설정되는 전체 레시피의 일례를 도시하는 도면이다. 도 13에 도시한 바와 같이, 기판 반송 제어 스케줄러(40)에는, 복수의 프로세스 레시피가 설정된다. 도시의 예에서는, 레시피 ID 「ABC」와 「XYZ」가 설정되어 있다. 각각의 레시피 ID에 있어서는, 유닛 레시피를 선택할 수 있다. 도시의 예에서는 레시피 ID 「ABC」에 있어서, 전처리조(18)(Prewet)에 있어서의 처리, 다른 도금조(22)(Plating B)에 있어서의 처리, 블로우조(20)(Blow)에 있어서의 처리, 및 스핀 린스 드라이어(14)(SRD)에 있어서의 처리가, 통상 조건(STD : Standard)에서 행해지도록 설정되어 있다. 또한, 레시피 ID 「XYZ」에서는, 도시의 각 처리가 시험 조건(TEST)에서 행해지도록 설정되어 있다.
도 14는 기판 반송 제어 스케줄러(40)에 설정되는 프로세스 레시피의 일례를 도시하는 도면이다. 도 14에 도시한 바와 같이, 전처리조(18)(Prewet), 수세조(19)(Presoak), 하나의 도금조(22)(Plating A), 다른 도금조(22)(Plating B), 블로우조(20)(Blow), 및 스핀 린스 드라이어(14)(SRD)에 있어서의, 통상 조건(STD)과 시험 조건(TEST)의 처리 시간이 각각 설정된다. 도 13에 도시한 통상 조건과 시험 조건은 도 14에 도시된 처리 시간에 따른다.
다음에, 본 실시 형태에 관한 도금 처리 장치(10)에 의한 기판 처리 방법에 대하여 설명한다. 도 15는 본 실시 형태에 관한 기판 처리 방법을 설명하는 흐름도이다. 도 15에 도시한 바와 같이, 먼저, 오퍼레이터는, 도금 처리 장치(10)의 장치 컴퓨터(30)가 갖는 도시하지 않은 입력부를 통해, 도 9 내지 도 11에 도시한 기판의 반송 처리 시간과, 도 12에 도시한 제약 조건을 도금 처리 장치(10)에 설정한다(스텝 S101, 스텝 S102). 후술하는 비정상 상태에 있어서의 처리 시간 및 제약 조건은, 고장의 종류 등 비정상 상태의 상황에 따라서, 미리 도금 처리 장치(10)에 규정되어 있다.
계속해서, 신규 로트 처리의 명령, 즉 새로운 기판 처리의 명령이 있었는지 여부를 판정한다(스텝 S103). 신규 로트 처리의 명령이 있었을 때(스텝 S103, "예"), 도 13에 도시한 프로세스 레시피(처리 조건) 중 어느 것이 선택되고, 처리가 개시된다(스텝 S104). 또한, 이 프로세스 레시피의 선택은, 오퍼레이터가 장치 컴퓨터(30)의 입력부를 통해 입력해도 되고, 장치 컴퓨터(30)와 네트워크 접속된 도시하지 않은 호스트 컴퓨터로부터 입력해도 된다.
다음에, 기판 반송 제어 스케줄러(40)의 계산부(42)는 기판 반송 스케줄을 계산한다(스텝 S105). 스텝 S105의 상세한 프로세스는 후술한다. 스텝 S105에 의해 기판 반송 스케줄, 즉 타임 테이블이 결정되면, 장치 제어 컨트롤러(32)는 기판 처리를 실행한다(스텝 S106).
기판 처리의 실행 중에, 도금 처리 장치(10)가 비정상 상태로 이행하였는지 여부를 검지부(43)가 검지한다(스텝 S107). 여기서, 비정상 상태란, 도금 처리 장치(10)의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태 등을 포함한다. 도금 처리 장치(10)에서는, 예를 들어 도금조(22)의 정류기 등이 돌발적으로 고장나는 경우가 있고, 이 경우 도금조(22)의 하나가 사용 불가로 된다. 또한, 기판 홀더 및 애노드 홀더는, 장시간 사용됨으로써 세정이나 점검이 필요로 되는 경우가 있어, 도금 처리 장치(10)로부터 취출되어, 혹은 기판 처리 장치 내에서 정기적으로 메인터넌스(세정 또는 점검)된다. 이 경우, 사용 가능한 기판 홀더 및 기판 홀더의 수가 변경되어, 도금 처리 장치(10)의 스루풋에 영향을 미친다. 따라서, 도금 처리 장치(10)가 비정상 상태로 이행하였다고 판정한 경우(스텝 S107, "예"), 스텝 S105로 되돌아가서, 비정상 상태에 있어서의 처리 조건, 처리 시간 및 제약 조건에 기초하여 기판 반송 스케줄을 다시 계산한다.
도금 처리 장치(10)가 비정상 상태로 이행하지 않았다고 판정한 경우(스텝 S107, "아니오"), 신규 로트 내의 모든 기판이 처리되었는지 여부가 판정된다(스텝 S108). 처리되어야 할 기판이 남아 있는 경우에는(스텝 S108, "아니오"), 스텝 S107로 되돌아가서, 도금 처리 장치(10)가 비정상 상태로 이행하였는지 여부가 검지된다. 신규 로트 내의 모든 기판이 처리되면(스텝 S108, "예"), 신규 로트의 처리를 종료한다(S109).
도 15에 도시한 스텝 S105의 기판 반송 스케줄의 구체적인 계산 수순에 대하여 설명한다. 도 16은 스텝 S105의 서브루틴을 설명하는 흐름도이다. 도시한 바와 같이, 기판 반송 스케줄을 계산하기 위해서는, 먼저, 도 9 내지 도 11 및 도 14에 도시한 처리 시간, 도 12에 도시한 제약 조건, 및 도 13에 도시한 프로세스 레시피(처리 조건) 등의 데이터를 기판 반송 제어 스케줄러(40)에 도입한다(스텝 S201). 또한, 도 15의 스텝 S107에 있어서 도금 처리 장치(10)가 비정상 상태로 이행한 것이 검지된 경우에는, 스텝 S201에 있어서는, 비정상 상태의 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건 등의 데이터가 기판 반송 제어 스케줄러(40)에 도입된다.
계속해서, 기판 반송 제어 스케줄러(40)는, 먼저 지정된 기판의 처리 매수를 n매마다(n은 1 이상의 임의의 숫자)의 몇개의 미니 배치로 분할한다(스텝 S202). 그 후, 기판 반송 제어 스케줄러(40)는 장치 전단부의 그래프ㆍ네트워크를 계산한다(스텝 S203). 그 후, 기판 반송 제어 스케줄러(40)는 장치 후단부의 그래프ㆍ네트워크를 계산한다(스텝 S204).
결합부(44)는 스텝 S203에서 계산한 장치 전단부의 그래프ㆍ네트워크와, 스텝 S204에서 계산한 장치 후단부의 그래프ㆍ네트워크를 관계하는 노드간에 대하여 에지를 추가함으로써, 장치 전체로서의 그래프ㆍ네트워크로서 결합한다(스텝 S205). 다음에, 모든 지정 처리 매수에 대하여 계산이 종료되었는지 확인하고, 지정 처리 매수에 도달하지 않은 경우(스텝 S206, "아니오"), 다음 n매분을 추가하고(스텝 S207), 스텝 S203의 처리로 되돌아간다. 지정 처리 매수에 도달한 경우(스텝 S206, "예"), 계산부(42)는 이 장치 전체의 그래프ㆍ네트워크의 각 노드에의 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하고, 기판 반송 타임 테이블로서, 도 2에 도시한 장치 제어 컨트롤러(32)에 송신한다(스텝 S208). 장치 제어 컨트롤러(32)는 이 기판 반송 타임 테이블에 기초하여, 기판을 반송하도록, 도금 처리 장치(10)의 반송부를 제어한다.
계속해서, 도 16에 도시한 스텝 S203의 장치 전단부의 기판 반송 스케줄의 구체적인 계산 수순에 대하여 설명한다. 도 17은 스텝 S203의 서브루틴을 설명하는 흐름도이다. 도시한 바와 같이, 장치 전단부의 기판 반송 스케줄을 계산하기 위해서는, 먼저, 장치 전단부에 관련되는 처리 시간, 제약 조건 및 프로세스 레시피(처리 조건) 등의 데이터를 기판 반송 제어 스케줄러(40)에 도입한다(스텝 S301). 도입된 이들 데이터로부터, 장치 전단부의 반송 순서가 작성된다(스텝 S302). 이 반송 순서는 특히 프로세스 레시피(처리 조건)에 기초하여 작성된다.
계속해서, 모델화부(41)가 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 도 4에 도시한 바와 같은 각 기판 홀더에 대응하는 그래프ㆍ네트워크를 생성한다(스텝 S303). 도 16에 도시한 스텝 S202에서 부여된 미니 배치 처리수의 기판 홀더에 대한 그래프ㆍ네트워크가 추가 생성되면(스텝 S304, "예"), 생성된 그래프ㆍ네트워크에 기초하여, 각 노드에의 최장 경로 길이를 산출한다(스텝 S305).
다음에, 도 18에 도시한 스텝 S204의 장치 후단부의 기판 반송 스케줄의 구체적인 계산 수순에 대하여 설명한다. 도 18은 스텝 S204의 서브루틴을 설명하는 흐름도이다. 도시한 바와 같이, 장치 후단부의 기판 반송 스케줄을 계산하기 위해서는, 먼저, 장치 후단부에 관련되는 처리 시간, 제약 조건 및 프로세스 레시피(처리 조건) 등의 데이터를 기판 반송 제어 스케줄러(40)가 취득한다(스텝 S401). 도입된 이들 데이터로부터, 장치 후단부의 반송 순서가 작성된다(스텝 402). 이 반송 순서는, 특히 프로세스 레시피(처리 조건)에 기초하여 작성된다.
계속해서, 모델화부(41)가 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 도 4에 도시한 바와 같은 각 기판 홀더에 대응하는 그래프ㆍ네트워크를 생성한다(스텝 S403). 도 16에 도시한 스텝 S202에서 부여된 미니 배치 처리수의 기판 홀더에 대한 그래프ㆍ네트워크가 추가 생성되면(스텝 S404, "예"), 생성된 그래프ㆍ네트워크에 기초하여, 각 노드에의 최장 경로 길이를 산출한다(스텝 S405).
도 16에서 설명한 바와 같이, 본 실시 형태에서는, 장치 전단부 및 장치 후단부의 처리 조건, 처리 시간 및 제약 조건을 각각 모델화하고, 장치 전단부에 있어서의 전단측 기판 반송 스케줄과, 장치 후단부에 있어서의 후단측 기판 반송 스케줄을 제각기 계산한다. 이 때문에, 장치 전체의 기판 반송 스케줄을 계산하는 경우에 비해, 계산이 단순화되어, 계산량 및 계산 시간을 삭감할 수 있다. 또한, 장치 전단부와 장치 후단부를 통합하여 한 번에 기판 반송 스케줄을 계산해도 된다.
또한, 본 실시 형태에 따르면, 도 15에 도시한 바와 같이, 도금 처리 장치(10)가 비정상 상태로 이행하였을 때라도, 그 처리 조건, 처리 시간 및 제약 조건에 기초하여 기판 반송 스케줄을 계산하므로, 비정상 상태에 있어서 적절한 기판 반송 스케줄을 계산할 수 있다. 구체적으로는, 도금 처리 장치(10)의 고장과 같은 돌발적인 비정상 상태에 있어서 적절한 기판 반송 스케줄을 계산할 수 있다. 또한, 기판 홀더 및 애노드 홀더의 메인터넌스와 같은 정기적으로 발생하는 비정상 상태에 있어서도, 적절한 기판 반송 스케줄을 계산할 수 있다.
이상, 본 발명의 실시 형태에 대하여 설명하였지만, 상술한 발명의 실시 형태는, 본 발명의 이해를 용이하게 하기 위한 것이고, 본 발명을 한정하는 것은 아니다. 본 발명은 그 취지를 일탈하지 않고, 변경, 개량될 수 있음과 함께, 본 발명에는 그 등가물이 포함되는 것은 물론이다. 또한, 상술한 과제의 적어도 일부를 해결할 수 있는 범위, 또는, 효과의 적어도 일부를 발휘하는 범위에서, 특허 청구 범위 및 명세서에 기재된 각 구성 요소의 임의의 조합, 또는 생략이 가능하다.
10 : 도금 처리 장치
11 : 로드 포트
12 : 로드 로봇
14 : 스핀 린스 드라이어
15a, 15b : 픽싱 스테이션
23 : 반송기
24 : 반송기
26 : 도금 영역
30 : 장치 컴퓨터
31 : 조작 화면 애플리케이션
32 : 장치 제어 컨트롤러
40 : 기판 반송 제어 스케줄러
41 : 모델화부
42 : 계산부
43 : 검지부
44 : 판정부
45 : 파라미터 조정부

Claims (16)

  1. 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치의 상기 제어부에 내장되며, 기판 반송 스케줄을 계산하는 스케줄러이며,
    상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하는 모델화부와,
    상기 최장 경로 길이에 기초하여 상기 기판 반송 스케줄을 계산하는 계산부를 가지며,
    상기 기판 처리부는, 기판 홀더에 보유 지지된 상기 기판에 도금 처리하는 도금 처리부를 갖고,
    상기 반송부는, 상기 기판을 수용하는 기판 수납 용기와 상기 기판을 상기 기판 홀더에 대하여 탈착하는 픽싱 스테이션 사이에서 기판을 반송하는 전단 반송부와, 상기 픽싱 스테이션과 상기 도금 처리부 사이에서 기판을 반송하는 후단 반송부를 갖고,
    상기 기판 처리 장치는, 상기 전단 반송부를 포함하는 장치 전단부와, 상기 도금 처리부 및 상기 후단 반송부를 포함하는 장치 후단부를 갖고,
    상기 모델화부는, 상기 장치 전단부 및 상기 장치 후단부의 처리 조건, 처리 시간 및 제약 조건을 각각 모델화하여, 상기 장치 전단부에 있어서의 전단측 그래프ㆍ네트워크와, 상기 장치 후단부에 있어서의 후단측 그래프ㆍ네트워크를 제각기 작성하고,
    상기 스케줄러는, 또한, 상기 전단측 그래프ㆍ네트워크와, 상기 후단측 그래프ㆍ네트워크를 결합하는 처리를 행하여, 각 노드에의 최장 경로 길이의 계산을 행하는 결합부를 갖고,
    상기 계산부는, 상기 결합부에서 산출된 상기 각 노드에의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하는, 스케줄러.
  2. 제1항에 있어서,
    지정된 상기 기판의 처리 매수를 임의의 매수의 미니 배치로 분할하고,
    상기 모델화부는, 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와, 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크를 작성하고,
    상기 결합부는, 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와, 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크를 결합하고,
    지정된 처리 매수분까지 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크의 작성 및 결합을 반복하는, 스케줄러.
  3. 제1항에 있어서,
    상기 기판 처리 장치가 비정상 상태로 이행하였는지 여부를 검지하는 검지부를 갖고,
    상기 모델화부는, 상기 기판 처리 장치가 비정상 상태로 이행한 것을 상기 검지부가 검지하였을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하고,
    상기 계산부는, 상기 비정상 상태에 있어서의 상기 각 노드에의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하도록 구성되는, 스케줄러.
  4. 제3항에 있어서,
    상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태를 포함하는, 스케줄러.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 스케줄러를 내장한 상기 제어부를 구비한 기판 처리 장치이며,
    상기 제어부는, 계산된 상기 기판 반송 스케줄에 기초하여 상기 반송부를 제어하도록 구성되는, 기판 처리 장치.
  6. 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치를 사용한 기판 반송 방법이며,
    상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하는 모델화 공정과,
    상기 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하는 계산 공정과,
    상기 기판 반송 스케줄에 기초하여 상기 기판을 반송하는 공정을 가지며,
    상기 기판 처리부는, 기판 홀더에 보유 지지된 상기 기판에 도금 처리하는 도금 처리부를 갖고,
    상기 반송부는, 상기 기판을 수용하는 기판 수납 용기와 상기 기판을 상기 기판 홀더에 대하여 탈착하는 픽싱 스테이션 사이에서 기판을 반송하는 전단 반송부와, 상기 픽싱 스테이션과 상기 도금 처리부 사이에서 기판을 반송하는 후단 반송부를 갖고,
    상기 기판 처리 장치는, 상기 전단 반송부를 포함하는 장치 전단부와, 상기 도금 처리부 및 상기 후단 반송부를 포함하는 장치 후단부를 갖고,
    상기 모델화 공정은, 상기 장치 전단부 및 상기 장치 후단부의 처리 조건, 처리 시간 및 제약 조건을 각각 모델화하여, 상기 장치 전단부에 있어서의 전단측 그래프ㆍ네트워크와, 상기 장치 후단부에 있어서의 후단측 그래프ㆍ네트워크를 제각기 작성하고,
    상기 기판 반송 방법은, 또한, 상기 전단측 그래프ㆍ네트워크와, 상기 후단측 그래프ㆍ네트워크를 결합하는 처리를 행하여, 각 노드에의 최장 경로 길이의 계산을 행하는 결합 공정을 갖고,
    상기 계산 공정은, 상기 결합 공정에서 산출된 상기 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하는, 기판 반송 방법.
  7. 제6항에 있어서,
    지정된 상기 기판의 처리 매수를 임의의 매수의 미니 배치로 분할하는 공정을 갖고,
    상기 모델화 공정은, 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와, 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크를 작성하고,
    상기 결합 공정은, 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와, 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크를 결합하고,
    상기 기판 반송 방법은, 또한, 지정된 처리 매수분까지 상기 미니 배치분의 상기 전단측 그래프ㆍ네트워크와 상기 미니 배치분의 상기 후단측 그래프ㆍ네트워크의 작성 및 결합을 반복하는 공정을 갖는, 기판 반송 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 기판 처리 장치가 비정상 상태로 이행하였는지 여부를 검지하는 공정을 갖고,
    상기 모델화 공정은, 상기 기판 처리 장치가 비정상 상태로 이행한 것을 검지하였을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 상기 각 노드에의 최장 경로 길이의 계산을 행하는 공정을 포함하고,
    상기 계산 공정은, 상기 비정상 상태의 상기 각 노드에의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하는 공정을 포함하는, 기판 반송 방법.
  9. 제8항에 있어서,
    상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 상기 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태를 포함하는, 기판 반송 방법.
  10. 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치의 상기 제어부에 내장되며, 기판 반송 스케줄을 계산하는 스케줄러이며,
    상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하는 모델화부와,
    상기 최장 경로 길이에 기초하여 상기 기판 반송 스케줄을 계산하는 계산부를 가지며,
    상기 스케줄러는, 지정된 상기 기판의 처리 매수를 임의의 매수의 미니 배치로 분할하고,
    상기 모델화부는, 상기 미니 배치분의 그래프ㆍ네트워크를 작성하고,
    상기 스케줄러는, 상기 그래프ㆍ네트워크가 작성된 상기 기판의 매수가 지정된 처리 매수분에 도달하지 않은 경우, 다음의 미니 배치분의 임의의 매수를 추가하고, 지정된 처리 매수분까지 상기 미니 배치분의 상기 그래프ㆍ네트워크의 작성을 반복하는, 스케줄러.
  11. 제10항에 있어서,
    상기 기판 처리 장치가 비정상 상태로 이행하였는지 여부를 검지하는 검지부를 갖고,
    상기 모델화부는, 상기 기판 처리 장치가 비정상 상태로 이행한 것을 상기 검지부가 검지하였을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하고,
    상기 계산부는, 상기 비정상 상태에 있어서의 상기 각 노드에의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하도록 구성되는, 스케줄러.
  12. 제11항에 있어서,
    상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태를 포함하는, 스케줄러.
  13. 제10항 내지 제12항 중 어느 한 항에 기재된 스케줄러를 내장한 상기 제어부를 구비한 기판 처리 장치이며,
    상기 제어부는, 계산된 상기 기판 반송 스케줄에 기초하여 상기 반송부를 제어하도록 구성되는, 기판 처리 장치.
  14. 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치를 사용한 기판 반송 방법이며,
    상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 각 노드에의 최장 경로 길이의 계산을 행하는 모델화 공정과,
    상기 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하는 계산 공정과,
    상기 기판 반송 스케줄에 기초하여 상기 기판을 반송하는 공정과,
    지정된 상기 기판의 처리 매수를 임의의 매수의 미니 배치로 분할하는 공정을 갖고,
    상기 모델화 공정은, 상기 미니 배치분의 상기 그래프ㆍ네트워크를 작성하고,
    상기 기판 반송 방법은, 또한, 상기 그래프ㆍ네트워크가 작성된 상기 기판의 매수가 지정된 처리 매수분에 도달하지 않은 경우, 다음의 미니 배치분의 임의의 매수를 추가하고, 지정된 처리 매수분까지 상기 미니 배치분의 상기 그래프ㆍ네트워크의 작성을 반복하는 공정을 갖는, 기판 반송 방법.
  15. 제14항에 있어서,
    상기 기판 처리 장치가 비정상 상태로 이행하였는지 여부를 검지하는 공정을 갖고,
    상기 모델화 공정은, 상기 기판 처리 장치가 비정상 상태로 이행한 것을 검지하였을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프ㆍ네트워크 이론을 사용하여 노드 및 에지로 모델화하여, 그래프ㆍ네트워크를 작성하고, 상기 각 노드에의 최장 경로 길이의 계산을 행하는 공정을 포함하고,
    상기 계산 공정은, 상기 비정상 상태의 상기 각 노드에의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하는 공정을 포함하는, 기판 반송 방법.
  16. 제15항에 있어서,
    상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태를 포함하는, 기판 반송 방법.
KR1020170167286A 2017-01-17 2017-12-07 스케줄러, 기판 처리 장치 및 기판 반송 방법 KR102168365B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017005729A JP6517845B2 (ja) 2017-01-17 2017-01-17 スケジューラ、基板処理装置、及び基板搬送方法
JPJP-P-2017-005729 2017-01-17

Publications (2)

Publication Number Publication Date
KR20180084616A KR20180084616A (ko) 2018-07-25
KR102168365B1 true KR102168365B1 (ko) 2020-10-22

Family

ID=62841434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167286A KR102168365B1 (ko) 2017-01-17 2017-12-07 스케줄러, 기판 처리 장치 및 기판 반송 방법

Country Status (5)

Country Link
US (2) US10824135B2 (ko)
JP (1) JP6517845B2 (ko)
KR (1) KR102168365B1 (ko)
CN (1) CN108335997B (ko)
TW (1) TWI718356B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758578B (zh) * 2018-03-01 2022-03-21 日商荏原製作所股份有限公司 排程器、基板處理裝置、及基板搬送方法
CN109742041B (zh) * 2019-01-07 2020-11-24 成都中电熊猫显示科技有限公司 基板传送的控制方法及设备
JP7311553B2 (ja) * 2021-03-29 2023-07-19 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086563A (ja) 2001-09-11 2003-03-20 Dainippon Screen Mfg Co Ltd 基板処理装置のスケジュール作成方法及びそのプログラム
JP2011146448A (ja) 2010-01-12 2011-07-28 Ebara Corp スケジューラ、基板処理装置、及び基板処理装置の運転方法
JP2011243812A (ja) 2010-05-19 2011-12-01 Ebara Corp 基板処理装置の基板搬送方法、スケジューラ、及び基板処理装置の運転制御装置
JP2016001726A (ja) 2014-05-20 2016-01-07 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理プログラム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5442306A (en) 1977-09-09 1979-04-04 Osaka Shinku Kiki Seisakusho Strong flange joint device in vacuum melting furnace
JPH1031504A (ja) * 1996-07-15 1998-02-03 Oji Paper Co Ltd 最適生産スケジュールの自動作成方法および最適生産スケジュール作成装置
JP3684056B2 (ja) * 1996-11-15 2005-08-17 株式会社日立国際電気 半導体製造装置の基板搬送制御方法
US6418356B1 (en) * 1998-12-31 2002-07-09 Silicon Valley Group, Inc. Method and apparatus for resolving conflicts in a substrate processing system
WO2001054187A1 (fr) * 2000-01-17 2001-07-26 Ebara Corporation Appareil de commande de transfert de tranches et procede de transfert de tranches
US7099277B2 (en) * 2002-02-20 2006-08-29 Mitsubishi Electric Research Laboratories, Inc. Dynamic optimal path selection in multiple communications networks
JP3928962B2 (ja) * 2003-08-21 2007-06-13 株式会社日立製作所 通信型車両ナビゲーションシステムのサーバ装置及び車載端末装置
KR100831108B1 (ko) * 2003-12-24 2008-05-20 신닛뽄세이테쯔 카부시키카이샤 생산·물류 스케줄 작성 장치 및 방법, 생산·물류 프로세스제어 장치 및 방법, 컴퓨터 프로그램, 및 컴퓨터 판독가능한 기록 매체
US9166906B2 (en) * 2008-12-15 2015-10-20 Intergraph Corporation Routing method in asymmetric networks
US8483861B2 (en) * 2009-08-31 2013-07-09 Applied Materials, Inc. Scheduling modeling system for adaptive, automated data collection and performance analysis of manufacturing system for optimal scheduling
US8655472B2 (en) 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
JP5375661B2 (ja) * 2010-02-24 2013-12-25 富士通株式会社 経路割当装置および経路割当方法
JP5939210B2 (ja) * 2013-06-20 2016-06-22 Ｊｆｅスチール株式会社 スケジューリング方法及びスケジューリング装置
JP2015060566A (ja) * 2013-09-20 2015-03-30 株式会社東芝 作業計画スケジューリング装置およびその方法
US10119826B2 (en) * 2015-05-19 2018-11-06 Verizon Connect Ireland Limited System and method for accelerating route search
CN110192270B (zh) * 2017-03-29 2023-06-13 株式会社国际电气 基板移载单元、基板处理装置及半导体器件的制造方法
KR102479206B1 (ko) * 2017-04-06 2022-12-20 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 반송 방법
TWI758578B (zh) * 2018-03-01 2022-03-21 日商荏原製作所股份有限公司 排程器、基板處理裝置、及基板搬送方法
JP7247743B2 (ja) * 2019-05-20 2023-03-29 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086563A (ja) 2001-09-11 2003-03-20 Dainippon Screen Mfg Co Ltd 基板処理装置のスケジュール作成方法及びそのプログラム
JP2011146448A (ja) 2010-01-12 2011-07-28 Ebara Corp スケジューラ、基板処理装置、及び基板処理装置の運転方法
JP2011243812A (ja) 2010-05-19 2011-12-01 Ebara Corp 基板処理装置の基板搬送方法、スケジューラ、及び基板処理装置の運転制御装置
JP2016001726A (ja) 2014-05-20 2016-01-07 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理プログラム

Also Published As

Publication number Publication date
US10824135B2 (en) 2020-11-03
KR20180084616A (ko) 2018-07-25
JP2018117000A (ja) 2018-07-26
CN108335997A (zh) 2018-07-27
CN108335997B (zh) 2023-05-09
US11099546B2 (en) 2021-08-24
US20210011462A1 (en) 2021-01-14
JP6517845B2 (ja) 2019-05-22
TW201833998A (zh) 2018-09-16
TWI718356B (zh) 2021-02-11
US20180203434A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
KR102168365B1 (ko) 스케줄러, 기판 처리 장치 및 기판 반송 방법
US7567851B2 (en) Method and system for dynamically changing the transport sequencing in a cluster tool
US20180166310A1 (en) Substrate processing apparatus
KR102363113B1 (ko) 스케줄러, 기판 처리 장치, 및 기판 반송 방법
WO2023124684A1 (zh) 一种任务调度方法和半导体工艺设备
KR20140051786A (ko) 기판 처리 시스템 및 기판의 반송 제어 방법
KR20140043024A (ko) 기판 처리 장치, 기판 반송 방법 및 기억 매체
TW202137383A (zh) 一種防止調度死鎖的物料分類調度方法
JP5987796B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP6949511B2 (ja) 基板処理システムおよび基板処理装置
JP6697107B2 (ja) スケジューラ、基板処理装置、及び基板搬送方法
JP2020004757A (ja) 基板処理装置および基板処理方法
KR102243966B1 (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
KR20220102103A (ko) 복수의 서브 모듈을 갖는 기판 처리 모듈을 구비한 반도체 제조 장치에 있어서 서브 모듈의 최적 사용수를 결정하는 방법 및 반도체 제조 장치
KR101199733B1 (ko) 프로브 스테이션
US11982705B2 (en) Substrate analysis apparatus and substrate analysis method
CN115169997B (zh) 物料加工进出时机的规划方法、设备及可读存储介质
TWI841084B (zh) 一種任務調度方法和半導體製程設備
JP2010225982A (ja) 被処理物の処理方法、処理装置および半導体装置の製造方法
US20240203768A1 (en) Semiconductor manufacturing apparatus and method for controlling operation of semiconductor manufacturing apparatus
CN110634770B (zh) 基板处理装置、基板处理方法以及存储介质
KR20230098024A (ko) 도금 장치의 스루풋을 제한하는 요소를 식별하기 위한 방법 및 컴퓨터 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right