JP2023182796A - 選択的パッシベーションおよび選択的堆積 - Google Patents

選択的パッシベーションおよび選択的堆積 Download PDF

Info

Publication number
JP2023182796A
JP2023182796A JP2023179722A JP2023179722A JP2023182796A JP 2023182796 A JP2023182796 A JP 2023182796A JP 2023179722 A JP2023179722 A JP 2023179722A JP 2023179722 A JP2023179722 A JP 2023179722A JP 2023182796 A JP2023182796 A JP 2023182796A
Authority
JP
Japan
Prior art keywords
layer
dielectric
selectively
deposition
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023179722A
Other languages
English (en)
Inventor
エヴァ イー． トイス
E Tois Eva
スヴィ ピー． ハウッカ
P Haukka Suvi
ライヤ エイチ． マテロ
H Matero Raija
エリナ ファーム
Farm Elina
デルフィン ロングリエ
Longrie Delphine
ヒデミ スエモリ
Hidemi Suemori
ヤン ヴィレム マエス
Willem Maes Jan
マルコ トゥオミネン
Tuominen Marko
シャオレン デン
Shaoren Deng
イヴォ ヨハネス ラーイマケルス
Johannes Raaijmakers Ivo
アンドレア イリベリ
Andrea Illiberi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of JP2023182796A publication Critical patent/JP2023182796A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

Figure 2023182796000001
【課題】選択的堆積の方法およびそれらの構造を提供する。
【解決手段】方法は、材料を、異なる材料組成物の第２表面に対して、基板の第１表面上に選択的に堆積させる。パッシベーション層を、第２表面にパッシベーション層がないまま、第１表面上に気相反応物質から選択的に形成する。対象の層は、パッシベーション層に対して、第２表面上に気相反応物質より選択的に堆積する。第１表面は金属製である一方で第２表面は誘電性であるか又は第２表面は誘導性である一方で第２表面は金属製である。したがって、誘電体などの材料は、他のタイプの表面に対して、金属製表面または誘電体表面どちらかの上に選択的に堆積する。
【選択図】図１

Description

優先権出願
本出願は、２０１７年２月１４日出願の米国仮特許出願第６２／４５８，９５２号、２０１７年４月４日出願の第６２／４８１，５２４号および２０１７年１１月２８日出願の第６２／５９１，７２４号の優先権を主張するものである。
すべての優先出願の参照による援用
外国または国内での優先権を主張するすべての出願は、本出願と共に提出する出願データシートに特定され、それらを３７ ＣＦＲ １．５７の下、参照により本明細書に援用する。
本開示は、概して、異なる材料組成物の第２表面に対する、基板の第１表面上への材料の選択的堆積に関する。
関連技術
半導体製造におけるデバイス寸法の縮小により、新しい革新的な加工方法が求められている。従来、半導体加工におけるパターニングは、ブランケット層を堆積させ、フォトリソグラフィー技術によってマスクし、マスクの中の開口部を通ってエッチングする、サブトラクティブ法を伴う。リフトオフ技術またはダマシンプロセスを使用するパターニングなど、マスキングステップが対象の材料の堆積に先行する、さらなるパターニングも知られている。ほとんどの場合、パターニングには高価な複数ステップのリソグラフィー技術が採用される。
パターニングは、選択的堆積によって単純化し得るため、半導体製造業者の間で選択的堆積への関心が高まっている。選択的堆積は、様々な点で非常に有益であろう。意義深いことに、選択的堆積によって、リソグラフィーステップを減少することが可能となり、加工費用を削減し得る。選択的堆積はまた、ボトムアップ充填を可能にすることによって、狭い構造においてスケーリングを強化することを可能にし得る。電気化学堆積は、金属を導体素子上に選択的に形成し得る、選択的堆積の一形態である。化学蒸着（ＣＶＤ）および原子層堆積（ＡＬＤ）は、表面高感度技術の蒸着技術であり、そのため、選択的堆積にふさわしい候補として研究されてきた。選択的ＡＬＤは、例えば、米国特許第６，３９１，７８５号で提案されている。
選択的堆積での課題の一つは選択性であり、というのも、しばしば、堆積プロセスは、選択性の目的を達成するほど充分に高くない。表面の前処理は、ときに、表面の一方または両方に堆積するのを阻害するか、または促すかのどちらかを可能にするが、しばしば、そのような処理自体が、処理を適用するために、または処理された表面上のみに残るために、リソグラフィーを要求する。
したがって、選択的堆積を達成する、より実用的なプロセスの必要性が存在する。
一態様では、方法は、第１表面に対する一部の第２表面上での選択的堆積を提供し、第１および第２表面は、異なる組成物を有する。方法は、パッシベーション層を、第２表面にパッシベーション層がないまま、第１表面上に気相反応物質から選択的に形成することを含む。方法はさらに、パッシベーション層に対して、第２表面上に気相反応物質より対象の層を選択的に堆積させることを含む。
一部の実施形態では、パッシベーション層を選択的に形成する方法は、さらに、第１表面上にいくらかポリマーを残したまま、第２表面からいかなるポリマーをもエッチングすることを含む。一部の実施形態では、方法は、第１および第２表面の境界と並ぶ、対象の層の端部を含む。一部の実施形態では、方法は、第１表面と重複する対象の層を含む。一部の実施形態では、方法は、第２表面より隆起している第１表面を含む。一部の実施形態では、パッシベーション層を除去した後に、方法は、第２表面を曝露する間隙を含み、間隙は、対象の層の端部と、第１および第２表面の境界との間に存在する。一部の実施形態では、方法はさらに、空洞を形成するように、間隙の中の第２表面を選択的にエッチングすることを含む。一部の実施形態では、方法はさらに、空洞内に空隙を残すように、空洞充填材料を堆積させることを含む。
別の態様では、有機層堆積用の装置を提供する。装置は、反応物質の蒸気を形成するために、第１有機反応物質を蒸発させるように構成される第１容器と、反応物質の蒸気を形成するために、第２有機反応物質を蒸発させるように構成される第２容器とを含む。装置はさらに、水素源および不活性ガス源と連通するプラズマ源と、基板を収容するように構成され、第１および第２容器と選択的に流体連通する、反応空間とを含む。制御システムは、第１および第２容器からの蒸気を連通させることによって、基板上に有機層を堆積させ、プラズマ源を操作することによって、有機層をエッチバックするように構成される。
別の態様では、集積回路のメタライゼーション構造を提供する。構造は、ｌｏｗ－ｋ材料内に少なくとも一部埋め込まれた金属製特徴部と、ｌｏｗ－ｋ材料と、誘電体エッチング停止材料とを含む。構造はさらに、ｌｏｗ－ｋ材料内に位置付けられ、金属製特徴部の側面に隣接して位置付けられる空隙を含む。
別の態様では、集積回路のメタライゼーション構造を提供する。構造は、ｌｏｗ－ｋ材料と、ｌｏｗ－ｋ材料内に少なくとも一部埋め込まれた金属製特徴部とを含む。構造はさらに、ｌｏｗ－ｋ材料の上に重なる誘電体エッチング停止材料を含み、誘電体エッチング停止材料は、選択的に堆積された材料に特有の端部形状を備える。
図１Ａは、第１実施形態による、異なる組成物の第１および第２表面を有する、基板の一部分の断面図である。図１Ｂは、第１表面の選択的パッシベーション後の、図１Ａの基板の断面図である。図１Ｃは、第２表面上への選択的堆積後の、図１Ｂの基板の断面図である。図１Ｄは、第１表面からパッシベーション材料を除去した後の、図１Ｃの基板の断面図である。 図２Ａは、第２実施形態による、パッシベーション遮断材料が第２表面上に形成された、異なる組成物の第１および第２表面を有する基板の一部分の断面図である。図２Ｂは、第１表面の選択的パッシベーション後の、図２Ａの基板の断面図である。図２Ｃは、第２表面からパッシベーション遮断材料を除去した後の、図２Ｂの基板の断面図である。図２Ｄは、第２表面上への選択的堆積後の、図２Ｃの基板の断面図である。図２Ｅは、第１表面からパッシベーション材料を除去した後の、図２Ｄの基板の断面図である。 図３Ａは、第３実施形態による、第２表面の上にさらなる材料を選択的に堆積した後の、図２Ｄの基板の断面図である。図３Ｂは、第１表面からパッシベーション材料を除去した後の、図３Ａの基板の断面図である。 有機パッシベーション層を選択的に堆積させるプロセスを、概して説明するフロー図である。 有機層を選択的に堆積させる、原子層堆積（ＡＬＤ）プロセスを概して説明するフロー図である。 ポリマー表面に対する、自然酸化物表面上への酸化ジルコニウムの原子層堆積（ＡＬＤ）プロセスの選択性を説明するグラフである。 酸化チタンのＡＬＤプロセスに関するサイクル数および堆積温度の関数として、自然酸化物の上の酸化チタンの厚さを説明するグラフである。 酸化チタンのＡＬＤプロセスに関するサイクル数および堆積温度の関数として、ポリマーの上の酸化チタンの厚さを説明するグラフである。 水接触角と、硫黄含有自己組織化単分子層（ＳＡＭ）の蒸気前駆体に曝露する時間とを対比して説明する棒グラフである。 塩酸（ＨＣｌ）前処理後に形成される硫黄含有ＳＡＭ上方の、水接触角を説明する顕微鏡写真図である。 ギ酸（ＨＣＯＯＨ）前処理後に形成される硫黄含有ＳＡＭ上方の、水接触角を説明する顕微鏡写真図である。 硫黄含有ＳＡＭおよび／またはポリマーの堆積プロセスへの曝露後の、銅表面上方の水接触角を説明する棒グラフである。 ポリマー堆積プロセスへの曝露後の、様々な材料に関するＸＰＳ分析による材料組成物を説明する棒グラフである。 １００または２５０サイクルのポリマーＡＬＤプロセスへの曝露後の、様々な材料表面の材料組成物を説明する表である。 硫黄含有ＳＡＭの堆積プロセスへの曝露後の、銅表面上方の水接触角を説明する顕微鏡写真図である。 硫黄含有ＳＡＭの堆積プロセスへの曝露後の、無機誘電体表面上方の水接触角を説明する顕微鏡写真図である。 ポリマー層の選択的堆積および望ましくない表面からの原位置でのエッチバック用に構成された装置の概略図である。 実施形態による、有機材料での第１表面の選択的パッシベーション後、第２表面上に誘電層を選択的に堆積させるプロセスを、概して説明するフロー図である。 異なる組成物の第１および第２表面を有する、基板の一部分の断面図を利用したフロー図であり、概して、パッシベーション材料上でのエッチバックの程度が、第１および第２表面の界面と形成される誘電層との関係に与える影響について説明する。 異なる組成物の第１および第２表面を有する、基板の一部分の断面図を利用したフロー図であり、概して、パッシベーション層の厚さが、第１および第２表面の界面と形成される誘電層との関係に与える影響について説明する。 異なる組成物の第１および第２表面を有する、基板の一部分の断面図を利用したフロー図であり、概して、誘電体の厚さが、第１および第２表面の界面と形成される誘電層との関係に与える影響について説明する。 異なる組成物の平坦な第１および第２表面を有し、パッシベーション層および誘電体層が、第１および第２表面上にそれぞれ選択的に堆積した、基板の一部分の断面図である。 異なる組成物の第１および第２表面を有し、第１表面が第２表面に対して陥凹し、パッシベーション層および誘電体層が第１および第２表面上にそれぞれ選択的に堆積した、基板の一部分の断面図である。 異なる組成物の第１および第２表面を有し、第１表面が第２表面に対して隆起し、パッシベーション層および誘電層が第１および第２表面上にそれぞれ選択的に堆積した、基板の一部分の断面図である。 異なる組成物の第１および第２表面を有し、第１表面が第２表面に対して陥凹し、パッシベーション層および誘電層が第１および第２表面上にそれぞれ選択的に堆積した、基板の一部分の断面図である。 埋め込み金属特徴部を伴う、基板の一部分の断面図である。 第１表面を画定する金属キャップ形成後の、図２２Ａの基板の断面図である。 金属キャップの端部を曝露して、金属キャップの上にパッシベーション膜を残したままの、選択的パッシベーションの堆積およびエッチバック後の、図２２Ｂの基板の断面図である。 基板のｌｏｗ－ｋ表面の上に誘電材料を選択的に堆積した後の、図２２Ｃの基板の断面図であり、堆積した誘電体は、ｌｏｗ－ｋ材料のエッチングに耐え、金属キャップと重複する。 パッシベーション層除去後の図２２Ｄの基板の断面図である。 異なる組成物の第１および第２表面を有する、基板の一部分の断面図を示すフロー図であり、概して、第１表面の選択的パッシベーション、パッシベーションを第２表面と重複したまま残すようなエッチバック、および第２表面の残余部上への誘電体エッチングマスクの選択的堆積を説明する。 パッシベーション層を除去し、第１表面と誘電体エッチングマスクとの間に間隙を残し、間隙の中で曝露するｌｏｗ－ｋ材料を選択的にエッチングし、基板内に空隙を残すように堆積した後の、図２３Ａの基板の断面図である。 Ｏ３をエッチング液として使用して、三つの異なるエッチング温度に対するエッチングパルスの関数として、ポリマー厚を説明するグラフである。 ポリマーのＯ３エッチングに対する逆温度の関数として、エッチング速度のアレニウスプロットを説明するグラフである。
第１表面に対して、第２表面の上に材料を選択的に堆積させる方法および装置について開示し、第１および第２表面は材料に違いがある。例えば、表面の一方は金属製材料を有することができ、他方の表面は無機誘電材料を含み得る。本明細書に記載する実施形態では、有機パッシベーション層を、第２表面に対して第１表面上に選択的に堆積させる。一部の実施形態では、第１表面が金属を含み、第２表面が誘電体であり、他の実施形態では、第１表面が誘電体であり、第２表面が金属である。続いて、対象の層を、有機パッシベーション層に対して第２表面上に選択的に堆積させる。さらに、有機パッシベーション層に対して、第２表面の上の対象の層上に、層を選択的に堆積させ得る。
一実施形態では、第１表面は、元素金属または金属合金などの金属製表面を備える一方、第２表面は、ｌｏｗ－ｋ材料などの無機誘電体表面を備える。ｌｏｗ－ｋ材料の例は、成長または堆積二酸化シリコン、ドープおよび／または多孔性酸化物、シリコン上の自然酸化物等など含む、酸化シリコン系材料を含む。ポリマーパッシベーション層を、無機誘電体表面に対して、金属製表面上に選択的に堆積させる。続いて、対象の層を無機誘電体表面上に選択的に堆積させる。対象の層は、金属元素を含んでもよい。対象の層の例は、酸化ジルコニウム（例えば、ＺｒＯ２）、酸化ハフニウム（例えば、ＨｆＯ２）および酸化チタン（例えば、ＴｉＯ２）などの誘電体を含む。そのような材料を、ポリマー表面に対して酸化シリコン系表面上に選択的に堆積させるプロセスを提供する。
第２実施形態では、第１表面は、ｌｏｗ－ｋ材料などの無機誘電体表面を備える一方、第２表面は、元素金属または金属合金などの金属製表面を備える。ｌｏｗ－ｋ材料の例は、成長または堆積二酸化シリコン、ドープおよび／または多孔性酸化物、シリコン上の自然酸化物等など含む、酸化シリコン系材料を含む。ポリマーパッシベーション層を、金属製表面に対して無機誘電体表面上に選択的に堆積させる。ポリマーパッシベーション層を堆積させる前に、自己組織化単分子層（ＳＡＭ）などのパッシベーション遮断層を、金属製表面に提供し得る。パッシベーション遮断層は、無機誘電体表面上へのポリマー堆積の選択性を促進し、ポリマーパッシベーション層に対して、金属製表面上に対象の層を選択的に堆積することを可能にするために、その後除去され得る。対象の層は、金属元素を含んでもよい。対象の層の例は、金属層（例えば、２０１５年２月１７日発行の米国特許第８，９５６，９７１号、および２０１５年８月１８日発行の米国特許第９，１１２，００３号を参照）、および金属酸化物層（例えば、酸化ジルコニウム、酸化ハフニウム、酸化チタン）を含む。そのような材料を、ポリマー表面に対して金属製表面上に選択的に堆積させるプロセスを提供する。
第３実施形態では、第２実施形態のプロセスを行い、ポリマーでパッシベーションされた無機誘電体表面に対して、金属製表面の上に選択的に対象の層を提供する。その後、ポリマーで無機誘電体表面をパッシベーションしたまま、さらなる対象の層を、対象の層の上に選択的に堆積させる。例えば、対象の層は、金属層を備えてもよい一方、さらなる対象の層は、金属酸化物層（例えば、酸化ジルコニウム、酸化ハフニウム、酸化チタン）を備える。そのような材料を、ポリマー表面に対して金属製表面上に選択的に堆積させるプロセスを提供する。
ポリマーパッシベーション層は、第２表面の上に対象の層を選択的に堆積した後に、第１表面から除去されてもよい。例えば、酸化プロセスでは、ポリマー材料を選択的に除去してもよい。基板上の周囲の材料への損傷を避けるように、条件を選ぶ。
また、下層の金属製表面と誘電体表面との境界など、基板上の他の特徴部に対して選択的に堆積された層の、端部形状および端部位置を制御する実施形態も提供する。したがって、高価なリソグラフィーパターニングを必要とせずに、選択的な層端部の相対的な位置付けに制御を提供する。例は、そのような制御の用途を説明し、選択的な層が堆積を最小化する材料と重複する例、選択的な層が、堆積を最小化する材料と層との間隔を空ける間隙を伴って形成される例、および選択的な層の端部が、下層にある二つの異種材料間の境界と並ぶ例を含む。
基板表面
本開示の一部態様により、選択的堆積を、第１表面に対して優先的に対象の膜を第２表面上に堆積させるように使用し得る。二つの表面は、第２表面に対する第１表面上へのポリマー層の選択的堆積など、それらの表面上に有機材料を選択的に形成することを可能にする、異なる材料特性を有することができ、それによって、それに続く対象の層の、有機パッシベーションされた第１層に対する第２表面上への選択的堆積を可能にする。
例えば、本明細書に記載する実施形態では、表面の一方は、基板の導電性（例えば、金属または金属製）表面であり得る一方、他方の表面は、基板の非導電性（例えば、無機誘電体）表面であり得る。一部の実施形態では、非導電性表面は、酸化シリコン系表面（例えば、成長および堆積酸化シリコン材料、ならびにシリコンの上の自然酸化物を含む、ｌｏｗ－ｋ材料）などの－ＯＨ基を備える。一部の実施形態では、加えて、非導電性表面は、ＨＦ浸漬のＳｉ表面またはＨＦ浸漬のＧｅ表面など、－Ｈ終端化を備えてもよい。そのような実施形態では、対象の表面は、－Ｈ終端化および－Ｈ終端化の下方の材料の両方を備えるとみなされるであろう。
上に述べた例のいずれでも、二つの表面の材料の違いは、蒸着方法によって、第２表面に対して第１表面上に有機パッシベーション層を選択的に堆積し得るようなものである。一部の実施形態では、周期的蒸着を使用し、例えば、周期的ＣＶＤプロセスまたは原子層堆積（ＡＬＤ）プロセスを使用する。一部の実施形態では、有機層のより少ない部分を受け取るように、表面上にはパッシベーション／遮断剤なしで、および／または有機層のより多くの部分を受け取るように、表面上には触媒剤なしで、有機パッシベーション層の選択性を実現し得る。例えば、第１表面が金属製で、第２表面が誘電体である実施形態では、ポリマーを無機誘電体表面に対して、金属製表面上に直接、選択的に堆積させ得る。他の実施形態では、第１表面が誘電体で、第２表面が金属製である場合、最初に第２表面を処理して、第２表面上へのポリマー堆積を阻害する。例えば、最初にパッシベーションを遮断する自己組織化単分子層（ＳＡＭ）を金属製表面相対物の上に形成して、ＳＡＭで覆われた第２金属製表面に対する、無機誘電体表面などの誘電体表面上への、ポリマーパッシベーション層の選択的堆積を促進し得る。有機パッシベーションの選択的堆積を完了した後、金属酸化物または金属層などの、対象の材料のさらなる選択的堆積を、パッシベーションした第１表面に対して、パッシベーションされていない第２表面上に行い得る。
一表面が金属を備える一方で、他方の表面は金属を備えない実施形態については、別段の指示がない限り、本明細書において表面が金属表面と称される場合、それは金属表面または金属製表面であってもよい。一部の実施形態では、金属表面または金属製表面は、金属、金属酸化物および／またはそれらの混合物を備えてもよい。一部の実施形態では、金属表面または金属製表面は、表面酸化を備えてもよい。一部の実施形態では、金属表面または金属製表面の金属材料または金属製材料は、表面酸化の有無にかかわらず導電性である。一部の実施形態では、金属表面または金属製表面は、一つ以上の遷移金属を備える。一部の実施形態では、金属表面または金属製表面は、Ａｌ、Ｃｕ、Ｃｏ、Ｎｉ、Ｗ、Ｎｂ、ＦｅまたはＭｏのうちの一つ以上を備える。一部の実施形態では、金属製表面は窒化チタンを備える。一部の実施形態では、金属表面または金属製表面は、Ｒｕなど、一つ以上の貴金属を備える。一部の実施形態では、金属表面または金属製表面は、導電性金属酸化物、窒化物、炭化物、ホウ化物またはそれらの組み合わせを備える。例えば、金属表面または金属製表面は、ＲｕＯｘ、ＮｂＣｘ、ＮｂＢｘ、ＮｉＯｘ、ＣｏＯｘ、ＮｂＯｘ、ＭｏＯｘ、ＷＯｘ、ＷＮＣｘ、ＴａＮまたはＴｉＮのうちの一つ以上を備えてもよい。
一部の実施形態では、金属表面または金属製表面は、コバルト（Ｃｏ）、銅（Ｃｕ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）を備える。一部の実施形態では、金属表面または金属製表面は、実施形態によって、本明細書に記載する通り、有機パッシベーション層または対象の層のどちらかの選択的堆積プロセスにおいて利用される、第１もしくは第２前駆体を受け入れ得る、またはそれに合わせ得る、いかなる表面であってもよい。
一部の実施形態では、有機パッシベーション材料は、他の表面に対して、金属酸化物表面上に選択的に堆積される。金属酸化物表面は、例えば、ＷＯｘ、ＴｉＯｘ表面であってもよい。一部の実施形態では、金属酸化物表面は、金属製材料の酸化表面である。一部の実施形態では、金属酸化物表面を、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、Ｏ２、酸素原子、酸素プラズマもしくは酸素ラジカル、またはそれらの混合物を備える化合物など、酸素化合物を使用して、金属製材料の少なくとも表面を酸化させることによって作り出す。一部の実施形態では、金属酸化物表面は、金属製材料上に形成される自然酸化物である。
一部の実施形態では、第２表面は、その上のパッシベーション遮断層を含む、金属表面を備えてもよい。すなわち、一部の実施形態では、第２表面は金属表面を備えてもよく、金属表面は、例えば、自己組織化単分子層（ＳＡＭ）といった、金属表面の上へのパッシベーション層の堆積を阻害する材料を備える。
一部の実施形態では、有機パッシベーション材料を、第２誘電体表面に対して、金属製材料の酸化表面である第１金属酸化物表面上に選択的に堆積させる。
一部の実施形態では、第１および第２表面の一方は、基板の金属表面または金属製表面であり、他方の表面は基板の誘電体表面である。誘電という用語は、他の表面、すなわち、金属表面または金属製表面と区別する際に、単純化するために本明細書で使用する。当業者には、すべての非導電表面が誘電体表面というわけではなく、反対に、すべての金属製表面が導電性というわけではないことは、理解されるであろう。例えば、金属表面または金属製表面は、非導電性である、または非常に高い抵抗率を有する、酸化金属表面を備えてもよい。本明細書で教示する選択的堆積プロセスによって、パッシベーションされる誘電体表面上への最低限の堆積で、そのような非導電金属製表面上に堆積することができ、類似の選択的堆積プロセスによって、パッシベーションされる非導電金属製表面上への最低限の堆積で、誘電体表面上に堆積し得る。
一部の実施形態では、選択的堆積プロセスの前に、またはその最初に、基板を前処理してもよく、または洗浄してもよい。一部の実施形態では、選択的堆積プロセスの前に、またはその最初に、基板をプラズマ洗浄プロセスに晒してもよい。一部の実施形態では、プラズマ洗浄プロセスは、イオン衝撃を含まなくてもよく、または比較的小さいイオン衝撃を含んでもよい。例えば、一部の実施形態では、選択的なパッシベーション層の堆積プロセスの前に、またはその最初に、基板表面をプラズマ、ラジカル、励起種および／または原子種に曝露してもよい。一部の実施形態では、選択的なパッシベーション層の堆積プロセスの前に、またはその最初に、基板表面を水素プラズマ、ラジカルまたは原子種に曝露してもよい。一部の実施形態では、前処理または洗浄プロセスを、選択的堆積プロセスとして、同じ反応チャンバの中で実行してもよいが、しかしながら、一部の実施形態では、前処理または洗浄プロセスを、別個の反応チャンバの中で実行してもよい。
選択性
当業者は、選択的堆積が完全に選択的、または一部選択的であり得ることを理解するであろう。一部選択的なプロセスは、表面Ａ全体から堆積した材料のすべてを除去することなく、表面Ｂ全体から堆積した材料のすべてを除去する、堆積後のエッチングによって、完全に選択的な層をもたらし得る。単純なエッチバックプロセスによって、高価なマスキングプロセスを必要とすることなく、完全に選択的な構造を残したままにし得るため、選択的堆積は、所望の利点を得るために、完全に選択的である必要はない。
表面Ｂに対する表面Ａ上の堆積の選択性は、［（表面Ａ上の堆積）－（表面Ｂ上の堆積）］／（表面Ａ上の堆積）により計算される割合で表され得る。堆積は様々な手段のいずれでも測定され得る。例えば、堆積は、測定した堆積材料の厚さで表してもよく、または測定した堆積材料の量で表してもよい。本明細書に記載する実施形態では、有機パッシベーション層の選択的堆積を、第２表面（Ｂ）に対して第１表面（Ａ）上で行い得る。続いて、対象の層を、第１表面の上の有機パッシベーション層（Ｂ）に対して、第２表面（Ａ）上に選択的に堆積させる。
一部の実施形態では、（第２表面に対する）第１表面上へのパッシベーション層の選択的堆積の選択性、および／または（第１表面上のパッシベーション層に対する）第２表面上への対象の層の選択性は、約１０％より大きく、約５０％より大きく、約７５％より大きく、約８５％より大きく、約９０％より大きく、約９３％より大きく、約９５％より大きく、約９８％より大きく、約９９％より大きくまたは約９９．５％よりさらに大きい。本明細書に記載する実施形態では、有機パッシベーション層堆積の選択性は、堆積の期間または厚さによって変化し得る。驚くべきことに、選択性は、本明細書に記載する気相ポリマー層堆積に対して、堆積の期間と共に増加することがわかっている。対照的に、異なる表面上の差異に応じた核生成に基づく典型的な選択的堆積は、堆積の期間または厚さがより大きくなると、選択性が低くなる傾向がある。
一部の実施形態では、堆積は第１表面上のみに発生し、第２表面上には発生しない。一部の実施形態では、基板の表面Ｂに対する、基板の表面Ａ上への堆積は、少なくとも約８０％選択的であり、これは、いくつかの特定の用途には充分に選択的であってもよい。一部の実施形態では、基板の表面Ｂに対する、基板の表面Ａ上への堆積は、少なくとも約５０％選択的であり、これは、いくつかの特定の用途には充分に選択的であってもよい。一部の実施形態では、基板の表面Ｂに対する、基板の表面Ａ上への堆積は、少なくとも約１０％選択的であり、これは、いくつかの特定の用途には充分に選択的であってもよい。当業者は、一部選択的なプロセスが、表面Ａ全体から堆積した材料のすべてを除去することなく、表面Ｂ全体から堆積した材料のすべてを除去する、堆積後のエッチングによって、完全に選択的な構造層をもたらし得ることを理解するであろう。さらに、下記の図１７～２３Ｂに関する記載からより良く理解されるであろう通り、堆積後のエッチングもまた、選択的に堆積する層の位置および／または形状を仕立てるのに役立ち得る。
一部の実施形態では、基板の第１表面上に堆積する有機層は、厚さ約５０ｎｍ未満、約２０ｎｍ未満、約１０ｎｍ未満、約５ｎｍ未満、約３ｎｍ未満、約２ｎｍ未満または約１ｎｍ未満を有してもよく、一方、基板の第１表面上に堆積する材料対基板の第２表面上に堆積する材料の比率は、約２００：１以上、約１００：１以上、約５０：１以上、約２５：１以上、約２０：１以上、約１５：１以上、約１０：１以上、約５：１以上、約３：１以上または約２：１以上であってもよい。
一部の実施形態では、本明細書に記載する選択的堆積プロセスの選択性は、基板の第１および／または第２表面を画定する、材料の材料組成物によって決まってもよい。例えば、第１表面がＢＴＡでパッシベーションされたＣｕ表面を備え、第２表面が天然のまたは化学的な二酸化シリコン表面を備える、一部の実施形態では、選択性は、約８：１より大きくてもよく、または約１５：１より大きくてもよい。一部の実施形態では、第１表面が金属または金属酸化物を備え、第２表面が天然のまたは化学的な二酸化シリコン表面を備える場合、選択性は、約５：１より大きくてもよく、または約１０：１より大きくてもよい。
誘電体上への選択的堆積
図１Ａ～１Ｄは、第２表面に対して第１表面を選択的にパッシベーションし、その後、パッシベーションされた第１表面に対する、第２表面上への選択的堆積が続く第１実施形態について、概略的に説明する。説明する実施形態では、第１表面は金属製材料を備え、第２表面は無機誘電材料を備え、第２表面上に堆積される対象の材料は、誘電材料を備える。
図１Ａは、著しく異なる表面を曝露した基板について説明する。例えば、第１表面は、コバルト（Ｃｏ）、銅（Ｃｕ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）などの金属を備えることができ、または金属によって画定され得る。第２表面は、ｌｏｗ－ｋ層（通常、酸化シリコン系層）、または表面上に形成される自然酸化物（そのうえ、酸化シリコンの形態）を有するシリコン表面などの無機誘電体を備えることができ、または無機誘電体によって画定され得る。
図１Ｂは、第１表面の上へのパッシベーション層の選択的堆積後の、図１Ａの基板を示す。例えば、パッシベーション層は、第１層の金属製表面上に、選択的に堆積するポリマー層であってもよい。蒸着技術によりポリマー層を選択的に堆積させる方法は、２０１６年６月１日出願の米国特許出願第１５／１７０，７６９号に開示され、その全体の開示は、あらゆる目的のために参照により本明細書に援用される。パッシベーション層として機能を果たす、ポリマー層の選択的堆積のさらなる情報および例を、以下に提供する。
一部の実施形態では、選択的に堆積するポリマーはポリイミドである。一部の実施形態では、堆積するポリマーはポリアミドである。堆積するポリマーの他の例は、二量体、三量体、ポリ尿素層、ポリチオフェンポリウレタン、ポリチオ尿素、ポリエステル、ポリイミン、他のポリマー形態または上の材料の混合物を含む。蒸着される有機材料は、ポリマー形成の前駆体であってもよい、ポリアミック酸を含む。選択的に堆積する層は、ポリマーおよびポリアミック酸を含む混合物であることができ、本開示のために、ポリマーであるとみなされるであろう。
上で述べた通り、第２表面（本例では無機誘電体表面）上に堆積するいかなる有機材料も、エッチバックプロセスによって除去され得る。一部の実施形態では、有機層の選択的堆積に続くエッチングプロセスで、基板の第１表面および第２表面の両方から、堆積した有機材料を除去してもよい。一部の実施形態では、エッチングプロセスは等方性であってもよい。
一部の実施形態では、エッチングプロセスで、第１および第２表面から、同じ量または厚さの材料を除去してもよい。すなわち、一部の実施形態では、第１表面上に堆積した有機材料のエッチング速度は、第２表面上に堆積した有機材料のエッチング速度と、実質的に類似であってもよい。本明細書に記載する堆積プロセスの選択性の本質により、基板の第２表面上に堆積した有機材料の量は、基板の第１表面上に堆積した材料の量よりも、実質的に少ない。そのため、エッチングプロセスで、基板の第２表面から堆積した有機材料を完全に除去してもよい一方で、堆積した有機材料が、基板の第１表面上に残留してもよい。ポリマーをエッチングする好適なプロセスを、図１Ｄに関連して以下に記載する。
図１Ｃは、第１表面（本例では金属製表面）上のパッシベーション層に対する、第２表面（本例では無機誘電体表面）上への対象の層Ｘの選択的堆積後の、図１Ｂの基板を示す。対象の層Ｘは、誘電材料、特に、酸化ジルコニウム、酸化ハフニウムまたは酸化チタンなどの金属酸化物であり得る。そのような金属酸化物層を、有機パッシベーション層に対する選択性を助けるように、疎水性前駆体を用いる蒸着技術により、選択的に堆積させる方法は、２０１６年５月５日出願の米国仮特許出願第６２／３３２，３９６号に開示され、その全体の開示は、あらゆる目的のために参照により本明細書に援用される。金属酸化物および対象の他の層の選択的堆積のさらなる情報および例を、以下に提供する。
上で述べた通り、第１表面の上のパッシベーション層上に堆積するいかなるＸ材料も、エッチバックプロセスによって除去され得る。対象の層を、第２表面上に選択的に堆積させるため、パッシベーション表面上に残るいかなるＸ材料も、金属製表面上に形成されるパッシベーション層よりも薄いであろう。したがって、エッチバックプロセスは、誘電体表面の上から対象の層すべては除去せずに、パッシベーション層の上のＸ材料すべてを除去するように制御し得る。このように選択的堆積およびエッチバックを繰り返すことで、堆積およびエッチングのサイクルごとに、誘電体上のＸ材料厚の増大がもたらされ得る。また、堆積およびエッチングのサイクルごとに、選択的なＸの堆積による不充分な核形成がなされる、きれいなパッシベーション層が残されるため、このように選択的堆積およびエッチバックを繰り返すことで、誘電体上のＸ材料の全体的な選択性の増大ももたらされ得る。あるいは、リフトオフプロセスにおける続くパッシベーション層の除去中、すなわち、図１Ｄに関連して以下に説明する例示の状況中に、いかなるＸ材料も除去し得る。当該技術分野で知られる通り、リフトオフプロセスで、下層材料の除去により下を削り取ることで、上に重なる材料を除去する。短い選択的堆積プロセスでパッシベーション層上に形成されるいかなるＸ材料にも、非連続である傾向があり、除去されるべき下層の材料にエッチング液が接近することを可能にする。リフトオフエッチングでは、直接エッチングまたはリフトオフ方法のどちらかを使用して、周期的な選択的堆積および除去において、パッシベーション層表面からＸ材料を除去し得るように、パッシベーション層表面から望ましくないＸ材料すべてを除去するために、パッシベーション層を完全に除去する必要はない。
図１Ｄは、第１表面からパッシベーション層を除去した後の図１Ｃの基板を示す。一部の実施形態では、エッチングプロセスは、基板をプラズマに曝露することを含んでもよい。一部の実施形態では、プラズマは、酸素原子、酸素ラジカル、酸素プラズマまたはそれらの組み合わせを備えてもよい。一部の実施形態では、プラズマは、水素原子、水素ラジカル、水素プラズマまたはそれらの組み合わせを備えてもよい（例えば、以下のパッシベーション層の選択的堆積については実施例２を参照）。一部の実施形態では、プラズマはまた、例えば、Ａｒ種またはＨｅ種といった、希ガス種を備えてもよい。一部の実施形態では、プラズマは、本質的に希ガス種から成ってもよい。一部の例では、プラズマは、例えば、窒素原子、窒素ラジカル、窒素プラズマまたはそれらの組み合わせといった他の種を備えてもよい。一部の実施形態では、エッチングプロセスは、例えば、Ｏ３といった酸素を備えるエッチング液に、基板を曝露することを含んでもよい。一部の実施形態では、約３０℃から約５００℃の間、好ましくは、約１００℃から約４００℃の間の温度のエッチング液に基板を曝露してもよい。一部の実施形態では、エッチング液は、一つの連続パルスの中で供給されてもよく、または複数のより短いパルスの中で供給されてもよい。上で述べた通り、パッシベーション層の完全な除去、または周期的な選択的堆積および除去におけるパッシベーション層の一部除去のどちらかにおいて、残留するいかなるＸ材料もパッシベーション層の上からリフトオフするように、パッシベーション層の除去を使用し得る。
上で述べた通り、一部の実施形態では、有機パッシベーション層を除去するエッチングプロセスで、Ｏ３（例えば、Ｏ３／Ｎ２）を使用し得る。一部の実施形態では、約２０℃から約５００℃の基板温度で、エッチングプロセスを実施してもよい。一部の実施形態では、約５０℃から約３００℃の基板温度で、エッチングプロセスを実施してもよい。一部の実施形態では、約１００℃から約２５０℃の基板温度で、エッチングプロセスを実施してもよい。一部の実施形態では、約１２５℃から約２００℃の基板温度で、エッチングプロセスを実施してもよい。一部の実施形態では、約０．０５ｎｍ／ｍｉｎから約５０．０ｎｍ／ｍｉｎの速度で、エッチングプロセスを実施してもよい。一部の実施形態では、約０．１ｎｍ／ｍｉｎから約５．０ｎｍ／ｍｉｎの速度で、エッチングプロセスを実施してもよい。一部の実施形態では、約０．２ｎｍ／ｍｉｎから約２．５ｎｍ／ｍｉｎの速度で、エッチングプロセスを実施してもよい。単一のウエハまたは少量バッチ（例えば、ウエハ５枚以下）の加工用の一部の実施形態では、低Ｏ３濃度のエッチングプロセスを使用してもよく、低Ｏ３濃度のエッチングプロセスは、０．０１Ｔｏｒｒから２００Ｔｏｒｒ、より具体的には約０．１Ｔｏｒｒから１００Ｔｏｒｒ（例えば、２Ｔｏｒｒ）で実施される。エッチング液の振動は、０．０１ｓｅｃから２０秒の間、特に、０．０５ｓｅｃから１０ｓｅｃの間、さらにより具体的には、０．１ｓｅｃから２秒（例えば、０．５ｓｅｃのパルス／０．５ｓｅｃのＯ３パージ）の間であり得る。Ｏ３の流量は、０．０１ｓｌｍから１ｓｌｍ、より具体的には、０．０１ｓｌｍから０．２５０ｓｌｍに及び得る。不活性（例えば、Ｎ２））キャリアガスの流量は、０．１ｓｌｍから２０ｓｌｍ、より具体的には、０．５ｓｌｍから５ｓｌｍ（例えば、１．２ｓｌｍ）に及び得る。一部の実施形態では、高Ｏ３濃度のエッチングプロセスを使用してもよく、高Ｏ３濃度のエッチングプロセスは、１～１００Ｔｏｒｒ、より具体的には、５～２０Ｔｏｒｒ（例えば、９Ｔｏｒｒ）で実施され、１サイクル当たりの曝露がより長い。例えば、Ｏ３曝露時間は、０．１ｓｅｃから２０ｓの間、より具体的には、０．５ｓｅｃから５秒の間（例えば、１ｓｅｃのパルス／１ｓｅｃのＯ３パージ）であり得る。そのような高Ｏ３濃度プロセスに対するＯ３の流量は、流量０．１ｓｌｍから２０ｓｌｍ、より具体的には、０．５ｓｌｍから５ｓｌｍ（例えば、１．２ｓｌｍ）の不活性（例えば、Ｎ２）希釈液を伴い、０．１ｓｌｍから２．０ｓｌｍの間、より具体的には、０．５ｓｌｍから１．５ｓｌｍの間（例えば、７５０ｓｃｃｍ）であり得る。Ｏ３エッチングプロセスについてのさらなる記載を、図２４および２５に関連して以下に提供する。
前述のプロセスの前、後、または間に、熱処理または化学的処理などの追加処理を行い得る。例えば、処理によって、表面を改変してもよく、またはプロセスの様々な段階で曝露される金属表面、酸化シリコン表面、ポリマーパッシベーション表面および金属酸化物表面の複数部分を除去してもよい。一部の実施形態では、選択的堆積プロセスの前に、またはその最初に、基板を前処理してもよく、または洗浄してもよい。一部の実施形態では、選択的堆積プロセスの前に、またはその最初に、基板をプラズマ洗浄プロセスに晒してもよい。一部の実施形態では、プラズマ洗浄プロセスは、イオン衝撃を含まなくてもよく、または比較的小さいイオン衝撃を含んでもよい。例えば、一部の実施形態では、選択的堆積プロセスの前に、またはその最初に、基板表面をプラズマ、ラジカル、励起種および／または原子種に曝露してもよい。一部の実施形態では、選択的堆積プロセスの前に、またはその最初に、基板表面を水素プラズマ、ラジカルまたは原子種に曝露してもよい。一部の実施形態では、前処理または洗浄プロセスを、選択的堆積プロセスとして、同じ反応チャンバの中で実行してもよいが、しかしながら、一部の実施形態では、前処理または洗浄プロセスを、別個の反応チャンバの中で実行してもよい。
金属上への選択的堆積
図２Ａ～２Ｅは、第２表面に対して第１表面を選択的にパッシベーションし、その後、パッシベーションされた第１表面に対する、第２表面上への選択的堆積が続く第２実施形態について、概略的に説明する。説明する実施形態では、第１表面は無機誘電材料を備え、第２表面は金属製表面を備え、第２表面上に堆積する対象の材料は、誘電材料または金属を備える。
図２Ａは、著しく異なる表面を有する、図１Ａに類似する基板を説明する。しかしながら、本実施形態では、表面に関して逆の用語で記載する。特に、第２表面は、コバルト（Ｃｏ）、銅（Ｃｕ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）などの金属製材料を備えることができ、または金属製材料によって画定され得る。第１表面は、ｌｏｗ－ｋ層（通常、酸化シリコン系層）、または表面上に形成される自然酸化物（そのうえ、酸化シリコンの形態）を有するシリコン表面などの無機誘電体を備え得る。パッシベーション遮断層を第２表面の上に形成する。用語「遮断」は、続くパッシベーション層の選択的堆積が、パッシベーション遮断層によって完全に遮断されることを暗示することを意味しないことに留意されたい。むしろ、第２表面の上のパッシベーション遮断層は、第１表面の上の成長速度と比べて、より低い成長速度を有するように、パッシベーション層の堆積を阻害するのみに必要とされる。
一実施形態では、パッシベーション遮断層は、自己組織化単分子層（ＳＡＭ）を備える。好ましくは、ＳＡＭを第１（誘電体）表面上に形成することなく、第２（金属製）表面の上に選択的に形成し得る。図１１～１３に関連して以下に論じる通り、硫黄含有ＳＡＭは、その上のパッシベーション層の堆積を最小限にするのに特に効果があることが、有利にもわかっている。蒸気により届けられる１－ドデカナエチオール（ＣＨ３（ＣＨ２）１１ＳＨ）を用いる、硫黄含有ＳＡＭの形成についてのさらなる詳細は、図８～１０および１４～１５に関連して以下に論じる。
図２Ｂは、第２表面の上のパッシベーション遮断層に対する、この場合は無機誘電層である第１表面の上への、パッシベーション層（例えば、有機パッシベーション層）の選択的形成を示す。上で援用した２０１６年６月１日出願の特許出願第１５／１７０，７６９号に述べられている通り、本明細書に記載する蒸着プロセスで、無機誘電体上にポリマーを堆積させることができ、さらに、異なるタイプの酸化シリコンの上に、選択的に（すなわち、差異に応じた堆積速度で）堆積し得る。本実施形態では、硫黄含有ＳＡＭは、ポリマーが、第１表面の上に選択的に形を成し得るように、ＳＡＭの上へのポリマー堆積を阻害し、続く堆積に対するパッシベーション層として機能を果たし得る。
図２Ｃは、第２表面の上からパッシベーション遮断層を除去した後の図２Ｂの基板を示す。例えば、ポリイミドのようなポリマー層を除去するであろうよりも低い温度での熱処理によって、硫黄含有ＳＡＭ材料を除去し得る。したがって、パッシベーション層を第１表面の上に選択的に残したまま、一方で、第２表面を曝露する。本実施形態では、パッシベーションされた第１表面が無機誘電体であり、第２表面が金属製表面である以外、構造は図１Ｂと類似である。
図２Ｄは、第１表面の上のパッシベーション層に対する、第２表面上への対象の層Ｘの選択的堆積後の、図２Ｃの基板を示す。第１実施形態に関連して述べ、上で援用した２０１６年５月５日出願の仮特許出願第６２／３３２，３９６号に記載されている通り、有機パッシベーション層に対する選択性を助けるように、蒸着技術および疎水性前駆体を使用して、金属酸化物をいくつかの異なる表面上に選択的に堆積させ得る。金属酸化物および他の対象の層の選択的堆積のさらなる情報および例を、以下に提供する。
代替として、対象の層Ｘは金属層である。全体の開示が、あらゆる目的のために参照により本明細書に援用される、２０１５年２月１７日発行の米国特許第８，９５６，９７１号、および２０１５年８月１８日発行の米国特許第９，１１２，００３号は、有機表面を含む他の材料表面に対して、金属製表面上に金属製材料を選択的に堆積するプロセスを教示する。
図２Ｅは、金属上、または金属の上の金属上に選択的に形成された誘電体を残したまま、第１表面からパッシベーション層を除去した後の、図２Ｄの基板を示す。パッシベーション層は、Ｏ３エッチングによってなど、第１実施形態に関連して上に記載した通りに除去し得る。
図３Ａ～３Ｂは、第２表面に対して第１表面を選択的にパッシベーションし、その後、パッシベーションされた第１表面に対する、第２表面上への選択的堆積が続く第３実施形態について、概略的に説明する。説明する実施形態では、図２Ａ～２Ｄのプロセスが最初に行われる。
図３Ａは、さらなる選択的堆積後の図２Ｄの基板を示す。対象の層Ｘが金属製材料の場合には、さらなる選択的堆積によって、有機パッシベーション層に対して選択的に、第１の対象の層の上の第２の対象の層Ｙとして誘電材料を形成し得る。第１および第２実施形態に関連して上で述べ、上で援用した２０１６年５月５日出願の仮特許出願第６２／３３２，３９６号に記載されている通り、有機パッシベーション層に対する選択性を助けるように、蒸着技術および疎水性前駆体を使用して、金属酸化物をいくつかの異なる表面上に選択的に堆積させ得る。金属酸化物および他の対象の層の選択的堆積のさらなる情報および例を、以下に提供する。
図３Ｂは、金属上に選択的に形成された誘電体を残したまま、第１表面からパッシベーション層を除去した後の、図３Ａの基板を示す。パッシベーション層は、Ｏ３エッチングによってなど、第１実施形態に関連して上に記載した通りに除去し得る。
第１実施形態のように、第２および第３実施形態は、前述のプロセスの前、後、または間に行われる、熱処理または化学的処理などの追加処理を伴い得る。
パッシベーション層の選択的堆積
援用した２０１６年６月１日出願の米国特許出願第１５／１７０，７６９号に開示されている通り、気相堆積技術は、有機パッシベーション層、ならびに例を挙げると、ポリイミド層、ポリアミド層、多尿症、ポリウレタン層、ポリチオフェン層およびその他などのポリマーに適用され得る。ポリマー層のＣＶＤは、液体前駆体の適用と比較して、より優れた厚み制御、機械的柔軟性、共形カバレッジ（ｃｏｎｆｏｒｍａｌ ｃｏｖｅｒａｇｅ）および生体適合性を生み出し得る。ポリマーの逐次堆積加工によって、小さい研究規模の反応器において、高い成長率を生み出し得る。ＣＶＤと同様に、逐次堆積プロセスによって、より優れた厚み制御、機械的柔軟性および共形性を生み出し得る。用語「逐次堆積」および「周期的堆積」は、反応機構がＡＬＤ、ＣＶＤ、ＭＬＤまたはそれらの混成物に似ているかにかかわらず、基板が交互にまたは順次、異なる前駆体に曝露するプロセスに適用されるように、本明細書で用いられる。
図４Ａを参照すると、一部の実施形態では、ブロック１１で第１表面および第２表面を備える基板が提供される。第１および第２表面は、本明細書で論じる通り、異なる材料特性を有してもよい。一部の実施形態では、第１表面は、例えば、金属表面または金属製表面である導電性表面であってもよく、第２表面は誘電体表面であってもよい（例えば、図１Ａ～１Ｄを参照）。一部の実施形態では、第１表面は誘電体表面であってもよく、第２表面は異なる第２誘電体表面であってもよい。一部の実施形態では、第１表面は、例えば、酸化シリコン系材料である誘電体表面であってもよく、第２表面はＳＡＭなどのパッシベーション遮断材料であってもよい（例えば、図２Ａ～３Ｂを参照）。
一部の実施形態では、第１前駆体を第１温度で蒸発させて、第１気相前駆体を形成してもよい。一部の実施形態では、第１前駆体蒸気が、第２温度でガスラインを通って基板へ移送される。一部の実施形態では、第２移送温度は第１蒸発温度よりも高い。一部の実施形態では、基板は、第１曝露期間中にブロック１２で第１気相前駆体、すなわち、反応物質と接触する。一部の実施形態では、基板は、第１温度よりも高い第３温度で、第１気相前駆体と接触してもよい。
一部の実施形態では、第１前駆体の曝露期間は、約０．０１秒から約６０秒、約０．０５秒から約３０秒、約０．１秒から約１０秒または約０．２秒から約５秒である。最適曝露期間は、特定の環境に基づき、当業者によって容易に判定し得る。バッチ反応器を使用してもよい、一部の実施形態では、６０秒より長い曝露期間を用いてもよい。
一部の実施形態では、基板は、第２曝露期間中にブロック１３で第２気相前駆体、すなわち、反応物質と接触する。一部の実施形態では、第２前駆体を第４温度で蒸発させて、第２気相前駆体を形成してもよい。一部の実施形態では、第２反応物質の蒸気が、第２温度でガスラインを通って基板へ移送される。一部の実施形態では、第５移送温度は第１蒸発温度よりも高い。一部の実施形態では、基板は、第４温度よりも高い第６温度で、第２気相前駆体と接触してもよい。一部の実施形態では、第６温度は、第１気相前駆体が基板に接触する第３温度と、実質的に同じであってもよい。
一部の実施形態では、第２前駆体の曝露期間は、約０．０１秒から約６０秒、約０．０５秒から約３０秒、約０．１秒から約１０秒または約０．２秒から約５秒である。最適曝露期間は、特定の環境に基づき、当業者によって容易に判定し得る。一部の実施形態では、バッチ反応器を使用してもよい場合、６０秒より長い曝露期間を用いてもよい。
ブロック１４では、第２表面に対して、第１表面上に有機層を選択的に堆積させる。当業者は、有機層の選択的堆積が、別個の作用よりむしろ、上記の接触作用１２～１３の結果であることを理解するであろう。一部の実施形態では、上記の接触作用であるブロック１２～１３を、１回の堆積サイクルとみなしてもよい。そのような選択的堆積サイクルは、充分な厚さの層を基板上に残したまま（ブロック１５）、堆積を終える（ブロック１６）まで繰り返され得る。選択的堆積サイクルは、追加行為を含むことができ、各繰り返しにおいて同じ順序である必要も、完全に同じように実施される必要もなく、容易により複雑な蒸着技術に拡張し得る。例えば、選択的堆積サイクルは、各サイクルまたは選択されたサイクルに、追加の反応物質の（基板に対する）供給および除去など、追加の反応物質の供給プロセスを含み得る。図示しないが、加えて、プロセスは堆積した層を処理して、ポリマーを形成すること（例えば、紫外線処理、アニーリングなど）を含んでもよい。選択的に形成された有機層は、上で述べた通り、パッシベーション層として機能を果たし、その上への堆積を阻害して、対象の層の続く選択的堆積の選択性を増大させ得る
図４Ｂを参照すると、図４Ａの蒸着プロセスは、一部の実施形態で原子層堆積プロセスを含んでもよい。ブロック２１で、第１表面および第２表面を備える基板が提供される。第１および第２表面は、異なる材料特性を有してもよい。一部の実施形態では、第１表面は、例えば、金属表面または金属製表面である導電性表面であってもよく、第２表面は誘電体表面であってもよい（例えば、図１Ａ～１Ｄを参照）。一部の実施形態では、第１表面は誘電体表面であってもよく、第２表面は異なる第２誘電体表面であってもよい。一部の実施形態では、第１表面は、例えば、酸化シリコン系材料である誘電体表面であってもよく、第２表面はＳＡＭなどのパッシベーション遮断材料であってもよい（例えば、図２Ａ～３Ｂを参照）。
有機パッシベーション層の選択的蒸着用の逐次堆積方法が含む、一部の実施形態では、第１有機前駆体を蒸発させることは、第１温度において、ブロック２２で第１前駆体蒸気を形成することである。一部の実施形態では、第１前駆体蒸気が、第２温度でガスラインを通って基板へ移送される。一部の実施形態では、第２移送温度は第１蒸発温度よりも高い。一部の実施形態では、ブロック２３の第１曝露期間中に、基板は気相の第１前駆体と接触する。一部の実施形態では、第１前駆体またはその種は、自己飽和または自己抑制する形で、基板上で化学的に吸着する。ガスラインは、第１前駆体蒸気を発生源から基板へ移送する、いかなる導管であり得る。一部の実施形態では、基板を、第１温度よりも高い第３温度で、第１前駆体蒸気に曝露してもよい。
一部の実施形態では、第１前駆体の曝露期間は、約０．０１秒から約６０秒、約０．０５秒から約３０秒、約０．１秒から約１０秒または約０．２秒から約５秒である。最適曝露期間は、特定の環境に基づき、当業者によって容易に判定し得る。一部の実施形態では、バッチ反応器を使用してもよい場合、６０秒より長い曝露期間を用いてもよい。
その後ブロック２４で、過度の第１前駆体蒸気（およびいかなる揮発反応副産物）を、基板との接触から排除してもよい。そのような除去は、例えば、パージ、ポンプダウン、基板が第１反応物質に曝露されているチャンバもしくは区域から離すように基板を移動させること、またはそれらの組み合わせによって達成し得る。一部の実施形態では、第１前駆体の除去期間、例えば、パージ期間は、約０．０１秒から約６０秒、約０．０５秒から約３０秒、約０．１秒から約１０秒または約０．２秒から約５秒である。最適除去期間は、特定の環境に基づき、当業者によって容易に判定し得る。一部の実施形態では、バッチ反応器を使用してもよい場合、６０秒より長い除去期間を用いてもよい。
一部の実施形態では、ブロック２５で、第２前駆体を第４温度で蒸発させて、第２気相前駆体を形成してもよい。一部の実施形態では、第２反応物質の蒸気が、第２温度でガスラインを通って基板へ移送される。一部の実施形態では、第５移送温度は第１蒸発温度よりも高い。一部の実施形態では、基板は、第４温度よりも高い第６温度で、第２気相前駆体と接触してもよい。一部の実施形態では、第６温度は、第１気相前駆体が基板に接触する第３温度と、実質的に同じであってもよい。一部の実施形態では、ブロック２６の第２曝露期間中に、基板を第２前駆体蒸気に曝露してもよい。一部の実施形態では、第２反応物質は、基板上で第１反応物質の吸着種と反応してもよい。
一部の実施形態では、第１前駆体の曝露期間は、約０．０１秒から約６０秒、約０．０５秒から約３０秒、約０．１秒から約１０秒または約０．２秒から約５秒である。最適曝露期間は、特定の環境に基づき、当業者によって容易に判定し得る。一部の実施形態では、バッチ反応器を使用してもよい場合、６０秒より長い曝露期間を用いてもよい。
一部の実施形態では、過度の第２前駆体蒸気（およびいかなる揮発反応副産物）は、第１反応物質の蒸気および第２反応物質の蒸気が混合しないように、ブロック２７で基板との接触から排除される。一部の実施形態では、有機層の蒸着プロセスは、プラズマおよび／またはラジカルを用いず、熱蒸着プロセスとみなされ得る。一部の実施形態では、第２前駆体の除去期間、例えば、パージ期間は、約０．０１秒から約６０秒、約０．０５秒から約３０秒、約０．１秒から約１０秒または約０．２秒から約５秒である。最適除去期間は、特定の環境に基づき、当業者によって容易に判定し得る。一部の実施形態では、バッチ反応器を使用してもよい場合、６０秒より長い除去期間を用いてもよい。
ブロック２８では、第２表面に対して、第１表面上に有機層を選択的に堆積させる。当業者は、有機層の選択的堆積が、別個の作用よりむしろ、上記の接触作用の結果であることを理解するであろう。一部の実施形態では、上記の接触および除去（ならびに／または供給中止）作用であるブロック２３～２７を、１回の堆積サイクルとみなしてもよい。一部の実施形態では、所望の厚さの有機層が選択的に堆積するまで、堆積サイクルを繰り返してもよい。そのような選択的堆積サイクルが、充分な厚さの層を基板上に残したまま、堆積を終える（ブロック３０）まで繰り返され得る（ブロック２９）。選択的堆積サイクルは、追加行為を含むことができ、各繰り返しにおいて同じ順序である必要も、完全に同じように実施される必要もなく、容易により複雑な蒸着技術に拡張し得る。例えば、選択的堆積サイクルは、各サイクルまたは選択されたサイクルに、追加の反応物質の供給および除去など、追加の反応物質の供給プロセスを含み得る。図示しないが、加えて、プロセスは堆積した層を処理して、ポリマーを形成すること（例えば、紫外線処理、アニーリングなど）を含んでもよい。
上記のプロセスに対して、様々な反応物質を使用し得る。例えば、一部の実施形態では、第１前駆体または反応物質は、ジアミン、例えば、１，６－ジアミノヘキサン（ＤＡＨ）、または２個の反応基を伴ういかなる他のモノマーなど、有機反応物質である。一部の実施形態では、第２反応物質または前駆体もまた、堆積状況下で、第１反応物質の吸着種と反応できる有機反応物質である。例えば、第２反応物質は、フラン－２，５－ジオン（無水マレイン酸）などの無水物であり得る。無水物は、二無水物、例えば、ピロメリト酸二無水物（ＰＭＤＡ）、または第１反応物質と反応するであろう２個の反応基を伴う、いかなる他のモノマーを備え得る。
一部の実施形態では、基板は、第２前駆体と接触する前に、第１前駆体と接触する。それゆえ、一部の実施形態では、基板は、別の前駆体と接触する前に、ジアミン、例えば、１，６－ジアミノヘキサン（ＤＡＨ）などのアミンと接触する。しかしながら、一部の実施形態では、基板は、第１前駆体と接触する前に、第２前駆体と接触してもよい。それゆえ、一部の実施形態では、基板は、別の前駆体と接触する前に、フラン－２，５－ジオン（無水マレイン酸）などの無水物、または、より具体的には、二無水物、例えば、ピロメリト酸二無水物（ＰＭＤＡ）と接触する。
一部の実施形態では、異なる反応物質を使用して、層の特性を調整し得る。例えば、１，６－ジアミノヘキサンの代わりに、４，４’－オキシジアニリンまたは１，４－ジアミノベンゼンを使用してポリイミド層を堆積させ、芳香族性がより高くドライエッチング耐性が増加した、より強固な構造を入手し得る。
一部の実施形態では、反応物質は金属原子を含有しない。一部の実施形態では、反応物質は半金属原子を含有しない。一部の実施形態では、反応物質のうちの一つは、金属原子または半金属原子を備える。一部の実施形態では、反応物質は、炭素および水素、ならびに以下の元素Ｎ、Ｏ、Ｓ、ＰまたはＣｌもしくはＦなどのハロゲン化物のうちの一つ以上を含有する。一部の実施形態では、第１反応物質は、例えば、アジポイルクロリド（ＡＣ）を備えてもよい。
堆積条件は、選択した反応物質によって異なることができ、選択により最適化され得る。一部の実施形態では、反応温度は、約８０℃から約２５０℃の範囲より選択し得る。一部の実施形態では、反応チャンバ圧力は、約１ｍＴｏｒｒから約１０００Ｔｏｒｒであってもよい。一部の実施形態では、例えば、選択的に堆積した有機層が、ポリアミドを備える場合、反応温度は、約８０℃から約１５０℃の範囲より選択され得る。選択的に堆積した有機層がポリアミドを備える、一部の実施形態では、反応温度は、約８０℃、９０℃、１００℃、１１０℃、１２０℃、１３０℃、１４０℃または１５０℃より高くてもよい。選択的に堆積した有機層がポリイミドを備える、一部の実施形態では、反応温度は、約１６０℃、１８０℃、１９０℃、２００℃または２１０℃より高くてもよい。
例えば、単一のウエハ堆積ツールでＰＭＤＡおよびＤＡＨを使用する、ポリイミドの逐次堆積の場合、基板温度は、約１５０℃から約２５０℃または約１７０℃から約２１０℃の範囲より選択することができ、圧力は、約１ｍＴｏｒｒから約７６０Ｔｏｒｒ、より具体的には、約１００ｍＴｏｒｒから約１００Ｔｏｒｒの間の範囲より選択し得る。
一部の実施形態では、本明細書に記載する選択的堆積プロセスで使用する反応物質は、以下の一般式を有してもよい。
（１） Ｒ１（ＮＨ２）２
式中、Ｒ１は、１～５個の炭素原子、２～５個の炭素原子、２～４個の炭素原子、５個以下の炭素原子、４個以下の炭素原子、３個以下の炭素原子または２個の炭素原子を備える脂肪族炭素鎖であってもよい。一部の実施形態では、反応物質または前駆体における炭素原子間の結合は、単結合、二重結合、三重結合またはそれらのある組み合わせであってもよい。それゆえ、一部の実施形態では、反応物質は２個のアミノ基を備えてもよい。一部の実施形態では、反応物質のアミノ基は、脂肪族炭素鎖上で一方または両方の末端位置を占有してもよい。しかしながら、一部の実施形態では、反応物質のアミノ基は、脂肪族炭素鎖上でどちらの末端位置も専有しなくてよい。一部の実施形態では、反応物質はジアミンを備える。一部の実施形態では、反応物質は、１，２－ジアミノエタン（ジアミノエタネル（ｄｉａｍｉｎｏｅｔｈａｎｅｌ））、１，３－ジアミノプロパン（ジアミノプロパネル（ｄｉａｍｉｎｏｐｒｏｐａｎｅｌ））、１，４－ジアミノブタン（ジアミノブタネル（ｄｉａｍｉｎｏｂｕｔａｎｅｌ））、１，５－ジアミノペンタン（ジアミノペンタネル（ｄｉａｍｉｎｏｐｅｎｔａｎｅｌ））、１，２－ジアミノプロパン（ジアミノプロパネル（ｄｉａｍｉｎｏｐｒｏｐａｎｅｌ））、２，３－ブタンジアミン、２，２－ジメチル－１，３－プロパンジアミン（プロパンジアミネル（ｐｒｏｐａｎｅｄｉａｍｉｎｅｌ））の群より選択される有機前駆体を備えてもよい。
一部の実施形態では、本明細書に記載する選択的堆積プロセスで使用する反応物質は、以下の一般式を有してもよい。
（２） Ｒ２（ＣＯＣｌ）２
式中、Ｒ２は、１～３個の炭素原子、２～３個の炭素原子または３個以下の炭素原子を備える、脂肪族炭素鎖であってもよい。一部の実施形態では、反応物質または前駆体における炭素原子間の結合は、単結合、二重結合、三重結合またはそれらのある組み合わせであってもよい。一部の実施形態では、反応物質は塩化物を備えてもよい。一部の実施形態では、反応物質はジアシルクロリドを備えてもよい。一部の実施形態では、反応物質は、オキサリルクロリド（Ｉ）、マロニルクロリドおよびフマリルクロリドの群より選択される、有機前駆体を備えてもよい。
一部の実施形態では、反応物質は、１，４－ジイソシアナトブタンまたは１，４－ジイソシアナトベンゼンの群より選択される、有機前駆体を備える。一部の実施形態では、反応物質は、テレフタロイルジクロリド、ヘキサンジオイルジクロリド、オクタンジオイルジクロリド、ノナンジオイルジクロリド、デカンジオイルジクロリドまたはテレフタロイルジクロリドなどのアルキルジオイルジクロリドの群より選択される、有機前駆体を備える。一部の実施形態では、反応物質は、１，４－ジイソチオシアナトベンゼンまたはテレフタルアルデヒドの群より選択される、有機前駆体を備える。一部の実施形態では、蒸発している反応物質は、１，４－ジアミノベンゼン、デカン－１，１０－ジアミン、４－ニトロベンゼン－１，３－ジアミン、４，４’－オキシジアニリンまたはエチレンジアミンなどのジアミンであり得る。一部の実施形態では、反応物質は、テレフタル酸ビス（２－ヒドロキシエチル）エステルであり得る。一部の実施形態では、反応物質は、カルボン酸、例えば、エタン二酸、プロパン二酸、ブタン二酸、ペンタン二酸またはプロパン－１，２，３－トリカルボン酸など、アルキル－、アルケニル－、アルカジエニル－ジカルボン酸またはトリカルボン酸であり得る。一部の実施形態では、反応物質は、安息香酸、ベンゼン－１，２－ジカルボン酸、ベンゼン－１，４－ジカルボン酸またはベンゼン－１，３－ジカルボン酸など、芳香族カルボン酸またはジカルボン酸であり得る。一部の実施形態では、反応物質は、炭化水素に結合する、１個以上のＯＨ－基を備えてもよい。一部の実施形態では、反応物質は、４－アミノフェノール、ベンゼン－１，４－ジオールまたはベンゼン－１，３，５－トリオールなど、ジオール、トリオール、アミノフェノールの群より選択され得る。一部の実施形態では、反応物質は８－キノリノールであり得る。一部の実施形態では、反応物質は、７－オクテニルトリクロロシランなど、アルケニルトリクロロシランのようなアルケニルクロロシランを備え得る。
一部の実施形態では、反応物質は、約２０℃の温度または室温で、約０．５Ｔｏｒｒ、０．１Ｔｏｒｒ、０．２Ｔｏｒｒ、０．５Ｔｏｒｒ、１Ｔｏｒｒより大きい、またはそれら以上の蒸気圧を有してもよい。一部の実施形態では、反応物質は、約４００℃未満、３００℃未満、約２５０℃未満、約２００℃未満、約１７５℃未満、約１５０℃未満または約１００℃未満の沸点を有してもよい。
実施例１：パッシベーション層の選択的堆積
本明細書に記載する選択的堆積プロセスに従って、試料のポリイミド薄層を、いくつかの基板上に堆積させた。タングステン（Ｗ）特徴部と酸化シリコン表面とが交互になっている、２００ｍｍのシリコンウエハを基板として使用した。タングステン特徴部の幅は２５０ｎｍで、ピッチはほぼ６００ｎｍである。ポリイミド堆積プロセスを、ＰＲＩクラスタツールと接続したＰｕｌｓａｒ ３０００（登録商標）クロスフローＡＬＤ反応器で実施した。
試料のポリイミド層の第１バッチを、ＤＡＨを第１気相反応物質およびＰＭＤＡを第２気相反応物質として使用して、本明細書に記載するプロセスに従って堆積させた。第１反応物質ＤＡＨを、流量４５０ｓｃｃｍを有するＮ２キャリアガスによって、４５℃で供給した。ＤＡＨのパルス時間は５秒、ＤＡＨの純時間は４秒であった。第２反応物質ＰＭＤＡを、流量４５０ｓｃｃｍを有するＮ２キャリアガスによって、１８０℃で反応チャンバに供給した。ＰＭＤＡのパルス時間は１１秒、ＰＭＤＡのパージ時間は４秒であった。反応温度または基板温度は１６０℃であった。２５から１００回の間の堆積サイクルを使用して、ポリイミド層を堆積させた。
試料のポリイミド層の第２バッチを、温度１９０℃の反応温度を有する以外、第１バッチと実質的に類似する条件を使用して、本明細書に記載するプロセスに従い堆積させた。２５０から１０００回の間の堆積サイクルを使用して、ポリイミド層を堆積させた。
走査型透過電子顕微鏡法を使用して、ポリイミド層の試料の厚さを測定した。ポリイミド層の第１バッチは、約４～６Å／サイクルの成長速度で、２５回の堆積サイクルを有するプロセス中に５ｎｍから、１００回の堆積サイクルを有するプロセス中に４０ｎｍまでの厚さを有することがわかった。基板のＷ表面上に堆積したポリイミドの量は、酸化シリコン表面上に堆積したポリイミドの量と実質的に同じであった。その結果、このレシピに対する１６０℃の反応温度での堆積は、選択的ではなかった。
ポリイミド層の第２バッチは、Ｗ表面上に、２５０サイクルを有するプロセス中に約７ｎｍから、１０００サイクルを有するプロセス中に約２８ｎｍまでに及ぶ厚さを有することがわかった。酸化シリコン表面上のポリイミド層の厚さは、２５０サイクルを有するプロセス中に約４ｎｍから、１０００サイクルを有するプロセス中に約６ｎｍまでに及んだ。その結果、ポリイミドの堆積は、１９０℃の反応温度では選択的であった。Ｗ表面状での成長速度は約０．２～１Å／サイクルであった。
実施例２：パッシベーション層の選択的堆積
ＤＡＨを第１気相反応物質として、ＰＭＤＡを第２気相反応物質として使用して、本明細書に記載するプロセスに従い、試料のポリイミド層を、タングステン（Ｗ）特徴部と酸化シリコン表面とを交互にパターニングした、２００ｍｍのシリコンウエハ上に選択的に堆積させた。第１反応物質ＤＡＨを、流量４５０ｓｃｃｍを有するＮ２キャリアガスによって、４５℃で供給した。ＤＡＨのパルス時間は５秒、ＤＡＨの純時間は４秒であった。第２反応物質ＰＭＤＡを、流量４５０ｓｃｃｍを有するＮ２キャリアガスによって、１８０℃で反応チャンバに供給した。ＰＭＤＡのパルス時間は１１秒、ＰＭＤＡのパージ時間は４秒であった。反応温度は１９０℃であった。試料のポリイミド層を、１０００回の堆積サイクルを使用して堆積させた。ポリイミドを約３０ｎｍの層厚で、Ｗ表面上に堆積させた。約４ｎｍの実質的により少ない量のポリイミドを、酸化シリコン表面上に堆積させた。
その後、試料のポリイミド層を、４０秒間、３００℃の温度で、１００Ｗを使用して生成したＨ２プラズマでエッチングした。Ｈ２ガスの流量は１００ｓｃｃｍであった。酸化シリコン表面からポリイミドを完全に除去し、一方、Ｗ表面上には約９ｎｍの厚さを有するポリイミド層が残った。
有機表面に対する対象の層の選択的堆積
援用した２０１６年５月５日出願の米国仮特許出願第６２／３３２，３９６号に記載されている通り、本明細書に開示するパッシベーション層などの有機材料に対する、金属製材料、特に、金属酸化物の選択的堆積は、疎水性反応物質を用いて促進し得る。第１表面上にパッシベーション層を選択的に形成した後、一部の実施形態では、金属酸化物の金属を備える第１疎水性反応物質、および酸素を備える第２反応物質と基板を、交互かつ順次接触させることによって、金属酸化物を第２表面上に選択的に堆積させる。一部の実施形態では、第２反応物質は水である。一部の実施形態では、非有機層を第２表面上またはその上方に選択的に堆積させる（例えば、図１Ａ～３Ｂを参照）以外は、図４Ａの順序と同様に、第１および第２反応物質と基板を順次接触させる。
疎水性反応物質は、一つ以上の疎水性リガンドを備える。一部の実施形態では、疎水性反応物質は、二つから四つの疎水性リガンドを備える。原子価／酸化状態ｎの金属を備える疎水性反応物質の場合、一部の実施形態では、疎水性前駆体はｎ－１またはｎ－２個の疎水性リガンドを備える。
一部の実施形態では、少なくとも一つの疎水性リガンドはＣおよびＨのみを備える。一部の実施形態では、少なくとも一つの疎水性リガンドは、Ｃ、ＨおよびＳｉまたはＧｅを備えるが、追加の元素は備えていない。
一部の実施形態では、炭化水素リガンドは以下のうちの一つ以上を備える。
・ Ｃ１～Ｃ１０の炭化水素（単結合、二重結合または三重結合）
ｏ アルキル
・ Ｃ１～Ｃ５のアルキル
・ Ｍｅ、Ｅｔ、Ｐｒ、ｉＰｒ、Ｂｕ、ｔＢｕ
ｏ アルケニル
・ Ｃ１～Ｃ６のアルケニル
ｏ 環状炭化水素
・ Ｃ３～Ｃ８
・ シクロペンタジエニル
・ シクロヘプタジエニル
・ シクロヘプタトリエニル
・ シクロヘキシル
・ それらの誘導体
ｏ 芳香族
・ Ｃ６の芳香環およびそれらの誘導体
一部の実施形態では、疎水性反応物質は親水性リガンドを備えていない。しかしながら、一部の実施形態では、疎水性反応物質は、一つまたは二つの親水性リガンドを備えてもよい。一部の実施形態では、親水性リガンドは、窒素、酸素および／またはハロゲン基を備える。
一部の実施形態では、親水性リガンドはアルキルアミン（各Ｒはアルキル、水素であり得る、－ＮＲ２）である。一部の実施形態では、親水性リガンドは、－ＮＭｅ２、－ＮＥｔＭｅまたは－ＮＥｔ２であり得る。
一部の実施形態では、親水性リガンドは、例えば、－ＯＭｅ、－ＯＥｔ、－ＯｉＰｒ、－ＯｔＢｕといったアルコキシドである。
一部の実施形態では、親水性リガンドは、塩化物、フッ化物または他のハロゲン化物などのハロゲン化物を備える。
一部の実施形態では、疎水性前駆体は以下の式を備える。
ｏ ＬｎＭＸｙ、式中、
・ 一部の実施形態では、ｎは１～６であり、
・ 一部の実施形態では、ｎは１～４または３～４である。
・ 一部の実施形態では、ｙは０～２であり、
・ 一部の実施形態では、ｙは０～１である。
・ Ｌは疎水性リガンドであり、
・ 一部の実施形態では、ＬはＣｐまたはＣ１～Ｃ４のアルキルリガンドである。
・ Ｘは親水性リガンドであり、
・ 一部の実施形態では、Ｘはアルキルアミン、アルコキシドまたはハロゲン化物リガンドである。
・ Ｍは金属であり（群の１３元素、Ｂ、Ｇａを含む）、
・ 一部の実施形態では、Ｍは＋Ｉから最大＋ＶＩの酸化状態を有する。
ｏ 一部の実施形態では、Ｍは＋ＩＶから＋Ｖの酸化状態を有する。
・ 一部の実施形態では、Ｍは遷移金属であり得る。
ｏ 一部の実施形態では、ＭはＴｉ、Ｔａ、Ｎｂ、Ｗ、Ｍｏ、Ｈｆ、Ｚｒ、ＶまたはＣｒである。
・ 一部の実施形態では、ＭはＨｆ、Ｚｒ、ＴａまたはＮｂである。
・ 一部の実施形態では、ＭはＺｒである。
ｏ 一部の実施形態では、ＭはＣｏ、Ｆｅ、Ｎｉ、ＣｕまたはＺｎである。
ｏ 一部の実施形態では、金属はＷでもＭｏでもない。
・ 一部の実施形態では、Ｍは希土類金属であり得る。
ｏ 一部の実施形態では、ＭはＬａ、ＣｅまたはＹである。
・ 一部の実施形態では、Ｍは２～１３の群からの金属であり得る。
ｏ 一部の実施形態では、ＭはＢａ、Ｓｒ、Ｍｇ、ＣａまたはＳｃである。
・ 一部の実施形態では、Ｍは貴金属ではない。
より大まかには、一部の実施形態では、選択的ＡＬＤプロセスには金属前駆体を用いる。一部の実施形態では、金属前駆体の金属は、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｗ、Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、Ｃｒ、Ｃｏ、Ｆｅ、Ｎｉ、Ｃｕ、Ｚｎ、Ｌａ、Ｃｅ、Ｙ、Ｂａ、Ｓｒ、Ｍｇ、ＣａもしくはＳｃ、またはそれらの混合物を備える群より選択されてもよい。一部の実施形態では、金属はＡｌであってもよい。
一部の実施形態では、疎水性反応物質は、ビス（メチルシクロペンタジエニル）メトキシメチルジルコニウム（ＩＶ）（（ＣｐＭｅ）２－Ｚｒ－（ＯＭｅ）Ｍｅ）である。
一部の実施形態では、疎水性反応物質は、ビス（メチルシクロペンタジエニル）メトキシメチルハフニウム（ＩＶ）（（ＣｐＭｅ）２－Ｈｆ－（ＯＭｅ）Ｍｅ）である。
他の実施形態では、選択的ＡＬＤプロセスにＡｌ前駆体を用いる。Ａｌ前駆体の例は、トリメチルアルミニウム（ＴＭＡ）、三塩化アルミニウム（ＡｌＣｌ３）およびトリエチルアルミニウム（ＴＥＡ）を含む。
一部の実施形態では、第２反応物質は、選択的に堆積する材料に、一つ以上の元素を提供する。例えば、第２反応物質は、金属酸化物を堆積させるように使用される酸素前駆体、または金属窒化物を堆積させるように使用される窒素前駆体であり得る。
一部の実施形態では、第２反応物質は酸素前駆体を備える。
一部の実施形態では、第２反応物質はＨ２Ｏを備える。
一部の実施形態では、第２反応物質はＯ３を備える。
一部の実施形態では、第２反応物質はＨ２Ｏ２を備える。
一部の実施形態では、第２反応物質は、酸素プラズマ、酸素イオン、酸素ラジカル、原子のＯまたは酸素の励起種を備える。
一部の実施形態では、第２反応物質は窒素前駆体を備える。
一部の実施形態では、第２反応物質はＮＨ３を備える。
一部の実施形態では、第２反応物質はＮ２Ｈ４を備える。
一部の実施形態では、第２反応物質は、プラズマ、イオン、ラジカル、原子のＮまたはＮを備える励起種を含有する窒素を備える。一部の実施形態では、窒素反応物質は、対応する水素種との混合物を備え得る。
一部の実施形態では、ＮまたはＯ以外の元素を堆積する材料に提供する、他の反応物質を利用し得る。これらの反応物質を、ＮまたはＯの第２反応物質に加えて使用してもよく、またはそれら自体が第２反応物質として機能を果たしてもよい。例えば、硫化物を堆積させるために硫黄反応物質を使用してもよい、一部の実施形態では、炭素を堆積させるように炭素反応物質を使用してもよく、またはケイ化物を堆積させるようにシリコン反応物質を使用してもよい。
一部の実施形態では、元素金属膜など、金属膜または金属製膜の堆積に役立つ、第２（または追加の）反応物質を使用してもよい。例えば、一部の実施形態では、水素反応物質を使用してもよい。
あるいは、図２Ｄに関して記載する通り、対象の金属製導電膜を、有機パッシベーション層に対して、第２表面、特に金属製表面上に選択的に堆積させ得る。例えば、全体の開示が、あらゆる目的のために参照により本明細書に援用される、２０１５年２月１７日発行の米国特許第８，９５６，９７１号、および２０１５年８月１８日発行の米国特許第９，１１２，００３号は、有機材料を含む非金属製表面に対して、金属製表面上に金属製材料を選択的に堆積させるプロセスを教授する。図３Ａに関して上に述べた通り、さらなる誘電層、特に金属酸化物材料は、有機パッシベーション層の除去前に、選択的に形成された金属製材料層の上に選択的に形成され得る。
実施例：選択的な金属酸化物の堆積
図５～７は、有機パッシベーション層に対して、無機誘電体上に金属酸化物を選択的に堆積させ得ることを説明する。実験では、無機パッシベーション層は、上記の通り選択的に形成され得る、堆積したポリマー、特にポリイミドを備える。
様々な基板上および様々な反応条件下での、ＡＬＤによるＺｒＯ２の堆積を、Ｐｕｌｓａｒ（登録商標）２０００反応器の中で実行した。ビス（メチルシクロペンタジエニル）メトキシメチルジルコニウム（ＩＶ）（（ＣｐＭｅ）２－Ｚｒ－（ＯＭｅ）Ｍｅ）およびＨ２Ｏを、ＺｒＯ２膜を堆積させるＡＬＤプロセスで使用した。ＳＡＭ層（トリクロロ（オクタデシル）シラン）を伴う表面、またはポリイミド表面を備える基板上に、ＺｒＯ２の堆積は観察されなかった。図４～５を参照のこと。
図５で、ＺｒＯ２は自然酸化物（酸化シリコン）上では成長するが、ポリイミド上では有意に成長しないことを示すことがわかり得る。ＺｒＯ２を自然酸化物（ＳｉＯ２）表面上にほぼ２５ｎｍ堆積させた後でさえ、Ｃ－ＮＨ２のような親水性表面基が、ポリイミド表面上に存在するにもかかわらず、ポリイミド表面上に有意なＺｒＯ２はなかった。
自然酸化物表面、ポリイミド表面、ならびにＨプラズマにより損傷したポリイミド表面およびＯプラズマにより損傷したポリイミド表面上での、１００～７６０回のＺｒＯ２サイクル後のポリイミド試料を、ＸＰＳで分析した。３００℃でＡＬＤ順序において、ビス（メチルシクロペンタジエニル）メトキシメチルジルコニウム（ＩＶ）（（ＣｐＭｅ）２－Ｚｒ－（ＯＭｅ）Ｍｅ）は、水（Ｈ２Ｏ）と交互であった。７６０サイクルの後でも、ポリイミド表面上には、ごく少量のＺｒまたはＺｒＯ２が検出されたのみであった。Ｈプラズマによる損傷表面はまた、ＺｒＯ２の成長も阻害したが、Ｏ－プラズマは、自然酸化物上の堆積より少なくはあるが、有意な堆積を可能にするのに充分なポリイミドを損傷させた。
ビス（メチルシクロペンタジエニル）メトキシメチルハフニウム（ＩＶ）（（ＣｐＭｅ）２－Ｈｆ－（ＯＭｅ）Ｍｅ）と水（Ｈ２Ｏ）とが交互である、ＡＬＤ順序で堆積されるＨｆＯ２は、２つの異なるタイプの周期的堆積順序（ＰＭＤＡが最後およびＤＡＨが最後）で堆積されるポリイミドに対して、自然酸化物上で同様に高い選択性を呈する。７５０サイクルのＨｆＯ２堆積の後も、どちらの周期的堆積順序によるポリイミド表面上にもＨｆＯ２は検出されず、一方、自然酸化物は、より少ないサイクル後でも測定可能な堆積を示した。
ＸＰＳデータもまた、水（Ｈ２Ｏ）とビス（メチルシクロペンタジエニル）メトキシメチルハフニウム（ＩＶ）（（ＣｐＭｅ）２－Ｈｆ－（ＯＭｅ）Ｍｅ）とが交互である、１５０～７５０回のＡＬＤサイクル後に、ポリイミド上に無視できるほどのＨｆを検出した。
図６は、酸化チタン（ＴｉＯ２）膜が、容易に極低温で自然酸化物上に成長し、実際、高温と比べて低温でより速く成長することを示す。ＴｉＣｌ４と水とが交互であるＡＬＤ順序を使用して、膜を堆積させた。
対照的に、図７は、ポリイミド表面上にＴｉＯ２を堆積させる同じＡＬＤ順序が、より低温でより速い成長速度への類似の傾向を呈しながら、より低温でも、プロセスがポリイミドに対して自然酸化物上で比較的選択的であるような、いずれか所与の温度で、有意により遅い堆積速度を実証したことを示す。さらに、２５０℃以上の温度では、堆積が完全に選択的であるような、無視できるほどの堆積がポリイミド上に見つかった。
要約すると、実験からのデータは、以下の様々な温度条件下において、ポリイミドに対する、自然酸化物上への金属酸化物のＡＬＤの高い選択性を示した。
・ ビス（メチルシクロペンタジエニル）メトキシメチルジルコニウム（ＩＶ）と水（Ｈ２Ｏ）とを交互に堆積したＺｒＯ２であって、２７５～３２５℃の温度で、ポリイミドに対する選択性を、自然酸化物の上方の２５ｎｍ超に維持
・ ＴｉＣｌ４と水とを交互に堆積したＴｉＯ２であって、ポリイミドに対する選択性を、２５０℃で約１００サイクル、および３００℃で１００サイクルよりさらに多いサイクルに維持
・ ビス（メチルシクロペンタジエニル）メトキシメチルハフニウム（ＩＶ）と水（Ｈ２Ｏ）とを交互に堆積したものから堆積したＨｆＯ２であって、２８０℃の温度で、ポリイミドに対する選択性を、自然酸化物の上方の２５ｎｍ超に維持
当業者は、前述が選択性を実証した非限定な条件を表し、テストされない様々な他の条件下で、選択性を維持する場合があることを理解するであろう。しかしながら、５０～２３０℃の温度でＴＭＡと水とを交互にすることによって堆積される酸化アルミニウム、およびオゾン（Ｏ３）と互い違いにビス（メチルシクロペンタジエニル）メトキシメチルジルコニウム（ＩＶ）を交互にすることで作られるＺｒＯ２は、ポリイミドに対して、自然酸化物上で良好な選択性を実証しなかった。
パッシベーション遮断層
上で述べた通り、自己組織化単分子層（ＳＡＭ）は、有機パッシベーション層の堆積を阻害する働きをし、それゆえ、他の表面上への有機パッシベーション層の選択的堆積を促進し得る。それゆえ、用語「遮断」は単に標識であり、１００％非活性化の有機パッシベーション層の堆積を必ずしも暗示していない。本明細書の他の部分で述べる通り、不完全な選択性でも、エッチバックプロセス後に、完全に選択的な構造を得るのに充分であり得る。
一実施形態では、パッシベーション遮断層を第２表面上に形成して、硫黄を含有するＳＡＭを備えるための堆積を阻害する。一実施形態では、第２表面は金属製表面である。一実施形態では、金属製表面は、ＳＡＭ形成前に酸処理によって前処理される。
実験は、小型の研究開発ツール（Ｆ－１２０（登録商標）反応器）の中で、硫黄含有ＳＡＭの気相堆積に関して行った。実験では電気化学的に堆積した銅を備える、金属製表面が露出した基板を、様々な実験で水性ギ酸３．５％および水性ＨＣｌ３．５％を使用して、液体酸の前処理に３０秒、または１０秒のパルスに１０回、ギャップ期のギ酸に曝露した。硫黄含有モノマー、すなわち、チオールＳＡＭ前駆体またはモノマーと称され得る、１－ドデカナンチオール（ｄｏｄｅｃａｎａｎｅｔｈｉｏｌ）（ＣＨ３（ＣＨ２）１１ＳＨ）を、様々な曝露時間で、７５℃から１５０℃に及ぶ異なる温度で基板に提供した。各５ｓの気相接触期と除去期とを交互にすることによって、曝露を行った。例えば、１５分の曝露は、５秒のパージと交互に５秒のパルスを１８０回の形態で提供した。
図８は、７５℃での曝露時間の効果を示す。気相硫黄含有モノマーに１５分以上曝露した後に測定した水接触角は１００°より大きく、効果的なＳＡＭ層の形成を示した。滑らかな銅表面上で、－ＣＨ３表面基を伴うＳＡＭ上の水接触角は約１１０°であるのに対し、でこぼこの銅表面上では水接触角がさらにより大きい。
銅の上に硫黄含有ＳＡＭを伴う試料のＦＴＩＲ分析は、モノマー源容器を５５℃にまで加熱し、７５～１５０℃に及ぶ堆積温度で、上記の通りの蒸着によってＳＡＭが形成されたことを示す。ＸＰＳ分析が、銅表面上に５～６原子パーセントの硫黄を示すという事実にもかかわらず、ＦＴＩＲ分析は、－ＣＨ２表面基の存在を示したが、Ｓ－Ｃ表面基の存在を示さなかった。したがって、大きい水接触角が示す通り、モノマーは、硫黄含有基を銅に合わせ、疎水性炭化水素表面基を与える。
図９～１０は、ＨＣｌ液の前処理（１１２°、図９）およびＨＣＯＯＨ気相の前処理（１１７°、図１０）の両方で形成されたＳＡＭ上に、大きい水接触角が生じることを実証している。
パッシベーション遮断層に対する選択的なパッシベーション層の堆積
図１１～１５は、パッシベーション遮断層に対する、誘電材料上での有機パッシベーション層の選択的形成を、パッシベーション遮断層により促進し得ることを説明する。
図１１は、銅表面および硫黄含有ＳＡＭ表面上に、上記のプロセスを用いて、ポリマー層、特にポリイミドを堆積させる実験の結果を示す。２０サイクル中に１６０℃でポリイミド層を堆積させ、そのプロセスにより、自然酸化物の上に約４．４ｎｍのポリイミドを堆積させた。図示する通り、パッシベーション遮断ＳＡＭを、ポリイミド堆積プロセスに曝露したとき、水接触角はほとんど変化しなかった一方で、裸の銅表面をポリイミド堆積プロセスに曝露したとき、水接触角は増大した。
図１２は、ＳＡＭ表面をポリイミド堆積プロセスに曝露し、裸の銅表面をポリイミド堆積プロセスに曝露し、自然酸化物表面をポリイミドプロセスに曝露した、ＳＡＭ表面のＸＰＳ分析の結果を示す。ポリイミド堆積プロセスへの曝露の後、ＳＡＭ表面上で検出される硫黄の量は変化しなかった。ＳＡＭ表面には、検出可能な量の窒素はなく、ポリイミド堆積プロセスへの曝露の後も、窒素はほとんどなかった（０．６原子パーセント）。対照的に、裸の銅表面および自然酸化物表面は両方とも、有意な窒素含有量（おおよそ１０原子パーセント）を示した。図１１および１２の両方は、硫黄含有ＳＡＭにより、その上への有機パッシベーション層の堆積を阻害することを実証している。
図１３は、本明細書に記載する通りの、様々なサイクル数の有機パッシベーション層堆積に、様々な表面を曝露した後の、表面のＸＰＳ分析を示す。図１３の実験では、様々なサイクルのポリイミドを１９０℃で処理した。パッシベーション遮断層は、Ｆ－１２０（登録商標）反応器の中で、気相モノマーから堆積された硫黄含有ＳＡＭであった。ＸＰＳ分析は、ＳＡＭによりその上へのポリイミドの成長が阻害される一方、ポリイミドが裸の銅および自然酸化物上では成長することを示す。加えて、ＳＡＭの水接触角は、ポリイミド堆積プロセスへの曝露前が１２０°、１００サイクルのポリイミド堆積プロセスへの曝露後が１００°、２５０サイクルのポリイミド堆積プロセスへの曝露後が９５°であった。
図１４および１５は、硫黄含有ＳＡＭを、誘電体表面に対して金属製表面上に選択的に形成し得ることを示す。特に、硫黄含有気相モノマーへの銅の曝露後、表面上の水接触角はおおよそ１１７°であった。対照的に、自然酸化物表面の上では水接触角は、小さい（おおよそ２６°）ままであり変化はなかった。
堆積機器
本明細書に記載する選択的堆積プロセスで使用してもよい、好適な反応器の例は、アリゾナ州フェニックスのＡＳＭ Ａｍｅｒｉｃａ， Ｉｎｃ．、およびオランダ、アルメレのＡＳＭ Ｅｕｒｏｐｅ Ｂ．Ｖ．より入手可能な、Ｆ－１２０（登録商標）反応器、Ｐｕｌｓａｒ（登録商標）反応器、例を挙げると、Ｐｕｌｓａｒ ３０００（登録商標）またはＰｕｌｓａｒ ２０００（登録商標）、およびＡｄｖａｎｃｅ（登録商標）４００ Ｓｅｒｉｅｓ反応器などの市販のＡＬＤ機器を含む。これらのＡＬＤ反応器に加えて、ＣＶＤ反応器、ＶＤＰ反応器およびＭＬＤ反応器を含む、有機パッシベーション層の成長を可能にする多くの他の種類の反応器を用い得る。
図１Ａ～１Ｄに関して本明細書に記載する、誘電堆積上の選択的誘電体は、以下の最大五つのプロセスで成り遂げ得る。（１）前処理、（２）第１表面上への選択的有機パッシベーション層の堆積、（３）「クリーンアップ」エッチングとも称される、第２表面の上からのいかなる有機材料の部分的エッチバック、（４）第２表面上への選択的誘電堆積、および（５）第１表面の上からの有機パッシベーション層の除去。
一実施形態では、順序の手段は、（２）選択的有機パッシベーション層の堆積と、（３）部分的エッチバックとを一つのチャンバの中で組み合わせて、クラスタチャンバを使用し、（４）第２表面上への選択的誘電堆積を行うことによって最小化し得る。前処理は、別のプラットフォーム（例えば、ウェットベンチ）上で実施するか、または特定のレシピの調整によって省略するかのどちらかであり得る。有機パッシベーション層の除去を、フォトレジストおよび他の有機材料の除去にしばしば使用されるものなど、別個のアッシングツールの中で、または有機材料の部分的エッチバックに使用される、同じまたは類似の化学的性質を使用する堆積チャンバの中で実施してもよい。それゆえ、堆積段階および介在するエッチバックを、ポリイミド堆積およびエッチバック用に、４個または８個のどちらかの加工ステーションを含む２個の反応器と、選択的誘電堆積用に、４個または８個のどちらかの加工ステーションを含む２個の反応器とを備える、プラットフォームの中で実施し得る。
図１６を参照すると、ポリマー堆積および有機材料のエッチバックを原位置で行う装置１００が提供されている。装置１００は、少なくとも一つの基板１２０を収容するように構成される、反応空間１１５を画定する、反応チャンバを含む。装置１００はまた、第１反応物質の蒸気を形成するために、第１有機反応物質１１０を蒸発させるように構成される、第１反応物質容器１０５を含む。ガスライン１３０によって、第１反応物質容器１０５を、内部に基板１２０を収容し得る反応空間１１５に流動的に接続する。ガスライン１３０は、第１反応物質容器１０５から、反応空間１１５への吸気マニホールド１３５に、第１反応物質の蒸気を選択的に移送するように構成される。装置１００はまた、第２反応物質１４５を保持する、第２反応物質容器１４０も含む。一部の実施形態では、第２反応物質１４５は自然のまま気体状態であり、他の実施形態では、第２反応物質容器１４０もまた、自然な液体状態または固体状態から、第２反応物質１４５を蒸発させるように構成される。第２反応物質容器１４０は、吸気マニホールド１３５と選択的に流体連通する。吸気マニホールド１３５は、シャワーヘッドもしくはクロスフロー構成で、チャンバの幅に渡る共有分配プレナムを含むことができ、または別個の反応物質用の反応空間１２０への別個の経路を維持し得る。逐次堆積の実施形態に対しては、粒子生成につながり得る、複数の反応物質用の共通流路の表面に沿った反応を避けるために、反応空間１１５への挿入まで、反応物質の吸気路を別個のままに維持するのが望ましい場合がある。一部の実施形態では、装置は、追加反応物質を供給するための追加容器を含み得る。
図示する装置１００はまた、プラズマ源１４７も含む。反応空間１１５に付着するかのように、概略的に図示しているが、当業者は、プラズマ源が、反応空間１１５の外部にある、遠隔プラズマ源であるかもしれず、または反応空間１１５内で直流プラズマを生成する（例えば、容量結合された）ための原位置プラズマ生成器であってもよいことを理解するであろう。あるいは／または／加えて、図２４～２５に関して下に記載する通り、有機材料を除去するためにオゾン生成器を用いてもよい（例えば、有機材料の選択的堆積後の部分的エッチバックのため、有機パッシベーション層の除去のため、および／またはチャンバ洗浄のため）。
一つ以上の追加ガス源１５０は、第１反応物質容器１０５、反応空間１１５およびプラズマ源１４７と（反応空間１１５から分離する範囲まで）選択的に流体連通する。ガス源１５０は、プラズマエッチバック用のパージガスおよびキャリアガス、ならびに他のガス（例えば、Ａｒ／Ｈ２）として機能を果たし得る、不活性ガスを含み得る。ガス源からの不活性ガスの供給はまた、キャリアガスとして機能を果たすように、図示する通り、第２反応物質容器１４０およびいかなる他の所望の反応物質容器と選択的に流体連通し得る。
制御システム１２５は、有機パッシベーション層堆積方法およびエッチバック方法に従い、かつ本明細書に記載する、ガス分配システムのバルブと通信する。制御システム１２５は、通常、少なくとも一つのプロセッサ、および所望の処理のためにプログラムされたメモリを含む。逐次堆積加工では、基板を反応物質に交互に繰り返し曝露するように、バルブを操作するのに対して、従来のＣＶＤプロセスでの反応物質の同時供給では、同時に基板を相互反応性反応物質に曝露するようにバルブを操作し得る。
反応空間１１５からの排気口１５５は、排気ライン１６０を通って真空ポンプ１６５と連通する。制御システム１２５は、真空ポンプ１６５を操作して、所望の動作圧力を維持し、過度の反応物質の蒸気および副産物を、排気口１５５を通って排出するように構成される。
制御システム１２５はまた、装置１００の様々な部品において圧力および温度を制御し得る。例えば、制御システムをプログラムして、基板１２０を実施しているプロセスに好適な温度のまま維持するようにし得る。一実施形態では、制御システム１２５はまた、第１反応物質容器１０５の中の第１反応物質１１０を、温度Ａに維持するように構成され、反応空間１１５の中の基板１２０を、温度Ｂに維持するように構成され、温度Ｂは温度Ａよりも低い。実施形態では、制御システム１２５または別個の温度制御はまた、ガスライン１３０を温度Ｃに維持するように構成され、温度Ｃは温度Ａよりも高い。
したがって、装置１００は、ポリマー堆積用の上記の反応物質を蒸発させて供給するための固体源容器１０５、１４０（例えば、ジアミン用に一容器および二無水物前駆体用に一容器）を含む。プラズマ源１４７は、Ｈ２および不活性ガス（例えば、希ガス、特にアルゴン）の源を含むガス源１５０と連通する。加えて、装置１００は、本明細書に記載するポリマー堆積、および水素プラズマエッチバックを行うように、ガスを供給してプラズマ源を操作するようプログラムされる制御システム１２５を含む。制御システム１２５は、基板１２０を反応空間１１５から除去せずに、ポリマー堆積およびエッチバックを同じ温度で順次行い得るように、好ましくは、１８０℃から２２０℃、より具体的には、約１９０℃から２１０℃の範囲に基板１２０を維持する。エッチバックは、１～２０秒、特に５～１５秒であってもよい。一例として、２００℃でＡｒ／Ｈ２プラズマを使用する１０秒のエッチングによって、最大４．５ｎｍのポリイミド層のエッチングを得ることがわかった。別の例としては、参考図２４および２５を伴い以下に記載する通り、パッシベーション層の除去およびチャンバ洗浄のための、高濃度Ｏ３エッチングプロセスと同様に、パルスオゾン（Ｏ３）エッチングプロセスをエッチバックプロセスに使用してもよい。当業者が理解するであろう通り、第１表面上への所望のパッシベーション層のオーバーエッチングを最小化する部分的エッチバックのために、加工条件をより遅くかつより制御されたエッチング用に改変してもよい。例えば、パルス持続時間を短くすることができ、または単一パルスで充分であってもよく、Ｏ３濃度を下げることができ、および／もしくは図２４に関して以下に記載するポリマー除去プロセスと比べて、温度を下げ得る。例えば、図２４の１２５℃プロセスは、有機材料を最小化すべき表面からの、いかなる有機材料の部分的エッチバックに役立つほど充分穏やかであってもよい。実際、図２５は、エッチング速度がどのように、ポリマーのＯ３エッチング用のエッチング温度に強く依存するのかを実証する。エッチングプロセスは通常非常に短いため、パッシベーション層の選択的堆積を、部分的エッチバックと組み合わせても、単一チャンバの加工時間はそれほど増大しないであろう。
同じ機器およびエッチング液もまた、パッシベーション層の除去に使用し得る。例えば、高濃度Ｏ３エッチングプロセスを使用してもよく、高濃度Ｏ３エッチングプロセスを、９Ｔｏｒｒ、１ｓｅｃパルス／１ｓｅｃパージのＯ３、７５０ｓｃｃｍのＯ３流、およびＮ２希釈液流１．２ｓｌｍで実施し、図２４に見られる通り、１２５℃でポリイミド層のエッチング最大０．３ｎｍ／ｍｉｎを得ることがわかった。一例として、高濃度Ｏ３エッチングプロセスを使用してもよく、高濃度Ｏ３エッチングプロセスを、９Ｔｏｒｒ、１ｓｅｃパルス／１ｓｅｃパージのＯ３、７５０ｓｃｃｍのＯ３流、およびＮ２希釈液流１．２ｓｌｍで実施し、図２４に見られる通り、１５０℃でポリイミド層のエッチング最大２．４ｎｍ／ｍｉｎを得ることがわかった。アレニウスプロットの図２５に示す通り、図２４に示すグラフによるＯ３／Ｎ２を使用して、ポリイミド層のエッチングに対する、最大０．４ｅＶの活性化エネルギーを計算した。
また、反応空間１１５をきれいなまま維持するために、Ａｒ／Ｈ２プラズマまたはＯ３エッチングを、チャンバのエッチングとしても使用し得る。一例として、チャンバのエッチングを、Ｏ３流１．２ｓｌｍ、内部チャンバ圧力約９Ｔｏｒｒ、Ｏ２流１ｓｌｍ（すなわち、２．５Ｖ）、Ｎ２流０．０２０ｓｌｍ（０．５Ｖ）およびＯ３濃度設定点２５０ｇ／Ｎｍ３（電力は最大値の約２４％）で約４８時間Ｏ３／Ｎ２に曝露し、ＡＳＭ Ｐｕｌｓａｒ ３０００チャンバの中で実施した。そのようなチャンバのエッチングの加工時間は、Ｏ３濃度およびチャンバ中へのＯ３注入地点を最適化することによって短くしてもよい。
ポリマー堆積およびエッチバック用に構成される装置１００は、ＤＡＨ（蒸発温度約４０℃）およびＰＭＤＡ（蒸発温度約１７０℃）用の固体源容器を伴う、シャワーヘッド反応器であり得る。一実施形態では、プラズマ源１４７は、原位置エッチバック用にアルゴンおよびＨ２を供給する、原位置直流プラズマ（例えば、容量結合された）装置を備える。別の実施形態では、装置１００は、シャワーヘッド反応器よりむしろクロスフロー反応器であってもよいが、それでも、固体源容器１０５、１４０および直流プラズマ性能を伴い、上で述べたものを有してもよい。別の実施形態では、プラズマ源１４７は、Ａｒ／Ｈ２プラズマによるプラズマの産物を供給するように、反応空間１１５に連結する遠隔プラズマを備える。別の実施形態では、プラズマ源１４７を、反応空間１１５に連結するオゾン生成器と置き換え得る。例えば、遠隔プラズマ生成器または遠隔オゾン生成器は、シャワーヘッド反応器に接続し得る。
ポリマー堆積装置１００は、望ましくは、複数回の堆積後も、反応空間１１５および排気ライン１６０をきれいなまま維持する、自動洗浄性能を含む。一部の実施形態では、エッチバックについて上に述べた原位置または遠隔Ａｒ／Ｈ２プラズマ源１４７は、製作基板なしで、（ウエハごとよりむしろ）一定期間ごとにのみ操作され得るため、場合により、より高い電力またはより高温下における定期的なチャンバ洗浄に適合し得る。あるいは、図２４および２５に関して上に記載した通り、ポリマー堆積チャンバに、ＮＦ３エッチングで供給される遠隔プラズマ、または定期的なチャンバ洗浄を行うオゾン供給を提供し得る。一部の実施形態では、チャンバ洗浄プロセスを製作基板なしで、（ウエハごとよりむしろ）一定期間ごとにのみ操作するため、Ｏ３／Ｎ２供給は、ポリマーの部分的エッチバックプロセスまたは除去プロセスと比べると、場合により、より高い電力または温度下における定期的なチャンバ洗浄に適合し得る。
ライン端部の位置
図１７を参照すると、一部の実施形態では、上記の通り、第２表面上への、ＺｒＯ２などの誘電体の選択的堆積後に、第１表面の選択的パッシベーションによって、第２表面上への選択的堆積を達成し得る。図示するフローチャートでは、第１表面は金属製（例えば、集積回路の層間誘電体、すなわち、ＩＬＤの中の埋め込み金属特徴部）であることができ、第２表面は誘電体（例えば、ＩＬＤ）であり得る。パッシベーションは、ステップ１で、一部の第２表面に対して、第１表面上に選択的に堆積する、ポリマーまたは他の有機材料を備え得る。続いて、時には、選択性を完全なものにする「クリーンアップ」エッチングと称される、ポリマーのエッチバックを実施して、第１表面からポリマーのすべてを除去することなく、ステップ２で第２表面上に堆積されていてもよいポリマーを除去する。ポリマーがパッシベーション層として働くため、ステップ３で誘電材料が第２表面上に選択的に堆積する。ステップ３では、いかなる数の好適な誘電材料を使用してもよい。一部の実施形態では、ＺｒＯ２、および遷移金属酸化物もしくは酸化アルミニウムなどの他の金属酸化物、またはＳｉＯ２系材料の上方でのエッチング選択性、もしくはＳｉＯ２系材料をエッチングする状況における遅いエッチング速度を有する混合物を含む、他の誘電酸化物より誘電材料を選択してもよい。一部のそのような金属酸化物は、高いｋ値、特に５より高い、またはさらに１０より高いｋ値を有してもよいにもかかわらず、薄く、メタライゼーション構造で有意な寄生容量を避ける位置に設置され、有利にも、酸化シリコン材料の選択的エッチングに対して、表面のマスキングを可能にする。他の実施形態では、誘電体は、酸化シリコン系材料であり得るが、本明細書に記載する通り、エッチングマスクとして機能を果たすよう、より厚くてもよい。図１７のステップ４では、ポリマーパッシベーションを第１表面から除去する。
図１８は、第２表面からパッシベーション（例えば、ポリマーまたは他の有機層）を除去するためのエッチバック時間が、形成された誘電層に与える効果を説明する。より具体的には、中間ポリマーエッチバックプロセスの範囲を選択することによって、選択的に形成された誘電層の端部の位置を、下層の金属製表面と誘電体表面との境界に対して制御し得る。実施形態では、図１８の図の第１段目に見られるように、図１７のステップ１において前に記載した通り、ポリマーが、一部の第２表面に対する第１表面上に堆積する。 堆積図としてのポリマーに見られる通り、第１表面上へのポリマーの優先的堆積により、第１表面の上により厚いポリマー層の表面を作り出し、第２表面の上に比較的薄いポリマー層を伴い、その結果、第１表面と第２表面の境界に、第１表面から第２表面へ下方に傾斜するポリマー厚を有する。続いて、図１７のステップ２で前に記載した通り、ポリマーエッチバックを、様々な持続時間（または、異なる温度もしくはエッチング液濃度によってなど、異なるエッチング速度で同じ持続時間、もしくは異なる持続時間および異なるエッチング速度で）で実施し、図１８の図の第１縦列の２段目から６段目に見られる通り、ポリマー層の厚さおよび形を制御してもよい。エッチバックは等方性または異方性であってもよい。一部の実施形態では、図１８の図の２段目に見られるように、ポリマーエッチング時間は最小限であり、ポリマーエッチングで、第２表面を露出させるのに充分なポリマーは除去されない。この場合、第１および第２表面の両方が、パッシベーション層で覆われているため、続く選択的誘電堆積は機能せず、少量の誘電体が堆積したとしても、パッシベーション層の除去によるリフトオフプロセスで除去されるであろう。一部の実施形態では、図１８の図の３段目に見られるように、形成されたポリマーの大部分を第２表面から除去するように、ポリマーエッチング時間を選択するが、第１および第２表面の境界を超えて第２表面上へ延在するポリマー層先端部を残す。この場合、続く誘電体の選択的堆積およびポリマーの除去によって、堆積した誘電体端部と、第１および第２表面の境界との間に間隙が残る。一部の実施形態では、図１８の図の４段目に見られるように、形成したポリマーを第２表面から除去するように、ポリマーエッチング時間を選択し、ポリマー層端部を、第１および第２表面の境界と並んだままにする。この場合、続く誘電体の選択的堆積およびポリマーの除去によって、堆積した誘電体の底部表面端部を、第１および第２表面の境界と並んだまま残す。一部の実施形態では、図１８の図の５段目に見られるように、形成したポリマーを第２表面から、およびポリマーの一部分を第１表面から除去するように、ポリマーエッチング時間を選択し、第１間隙が、ポリマー層先端部と第１および第２表面の境界との間に存在する。この場合、続く誘電体の選択的堆積およびポリマーの除去によって、堆積した誘電体を、第１および第２表面の境界を超えて延在し、第１表面と重複したまま残す。図１８の図の６段目に見られるように、ポリマーエッチング時間を長時間実施し、ポリマーエッチングによって、第１表面および第２表面の両方から、完全にポリマーを除去する場合、続く誘電堆積は選択的ではない。
それゆえ、図１７のステップ３および４で前に記載した通り、選択的誘電体の選択的堆積、および部分的ポリマーエッチバックを実施して、図１７の図の第３縦列の２段目から６段目の右端の画像に見られるように、パッシベーションの選択的堆積後の、パッシベーションエッチバックの範囲によって、第２表面上に選択的に堆積した誘電層の端部と、第１および第２表面の間の界面との間に様々な関係を作り出してもよい。一部の実施形態では、図１８の図の２段目に見られるように、ポリマー層が第２表面をパッシベーションしたため、誘電層は形成されない。一部の実施形態では、図１８の図の３段目に見られるように、第２表面上の誘電体と第１表面との間に間隙が存在する。一部の実施形態では、図１８の図の４段目に見られるように、誘電層端部は、第１および第２表面の境界と並ぶ。一部の実施形態では、図１８の図の５段目に見られるように、誘電層は第１表面と重複する。一部の配置では、図１８の図の６段目に見られるように、ポリマー層が第１表面をパッシベーションしないため、誘電層が第１表面および第２表面の両面上に形成される。
図１９は、パッシベーション層の堆積厚が、形成される誘電層に与える影響を説明する。より具体的には、選択的に形成された誘電層の端部の位置を、中間ポリマーパッシベーション層の厚さを選択することによって、下層の金属製表面と誘電体表面との境界に対して制御し得る。パッシベーション層の堆積厚が増大するにつれ、第１表面および第２表面の両面上のパッシベーション層の厚さが増大する。しかしながら、パッシベーション層を第１表面上に選択的に堆積させるため、第２表面の上のパッシベーション厚の増大は、第１表面の上のパッシベーション層の厚さの増大より小さい。そのため、パッシベーションエッチバック、誘電堆積およびパッシベーション除去によって、第１および第２表面の境界に対して様々な位置で、選択的な誘電層が作り出されるであろう。一部の実施形態では、図１９の図の第１縦列に見られるように、選択的に堆積する誘電層端部と、第１および第２表面の境界との間に間隙を作り出す、パッシベーション層を堆積させる。一部の実施形態では、図１９の図の第２縦列に見られるように、選択的に堆積する誘電層端部と、第１表面との間により大きな間隙を作り出す、より厚いポリマー層を堆積させる。
図２０は、選択的に堆積する誘電体の厚さが、形成される誘電層と第１および第２表面の境界との相対的位置に与える影響を説明する。より具体的には、選択的誘電層の厚さを選択することによって、選択的に形成された誘電層の端部の位置を、下層の金属製表面と誘電体表面との境界に対して制御し得る。第２表面上に選択的に堆積する誘電堆積厚が増大するにつれ、誘電体張り出し端部は、第１および第２表面の境界をさらに過ぎて益々延在する。一部の実施形態では、図２０の図の第１縦列に見られるように、特定の張り出し構造を生み出す誘電層が堆積する。一部の実施形態では、図２０の図の第２縦列に見られるように、より大きな張り出しを生み出す、より厚い誘電層が堆積する。一部の実施形態では、図２０の図の第３縦列に見られるように、第１表面の上にさらにより大きな誘電体張り出し部を生み出す、さらにより厚い誘電層が堆積する。異方性加工（例えば、異方性の反応性イオンエッチング）など、続く特定のプロセスでは、張り出し部の範囲が第１表面の部分を陰で覆い、続く加工から保護し得る。
それゆえ、一部の実施形態では、誘電層は、図１Ｄに類似の誘電体表面の上に、大部分選択的に形成されるが、張り出し部を生み出すように、および／または金属製特徴部と重複するように選択的に堆積する。一部の実施形態では、誘電層は張り出し部または重複部を備えず、誘電体上に選択的に堆積する誘電体の端部は、金属製特徴部の端部と並び得るか、または選択的に堆積する誘電層の端部と、金属製特徴部との間に間隙があり得る。本明細書で教授する選択的堆積技術のため、選択的に堆積する誘電層は、誘電層をパターニングするために、従来のマスキングおよびエッチングを使用することなく、選択的堆積に特有の特徴部を有してもよい。例えば、誘電層の端部は、フォトリソグラフィーによりパターニングされた層に典型的な、垂直または急な傾斜の側壁を有するよりむしろ、４５度より小さい傾斜で先細りであってもよい。この特徴的なエッチング形状は、選択的に堆積する層が、クリーンアップエッチングまたは部分的エッチバックにさらされたか否かにかかわらず、残留してもよい。
図２１Ａ～２１Ｄは、トポグラフィーが、選択的に堆積する誘電体と、第１および第２表面の境界との関係にどのように影響を与えるかを説明する。
図２１Ａは、第１および第２表面の境界と並んでいる、選択的に堆積した誘電体２５０２の端部をもたらす、平面構造を説明する。例えば、ポリマー材料であるパッシベーション層２５０４によってパッシベーションされる第１表面は、埋め込み金属２５０６などの金属製材料によって画定でき、第２表面は、層間絶縁膜（ＩＬＤ）２５０８などのｌｏｗ－ｋ誘電体によって画定され得る。パッシベーション層２５０４は、第１表面の上に選択的に堆積し、誘電層２５０２は、第２表面の上に選択的に堆積し、誘電層２５０２の端部は、第１および第２表面の境界と並ぶ。
図２１Ｂは、第２表面に対して陥凹した第１表面を説明する。上の通り、第１表面は、第２表面を画定するｌｏｗ－ｋ誘電材料２５０８の中に埋め込まれ陥凹した、金属製材料２５０６を備え得る。パッシベーション層２５０４は、陥凹内の第１表面の上に選択的に形成される。誘電層２５０２は、第２表面の上および陥凹壁の上に堆積し、誘電層２５０２の端部は、パッシベーション層２５０４の表面に出会う。パッシベーション層２５０４の除去によって、第２表面上に選択的に形成される誘電層２５０２がもたらされるが、第１表面（例えば、金属製特徴部２５０６）と重複するであろう。
図２１Ｃは、第２表面に対して隆起している第１表面を説明する。第１表面は、ｌｏｗ－ｋ誘電材料２５０８であり得る、第２表面の中に埋め込まれ、第２表面の上方に突出する金属製材料２５０６によって画定され得る。パッシベーション層２５０４は、突出する側壁を含む第１表面の上に堆積し、それゆえ、第２表面の上に少なくとも一部堆積する。誘電層２５０２は、第２表面の上に堆積するが、側壁上のパッシベーション材料２５０４の厚さの分だけ、第１表面から間隔があく。それゆえ、パッシベーション層２５０４の除去後、誘電層２５０２と第１表面（例えば、突出金属製特徴部２６０６）との間に間隙がある。
図２１Ｄは、図２１Ｂに類似するが、より厚いパッシベーション層２５０４が陥凹を充填する、一部実施形態の陥凹した第１表面を説明する。この場合、パッシベーション層２５０４の除去後、第２表面上に選択的に堆積した誘電層２５０２と、第１表面との間に間隙が残る。この場合、間隙は、第２表面の垂直な側壁の形態を取り、その後、続く加工に曝露される。
それゆえ、図１８～２１Ｄは、第１および第２表面の間（例えば、金属製特徴部２５０６とｌｏｗ－ｋ誘電体２５０８との間）の界面に対して、選択的に堆積した誘電体２５０２（例えば、誘電体の第２表面上に）の位置を調整するように適応し得る可変要素を説明する。特に、図１８は、パッシベーション層のエッチバックの範囲または時間が、相対位置にどのように影響を与え得るかを示し、図１９は、選択的に堆積したパッシベーション層の厚さが、相対位置にどのように影響を与え得るかを示し、図２０は、選択的に堆積した誘電層の厚さが、相対位置にどのように影響を与え得るかを示し、図２１Ａ～２１Ｄは、第１および第２表面のトポグラフィーが、どのように相対位置に影響を与え得るかを示す。それゆえ、これらの可変要素は、第２表面上に選択的に堆積した誘電体が、第１表面と並んでいるか、第１表面に対して間隙を有するか、または第１表面と重複するかに影響を与えるように適応し得る。
実施例の適用
図２２Ａ～２２Ｅは、一部の実施形態で、改良された電気的絶縁を伴うデバイスおよびデバイスを作り出すプロセスを説明する。図２２Ａは、図２１Ａに示す平面構造に類似し、埋め込み金属製特徴部２６０６を伴う、一部組み立てられた集積回路を説明し、埋め込み金属製特徴部２６０６は、周囲のｌｏｗ－ｋ材料２６０８によって画定される第２表面と同一平面にある、第１表面を画定する。金属製特徴部は、第１ｌｏｗ－ｋ誘電材料２６０８内に位置付けられる、Ｃｕ２６１０およびＴａＮバリア材料２６１２をさらに備える、第１材料を備える。
図２２Ｂは、第１材料の上の導電性バリア層２６１４に続く、図２２Ａのデバイスを説明する。一部の実施形態では、バリア層２６１４はＷであってもよい。突出しているように図示するが、一部の実施形態では、Ｃｕ２６１０の線またはビアの上のバリア材料２６１４は、周囲のｌｏｗ－ｋ材料２６０８の中に埋め込まれ、ｌｏｗ－ｋ材料２６０８と同一平面であってもよい。
図２２Ｃは、金属製バリア層２６１４（Ｗ）によって画定される第１表面の上のパッシベーション層２６０４の選択的堆積に続く、図２２Ｂのデバイスを説明し、第１表面の端部は曝露される。一部の実施形態では、パッシベーション層２６０４はポリマーなどの有機材料であってもよい。一部の実施形態では、パッシベーション層２６０４の選択的堆積の後に、金属製の第１表面をいくらか曝露するのに充分なパッシベーション層材料のエッチバックが続く。
図２２Ｄは、金属製の第１表面と重複する、第２表面の上の誘電層２６０２の選択的堆積に続く、図２２Ｃのデバイスを説明する。一部の実施形態では、誘電層２６０２はｈｉｇｈ－ｋ材料であってもよい。一部の実施形態では、ｈｉｇｈ－ｋ材料はＺｒＯ２であってもよい。一部の実施形態では、選択的誘電層２６０２は、ＳｉＯＣ、Ａｌ２Ｏ３およびＳｉＮなどのｌｏｗ－ｋ材料であってもよい。一部の実施形態では、選択的に堆積する誘電材料２６０２は、金属製バリア材料２６１４を曝露する、溝またはビアを開くように、ｌｏｗ－ｋ材料２６０８を貫通する続くエッチングに対して、エッチング停止として機能を果たしてもよい。
図２２Ｅは、ポリマーパッシベーション層２６０４の除去、それによる、下層の金属層表面（この場合、バリア材料２６１４の金属層表面）の曝露に続く、図２２Ｄのデバイスを説明する。選択的誘電体２６０２は、バリア層２６１４により画定される金属製の第１表面と重複し、続く金属製特徴部（例えば、上に重なる金属線または金属ビア）がバリア層２６１４上に形成されるとき、短絡の危険性を減少させる。特に、ｌｏｗ－ｋ材料は図２２Ｅの構造の上に堆積し、開口部が生み出され、金属で充填される。開口部は、マスキングおよびｌｏｗ－ｋエッチング、ならびに選択的に堆積した誘電体（例えば、ＺｒＯ２）上のエッチング停止によって生み出される。パッシベーション、エッチバック、誘電堆積および／またはトポグラフィー中の条件選択に起因する、選択的に堆積した誘電体２６０２と、バリア層２６１４により画定される金属製特徴部との重複によって、不整合から保護される。そのように、重複によって、隣接の金属製特徴部との接触、またはより低いｌｏｗ－ｋ材料２６０８の望ましくないエッチングを避ける。選択的に堆積する誘電材料２６０２は、ＩＬＤ層間でエッチング停止として機能を果たした後、最終集積回路デバイスの中に留まり得ることに留意されたい。通常はメタライゼーションプロセスにｈｉｇｈ－ｋ材料は避けるが、寄生容量は最小限である。最小限の寄生容量は、ｌｏｗ－ｋ材料の上のｈｉｇｈ－ｋ材料の支配的な位置に起因し、ｈｉｇｈ－ｋ材料の厚さはその機能によるものであり、ｈｉｇｈ－ｋ材料の上のこの誘電体キャッピング層の高い選択性の利点は、材料選択により持ち込まれるわずかな寄生容量を上回る。もちろん、たかいエッチング選択性もまた、ＩＬＤ上に選択的に堆積するように、より低いｌｏｗ－ｋ材料で実現されてもよい。
図２３Ａ～２３Ｂは、一部の実施形態で、集積回路の中で密集する金属製特徴部（例えば、金属線）間の寄生容量の減少など、様々な理由で望ましい場合がある空隙を伴う、デバイスおよびデバイスを作り出すプロセスを説明する。図２３Ａは、前に図２１Ａに示したデバイスと類似する、一部の実施形態の一部組み立てられた集積回路の平面を説明する。初期構造は、誘電材料２６０８（例えば、ｌｏｗ－ｋ ＩＬＤ）により画定される第２表面で囲まれる、金属製特徴部２７０６（例えば、誘電体ライナおよびバリアライナを伴うＣｕ線）により画定される第１表面であってもよい。パッシベーション層２７０４が第１表面の上に選択的に堆積し、第１表面の上および一部第２表面の上にパッシベーション層２７０４を残したまま、第２表面を曝露するようにエッチバックを実施する。誘電体２７０２が第２表面の上に選択的に堆積し、誘電層端部が、第１および第２表面の境界から第２表面上までと離れて間隔を空ける。図２３Ｂは、選択的に堆積する誘電材料と第１表面（金属製特徴部２７０６）との間に間隙２７１０を残したまま、パッシベーション層２７０４を除去して、第１表面を曝露し、第１材料により事前に覆われた第２表面を一部曝露した後の図２３Ａのデバイスを説明する。続いて、曝露された第２材料を選択的にエッチングすることで、金属製特徴部の隣にあるそれらの間隙２７１０の中に、空洞２７１２を形成する。一部の実施形態では、選択的にエッチングされる第２材料はＳｉＯである。一部の実施形態では、選択的エッチングはＨＢｒドライエッチングである。ＨＢｒドライエッチングが、酸化シリコンを約６～８ｎｍ／ｍｉｎで選択的にエッチングし得るのに対し、特定の他の材料は、シリコン窒化物（＜０．３ｎｍ／ｍｉｎ）および酸化ジルコニウム（＜０．３ｎｍ／ｍｉｎ）など、より低速でエッチングされ、塩素（例えば、Ｃｌ２）または六フッ化硫黄（例えば、ＳＦ６）なしでタングステンをエッチングする可能性は低いであろう。標準的なｌｏｗ－ｋ材料など、共形性が充分低い第３材料２７１４の堆積によって、金属製特徴部２７０６の側面に隣接するｌｏｗ－ｋ材料２７０８内に、空隙２７１６を残す。当該分野で知られる通り、空気腔によってＩＬＤの全体ｋ値を低下し、金属製特徴部間の寄生容量を減少させる。
特定の実施形態および実施例について議論してきたが、請求項の範囲は、具体的に開示する実施形態を超えて、他の代替の実施形態および／または使用および明らかな変形例、ならびにそれらの均等物にまで拡大することを当業者は理解するであろう。

Claims (60)

  1. 一部の第１表面に対する前記一部の第２表面上での選択的堆積の方法であって、前記第１および第２表面は、異なる組成物を有し、前記方法は、
    前記第２表面にパッシベーション層がないまま、前記第１表面上に気相反応物質から前記パッシベーション層を選択的に形成することと、
    前記パッシベーション層に対して、前記第２表面上に気相反応物質より対象の層を選択的に堆積させることと、を含む、方法。
  2. 前記パッシベーション層を選択的に形成することは、前記第１表面上に有機層を選択的に蒸着させることを含む、請求項１に記載の方法。
  3. 前記パッシベーション層を選択的に形成することは、前記第１表面上にポリマー層を選択的に堆積させることを含む、請求項２に記載の方法。
  4. 前記パッシベーション層を選択的に形成することは、前記第１表面上にいくらかポリマーを残したまま、前記第２表面からいかなるポリマーをもエッチングすることをさらに含む、請求項３に記載の方法。
  5. 前記いかなるポリマーをもエッチングすることは、Ｏ３で実施される、請求項４に記載の方法。
  6. 前記選択的堆積方法を実施するチャンバから、前記一部を除去した後に、チャンバのエッチングをさらに含み、前記チャンバのエッチングは、前記チャンバの壁からいかなる有機材料をもエッチングすることを含み、前記チャンバのエッチングは、Ｏ３で実施される、請求項２に記載の方法。
  7. 前記パッシベーション層を選択的に形成することは、周期的蒸着を含む、請求項１～６のいずれかに記載の方法。
  8. 前記パッシベーション層を選択的に形成することは、原子層堆積を含む、請求項１～７のいずれかに記載の方法。
  9. 前記パッシベーション層を選択的に形成することは、ポリイミドを堆積させることを含む、請求項１～８のいずれかに記載の方法。
  10. 前記対象の層を選択的に堆積させることは、原子層堆積を含む、請求項１～９のいずれかに記載の方法。
  11. 前記第１表面は、金属製材料を備え、前記第２表面は、無機誘電材料を備える、請求項１～１０のいずれかに記載の方法。
  12. 前記対象の層を選択的に堆積させることは、前記第２表面上に誘電材料を堆積させることを含む、請求項１１に記載の方法。
  13. 前記対象の層を選択的に堆積させることは、前記第２表面上に金属酸化物を堆積させることを含む、請求項１２に記載の方法。
  14. 前記対象の層を選択的に堆積させることは、前記第２表面に疎水性金属前駆体を伴って、前記パッシベーション層および前記第２表面を接触させることを含む、請求項１１～１３のいずれかに記載の方法。
  15. 前記第１表面は、無機誘電材料を備え、前記第２表面は金属製材料を備える、請求項１～１０のいずれかに記載の方法。
  16. 前記パッシベーション層を選択的に形成することは、前記第２表面上にパッシベーション遮断層を形成することと、続いて、前記パッシベーション遮断層に対して、前記第１表面上にポリマー層を選択的に蒸着することと、を含む、請求項１５に記載の方法。
  17. 前記パッシベーション遮断層を形成することは、前記第２表面上に自己組織化単分子層を形成することを含む、請求項１６に記載の方法。
  18. 前記パッシベーション遮断層を形成することは、前記第２表面を気相モノマーと接触させることを含む、請求項１７に記載の方法。
  19. 前記パッシベーション遮断層を形成することは、前記第２表面を硫黄含有モノマーと接触させることを含む、請求項１８に記載の方法
  20. 前記硫黄含有モノマーは、１－ドデカナンチオール（ｄｏｄｅｃａｎａｎｅｔｈｉｏｌ）を備える、請求項１９に記載の方法。
  21. 前記第１表面から前記パッシベーション層を除去せずに、前記第２表面から前記パッシベーション遮断層を除去することと、続いて、前記パッシベーション層に対して、第２表面上に前記対象の層を選択的に堆積させることと、をさらに含む、請求項１５～２０のいずれかに記載の方法。
  22. 前記対象の層を選択的に堆積させることは、前記第２表面上に誘電材料を堆積させることを含む、請求項１５～２１のいずれかに記載の方法。
  23. 前記対象の層を選択的に堆積させることは、前記第２表面上に金属酸化物を堆積させることを含む、請求項２２に記載の方法。
  24. 前記対象の層を選択的に堆積させることは、前記第２表面に疎水性金属前駆体を伴って、前記パッシベーション層および前記第２表面を接触させることを含む、請求項２２～２３のいずれかに記載の方法。
  25. 前記対象の層を選択的に堆積させることは、金属層を堆積させることを含む、請求項１５～２１のいずれかに記載の方法。
  26. 前記パッシベーション層に対して、前記金属層上に誘電層を選択的に堆積させることをさらに含む、請求項２５に記載の方法。
  27. 前記第２表面上に前記対象の層を選択的に堆積させた後、前記対象の層を除去せずに、前記第１表面から前記パッシベーション層を選択的に除去することを、さらに含む、請求項１～２６のいずれかに記載の方法。
  28. 前記パッシベーション層は、ポリマー材料を備え、除去することは、酸化プロセスに前記パッシベーション層を曝露することを含む、請求項２７に記載の方法。
  29. 前記酸化プロセスは、Ｏ３で実施される、請求項２８に記載の方法。
  30. 前記パッシベーション層を選択的に形成することは、前記第１表面上にいくらかポリマーを残したまま、前記第２表面からいかなるポリマーをもエッチングすることをさらに含む、請求項３に記載の方法。
  31. 前記対象の層の端部が、前記第１および第２表面の境界と並ぶ、請求項３０に記載の方法。
  32. 前記対象の層は、前記第１表面と重複する、請求項３０に記載の方法。
  33. 前記第１表面は、前記第２表面より隆起している、請求項３２に記載の方法。
  34. 前記パッシベーション層を除去した後に、前記第２表面を曝露する間隙が、前記対象の層の端部と、前記第１および第２表面の境界との間に存在する、請求項３０に記載の方法。
  35. 空洞を形成するように、前記間隙の中の前記第２表面を選択的にエッチングすることをさらに含む、請求項３４に記載の方法。
  36. 前記空洞内に空隙を残すように、空洞充填材料を堆積させることをさらに含む、請求項３５に記載の方法。
  37. 反応物質の蒸気を形成するために、第１有機反応物質を蒸発させるように構成される第１容器と、
    反応物質の蒸気を形成するために、第２有機反応物質を蒸発させるように構成される第２容器と、
    水素源および不活性ガス源と連通するプラズマ源と、
    基板を収容するように構成され、前記第１および第２容器と選択的に流体連通する、反応空間と、
    前記第１および第２容器からの蒸気を連通させることによって、前記基板上に有機層を堆積させ、
    前記プラズマ源を操作することによって、前記有機層をエッチバックするように、構成される制御システムと、を備える、有機層堆積のための装置。
  38. 前記有機層は、ポリマーを備える、請求項３７に記載の装置。
  39. 前記容器は、室温および室内気圧で固体を包含する、請求項３７に記載の装置。
  40. 前記第１容器は、二無水物を包含する、請求項３７に記載の装置。
  41. 前記第２容器は、ジアミンを包含する、請求項４０に記載の装置。
  42. 前記制御システムは、前記基板の第２表面に対して、前記基板の第１表面上に、前記有機層を選択的に堆積させ、前記第１表面全体から前記有機層のすべてを除去せずに、前記第２基板全体からいかなる有機材料をも除去するように構成される、請求項３７に記載の装置。
  43. ｌｏｗ－ｋ材料と、
    前記ｌｏｗ－ｋ材料内に少なくとも一部埋め込まれた、金属製特徴部と、
    前記ｌｏｗ－ｋ材料の上に重なる誘電体エッチング停止材料であって、５より大きいｋ値を有する、誘電体エッチング停止材料と、を備える、集積回路のメタライゼーション構造。
  44. 前記誘電体エッチング停止材料は、金属酸化物を備える、請求項４３に記載の構造。
  45. 前記金属酸化物は、遷移金属酸化物、酸化アルミニウム、他の誘電酸化物およびそれらの混合物を備える群より選択される、請求項４４に記載の構造。
  46. 前記遷移金属酸化物は、酸化ジルコニウムである、請求項４５に記載の構造。
  47. 前記金属製特徴部は、上部金属製バリア層を備える、請求項４３に記載の構造。
  48. 前記誘電体エッチング停止材料は、前記金属製特徴部と少なくとも一部重複する、請求項４３に記載の構造。
  49. 間隙が、前記金属製特徴部と前記誘電体エッチング停止材料との間に存在する、請求項４３に記載の構造。
  50. 前記ｌｏｗ－ｋ材料内に位置付けられ、前記金属製特徴部の側面に隣接して位置付けられる、空隙をさらに備える、請求項４９に記載の構造。
  51. 前記誘電体エッチング停止材料は、最大で前記誘電体エッチング停止材料の平均厚さまで先細りになる、端部を備える、請求項４３に記載の構造。
  52. 前記金属製特徴部が、金属線である、請求項４３に記載の構造。
  53. 前記金属製特徴部が、金属ビアである、請求項４３に記載の構造。
  54. 前記金属製特徴部の上に重なり、前記誘電体エッチング停止材料の上に重なる、第２のｌｏｗ－ｋ材料をさらに備える、請求項４３に記載の構造。
  55. 前記誘電体エッチング停止材料は、１０より大きいｋ値を有する、請求項４３に記載の構造。
  56. ｌｏｗ－ｋ材料内に少なくとも一部埋め込まれた、金属製特徴部と、
    前記ｌｏｗ－ｋ材料と、
    誘電体エッチング停止材料と、
    前記ｌｏｗ－ｋ材料内に位置付けられ、前記金属製特徴部の側面に隣接して位置付けられる、空隙と、を備える、集積回路のメタライゼーション構造。
  57. ｌｏｗ－ｋ材料と、
    前記ｌｏｗ－ｋ材料内に少なくとも一部埋め込まれた、金属製特徴部と、
    前記ｌｏｗ－ｋ材料の上に重なる誘電体エッチング停止材料であって、選択的に堆積する材料に特有の端部形状を備える、誘電体エッチング停止材料と、を備える、集積回路のメタライゼーション構造。
  58. 前記端部形状は、先細りである、請求項５７に記載の構造。
  59. 前記誘電体エッチング停止材料は、５より大きいｋ値を有する、請求項５７に記載の構造。
  60. 前記誘電体エッチング停止材料は、１０より大きいｋ値を有する、請求項５７に記載の構造。
JP2023179722A 2017-02-14 2023-10-18 選択的パッシベーションおよび選択的堆積 Pending JP2023182796A (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201762458952P 2017-02-14 2017-02-14
US62/458,952 2017-02-14
US201762481524P 2017-04-04 2017-04-04
US62/481,524 2017-04-04
US201762591724P 2017-11-28 2017-11-28
US62/591,724 2017-11-28
JP2018022563A JP7169072B2 (ja) 2017-02-14 2018-02-09 選択的パッシベーションおよび選択的堆積
JP2022172419A JP7373636B2 (ja) 2017-02-14 2022-10-27 選択的パッシベーションおよび選択的堆積

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022172419A Division JP7373636B2 (ja) 2017-02-14 2022-10-27 選択的パッシベーションおよび選択的堆積

Publications (1)

Publication Number Publication Date
JP2023182796A true JP2023182796A (ja) 2023-12-26

Family

ID=63105424

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018022563A Active JP7169072B2 (ja) 2017-02-14 2018-02-09 選択的パッシベーションおよび選択的堆積
JP2022172419A Active JP7373636B2 (ja) 2017-02-14 2022-10-27 選択的パッシベーションおよび選択的堆積
JP2023179722A Pending JP2023182796A (ja) 2017-02-14 2023-10-18 選択的パッシベーションおよび選択的堆積

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2018022563A Active JP7169072B2 (ja) 2017-02-14 2018-02-09 選択的パッシベーションおよび選択的堆積
JP2022172419A Active JP7373636B2 (ja) 2017-02-14 2022-10-27 選択的パッシベーションおよび選択的堆積

Country Status (4)

Country Link
US (2) US11094535B2 (ja)
JP (3) JP7169072B2 (ja)
KR (2) KR20180093823A (ja)
TW (3) TWI798112B (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
TWI661072B (zh) 2014-02-04 2019-06-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沈積
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
CN109314045B (zh) 2016-04-18 2023-08-04 Asm Ip 控股有限公司 于基底上形成定向自组装层的方法
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
US10770286B2 (en) * 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
CN115233183A (zh) 2017-05-16 2022-10-25 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
CN109786316B (zh) * 2017-11-10 2020-12-15 中芯国际集成电路制造(上海)有限公司 半导体器件、制造方法和电子设备
US10741392B2 (en) * 2017-11-28 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
EP3503164A1 (en) * 2017-12-21 2019-06-26 IMEC vzw Selective deposition of metal-organic frameworks
KR102604652B1 (ko) * 2018-01-10 2023-11-22 제이에스알 가부시끼가이샤 패턴 형성 방법
TW202325889A (zh) * 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP7303447B2 (ja) 2018-07-02 2023-07-05 セントラル硝子株式会社 基板、基板の金属表面領域への選択的な膜堆積方法、有機物の堆積膜及び有機物
KR102027776B1 (ko) * 2018-09-04 2019-11-04 전북대학교산학협력단 무한 선택비를 갖는 원자층증착법을 이용한 패턴의 제조 방법
US11450525B2 (en) * 2018-09-14 2022-09-20 Applied Materials, Inc. Selective aluminum oxide film deposition
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11769692B2 (en) * 2018-10-31 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. High breakdown voltage inter-metal dielectric layer
TWI757659B (zh) * 2018-11-23 2022-03-11 美商應用材料股份有限公司 碳膜的選擇性沉積及其用途
JP7110090B2 (ja) * 2018-12-28 2022-08-01 東京エレクトロン株式会社 基板処理方法および基板処理システム
CN113272471B (zh) 2019-01-10 2023-07-18 中央硝子株式会社 基板、选择性膜沉积方法、有机物的沉积膜及有机物
WO2020121540A1 (ja) 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置
JP6860605B2 (ja) * 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11965238B2 (en) * 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
CN112601836A (zh) * 2019-04-30 2021-04-02 玛特森技术公司 使用甲基化处理选择性沉积
US20200347493A1 (en) * 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition
JP2022541535A (ja) 2019-07-18 2022-09-26 東京エレクトロン株式会社 領域選択的堆積における横方向のフィルム成長を緩和するための方法
JPWO2021015030A1 (ja) * 2019-07-25 2021-01-28
JP2021052070A (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 成膜方法
JP7262354B2 (ja) * 2019-09-24 2023-04-21 東京エレクトロン株式会社 成膜方法
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
KR20210065848A (ko) * 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
JP7365898B2 (ja) * 2019-12-27 2023-10-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2023518860A (ja) * 2020-03-26 2023-05-08 アプライド マテリアルズ インコーポレイテッド ホウ素と炭素フィルムの触媒形成
TW202204658A (zh) * 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
US11251073B2 (en) 2020-04-01 2022-02-15 Taiwan Semiconductor Manufacturing Co. Selective deposition of barrier layer
US11542597B2 (en) 2020-04-08 2023-01-03 Applied Materials, Inc. Selective deposition of metal oxide by pulsed chemical vapor deposition
KR20230026385A (ko) * 2020-06-17 2023-02-24 도쿄엘렉트론가부시키가이샤 영역 선택적 증착에서 측방 막 형성을 감소시키는 방법
US11694903B2 (en) 2020-06-24 2023-07-04 Asm Ip Holding B.V. Area selective organic material removal
JP2022050198A (ja) * 2020-09-17 2022-03-30 東京エレクトロン株式会社 成膜方法及び成膜装置
US11515154B2 (en) * 2020-10-27 2022-11-29 Applied Materials, Inc. Selective deposition of a passivation film
US11955382B2 (en) 2020-12-03 2024-04-09 Applied Materials, Inc. Reverse selective etch stop layer
WO2022130536A1 (ja) * 2020-12-16 2022-06-23 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
EP4287240A1 (en) 2021-02-01 2023-12-06 Central Glass Company, Limited Substrate, selective film deposition method, deposition film of organic matter, and organic matter
JP2022135709A (ja) * 2021-03-05 2022-09-15 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7339975B2 (ja) * 2021-03-18 2023-09-06 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
WO2022212708A1 (en) * 2021-04-01 2022-10-06 The Trustees Of Princeton University Distributed non-equilibrium chemical and material synthesis using combined plasma activation and programed heating and quenching
JP2023009762A (ja) * 2021-07-08 2023-01-20 東京エレクトロン株式会社 エッチング方法
JP2023023459A (ja) 2021-08-05 2023-02-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7315744B1 (ja) 2022-03-14 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11691175B1 (en) 2022-07-18 2023-07-04 Tokyo Electron Limited Methods for area-selective deposition of polymer films using sequentially pulsed initiated chemical vapor deposition (spiCVD)
JP2024049188A (ja) * 2022-09-28 2024-04-09 東京エレクトロン株式会社 膜形成方法及び基板処理装置
US20240145232A1 (en) * 2022-10-28 2024-05-02 Applied Materials, Inc. Benzyl compound passivation for selective deposition and selective etch protection
KR20240081741A (ko) * 2022-11-30 2024-06-10 주식회사 동진쎄미켐 절연막 패턴 형성 방법 및 반도체 소자

Family Cites Families (275)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804640A (en) 1985-08-27 1989-02-14 General Electric Company Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film
US4948755A (en) 1987-10-08 1990-08-14 Standard Microsystems Corporation Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition
US4863879A (en) 1987-12-16 1989-09-05 Ford Microelectronics, Inc. Method of manufacturing self-aligned GaAs MESFET
JPH0485024A (ja) 1990-07-30 1992-03-18 Mitsubishi Gas Chem Co Inc 銅張積層板の製造法
DE4115872A1 (de) 1991-05-15 1992-11-19 Basf Ag Verfahren zur herstellung duenner polyimidschutzschichten auf keramischen supraleitern oder hochtemperatursupraleitern
JP3048749B2 (ja) 1992-04-28 2000-06-05 キヤノン株式会社 薄膜形成方法
US5447887A (en) 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US6251758B1 (en) 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
JP3373320B2 (ja) 1995-02-10 2003-02-04 株式会社アルバック 銅配線製造方法
US5633036A (en) 1995-04-21 1997-05-27 The Board Of Trustees Of The University Of Illinois Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions
US5925494A (en) 1996-02-16 1999-07-20 Massachusetts Institute Of Technology Vapor deposition of polymer films for photolithography
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5939334A (en) 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
US5869135A (en) 1997-10-03 1999-02-09 Massachusetts Institute Of Technology Selective chemical vapor deposition of polymers
FI104383B (fi) 1997-12-09 2000-01-14 Fortum Oil & Gas Oy Menetelmä laitteistojen sisäpintojen päällystämiseksi
US20060219157A1 (en) 2001-06-28 2006-10-05 Antti Rahtu Oxide films containing titanium
US6958174B1 (en) 1999-03-15 2005-10-25 Regents Of The University Of Colorado Solid material comprising a thin metal film on its surface and methods for producing the same
KR20010001072A (ko) 1999-06-01 2001-01-05 부원영 네트웍을 이용한 온라인 축구 게임 및 그 방법
US6046108A (en) 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US7015271B2 (en) 1999-08-19 2006-03-21 Ppg Industries Ohio, Inc. Hydrophobic particulate inorganic oxides and polymeric compositions containing same
AU6785900A (en) 1999-08-19 2001-03-13 Ppg Industries Ohio, Inc. Hydrophobic particulate inorganic oxides and polymeric compositions containing same
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
JP4382219B2 (ja) 1999-10-29 2009-12-09 日本電気株式会社 多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法
US6319635B1 (en) 1999-12-06 2001-11-20 The Regents Of The University Of California Mitigation of substrate defects in reticles using multilayer buffer layers
US6426015B1 (en) 1999-12-14 2002-07-30 Applied Materials, Inc. Method of reducing undesired etching of insulation due to elevated boron concentrations
US6503330B1 (en) 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
US6455425B1 (en) 2000-01-18 2002-09-24 Advanced Micro Devices, Inc. Selective deposition process for passivating top interface of damascene-type Cu interconnect lines
JP4703810B2 (ja) 2000-03-07 2011-06-15 東京エレクトロン株式会社 Ｃｖｄ成膜方法
FI117979B (fi) 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
US6679951B2 (en) 2000-05-15 2004-01-20 Asm Intenational N.V. Metal anneal with oxidation prevention
US6759325B2 (en) 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6878628B2 (en) 2000-05-15 2005-04-12 Asm International Nv In situ reduction of copper oxide prior to silicon carbide deposition
KR100775159B1 (ko) 2000-05-15 2007-11-12 에이에스엠 인터내셔널 엔.붸. 집적회로의 생산 공정
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
KR100719177B1 (ko) 2000-07-31 2007-05-17 주식회사 하이닉스반도체 선택적 원자층 증착법을 이용한 텅스텐막 형성 방법
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
US7294563B2 (en) 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
JP4095763B2 (ja) 2000-09-06 2008-06-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6455414B1 (en) 2000-11-28 2002-09-24 Tokyo Electron Limited Method for improving the adhesion of sputtered copper films to CVD transition metal based underlayers
KR100869326B1 (ko) 2000-11-30 2008-11-18 에이에스엠 인터내셔널 엔.브이. 자기장치용 박막
US6949450B2 (en) 2000-12-06 2005-09-27 Novellus Systems, Inc. Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US7192827B2 (en) 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
US6613656B2 (en) 2001-02-13 2003-09-02 Micron Technology, Inc. Sequential pulse deposition
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
JP4921652B2 (ja) 2001-08-03 2012-04-25 エイエスエム インターナショナル エヌ．ヴェー． イットリウム酸化物およびランタン酸化物薄膜を堆積する方法
JP2003109941A (ja) 2001-09-28 2003-04-11 Canon Inc プラズマ処理装置および表面処理方法
KR20030027392A (ko) 2001-09-28 2003-04-07 삼성전자주식회사 티타늄 실리사이드 박막 형성방법
TW508648B (en) 2001-12-11 2002-11-01 United Microelectronics Corp Method of reducing the chamber particle level
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
US20030192090P1 (en) 2002-04-03 2003-10-09 Meilland Alain A. Hybrid tea rose plant named 'Meibderos'
US6586330B1 (en) 2002-05-07 2003-07-01 Tokyo Electron Limited Method for depositing conformal nitrified tantalum silicide films by thermal CVD
US7041609B2 (en) 2002-08-28 2006-05-09 Micron Technology, Inc. Systems and methods for forming metal oxides using alcohols
KR100459724B1 (ko) 2002-09-11 2004-12-03 삼성전자주식회사 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US6982230B2 (en) 2002-11-08 2006-01-03 International Business Machines Corporation Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures
KR101437250B1 (ko) 2002-11-15 2014-10-13 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 금속 아미디네이트를 이용한 원자층 증착법
US7553686B2 (en) 2002-12-17 2009-06-30 The Regents Of The University Of Colorado, A Body Corporate Al2O3 atomic layer deposition to enhance the deposition of hydrophobic or hydrophilic coatings on micro-electromechanical devices
KR20040056026A (ko) 2002-12-23 2004-06-30 주식회사 하이닉스반도체 구리 배선의 캐핑층 형성 방법
US6802945B2 (en) 2003-01-06 2004-10-12 Megic Corporation Method of metal sputtering for integrated circuit metal routing
US7115528B2 (en) 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7914847B2 (en) 2003-05-09 2011-03-29 Asm America, Inc. Reactor surface passivation through chemical deactivation
KR101090895B1 (ko) 2003-05-09 2011-12-08 에이에스엠 아메리카, 인코포레이티드 화학적 비활성화를 통한 반응기 표면의 패시베이션
US6811448B1 (en) 2003-07-15 2004-11-02 Advanced Micro Devices, Inc. Pre-cleaning for silicidation in an SMOS process
US7067407B2 (en) 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
US7323411B1 (en) 2003-09-26 2008-01-29 Cypress Semiconductor Corporation Method of selective tungsten deposition on a silicon surface
US7375033B2 (en) 2003-11-14 2008-05-20 Micron Technology, Inc. Multi-layer interconnect with isolation layer
US7207096B2 (en) * 2004-01-22 2007-04-24 International Business Machines Corporation Method of manufacturing high performance copper inductors with bond pads
US7405143B2 (en) 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
US7309395B2 (en) 2004-03-31 2007-12-18 Dielectric Systems, Inc. System for forming composite polymer dielectric film
KR20050103811A (ko) 2004-04-27 2005-11-01 삼성에스디아이 주식회사 플라즈마 증착 공정에 의해 형성된 박막트랜지스터
TW200539321A (en) 2004-05-28 2005-12-01 Applied Materials Inc Method for improving high density plasmachemical vapor deposition process
US20060019493A1 (en) 2004-07-15 2006-01-26 Li Wei M Methods of metallization for microelectronic devices utilizing metal oxide
TW200619222A (en) 2004-09-02 2006-06-16 Rohm & Haas Elect Mat Method for making organometallic compounds
US8882914B2 (en) 2004-09-17 2014-11-11 Intermolecular, Inc. Processing substrates using site-isolated processing
US7476618B2 (en) 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
CN101061253B (zh) 2004-11-22 2010-12-22 应用材料股份有限公司 使用批式制程腔室的基材处理装置
US7160583B2 (en) 2004-12-03 2007-01-09 3M Innovative Properties Company Microfabrication using patterned topography and self-assembled monolayers
US7276433B2 (en) 2004-12-03 2007-10-02 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming memory circuitry, and methods of forming field effect transistors
US7429402B2 (en) 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
JP4258515B2 (ja) 2005-02-04 2009-04-30 パナソニック株式会社 回折素子、回折素子の製造方法、光ピックアップ装置および光ディスク装置
US20060199399A1 (en) 2005-02-22 2006-09-07 Muscat Anthony J Surface manipulation and selective deposition processes using adsorbed halogen atoms
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7425350B2 (en) 2005-04-29 2008-09-16 Asm Japan K.K. Apparatus, precursors and deposition methods for silicon-containing materials
US7084060B1 (en) 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition
US7402519B2 (en) 2005-06-03 2008-07-22 Intel Corporation Interconnects having sealing structures to enable selective metal capping layers
KR100695876B1 (ko) 2005-06-24 2007-03-19 삼성전자주식회사 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법.
US20070014919A1 (en) 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
US8771804B2 (en) 2005-08-31 2014-07-08 Lam Research Corporation Processes and systems for engineering a copper surface for selective metal deposition
US20070099422A1 (en) 2005-10-28 2007-05-03 Kapila Wijekoon Process for electroless copper deposition
GB2432363B (en) 2005-11-16 2010-06-23 Epichem Ltd Hafnocene and zirconocene precursors, and use thereof in atomic layer deposition
WO2007064376A2 (en) 2005-11-28 2007-06-07 Honeywell International Inc. Organometallic precursors and related intermediates for deposition processes, their production and methods of use
US7595271B2 (en) 2005-12-01 2009-09-29 Asm America, Inc. Polymer coating for vapor deposition tool
US7695567B2 (en) 2006-02-10 2010-04-13 Applied Materials, Inc. Water vapor passivation of a wall facing a plasma
US7601651B2 (en) 2006-03-31 2009-10-13 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
TW200746268A (en) 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
JP5032145B2 (ja) 2006-04-14 2012-09-26 株式会社東芝 半導体装置
FR2900276B1 (fr) 2006-04-25 2008-09-12 St Microelectronics Sa Depot peald d'un materiau a base de silicium
EP2029790A1 (en) 2006-06-02 2009-03-04 L'AIR LIQUIDE, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming high-k dielectric films based on novel titanium, zirconium, and hafnium precursors and their use for semiconductor manufacturing
US7611751B2 (en) 2006-11-01 2009-11-03 Asm America, Inc. Vapor deposition of metal carbide films
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7790631B2 (en) 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
US8205625B2 (en) 2006-11-28 2012-06-26 Ebara Corporation Apparatus and method for surface treatment of substrate, and substrate processing apparatus and method
JP4881262B2 (ja) 2006-11-28 2012-02-22 株式会社荏原製作所 基板の表面処理方法
DE102007004867B4 (de) 2007-01-31 2009-07-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
WO2008136882A2 (en) * 2007-02-14 2008-11-13 The Board Of Trustees Of The Leland Stanford Junior University Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
US20080241575A1 (en) 2007-03-28 2008-10-02 Lavoie Adrein R Selective aluminum doping of copper interconnects and structures formed thereby
EP2191034B1 (en) 2007-09-14 2013-03-13 Sigma-Aldrich Co. LLC Methods of preparing thin films by atomic layer deposition using monocyclopentadienyl triamino zirconium precursors
JP2009076590A (ja) 2007-09-19 2009-04-09 Hitachi Kokusai Electric Inc クリーニング方法
KR20100098380A (ko) 2007-11-06 2010-09-06 에이치시에프 파트너스, 엘.피. 원자 층 증착 공정
WO2009102363A2 (en) 2007-11-15 2009-08-20 Stc.Unm Ultra-thin microporous/hybrid materials
KR100920033B1 (ko) 2007-12-10 2009-10-07 (주)피앤테크 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
US9217200B2 (en) 2007-12-21 2015-12-22 Asm International N.V. Modification of nanoimprint lithography templates by atomic layer deposition
JP5198106B2 (ja) 2008-03-25 2013-05-15 東京エレクトロン株式会社 成膜装置、及び成膜方法
US20090269507A1 (en) 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
US7993950B2 (en) 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8309446B2 (en) 2008-07-16 2012-11-13 Applied Materials, Inc. Hybrid heterojunction solar cell fabrication using a doping layer mask
US7951637B2 (en) 2008-08-27 2011-05-31 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
US8425739B1 (en) 2008-09-30 2013-04-23 Stion Corporation In chamber sodium doping process and system for large scale cigs based thin film photovoltaic materials
KR20110084275A (ko) 2008-10-27 2011-07-21 어플라이드 머티어리얼스, 인코포레이티드 삼원 화합물의 기상 증착 방법
JP2012510706A (ja) 2008-12-01 2012-05-10 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 有機電子デバイス用のアノード
US20100147396A1 (en) 2008-12-15 2010-06-17 Asm Japan K.K. Multiple-Substrate Transfer Apparatus and Multiple-Substrate Processing Apparatus
US7927942B2 (en) 2008-12-19 2011-04-19 Asm International N.V. Selective silicide process
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
KR101556238B1 (ko) 2009-02-17 2015-10-01 삼성전자주식회사 매립형 배선라인을 갖는 반도체 소자의 제조방법
US8242019B2 (en) 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
US8071452B2 (en) 2009-04-27 2011-12-06 Asm America, Inc. Atomic layer deposition of hafnium lanthanum oxides
US20100314765A1 (en) 2009-06-16 2010-12-16 Liang Wen-Ping Interconnection structure of semiconductor integrated circuit and method for making the same
JP5359642B2 (ja) 2009-07-22 2013-12-04 東京エレクトロン株式会社 成膜方法
US20120189868A1 (en) 2009-07-31 2012-07-26 Akzo Nobel Chemicals International B.V. Process for the preparation of a coated substrate, coated substrate, and use thereof
KR101129090B1 (ko) 2009-09-01 2012-04-13 성균관대학교산학협력단 패턴화된 세포 배양용 기판의 제조방법, 패턴화된 세포 배양용 기판, 세포의 패턴화된 배양 방법, 및 패턴화된 세포칩
JP2011222779A (ja) 2010-04-09 2011-11-04 Dainippon Printing Co Ltd 薄膜素子用基板の製造方法、薄膜素子の製造方法および薄膜トランジスタの製造方法
US8318249B2 (en) 2009-11-20 2012-11-27 Eastman Kodak Company Method for selective deposition and devices
US8481355B2 (en) 2009-12-15 2013-07-09 Primestar Solar, Inc. Modular system and process for continuous deposition of a thin film layer on a substrate
US8562750B2 (en) 2009-12-17 2013-10-22 Lam Research Corporation Method and apparatus for processing bevel edge
US8293658B2 (en) 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
JP5222864B2 (ja) 2010-02-17 2013-06-26 株式会社ジャパンディスプレイイースト 液晶表示装置の製造方法
JP5373669B2 (ja) 2010-03-05 2013-12-18 東京エレクトロン株式会社 半導体装置の製造方法
US8178439B2 (en) 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
TWI529808B (zh) 2010-06-10 2016-04-11 Ａｓｍ國際股份有限公司 使膜選擇性沈積於基板上的方法
WO2011160004A1 (en) 2010-06-18 2011-12-22 Cambridge Nanotech Inc. Method and apparatus for precursor delivery
JP5400964B2 (ja) 2010-07-01 2014-01-29 東京エレクトロン株式会社 半導体装置の製造方法
US8357608B2 (en) 2010-08-09 2013-01-22 International Business Machines Corporation Multi component dielectric layer
US9487600B2 (en) 2010-08-17 2016-11-08 Uchicago Argonne, Llc Ordered nanoscale domains by infiltration of block copolymers
US8945305B2 (en) 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
TW201224190A (en) 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
US8822350B2 (en) 2010-11-19 2014-09-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus
US20120219824A1 (en) 2011-02-28 2012-08-30 Uchicago Argonne Llc Atomic layer deposition of super-conducting niobium silicide
US8980418B2 (en) 2011-03-24 2015-03-17 Uchicago Argonne, Llc Sequential infiltration synthesis for advanced lithography
JP2012209393A (ja) 2011-03-29 2012-10-25 Tokyo Electron Ltd クリーニング方法及び成膜方法
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
KR101995602B1 (ko) 2011-06-03 2019-07-02 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
KR20130007059A (ko) 2011-06-28 2013-01-18 삼성전자주식회사 반도체 장치의 제조 방법
EP2557132B1 (en) 2011-08-10 2018-03-14 3M Innovative Properties Company Multilayer adhesive film, in particular for bonding optical sensors
CN102332395B (zh) 2011-09-23 2014-03-05 复旦大学 一种选择性淀积栅氧和栅电极的方法
JP6202798B2 (ja) 2011-10-12 2017-09-27 エーエスエム インターナショナル エヌ．ヴェー．Ａｓｍ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ． 酸化アンチモン膜の原子層堆積
TWI627303B (zh) 2011-11-04 2018-06-21 Ａｓｍ國際股份有限公司 將摻雜氧化矽沉積在反應室內的基底上的方法
KR20130056608A (ko) 2011-11-22 2013-05-30 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
US9112003B2 (en) * 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US20130157409A1 (en) 2011-12-16 2013-06-20 Kaushik Vaidya Selective atomic layer deposition of passivation layers for silicon-based photovoltaic devices
US8623468B2 (en) 2012-01-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabricating metal hard masks
US9238865B2 (en) 2012-02-06 2016-01-19 Asm Ip Holding B.V. Multiple vapor sources for vapor deposition
JP6020239B2 (ja) 2012-04-27 2016-11-02 東京エレクトロン株式会社 成膜方法及び成膜装置
US9005877B2 (en) 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
JP5862459B2 (ja) 2012-05-28 2016-02-16 東京エレクトロン株式会社 成膜方法
JP5966618B2 (ja) 2012-05-28 2016-08-10 東京エレクトロン株式会社 成膜方法
US20130323930A1 (en) 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
US11037923B2 (en) 2012-06-29 2021-06-15 Intel Corporation Through gate fin isolation
US9371338B2 (en) 2012-07-20 2016-06-21 American Air Liquide, Inc. Organosilane precursors for ALD/CVD silicon-containing film applications
JP6040609B2 (ja) 2012-07-20 2016-12-07 東京エレクトロン株式会社 成膜装置及び成膜方法
US8890264B2 (en) 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
US9099490B2 (en) 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
JP2014093331A (ja) 2012-10-31 2014-05-19 Tokyo Electron Ltd 重合膜の成膜方法、成膜装置の環境維持方法、成膜装置、並びに電子製品の製造方法
US9330899B2 (en) 2012-11-01 2016-05-03 Asm Ip Holding B.V. Method of depositing thin film
US8963135B2 (en) 2012-11-30 2015-02-24 Intel Corporation Integrated circuits and systems and methods for producing the same
US8993404B2 (en) 2013-01-23 2015-03-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
US9566609B2 (en) 2013-01-24 2017-02-14 Corning Incorporated Surface nanoreplication using polymer nanomasks
JP5949586B2 (ja) 2013-01-31 2016-07-06 東京エレクトロン株式会社 原料ガス供給装置、成膜装置、原料の供給方法及び記憶媒体
CN104968724B (zh) 2013-01-31 2017-09-26 大日本印刷株式会社 电子束固化性树脂组合物、反射器用树脂框架、反射器、半导体发光装置、及成形体的制造方法
US20140227461A1 (en) 2013-02-14 2014-08-14 Dillard University Multiple Beam Pulsed Laser Deposition Of Composite Films
US8980734B2 (en) 2013-03-08 2015-03-17 Freescale Semiconductor, Inc. Gate security feature
US10573511B2 (en) 2013-03-13 2020-02-25 Asm Ip Holding B.V. Methods for forming silicon nitride thin films
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9147574B2 (en) 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US20140273290A1 (en) 2013-03-15 2014-09-18 Tokyo Electron Limited Solvent anneal processing for directed-self assembly applications
US9159558B2 (en) 2013-03-15 2015-10-13 International Business Machines Corporation Methods of reducing defects in directed self-assembled structures
US9209014B2 (en) 2013-03-15 2015-12-08 Tokyo Electron Limited Multi-step bake apparatus and method for directed self-assembly lithography control
JP2014188656A (ja) 2013-03-28 2014-10-06 Tokyo Electron Ltd 中空構造体の製造方法
US9552979B2 (en) 2013-05-31 2017-01-24 Asm Ip Holding B.V. Cyclic aluminum nitride deposition in a batch reactor
JP5605464B2 (ja) 2013-06-25 2014-10-15 東京エレクトロン株式会社 成膜装置及びそのクリーニング方法
CN105308719B (zh) 2013-06-28 2019-07-26 英特尔公司 基于选择性外延生长的iii-v族材料的器件
JP2015012179A (ja) 2013-06-28 2015-01-19 住友電気工業株式会社 気相成長方法
US9017526B2 (en) 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
TW201509799A (zh) 2013-07-19 2015-03-16 Air Liquide 用於ａｌｄ／ｃｖｄ含矽薄膜應用之六配位含矽前驅物
US9362163B2 (en) 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
JP6111171B2 (ja) 2013-09-02 2017-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
CA2922688C (en) 2013-09-20 2018-10-30 Baker Hughes Incorporated Composites for use in stimulation and sand control operations
US9385033B2 (en) 2013-09-27 2016-07-05 Intel Corporation Method of forming a metal from a cobalt metal precursor
CN105556644B (zh) * 2013-09-27 2019-04-19 英特尔公司 通过包括限制材料层在相邻区域上方的侵蚀的选择性的化学反应来在小区域上方形成材料层
US9067958B2 (en) 2013-10-14 2015-06-30 Intel Corporation Scalable and high yield synthesis of transition metal bis-diazabutadienes
US20150118863A1 (en) 2013-10-25 2015-04-30 Lam Research Corporation Methods and apparatus for forming flowable dielectric films having low porosity
JP2015111563A (ja) 2013-11-06 2015-06-18 Ｄｏｗａエレクトロニクス株式会社 銅粒子分散液およびそれを用いた導電膜の製造方法
JP6135475B2 (ja) 2013-11-20 2017-05-31 東京エレクトロン株式会社 ガス供給装置、成膜装置、ガス供給方法及び記憶媒体
TW201525173A (zh) 2013-12-09 2015-07-01 Applied Materials Inc 選擇性層沉積之方法
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
JP6325669B2 (ja) 2013-12-19 2018-05-16 インテル・コーポレーション 半導体構造、集積回路構造、及びそれらの製造方法
US9455150B2 (en) 2013-12-24 2016-09-27 Intel Corporation Conformal thin film deposition of electropositive metal alloy films
US9873940B2 (en) 2013-12-31 2018-01-23 Lam Research Corporation Coating system and method for coating interior fluid wetted surfaces of a component of a semiconductor substrate processing apparatus
TWI661072B (zh) * 2014-02-04 2019-06-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沈積
TWI624515B (zh) 2014-02-10 2018-05-21 國立清華大學 無機－有機複合氧化物聚合體及其製備方法
JP6254459B2 (ja) 2014-02-27 2017-12-27 東京エレクトロン株式会社 重合膜の耐薬品性改善方法、重合膜の成膜方法、成膜装置、および電子製品の製造方法
US20150275355A1 (en) 2014-03-26 2015-10-01 Air Products And Chemicals, Inc. Compositions and methods for the deposition of silicon oxide films
US9932671B2 (en) 2014-03-27 2018-04-03 Intel Corporation Precursor and process design for photo-assisted metal atomic layer deposition (ALD) and chemical vapor deposition (CVD)
CN106030758B (zh) 2014-03-28 2020-07-17 英特尔公司 选择性外延生长的基于iii-v材料的器件
US10047435B2 (en) * 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
KR20160031903A (ko) 2014-09-15 2016-03-23 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10062564B2 (en) 2014-12-15 2018-08-28 Tokyo Electron Limited Method of selective gas phase film deposition on a substrate by modifying the surface using hydrogen plasma
US11021630B2 (en) 2014-12-30 2021-06-01 Rohm And Haas Electronic Materials Llc Copolymer formulation for directed self assembly, methods of manufacture thereof and articles comprising the same
KR102185458B1 (ko) * 2015-02-03 2020-12-03 에이에스엠 아이피 홀딩 비.브이. 선택적 퇴적
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US9613831B2 (en) * 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US9805914B2 (en) 2015-04-03 2017-10-31 Applied Materials, Inc. Methods for removing contamination from surfaces in substrate processing systems
US9978866B2 (en) 2015-04-22 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
WO2016178978A1 (en) * 2015-05-01 2016-11-10 Applied Materials, Inc. Selective deposition of thin film dielectrics using surface blocking chemistry
US9646883B2 (en) 2015-06-12 2017-05-09 International Business Machines Corporation Chemoepitaxy etch trim using a self aligned hard mask for metal line to via
US10464959B2 (en) * 2015-06-18 2019-11-05 Intel Corporation Inherently selective precursors for deposition of second or third row transition metal thin films
US10428421B2 (en) * 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10343186B2 (en) * 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US20170107413A1 (en) 2015-10-19 2017-04-20 Liang Wang Anti-icing composition driven by catalytic hydrogen generation under subzero temperatures
US10316406B2 (en) * 2015-10-21 2019-06-11 Ultratech, Inc. Methods of forming an ALD-inhibiting layer using a self-assembled monolayer
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9349687B1 (en) 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
US20170298503A1 (en) * 2016-04-18 2017-10-19 Asm Ip Holding B.V. Combined anneal and selective deposition systems
CN109314045B (zh) 2016-04-18 2023-08-04 Asm Ip 控股有限公司 于基底上形成定向自组装层的方法
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10171919B2 (en) 2016-05-16 2019-01-01 The Regents Of The University Of Colorado, A Body Corporate Thermal and thermoacoustic nanodevices and methods of making and using same
US10373820B2 (en) * 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) * 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US9805974B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Selective deposition of metallic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10014212B2 (en) * 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US10612137B2 (en) * 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9972695B2 (en) 2016-08-04 2018-05-15 International Business Machines Corporation Binary metal oxide based interlayer for high mobility channels
US10186420B2 (en) 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US11430656B2 (en) * 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US9911595B1 (en) 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
JP6832776B2 (ja) * 2017-03-30 2021-02-24 東京エレクトロン株式会社 選択成長方法
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
CN115233183A (zh) * 2017-05-16 2022-10-25 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) * 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
US10763108B2 (en) 2017-08-18 2020-09-01 Lam Research Corporation Geometrically selective deposition of a dielectric film
US10283710B2 (en) 2017-09-05 2019-05-07 Sandisk Technologies Llc Resistive random access memory device containing replacement word lines and method of making thereof
US10586734B2 (en) 2017-11-20 2020-03-10 Tokyo Electron Limited Method of selective film deposition for forming fully self-aligned vias
JP7146690B2 (ja) * 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) * 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11965238B2 (en) * 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US20200347493A1 (en) * 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition
TW202140833A (zh) * 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) * 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202204658A (zh) * 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料

Also Published As

Publication number Publication date
TW202328474A (zh) 2023-07-16
JP7169072B2 (ja) 2022-11-10
TWI794209B (zh) 2023-03-01
US11094535B2 (en) 2021-08-17
JP7373636B2 (ja) 2023-11-02
JP2023011755A (ja) 2023-01-24
TW201835367A (zh) 2018-10-01
US20210358739A1 (en) 2021-11-18
US20180233350A1 (en) 2018-08-16
TW202240002A (zh) 2022-10-16
JP2018137435A (ja) 2018-08-30
KR20180093823A (ko) 2018-08-22
KR20240060762A (ko) 2024-05-08
TWI798112B (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
JP7373636B2 (ja) 選択的パッシベーションおよび選択的堆積
US11145506B2 (en) Selective passivation and selective deposition
US10923361B2 (en) Deposition of organic films
US11387107B2 (en) Deposition of organic films
US20210358745A1 (en) Selective passivation and selective deposition
CN114262878A (zh) 氧化硅沉积方法
TWI842748B (zh) 選擇性沉積的方法以及用於選擇性沉積的組合工具和系統
KR20230019044A (ko) 선택적 패시베이션 및 선택적 증착
US20230098114A1 (en) Selective deposition of organic material
CN114613722A (zh) 使用抑制剂的拓扑选择性气相沉积

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231023