JP2021052070A - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP2021052070A
JP2021052070A JP2019173471A JP2019173471A JP2021052070A JP 2021052070 A JP2021052070 A JP 2021052070A JP 2019173471 A JP2019173471 A JP 2019173471A JP 2019173471 A JP2019173471 A JP 2019173471A JP 2021052070 A JP2021052070 A JP 2021052070A
Authority
JP
Japan
Prior art keywords
film
substrate
region
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019173471A
Other languages
English (en)
Inventor
秀司 東雲
Shuji Shinonome
秀司 東雲
杉浦　正仁
Masahito Sugiura
正仁 杉浦
貴士 松本
Takashi Matsumoto
貴士 松本
河野　有美子
Yumiko Kono
有美子 河野
進一 池
Chinichi Ike
進一 池
健次 大内
Kenji Ouchi
健次 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019173471A priority Critical patent/JP2021052070A/ja
Priority to PCT/JP2020/035097 priority patent/WO2021060110A1/ja
Priority to KR1020227012175A priority patent/KR102582899B1/ko
Priority to US17/762,230 priority patent/US20230148162A1/en
Publication of JP2021052070A publication Critical patent/JP2021052070A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4418—Methods for making free-standing articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Abstract

【課題】ＳＡＭの形状を制御できる技術を提供する。【解決手段】基板上へ対象膜を形成する成膜方法であって、第１領域の表面に形成された第１導電材料の層と、第２領域の表面に形成された絶縁材料の層とを有する前記基板を準備する工程と、前記第１導電材料の層の表面にカーボンナノチューブを形成する工程と、自己組織化膜の原料ガスを供給し、前記第１導電材料の層の表面のうち前記カーボンナノチューブが形成されていない領域に自己組織化膜を形成する工程と、を含む、成膜方法が提供される。【選択図】図２

Description

本開示は、成膜方法に関する。
特許文献１には、フォトリソグラフィ技術を用いずに、基板の特定の領域に選択的に対象膜を形成する技術が開示されている。具体的には、対象膜の形成を阻害する自己組織化単分子膜（Self-Assembled Monolayer：ＳＡＭ）を基板の一部の領域に形成し、基板の残りの領域に対象膜を形成する技術が開示されている。
特表２００７−５０１９０２号公報
本開示は、ＳＡＭの形状を制御できる技術を提供する。
本開示の一の態様によれば、基板上へ対象膜を形成する成膜方法であって、第１領域の表面に形成された第１導電材料の層と、第２領域の表面に形成された絶縁材料の層とを有する前記基板を準備する工程と、前記第１導電材料の層の表面にカーボンナノチューブを形成する工程と、自己組織化膜の原料ガスを供給し、前記第１導電材料の層の表面のうち前記カーボンナノチューブが形成されていない領域に自己組織化膜を形成する工程と、を含む、成膜方法が提供される。
一の側面によれば、ＳＡＭの形状を制御できる。
第１実施形態に係る成膜方法を示すフローチャートである。 図１に示す各工程での基板の状態の一例を示す断面図である。 第２実施形態に係る成膜方法を示すフローチャートである。 図３に示す各工程での基板の状態の一例を示す断面図である。 一実施形態に係る成膜方法を実施するための成膜システムの一例を示す模式図である。 成膜装置およびＳＡＭ形成装置として用いることができる処理装置の一例を示す断面図である。
以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く場合がある。以下では図中における上下の方向又は関係を用いて説明するが、普遍的な上下の方向又は関係を表すものではない。
＜第１実施形態＞
図１は、第１実施形態に係る成膜方法を示すフローチャートである。図２は、図１に示す各工程での基板の状態の一例を示す断面図である。図２（Ａ）〜図２（Ｆ）は、それぞれ、図１に示す工程Ｓ１０１〜Ｓ１０６に対応する基板１０の状態を示す。
成膜方法は、図２（Ａ）に示すように基板１０を準備する工程Ｓ１０１を含む。準備することは、例えば、成膜装置の処理容器（チャンバ）の内部に基板１０を搬入することを含む。基板１０は、導電膜１１、自然酸化膜１１Ａ、絶縁膜１２、及び下地基板１５を含む。
基板１０は、第１領域Ａ１及び第２領域Ａ２を有する。ここでは、一例として、第１領域Ａ１及び第２領域Ａ２は平面視で隣り合っている。導電膜１１は第１領域Ａ１内で下地基板１５の上面側に設けられ、絶縁膜１２は第２領域Ａ２内で下地基板１５の上面側に設けられる。自然酸化膜１１Ａは、第１領域Ａ１内で導電膜１１の上面に設けられる。図２（Ａ）では、基板１０の表面に自然酸化膜１１Ａ及び絶縁膜１２が露出している。
第１領域Ａ１の数は、図２（Ａ）では１つであるが、複数でもよい。例えば２つの第１領域Ａ１が第２領域Ａ２を挟むように配置されてもよい。同様に、第２領域Ａ２の数は、図２（Ａ）では１つであるが、複数でもよい。例えば２つの第２領域Ａ２が第１領域Ａ１を挟むように配置されてもよい。
なお、図２（Ａ）では第１領域Ａ１及び第２領域Ａ２のみが存在するが、第３領域がさらに存在してもよい。第３領域は、第１領域Ａ１の導電膜１１及び第２領域Ａ２の絶縁膜１２とは異なる材料の層が露出する領域である。第３領域は、第１領域Ａ１と第２領域Ａ２との間に配置されてもよいし、第１領域Ａ１及び第２領域Ａ２の外に配置されてもよい。
導電膜１１は、第１導電材料の層の一例である。第１導電材料は、例えば銅（Ｃｕ）、コバルト（Ｃｏ）、又はルテニウム（Ｒｕ）等の金属である。これらの金属の表面は、大気中で時間の経過と共に自然に酸化される。その酸化物が自然酸化膜１１Ａである。自然酸化膜１１Ａは、還元処理によって除去可能である。
ここでは、一例として、導電膜１１が銅（Ｃｕ）であり、自然酸化膜１１Ａが自然酸化によって形成された酸化銅である形態について説明する。自然酸化膜１１Ａとしての酸化銅は、ＣｕＯとＣｕ２Ｏを含み得る。
絶縁膜１２は、絶縁材料の層の一例であり、誘電率が低い所謂low-k材料製の絶縁膜であってもよい。絶縁膜１２の絶縁材料は、例えばケイ素（Ｓｉ）を含む絶縁材料であり、例えば酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、又は酸炭窒化ケイ素等である。以下、酸化ケイ素を、酸素とケイ素との組成比に関係なくＳｉＯとも表記する。同様に、窒化ケイ素をＳｉＮとも表記し、酸窒化ケイ素をＳｉＯＮとも表記し、炭化ケイ素をＳｉＣとも表記し、酸炭窒化ケイ素をＳｉＯＣＮとも表記する。絶縁膜１２は、本実施形態ではＳｉＯ膜である。
下地基板１５は、例えばシリコンウェハ等の半導体基板である。基板１０は、下地基板１５と導電膜１１との間に、下地基板１５及び導電膜１１とは異なる材料で形成される下地膜をさらに含んでいてもよい。同様に、基板１０は、下地基板１５と絶縁膜１２との間に、下地基板１５及び絶縁膜１２とは異なる材料で形成される下地膜をさらに有していてもよい。
このような下地膜は、例えば、ＳｉＮ層等であってもよい。ＳｉＮ層等は、例えば、エッチングをストップさせるエッチストップレイヤであってもよい。
成膜方法は、自然酸化膜１１Ａ（図２（Ａ）参照）を還元することにより、図２（Ｂ）に示すように基板１０を作製する工程Ｓ１０２を含む。自然酸化膜１１Ａを還元するには、例えば、成膜装置の処理容器における水素（Ｈ２）及びアルゴン（Ａｒ）の流量をそれぞれ１００ｓｃｃｍ及び２５００ｓｃｃｍに設定して処理容器内の圧力を１ｔｏｒｒ〜１０ｔｏｒｒ（約１３３．３２Ｐａ〜約１３３３．２２Ｐａ）に設定する。そして、水素が処理容器内の雰囲気ガスの０．５％未満になる水素雰囲気下において、基板１０が１５０℃〜２００℃になるようにサセプタを加熱する。
工程Ｓ１０２により、自然酸化膜１１Ａとしての酸化銅はＣｕに還元されて除去される。この結果、図２（Ｂ）に示すように、導電膜１１、絶縁膜１２、及び下地基板１５を含む基板１０が得られる。基板１０の第１領域Ａ１の表面には、導電膜１１としてのＣｕが露出している。なお、自然酸化膜１１Ａの還元処理は、ドライプロセスに限らず、ウェットプロセスであってもよい。また、工程Ｓ１０２は、一例として工程Ｓ１０１と同一の処理容器で行えばよい。
成膜方法は、図２（Ｃ）に示すように導電膜１１の表面に触媒金属微粒子１３Ａを形成する工程Ｓ１０３を含む。触媒金属微粒子１３Ａは、第２導電材料の触媒金属微粒子の一例であり、第２導電材料は、例えばコバルト（Ｃｏ）又はニッケル（Ｎｉ）等の遷移金属、又は、遷移金属を含む合金である。触媒金属微粒子１３Ａは、後にＣＮＴ(Carbon Nano Tube)を形成する際に触媒作用をもたらし、ＣＮＴの成長における核又は種になるものである。触媒金属微粒子１３Ａの大きさは、一例として、１ｎｍ〜５ｎｍである。本実施形態では、触媒金属微粒子１３ＡがＣｏ微粒子である形態について説明する。
触媒金属微粒子１３Ａは、例えば、次のようにして導電膜１１の表面に形成することができる。
まず、熱ＣＶＤ（Chemical Vapor Deposition）法でＣｏ薄膜を導電膜１１の表面に形成する。成膜装置の処理容器内の圧力を１Ｔｏｒｒ〜１０Ｔｏｒｒ（約１３３．３２Ｐａ〜約１３３３．２２Ｐａ）に設定し、基板温度が３００℃になるようにサセプタを加熱して、ガス供給機構で予め加熱して気化したコバルトカルボニル（Ｃｏ２（ＣＯ）８）ガスを希釈ガス（例えばＡｒガスまたはＮ２ガス等）とともに処理容器内に供給して導電膜１１の表面にＣｏ薄膜を形成すればよい。なお、このプロセスにおける基板温度は、Ｃｏの凝集が生じない３００℃以下であればよい。また、Ｃｏ薄膜は、熱ＣＶＤ法に限らず、スパッタ法や蒸着法等で形成してもよい。
次に基板１０を加熱し、酸素（Ｏ２）ガスとアルゴン（Ａｒ）ガスのマイクロ波プラズマを発生させてＣｏ薄膜に酸素プラズマ処理を行う。このように酸素プラズマ処理を行うと、Ｃｏ薄膜の表面に付着している有機物等を除去して清浄化することができ、この結果Ｃｏ薄膜の表面に加熱によるマイグレーションが起こりやすくなり、Ｃｏの凝集が生じて微粒子化する。このようにして、導電膜１１の表面に島状の触媒金属微粒子１３Ａを形成することができる。
酸素プラズマ処理のプロセス条件としては、例えば、成膜装置の処理容器内の圧力を６７Ｐａ〜５３３Ｐａに設定し、基板１０が３００℃〜６００℃になるようにサセプタを加熱し、Ｏ２ガス、Ａｒガスをそれぞれ５０ｓｃｃｍ〜２００ｓｃｃｍ、３００ｓｃｃｍ〜６００ｓｃｃｍで流し、マイクロ波の出力を２５０Ｗ〜２０００Ｗに設定すればよい。なお、酸素プラズマ処理では、Ｏ２ガスの代わりに、Ｈ２Ｏ、Ｏ、Ｏ３、Ｎ２Ｏ等の酸素を含むガスを用いてもよい。
また、酸素プラズマ処理の後に、活性化処理を行う。活性化処理では、水素（Ｈ２）ガスとＡｒガスのマイクロ波プラズマを発生させて、触媒金属微粒子１３Ａの表面を還元して活性化する。活性化処理により、酸素プラズマ処理で形成された触媒金属微粒子１３Ａの表面の酸化膜は除去され、微粒子の状態を保ちながら触媒金属微粒子１３Ａをさらに高密度化させることができる。
活性化処理のプロセス条件としては、例えば、成膜装置の処理容器内の圧力を６７Ｐａ〜５３３Ｐａに設定し、基板１０が３００℃〜６００℃になるようにサセプタを加熱し、Ｈ２ガス、Ａｒガスをそれぞれ１００ｓｃｃｍ〜１２００ｓｃｃｍ、３００ｓｃｃｍ〜６００ｓｃｃｍで流し、マイクロ波の出力を２５０Ｗ〜２０００Ｗに設定すればよい。なお、活性化処理では、Ｈ２ガスの代わりに、アンモニア（ＮＨ３）ガス等の水素を含有するガスを用いてもよい。
工程Ｓ１０３により、図２（Ｃ）に示すように、導電膜１１の表面に触媒金属微粒子１３Ａが形成され、導電膜１１、絶縁膜１２、触媒金属微粒子１３Ａ、及び下地基板１５を含む基板１０が得られる。図２（Ｃ）では、基板１０の表面に導電膜１１、触媒金属微粒子１３Ａ、及び絶縁膜１２が露出している。なお、工程Ｓ１０３は、一例として工程Ｓ１０２と同一の処理容器で行うことができる。
成膜方法は、図２（Ｄ）に示すように、ＣＮＴ１３Ｂを形成する工程Ｓ１０４を含む。ＣＮＴ１３Ｂは、触媒金属微粒子１３Ａの上に形成され、第１領域Ａ１内で基板１０及び導電膜１１の表面に対して垂直に成長する。ＣＮＴ１３Ｂは、後に形成するＳＡＭとともに、後述する対象膜１４の形成を阻害する。ＣＮＴ１３Ｂは、第２領域Ａ２には形成されない。
ＣＮＴ１３Ｂは、例えば、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、エタン（Ｃ２Ｈ６）、プロピレン（Ｃ３Ｈ６）等の炭素を含むガス（炭素源ガス）をプラズマにより分解し、触媒金属微粒子１３Ａの触媒作用を利用して成長させればよい。このようにすれば、ＣＮＴ１３Ｂを触媒金属微粒子１３Ａの上に成長させることができる。ＣＮＴ１３Ｂは、垂直配向性により導電膜１１の表面に対して垂直に成長する。
ＣＮＴ１３Ｂの形成のプロセス条件で成膜は、例えば、次の通りである。ここでは、炭素源ガスとしてＣ２Ｈ４ガスを用いる形態について説明する。成膜装置の処理容器内の圧力を６７Ｐａ〜５３３Ｐａに設定し、基板１０が３００℃〜６００℃になるようにサセプタを加熱し、Ｃ２Ｈ４ガス、Ｈ２ガス、Ａｒガスをそれぞれ５ｓｃｃｍ〜１５０ｓｃｃｍ、１００ｓｃｃｍ〜１２００ｓｃｃｍ、３００ｓｃｃｍ〜６００ｓｃｃｍで流し、マイクロ波の出力を２５０Ｗ〜２０００Ｗに設定してマイクロ波プラズマを発生させることでＣＮＴ１３Ｂを成長させればよい。なお、Ｈ２ガスの代わりに、アンモニア（ＮＨ３）ガス等の水素を含有するガスを用いてもよい。
ＣＮＴ１３Ｂの高さは、後に形成する対象膜１４よりも高いことが好ましい。対象膜１４の第１領域Ａ１への侵入を抑制するためである。ＣＮＴ１３Ｂの高さは、一例として１０ｎｍ〜２５ｎｍ程度である。
工程Ｓ１０４により、図２（Ｄ）に示すように、導電膜１１の表面に触媒金属微粒子１３Ａ及びＣＮＴ１３Ｂが形成され、導電膜１１、絶縁膜１２、触媒金属微粒子１３Ａ、ＣＮＴ１３Ｂ、及び下地基板１５を含む基板１０が得られる。図２（Ｄ）では、基板１０の表面に導電膜１１、触媒金属微粒子１３Ａ、ＣＮＴ１３Ｂ、及び絶縁膜１２が露出している。触媒金属微粒子１３Ａは導電膜１１の表面に点在しているため、ＣＮＴ１３Ｂ同士の間は隙間があり、隙間から導電膜１１が露出する。なお、工程Ｓ１０４は、一例として工程Ｓ１０３と同一の処理容器で行うことができる。
成膜方法は、図２（Ｅ）に示すように、ＳＡＭ１３Ｃを形成する工程Ｓ１０５を含む。ＳＡＭ１３Ｃは、第１領域Ａ１のＣＮＴ１３Ｂの隙間から表出する導電膜１１の表面に吸着し、ＣＮＴ１３Ｂによって垂直方向に矯正されながら導電膜１１の表面に対して垂直に成長する。ＳＡＭ１３Ｃは、ＣＮＴ１３Ｂと協働して後述する対象膜１４の形成を阻害する。ＳＡＭ１３Ｃは、第２領域Ａ２には形成されない。一般に、ＳＡＭは、高密度に形成されると、分子間のファンデルワールス力により高い配向性を示し、膜の表面に対して斜め方向に配向する傾向があるが、本実施の形態では、ＳＡＭ１３Ｃは、導電膜１１の表面に垂直に形成されたＣＮＴ１３Ｂによって矯正されるため、導電膜１１の表面に対して垂直に成長する。
ＳＡＭ１３Ｃを形成するための有機化合物は、チオール系であれば、フルオロカーボン系（CFx）あるいはアルキル系（CHx）のいずれの官能基を有していてもよく、例えば、CH3(CH2)[x]CH2SH [x=1~18]、CF3(CF2)[x]CH2CH2SH [x=0~18]でよい。また、フルオロカーボン系（CFx）には、フルオロベンゼンチオールも含まれる。
例えば、ガス状態のチオール系の有機化合物及びアルゴン（Ａｒ）の流量をそれぞれ１００ｓｃｃｍ及び１５００ｓｃｃｍに設定して成膜装置の処理容器内の圧力を１ｔｏｒｒ〜１０ｔｏｒｒ（約１３３．３２Ｐａ〜約１３３３．２２Ｐａ）に設定し、基板１０が１５０℃〜２００℃になるようにサセプタを加熱する。工程Ｓ１０５は、一例として工程Ｓ１０４とは異なる処理容器で行えばよい。
上述のようなチオール系の有機化合物は、金属との電子の授受が発生しやすい化合物である。よって、ＳＡＭ１３Ｃは、導電膜１１の表面に吸着し、電子の授受が発生し難い絶縁膜１２の表面には吸着し難い性質を有する。したがって、処理容器内にチオール系の有機化合物を流しながら成膜を行うと、導電膜１１の表面のみにＳＡＭ１３Ｃが選択的に形成されることになる。ＳＡＭ１３Ｃの膜厚（ＳＡＭ１３Ｃの分子の高さ）は、一例として３ｎｍ程度である。
このため、工程Ｓ１０５により、導電膜１１の表面にＳＡＭ１３Ｃが形成され、図２（Ｅ）に示すように、第１領域Ａ１に導電膜１１、触媒金属微粒子１３Ａ、ＣＮＴ１３Ｂ、及びＳＡＭ１３Ｃ、第２領域Ａ２に絶縁膜１２が形成された基板１０が得られる。ＳＡＭ１３ＣよりもＣＮＴ１３Ｂの方が高さが高いため、ＳＡＭ１３Ｃの上面からＣＮＴ１３Ｂが突出する。図２（Ｅ）では、基板１０の表面にＣＮＴ１３Ｂ、ＳＡＭ１３Ｃ、及び絶縁膜１２が露出している。工程Ｓ１０５は、ＳＡＭ１３Ｃを形成するためのチオール系の有機化合物の選択性を利用している。
成膜方法は、図２（Ｆ）に示すように、ＣＮＴ１３Ｂ及びＳＡＭ１３Ｃを用いて第２領域Ａ２に選択的に対象膜１４を形成する工程Ｓ１０６を含む。対象膜１４は、ＣＮＴ１３Ｂ及びＳＡＭ１３Ｃとは異なる材料、例えば金属、金属化合物又は半導体で形成される。ＳＡＭ１３Ｃは対象膜１４の形成を阻害するので、対象膜１４は第２領域Ａ２に選択的に形成される。なお、第１領域Ａ１及び第２領域Ａ２に加えて第３領域が存在する場合、第３領域には対象膜１４が形成されてもよいし、形成されなくてもよい。
ここで、ＣＮＴ１３Ｂがアルキル基又はフルオロ基で終端されていれば、ＣＮＴ１３ＢもＳＡＭ１３Ｃと同様に対象膜１４の形成を阻害する性質を有すると考えられ、対象膜１４の形成の阻害において、ＳＡＭ１３Ｃを補助することができる。この場合には、ＣＮＴ１３Ｂ及びＳＡＭ１３Ｃをブロッキング層として用いて第１領域Ａ１への対象膜１４の形成を阻害することができる。
対象膜１４は、例えばＣＶＤ法又はＡＬＤ（Atomic Layer Deposition）法で形成される。対象膜１４は、例えば絶縁材料で形成される。第２領域Ａ２に元々存在する絶縁膜１２の上に、さらに絶縁膜である対象膜１４を選択的に積層できる。
対象膜１４は、例えば、ケイ素を含む絶縁材料で形成される。ケイ素を含む絶縁材料は、例えば酸化ケイ素（ＳｉＯ）、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、又は炭化ケイ素（ＳｉＣ）等である。
以上説明したように、本実施形態によれば、導電膜１１の表面に存在する自然酸化膜１１Ａを還元処理で除去してから、導電膜１１の表面にＣｏ製の触媒金属微粒子１３Ａを形成する。そして、Ｃｏを触媒金属として利用して触媒金属微粒子１３Ａの上にＣＮＴ１３Ｂを垂直に成長させる。さらに、ＳＡＭ１３Ｃを作製するためのチオール系の有機化合物の選択性を利用して、ＣＮＴ１３Ｂの分子の隙間において導電膜１１の表面にＳＡＭ１３Ｃを形成する。
ＣＮＴ１３Ｂは、垂直配向性により導電膜１１の表面に対して垂直に成長するので、ＣＮＴ１３Ｂの分子の隙間から導電膜１１の表面に吸着するＳＡＭ１３Ｃは、ＣＮＴ１３Ｂによって矯正されて垂直方向に成長する。このように、ＣＮＴ１３Ｂを利用することで、ＳＡＭ１３Ｃが垂直に成長するように形状を制御することができる。
このため、第１領域Ａ１及び第２領域Ａ２の境界におけるＳＡＭ１３Ｃの側面（膜厚方向に生じる側面）は、導電膜１１の表面に対して垂直になる。すなわち、対象膜１４が形成される第２領域Ａ２に隣接する境界が起立した形状を有するようにＳＡＭ１３Ｃの形状を制御することができる。
したがって、ＳＡＭ１３Ｃの形状を制御できる成膜方法を提供することができる。なお、起立した形状とは、ＳＡＭ１３Ｃの側面が、導電膜１１の表面に対して厳密に垂直である場合に限らず、製造誤差等によって垂直からずれている場合も含む趣旨である。
また、このようなＳＡＭ１３Ｃの側面に隣接して形成される対象膜１４の第１領域Ａ１及び第２領域Ａ２の境界における側面は、導電膜１１及び絶縁膜１２の表面に対して垂直である。このように対象膜１４が垂直な側面を有することは、ＣＮＴ１３Ｂ及びＳＡＭ１３Ｃをエッチングで除去した後の半導体製造工程等において、ナノメートルレベルの微細化に対応する際に非常に有効的である。
したがって、本実施形態に係る成膜方法によれば、ナノメートルレベルの微細化に対応することができ、生産性の高い半導体製造プロセスを実現することができる。
なお、以上では、マイクロ波プラズマを発生させてＣＮＴ１３Ｂを成長させる形態について説明したが、マイクロ波プラズマに限られるものではない。ＣＮＴ１３Ｂは、熱ＣＶＤ等によって成長させてもよい。
また、以上では、工程Ｓ１０１から工程Ｓ１０４の処理を同一の処理容器で行い、工程Ｓ１０５のＳＡＭ１３Ｃの形成処理と、工程Ｓ１０６の対象膜１４の形成処理とは、別の処理容器で行う形態について説明した。
しかしながら、工程Ｓ１０１及びＳ１０２と、工程Ｓ１０３及びＳ０１４とを別々の処理容器で行ってもよい。
また、工程Ｓ１０４のＣＮＴ１３Ｂの形成処理を工程Ｓ１０１からＳ１０３の処理とは別の処理容器で行ってもよい。ＣＮＴ１３Ｂを形成するプロセスの条件等に応じて、適宜処理容器を分けてもよい。
＜第２実施形態＞
図３は、第２実施形態に係る成膜方法を示すフローチャートである。図４は、図３に示す各工程での基板の状態の一例を示す断面図である。図４（Ａ）〜図４（Ｅ）は、それぞれ、図３に示す工程Ｓ２０１〜Ｓ２０５に対応する基板２０の状態を示す。
成膜方法は、図４（Ａ）に示すように基板２０を準備する工程Ｓ２０１を含む。準備することは、例えば、成膜装置の処理容器の内部に基板２０を搬入することを含む。基板２０は、導電膜２１、防錆膜２１Ａ、絶縁膜１２、及び下地基板１５を含む。
基板２０は、図２（Ａ）に示す基板１０の銅（Ｃｕ）の導電膜１１と自然酸化膜１１Ａをコバルト（Ｃｏ）の導電膜２１と防錆膜２１Ａにそれぞれ置き換えた構成を有する。
基板２０は、第１領域Ａ１及び第２領域Ａ２を有する。導電膜２１の一方の面（図４（Ａ）における上面）には防錆膜２１Ａが設けられている。すなわち、図４（Ａ）では、基板２０の表面に防錆膜２１Ａ及び絶縁膜１２が露出している。
防錆膜２１Ａは、例えば、導電膜２１としてのＣｕの表面を酸化及び硫化から保護する防錆シールドを塗布した（防錆コーティングを施した）膜であり、具体例としてはＢＡＴ(Benzotiriazole：ベンゾトリアゾール)が挙げられる。防錆膜２１Ａは、導電膜２１の表面に形成されている。
成膜方法は、図４（Ｂ）に示すように導電膜２１の表面から防錆膜２１Ａを除去する工程Ｓ２０２を含む。例えば、水素（Ｈ２）とアルゴン（Ａｒ）を含む雰囲気ガスによる水素雰囲気下において、基板２０が３５０℃程度になるようにサセプタを加熱することによって防錆膜２１Ａを除去することができる。防錆膜２１Ａは、水素による熱処理で除去される。
成膜方法は、図４（Ｃ）に示すように、ＣＮＴ２３Ａを形成する工程Ｓ２０３を含む。ＣＮＴ２３Ａは、導電膜２１の表面に形成され、第１領域Ａ１内で基板１０及び導電膜２１の表面に対して垂直に成長する。ＣＮＴ２３Ａは、後に形成するＳＡＭ２３Ｂとともに、後述する対象膜１４の形成を阻害する。ＣＮＴ２３Ａは、第２領域Ａ２には形成されない。
本実施形態では、導電膜２１が触媒としての作用を有するＣｏ膜であるため、ＣＮＴ２３Ａは、例えば、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、エタン（Ｃ２Ｈ６）、プロピレン（Ｃ３Ｈ６）等の炭素を含むガス（炭素源ガス）をプラズマにより分解し、導電膜２１の表面に直接成長させることができる。ＣＮＴ２３Ａは、垂直配向性により導電膜２１の表面に対して垂直に成長する。
導電膜２１の表面にＣＮＴ２３Ａを直接成長させるには、第１実施形態の工程Ｓ１０４と同様の処理を行えばよい。また、ＣＮＴ２３Ａの高さは、対象膜１４よりも高いことが好ましく、一例として１０ｎｍ〜２５ｎｍ程度である。
工程Ｓ２０３により、図４（Ｃ）に示すように、導電膜２１の表面にＣＮＴ２３Ａが形成され、導電膜２１、絶縁膜１２、ＣＮＴ２３Ａ、及び下地基板１５を含む基板２０が得られる。図４（Ｃ）では、基板２０の表面に導電膜２１、ＣＮＴ２３Ａ、及び絶縁膜１２が露出している。ＣＮＴ２３Ａ同士の間には隙間があり、隙間から導電膜２１が露出する。なお、工程Ｓ２０３は、一例として工程Ｓ２０２と同一の処理容器で行うことができる。
成膜方法は、図４（Ｄ）に示すように、ＳＡＭ２３Ｂを形成する工程Ｓ２０４と、図４（Ｅ）に示すように、ＣＮＴ２３Ａ及びＳＡＭ２３Ｂを用いて第２領域Ａ２に選択的に対象膜１４を形成する工程Ｓ２０５を含む。工程Ｓ２０４及びＳ２０５は、それぞれ、第１実施形態の工程Ｓ１０５及びＳ１０６と同様である。
以上説明したように、本実施形態によれば、導電膜２１の表面の防錆膜２１Ａを除去してから、導電膜２１の表面にＣＮＴ２３Ａを垂直に成長させる。さらに、ＳＡＭ２３Ｂを作製するためのチオール系の有機化合物の選択性を利用して、ＣＮＴ２３Ａの分子の隙間において導電膜２１の表面にＳＡＭ２３Ｂを形成する。
ＣＮＴ２３Ａは、垂直配向性により導電膜２１の表面に対して垂直に成長するので、ＣＮＴ２３Ａの分子の隙間から導電膜２１の表面に吸着するＳＡＭ２３Ｂは、ＣＮＴ２３Ａによって垂直方向に矯正されて成長する。このように、ＣＮＴ２３Ａを利用することで、ＳＡＭ２３Ｂが垂直に成長するように形状を制御することができる。
このため、第１領域Ａ１及び第２領域Ａ２の境界におけるＳＡＭ２３Ｂの側面（膜厚方向に生じる側面）は、導電膜２１の表面に対して垂直になる。すなわち、対象膜１４が形成される第２領域Ａ２に隣接する境界が起立した形状を有するようにＳＡＭ２３Ｂの形状を制御することができる。
したがって、ＳＡＭ２３Ｂの形状を制御できる成膜方法を提供することができる。
また、このようなＳＡＭ２３Ｂの側面に隣接して形成される対象膜１４の第１領域Ａ１及び第２領域Ａ２の境界における側面は、導電膜２１及び絶縁膜１２の表面に対して垂直である。このように対象膜１４が垂直な側面を有することは、ＣＮＴ２３Ａ及びＳＡＭ２３Ｂをエッチングで除去した後の半導体製造工程等において、ナノメートルレベルの微細化に対応する際に非常に有効的である。
したがって、本実施形態に係る成膜方法によれば、ナノメートルレベルの微細化に対応することができ、生産性の高い半導体製造プロセスを実現することができる。
なお、以上では、導電膜２１の表面に防錆膜２１Ａが設けられており、防錆膜２１Ａを除去してからＣＮＴ２３Ａを形成する形態について説明した。しかしながら、防錆膜２１Ａが設けられていない場合には、導電膜２１の表面の酸化膜を還元して除去してもよい。還元処理は、処理容器内にＨ２ガスを流して、例えば３５０℃程度でアニール処理を行うことによって実現可能である。
また、工程Ｓ２０３で導電膜２１の表面にＣＮＴ２３Ａを形成する際に、第１実施形態と同様に、導電膜２１の表面に触媒金属微粒子を形成してからＣＮＴ２３Ａを形成してもよい。触媒金属微粒子は、ＣＮＴ２３Ａの形成において触媒作用を有する金属製であればよく、例えばＣｏ製であればよい。
＜成膜システム＞
次に、本開示の一実施形態に係る成膜方法を実施するためのシステムについて説明する。
本開示の一実施形態に係る成膜方法は、バッチ装置、枚葉装置、セミバッチ装置のいずれの形態であってもよい。ただし、上記それぞれのステップにおいて最適な温度が異なる場合があり、また、基板の表面が酸化して表面状態が変化したときに各ステップの実施に支障をきたす場合がある。そのような点を考慮すると、各ステップを最適な温度に設定しやすく、かつ全てのステップを真空中で行うことができるマルチチャンバータイプの枚葉式成膜システムが好適である。
以下、このようなマルチチャンバータイプの枚葉式成膜システムについて説明する。
図５は、一実施形態に係る成膜方法を実施するための成膜システムの一例を示す模式図である。ここでは特に断らない限り、基板１０に対して処理を行う場合について説明する。
図５に示すように、成膜システム１００は、酸化還元処理装置２００、ＳＡＭ形成装置３００、対象膜成膜装置４００、処理装置５００を有している。これら装置は、平面形状が七角形をなす真空搬送室１０１の４つの壁部にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０１内は、真空ポンプにより排気されて所定の真空度に保持される。すなわち、成膜システム１００は、マルチチャンバータイプの真空処理システムであり、上述した成膜方法を、真空を破ることなく連続して行えるものである。
酸化還元処理装置２００は、基板１０（図２（Ａ）参照）に対する還元処理を触媒金属微粒子１３Ａ及びＣＮＴ１３Ｂとは別の処理装置で行う場合に用いる処理装置である。
ＳＡＭ形成装置３００は、基板１０（図２（Ｄ）参照）のＳＡＭ１３Ｃと基板２０（図４（Ｄ）参照）のＳＡＭ２３Ｂを形成するために、ＳＡＭ１３Ｃ、２３Ｂを形成するためのチオール系の有機化合物のガスを供給して、ＳＡＭ１３Ｃ、２３Ｂを選択的に形成する装置である。
対象膜成膜装置４００は、基板１０（図２（Ｅ）参照）と基板２０（図４（Ｄ）参照）の対象膜１４としての酸化ケイ素（ＳｉＯ）膜等をＣＶＤ又はＡＬＤにより成膜する装置である。
処理装置５００は、基板１０（図２（Ａ）参照）に対する還元処理、基板１０に対する触媒金属微粒子１３Ａの形成処理（図２（Ｂ）、（Ｃ）参照）、ＣＮＴ１３Ｂ、２３Ａ（図２（Ｄ）、図４（Ｃ）参照）の形成処理、及び、ＳＡＭ１３Ｃ、２３Ｂ（図２（Ｅ）、図４（Ｄ）参照）のエッチングによる除去処理を行う処理装置である。
真空搬送室１０１の他の３つの壁部には３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。ロードロック室１０２を挟んで真空搬送室１０１の反対側には大気搬送室１０３が設けられている。３つのロードロック室１０２は、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。ロードロック室１０２は、大気搬送室１０３と真空搬送室１０１との間で基板１０を搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室１０３のロードロック室１０２の取り付け壁部とは反対側の壁部には基板１０を収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート１０５を有している。また、大気搬送室１０３の側壁には、基板１０のアライメントを行うアライメントチャンバ１０４が設けられている。大気搬送室１０３内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室１０１内には、第１の搬送機構１０６が設けられている。第１の搬送機構１０６は、酸化還元処理装置２００、ＳＡＭ形成装置３００、対象膜成膜装置４００、処理装置５００、ロードロック室１０２に対して基板１０を搬送する。第１の搬送機構１０６は、独立に移動可能な２つの搬送アーム１０７ａ，１０７ｂを有している。
大気搬送室１０３内には、第２の搬送機構１０８が設けられている。第２の搬送機構１０８は、キャリアＣ、ロードロック室１０２、アライメントチャンバ１０４に対して基板１０を搬送するようになっている。
成膜システム１００は、全体制御部１１０を有している。全体制御部１１０は、ＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）と、出力装置（プリンタ等）と、表示装置（ディスプレイ等）と、記憶装置（記憶媒体）とを有している。主制御部は、酸化還元処理装置２００、ＳＡＭ形成装置３００、対象膜成膜装置４００、処理装置５００、真空搬送室１０１、およびロードロック室１０２の各構成部等を制御する。全体制御部１１０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム１００に、第１実施形態及び第２実施形態の成膜方法を行うための動作を実行させる。なお、各装置に下位の制御部を設け、全体制御部１１０を上位の制御部として構成してもよい。
以上のように構成される成膜システムにおいては、第２の搬送機構１０８により大気搬送室１０３に接続されたキャリアＣから基板１０を取り出し、アライメントチャンバ１０４を経由した後に、いずれかのロードロック室１０２内に搬入する。そして、ロードロック室１０２内を真空排気した後、第１の搬送機構１０６により、基板１０を、酸化還元処理装置２００、ＳＡＭ形成装置３００、対象膜成膜装置４００、および処理装置５００に搬送して、第１実施形態又は第２実施形態の成膜処理を行う。その後、必要に応じて、処理装置５００によりＳＡＭ１３Ｃのエッチング除去を行う。
以上の処理が終了した後、第１の搬送機構１０６により基板１０をいずれかのロードロック室１０２に搬送し、第２の搬送機構１０８によりロードロック室１０２内の基板１０をキャリアＣに戻す。
以上のような処理を、複数の基板１０について同時並行的に行って、所定枚数の基板１０の選択的成膜処理が完了する。
これらの各処理を独立した枚葉装置で行うので、各処理に最適な温度に設定しやすく、また、一連の処理を真空を破ることなく行えるので、処理の過程での酸化を抑制することができる。
＜成膜処理およびＳＡＭ形成装置の例＞
次に、酸化還元処理装置２００、対象膜成膜装置４００のような成膜装置、およびＳＡＭ形成装置３００の一例について説明する。
図６は、成膜装置およびＳＡＭ形成装置として用いることができる処理装置の一例を示す断面図である。
酸化還元処理装置２００、対象膜成膜装置４００のような成膜装置、およびＳＡＭ形成装置３００は、同様の構成を有する装置とすることができ、例えば図６に示すような処理装置６００として構成することができる。
処理装置６００は、気密に構成された略円筒状の処理容器（チャンバ）６０１を有しており、その中には基板１０を水平に支持するためのサセプタ６０２が、処理容器６０１の底壁中央に設けられた円筒状の支持部材６０３により支持されて配置されている。サセプタ６０２にはヒーター６０５が埋め込まれており、このヒーター６０５はヒーター電源６０６から給電されることにより基板１０を所定の温度に加熱する。なお、サセプタ６０２には、基板１０を支持して昇降させるための複数のウエハ昇降ピン（図示せず）がサセプタ６０２の表面に対して突没可能に設けられている。
処理容器６０１の天壁には、成膜またはＳＡＭ形成のための処理ガスを処理容器６０１内にシャワー状に導入するためのシャワーヘッド６１０がサセプタ６０２と対向するように設けられている。シャワーヘッド６１０は、後述するガス供給機構６３０から供給されたガスを処理容器６０１内に吐出するためのものであり、その上部にはガスを導入するためのガス導入口６１１が形成されている。また、シャワーヘッド６１０の内部にはガス拡散空間６１２が形成されており、シャワーヘッド６１０の底面にはガス拡散空間６１２に連通した多数のガス吐出孔６１３が形成されている。
処理容器６０１の底壁には、下方に向けて突出する排気室６２１が設けられている。排気室６２１の側面には排気配管６２２が接続されており、この排気配管６２２には真空ポンプや圧力制御バルブ等を有する排気装置６２３が接続されている。そして、この排気装置６２３を作動させることにより処理容器６０１内を所定の減圧（真空）状態とすることが可能となっている。
処理容器６０１の側壁には、真空搬送室１０１との間で基板１０を搬入出するための搬入出口６２７が設けられており、搬入出口６２７はゲートバルブＧにより開閉されるようになっている。
ガス供給機構６３０は、対象膜１４の成膜、またはＳＡＭ１３Ｃの形成に必要なガスの供給源と、各供給源からガスを供給する個別配管、個別配管に設けられた開閉バルブおよびガスの流量制御を行うマスフローコントローラのような流量制御器等を有し、さらに、個別配管からのガスをガス導入口６１１を介してシャワーヘッド６１０に導くガス供給配管６３５を有している。
ガス供給機構６３０は、処理装置６００が対象膜１４として酸化ケイ素（ＳｉＯ）のＡＬＤ成膜を行う場合、有機化合物原料ガスと反応ガスをシャワーヘッド６１０に供給する。さらに、ガス供給機構６３０は、処理装置６００がＳＡＭの形成を行う場合、ＳＡＭを形成するための化合物の蒸気を処理容器６０１内に供給する。また、ガス供給機構６３０は、パージガスや伝熱ガスとしてＮ２ガスやＡｒガス等の不活性ガスも供給できるように構成されている。
このように構成される処理装置６００においては、ゲートバルブＧを開にして搬入出口６２７から基板１０を処理容器６０１内に搬入し、サセプタ６０２上に載置する。サセプタ６０２はヒーター６０５により所定温度に加熱されており、処理容器６０１内に不活性ガスが導入されることによりウエハが加熱される。そして、排気装置６２３の真空ポンプにより処理容器６０１内を排気して、処理容器６０１内の圧力を所定圧力に調整する。
次いで、処理装置６００が対象膜１４として酸化ケイ素（ＳｉＯ）のＡＬＤ成膜を行う場合、ガス供給機構６３０から、有機化合物原料ガスと反応ガスを、処理容器６０１内のパージを挟んで交互に処理容器６０１内に供給する。さらに、処理装置６００がＳＡＭの形成を行う場合、ガス供給機構６３０から、ＳＡＭを形成するための有機化合物の蒸気を処理容器６０１内に供給する。
以上、本開示に係る成膜方法の実施形態について説明したが、本開示は上記実施形態等に限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
１０、２０ 基板
１１、２１ 導電膜
１１Ａ 自然酸化膜
１２ 絶縁膜
１３Ａ 触媒金属微粒子
１３Ｂ、２３Ａ ＣＮＴ
１３Ｃ、２３Ｂ ＳＡＭ
１４ 対象膜
１５ 下地基板
２１Ａ 防錆膜

Claims (9)

  1. 基板上へ対象膜を形成する成膜方法であって、
    第１領域の表面に形成された第１導電材料の層と、第２領域の表面に形成された絶縁材料の層とを有する前記基板を準備する工程と、
    前記第１導電材料の層の表面にカーボンナノチューブを形成する工程と、
    自己組織化膜の原料ガスを供給し、前記第１導電材料の層の表面のうち前記カーボンナノチューブが形成されていない領域に自己組織化膜を形成する工程と、
    を含む、成膜方法。
  2. 前記基板を準備する工程の後で、前記カーボンナノチューブを形成する工程の前に、前記第１導電材料の層の表面の酸化層を還元する工程をさらに含む、請求項１に記載の成膜方法。
  3. 前記基板を準備する工程の後で、前記カーボンナノチューブを形成する工程の前に、前記第１導電材料の層の表面の防錆剤を除去する工程をさらに含む、請求項１に記載の成膜方法。
  4. 前記第１導電材料の層の表面に、前記カーボンナノチューブを形成する工程において触媒作用をもたらす第２導電材料の粒子を形成する工程をさらに含み、
    前記カーボンナノチューブを形成する工程は、前記第１導電材料の層の表面の前記粒子の上にカーボンナノチューブを形成する工程である、請求項１乃至３のいずれか一項に記載の成膜方法。
  5. 前記第２導電材料は、コバルト又はニッケルである、請求項４に記載の成膜方法。
  6. 前記第１導電材料は、銅、コバルト、又はニッケルである、請求項１乃至５のいずれか一項に記載の成膜方法。
  7. 前記絶縁材料は、ケイ素を含む絶縁材料である、請求項１乃至６のいずれか一項に記載の成膜方法。
  8. 前記自己組織化膜の材料は、チオール系の自己組織化膜の材料である、請求項１乃至７のいずれか一項に記載の成膜方法。
  9. 前記絶縁材料の層の表面に前記対象膜を形成する工程をさらに含む、請求項１乃至８のいずれか一項に記載の成膜方法。
JP2019173471A 2019-09-24 2019-09-24 成膜方法 Withdrawn JP2021052070A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019173471A JP2021052070A (ja) 2019-09-24 2019-09-24 成膜方法
PCT/JP2020/035097 WO2021060110A1 (ja) 2019-09-24 2020-09-16 成膜方法
KR1020227012175A KR102582899B1 (ko) 2019-09-24 2020-09-16 성막 방법
US17/762,230 US20230148162A1 (en) 2019-09-24 2020-09-16 Film-forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173471A JP2021052070A (ja) 2019-09-24 2019-09-24 成膜方法

Publications (1)

Publication Number Publication Date
JP2021052070A true JP2021052070A (ja) 2021-04-01

Family

ID=75158049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173471A Withdrawn JP2021052070A (ja) 2019-09-24 2019-09-24 成膜方法

Country Status (4)

Country Link
US (1) US20230148162A1 (ja)
JP (1) JP2021052070A (ja)
KR (1) KR102582899B1 (ja)
WO (1) WO2021060110A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955483B2 (en) * 2002-03-18 2011-06-07 Honeywell International Inc. Carbon nanotube-based glucose sensor
WO2004102648A2 (en) 2003-05-09 2004-11-25 Asm America, Inc. Reactor surface passivation through chemical deactivation
WO2007024186A2 (en) * 2005-08-26 2007-03-01 Smoltek Ab Interconnects and heat dissipators based on nanostructures
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
JP2008233030A (ja) * 2007-03-23 2008-10-02 Horiba Ltd 可燃性ガスセンサ及びそれの製造方法
KR100963204B1 (ko) * 2007-10-15 2010-06-10 고려대학교 산학협력단 플렉시블 투명전극 제조 방법
KR101499075B1 (ko) * 2013-08-05 2015-03-09 (주) 파루 유전막 표면 개질용 저전압 트랜지스터 및 이의 제조 방법
JP6318744B2 (ja) * 2014-03-18 2018-05-09 東京エレクトロン株式会社 半導体装置の製造方法
US10316406B2 (en) * 2015-10-21 2019-06-11 Ultratech, Inc. Methods of forming an ALD-inhibiting layer using a self-assembled monolayer
US11094535B2 (en) * 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition

Also Published As

Publication number Publication date
WO2021060110A1 (ja) 2021-04-01
US20230148162A1 (en) 2023-05-11
KR20220058634A (ko) 2022-05-09
KR102582899B1 (ko) 2023-09-26

Similar Documents

Publication Publication Date Title
US10790138B2 (en) Method and system for selectively forming film
US11598001B2 (en) Film forming method
WO2021161830A1 (ja) 成膜方法
US20210087691A1 (en) Film forming method
WO2021060111A1 (ja) 成膜方法
WO2021060110A1 (ja) 成膜方法
KR102497066B1 (ko) 성막 방법
WO2020184284A1 (ja) 成膜方法および成膜装置
JP5339397B2 (ja) 電子デバイスの製造方法
WO2023153284A1 (ja) 成膜方法及び成膜装置
WO2023176535A1 (ja) 成膜方法及び成膜装置
WO2022070909A1 (ja) 成膜方法及び成膜装置
WO2023276795A1 (ja) 成膜方法及び成膜装置
WO2021060109A1 (ja) 成膜方法
WO2024070696A1 (ja) 成膜方法及び成膜装置
WO2023132245A1 (ja) 成膜方法及び成膜装置
WO2022190889A1 (ja) 成膜方法および成膜システム
JP2024019774A (ja) 成膜方法および成膜装置
JP2022099153A (ja) 成膜方法、成膜装置、及び自己組織化単分子膜の原料

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220628

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20221227