JP2019510379A - シリカ堆積なしに窒化物構造体を処理するためのプロセス及び装置窒化物構造体を処理するためのプロセス及び装置 - Google Patents

シリカ堆積なしに窒化物構造体を処理するためのプロセス及び装置窒化物構造体を処理するためのプロセス及び装置 Download PDF

Info

Publication number
JP2019510379A
JP2019510379A JP2018551122A JP2018551122A JP2019510379A JP 2019510379 A JP2019510379 A JP 2019510379A JP 2018551122 A JP2018551122 A JP 2018551122A JP 2018551122 A JP2018551122 A JP 2018551122A JP 2019510379 A JP2019510379 A JP 2019510379A
Authority
JP
Japan
Prior art keywords
silicon
wet
chemical
etching step
etch chemistry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018551122A
Other languages
English (en)
Other versions
JP6715433B2 (ja
JP2019510379A5 (ja
Inventor
バセット，ディレック
ピー． プリンツ，ウォレス
ピー． プリンツ，ウォレス
エル．ピー． ロトンダロ，アントニオ
エル．ピー． ロトンダロ，アントニオ
輝臣 南
輝臣 南
孝弘 古川
孝弘 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/467,973 external-priority patent/US10515820B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2019510379A publication Critical patent/JP2019510379A/ja
Publication of JP2019510379A5 publication Critical patent/JP2019510379A5/ja
Application granted granted Critical
Publication of JP6715433B2 publication Critical patent/JP6715433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

窒化ケイ素エッチングステップ中に高アスペクト比構造体(structures)の表面上のコロイドシリカ堆積物の成長を除去する技術が提供される。前記堆積したコロイドシリカを除去するため、高い選択性のオーバーエッチングステップを使用する。開示された技術は、高アスペクト比を有する狭いギャップ又はトレンチ構造の中に形成された窒化ケイ素を有する構造体から窒化ケイ素を除去するためのリン酸の使用を包含する。その際、加水分解反応によって前記狭いギャップ又はトレンチの表面上にコロイドシリカ堆積物の形成が起こる。第２のエッチングステップが使用される。その際、前記コロイドシリカ堆積物を形成した前記加水分解反応は可逆的である。前記窒化ケイ素の枯渇のために近くのリン酸中のシリカの濃度がより低くなると、平衡は反応を逆方向に駆動し、前記堆積したシリカを溶解して溶液中に戻す。【選択図】 図３

Description

本出願は、２０１６年３月３０日に提出された米国仮特許出願第６２／３１５，５５９号に対する優先権を主張する。その開示は、参照によりその全体が本明細書に明確に組み込まれる。本出願はまた、２０１６年３月３０日に提出された米国仮特許出願第６２／３１５，６３２号に対する優先権を主張する。その開示は、参照によりその全体が本明細書に明確に組み込まれる。本出願はまた、同時係属の米国特許出願第１５／４６７９３９号を全体として参照として組み込む（Ｒｏｔｏｎｄａｒｏ ｅｔ ａｌによる、発明の名称「コロイドシリカ成長阻害剤及び関連方法及びシステム」）。
背景
本開示は、リン酸溶液中でのシリコンウェーハの処理に関する。特に、これは、リン酸中での処理の間、ウエハ表面上のコロイドシリカ堆積物の成長を防止するための新規な方法を提供する。
リン酸は、二酸化ケイ素及び純粋なシリコンと比較して(to)高い選択性で窒化ケイ素膜を除去するために、半導体産業において使用されている。１９６７年、Ｇｅｌｄｅｒ ａｎｄ Ｈａｕｓｅｒは、窒化ケイ素膜を除去するために沸騰リン酸の使用を提案した記事を発表した。彼らは、処理タンク内の酸の温度及びその濃度を制御するために、所定の希釈度で酸の沸点を使用した。このプロセスは半導体業界で広く採用されており、今日の生産で使用されている。
半導体産業における沸騰リン酸プロセスの典型的な用途は、窒化ケイ素膜の除去である。このような用途では、前記窒化ケイ素膜は、典型的には、二酸化ケイ素膜上に位置し、且つ、堆積された二酸化ケイ素によって囲まれる。前記窒化ケイ素膜を除去するプロセスは、希フッ化水素酸（ＨＦ）処理によって前記窒化ケイ素膜の最上部にある(might rests)いずれの残りの二酸化ケイ素を注意深く除去することから始まる。前記ＨＦの希釈は、窒化ケイ素領域の間に配置された前記堆積された二酸化ケイ素を有意に除去することなく、前記窒化ケイ素の表面からいずれの残留する二酸化ケイ素を除去するように調整される。ＨＦ中の前記窒化ケイ素脱グレーズ(deglaze)ステップの後、前記窒化ケイ素膜の間に存在する前記堆積された二酸化ケイ素膜を除去することなく前記窒化ケイ素膜を除去するために、沸騰リン酸中で高選択性エッチングが行われる。前記窒化ケイ素膜の下にある前記二酸化ケイ素膜上で停止する。
ある半導体構造体(structures)の処理中に、前記露出した二酸化ケイ素領域上のコロイドシリカ堆積物の不利な(adverse)成長は、窒化ケイ素の除去及び／又は他の後続の処理ステップを妨げる可能性があることが判明している。リン酸中の表面の処理中にコロイドシリカの析出(deposition)の除去する方法が必要とされている。
概要
本明細書では、リン酸中で処理された表面上のコロイドシリカ堆積物の成長を除去する革新的な方法を説明する。開示された技術は、堆積したコロイドシリカを除去するために、リン酸プロセスにおいて高選択性オーバーエッチングステップの使用を包含する。
一実施形態では、開示される技術は、高アスペクト比を有する狭いギャップ又はトレンチ構造内に形成された窒化ケイ素を有する構造から窒化ケイ素を除去するためのリン酸の使用を包含する。このような構造の配置は、特に、加水分解反応によって狭いギャップ又はトレンチの表面上に有害な量のコロイドシリカ堆積物の形成を助長する。窒化ケイ素のエッチングが完了すると、リン酸溶液から構造体を除去する代わりに、今度は追加の化学反応が起こる溶液中にそれは残される。コロイドシリカ堆積物を形成した加水分解反応は可逆的である。窒化ケイ素の枯渇のために近くのリン酸中のシリカの濃度がより低くなると、平衡は反応を逆方向に駆動し、堆積したシリカを溶解して溶液中に戻す。
別の実施形態では、基板上に形成されたフィーチャをエッチングする方法が提供される。この方法は、窒化ケイ素を含む露出されたフィーチャの第１のセットと、ケイ素又は酸化ケイ素を含む露出されたフィーチャの第２のセットとからなる(comprised of)高アスペクト比構造体を有する基板を提供するステップを含むことができる。当該方法は、前記基板を湿式化学処理システムに装填するステップをさらに含む。当該方法はさらに２つのエッチングステップ：
前記高アスペクト比構造体から前記窒化ケイ素の少なくとも一部を除去するために前記基板を第１のウェットエッチング化学組成物に曝露することからなる第１のエッチングステップであって、前記基板を第１のウェットエッチング化学組成物に曝露することは、前記高アスペクト比構造体の前記ケイ素又は酸化ケイ素上にケイ素含有堆積物を形成するステップを実行することと；
前記第１のエッチングステップ中に前記ケイ素又は酸化ケイ素上に形成された前記ケイ素含有堆積物の少なくとも一部を除去するために、前記基板を第２のウェットエッチング化学組成物に曝露することからなる第２のエッチングステップを実行することと；
を含む。
さらに別の実施形態では、湿式化学処理システムが提供される。当該湿式化学処理システムは、基板を受け取り、前記基板をウェットエッチング化学組成物に曝露するように構成されたチャンバと、前記チャンバに結合された化学物質(chemical)供給システムであって、前記化学物質供給システムは前記ウェットエッチング化学組成物を前記チャンバに供給する化学物質供給システムと、本明細書に記載の技術を実行するため、当該湿式化学処理システムの構成要素を制御するように構成されたコントローラとを含む。
図面の簡単な説明
本発明及びその利点のより完全な理解は、添付の図面と併せた以下の説明を参照することによって得ることができ、同様の参照番号は同様の特徴を示す。しかしながら、添付の図面は、開示された概念の例示的な実施形態を示しているだけであり、及びしたがって、開示された概念は他の同等に有効な実施形態を認めることができるため、範囲の限定とみなされるべきではないことに留意されたい。
図１Ａ〜１Ｅは、除去されるべき窒化ケイ素を有する例示的な半導体構造と、前記半導体構造上のシリカ堆積物の形成及び除去とについての断面図を示す。 図２は、窒化ケイ素エッチングの期間中及びシリカ堆積物除去の期間中の変化するＳｉ濃度を説明する例示的なＳｉ濃度対(verse)タイム曲線を示す。 図３は、本明細書に開示されるシリカ堆積物除去技術の一実施形態の例示的なプロセスフローを示す。 図４は、本明細書に記載の技術を実施するために使用され得る湿式化学処理システムを示す。
詳細な説明
ある半導体構造の窒化ケイ素のリン酸エッチング中に、露出した二酸化ケイ素領域上に堆積するコロイドシリカの不利な成長は、処理中に窒化ケイ素の除去を妨げる可能性があることが判明している。より具体的には、狭いギャップ、狭いトレンチ、及び／又は高いアスペクト比を有する構造内に形成された窒化ケイ素は、特に問題がある。このような構造は、ロジックデバイス、相互接続構造、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）、３Ｄ半導体構造、フラッシュメモリデバイス、例えばＮｏｔ ＡＮＤ（ＮＡＮＤ）タイプのメモリデバイスなど、多種多様な半導体構造において見られる。
本明細書に記載されているように、リン酸中で処理された表面上に堆積されたコロイドシリカのようなケイ素含有堆積物の除去が提供される。開示された技術は、堆積されたコロイドシリカを除去するために、リン酸プロセスにおいて高選択性オーバーエッチングステップの使用を包含する。一実施形態では、開示される技術は、高アスペクト比を有する狭いギャップ又はトレンチ構造体内に形成された窒化ケイ素を有する構造体から窒化ケイ素を除去するためのリン酸の使用を包含する。考察したように、このような構造体の配置は、加水分解反応によって狭いギャップ又はトレンチの表面上に有害な量のコロイドシリカ堆積物の形成を特に助長する。窒化ケイ素のエッチングが完了したら、リン酸溶液から構造体を除去する代わりに、今度は追加の化学反応が起こる溶液中にそれは残される。コロイドシリカ堆積物を形成した加水分解反応は可逆的である。窒化ケイ素の枯渇のために近くのリン酸中のシリカの濃度がより低くなると、平衡は反応を逆方向に駆動し、堆積したシリカを溶解して溶液中に戻す。
リン酸窒化ケイ素エッチングにおいて、窒化ケイ素と二酸化ケイ素のエッチング速度の間の高い選択性は、少なくとも部分的に、リン酸溶液中のケイ素含有量によって調整される。ケイ素含量が高いほど、二酸化ケイ素のエッチング速度は遅くなる。窒化ケイ素はケイ素含有量の影響をほとんど受けないので、溶液のケイ素含有量が増加するにつれて、窒化ケイ素と二酸化ケイ素のエッチングとの間の選択性が増加する。しかしながら、溶液のケイ素含有量の増加は、処理中に露出した二酸化ケイ素領域上にコロイドシリカ堆積物の成長をもたらす。コロイドシリカ堆積物の成長は、コロイドシリカ堆積物が溶液を高アスペクト比のトレンチに流入させないようにすることができるので、複雑な構造のエッチングに悪影響を及ぼし、窒化物エッチングプロセスを著しく遅くする。さらに、コロイドシリカ堆積物の成長は、後続の処理ステップに悪影響を及ぼし得る。
一実施形態では、オーバーエッチング処理が以下のように行われる。二酸化ケイ素及び窒化ケイ素を含有する構造体は、リン酸の浴中に、一般に７０ｗｔ％〜９５ｗｔ％のリン酸（残部は水）で、より好ましくは８５ｗｔ％リン酸で、１４０℃〜１７０℃の温度、より好ましくは１６０℃の温度で浸漬される。前記リン酸において、前記窒化ケイ素は、以下の化学反応に従ってエッチング除去される。
ＳｉＮ（ｓ）＋ Ｈ３ＰＯ４ ＋ Ｈ２Ｏ → Ｓｉ（ＯＨ）４ ＋ ＮＨ４Ｈ２ＰＯ４
この反応は、前記酸溶液中でシリカ（Ｓｉ（ＯＨ）４）を生成する。しかし、シリカの高濃度及び低ｐＨに起因して、コロイドシリカを重合及び形成するための加水分解反応において、前記シリカはそれ自体と反応することができる。
−Ｓｉ−ＯＨ ＋ ＨＯ−Ｓｉ− → −Ｓｉ−Ｏ−Ｓｉ− ＋ Ｈ２Ｏ
このコロイドシリカは、前記酸溶液中又は前記二酸化ケイ素表面上で直接、コロイド粒子を形成することができる。溶液中で形成されるコロイド粒子も二酸化ケイ素表面上に凝集する(aggregate)ことができる。これにより、二酸化ケイ素表面を覆い、且つ、窒化ケイ素の近くのエッチングのために局所的に高濃度のシリカが存在する限り、成長を続けるシリカゲルの形成がもたらされる。
窒化ケイ素が完全にエッチング除去されると、リン酸溶液から構造体を除去する代わりに、今度は追加の化学反応が起こる溶液中にそれは残される。以前に示された加水分解反応は可逆的である。窒化ケイ素の枯渇のために近くのリン酸中のシリカの濃度がより低くなると、平衡は反応を逆方向に駆動し、堆積したシリカを溶解して溶液中に戻す。
堆積したシリカは、それが形成している元の二酸化ケイ素構造体と同一である二酸化ケイ素（ＳｉＯ２）であるが、酸化物の相違が存在する可能性がある。主な違いは、元の二酸化ケイ素が緻密な結晶性二酸化ケイ素であるのに対し、堆積したシリカが非常にルーズ且つアモルファスであること、それらが非常に異なるエッチング速度を有することである。窒化ケイ素対(versus)二酸化ケイ素エッチング速度の選択性は注意深く制御することができる。それにより、堆積したシリカ膜をエッチング除去することができるが、元の二酸化ケイ素自体の顕著なエッチングはない。
堆積されたシリカ膜が酸溶液に溶解し戻されたら、後続の処理ステップのために、構造体は酸浴から除去されてもよい。リン酸中で処理された表面から体積したコロイドシリカを除去するため、このように制御されたオーバーエッチングステップの追加が提供される。異なる化学的プロセスを用いて望ましくないシリカ膜を除去する代わりに、まず最初に堆積を引き起こした化学反応を逆転させることにより、同じ浴中の堆積物を除去するため、構造体は同じ酸浴にとどまる。そのようなアプローチでは、前記高アスペクト比構造体から前記窒化ケイ素の少なくとも一部を除去するために前記基板を第１のウェットエッチング化学組成物に曝露することからなる(comprised of)第１のエッチングステップが使用される。前記基板を第１のウェットエッチング化学組成物に曝露することは、前記高アスペクト比構造体の前記ケイ素又は酸化ケイ素上にケイ素含有堆積物を形成する。次いで、前記第１のエッチングステップ中に前記ケイ素又は酸化ケイ素上に形成された前記ケイ素含有堆積物の少なくとも一部を除去するために、前記基板を第２のウェットエッチング化学組成物に曝露することからなる第２のエッチングステップが実行される。前記第１のウェットエッチング化学組成物及び前記第２のウェットエッチング化学組成物の両方は、リン酸を含んでもよく、実際には同一のリン酸浴である。しかしながら、他の技術では、第１及び第２のウェットエッチング化学組成が異なる本明細書に記載された概念を利用することができる。
上述したように、本明細書で開示された技術は、多種多様な半導体構造、例えばロジックデバイス、相互接続構造、ＦｉｎＦＥＴ、３Ｄ半導体構造、ＮＡＮＤフラッシュメモリデバイスなど、に適用可能である。例示的な構造を図１Ａに示す。このような構造は、３Ｄ ＮＡＮＤデバイス又は他の多くの半導体デバイスのいずれかに存在し得る。図１Ａの狭いギャップの高アスペクト比の構造は単なる例示であることが認識されるであろう。当業者であれば、本明細書に記載の技術は、コロイドシリカ堆積物の有害な形成が生じる多くの他の構造の処理に有用であり得ることを理解するであろう。したがって、図１Ａに示される狭いギャップの高アスペクト比の構造は、幅広い種類の狭い及び／又は高いアスペクト比構造体のいずれかの単なる例示である。例えば、本明細書で説明する技術は、高アスペクト比のトレンチ構造に関連する。
図１Ａに示すように、例えば、３Ｄ ＮＡＮＤ構造の一部であってもよい例示的な半導体構造１００が、窒化ケイ素構造体及び二酸化ケイ素構造体を有して示されており、窒化ケイ素は、狭い高アスペクト比、ギャップにおいて形成される。図示されているように、狭い高アスペクト比のギャップは、二酸化ケイ素（ＳｉＯ２）層１０２間に形成される。ＳｉＯ２層１０２は、代わりに(alternatively)Ｓｉ層又は他の酸化物層であってもよい。ＳｉＯ２層間のギャップに窒化ケイ素（ＳｉＮ）層１０４が形成される。さらにまた、ＳｉＮ層のエッチングは、半導体構造体１００を高温のリン酸溶液に暴露することによって、例えば高温のリン酸浴に浸漬するか、又は構造体を熱リン酸のスプレーに暴露することによって行うことができる。ＳｉＮのエッチングの結果、図１Ｂに示すように、ＳｉＯ２表面に近いリン酸溶液中に分散した高濃度のコロイドシリカ（Ｓｉ（ＯＨ）４）１１０が存在する。図１Ｂに示すように、ＳｉＮエッチングが起こると、Ｓｉ（ＯＨ）４濃度が増加する。図１Ｂに示すように、コロイドシリカ１１０が堆積してＳｉＯ２表面上にシリカ堆積物１１２を形成する。図１Ｃは、ＳｉＮ層１０４が完全に除去されたときの構造１００を示す。当該図からわかるように、シリカ堆積物１１２がＳｉＯ２層１０２上に提供される。図１Ｃでは、比較的均一なシリカ堆積物が提供されていることに留意されたい。しかしながら、実際には、ギャップ又はトレンチを狭めるために入口で時間の経過と共に堆積物が蓄積することがある。したがって、図１Ｄに示すように、堆積物は実際にギャップ又はトレンチを「ピンチオフ」し、残りの窒化ケイ素をエッチングするリン酸の能力の有効性に著しく影響する。したがって、図１Ｄに示すように、シリカ堆積物１１６は、ＳｉＯ２層１０２の間に形成されたギャップ領域１１８を完全に閉鎖し(close off)、ＳｉＮ層１０４の完全なエッチングを防止することができる。
エッチングの第１のステップにおけるＳｉＮのエッチングが終了すると、溶液中のコロイドＳｉ（ＯＨ）４（シリカ）の濃度の増加が減少し、シリカ堆積が終了する。本明細書で説明するように、半導体構造１００は、エッチングの第２のステップに移行するために、リン酸に曝露され続けている。この第２のエッチングステップでは、堆積したシリカがリン酸によりエッチングされる。上述したように、シリカ堆積物の性質のために、堆積されたシリカはＳｉＯ２層１０２に優先的にエッチングされる。したがって、上述のように、酸溶液に溶解し戻されるコロイドシリカを重合及び形成するための加水分解反応において、堆積したシリカは反応することができる。したがって、図１Ｅに示すように、堆積したシリカのリン酸溶液への継続的な曝露は、堆積したＳｉＯ２を解離及び溶解させる。それにより、堆積したシリカ（シリカ１１２及び１１６）が除去される。堆積したシリカが酸溶液に溶解し戻されたら、後続の処理ステップのために半導体構造は酸溶液から除去されてよい。
上記のプロセスは、図２の例示的なＳｉ濃度対(verse)時間チャートに示されている。図２に示すように、Ｓｉ濃度は、例えば図１Ａに示すように、リン酸の浴中に、一般に１６０℃で８５重量％のリン酸（残部は水）で浸漬された、構造体の窒化ケイ素エッチングプロセスのために提供される。図２に示すように、バルクシリコン濃度（ｐｐｍ）曲線２０５は、一般に経時的に増加する。これは、一般にリン酸溶液中のシリコンのバルク濃度を反映する。より詳細には、シリコン濃度は、ＳｉＮがエッチングされている期間にほぼ対応する期間２１０にわたって増加する。期間２１５は、ＳｉＮエッチングがもはや発生しない期間に相当する。期間２１５の間、シリカ堆積物は、図１Ｅに示すような半導体構造から除去されている。ケイ素濃度曲線２０７は、高アスペクト比構造体の近傍の局所的なケイ素濃度を示す（曲線２０５により一般的に示される溶液中のバルク濃度とは対照的に）。示されているように、高アスペクト比構造体の内部に局部的に、窒化ケイ素エッチングからの局所的なシリカフラックス(flux)に起因して、ケイ素濃度はより速く上昇する。示されているように、局所的なケイ素濃度は、最終的に、リン酸溶液中のバルクケイ素濃度よりも高い値に達する。しかしながら、一旦窒化ケイ素エッチングが終了すると、曲線２０７に示す高アスペクト比構造領域における局所的なケイ素濃度は減少し始め、最終的には図に示すように経時的にバルクケイ素濃度値に達する。
上述したように、ケイ素含有量が高いほど、一般に生じる二酸化ケイ素エッチング速度はより低くなる。さらに、窒化ケイ素のエッチング速度は、ケイ素の含有量の影響をほとんど受けない。したがって、図２に示すケイ素含有量の変化は、窒化ケイ素と二酸化ケイ素との間のエッチング選択性の時間に対する選択性の変化をもたらす。従って、図２の曲線２０７に示すように、溶液のケイ素含有量が時間範囲２１０のほぼ終わりに最大に増加するにつれて、局所的なエッチング選択性は増加する。この時点で最大の窒化ケイ素対(to)酸化ケイ素のエッチング選択性が得られる。時間範囲２１５において局所濃度が低下すると、窒化ケイ素と酸化ケイ素との間の局所選択性は、最大選択性から対応して低下する。このように、第１及び第２のエッチングステップが提供される技術が提供される。第１のエッチングステップは、時間範囲２１０に対応することができ、第２のエッチングステップは、時間範囲２１５に対応することができる。第１のエッチングステップは、第２のエッチングステップの少なくとも一部の際の窒化ケイ素対(to)酸化ケイ素エッチングより大きい、窒化ケイ素対(to)酸化ケイ素最大エッチング選択性を有する。一実施形態では、第１のエッチングステップ中の窒化ケイ素対(to)酸化ケイ素エッチング速度の局部的なエッチング選択性は、１００：１よりも大きく、場合によっては３００：１より大きく、場合によっては５００：１より大きくてもよい。第２のエッチングステップ中の窒化ケイ素対(to)酸化ケイ素エッチング速度の局部的なエッチング選択性は、第1のエッチングステップと等しいか又はそれよりも小さい。選択性は、いくつかの実施形態では第１のエッチングステップの最大選択性より１０％低く、いくつかの実施形態では第１のエッチングステップ最大選択性より３０％低く、いくつかの実施形態では第１のエッチングステップ最大選択性よりも５０％低く、経時的に低下する。
酸溶液中の種々の化学成分は、上記の反応式の進行を監視するように監視されてもよい。したがって、湿式化学処理システムに含まれる化学モニタリングシステムを使用して、第１のウェットエッチング化学組成物（窒化ケイ素がエッチングされている間の組成物）の少なくとも１つの化学成分の濃度を監視することが行われてよい。さらに、湿式化学処理システムに含まれる化学モニタリングシステムを使用して、第２のウェットエッチング化学組成物（シリカ堆積物が除去されている間の組成物）の少なくとも１つの化学成分の濃度を監視することが行われてよい。例えば、第１及び第２のエッチングステップのモニタリングは、図２に示すケイ素濃度のモニタリングとすることができる。しかし、前述したように、他の化学成分のモニタリングを行うこともできる。
ＳｉＮの除去後に半導体構造がリン酸溶液に曝露される追加時間の量は、多くのプロセス変数、エッチングされている構造、除去された露出した窒化ケイ素の量、シリカ堆積物の量、及び様々なエッチングプロセス変数（酸濃度、ケイ素濃度、温度など）、に依存して変化することが認識されるであろう。したがって、図２に示すタイムは単なる例示であることが認識されるであろう。一実施形態では、シリカ堆積物を除去するための追加のエッチング時間は、約５％〜４０％オーバーエッチング時間の範囲内であり（窒化ケイ素エッチング時間の関数として）、より好ましくは約１５％〜３０％オーバーエッチング時間の範囲内であってよい。
図１Ｂ〜１Ｄに関連して説明したように、本明細書に記載の技術は、高アスペクト比構造体に対して特に有用である。したがって、図１Ｂ〜１Ｄに示すような高アスペクト比を有する層状構造、高アスペクトトレンチ構造、高アスペクト相互接続構造などは、これらの技術の恩恵を受けるであろう。このような高いアスペクト比の構造は、コロイドシリカが酸溶液のバルクに速やかに拡散しないので、構造体の表面近くのコロイドシリカのよりたかい濃度をもたらす。したがって、堆積されたシリカの蓄積が所望のギャップ間隔を実質的に狭めることができる図１Ｄに示すような機構が生じることがある。本明細書で説明するように、高アスペクト比は、少なくとも４：１以上のアスペクト比であると考えられる。
本開示は、湿式化学処理システムにおいて窒化ケイ素エッチングを実行するための技術を提供する。図３は、そのような技術のための例示的なプロセスフロー３００を提供する。本明細書に記載される技術は、他のプロセスフローにおいて有利に利用され得ることが認識されるであろう。図３に示すように、ステップ３０２は、窒化ケイ素を含む露出されたフィーチャの第１のセットと、ケイ素又は酸化ケイ素を含む露出されたフィーチャの第２のセットとからなる(comprised)高アスペクト比構造体を有する基板を提供するステップを包含する。ステップ３０４は、前記基板を湿式化学処理システムに装填するステップを包含する。ステップ３０６は、前記高アスペクト比構造体から前記窒化ケイ素の少なくとも一部を除去するために前記基板を第１のウェットエッチング化学組成物に曝露することからなる第１のエッチングステップを実行するステップを包含する。ステップ３０８は、前記基板を第１のウェットエッチング化学組成物に曝露することは、前記高アスペクト比構造体の前記ケイ素又は酸化ケイ素上にケイ素含有堆積物を形成することを記載する。ステップ３１０は、前記第１のエッチングステップ中に前記ケイ素又は酸化ケイ素上に形成された前記ケイ素含有堆積物の少なくとも一部を除去するために、前記基板を第２のウェットエッチング化学組成物に曝露することからなる第２のエッチングステップを実行するステップを包含する
上述したように、ステップ３０６及びステップ３１０において、前記第１のウェットエッチング化学組成物及び／又は前記第２のウェットエッチング化学組成物は、リン酸を含むことができる。したがって、前記第１及び第２のウェットエッチング化学組成は、同一であっても異なっていてもよい。一実施形態では、２つのウェットエッチング化学組成物は同一であり、前記第２のウェットエッチング化学組成物は窒化ケイ素オーバーエッチングステップの一部である。
様々なプロセスパラメータを単独で又は組み合わせて選択することができる。その場合、前記第１のエッチングステップ中にケイ素又は二酸化ケイ素を含む露出されたフィーチャ上に形成されたケイ素含有堆積物の実質的に全てが前記第２のエッチングステップ中に除去されるように、前記第１のエッチングステップ又は前記第２のエッチングステップの少なくとも１つのパラメータが選択される。前記少なくとも１つのパラメータは、前記第１のエッチングステップの持続時間、前記第２のエッチングステップの持続時間、前記第１のウェットエッチング化学組成物の少なくとも１つの化学成分の濃度、前記第２のウェットエッチング化学組成物の少なくとも１つの化学成分の濃度、前記第１のウェットエッチング化学組成物の温度、前記第２のウェットエッチング化学組成物の温度、前記第１のウェットエッチング化学組成物の流量、及び前記第２のウェットエッチング化学組成物の流量からなる群から選択されてよい。このようにして、プロセス条件及び変数は、ケイ素含有堆積物のすべての除去の所望の効果を提供するように選択されてもよい。
上述したように、本明細書で提供される技術は、広範囲の窒化ケイ素エッチング装置及び化学薬品(chemistries)のいずれかで利用することができる。したがって、本明細書に記載される技術は、複数ウエハ(multi-wafer)バッチ窒化ケイ素エッチングシステム又は単一ウエハ窒化ケイ素システムで利用され得る。例えば、同時係属の米国特許出願第１５／４６７９３９号（発明の名称「コロイドシリカ成長阻害剤及び関連する方法及びシステム」、Ｒｏｔｏｎｄａｒｏ ｅｔ ａｌ）に詳細に記載されているシステムを利用することができる。その開示は、参照によりその全体が本明細書に明示的に組み込まれる。しかしながら、他のシステムも、本明細書で提供される技術を有利に利用し得ることが認識されるであろう。さらに、本明細書に記載の技術は、リン酸化学に限定されず、他のエッチング化学にも適用可能である。さらに、リン酸化学の使用の場合であっても、当該技術は、本明細書に記載の水の化学的性質(chemistries)及びプロセス変数を有するリン酸に限定されない。例えば、添加剤、抑制剤及び／又は硫酸の使用も包含し、ある範囲の温度、濃度及び他のプロセス変数を含むことができるリン酸溶液が、同時係属米国特許出願第１５／４６７９３９号（発明の名称「コロイドシリカ成長阻害剤及び関連する方法及びシステム」、Ｒｏｔｏｎｄａｒｏ ｅｔ ａｌ）に詳細に記載されているように、利用できる。その開示内容は、参照によりその全体が本明細書に明確に組み込まれる。さらに、窒化ケイ素エッチング及び堆積シリカ除去ステップが同じリン酸溶液中で実行されるシステムにおいて本明細書に記載されているが、２つのステップは、異なるウェットエッチング組成物で達成され得ることが認識されるであろう。したがって、窒化ケイ素エッチング組成物及びシリカ除去エッチング組成物は、同一のウェットエッチング組成物であってもよく、又は異なるウェットエッチング組成物であってもよい。したがって、窒化ケイ素エッチングシステムにおける堆積されたシリカの除去に関する本明細書に記載された技術は、広範囲のエッチングシステム及びエッチング化学に適用可能であることが認識されるであろう。
一実施形態では、本明細書に記載される方法は、湿式化学処理システムで達成され得る。当該湿式化学処理システムは、
基板を受け取り、前記基板をウェットエッチング化学組成物に曝露するように構成されたチャンバと、
前記チャンバに結合された化学物質供給システムであって、前記ウェットエッチング化学組成物を前記チャンバに供給するための化学物質供給システムと、
を含んでよい。当該湿式化学処理システムは、本明細書に開示された方法を実行するため、当該湿式化学処理システムの構成要素を制御するように構成されたコントローラをさらに含んでよい。当該湿式化学処理システムはまた、前記ウェットエッチング化学組成物の少なくとも１つの化学成分の濃度を監視するための化学モニタリングシステムをさらに含むことができる。一実施形態において監視される前記化学成分は、ケイ素、シリカ、及びケイ素含有化合物からなる群から選択され得る。前記湿式化学処理システムは単一基板処理システムであるか、又は複数の基板を同時に処理するように構成されてよい。
図４は、１つの例示的な湿式化学処理システム４００を示す。本明細書に記載される技術は、広範な他の湿式化学処理システムと共に利用され得ることが認識されるであろう。チャンバ４０２が設けられている。前記チャンバは、基板を受け取り、前記基板をウェットエッチング化学組成物に曝露するように構成される。チャンバは、単一ウェハチャンバであってもよく、又は、バッチ式ウェットエッチングタンクなどの複数のウェハを処理するためのチャンバであってもよい。化学薬品供給システム４０３は、ウェットケミカル供給源４０４と、ウェットケミカルを前記チャンバへ及び前記チャンバから提供する再循環ライン４０６及び４０８とを含むことができる。コントローラ４１０は、前記チャンバ、及び信号ライン４１２及び４１４を介して前記湿式化学処理システム４００の様々な構成要素からフィードバックを制御及び／又は受信するための薬品供給システムに結合される。例示的な一実施形態では、前記コントローラ４１０は、他の回路、例えばメモリ、Ｉ／Ｏポートなどと組み合わせたプロセッサ、マイクロコントローラ、又はプログラマブルロジックデバイスであってもよい。一実施形態では、前記プロセッサ、マイクロコントローラ又はプログラマブルロジックデバイスは、本明細書に記載の機能を実行するための命令又は構成ファイルを実行するように構成されてもよい。
本発明のさらなる改変及び代替実施形態は、この説明を考慮して当業者には明らかであろう。したがって、この説明は、例示的なものに過ぎず、本発明を実施する方法を当業者に教示するためのものであると解釈されるべきである。ここに示し説明した本発明の形態及び方法は、現時点で好ましい実施形態とみなされるべきであることを理解されたい。本発明のこの説明の恩恵を受けた後で当業者には明らかであるように、同等の技術を本明細書に例示し説明したものと置き換えることができ、本発明の特定の特徴を他の特徴の使用とは独立して利用することができる。

Claims (22)

  1. 基板上に形成されたフィーチャをエッチングする方法であって、
    窒化ケイ素を含む露出されたフィーチャの第１のセットと、ケイ素又は酸化ケイ素を含む露出されたフィーチャの第２のセットとからなる高アスペクト比構造体を有する基板を提供するステップと；
    前記基板を湿式化学処理システムに装填するステップと；
    前記高アスペクト比構造体から前記窒化ケイ素の少なくとも一部を除去するために前記基板を第１のウェットエッチング化学組成物に曝露することからなる第１のエッチングステップであって、前記基板を第１のウェットエッチング化学組成物に曝露することは、前記高アスペクト比構造体の前記ケイ素又は酸化ケイ素上にケイ素含有堆積物を形成するステップを実行するステップと；
    前記第１のエッチングステップ中に前記ケイ素又は酸化ケイ素上に形成された前記ケイ素含有堆積物の少なくとも一部を除去するために、前記基板を第２のウェットエッチング化学組成物に曝露することからなる第２のエッチングステップを実行するステップと；
    を含む方法。
  2. 前記第１のウェットエッチング化学組成物はリン酸を含む、請求項１に記載の方法。
  3. 前記第２のウェットエッチング化学組成物はリン酸を含む、請求項１に記載の方法。
  4. 前記第１のウェットエッチング化学組成物及び前記第２のウェットエッチング化学組成物は同一である、請求項１に記載の方法。
  5. 前記第１のウェットエッチング化学組成物及び前記第２のウェットエッチング化学組成物はリン酸化学組成物を含む、請求項１に記載の方法。
  6. 前記第１のエッチングステップ及び前記第２のエッチングステップは、前記基板を同一のウェットエッチング化学組成物に曝露することを含む、請求項５に記載の方法。
  7. 前記第２のエッチングステップは、窒化ケイ素オーバーエッチングステップである、請求項５に記載の方法。
  8. 前記第２のエッチングステップが、約５％〜４０％の範囲のオーバーエッチングステップである、請求項７に記載の方法。
  9. 前記第２のエッチングステップが、約１５％〜３０％の範囲のオーバーエッチングステップである、請求項８に記載の方法。
  10. 請求項１に記載の方法であって、
    湿式化学処理システム中に含まれる化学モニタリングシステムを使用して、前記第１のウェットエッチング化学組成物の少なくとも１つの化学成分の濃度を監視するステップ、
    をさらに含む方法。
  11. 請求項１に記載の方法であって、
    湿式化学処理システム中に含まれる化学モニタリングシステムを使用して、前記第２のウェットエッチング化学組成物の少なくとも１つの化学成分の濃度を監視するステップ、
    をさらに含む方法。
  12. 前記第１のエッチングステップ又は前記第２のエッチングステップの少なくとも１つのパラメータは、第１のエッチングステップ中にケイ素又は二酸化ケイ素を含む露出したフィーチャ上に形成された前記ケイ素含有堆積物の実質的に全てが第２のエッチングステップ中に除去されるように選択される、請求項１に記載の方法。
  13. 前記少なくとも１つのパラメータは、前記第１のエッチングステップの持続時間、前記第２のエッチングステップの持続時間、前記第１のウェットエッチング化学組成物の少なくとも１つの化学成分の濃度、前記第２のウェットエッチング化学組成物の少なくとも１つの化学成分の濃度、前記第１のウェットエッチング化学組成物の温度、前記第２のウェットエッチング化学組成物の温度、前記第１のウェットエッチング化学組成物の流量、及び前記第２のウェットエッチング化学組成物の流量からなる群から選択される、請求項１２に記載方法。
  14. 前記湿式化学処理システムは単一基板処理システムである、請求項１に記載の方法。
  15. 前記湿式化学処理システムにおいて、複数の基板を同時に処理するように構成されている、請求項１に記載の方法。
  16. 前記ケイ素含有堆積物がシリカ堆積物である、請求項１に記載の方法。
  17. 前記第１のエッチングステップ中の窒化ケイ素対酸化ケイ素エッチング選択性の最高値が、前記第２のエッチングステップの少なくとも一部の間の前記窒化ケイ素対酸化ケイ素エッチング選択性よりも高い、請求項１に記載の方法。
  18. 湿式化学処理システムであって、
    基板を受け取り、前記基板をウェットエッチング化学組成物に曝露するように構成されたチャンバと、
    前記チャンバに結合された化学物質供給システムであって、前記化学物質供給システムは前記ウェットエッチング化学組成物を前記チャンバに供給する化学物質供給システムと、
    請求項１に記載の方法を実行するため、当該湿式化学処理システムの構成要素を制御するように構成されたコントローラと、
    を含む湿式化学処理システム。
  19. 前記ウェットエッチング化学組成物の少なくとも１つの化学成分の濃度を監視するための化学モニタリングシステムをさらに含む、請求項１８に記載のシステム。
  20. 前記少なくとも１つの化学成分が、ケイ素、シリカ、及びケイ素含有化合物からなる群から選択される、請求項１９に記載のシステム。
  21. 前記湿式化学処理システムは単一基板処理システムである、請求項１８に記載のシステム。
  22. 前記湿式化学処理システムは、複数の基板を同時に処理するように構成されている、請求項１８に記載のシステム。
JP2018551122A 2016-03-30 2017-03-24 シリカ堆積なしに窒化物構造体を処理するためのプロセス及び装置窒化物構造体を処理するためのプロセス及び装置 Active JP6715433B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201662315632P 2016-03-30 2016-03-30
US201662315559P 2016-03-30 2016-03-30
US62/315,632 2016-03-30
US62/315,559 2016-03-30
US15/467,973 2017-03-23
US15/467,973 US10515820B2 (en) 2016-03-30 2017-03-23 Process and apparatus for processing a nitride structure without silica deposition
US15/467,939 2017-03-23
US15/467,939 US10325779B2 (en) 2016-03-30 2017-03-23 Colloidal silica growth inhibitor and associated method and system
PCT/US2017/024128 WO2017172533A1 (en) 2016-03-30 2017-03-24 Process and apparatus for processing a nitride structure without silica deposition

Publications (3)

Publication Number Publication Date
JP2019510379A true JP2019510379A (ja) 2019-04-11
JP2019510379A5 JP2019510379A5 (ja) 2020-04-30
JP6715433B2 JP6715433B2 (ja) 2020-07-01

Family

ID=59965112

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018551103A Active JP6942318B2 (ja) 2016-03-30 2017-03-24 コロイドシリカ成長阻害剤及び関連する方法及びシステム
JP2018551122A Active JP6715433B2 (ja) 2016-03-30 2017-03-24 シリカ堆積なしに窒化物構造体を処理するためのプロセス及び装置窒化物構造体を処理するためのプロセス及び装置
JP2020193008A Withdrawn JP2021040153A (ja) 2016-03-30 2020-11-20 コロイドシリカ成長阻害剤及び関連する方法及びシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018551103A Active JP6942318B2 (ja) 2016-03-30 2017-03-24 コロイドシリカ成長阻害剤及び関連する方法及びシステム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020193008A Withdrawn JP2021040153A (ja) 2016-03-30 2020-11-20 コロイドシリカ成長阻害剤及び関連する方法及びシステム

Country Status (7)

Country Link
US (2) US10325779B2 (ja)
JP (3) JP6942318B2 (ja)
KR (3) KR102353264B1 (ja)
CN (2) CN108885989B (ja)
SG (2) SG11201808546YA (ja)
TW (3) TWI720167B (ja)
WO (2) WO2017172532A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
JP6909620B2 (ja) * 2017-04-20 2021-07-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP7432092B2 (ja) * 2018-07-20 2024-02-16 東京エレクトロン株式会社 ３ｄ ｎａｎｄ構造における窒化ケイ素のエッチング及びシリカ堆積制御
CN109216367B (zh) * 2018-08-27 2021-07-02 长江存储科技有限责任公司 半导体结构的形成方法
KR102084044B1 (ko) * 2018-12-24 2020-03-03 주식회사 세미부스터 인산용액 중의 실리콘 농도 분석방법
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
JP2020150126A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 混合装置、混合方法および基板処理システム
KR20210007097A (ko) 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102315919B1 (ko) * 2021-01-26 2021-10-22 연세대학교 산학협력단 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
JP2022133947A (ja) * 2021-03-02 2022-09-14 東京エレクトロン株式会社 基板処理方法および基板処理装置
CN117425717A (zh) * 2021-05-12 2024-01-19 恩特格里斯公司 选择性蚀刻剂组合物及方法
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
JP2009206419A (ja) * 2008-02-29 2009-09-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2014057067A (ja) * 2012-09-11 2014-03-27 Samsung Electronics Co Ltd ３次元半導体メモリ装置及びその製造方法
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
JP2015115455A (ja) * 2013-12-11 2015-06-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JP3243975B2 (ja) * 1994-08-17 2002-01-07 住友金属工業株式会社 半導体装置の製造方法
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물
US5885903A (en) 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
DE60014907T2 (de) * 1999-07-13 2006-03-09 Kao Corp. Schleifmittelzusammensetzung
US6391213B1 (en) * 1999-09-07 2002-05-21 Komag, Inc. Texturing of a landing zone on glass-based substrates by a chemical etching process
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004006810A (ja) * 2002-04-16 2004-01-08 Tosoh Corp 銅系金属研磨液用酸、それを用いた銅系金属用研磨液及び研磨方法
CN100336179C (zh) * 2002-04-30 2007-09-05 日立化成工业株式会社 研磨液及研磨方法
US7390744B2 (en) * 2004-01-29 2008-06-24 Applied Materials, Inc. Method and composition for polishing a substrate
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
KR100607797B1 (ko) * 2004-09-14 2006-08-02 동부일렉트로닉스 주식회사 실리콘 질화막 스트립 제어 장치 및 방법
US20060226122A1 (en) * 2005-04-08 2006-10-12 Wojtczak William A Selective wet etching of metal nitrides
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
JP4799332B2 (ja) 2006-09-12 2011-10-26 株式会社東芝 エッチング液、エッチング方法および電子部品の製造方法
SG177201A1 (en) * 2006-12-21 2012-01-30 Advanced Tech Materials Compositions and methods for the selective removal of silicon nitride
JP2008172160A (ja) * 2007-01-15 2008-07-24 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
ITMI20071002A1 (it) * 2007-05-17 2008-11-18 Petracem Srl Manufatto per edilizia.
CN102623328B (zh) * 2007-05-18 2014-11-26 Fsi国际公司 用水蒸气或蒸汽处理基材的方法
JP4358259B2 (ja) 2007-06-05 2009-11-04 株式会社東芝 半導体製造装置および半導体製造方法
US8211810B2 (en) 2007-09-21 2012-07-03 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method for performing etching process with phosphoric acid solution
JP5009207B2 (ja) * 2007-09-21 2012-08-22 大日本スクリーン製造株式会社 基板処理装置
US8298435B2 (en) * 2007-10-19 2012-10-30 International Business Machines Corporation Selective etching bath methods
MX2010014519A (es) 2008-07-07 2011-02-22 Lubrizol Advanced Mat Inc Prevencion de incrustacion de silice y silicato con inhibidores en sistemas de agua industrial.
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
KR101316054B1 (ko) 2008-08-08 2013-10-10 삼성전자주식회사 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
US8881811B2 (en) 2008-10-10 2014-11-11 Halliburton Energy Services, Inc. Additives to suppress silica scale build-up and methods of use thereof
WO2010047314A1 (ja) * 2008-10-20 2010-04-29 ニッタ・ハース株式会社 窒化ケイ素研磨用組成物およびこれを用いた選択比の制御方法
US20100294984A1 (en) 2009-05-22 2010-11-25 General Electric Company Methods of inhibiting scale of silica
CN102471688A (zh) * 2009-08-13 2012-05-23 东友Fine-Chem股份有限公司 用于形成铜互连的蚀刻组合物
CN102741985B (zh) * 2010-02-01 2015-12-16 Jsr株式会社 化学机械研磨用水系分散体及利用其的化学机械研磨方法
TWI531420B (zh) * 2010-04-27 2016-05-01 東京電子Ｆｓｉ股份有限公司 處理一微電子工件之方法
JP2012033561A (ja) 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN102443395B (zh) * 2010-09-30 2016-01-20 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
US8727002B2 (en) 2010-12-14 2014-05-20 Halliburton Energy Services, Inc. Acidic treatment fluids containing non-polymeric silica scale control additives and methods related thereto
US9221700B2 (en) 2010-12-22 2015-12-29 Ecolab Usa Inc. Method for inhibiting the formation and deposition of silica scale in aqueous systems
US9257292B2 (en) * 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
TW201243030A (en) 2011-04-20 2012-11-01 Applied Materials Inc Selective silicon nitride etch
US8623766B2 (en) * 2011-09-20 2014-01-07 Cabot Microelectronics Corporation Composition and method for polishing aluminum semiconductor substrates
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US8877075B2 (en) * 2012-02-01 2014-11-04 Infineon Technologies Ag Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning
KR101194245B1 (ko) * 2012-02-29 2012-10-29 와이엠티 주식회사 화학강화 유리의 제조방법
TWI634083B (zh) 2012-03-30 2018-09-01 羅門哈斯公司 矽石垢之協同性控制
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9058976B2 (en) 2012-11-06 2015-06-16 International Business Machines Corporation Cleaning composition and process for cleaning semiconductor devices and/or tooling during manufacturing thereof
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
JP6139975B2 (ja) * 2013-05-15 2017-05-31 株式会社フジミインコーポレーテッド 研磨用組成物
JP6206336B2 (ja) 2013-06-17 2017-10-04 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
JP6349808B2 (ja) 2014-03-15 2018-07-04 オムロン株式会社 フォトセンサ
TWI543251B (zh) 2014-04-28 2016-07-21 台灣積體電路製造股份有限公司 具矽濃度控制的蝕刻製程方法及其系統
US9305932B2 (en) 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
KR102242951B1 (ko) * 2014-08-12 2021-04-22 주식회사 이엔에프테크놀로지 실리콘 산화막 에칭액
KR20160050536A (ko) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9659788B2 (en) 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
JP2009206419A (ja) * 2008-02-29 2009-09-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2014057067A (ja) * 2012-09-11 2014-03-27 Samsung Electronics Co Ltd ３次元半導体メモリ装置及びその製造方法
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
JP2015115455A (ja) * 2013-12-11 2015-06-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
SG11201808542WA (en) 2018-10-30
SG11201808546YA (en) 2018-10-30
WO2017172533A1 (en) 2017-10-05
CN108885989B (zh) 2023-06-13
CN108885989A (zh) 2018-11-23
US20170287725A1 (en) 2017-10-05
TWI720167B (zh) 2021-03-01
US10325779B2 (en) 2019-06-18
US20190237338A1 (en) 2019-08-01
KR20180121793A (ko) 2018-11-08
KR102196944B1 (ko) 2020-12-30
JP6942318B2 (ja) 2021-09-29
JP6715433B2 (ja) 2020-07-01
KR102353264B1 (ko) 2022-01-18
CN109072077B (zh) 2021-04-27
KR20200108109A (ko) 2020-09-16
TW201800560A (zh) 2018-01-01
TW202101576A (zh) 2021-01-01
KR102172305B1 (ko) 2020-10-30
US10763120B2 (en) 2020-09-01
WO2017172532A1 (en) 2017-10-05
CN109072077A (zh) 2018-12-21
JP2019511842A (ja) 2019-04-25
TW201801174A (zh) 2018-01-01
KR20180121795A (ko) 2018-11-08
JP2021040153A (ja) 2021-03-11
TWI655274B (zh) 2019-04-01
TWI731790B (zh) 2021-06-21

Similar Documents

Publication Publication Date Title
JP6715433B2 (ja) シリカ堆積なしに窒化物構造体を処理するためのプロセス及び装置窒化物構造体を処理するためのプロセス及び装置
US10916440B2 (en) Process and apparatus for processing a nitride structure without silica deposition
US10297443B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
JP2019510379A5 (ja)
JP7113952B2 (ja) 基板処理方法、および基板処理装置
WO2017059261A1 (en) Method and apparatus for dynamic control of the temperature of a wet etch process
TWI815932B (zh) 3d nand結構中的矽氮化物蝕刻及氧化矽沉積控制
US20210384037A1 (en) NEED FOR Si3N4 SELECTIVE REMOVAL BY WET CHEMISTRY
JP2024518092A (ja) 選択的エッチャント組成物および方法
JP2006093242A (ja) 半導体装置の製造方法
US11205575B2 (en) Method for stripping one or more layers from a semiconductor wafer
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
JP2024500356A (ja) スーパーコンフォーマルな酸化ゲルマニウム膜
JP2024500355A (ja) 欠陥を有さない酸化ゲルマニウム間隙充填物
JP2004259946A (ja) 基板処理方法及びその装置
KR20050064198A (ko) 게이트전극 식각방법
JPH06260484A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200317

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200317

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200430

R150 Certificate of patent or registration of utility model

Ref document number: 6715433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250