KR20180121793A - 콜로이달 실리카 성장 억제제와 관련 방법 및 시스템 - Google Patents

콜로이달 실리카 성장 억제제와 관련 방법 및 시스템 Download PDF

Info

Publication number
KR20180121793A
KR20180121793A KR1020187031140A KR20187031140A KR20180121793A KR 20180121793 A KR20180121793 A KR 20180121793A KR 1020187031140 A KR1020187031140 A KR 1020187031140A KR 20187031140 A KR20187031140 A KR 20187031140A KR 20180121793 A KR20180121793 A KR 20180121793A
Authority
KR
South Korea
Prior art keywords
colloidal silica
concentration
chemical
wet
growth inhibitor
Prior art date
Application number
KR1020187031140A
Other languages
English (en)
Other versions
KR102196944B1 (ko
Inventor
안토니오 엘. 피. 로톤다로
월리스 피. 프린츠
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/467,973 external-priority patent/US10515820B2/en
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180121793A publication Critical patent/KR20180121793A/ko
Application granted granted Critical
Publication of KR102196944B1 publication Critical patent/KR102196944B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

인산으로 처리되는 표면 위에서 콜로이달 실리카 퇴적물의 성장을 억제하는 기술이 설명된다. 일 실시형태에서, 개시되는 기술은 질화 실리콘 에칭을 위해 사용하는 인산 용액에 대한 첨가제로서 콜로이달 실리카 성장 억제제의 사용을 포함한다. 일부 실시형태에서, 첨가제는 강한 음이온기를 함유하는 화학적 성질을 가질 수 있다. 처리 중에 인산 용액 내의 실리카 농도 및/또는 콜로이달 실리카 성장 억제제 농도를 모니터링하고 필요에 따라 상기 성분들의 양을 조정하는 방법 및 장치가 제공된다. 사용되는 첨가제 농도뿐만 아니라 인산 용액 내의 실리카 농도를 제어하는 방법 및 장치에 대한 기술들이 제공된다. 여기에서 설명하는 기술들은 노출된 표면에서 콜로이달 실리카 퇴적물의 성장 없이 이산화 실리콘 쪽으로 질화 실리콘의 고 선택성 에칭을 제공한다.

Description

콜로이달 실리카 성장 억제제와 관련 방법 및 시스템
관련 출원에 대한 상호 참조
이 출원은 2016년 3월 30일자 출원된 미국 가특허 출원 제62/315,632호에 대한 우선권을 주장하며, 그 전체 내용은 여기에서의 인용에 의해 본원에 통합된다. 이 출원은 2016년 3월 30일자 출원된 미국 가특허 출원 제62/315,559호에 대한 우선권을 또한 주장하며, 그 전체 내용은 여기에서의 인용에 의해 본원에 통합된다. 이 출원은 바세트 등이 "실리카 퇴적 없이 질화물 구조를 처리하는 방법 및 장치"의 명칭으로 동일자 출원한 미국 특허 출원 제15/467973호를 여기에서 인용함으로써 그 전체 내용을 또한 통합한다.
기술 분야
본 발명은 실리콘 기판을 인산(H3PO4) 용액으로 처리하는 것에 관한 것이다. 특히 본 발명은 인산 처리 중에 기판 표면에 콜로이달 실리카 퇴적물이 성장하는 것을 막는 신규 방법에 관한 것이다.
반도체 산업에서 이산화 실리콘과 순수 실리콘에 대하여 높은 선택성으로 질화 실리콘 막을 제거하기 위해 인산이 사용되어 왔다. 1967년에 겔더(Gelder)와 호서(Hauser)는 비등(boiling) 인산을 이용하여 질화 실리콘 막을 제거하는 것을 제안하는 논문을 발표하였다. 이들은 처리 탱크에서의 산 온도 및 그 농도를 제어하기 위해 소정 희석으로 산의 비등점을 이용하였다. 이 처리는 반도체 산업에서 널리 채용되어 왔고, 오늘날의 생산에도 사용된다.
반도체 산업에서 비등 인산 처리의 전형적인 응용은 질화 실리콘 막의 제거이다. 그러한 응용에서, 질화 실리콘 막은 전형적으로 이산화 실리콘 막 위에 형성되고, 퇴적된 이산화 실리콘에 의해 포위된다. 질화 실리콘 막을 제거하는 처리는 희석된 불산(HF) 처리에 의해 질화 실리콘 막의 상부에 있는 임의의 잔류 이산화 실리콘을 조심스럽게 제거함으로써 시작한다. HF의 희석은 질화 실리콘 영역들 사이에 있는 퇴적된 이산화 실리콘을 크게 제거하지 않고 질화 실리콘의 표면으로부터 임의의 잔류 이산화 실리콘을 제거하도록 조절된다. HF에서의 질화 실리콘 디글레이즈(deglaze) 단계 후에, 비등 인산에서 고 선택성 에칭을 수행하여 질화 실리콘 막들 사이에 있는 퇴적된 이산화 실리콘 막을 제거하지 않고 질화 실리콘 막을 제거하고, 이 에칭은 질화 실리콘 막 아래에 있는 이산화 실리콘 막 위에서 정지한다.
소정의 반도체 구조물의 처리 중에, 노출된 이산화 실리콘 영역에서 콜로이달 실리카 퇴적물의 역성장은 질화 실리콘의 제거 및/또는 다른 후속 처리 단계를 방해할 수 있는 것으로 밝혀졌다. 인산으로의 표면 처리 중에 콜로이달 실리카 퇴적물의 성장을 억제하는 방법이 필요하다.
인산(H3PO4)으로 처리되는 표면 위에 콜로이달 실리카 퇴적물의 성장을 억제하는 혁신적인 방법이 여기에서 설명된다. 일 실시형태에서, 개시되는 기술은 인산 용액에 대한 첨가제로서 콜로이달 실리카 성장 억제제의 사용을 포함한다. 일부 실시형태에서, 첨가제는 강한 음이온기를 함유하는 화학적 성질을 가질 수 있다. 가능한 음이온기는 비제한적으로 -COOH 및 -PO3H2를 포함한다. 이러한 화학기는 실리케이트 에스테르 R-C(O)-SiOx의 형성을 유도하는 콜로이달 실리카 네트워크의 Si 센터와 반응하여 용액에 잔류하는 콜로이달 실리카를 발생한다. 다른 콜로이달 실리카 성장 억제제를 또한 사용할 수 있다. 일부 실시형태에서, 처리 중에 인산 내의 실리카 농도 및/또는 성장 억제제 농도를 모니터링하고 필요에 따라 그러한 성분들의 양을 조정하는 방법 및 장치가 제공된다. 여기에서 개시하는 기술은 노출된 표면에서 콜로이달 실리카 퇴적물의 성장 없이 이산화 실리콘 쪽으로 질화 실리콘의 고 선택성 에칭을 제공한다.
일 실시형태에서, 개시되는 기술은 마이크로전자 기판에서 구조물의 습식 에칭을 위한 화학 조성물의 제공을 포함한다. 조성물은 물, 인산 및 콜로이달 실리카 성장 억제제를 포함할 수 있고, 여기에서 상기 마이크로전자 기판은 적어도 제1 구조물과 제2 구조물을 포함하며, 상기 화학 조성물은 상기 제1 또는 제2 구조물의 노출 표면에 콜로이달 실리카 퇴적물을 성장시키지 않고 상기 제1 구조물을 상기 제2 구조물까지 선택적으로 에칭한다.
다른 실시형태에서, 마이크로전자 기판에서 구조물을 습식 에칭하는 방법이 제공된다. 이 방법은 제1 구조물과 제2 구조물을 구비한 기판을 습식 화학 처리 시스템에 로딩하는 단계와, 상기 기판 위에 습식 에칭 용액을 분배하는 단계를 포함할 수 있다. 상기 습식 에칭 용액은 물, 인산 및 콜로이달 실리카 성장 억제제를 포함할 수 있고, 여기에서 상기 습식 화학 처리 시스템은 상기 기판 위에서 상기 제1 구조물 또는 제2 구조물의 노출 표면에 콜로이달 실리카 퇴적물을 성장시키지 않고 상기 기판의 상기 제2 구조물 위에서 상기 기판의 상기 제1 구조물을 선택적으로 에칭하도록 구성된다.
또 다른 실시형태에서, 습식 화학 처리 시스템이 제공된다. 습식 화학 처리 시스템은 기판을 수용하고 상기 기판을 습식 에칭 화학 조성물에 노출시키도록 구성된 챔버를 포함할 수 있다. 습식 화학 처리 시스템은 상기 챔버에 결합된 화학물질 공급 시스템을 또한 포함할 수 있고, 상기 화학물질 공급 시스템은 습식 에칭 화학 조성물을 상기 챔버에 공급한다. 상기 습식 에칭 화학 조성물은 물, 인산 및 콜로이달 실리카 성장 억제제를 포함한다. 상기 습식 화학 처리 시스템은 적어도 화학물질 공급 시스템을 포함한 상기 습식 화학 처리 시스템의 구성요소들을 제어하도록 구성된 제어기를 또한 포함한다.
본 발명 및 그 장점들은 동일한 참조 번호가 동일한 특징을 표시하는 첨부 도면과 함께 이하의 상세한 설명을 참조함으로써 더 완전하게 이해할 수 있다. 그러나 첨부 도면은 발명 개념의 예시적인 실시형태를 나타낼 뿐이고, 따라서 발명 개념의 범위를 제한하는 것으로 고려되지 않으며, 발명 개념은 동일하게 효과적인 다른 실시형태들을 용인할 수 있다.
도 1a 내지 1d는 제거 대상의 질화 실리콘을 가진 예시적인 반도체 구조물 및 상기 반도체 구조물 위의 실리카 퇴적물의 형성을 보인 도이다.
도 2는 여기에서 설명하는 기술을 수행하기 위해 사용될 수 있는 예시적인 습식 화학 처리 시스템을 보인 도이다.
도 3은 단일 기판 습식 화학 처리 시스템의 예시적인 분배 시스템을 보인 도이다.
도 4 및 도 5는 여기에서 설명하는 기술들을 이용하는 단일 기판 습식 화학 처리 시스템의 일 실시형태에 대한 예시적인 처리 흐름도이다.
도 6은 여기에서 설명하는 기술들을 이용하는 일괄 침수 습식 화학 처리 시스템의 일 실시형태에 대한 예시적인 처리 흐름도이다.
소정 반도체 구조물의 질화 실리콘의 인산 에칭 중에, 노출된 이산화 실리콘 영역에서 퇴적하는 콜로이달 실리카의 역성장이 처리 중에 질화 실리콘 제거를 방해할 수 있는 것으로 밝혀졌다. 더 구체적으로, 좁은 갭, 좁은 트렌치 및/또는 높은 종횡비를 가진 구조물에 형성된 질화 실리콘이 특히 문제로 된다. 여기에서 말하는 높은 종횡비 구조물은 적어도 4:1 또는 그 이상의 종횡비를 갖는다. 그러한 구조물은 논리 소자, 상호접속 구조, 핀(fin) 전계 효과 트랜지스터(FinFET), 3D 반도체 구조, NAND(Not AND)형 메모리 소자와 같은 플래시 메모리 소자 등과 같은 매우 다양한 반도체 구조물에서 발견될 수 있다.
인산 질화 실리콘 에칭에 있어서, 질화 실리콘 에칭률과 이산화 실리콘 에칭률 간의 고 선택성은 적어도 부분적으로 인산 용액 내의 실리콘 함량에 의해 조절된다. 실리콘 함량이 높으면 높을수록 이산화 실리콘 에칭률은 낮아진다. 질화 실리콘이 실리콘 함량에 의해 거의 영향을 받지 않기 때문에, 질화 실리콘 에칭과 이산화 실리콘 에칭 간의 선택성은 용액의 실리콘 함량이 증가함에 따라 증가한다. 그러나 용액의 실리콘 함량의 증가는 처리 중에 노출된 이산화 실리콘 영역에서 콜로이달 실리카 퇴적물의 성장을 야기한다. 콜로이달 실리카 퇴적물의 성장은 콜로이달 실리카 퇴적물이 높은 종횡비 트렌치로의 용액 흐름을 방해하여 질화물 에칭 처리를 크게 느리게 할 수 있기 때문에 복합 구조물의 에칭에 부정적인 영향을 준다. 또한, 콜로이달 실리카 퇴적물의 성장은 후속 처리 단계에서 역효과를 줄 수 있다.
전술한 바와 같이, 여기에서 설명하는 기술은 논리 소자, 상호접속 구조, FinFET, 3D 반도체 구조, NAND 플래시 메모리 소자 등과 같은 매우 다양한 반도체 구조물에 적용할 수 있다. 예시적인 구조물이 도 1a에 도시되어 있다. 그러한 구조물은 3D NAND 소자 또는 임의의 많은 다른 반도체 소자에 존재할 수 있다. 도 1a의 좁은 갭 및 높은 종횡비 구조물은 단지 예를 든 것이고, 당업자라면 여기에서 설명하는 기술이 콜로이달 실리카 퇴적물의 역형성이 발생하는 많은 다른 구조물의 처리에 유용할 수 있다는 것을 이해할 것이다. 따라서 도 1a에 도시된 좁은 갭 및 높은 종횡비 구조물은 임의의 매우 다양한 좁은 구조물 및/또는 높은 종횡비 구조물의 단지 예를 든 것이다. 예를 들면, 여기에서 설명하는 기술은 높은 종횡비 트렌치 구조물과 관련된다.
도 1a에 도시된 것처럼, 예컨대 3D NAND 구조물의 일부일 수 있는 예시적인 반도체 구조물(100)은 질화 실리콘 구조물과 이산화 실리콘 구조물을 포함하고, 상기 질화 실리콘은 좁은 고 종횡비의 갭 내에 형성되는 것으로 도시되어 있다. 도시된 것처럼 좁은 고 종횡비의 갭은 이산화 실리콘(SiO2) 층(102)들 사이에 형성된다. SiO2 층(102)은 대안적으로 Si 층 또는 다른 산화물 층일 수 있다. 질화 실리콘(SiN) 층(104)들은 SiO2 층들 간의 갭 내에 형성된다. 그 다음에, SiN 층의 에칭이 반도체 구조물(100)을 예를 들면 고온 인산 용액조에 침수시키거나 상기 구조물을 고온 인산의 스프레이에 노출시키는 것과 같이 고온 인산 용액에 노출시킴으로써 발생할 수 있다. SiN의 에칭에 기인해서, 도 1b에 도시된 것처럼, 고농도의 콜로이달 실리카(Si(OH)4)(110)가 SiO2의 표면 부근에서 인산 용액에 분산된다. 도 1b에 도시된 것처럼, SiN 에칭이 발생함에 따라, Si(OH)4 농도가 증가하고 콜로이달 실리카(110)가 퇴적하여 도 1b에 도시된 것처럼 SiO2 표면에 실리카 퇴적물(112)을 형성한다. 도 1c는 SiN 층(104)이 완전히 제거된 때의 구조물(100)을 보인 것이다. 도면에서 알 수 있는 바와 같이, 실리카 퇴적물(112)은 SiO2 층(102) 위에 제공된다. 도 1c에서는 비교적 균일한 실리카 퇴적물이 제공되어 있다는 점에 주목한다. 그러나 실제로는 퇴적물이 좁은 갭 또는 트렌치의 입구에서 시간에 따라 구축될 수 있다. 따라서, 도 1d에 도시된 것처럼, 퇴적물은 갭 또는 트렌치를 사실상 "핀치오프"(pinch off)시켜서 잔류 질화 실리콘을 에칭하는 인산의 능력 효율에 크게 충격을 줄 수 있다. 따라서, 도 1d에 도시된 것처럼, 실리카 퇴적물(116)이 SiO2 층(102)들 간에 형성된 갭 영역(118)을 완전히 폐색시켜서 SiN 층(104)의 완전한 에칭을 막을 수 있다.
여기에서는 인산으로 처리되는 표면 위에 콜로이달 실리카 퇴적물의 성장을 억제하는 혁신적인 방법을 설명한다. 일 실시형태에서, 개시되는 기술은 인산 용액에 대한 첨가제로서 콜로이달 실리카 성장 억제제의 사용을 포함한다. 일부 실시형태에서, 첨가제는 강한 음이온기를 함유하는 화학적 성질을 가질 수 있다. 가능한 음이온기는 비제한적으로 -COOH 및 -PO3H2를 포함한다. 이러한 화학기는 실리케이트 에스테르 R-C(O)-SiOx의 형성을 유도하는 콜로이달 실리카 네트워크의 Si 센터와 반응하여 용액에 잔류하는 콜로이달 실리카를 발생한다. 일부 실시형태에서, 처리 중에 인산 내의 실리카 농도 및/또는 성장 억제제 농도를 모니터링하고 필요에 따라 그러한 성분들의 양을 조정하는 방법 및 장치가 제공된다. 따라서 사용하는 첨가제 농도뿐만 아니라 인산 용액 내의 실리카 농도를 제어하는 방법 및 장치에 대한 기술들이 제공된다. 여기에서 설명하는 기술은 노출 표면에서 콜로이달 실리카 퇴적물의 성장 없이 이산화 실리콘 쪽으로 질화 실리콘의 고 선택성 에칭을 제공한다. 업계에 공지된 것처럼, 바람직한 에칭률 및 선택성이 획득되도록 물 및/또는 실리카 함량 및/또는 처리 온도를 제어하기 위해 물, 황산(H2SO4) 및 실리카가 인산 용액에 또한 첨가될 수 있다.
전술한 바와 같이, 인산 처리 중에 콜로이달 실리카 퇴적물의 성장을 방지하기 위해 첨가제를 이용할 수 있다. 잠재적인 첨가제 및 첨가제를 선택하는 선택 기술에 대해서는 뒤에서 자세히 설명한다.
일 실시형태에서, 콜로이달 실리카 성장 억제제는 강한 음이온기를 내포한 화학물질로부터 선택될 수 있다. 가능한 음이온기는, 비제한적으로, -COOH 및 -PO3H2를 포함한다. 필요한 음이온기를 내포한 일부 콜로이달 실리카 성장 억제제는 구연산, 아세트산, 옥살산, 말산, 2-포스포노부탄-1,2,4-트리카르복실레이트(PBTC), 디에틸렌트리아민펜타아세테이트(DETPA), 에틸렌디아민-테트라카르복실레이트(EDTA), 1,2,3,4-부탄테트라카르복실레이트(BTC), 및 예컨대 L-히스티딘 및 L-페닐알라닌과 같은 아미노산이다. 예컨대 중불화 암모늄 및 불화 암모늄과 같은 불소 함유 화학물질도 또한 콜로이달 실리카 성장 억제제로서 사용될 수 있다. 또 다른 잠재적인 콜로이달 실리카 성장 억제제는 폴리카르복실레이트이다. 또한, 전술한 2개 이상의 화학적 성질을 결합하여 콜로이달 실리카 성장 억제를 달성하는 것도 가능하다. 바람직하게, 용액 내의 억제제 농도는 이산화 실리콘 에칭률의 증가 및 결과적으로 질화 실리콘과 이산화 실리콘 간의 선택성 손실을 방지하도록 선택된다. 인산 용액에 대한 개시된 콜로이달 실리카 성장 억제제의 첨가는 질화 실리콘 에칭률에 영향을 주지 않을 뿐만 아니라 이산화 실리콘 손실을 야기하지 않으면서 처리 중에 콜로이달 실리카 퇴적을 방지한다.
일부 실시형태에서, 콜로이달 실리카 성장 억제제(colloidal silica growth inhibitor, CSGI)는 기판 표면을 용액에 노출시키기 전에 인산 용액에 첨가된다. 하나의 가능성은 CSGI를 인산 공급 시스템에서 혼합하는 것이다. 침수 시스템의 경우에, CSGI는 침수 탱크에서 혼합될 수 있다. 용액 내에서 그 농도를 일정하게 유지하기 위해 인산 처리 중에 CSGI를 스파이크하는 것도 또한 가능하다. 단일 기판 처리의 경우에, CSGI는 기판 표면에 유체를 분배하기 전에 인산 공급 선로에 혼합될 수 있고, 또는 기판 표면에 별도 피드(feed)에 의해 별도로 공급될 수 있다. CSGI가 별도 피드에 의해 공급되는 경우에, CSGI 분배량 및 위치는 기판 표면 전체에서 최상의 농도 분포를 달성하도록 제어될 수 있다. CSGI를 적용하는 예시적인 장치 및 기술의 더 구체적인 사항은 뒤에서 설명한다. 여기에서 설명하는 기술의 실시형태는 CSGI를 공급하는 특정 장치 및 방법으로 제한되지 않는다는 점을 이해할 것이다. 따라서 당업자라면 광범위한 방법 및 장치가 여기에서 설명하는 CSGI 기술을 이용할 수 있다는 것을 이해할 것이다.
전술한 바와 같이, 일 실시형태에서, H3PO4 용액에 콜로이달 실리카 성장 억제제를 첨가하는 기술이 제공된다. 전술한 각종 억제제가 단독으로 또는 조합으로 사용될 수 있다. 따라서 2개 이상의 화학적 성질을 결합하여 콜로이달 실리카 성장 억제를 달성하는 것이 가능하다. 또한, 각종의 등가적인 화학 조성물을 이용하여 콜로이달 실리카의 성장을 억제하는 이익을 달성할 수 있다는 점을 이해할 것이다. 인산 용액에 개시된 콜로이달 실리카 성장 억제제의 첨가는 처리 중에 콜로이달 실리카 퇴적을 방지하고 질화 실리콘 에칭률에 대한 영향 및 이산화 실리콘 손실을 최소화한다. 또한, 비록 여기에서는 표면에서 콜로이달 실리카 퇴적을 억제하는 처리와 관련하여 설명하지만, 콜로이달 실리카 성장 억제제의 사용은 바세트(Bassett) 등에 의해 "실리카 퇴적 없이 질화물 구조를 처리하는 방법 및 장치"의 명칭으로 동일자 출원된 미국 특허 출원 제15/467973호에 설명되어 있는 바와 같이 콜로이달 실리카 퇴적 공정의 역(reversal)에 의해 표면에 퇴적된 실리카 성장을 제거하는 기술과 함께 또한 사용될 수 있다. 상기 미국 특허의 내용은 인용에 의해 그 전부가 본원에 통합된다.
업계에 공지된 바와 같이, 다양한 기술 및 장치가 고온 인산 에칭을 달성하기 위해 사용될 수 있다. 예를 들면, 단일 기판 시스템을 사용할 수 있고, 또는 일괄 다중 기판 침수 시스템을 이용할 수 있다. 그러한 임의의 다양한 기술은 여기에서 설명하는 기술들을 유리하게 이용할 수 있다. 또한, CSGI를 습식 화학 에칭 시스템에 첨가하는 방법은 다를 수 있다. 예를 들면, CSGI는 별도의 홀딩 또는 공급 탱크로부터 기판 처리 시스템으로 CSGI를 공급하는 메카니즘을 통하여 인산 용액에 첨가될 수 있다. 하나의 가능성은 CSGI를 "사용 현장" 혼합 구성으로 인산 공급 시스템에 혼합하는 것이다. 다른 하나의 가능성은 기판 처리 시스템에 방출하기 전에 혼합 탱크에서 인산 공급 시스템에 CSGI를 혼합하는 것이다(그 장점은 화학적 농도 및 혼합 온도 변동의 제어를 더 좋게 유지하는 것이다).
따라서, 예를 들면, 침수 시스템의 경우에, CSGI는 CSGI를 공급하는 독립 공급 선로를 통해 침수 탱크에서 혼합될 수 있다. 대안적으로, CSGI는 탱크에 분배되기 전에 인산 용액에 미리 혼합될 수 있다. 또 다른 대안으로, CSGI는 인산 용액 재순환 루프에 첨가될 수 있다. 주기적으로 또는 미리 정해진 시점에서, 인산 처리 중에 CSGI를 스파이크하는 것도 또한 가능하다. 처리 중에 CSGI를 첨가하는 목적(적용 전에 CSGI를 미리 혼합하는 것과 대조적임)은 "블리드 및 피드"(bleed and feed) 산 보충 방법의 경우에 용액 내에서 그 농도를 일정하게 유지하는 것, 또는 소모품의 비용을 보존하는 것이다(만일 첨가제가 소정량의 용존 실리콘 위에서만 필요하면, 이것은 처리가 소정 시간 동안 진행된 후에 발생한다).
단일 기판 처리의 경우에, CSGI는 기판 표면에 분배하기 전에 인산 용액 공급 선로에 혼합될 수 있고, 또는 별도의 분배 장치, 예를 들면 제2 분배 노즐에 의해 공급될 수 있다. CSGI가 별도의 노즐에 의해 적용되는 경우에, CSGI 분배량 및 위치는 기판 표면 전체에서 최상의 농도 분포를 달성하도록 조절될 수 있다.
도 2는 하나의 예시적인 습식 화학 처리 시스템(200)을 보인 것이다. 여기에서 설명하는 기술은 매우 다양한 다른 습식 화학 처리 시스템과 함께 사용될 수 있다는 점을 이해할 것이다. 챔버(202)가 제공된다. 챔버(202)는 기판을 수용하고 기판을 습식 에칭 화학 조성물에 노출시키도록 구성된다. 챔버(202)는 단일 기판 챔버일 수 있고, 또는 일괄 침수 습식 에칭 탱크와 같이 복수의 기판을 처리하기 위한 챔버일 수 있다. 화학물질 공급 시스템(203)은 습식 화학물질 소스(204)(예를 들면, 인산 용액을 홀딩하는 것), 습식 화학물질을 챔버로/로부터 제공하는 재순환 선로(206, 208), 및 CSGI를 CSGI 공급 선로(222, 224 및/또는 226)를 통해 챔버(202), 화학물질 소스(204) 또는 재순환 선로(206)에 제공하는 CSGI 소스(220)를 포함할 수 있다. 대부분의 실시형태에서, 대부분의 시스템이 시스템의 한 지점에서만 CSGI를 도입하도록 설계되기 때문에, 단지 하나의 CSGI 공급 선로(222, 224 또는 226)만이 사용될 필요가 있다. 제어기(210)는 챔버(202), 습식 화학물질 소스(204) 및 CSGI 소스(220)에 결합되어 습식 화학물질 처리 시스템(200)의 각종 컴포넌트로부터 신호 선로(212, 213, 214)를 통해 피드백을 제어 및/또는 수신한다. 예시적인 일 실시형태에서, 제어기(210)는 메모리, I/O 포트 등과 같은 다른 회로와 협력하는 프로세서, 마이크로컨트롤러 또는 프로그래머블 논리 소자일 수 있다. 일 실시형태에서, 프로세서, 마이크로컨트롤러 또는 프로그래머블 논리 소자는 여기에서 설명하는 기능들을 수행하는 명령어 또는 구성 파일을 실행하도록 구성될 수 있다.
CSGI를 습식 화학물질 처리 시스템에 분배하기 위해 어떤 기술을 사용하는지와 관계없이, 여기에서 설명하는 방법 및 장치는 시스템이 용액 내에서 콜로이달 실리카 성장 억제제의 바람직한 농도를 달성 및 제어할 수 있게 한다. 일 실시형태에서, 시스템의 제어기(210)는 콜로이달 실리카 성장 억제제 농도, 인산 용액 내의 물 농도, 용액 온도, 및 인산 용액 내의 실리카 농도를 모니터링한다. 시스템은 노출된 표면에서 콜로이달 실리카의 성장 없이 목표 에칭률 및 선택성을 달성하도록 콜로이달 실리카 성장 억제제 및/또는 물 및/또는 실리카를 첨가한다. 시스템은 경험적 결정에 의해 결정된 처리 중의 시간 의존적 시점에서 첨가되는 CSGI의 양을 조정할 수 있고, 또는 시스템은 피드백 제어 메카니즘을 통해서 또는 미리 정해진 (피드 포워드) 제어 메카니즘을 통해서 바람직한 농도 윤곽(profile)을 획득하도록 용액에 대한 첨가되는 콜로이달 실리카 성장 억제제의 양을 동적으로 조정할 수 있다. 질화 실리콘의 용해로부터의 실리카가 용액에 국부적으로 첨가되기 때문에 용액 내에서 낮은 농도의 CSGI로 또는 CSGI 없이 시작하고 에칭 중에 CSGI 농도를 점차적으로 증가시켜서 실리카 농도를 증가시키는 것이 유리할 수 있다.
습식 처리 중에 콜로이달 실리카 성장 억제제의 농도를 동적으로 및 공간적으로 제어하는 능력은 이산화 실리콘을 제거해야 할 영역에서 낮고 이산화 실리콘을 제거할 수 없는 영역에서 높은 기판 표면에서의 에칭률 선택성을 조절하는 능력을 또한 가져온다. 더욱이, 질화 실리콘 막의 상부에 존재하는 이산화 실리콘 또는 산질화 실리콘 층을 천천히 제거하기 위해 초기의 낮은 선택성 단계를 사용하고, 그 다음에 콜로이달 실리카의 퇴적을 일으키지 않고 질화 실리콘 층을 신속히 제거하기 위해 높은 선택성 단계가 뒤따르는 처리 순서도 또한 가능하다.
따라서 콜로이달 실리카 성장 억제제의 농도를 동적으로 및 공간적으로 제어하는 방법 및 장치가 제공된다. 예시적인 단일 기판 시스템의 제어가 이하에서 설명되지만, 이 제어 기술은 일괄 침수 시스템에도 또한 적용할 수 있다는 점을 이해할 것이다.
예시적인 단일 기판 CSGI 분배 장치(300)가 도 3에 제공된다. 단일 기판 CSGI 분배 장치(300)는 도 2의 습식 화학물질 처리 시스템(200)의 단일 기판 챔버 내에 제공될 수 있다. 도 3에 도시된 것처럼, 기판(301)은 각도 회전(w)(302)이 제공된다. 복수의 화학물질 분배 노즐(310, 312, 314, 316)이 또한 제공된다. 일 실시형태에서, 각각의 노즐은 다른 유체를 분배할 수 있다. 따라서, 그러한 실시형태에서, 복수의 화학물질이 단일 기판 위에 사용 현장에서 혼합될 수 있다. 그러나 더 적은 수의 분배 노즐, 심지어 하나의 분배 노즐을 사용할 수 있다는 점을 이해할 것이다. 그러한 경우에, 상이한 화학물질들은 기판에 적용하기 전에 미리 혼합될 수 있다. 도 3의 실시형태에서 도시된 바와 같이, 노즐(310)은 CSGI를 분배하고, 노즐(312)은 인산을 분배하며, 노즐(314)은 물을 분배하고, 노즐(316)은 황산을 분배할 수 있다. 대안적 실시형태에서, 노즐들 중의 하나가 실리카를 분배하기 위해 사용될 수 있다. 대안적 실시형태에서, 2개의 노즐이 사용되고, 노즐(310)은 CSGI를 분배하고, 노즐(312)은 물과 인산으로 구성된 인산 용액을 분배할 수 있다. 또 다른 실시형태에서, 실리카는 인산과 함께 공동 분배될 수 있다. 당업자라면 여기에서 설명하는 것과 같은 CSGI의 유리한 사용을 여전히 획득하면서 노즐의 수 및 화학물질의 다른 조합이 사용될 수 있다는 점을 이해할 것이다. 일 실시형태에서, 분배 노즐은 화학물질 분배 중에 이동할 수 있다. 일 실시형태에서, 그러한 노즐 이동은 각도 회전(w)(302)과 함께 이동하는 동안 발생한다. 도시된 것처럼, 노즐(310)은 각도 SCSGI만큼 이동하고, 노즐(312)은 각도 Sphos만큼 이동하며, 노즐(314)은 각도 Swater만큼 이동하고, 노즐(316)은 각도 Ssulfuric만큼 이동할 수 있다. 노즐(310, 312, 314, 316)은 단일점 분배 노즐이거나 스프레이 바와 같이 복수의 분배점을 가진 다점 분배 노즐일 수 있다.
여기에서 설명하는 것처럼, 단일 기판 처리 시스템은 별도의 화학물질을 기판 표면의 상이한 위치에 분배하기 위해 다중 노즐 구성을 사용하는 장치를 제공한다. 화학물질의 온도, 농도 및 분배 유량의 선택은 기판에서 콜로이달 실리카의 성장을 억제하면서 바람직한 에칭 선택성을 달성하는 바람직한 농도 윤곽으로 기판 표면에서 혼합 유체를 생성하도록 분배점과 함께 행하여진다.
단일 기판 시스템에서 CSGI를 이용하는 예시적인 처리 흐름이 도 4 및 도 5에 도시되어 있다. CSGI의 사용 이익을 여전히 획득하면서 많은 다른 처리 흐름을 사용할 수 있다는 점을 이해할 것이다. 또한, 처리 흐름의 각종 단계들이 반드시 수행될 필요가 없고, 만일 수행되면 각 기판에 대하여 수행되지 않을 수 있다는 점을 이해할 것이다. 도 4에 도시된 것처럼, 처리 흐름(400)은 제거될 막의 두께 윤곽을 결정하는 단계 402에서 시작한다. 단계 404에서, 단계 402의 막 두께 윤곽을 보상할 필요가 있는 선택성 윤곽에 대한 결정이 이루어진다. 단계 406에서, 바람직한 선택성 윤곽을 달성하는 실리카 함량 윤곽이 결정된다. 단계 408에서, H3PO4가 소정의 온도, 농도 및 유량으로 제공된다. 단계 410에서, H3PO4가 기판 표면에 분배된다. 단계 412에서, CSGI가 소정의 온도, 농도 및 유량으로 제공된다. 단계 414에서, CSGI가 콜로이달 실리카 성장 없이 바람직한 선택성 윤곽을 달성하도록 기판 표면의 각종 위치에 분배된다. 상기 분배 단계(410, 414)는 함께 동시에 수행될 수 있고, 연속적으로 수행될 수 있고, 또는 동시 및 연속 분배의 조합으로 수행될 수 있다는 점을 이해할 것이다. 예를 들면, 단계 410이 초기에 시작하고 그 다음에 단계 410이 아직 수행되고 있는 동안에 단계 414가 나중 시점에서 시작할 수 있다.
처리 흐름(400)은 다양한 다른 단계들을 또한 포함할 수 있다. 예를 들면, 도면(400)에 도시된 것처럼, 처리 흐름은 실리카가 소정의 농도, 온도 및 유량으로 제공되는 단계 420을 선택적으로 포함할 수 있다. 그 다음에, 단계 422에서, 실리카가 기판 표면에 분배될 수 있다. 다른 분배 단계와 마찬가지로 단계 422는 다른 분배 단계와 동시에 수행되거나, 연속적으로 수행되거나, 또는 동시 및 연속 분배의 조합으로 수행될 수 있다. 게다가, 비록 도시하지 않았지만, 물과 황산이 또한 제공되고 처리 흐름(400)에서 분배될 수 있다.
도 5는 단일 기판 시스템에서 CSGI를 이용하는 대안적인 처리 흐름(500)을 제공한다. 처리 흐름(500)으로 도시된 것처럼, 인산, 실리카 및 CSGI가 예를 들면 화학물질 공급 선로 또는 화학물질 공급 탱크에서의 사전 혼합을 통하여 함께 제공될 수 있다. 도 5에 도시된 것처럼, 처리 흐름(500)은 인산이 소정의 농도, 온도 및 유량으로 제공되는 단계 502를 포함한다. 단계 504에서, 실리카가 소정의 농도, 온도 및 유량으로 제공된다. 단계 506에서, CSGI가 소정의 농도, 온도 및 유량으로 제공된다. 그 다음에 단계 510에서, 인산, CSGI 및 실리카가 기판에 분배된다. 황산이 소정의 농도, 온도 및 유량으로 제공되는 단계 520으로 나타낸 것처럼 추가의 화학물질이 시스템에 첨가될 수 있다. 또한, 물을 소정의 온도 및 유량으로 제공하는 단계 522에서 필요에 따라 추가의 물이 시스템에 추가될 수 있다.
일괄 침수 시스템의 예시적인 처리 흐름(600)이 도 6에 제공된다. 처리 흐름(600)은 제거될 막의 두께 윤곽을 결정하는 단계 602에서 시작한다. 단계 604에서, 단계 602의 막 두께 윤곽을 보상할 필요가 있는 선택성 윤곽에 대한 결정이 이루어진다. 단계 606에서, 바람직한 선택성 윤곽을 달성하는 실리카 함량 윤곽이 결정된다. 단계 608에서, 인산, 실리카 및 CSGI가 소정의 온도, 농도 및 유량으로 제공된다. 단계 610에서, 인산, 실리카 및 CSGI가 용액 내에 기판들을 침수시킴으로써 기판 묶음의 표면에 공동 분배된다. 단계 612에서, 인산, 실리카 및 CSGI의 농도, 온도 및 유량이 모니터링된다. 단계 614에서, 기판에서 콜로이달 실리카 성장 없이 바람직한 선택성 윤곽을 달성하도록 인산, 실리카 및 CSGI의 농도, 온도 및 유량이 제어된다.
비록 도 4, 5 및 6에 도시하지 않았지만, 바람직한 에칭이 완성된 때 기판은 습식 화학 에칭 용액에 대한 노출로부터 제거될 수 있다는 점을 이해할 것이다. 또한, 업계에 공지된 것처럼 헹구기와 같은 추가의 처리가 그 다음에 발생할 수 있다.
따라서, 전술한 바와 같이, 단일 기판 시스템 및 일괄 침수 시스템을 포함한 다양한 습식 에칭 장치에서 인산 용액에 CSGI를 유리하게 제공하기 위해 다양한 처리 흐름 및 조건을 사용할 수 있다. 에칭 특성(에칭률, 선택성 등)들의 바람직한 조합 및 콜로이달 실리카 퇴적의 억제를 달성하기 위해 광범위한 처리 조건 및 변수들이 조정, 모니터링 및 제어될 수 있다. 또한, 바람직한 처리 조건 및 변수들은 처리되는 기판 위의 특정 구조물 및 층들에 의존한다는 점을 이해할 것이다. 따라서 시스템에서 사용되는 각각의 화학 성분에 대한 다수의 처리 변수 및 조건들이 관련될 수 있다. 예를 들면, 초기 온도(Tphos1) 및 농도(Cphos1)의 인산이 소정의 유량(Fphos1)으로 표면, 예를 들면 실리콘 기판 표면에 전달될 수 있다. 에칭 처리에서 동시에 또는 나중에, 소정 온도(Tcsgi1) 및 농도(Ccsgi1)의 콜로이달 실리카 성장 억제제가 소정의 유량(Fcsgi1)으로 동일 표면에 전달될 수 있다. 단일 기판 시스템의 경우에, 콜로이달 실리카 성장 억제제의 분배 위치(Rcsgi1)는 기판 표면 전체에서 바람직한 농도 윤곽 분포를 생성하도록 선택될 수 있다. 화학물질의 온도, 농도, 유량 및 분배 위치(Tphos1, Tcsgi1, Cphos1, Ccsgi1, Fphos1, Fcsgi1, Rphos1, Rcsgi1)는 혼합물이 처리 대상 표면에서 바람직한 온도(Tmix1) 및 농도(Cmix1) 윤곽을 달성하도록 선택된다. 표면과 접촉하는 화학물질의 온도(Tmix1) 및 농도(Cmix1) 윤곽은 콜로이달 실리카 성장 억제제의 유량(Fcsgi)에 대한 인산 유량(Fphos)의 비 및 콜로이달 실리카 성장 억제제의 분배 위치(Rcsgi1)를 조정함으로써 쉽게 제어되고 동적으로 수정될 수 있다. 다른 화학물질(예를 들면, 물, 실리카 및/또는 황산)의 농도, 온도, 유량 등도 또한 조정, 모니터링 및 제어될 수 있다. 시스템의 조정, 모니터링 및 제어는 예를 들면 도 2의 시스템의 제어기(210)와 같은 제어기를 사용하여 수행될 수 있다.
일부 예시적인 처리 조건들을 여기에서 설명하였지만, 이 조건들은 일반적으로 예를 든 것임을 이해할 것이다. 예를 들면, 단일 기판 시스템에서, 처리할 표면을 가진 기판은 160-165℃ 범위의 주어진 온도(Tphos1)로 인산의 분배를 받는 동안 1rpm 내지 10,000rpm의 회전 속도, 바람직하게는 30rpm 내지 3000rpm의 회전 속도로 회전될 수 있다. 일부 경우에, 상기 온도(Tphos1)는 180℃를 초과할 수 있다. 일괄 시스템에서, 160-165℃ 범위의 온도를 또한 사용할 수 있지만, 145-155℃의 낮은 온도가 유리할 수 있다. 일 실시형태에서, 사용되는 인산 농도(Cphos1)는 약 80-90wt% 범위 내일 수 있다. 일 실시형태에서, 체적비로 약 0.1% 내지 약 10%의 콜로이달 실리카 성장 억제제(CSGI) 농도를 사용할 수 있다. 더 바람직하게, CSGI 농도는 체적비로 약 0.2% 내지 1%일 수 있다. 잠재적인 이산화 실리콘 에칭률 및 결과적으로 질화 실리콘과 이산화 실리콘 사이의 선택성 손실에 기인해서, 중불화 암모늄 및 불화 암모늄과 같은 불소 함유 화학물질이 체적비로 약 0.01% 내지 10%, 더 바람직하게는 체적비로 약 0.02% 내지 1%의 더 낮은 농도로 사용될 수 있다. 일 실시형태에서, 콜로이달 실리카 성장 억제제는 처리 중에 약 25-180℃ 범위의 온도(Tcsgi1)로 공동 분배될 수 있다. 처리는 인산 용액 단일 분배, 콜로이달 실리카 성장 억제제 분배, 또는 공동 분배로 시작할 수 있지만, 바람직한 것은 인산 용액 분배로 시작하는 것이다. 온도 및 물 농도 선택이 가능하도록 처리 중에 황산을 또한 공동 분배할 수 있다. 또한, 온도 및 에칭률 제어가 가능하도록 처리 중에 탈이온수가 첨가될 수 있다. 처리 중에 처리 파라미터는 기판 표면의 처리 온도를 국부적으로 조절하기 위해 동적으로 변경될 수 있다.
전술한 바와 같이, 기판에서 콜로이달 실리카 퇴적물의 성장은 인산 용액에 첨가되는 CSGI 첨가제를 사용함으로써 억제된다. CSGI의 사용은 산화 실리콘 위의 질화 실리콘을 에칭하기 위해 사용되는 인산 용액의 경우에 특히 유리하다. CSGI의 사용은 높은 종횡비 구조물로부터 질화 실리콘을 제거할 때 특히 유리하다.
발명의 추가의 수정 및 대안적인 실시형태가 전술한 설명을 고려하여 당업자에게 명백할 것이다. 따라서 이 설명은 단지 예를 든 것으로 해석해야 하고, 당업자에게 본 발명을 실시하는 방식을 교시하기 위한 것이다. 여기에서 도시 및 설명한 발명의 형태 및 방법은 현재의 양호한 실시형태로서 취해진 것임을 이해하여야 한다. 등가적인 기술이 여기에서 예시하고 설명한 실시형태를 대체할 수 있고, 발명의 소정 특징들은 다른 특징들의 사용과 무관하게 사용될 수 있으며, 이러한 점들은 발명에 대한 상기 설명을 읽음으로써 당업자에게 명백하게 될 것이다.

Claims (26)

  1. 마이크로전자 기판 상의 구조물의 습식 에칭을 위한 화학 조성물에 있어서,
    물과;
    인산과;
    콜로이달 실리카 성장 억제제를 포함하고,
    상기 마이크로전자 기판은 적어도 제1 구조물과 제2 구조물을 포함하며, 상기 화학 조성물은, 상기 제1 또는 제2 구조물의 노출된 표면 상에 콜로이달 실리카 퇴적물을 성장시키지 않고 상기 제1 구조물을 상기 제2 구조물까지 선택적으로 에칭하는 것인, 마이크로전자 기판 상의 구조물의 습식 에칭을 위한 화학 조성물.
  2. 제1항에 있어서, 황산을 더 포함하는 화학 조성물.
  3. 제1항에 있어서, 상기 콜로이달 실리카 성장 억제제는 적어도 하나의 -COOH기, 또는 적어도 하나의 -PO3H2기, 또는 둘 다를 포함한 것인 화학 조성물.
  4. 제1항에 있어서, 상기 콜로이달 실리카 성장 억제제는 폴리카르복실레이트인 것인 화학 조성물.
  5. 제1항에 있어서, 상기 콜로이달 실리카 성장 억제제는 구연산, 아세트산, 옥살산, 말산, 2-포스포노부탄-1,2,4-트리카르복실레이트(PBTC), 디에틸렌트리아민펜타아세테이트(DETPA), 에틸렌디아민-테트라카르복실레이트(EDTA), 1,2,3,4-부탄테트라카르복실레이트(BTC), 아미노산, L-히스티딘, L-페닐알라닌, 중불화 암모늄 및/또는 불화 암모늄 중에서 선택된 적어도 하나의 화합물을 포함한 것인 화학 조성물.
  6. 제5항에 있어서, 상기 콜로이달 실리카 성장 억제제의 농도는 체적비로 0.1% 내지 10%인 것인 화학 조성물.
  7. 제5항에 있어서, 상기 콜로이달 실리카 성장 억제제의 농도는 체적비로 0.2% 내지 1%인 것인 화학 조성물.
  8. 제5항에 있어서, 상기 구연산의 농도는 체적비로 0.2% 내지 1%인 것인 화학 조성물.
  9. 제5항에 있어서, 상기 중불화 암모늄의 농도는 체적비로 0.01% 내지 10%인 것인 화학 조성물.
  10. 제5항에 있어서, 상기 중불화 암모늄의 농도는 체적비로 0.02% 내지 1%인 것인 화학 조성물.
  11. 제5항에 있어서, 상기 불화 암모늄의 농도는 체적비로 0.01% 내지 10%인 것인 화학 조성물.
  12. 제5항에 있어서, 상기 불화 암모늄의 농도는 체적비로 0.02% 내지 1%인 것인 화학 조성물.
  13. 제1항에 있어서, 상기 제1 구조물은 질화 실리콘 구조물이고 상기 제2 구조물은 산화 실리콘 구조물인 것인 화학 조성물.
  14. 마이크로전자 기판 상의 구조물의 습식 에칭 방법에 있어서,
    제1 구조물과 제2 구조물을 갖는 마이크로전자 기판을 습식 화학 처리 시스템에 로딩하는 단계와;
    상기 기판 위에 습식 에칭 용액을 분배하는(dispensing) 단계를 포함하고,
    상기 습식 에칭 용액은 물, 인산 및 콜로이달 실리카 성장 억제제를 포함하며,
    상기 습식 화학 처리 시스템은, 상기 기판 상의 상기 제1 구조물 또는 제2 구조물의 노출된 표면에 콜로이달 실리카 퇴적물을 성장시키지 않고 상기 마이크로전자 기판 상의 상기 제2 구조물 위에서 상기 마이크로전자 기판 상의 상기 제1 구조물을 선택적으로 에칭하도록 구성된 것인, 마이크로전자 기판 상의 구조물의 습식 에칭 방법.
  15. 제14항에 있어서, 상기 습식 에칭 용액은 황산을 더 포함한 것인 습식 에칭 방법.
  16. 제14항에 있어서, 상기 콜로이달 실리카 성장 억제제는 적어도 하나의 -COOH기, 또는 적어도 하나의 -PO3H2기, 또는 둘 다를 포함한 것인 습식 에칭 방법.
  17. 제14항에 있어서, 상기 콜로이달 실리카 성장 억제제는 폴리카르복실레이트인 것인 습식 에칭 방법.
  18. 제14항에 있어서, 상기 콜로이달 실리카 성장 억제제는 구연산, 아세트산, 옥살산, 말산, 2-포스포노부탄-1,2,4-트리카르복실레이트(PBTC), 디에틸렌트리아민펜타아세테이트(DETPA), 에틸렌디아민-테트라카르복실레이트(EDTA), 1,2,3,4-부탄테트라카르복실레이트(BTC), 아미노산, L-히스티딘, L-페닐알라닌, 중불화 암모늄 및/또는 불화 암모늄 중에서 선택된 적어도 하나의 화합물을 포함한 것인 습식 에칭 방법.
  19. 제14항에 있어서, 상기 제1 구조물은 질화 실리콘 층을 포함한 것인 습식 에칭 방법.
  20. 제19항에 있어서, 상기 제2 구조물은 이산화 실리콘 층을 포함한 것인 습식 에칭 방법.
  21. 습식 화학 처리 시스템에 있어서,
    기판을 수용하고 상기 기판을 습식 에칭 화학 조성물에 노출시키도록 구성된 챔버와;
    상기 챔버에 결합되고, 물, 인산 및 콜로이달 실리카 성장 억제제를 포함하는 습식 에칭 화학 조성물을 상기 챔버에 공급하는 화학물질 공급 시스템과;
    적어도 상기 화학물질 공급 시스템을 포함한 상기 습식 화학 처리 시스템의 구성요소들을 제어하도록 구성된 제어기를 포함하는 습식 화학 처리 시스템.
  22. 제21항에 있어서, 상기 제어기는 상기 습식 에칭 화학 조성물의 적어도 하나의 화학 구성성분의 농도를 모니터링함으로써 상기 습식 화학 처리 시스템의 구성요소들을 제어하도록 구성된 것인 습식 화학 처리 시스템.
  23. 제22항에 있어서, 상기 적어도 하나의 화학 구성성분은 실리카 또는 콜로이달 실리카 성장 억제제인 것인 습식 화학 처리 시스템.
  24. 제21항에 있어서, 상기 습식 화학 처리 시스템은 단일 기판 처리 시스템인 것인 습식 화학 처리 시스템.
  25. 제24항에 있어서, 상기 습식 화학 처리 시스템은 인산과 콜로이달 실리카 성장 억제제용의 별도의 분배 노즐을 포함한 것인 습식 화학 처리 시스템.
  26. 제21항에 있어서, 상기 습식 화학 처리 시스템은 복수의 기판을 동시에 처리하도록 구성된 것인 습식 화학 처리 시스템.
KR1020187031140A 2016-03-30 2017-03-24 콜로이달 실리카 성장 억제제와 관련 방법 및 시스템 KR102196944B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201662315559P 2016-03-30 2016-03-30
US201662315632P 2016-03-30 2016-03-30
US62/315,632 2016-03-30
US62/315,559 2016-03-30
US15/467,939 US10325779B2 (en) 2016-03-30 2017-03-23 Colloidal silica growth inhibitor and associated method and system
US15/467,939 2017-03-23
US15/467,973 2017-03-23
US15/467,973 US10515820B2 (en) 2016-03-30 2017-03-23 Process and apparatus for processing a nitride structure without silica deposition
PCT/US2017/024123 WO2017172532A1 (en) 2016-03-30 2017-03-24 Colloidal silica growth inhibitor and associated method and system

Publications (2)

Publication Number Publication Date
KR20180121793A true KR20180121793A (ko) 2018-11-08
KR102196944B1 KR102196944B1 (ko) 2020-12-30

Family

ID=59965112

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187031140A KR102196944B1 (ko) 2016-03-30 2017-03-24 콜로이달 실리카 성장 억제제와 관련 방법 및 시스템
KR1020187031146A KR102172305B1 (ko) 2016-03-30 2017-03-24 실리카 퇴적 없이 질화물 구조물을 처리하는 방법 및 장치
KR1020207025916A KR102353264B1 (ko) 2016-03-30 2017-03-24 실리카 퇴적 없이 질화물 구조물을 처리하는 방법 및 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020187031146A KR102172305B1 (ko) 2016-03-30 2017-03-24 실리카 퇴적 없이 질화물 구조물을 처리하는 방법 및 장치
KR1020207025916A KR102353264B1 (ko) 2016-03-30 2017-03-24 실리카 퇴적 없이 질화물 구조물을 처리하는 방법 및 장치

Country Status (7)

Country Link
US (2) US10325779B2 (ko)
JP (3) JP6715433B2 (ko)
KR (3) KR102196944B1 (ko)
CN (2) CN108885989B (ko)
SG (2) SG11201808546YA (ko)
TW (3) TWI731790B (ko)
WO (2) WO2017172533A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
JP6909620B2 (ja) * 2017-04-20 2021-07-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
US10886290B2 (en) 2018-07-20 2021-01-05 Tokyo Electron Limited Etching of silicon nitride and silica deposition control in 3D NAND structures
CN109216367B (zh) * 2018-08-27 2021-07-02 长江存储科技有限责任公司 半导体结构的形成方法
KR102084044B1 (ko) * 2018-12-24 2020-03-03 주식회사 세미부스터 인산용액 중의 실리콘 농도 분석방법
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
JP2020150126A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 混合装置、混合方法および基板処理システム
KR20210007097A (ko) 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102315919B1 (ko) * 2021-01-26 2021-10-22 연세대학교 산학협력단 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
JP2022133947A (ja) * 2021-03-02 2022-09-14 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20240006642A (ko) * 2021-05-12 2024-01-15 엔테그리스, 아이엔씨. 선택적 에칭제 조성물 및 방법
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249143B1 (ko) * 1996-04-03 2000-03-15 다니구찌 이찌로오 반도체 질화막 에칭장치
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JP3243975B2 (ja) * 1994-08-17 2002-01-07 住友金属工業株式会社 半導体装置の製造方法
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물
US5885903A (en) 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
DE60014907T2 (de) * 1999-07-13 2006-03-09 Kao Corp. Schleifmittelzusammensetzung
US6391213B1 (en) * 1999-09-07 2002-05-21 Komag, Inc. Texturing of a landing zone on glass-based substrates by a chemical etching process
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004006810A (ja) * 2002-04-16 2004-01-08 Tosoh Corp 銅系金属研磨液用酸、それを用いた銅系金属用研磨液及び研磨方法
AU2003235964A1 (en) * 2002-04-30 2003-11-17 Hitachi Chemical Co., Ltd. Polishing fluid and polishing method
US7390744B2 (en) * 2004-01-29 2008-06-24 Applied Materials, Inc. Method and composition for polishing a substrate
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
KR100607797B1 (ko) * 2004-09-14 2006-08-02 동부일렉트로닉스 주식회사 실리콘 질화막 스트립 제어 장치 및 방법
CA2603990A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
JP4799332B2 (ja) 2006-09-12 2011-10-26 株式会社東芝 エッチング液、エッチング方法および電子部品の製造方法
TWI509690B (zh) * 2006-12-21 2015-11-21 Entegris Inc 選擇性移除氮化矽之組合物及方法
JP2008172160A (ja) * 2007-01-15 2008-07-24 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
ITMI20071002A1 (it) * 2007-05-17 2008-11-18 Petracem Srl Manufatto per edilizia.
WO2008143909A1 (en) * 2007-05-18 2008-11-27 Fsi International, Inc. Process for treatment of substrates with water vapor or steam
JP4358259B2 (ja) 2007-06-05 2009-11-04 株式会社東芝 半導体製造装置および半導体製造方法
JP5009207B2 (ja) * 2007-09-21 2012-08-22 大日本スクリーン製造株式会社 基板処理装置
US8211810B2 (en) 2007-09-21 2012-07-03 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method for performing etching process with phosphoric acid solution
US8298435B2 (en) * 2007-10-19 2012-10-30 International Business Machines Corporation Selective etching bath methods
JP4966223B2 (ja) * 2008-02-29 2012-07-04 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
MX2010014519A (es) 2008-07-07 2011-02-22 Lubrizol Advanced Mat Inc Prevencion de incrustacion de silice y silicato con inhibidores en sistemas de agua industrial.
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
KR101316054B1 (ko) * 2008-08-08 2013-10-10 삼성전자주식회사 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
US8881811B2 (en) 2008-10-10 2014-11-11 Halliburton Energy Services, Inc. Additives to suppress silica scale build-up and methods of use thereof
KR101538826B1 (ko) * 2008-10-20 2015-07-22 니타 하스 인코포레이티드 질화 규소 연마용 조성물 및 이것을 이용한 선택비의 제어 방법
US20100294984A1 (en) 2009-05-22 2010-11-25 General Electric Company Methods of inhibiting scale of silica
CN102471688A (zh) * 2009-08-13 2012-05-23 东友Fine-Chem股份有限公司 用于形成铜互连的蚀刻组合物
KR20120134105A (ko) * 2010-02-01 2012-12-11 제이에스알 가부시끼가이샤 화학 기계 연마용 수계 분산체 및 이를 이용한 화학 기계 연마 방법
CN102834182B (zh) * 2010-04-27 2016-11-02 泰尔Fsi公司 在邻近基板表面处的受控流体混合情况下的微电子基板的湿处理
JP2012033561A (ja) 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN102443395B (zh) * 2010-09-30 2016-01-20 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
US8727002B2 (en) 2010-12-14 2014-05-20 Halliburton Energy Services, Inc. Acidic treatment fluids containing non-polymeric silica scale control additives and methods related thereto
US9221700B2 (en) 2010-12-22 2015-12-29 Ecolab Usa Inc. Method for inhibiting the formation and deposition of silica scale in aqueous systems
US9257292B2 (en) 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
TW201243030A (en) 2011-04-20 2012-11-01 Applied Materials Inc Selective silicon nitride etch
US8623766B2 (en) * 2011-09-20 2014-01-07 Cabot Microelectronics Corporation Composition and method for polishing aluminum semiconductor substrates
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US8877075B2 (en) * 2012-02-01 2014-11-04 Infineon Technologies Ag Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning
KR101194245B1 (ko) * 2012-02-29 2012-10-29 와이엠티 주식회사 화학강화 유리의 제조방법
TWI634083B (zh) 2012-03-30 2018-09-01 羅門哈斯公司 矽石垢之協同性控制
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9058976B2 (en) 2012-11-06 2015-06-16 International Business Machines Corporation Cleaning composition and process for cleaning semiconductor devices and/or tooling during manufacturing thereof
JP2014099480A (ja) 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
JP6139975B2 (ja) * 2013-05-15 2017-05-31 株式会社フジミインコーポレーテッド 研磨用組成物
JP6206336B2 (ja) * 2013-06-17 2017-10-04 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
JP6221155B2 (ja) * 2013-12-11 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6349808B2 (ja) 2014-03-15 2018-07-04 オムロン株式会社 フォトセンサ
TWI543251B (zh) 2014-04-28 2016-07-21 台灣積體電路製造股份有限公司 具矽濃度控制的蝕刻製程方法及其系統
US9305932B2 (en) 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
KR102242951B1 (ko) * 2014-08-12 2021-04-22 주식회사 이엔에프테크놀로지 실리콘 산화막 에칭액
KR20160050536A (ko) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9659788B2 (en) 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249143B1 (ko) * 1996-04-03 2000-03-15 다니구찌 이찌로오 반도체 질화막 에칭장치
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JP2021040153A (ja) 2021-03-11
KR102196944B1 (ko) 2020-12-30
WO2017172532A1 (en) 2017-10-05
SG11201808546YA (en) 2018-10-30
CN108885989B (zh) 2023-06-13
KR102353264B1 (ko) 2022-01-18
TWI731790B (zh) 2021-06-21
TWI655274B (zh) 2019-04-01
KR20180121795A (ko) 2018-11-08
US10325779B2 (en) 2019-06-18
TW202101576A (zh) 2021-01-01
US20170287725A1 (en) 2017-10-05
JP6942318B2 (ja) 2021-09-29
TWI720167B (zh) 2021-03-01
KR102172305B1 (ko) 2020-10-30
TW201800560A (zh) 2018-01-01
KR20200108109A (ko) 2020-09-16
US20190237338A1 (en) 2019-08-01
CN109072077B (zh) 2021-04-27
CN109072077A (zh) 2018-12-21
SG11201808542WA (en) 2018-10-30
JP2019511842A (ja) 2019-04-25
JP6715433B2 (ja) 2020-07-01
JP2019510379A (ja) 2019-04-11
CN108885989A (zh) 2018-11-23
TW201801174A (zh) 2018-01-01
US10763120B2 (en) 2020-09-01
WO2017172533A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
US10763120B2 (en) Colloidal silica growth inhibitor and associated method and system
US10515820B2 (en) Process and apparatus for processing a nitride structure without silica deposition
US7938911B2 (en) Process for cleaning a semiconductor wafer using a cleaning solution
JP2019511842A5 (ko)
WO2014077249A1 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
KR20150004411A (ko) 에칭 방법, 이것을 사용한 반도체 기판 제품 및 반도체 소자의 제조방법, 및 에칭액 조제용 키트
WO2014115805A1 (ja) 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法並びにエッチング液のキット
US10096480B2 (en) Method and apparatus for dynamic control of the temperature of a wet etch process
KR20020062794A (ko) 기판의 처리 방법 및 반도체 장치의 제조 방법
US20230118554A1 (en) Methods For Wet Atomic Layer Etching Of Ruthenium
JP2024520474A (ja) 窒化ケイ素膜を選択的にエッチングするための組成物および方法
Knotter et al. Selective Si3N4 etch in single wafer application

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant