CN109072077B - 胶体二氧化硅生长抑制剂以及相关的方法和系统 - Google Patents

胶体二氧化硅生长抑制剂以及相关的方法和系统 Download PDF

Info

Publication number
CN109072077B
CN109072077B CN201780026802.1A CN201780026802A CN109072077B CN 109072077 B CN109072077 B CN 109072077B CN 201780026802 A CN201780026802 A CN 201780026802A CN 109072077 B CN109072077 B CN 109072077B
Authority
CN
China
Prior art keywords
concentration
colloidal silica
phosphoric acid
growth inhibitor
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780026802.1A
Other languages
English (en)
Other versions
CN109072077A (zh
Inventor
安东尼奥·L·P·罗通达龙
华莱士·P·普林茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/467,973 external-priority patent/US10515820B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109072077A publication Critical patent/CN109072077A/zh
Application granted granted Critical
Publication of CN109072077B publication Critical patent/CN109072077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

描述了抑制胶体二氧化硅沉积物在磷酸中处理的表面上生长的技术。在一个实施方案中，所公开的技术包括使用胶体二氧化硅生长抑制剂作为用于氮化硅蚀刻的磷酸溶液中的添加剂。在一些实施方案中，所述添加剂可以具有可以含有强阴离子基团的化学品。提供了这样的方法和装置：其监测在处理期间磷酸溶液中的二氧化硅浓度和/或胶体二氧化硅生长抑制剂浓度，并根据需要调节这些组分的量。提供了用于控制磷酸溶液中待使用的添加剂浓度以及二氧化硅浓度的方法和装置的技术。本文所述的技术提供了相对于二氧化硅的高选择性氮化硅蚀刻，而不使胶体二氧化硅沉积物在暴露的表面上生长。

Description

胶体二氧化硅生长抑制剂以及相关的方法和系统
本申请要求于2016年3月30日提交的临时专利申请第62/315,632号的优先权，其公开内容明确地通过引用整体并入本文。本申请还要求于2016年3月30日提交的临时专利申请第62/315,559号的优先权，其公开内容明确地通过引用整体并入本文。本申请还通过引用将由Bassett等同时提交的题为“Process and Apparatus for Processing aNitride Structure Without Silica Deposition”的美国专利申请第15/467973号整体并入。
背景技术
本公开内容涉及在磷酸(H3PO4)溶液中处理硅基底。具体地，提供了在磷酸中处理期间防止胶体二氧化硅沉积物在基底表面上生长的新方法。
在半导体工业中已使用对二氧化硅和纯硅具有高选择性的磷酸以去除氮化硅膜。在1967年，Gelder和Hauser发表了一篇文章，其中他们提出使用沸腾的磷酸来除去氮化硅膜。他们利用给定稀释度的酸的沸点来控制酸温度及其在处理罐中的浓度。该处理已经在半导体工业中被广泛采用，并且其用于现在的生产中。
沸腾磷酸处理在半导体工业中的典型应用是去除氮化硅膜。在这样的应用中，氮化硅膜通常位于二氧化硅膜上并且被沉积的二氧化硅包围。除去氮化硅膜的过程开始于通过稀氢氟酸(HF)处理小心地去除可能停留在氮化硅膜上面的任何残留二氧化硅。调节HF的稀释度以从氮化硅表面去除任何残留二氧化硅而不显著地去除位于氮化硅区域之间的沉积二氧化硅。在HF中的氮化硅清洗步骤之后，高选择性蚀刻在沸腾的磷酸中进行以去除氮化硅膜而不去除存在于氮化硅膜之间的沉积二氧化硅膜，在位于氮化硅膜下面的二氧化硅膜上停止。
已经发现，在某些半导体结构的处理期间，胶体二氧化硅沉积物在暴露的二氧化硅区域上的不利生长可能阻碍氮化硅去除和/或其他后续处理步骤。需要在磷酸中表面处理期间抑制胶体二氧化硅沉积物生长的方法。
发明内容
本文描述了抑制胶体二氧化硅沉积物在磷酸(H3PO4)中处理的表面上生长的创新方法。在一个实施方案中，所公开的技术包括使用胶体二氧化硅生长抑制剂作为磷酸溶液中的添加剂。在一些实施方案中，添加剂可以具有可以含有强阴离子基团的化学品。可能的阴离子基团包括但不限于：-COOH和-PO3H2。这些化学基团与胶体二氧化硅网络中的Si中心反应，使得形成硅酸酯R-C(O)-SiOx，致使胶体二氧化硅保留在溶液中。也可以使用其他胶体二氧化硅生长抑制剂。在一些实施方案中，提供了这样的方法和装置，其在处理期间监测磷酸中的二氧化硅浓度和/或生长抑制剂浓度，并根据需要调节这些组分的量。本文所述的技术提供了相对于二氧化硅的高选择性氮化硅蚀刻而不使胶体二氧化硅沉积物在暴露的表面上生长。
在一个实施方案中，所公开的技术包括提供用于湿法蚀刻微电子基底上的结构的化学组合物。该组合物可以包含水、磷酸和胶体二氧化硅生长抑制剂，其中微电子基底至少包括第一结构和第二结构，该化学组合物相对于第二结构选择性地蚀刻第一结构而不产生胶体二氧化硅沉积物在第一结构或第二结构的暴露表面上的生长。
在另一个实施方案中，提供了用于湿法蚀刻微电子基底上的结构的方法。该方法可以包括：将基底装载至湿法化学处理系统中，该基底具有第一结构和第二结构；以及将湿法蚀刻溶液分配到基底上。湿法蚀刻溶液可以包含水、磷酸和胶体二氧化硅生长抑制剂，其中湿法化学处理系统被配置为相对于基底上的第二结构选择性地蚀刻基底上的第一结构，而不产生胶体二氧化硅沉积物在基底上的第一结构或第二结构的暴露表面上的生长。
在又一个实施方案中，提供了湿法化学处理系统。湿法化学处理系统可以包括被配置为接收基底并将基底暴露于湿法蚀刻化学组合物的室。湿法化学处理系统还可以包括耦接至室的化学供应系统，该化学供应系统将湿法蚀刻化学组合物供应至室。湿法蚀刻化学组合物包含水、磷酸和胶体二氧化硅生长抑制剂。湿法化学处理系统还包括控制器，该控制器被配置为控制湿法化学处理系统的部件，至少包括化学供应系统。
附图说明
通过参照以下结合附图的描述，可以获得对本发明及其优点的更完整的理解，附图中相同的附图标记表示相同的特征。然而，应注意，附图仅示出了所公开的构思的示例性实施方案，并且因此不应视为对范围的限制，因为所公开的构思可以允许其他同等有效的实施方案。
图1A至图1D示出了具有待去除的氮化硅的示例性半导体结构和在半导体结构上形成二氧化硅沉积物。
图2示出了可以用于进行本文所述技术的示例性湿法化学处理系统。
图3示出了用于单个基底湿法化学处理系统的示例性分配系统。
图4和图5示出了使用本文所述技术的单个基底湿法化学处理系统的一个实施方案的示例性处理流程。
图6示出了使用本文所述技术的分批浸没湿法化学处理系统的一个实施方案的示例性处理流程。
具体实施方案
已经发现，在某些半导体结构的氮化硅的磷酸蚀刻期间，沉积在暴露的二氧化硅区域上的胶体二氧化硅的不利生长可能阻碍处理期间的氮化硅去除。更具体地，形成在具有窄间隙、窄沟槽和/或高纵横比的结构中的氮化硅是特别成问题的。如本文所使用的，高纵横比结构的纵横比为至少4:1或更大。这样的结构可以见于多种半导体结构中，例如逻辑器件、互连结构、鳍式场效应晶体管(Fin Field Effect Transistors，FinFET)、3D半导体结构、闪存器件如Not AND(NAND)型存储器件，等等。
在磷酸氮化硅蚀刻中，氮化硅蚀刻速率和二氧化硅蚀刻速率之间的高选择性至少部分地由磷酸溶液中的硅含量调节。硅含量越高，二氧化硅蚀刻速率越低。由于氮化硅几乎不受硅含量的影响，因此随着溶液的硅含量增加，氮化硅蚀刻和二氧化硅蚀刻之间的选择性增加。然而，溶液的硅含量增加导致处理期间胶体二氧化硅沉积物在暴露的二氧化硅区域上生长。胶体二氧化硅沉积物的生长对复杂结构的蚀刻具有负面影响，因为胶体二氧化硅沉积物可能阻止溶液流入高纵横比的沟槽，显著减缓氮化物蚀刻过程。此外，胶体二氧化硅沉积物的生长可能对后续处理步骤具有不利影响。
如上所述，本文所公开的技术可以适用于多种半导体结构，例如逻辑器件、互连结构、FinFET、3D半导体结构、NAND闪存器件等。示例性结构如图1A所示。这样的结构可以存在于3D NAND器件或者许多其他半导体器件中的任一者中。应认识到，图1A的窄间隙、高纵横比结构仅仅是示例性的，并且本领域技术人员将理解本文所述技术可以用于其中发生胶体二氧化硅沉积物的不利形成的许多其他结构的处理。因此，图1A所示的窄间隙、高纵横比结构仅仅是多种窄结构和/或高纵横比结构中的任意的示例。例如，本文所述技术与高纵横比的沟槽结构相关。
如图1A所示，示出了示例性半导体结构100(其可以是例如3D NAND结构的一部分)，其具有氮化硅结构和二氧化硅结构，其中氮化硅形成为窄的、高纵横比的间隙。如所示的，窄的、高纵横比的间隙形成在二氧化硅(SiO2)层102之间。SiO2层102可以替选地为Si层或其他氧化物层。在SiO2层之间的间隙中形成有氮化硅(SiN)层104。然后SiN层的蚀刻可以通过将半导体结构100暴露于热磷酸溶液中来进行，例如浸入热磷浴中或者将结构暴露于热磷酸喷雾。如图1B所示，由于SiN的蚀刻，在SiO2表面附近存在分散在磷酸溶液中的高浓度胶体二氧化硅(Si(OH)4)110。如图1B所示，随着SiN蚀刻发生，Si(OH)4浓度增加并且胶体二氧化硅110沉积在SiO2表面上以形成二氧化硅沉积物112，如图1B所示。图1C示出了SiN层104被完全去除时的结构100。从图中可以看出，SiO2层102上设置有二氧化硅沉积物112。应注意到，在图1C中，设置有相对均匀的二氧化硅沉积物。然而，在实践中，沉积物随着时间的推移可能在入口处积聚以使间隙或沟槽变窄。因此，如图1D所示，沉积物实际上可以“夹断(pinch off)”间隙或沟槽，显著影响磷酸蚀刻剩余氮化硅的能力的效果。因此，如图1D所示，二氧化硅沉积物116可以将形成在SiO2层102之间的间隙区域118完全封闭，阻止SiN层104的完全蚀刻。
本文描述了抑制胶体二氧化硅沉积物在磷酸中处理的表面上生长的创新方法。在一个实施方案中，所公开的技术包括使用胶体二氧化硅生长抑制剂作为对磷酸溶液的添加剂。在一些实施方案中，添加剂可以具有可以含有强阴离子基团的化学品。可能的阴离子基团包括但不限于：-COOH和-PO3H2。这些化学基团与胶体二氧化硅网络中的Si中心反应，使得形成硅酸酯R-C(O)-SiOx，致使胶体二氧化硅保留在溶液中。在一些实施方案中，提供了这样的方法和装置，其监测处理期间磷酸中的二氧化硅浓度和/或生长抑制剂浓度，并根据需要调节这些组分的量。因此，提供了用于控制磷酸溶液中的待使用的添加剂浓度和二氧化硅浓度的方法和装置的技术。本文所述技术提供了相对于二氧化硅的高选择性氮化硅蚀刻而不使胶体二氧化硅沉积物在暴露的表面上生长。如本领域中已知的，还可以将水、硫酸(H2SO4)和二氧化硅添加至磷酸溶液中以控制水和/或二氧化硅含量和/或工艺温度，使得可以获得期望的蚀刻速率和选择性。
如上所述，可以使用在磷酸处理期间防止胶体二氧化硅沉积物生长的添加剂。下面更详细地描述可能的添加剂和用于选择添加剂的选择技术。
在一个实施方案中，胶体二氧化硅生长抑制剂可以选自含有强阴离子基团的化学品。可能的阴离子基团包括但不限于：-COOH和-PO3H2。含有所需阴离子基团的一些胶体二氧化硅生长抑制剂为：柠檬酸、乙酸、草酸、苹果酸、2-膦酸丁烷-1,2,4-三羧酸盐/酯(PBTC)、二亚乙基三胺五乙酸盐/酯(DETPA)、乙二胺四羧酸盐/酯(EDTA)、1,2,3,4-丁烷四羧酸盐/酯(BTC)、和氨基酸如L-组氨酸和L-苯丙氨酸。还可以使用含氟化学品例如氟化氢铵和氟化铵作为胶体二氧化硅生长抑制剂。另一种可能的胶体二氧化硅生长抑制剂是多羧酸盐/酯。此外，可以组合2种或更多种以上确定的化学品以实现胶体二氧化硅生长抑制。优选地，选择溶液中的抑制剂浓度以防止二氧化硅蚀刻速率的增加并因此防止氮化硅和二氧化硅之间选择性的损失。所公开的将胶体二氧化硅生长抑制剂添加至磷酸溶液防止了在处理期间胶体二氧化硅的沉积而不影响氮化硅蚀刻速率并且不会导致二氧化硅损失。
在一些实施方案中，在将基底表面暴露于溶液之前，将胶体二氧化硅生长抑制剂(CSGI)添加至磷酸溶液。一种可能性是将CSGI混合至磷酸供应系统中。在浸没系统的情况下，可以将CSGI混合在浸没槽中。也可以在磷酸处理期间掺入(spike)CSGI以保持其浓度在溶液中恒定。对于单个基底处理的情况，可以在流体分配至基底表面上之前将CSGI混合至磷酸供应线，或者可以通过单独的进料供应并单独供应至基底表面。在通过单独的进料供应CSGI的情况下，可以控制CSGI分配体积和位置以实现基底表面上的最佳浓度分布。下面提供用于施加CSGI的示例性装置和技术的更多细节。应认识到，本文描述的技术的实施方案不限于供应CSGI用特定装置和方法。因此，本领域技术人员将认识到，多种方法和装置可以使用本文所公开的CSGI技术。
如上所述，在一个实施方案中提供了将胶体二氧化硅生长抑制剂添加至H3PO4溶液。上述各种抑制剂可以单独使用或组合使用。因此，可以组合2种或更多种化学品以实现胶体二氧化硅生长抑制。此外，应认识到，可以使用各种等同的化学组合物来实现抑制胶体二氧化硅生长的益处。所公开的将胶体二氧化硅生长抑制剂添加至磷酸溶液防止了在处理期间胶体二氧化硅沉积，并使得对氮化硅蚀刻速率和二氧化硅损失的影响最小化。此外，尽管本文对于抑制胶体二氧化硅在表面上的沉积的方法进行了描述，但是胶体二氧化硅生长抑制剂的使用也可以与如下技术组合使用：通过逆转胶体二氧化硅沉积过程来使沉积在表面上的二氧化硅的生长消除，例如，由Bassett等在同时提交的题为“Process andApparatus for Processing a Nitride Structure Without Silica Deposition”的美国专利申请第15/467973号中描述的，其公开内容明确地通过引用整体并入本文。
如本领域技术人员所知，可以使用多种技术和装置来完成热磷酸蚀刻。例如，可以使用单个基底系统，或者可以使用分批多基底浸没系统。任何这样的多种技术都可以有利地使用本文所公开的技术。此外，如何将CSGI添加至湿法化学蚀刻系统中可以变化。例如，可以通过将CSGI从单独的容纳罐或供应罐供应至基底处理系统的机制来将CSGI添加至磷酸溶液中。一种可能性是在“使用点”混合构造中将CSGI混合至磷酸供应系统。另一种可能性是在释放至基底处理系统之前在混合罐中将CSGI混合至磷酸供应系统中(此处的优点是保持化学浓度和混合温度波动的更好的控制)。
因此，例如，在浸没系统的情况下，可以通过供应CSGI的独立供应线将CSGI在浸没槽中混合。或者，可以在分配至槽中之前将CSGI预混合至磷酸溶液。在另一个替代方案中，可以将CSGI添加至磷酸溶液再循环回路中。还可以在磷酸处理期间周期性地或在预定的时间点掺入CSGI。在处理期间添加CSGI(与在施加前预混合CSGI相反)的目的是在“排出和进料”酸补充方法的情况下保持其浓度在溶液内恒定，或者为了节省消耗品的成本(如果仅需要高于一定量的溶解硅的添加剂，这在处理已经持续一段时间后发生)。
对于单个基底处理的情况，可以在分配在基底表面上之前将CSGI混合至磷酸溶液供应线中，或者可以通过单独的分配装置如第二分配喷嘴来供应CSGI。在通过单独的喷嘴施加CSGI的情况下，可以控制CSGI分配体积和位置以实现基底表面上的最佳浓度分布。
图2示出了一个示例性湿法化学处理系统200。应认识到，本文所述技术可以与多种其他湿法化学处理系统一起使用。提供了室202。室202被配置为接收基底并将基底暴露于湿法蚀刻化学组合物。室202可以是单个基底室或者可以是用于处理多个基底的室如分批浸没湿法蚀刻槽。化学供应系统203可以包括：湿法化学源204(例如容纳磷酸溶液)；再循环线206和208，其将湿法化学品提供至室和从室提供湿法化学品；和CSGI源220，其可以经由CSGI供应线222、224和/或226将CSGI提供至室202、化学源204或再循环线206。应认识到，在大多数实施方案中，仅需要使用一个CSGI供应线222、224或226，因为大多数系统将被设计成只在系统中的一个点处引入CSGI。控制器210耦接至室202、湿法化学源204和CSGI源220以经由信号线212、213和214控制和/或接收来自湿法化学处理系统200的多个部件的反馈。在一个示例性实施方案中，控制器210可以是与其他电路例如存储器、I/O端口等组合的处理器、微控制器或可编程逻辑器件。在一个实施方案中，处理器、微控制器或可编程逻辑器件可以配置为执行指令或配置文件以发挥本文所述的功能。
不依赖于于使用哪种技术将CSGI分配至湿法化学处理系统中，本文所述的方法和装置允许系统实现和控制胶体二氧化硅生长抑制剂在溶液中的期望浓度。在一个实施方案中，系统的控制器210监测胶体二氧化硅生长抑制剂浓度、监测磷酸溶液中的水浓度、监测溶液温度、并监测磷酸溶液中的二氧化硅浓度。该系统添加胶体二氧化硅生长抑制剂和/或水和/或二氧化硅以实现目标蚀刻速率和选择性，而不使胶体二氧化硅在暴露的表面上生长。系统可以在通过实验确定的处理中的取决于时间的点处调节所添加的CSGI的量，或者系统可以通过反馈控制机制、或通过预先确定的(前馈)控制机制动态调节添加到溶液中的胶体二氧化硅生长抑制剂的量以获得期望的浓度曲线。以溶液中较低浓度的CSGI或无CSGI开始，并且在蚀刻期间随着来自氮化硅溶解物的二氧化硅局部地加入溶液中而增加二氧化硅浓度时使CSGI浓度升高可以是有利的。
在湿法处理期间动态且空间地控制胶体二氧化硅生长抑制剂浓度的能力，还带来调节基底表面上的蚀刻速率选择性的可能性，该选择性在需要去除二氧化硅的区域处低，而在不可以去除二氧化硅的区域处高。此外，还允许这样的处理次序：其中使用初始低选择性步骤来缓慢去除位于氮化硅膜上面的二氧化硅或氮氧化硅层，然后进行高选择性步骤以快速去除氮化硅层而不导致胶体二氧化硅的沉积。
因此，提供了动态且空间地控制胶体二氧化硅生长抑制剂浓度的方法和装置。下面描述示例性单个基底系统的控制，然而，应认识到，所述控制技术也可以应用于浸没分批系统。
图3中提供了示例性单个基底CSGI分配装置300。单个基底CSGI分配装置300可以设置在图2的湿法化学处理系统200的单个基底室内。如图3所示，基底301设置有角旋转(angular rotation)(w)302。还提供了复数个化学分配喷嘴310、312、314和316。在一个实施方案中，每个喷嘴可以分配不同的流体。因此，在这样的实施方案中，可以在单个基底上的使用点处混合多种化学品。然而，应认识到，可以使用更少的分配喷嘴，或者甚至可以使用一个分配喷嘴。在这样的情况下，不同的化学品可以在施加在基底上之前预混合。如图3的实施方案所示，喷嘴310可以分配CSGI，喷嘴312可以分配磷酸，喷嘴314可以分配水，并且喷嘴316可以分配硫酸。在替代的实施方案中，喷嘴之一可以用于分配二氧化硅。在替代的实施方案中，可以使用两个喷嘴，其中喷嘴310分配CSGI并且喷嘴312分配包含水和磷酸的磷酸溶液。在又一个实施方案中，二氧化硅可以与磷酸共同分配。本领域技术人员将认识到，可以使用喷嘴数目和化学品的其他组合，同时仍然获得如本文所述的CSGI的有益使用。在一个实施方案中，分配喷嘴可以在化学分配期间移动。在一个实施方案中，在基底301随着角位移(w)302移动时发生这样的喷嘴移动。如所示的，喷嘴310可以移动通过角度SCSGI，喷嘴312可以移动通过角度Sphos，喷嘴314可以移动通过角度Swater，并且喷嘴316可以移动通过角度Ssulfuric。喷嘴310、312、314和316可以是单点分配喷嘴，或者可以是具有多个分配点的多点分配喷嘴如喷杆。
如本文所述，单个基底处理系统提供了可以使用多喷嘴设置以在基底表面上的不同位置分配单独化学品的装置。选择化学品的温度、浓度和分配流量(flow rate)与分配点一起进行，以在抑制胶体二氧化硅在基底上生长的同时，在基底表面上产生具有实现期望的蚀刻选择性的期望的浓度曲线的混合流体。
在图4和5中示出了在单个基底系统中使用CSGI的示例性处理流程。应认识到，可以使用许多其他处理流程，同时仍然获得使用CSGI的益处。此外，应认识到，处理流程的各个步骤不需要都进行，或者如果进行，可以不对每个基底都进行。如图4所示，处理流程400开始于步骤402，其中确定待去除的膜的厚度分布。在步骤404，确定补偿步骤402的膜厚度分布所需的选择性分布。在步骤406中，确定实现期望的选择性分布的二氧化硅含量分布。在步骤408，以给定的温度、浓度和流量(flow)提供H3PO4。在步骤410中，将H3PO4分配至基底表面。在步骤412，以给定的温度、浓度和流量提供CSGI。在步骤414，将CSGI分配在基底表面上的位置处以实现期望的选择性分布而没有胶体二氧化硅生长。应认识到，分配步骤410和414可以同时一起进行、可以连续进行或者可以以同时和连续分配的组合进行。例如，可以先开始步骤410，然后可以在仍然进行步骤410的同时在稍后的时间点开始步骤414。
处理流程400还可以包括各种其他步骤。例如，如图4所示，处理流程400可以任选地包括其中以给定的浓度、温度和流量提供二氧化硅的步骤420。然后在步骤422，可以将二氧化硅分配至基底表面。与其他分配步骤一样，步骤422可以与其他分配步骤同时进行、连续进行或作为同时和连续分配的组合进行。另外，尽管未示出，但是也可以在处理流程400中提供并分配水和硫酸。
图5提供了在单个基底系统中使用CSGI的替代的处理流程500。如处理流程500中所示，磷酸、二氧化硅和CSGI可以例如通过在化学供应线或化学供应罐中预混合来一起提供。如图5所示，处理流程500包括步骤502，其中以给定的浓度、温度和流量提供磷酸。在步骤504中，以给定的浓度、温度和流量提供二氧化硅。在步骤506中，以给定的浓度、温度和流量提供CSGI。然后在步骤510中，将磷酸、CSGI和二氧化硅分配至基底。可以将另外的化学品添加至系统中，例如由步骤520所示，其中以给定的浓度、温度和流量提供硫酸。此外，在以给定的温度和流量提供水的步骤522中，可以根据需要将另外的水添加到系统中。
图6中提供了用于分批浸没系统的示例性处理流程600。处理流程600开始于步骤602，其中确定待去除的膜的厚度分布。在步骤604，确定补偿步骤602的膜厚度分布所需的选择性分布。在步骤606，确定实现期望的选择性分布的二氧化硅含量分布。在步骤608，以给定的温度、浓度和流量提供磷酸、二氧化硅和CSGI。在步骤610，通过将基底浸入溶液中来将磷酸、二氧化硅和CSGI共同分配在该批基底的表面上。在步骤612，监测磷酸、二氧化硅和CSGI的浓度、温度和流量。在步骤614，控制磷酸、二氧化硅和CSGI的浓度、温度和流量以实现期望的选择性分布而不在基底上生长胶体二氧化硅。
尽管未在图4、图5和图6的处理流程中示出，但应认识到，当完成期望的蚀刻时，基底可以从暴露于湿法化学蚀刻溶液中移出。此外，如本领域中已知的，然后可以进行另外的处理例如漂洗。
因此，如上所述，可以使用多种处理流程和条件来有利地将CSGI提供至各种湿法蚀刻装置(包括单个基底和分批浸没系统)中的磷酸溶液。可以调节、监测和控制各种处理条件和变量以实现蚀刻特征(蚀刻速率、选择性等)和抑制胶体二氧化硅沉积物的期望组合。此外，应认识到，期望的处理条件和变量将取决于正在处理的基底上的特定结构和层。因此，系统中使用的每种化学组分的许多处理变量和条件可能是相关的。例如，可以将初始温度(Tphos1)和初始浓度(Cphos1)下的磷酸以给定的流量(Fphos1)递送至表面，例如硅基底表面。同时或者在蚀刻过程的稍后时刻，可以以给定的流量(Fcsgi1)将胶体二氧化硅生长抑制剂以给定的温度(Tcsgi1)和浓度(Ccsgi1)递送至相同的表面。对于单个基底系统，可以选择胶体二氧化硅生长抑制剂的分配位置(Rcsgi1)以在基底表面上产生期望的浓度分布。选择化学品的温度、浓度、流量和分配位置(Tphos1、Tcsgi1、Cphos1、Ccsgi1、Fphos1、Fcsgi1、Rphos1和Rcsgi1)以确保混合物在处理中的表面上达到期望的温度分布(Tmix1)和浓度(Cmix1)分布。通过调节磷酸的流量(Fphos)与胶体二氧化硅生长抑制剂的流量(Fcsgi)之比以及胶体二氧化硅生长抑制剂的分配位置(Rcsgi1)，可以容易地控制并动态改变与表面接触的化学品的温度(Tmix1)分布和浓度(Cmix1)分布。还可以调节、监测和控制其他化学品(例如水、二氧化硅和/或硫酸)的浓度、温度、流量等。可以通过使用控制器(例如，图2的系统的控制器210)来进行系统的调节、监测和控制。
本文描述了一些说明性的处理条件，然而，这些处理条件应被认为通常是示例性的。例如，在单个基底系统中，具有待处理表面的基底在接收160℃至165℃范围内的给定温度(Tphos1)下的磷酸分配的同时，可以以1rpm至10000rpm(优选30rpm至3000rpm)的旋转速度旋转。在一些情况下，该温度(Tphos1)甚至可以超过180摄氏度。在分批系统中，也可以使用160℃至165℃范围内的温度，但是低至145℃至155℃的温度可能是有利的。在一个实施方案中，所使用的磷酸浓度(Cphos1)可以在约80重量％至90重量％的范围内。在一个实施方案中，可以使用约0.1体积％至10体积％的胶体二氧化硅生长抑制剂(CSGI)浓度。更优选的CSGI浓度可以为约0.2体积％至1体积％。由于可能的二氧化硅蚀刻速率，以及因此导致的氮化硅和二氧化硅之间的选择性损失，可以以甚至更低的浓度(约0.01体积％至10体积％，更优选约0.02体积％至1体积％)使用含氟化学品如氟化氢铵和氟化铵。在一个实施方案中，可以在处理期间在约25℃至180℃范围内的温度(Tcsgi1)下共同分配胶体二氧化硅生长抑制剂。该过程可以开始于磷酸溶液单分配、胶体二氧化硅生长抑制剂分配、或共同分配，优选地开始于磷酸溶液分配。也可以在该过程期间共同分配硫酸以能够选择温度和水浓度。此外，可以在该过程期间添加去离子水以能够控制温度和蚀刻速率。在处理期间，可以动态地改变处理参数以局部调节基底表面的处理温度。
如上所述，通过使用添加至磷酸溶液中的CSGI添加剂来抑制胶体二氧化硅沉积物在基底上的生长。CSGI的使用特别有利于用于在氧化硅上蚀刻氮化硅的磷酸溶液。CSGI的使用对于从高纵横比结构中去除氮化硅特别有利。
鉴于该描述，本发明的进一步修改和替代性实施方案对于本领域技术人员而言将是显而易见的。因此，该描述被解释为仅是说明性的，并且是出于教导本领域技术人员实施本发明的方式的目的。应当理解，本文所示出和所描述的本发明的形式和方法应被视为目前优选的实施方案。等同技术可以代替本文中示出和描述的那些技术，并且本发明的某些特征可以独立于其他特征的使用而使用，所有这些对于本领域技术人员在受益于本发明的描述之后是显而易见的。

Claims (7)

1.一种用于微电子基底上的结构的湿法蚀刻的方法，包括：
将所述微电子基底装载至湿法化学处理系统中，所述微电子基底具有氮化硅的第一结构和氧化硅的第二结构，所述第一结构和所述第二结构各自具有暴露表面；
将湿法蚀刻溶液分配到所述微电子基底上，其中所述湿法蚀刻溶液包含：
水，
磷酸，和
胶体二氧化硅生长抑制剂；
相对于所述微电子基底上的所述第二结构选择性地蚀刻所述微电子基底上的所述第一结构，而不在所述微电子基底上的所述第一结构或所述第二结构的所述暴露表面上产生胶体二氧化硅沉积物的生长，以及
在所述蚀刻的过程中监测二氧化硅的浓度和所述胶体二氧化硅生长抑制剂的浓度，并随着所述胶体二氧化硅的浓度的增加而增加所述胶体二氧化硅生长抑制剂的浓度，
其中所述胶体二氧化硅生长抑制剂包含至少一个-COOH基团或至少一个-PO3H2基团，或包含两者。
2.根据权利要求1所述的方法，其中所述湿法蚀刻溶液还包含：硫酸。
3.根据权利要求1所述的方法，其中所述胶体二氧化硅生长抑制剂是多羧酸盐/酯。
4.根据权利要求1所述的方法，其中所述胶体二氧化硅生长抑制剂包括选自以下的至少一种化合物：柠檬酸、乙酸、草酸、苹果酸、2-膦酸丁烷-1,2,4-三羧酸、二亚乙基三胺五乙酸、乙二胺四羧酸、1,2,3,4-丁烷四羧酸和/或氨基酸。
5.根据权利要求4所述的方法，其中所述氨基酸选自L-组氨酸和L-苯丙氨酸。
6.根据权利要求2所述的方法，还包括：
在所述蚀刻的过程中监测蚀刻选择性，并调节所述湿法蚀刻溶液以保持所述蚀刻选择性。
7.根据权利要求6所述的方法，其中调节所述湿法蚀刻溶液包括调节所述胶体二氧化硅生长抑制剂的浓度，所述胶体二氧化硅生长抑制剂的流量，所述胶体二氧化硅生长抑制剂的温度，所述水的浓度，所述水的流量，所述水的温度，所述磷酸的浓度，所述磷酸的流量，所述磷酸的温度，硫酸的浓度，所述硫酸的流量，所述硫酸的温度，所述磷酸与所述胶体二氧化硅生长抑制剂的流量比以及添加到所述湿法蚀刻溶液中的二氧化硅的浓度。
CN201780026802.1A 2016-03-30 2017-03-24 胶体二氧化硅生长抑制剂以及相关的方法和系统 Active CN109072077B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201662315632P 2016-03-30 2016-03-30
US201662315559P 2016-03-30 2016-03-30
US62/315,559 2016-03-30
US62/315,632 2016-03-30
US15/467,973 2017-03-23
US15/467,939 2017-03-23
US15/467,973 US10515820B2 (en) 2016-03-30 2017-03-23 Process and apparatus for processing a nitride structure without silica deposition
US15/467,939 US10325779B2 (en) 2016-03-30 2017-03-23 Colloidal silica growth inhibitor and associated method and system
PCT/US2017/024123 WO2017172532A1 (en) 2016-03-30 2017-03-24 Colloidal silica growth inhibitor and associated method and system

Publications (2)

Publication Number Publication Date
CN109072077A CN109072077A (zh) 2018-12-21
CN109072077B true CN109072077B (zh) 2021-04-27

Family

ID=59965112

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780022040.8A Active CN108885989B (zh) 2016-03-30 2017-03-24 用于处理氮化物结构而没有二氧化硅沉积的方法和装置
CN201780026802.1A Active CN109072077B (zh) 2016-03-30 2017-03-24 胶体二氧化硅生长抑制剂以及相关的方法和系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780022040.8A Active CN108885989B (zh) 2016-03-30 2017-03-24 用于处理氮化物结构而没有二氧化硅沉积的方法和装置

Country Status (7)

Country Link
US (2) US10325779B2 (zh)
JP (3) JP6715433B2 (zh)
KR (3) KR102196944B1 (zh)
CN (2) CN108885989B (zh)
SG (2) SG11201808542WA (zh)
TW (3) TWI720167B (zh)
WO (2) WO2017172533A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
JP6909620B2 (ja) * 2017-04-20 2021-07-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
WO2020018924A1 (en) * 2018-07-20 2020-01-23 Tokyo Electron Limited Etching of silicon nitride and silica deposition control in 3d nand structures
CN109216367B (zh) * 2018-08-27 2021-07-02 长江存储科技有限责任公司 半导体结构的形成方法
KR102084044B1 (ko) * 2018-12-24 2020-03-03 주식회사 세미부스터 인산용액 중의 실리콘 농도 분석방법
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
JP2020150126A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 混合装置、混合方法および基板処理システム
KR20210007097A (ko) * 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102315919B1 (ko) * 2021-01-26 2021-10-22 연세대학교 산학협력단 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
JP2022133947A (ja) * 2021-03-02 2022-09-14 東京エレクトロン株式会社 基板処理方法および基板処理装置
TWI818541B (zh) * 2021-05-12 2023-10-11 美商恩特葛瑞斯股份有限公司 選擇性蝕刻劑組合物及方法
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) * 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
US7635397B2 (en) * 2007-06-05 2009-12-22 Kabushiki Kaisha Toshiba Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JP3243975B2 (ja) * 1994-08-17 2002-01-07 住友金属工業株式会社 半導体装置の製造方法
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물
US5885903A (en) 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
DE60014907T2 (de) * 1999-07-13 2006-03-09 Kao Corp. Schleifmittelzusammensetzung
US6391213B1 (en) * 1999-09-07 2002-05-21 Komag, Inc. Texturing of a landing zone on glass-based substrates by a chemical etching process
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004006810A (ja) * 2002-04-16 2004-01-08 Tosoh Corp 銅系金属研磨液用酸、それを用いた銅系金属用研磨液及び研磨方法
WO2003094216A1 (fr) * 2002-04-30 2003-11-13 Hitachi Chemical Co., Ltd. Fluide de polissage et procede de polissage
US7390744B2 (en) * 2004-01-29 2008-06-24 Applied Materials, Inc. Method and composition for polishing a substrate
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
KR100607797B1 (ko) * 2004-09-14 2006-08-02 동부일렉트로닉스 주식회사 실리콘 질화막 스트립 제어 장치 및 방법
WO2006110279A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
JP4799332B2 (ja) * 2006-09-12 2011-10-26 株式会社東芝 エッチング液、エッチング方法および電子部品の製造方法
CN101605869B (zh) * 2006-12-21 2014-03-05 高级技术材料公司 选择性除去四氮化三硅的组合物和方法
JP2008172160A (ja) * 2007-01-15 2008-07-24 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
ITMI20071002A1 (it) * 2007-05-17 2008-11-18 Petracem Srl Manufatto per edilizia.
WO2008143909A1 (en) * 2007-05-18 2008-11-27 Fsi International, Inc. Process for treatment of substrates with water vapor or steam
US8211810B2 (en) 2007-09-21 2012-07-03 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method for performing etching process with phosphoric acid solution
JP5009207B2 (ja) * 2007-09-21 2012-08-22 大日本スクリーン製造株式会社 基板処理装置
US8298435B2 (en) * 2007-10-19 2012-10-30 International Business Machines Corporation Selective etching bath methods
JP4966223B2 (ja) * 2008-02-29 2012-07-04 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
WO2010005889A1 (en) 2008-07-07 2010-01-14 Lubrizol Advanced Materials, Inc. Preventing silica and silicate scale with inhibitors in industrial water systems
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
KR101316054B1 (ko) * 2008-08-08 2013-10-10 삼성전자주식회사 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
US8881811B2 (en) 2008-10-10 2014-11-11 Halliburton Energy Services, Inc. Additives to suppress silica scale build-up and methods of use thereof
CN102187434A (zh) * 2008-10-20 2011-09-14 霓达哈斯股份有限公司 用于研磨氮化硅的组合物以及使用所述组合物控制选择比的方法
US20100294984A1 (en) 2009-05-22 2010-11-25 General Electric Company Methods of inhibiting scale of silica
CN102471688A (zh) * 2009-08-13 2012-05-23 东友Fine-Chem股份有限公司 用于形成铜互连的蚀刻组合物
JP5915843B2 (ja) * 2010-02-01 2016-05-11 Jsr株式会社 化学機械研磨用水系分散体の製造方法
JP6066899B2 (ja) * 2010-04-27 2017-01-25 テル エフエスアイ インコーポレイテッド 基板表面の近傍における流体の混合制御による超小型電子基板の湿式処理
JP2012033561A (ja) 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN102443395B (zh) * 2010-09-30 2016-01-20 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
US8727002B2 (en) 2010-12-14 2014-05-20 Halliburton Energy Services, Inc. Acidic treatment fluids containing non-polymeric silica scale control additives and methods related thereto
US9221700B2 (en) 2010-12-22 2015-12-29 Ecolab Usa Inc. Method for inhibiting the formation and deposition of silica scale in aqueous systems
US9257292B2 (en) 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
TW201243030A (en) 2011-04-20 2012-11-01 Applied Materials Inc Selective silicon nitride etch
US8623766B2 (en) * 2011-09-20 2014-01-07 Cabot Microelectronics Corporation Composition and method for polishing aluminum semiconductor substrates
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US8877075B2 (en) * 2012-02-01 2014-11-04 Infineon Technologies Ag Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning
KR101194245B1 (ko) * 2012-02-29 2012-10-29 와이엠티 주식회사 화학강화 유리의 제조방법
TWI634083B (zh) 2012-03-30 2018-09-01 羅門哈斯公司 矽石垢之協同性控制
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9058976B2 (en) 2012-11-06 2015-06-16 International Business Machines Corporation Cleaning composition and process for cleaning semiconductor devices and/or tooling during manufacturing thereof
JP2014099480A (ja) 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
JP6139975B2 (ja) * 2013-05-15 2017-05-31 株式会社フジミインコーポレーテッド 研磨用組成物
JP6206336B2 (ja) 2013-06-17 2017-10-04 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
JP6221155B2 (ja) * 2013-12-11 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6349808B2 (ja) 2014-03-15 2018-07-04 オムロン株式会社 フォトセンサ
TWI543251B (zh) 2014-04-28 2016-07-21 台灣積體電路製造股份有限公司 具矽濃度控制的蝕刻製程方法及其系統
US9305932B2 (en) 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
CN105368452B (zh) * 2014-08-12 2019-02-19 易安爱富科技有限公司 氧化硅层蚀刻液
KR20160050536A (ko) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9659788B2 (en) 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) * 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
US7635397B2 (en) * 2007-06-05 2009-12-22 Kabushiki Kaisha Toshiba Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device

Also Published As

Publication number Publication date
KR20180121795A (ko) 2018-11-08
TWI655274B (zh) 2019-04-01
CN109072077A (zh) 2018-12-21
JP6715433B2 (ja) 2020-07-01
TWI720167B (zh) 2021-03-01
TW202101576A (zh) 2021-01-01
TW201801174A (zh) 2018-01-01
JP2019511842A (ja) 2019-04-25
TWI731790B (zh) 2021-06-21
JP2019510379A (ja) 2019-04-11
SG11201808546YA (en) 2018-10-30
KR102353264B1 (ko) 2022-01-18
WO2017172532A1 (en) 2017-10-05
US10325779B2 (en) 2019-06-18
US20190237338A1 (en) 2019-08-01
SG11201808542WA (en) 2018-10-30
TW201800560A (zh) 2018-01-01
JP6942318B2 (ja) 2021-09-29
KR20200108109A (ko) 2020-09-16
CN108885989A (zh) 2018-11-23
KR20180121793A (ko) 2018-11-08
KR102172305B1 (ko) 2020-10-30
US10763120B2 (en) 2020-09-01
CN108885989B (zh) 2023-06-13
JP2021040153A (ja) 2021-03-11
WO2017172533A1 (en) 2017-10-05
US20170287725A1 (en) 2017-10-05
KR102196944B1 (ko) 2020-12-30

Similar Documents

Publication Publication Date Title
CN109072077B (zh) 胶体二氧化硅生长抑制剂以及相关的方法和系统
US10515820B2 (en) Process and apparatus for processing a nitride structure without silica deposition
KR101743101B1 (ko) 반도체 기판의 에칭 방법 및 반도체 소자의 제조 방법
US7250369B1 (en) Materials for polishing liquid for metal, polishing liquid for metal, method for preparation thereof and polishing method using the same
JP7113952B2 (ja) 基板処理方法、および基板処理装置
JP2014022657A (ja) エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
JP2009016833A (ja) 洗浄溶液を用いて半導体ウェハを洗浄する方法
JP2014146623A (ja) 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法
CN108140571B (zh) 用于动态控制湿式蚀刻工艺的温度的方法和设备
KR100870914B1 (ko) 실리콘 산화막의 건식 식각 방법
US20230118554A1 (en) Methods For Wet Atomic Layer Etching Of Ruthenium
JP2021530874A (ja) ３ｄ ｎａｎｄ構造における窒化ケイ素のエッチング及びシリカ堆積制御
KR20020062794A (ko) 기판의 처리 방법 및 반도체 장치의 제조 방법
JP2024506151A (ja) 湿式原子層エッチングにおける動的調整パージタイミング

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant