TW202101576A - 用以處理氮化物結構而不生矽土沉積之製程與設備 - Google Patents

用以處理氮化物結構而不生矽土沉積之製程與設備 Download PDF

Info

Publication number
TW202101576A
TW202101576A TW109132275A TW109132275A TW202101576A TW 202101576 A TW202101576 A TW 202101576A TW 109132275 A TW109132275 A TW 109132275A TW 109132275 A TW109132275 A TW 109132275A TW 202101576 A TW202101576 A TW 202101576A
Authority
TW
Taiwan
Prior art keywords
silicon
wet
etching
processing system
phosphoric acid
Prior art date
Application number
TW109132275A
Other languages
English (en)
Other versions
TWI731790B (zh
Inventor
德瑞克 巴賽特
華勒斯 Ｐ 普林茲
安東尼奧 路易斯 帕切科 羅頓達洛
南輝臣
古川貴廣
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/467,973 external-priority patent/US10515820B2/en
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202101576A publication Critical patent/TW202101576A/zh
Application granted granted Critical
Publication of TWI731790B publication Critical patent/TWI731790B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供用以移除於矽氮化物蝕刻步驟期間生長在高深寬比結構表面上之膠態矽土沉積物的技術。使用高選擇性的過蝕刻步驟以移除沉積的膠態矽土。所揭露之技術包含使用磷酸以將矽氮化物從結構移除，該等結構具有以窄間隙或具有高深寬比之溝槽結構所形成的矽氮化物，其中膠態矽土沉積物透過水解反應之發生而形成在窄間隙或溝槽的表面上。使用第二蝕刻步驟，其中形成膠態矽土沉積物的水解反應為可逆的，且在附近磷酸中的矽土濃度現在較低的情況下(由於矽氮化物的耗盡)，平衡以相反方向驅動反應，從而將沉積的矽土溶解回到溶液中。

Description

用以處理氮化物結構而不生矽土沉積之製程與設備
本申請案主張於2016年3月30日提申的美國臨時專利申請案第62/315,559號之優先權；其全部揭露內容係藉由參照而明確地納入本文中。本申請案亦主張於2016年3月30日提申的美國臨時專利申請案第62/315,632號之優先權；其全部揭露內容係藉由參照而明確地納入本文中。本申請案亦藉由參照而將同時提申之美國專利申請案第15/467939號(發明人為Rotondaro等人，發明名稱為「Colloidal Silica Growth Inhibitor and Associated Method and System」)完整納入本文中。
本發明係關於磷酸溶液中之矽晶圓的處理。具體而言，其提供了於磷酸中進行處理期間用以防止晶圓表面上之膠態矽土(colloidal silica)沉積物生長的新穎方法。
半導體工業中已使用磷酸以在對二氧化矽及純矽具有高選擇性之情況下移除矽氮化物膜。在1967年，Gelder及Hauser發表了一篇文章，在該篇文章中他們提議使用沸騰的磷酸來移除矽氮化物膜。他們使用在給定稀釋度之酸液沸點來控制處理槽中的酸液溫度及其濃度。此處理於半導體工業中已被廣泛採用，且現今係用於生產中。
在半導體工業中，沸騰磷酸處理的典型應用方式為矽氮化物膜之移除。在這樣的應用方式中，矽氮化物膜一般位於二氧化矽膜上，且其係被沉積的二氧化矽所包圍。移除矽氮化物膜之處理開始於藉由稀釋的氫氟酸(HF)處理來仔細地移除任何可能在矽氮化物膜之頂部上的剩餘二氧化矽。HF之稀釋係加以訂製，以從矽氮化物的表面移除任何剩餘的二氧化矽而不會顯著地移除位於矽氮化物區域之間的沉積二氧化矽。在HF中的矽氮化物去包覆物步驟(deglaze step)之後，於沸騰磷酸中執行高選擇性蝕刻以在不移除存在於矽氮化物膜之間的沉積二氧化矽膜的情況下移除矽氮化物膜，並停止於位於矽氮化物膜下方之二氧化矽膜上。
吾人已經發現，於某些半導體結構的處理期間，在暴露的二氧化矽區域上之膠態矽土沉積物的有害性生長可能阻礙矽氮化物移除及/或其它後續處理步驟。於磷酸中的表面處理期間，需要抑制膠態矽土沉積物生長的方法。
本文中描述了用以移除於磷酸中進行處理之表面上的膠態矽土沉積物之生長的新穎方法。所揭露之技術包含於磷酸處理中使用高選擇性過蝕刻步驟以移除沉積的膠態矽土。
在一實施例中，所揭露之技術包含使用磷酸以將矽氮化物從結構移除，該等結構具有以窄間隙或具有高深寬比之溝槽結構所形成的矽氮化物。這樣的結構之配置特別容易導致有害量的膠態矽土沉積物透過水解反應而形成在窄間隙或溝槽的表面上。當矽氮化物蝕刻完成時，不將結構從磷酸溶液中移除，而是將結構留在溶液中，現在溶液中發生額外的化學反應。形成膠態矽土沉積物的水解反應為可逆的，且在附近磷酸中的矽土濃度現在較低的情況下(由於矽氮化物的耗盡)，平衡以相反方向驅動反應，從而將沉積的矽土溶解回到溶液中。
在另一實施例中，提供一種蝕刻基板上形成的特徵之方法。該方法可包含提供一基板，該基板具有一高深寬比結構，該高深寬比結構包含一第一組暴露特徵、及一第二組暴露特徵，該第一組暴露特徵包含一矽氮化物，該第二組暴露特徵包含矽或矽氧化物。該方法更包含將該基板裝載至一濕式化學處理系統中。該方法更包含二蝕刻步驟，其中：執行一第一蝕刻步驟，該第一蝕刻步驟包含將該基板暴露於一第一濕蝕刻化學組合物以從該高深寬比結構移除至少部分的該矽氮化物，該將該基板暴露於一第一濕蝕刻化學組合物之步驟於該高深寬比結構的該矽或矽氧化物上形成一含矽沉積物；及執行一第二蝕刻步驟，該第二蝕刻步驟包含將該基板暴露於一第二濕蝕刻化學組合物以移除該第一蝕刻步驟期間形成於該矽或矽氧化物上的該含矽沉積物其中至少一些。
在再另一實施例中，提供一種濕式化學處理系統。該濕式化學處理系統包含：一腔室，該腔室係用以接收一基板並將該基板暴露至一濕蝕刻化學組合物；連接至該腔室的一化學品供應系統，該化學品供應系統將該濕蝕刻化學組合物供應至該腔室；及一控制器，該控制器用以控制該濕式化學處理系統之元件以執行本文中所述之技術。
吾人已經發現，在某些半導體結構的矽氮化物之磷酸蝕刻期間，沉積在暴露的二氧化矽區域上之膠態矽土的有害性生長可阻礙處理期間的矽氮化物移除。更具體而言，形成在具有窄間隙、窄溝槽、及/或高深寬比之結構中的矽氮化物為特別有問題的。可在許多種類的半導體結構中找到這樣的結構，例如邏輯元件、內連結構、鰭式場效電晶體(FinFET)、3D半導體結構、快閃記憶體元件(例如，反及(NAND)邏輯類型記憶元件)等。
如本文中所述，提供了含矽沉積物(例如，於磷酸中進行處理之表面上所沉積的膠態矽土)之移除。所揭露之技術包含於磷酸處理中使用高選擇性的過蝕刻步驟來移除沉積的膠態矽土。在一實施例中，所揭露之技術包含使用磷酸以將矽氮化物從結構移除，該等結構具有以窄間隙或具有高深寬比之溝槽結構所形成的矽氮化物。如先前所述，這樣的結構之配置特別容易導致有害量的膠態矽土沉積物透過水解反應而形成在窄間隙或溝槽的表面上。當矽氮化物蝕刻完成時，取代將結構自磷酸溶液移除，反而是將其留在溶液中，現在溶液中發生額外的化學反應。形成膠態矽土沉積物的水解反應為可逆的，且在附近磷酸中的矽土濃度現在較低的情況下(由於矽氮化物的耗盡)，平衡以相反方向驅動反應，從而將沉積的矽土溶解回到溶液中。
在磷酸的矽氮化物蝕刻中，在矽氮化物蝕刻率與二氧化矽蝕刻率之間的高選擇性至少部分係藉由磷酸溶液中的矽含量而加以調製。矽含量越高，則二氧化矽蝕刻率越低。由於矽氮化物幾乎不受矽含量的影響，因此矽氮化物蝕刻與二氧化矽蝕刻之間的選擇性隨著溶液的矽含量提高而增加。然而，溶液的矽含量增加導致了處理期間在暴露的二氧化矽區域上之膠態矽土沉積物的生長。由於膠態矽土沉積物可阻礙溶液流入高深寬比之溝槽，從而使氮化物蝕刻處理顯著地減緩，因此膠態矽土沉積物的生長對複雜結構的蝕刻具有負面的影響。此外，膠態矽土沉積物之生長對後續的處理步驟可能具有不利的影響。
在一實施例中，過蝕刻處理係如下所述般進行：將含有二氧化矽及矽氮化物的結構浸入至磷酸浴(一般以70 wt％至95 wt％的磷酸(其餘為水)，較佳為85 wt％的磷酸， 以140℃〜170℃之溫度，且較佳為160℃)中。在磷酸中，根據以下化學反應而將矽氮化物係蝕刻掉： SiN(s) + H3 PO4 + H2 O → Si(OH)4 + NH4 H2 PO4
此反應於酸溶液中產生Si(OH)4 ，但由於它的高濃度及低pH值，Si(OH)4 可於水解反應中與其自身反應而聚合並形成膠態矽土： -Si-OH + HO-Si- → -Si-O-Si- + H2 O
此膠態矽土能夠在酸性溶液中、或直接在二氧化矽表面上形成膠態粒子。形成於溶液中的膠態粒子亦可聚結在二氧化矽表面上。這導致了覆蓋二氧化矽表面之矽膠形成，且矽膠只要有附近的矽氮化物蝕刻所導致之局部高濃度的矽土存在就會持續生長。
當矽氮化物完全被蝕刻掉時，不將結構從磷酸溶液中移除，而是將該結構留在溶液中，現在溶液中發生額外的化學反應。先前所示的水解反應為可逆的，且在附近磷酸中由於矽氮化物的耗盡所導致的此時較低矽土濃度的情況下，平衡以相反方向驅動反應，從而將沉積的矽土溶解回到溶液中。
雖然沉積的矽土為二氧化矽(SiO2 )，其與原始的二氧化矽結構(矽土係沉積於其上)相同，然而可存在著在氧化物上的差異。主要的差異可為原始的二氧化矽為緻密的晶態二氧化矽，而沉積的矽土則為非常鬆散且非晶性的，從而導致它們具有非常不同的蝕刻率。可仔細地控制矽氮化物蝕刻率相對於二氧化矽蝕刻率之選擇性，俾使沉積的矽土膜可以被蝕刻掉而對原始二氧化矽本身沒有顯著的蝕刻。
一旦沉積的矽土膜溶解回到酸溶液中，則可接著將結構從酸浴移除以用於後續的處理步驟。因此，提供受控之過蝕刻步驟以將沉積的膠態矽土從於酸液中進行處理之表面移除。取代藉由使用不同的化學處理來移除不想要的矽土膜，將結構留在相同的酸浴中，俾以由於先前導致沉積產生之化學反應的反轉而移除在相同浴液中的沉積物。在這樣的方法中，一第一蝕刻步驟係加以使用，該第一蝕刻步驟包含將基板暴露於第一濕蝕刻化學組合物以從高深寬比結構移除至少部分的矽氮化物。該將基板暴露於第一濕蝕刻化學組合物之步驟在該高深寬比結構的矽或矽氧化物上形成矽土沉積物。接著執行一第二蝕刻步驟，該第二蝕刻步驟將基板暴露於第二濕蝕刻化學組合物以移除該第一蝕刻步驟期間形成於矽或矽氧化物上之至少一些矽土沉積物。第一濕蝕刻化學組合物及第二濕蝕刻化學組合物皆可包含磷酸，且實際上為相同的磷酸浴液。然而，其它技術亦可利用本文中所述的概念，其中第一和第二濕蝕刻化學組合物為不同的。
如上面所述，本文中所揭露之技術可應用於許多種類之半導體結構，例如邏輯元件、內連結構、FinFET、3D半導體結構、NAND快閃記憶元件等。圖1A中顯示一範例性結構。這樣的結構可存在於3D NAND元件或許多其它半導體元件的任何一者中。吾人會理解，圖1A的窄間隙、高深寬比結構僅為範例性的，且熟習本領域技術者會了解本文中所述之技術對於結構中發生了膠態矽土沉積物之有害性形成的許多其它結構的處理可為有用的。 因此，圖1A中所示的窄間隙、高深寬比結構僅為許多種類之窄間隙及/或高深寬比結構其中任何一者之範例。例如，本文中所述之技術係關於高深寬比溝槽結構。
如圖1A中所示，範例性半導體結構100(舉例而言，其可為3D NAND結構的一部分)係顯示為具有矽氮化物以窄、高深寬比的間隙來形成。如圖所示，窄、高深寬比的間隙係形成於二氧化矽(SiO2 )層102之間。替代性地，SiO2 層102可為Si層或其它氧化物層。矽氮化物(SiN)層104係形成於SiO2 層之間的間隙中。SiN層的蝕刻可接著藉由使半導體結構100暴露於熱磷酸溶液而發生，舉例而言例如浸入熱磷酸浴中、或使結構暴露於熱磷酸噴霧。 由於SiN的蝕刻，在磷酸溶液中有高濃度的膠態矽土110散佈於SiO2 之表面附近(如圖1B所示)。如圖1B中所示，隨著SiN蝕刻發生，Si(OH)4 濃度提高且膠態矽土110沉積在SiO2 表面上形成矽土沉積物112(如圖1B中所示)。圖1C繪示了當SiN層104被完全移除時的結構100。如從圖中可看出，矽土沉積物112係出現在SiO2 層102上。吾人須注意，在圖1C中，提供了相對均勻的矽土沉積物。然而，實際上，沉積物可隨著時間而積累在窄空隙或溝渠之入口。因此，如圖1D中所示，沉積物可實際上「掐斷」間隙或溝槽，從而顯著地影響磷酸對剩餘的矽氮化物進行蝕刻之能力的有效性。因此，如圖1D中所示，矽土沉積物116可使形成於SiO2 層102之間的間隙區域118完全關閉，從而阻礙SiN層104的完全蝕刻。
當在蝕刻的第一步驟中之SiN的蝕刻結束時，溶液中之膠態矽土濃度上之增加係減少，且矽土沉積結束。如本文中所述，半導體結構100係繼續暴露於磷酸以移動至蝕刻的第二階段中。在此第二蝕刻步驟中，沉積的矽土係藉由磷酸而蝕刻。如上面所述，由於矽土沉積物的性質，導致沉積的矽土相對於SiO2 層102被優先地蝕刻。因此，如上面所述，沉積的矽土可於水解反應中反應以聚合並形成膠態矽土，而膠態矽土溶解回到酸溶液中。因此，如圖1E中所示，沉積的矽土對磷酸溶液之持續暴露使得沉積的SiO2 解離並溶解，從而將沉積的矽土(矽土112和116) 移除。一旦沉積的矽土溶解回到酸溶液中，則可將半導體結構從酸溶液移除以用於後續的處理步驟。
上面所述之處理係顯示於圖2的範例性Si濃度對時間圖中。如圖2中所示，提供了浸沒在磷酸浴液(一般為160℃之85 wt％的磷酸(剩餘為水))中之如圖1A所示結構的矽氮化物蝕刻處理的Si濃度。如圖2中所示， 整體矽(bulk silicon)之濃度曲線205 (ppm)一般隨著時間而提高。這反映了一般在磷酸溶液中的矽之整體濃度(bulk concentration)。更具體而言，矽濃度在時間期間210內升高，而時間期間210大體上對應於對SiN進行蝕刻的期間。時間期間215對應於對SiN蝕刻不再發生的期間。在時間期間215內，矽土沉積物被從半導體結構移除(如圖1E所示)。矽濃度曲線207繪示了在高深寬比結構附近的局部矽濃度(與大體上如曲線205所示之溶液中的整體濃度相比)。如圖所示，由於來自矽氮化物蝕刻的局部矽土通量，在高深寬比結構之局部內的矽濃度升高得較快。如圖所示，局部矽濃度最極端會達到較磷酸溶液中之整體矽濃度更高的值。然而，一旦矽氮化物蝕刻結束，則曲線207所示之高深寬比結構區域中的局部矽濃度開始下降，且最後會隨著時間而到達整體矽濃度值(如圖所示)。
如上面所述，矽含量越高，則一般產生的二氧化矽蝕刻率越低。此外，矽氮化物蝕刻率幾乎不受矽含量的影響。因此，圖2中所示的矽含量變化會隨時間導致矽氮化物蝕刻與二氧化矽蝕刻之間的蝕刻選擇性之選擇性變化。因此，如圖2中的曲線207所示，隨著溶液的矽含量提高，局部蝕刻選擇性約在時間期間210的尾端提高至最大值，此時會獲得最大的矽氮化物對矽氧化物蝕刻選擇性。隨著局部濃度於時間期間215中降低，矽氮化物與矽氧化物之間的局部選擇性會對應地從最大選擇性下降。因此，提供一技術，於該技術中設置第一蝕刻步驟及第二蝕刻步驟。第一蝕刻步驟可對應於時間期間210，且第二蝕刻步驟可對應於時間期間215。第一蝕刻步驟具有矽氮化物對矽氧化物之最大蝕刻選擇性，該最大蝕刻選擇性係大於第二蝕刻步驟的至少部分期間內之矽氮化物對矽氧化物蝕刻選擇性。在一實施例中，於第一蝕刻步驟期間，矽氮化物蝕刻率對二氧化矽蝕刻率之局部化蝕刻選擇性可大於100 : 1，在一些實例中大於300 : 1，且在一些實例中大於500 : 1。在第二蝕刻步驟期間，矽氮化物蝕刻率對二氧化矽蝕刻率之局部化蝕刻選擇性會等於或小於第一蝕刻步驟，其中在一些實施例中選擇性隨著時間而降低至較第一蝕刻步驟最大選擇性低10％，在一些實施例中為降低至較第一蝕刻步驟最大選擇性低30％，甚至在一些實施例中降低至較第一蝕刻步驟最大選擇性低50％。
可監控酸溶液中的各種化學成分，以便監控上述反應方程式的進程。因此，可使用濕式化學處理系統中所包含的化學監控系統來監控第一濕蝕刻化學組合物(蝕刻矽氮化物時的組合物)的至少一化學成分之濃度。此外，可使用濕式化學處理系統中所包含的化學監控系統來監控第二濕蝕刻化學組合物(移除矽土沉積物時的組合物)的至少一化學成分之濃度。例如，第一和第二蝕刻步驟之監控可為圖2中所示的矽濃度之監控。然而，如上面所述，可執行其他化學成分之監控。
吾人會理解，在移除SiN之後半導體結構暴露於磷酸溶液的額外時間量會根據許多處理變數、所蝕刻的結構、所移除之暴露矽氮化物的量、矽土沉積物的量、及各種蝕刻處理變數(酸液濃度、矽濃度、溫度等)而變化。因此， 吾人會理解，圖2中所示的時間僅為範例性的。在一實施例中，用以移除矽土沉積物的額外蝕刻時間可在約5％-40％過蝕刻時間(作為矽氮化物蝕刻時間之函數)之範圍內，且較佳為在15％-30％過蝕刻時間之範圍內。
如參照圖1B-1D所述，本文中描述之技術對於高深寬比結構為特別有用的。因此，如圖1B-1D所示之具有高深寬比的層狀結構、高深寬比溝槽結構、高深寬比內連結構等會受益於這些技術。由於膠態矽土不會那麼快地擴散至酸溶液的整體中，這樣的高深寬比結構會導致在結構表面附近的較高濃度之膠態矽土。因此，可能發生如圖1D中所示之機構，其中沉積矽土的積累可使期望的間隙空格明顯變窄。如本文中所述，高深寬比係認為是至少4 : 1或更大的深寬比。
本揭露內容提供了在濕式化學處理系統中執行矽氮化物蝕刻的技術。圖3提供了這樣的技術之說明性處理流程300。吾人會理解，可於其它處理流程中有利地使用本文所述之技術。如圖3中所示，步驟302包含提供具有高深寬比結構的基板，該高深寬比結構包含第一組暴露特徵及第二組暴露特徵，該第一組暴露特徵包含矽氮化物，且該第二組暴露特徵包含矽或矽氧化物。步驟304包含將基板裝載至濕式化學處理系統中。步驟306包含執行第一蝕刻步驟，該第一蝕刻步驟包含將基板暴露於第一濕蝕刻化學組合物以從高深寬比結構移除至少部分的矽氮化物。步驟308描述了該將基板暴露於第一濕蝕刻化學組合物之步驟在高深寬比結構的矽或矽氧化物上形成矽土沉積物。步驟310包含執行第二蝕刻步驟，該第二蝕刻步驟包含將基板暴露於第二濕蝕刻化學組合物以移除第一蝕刻步驟期間形成於矽或矽氧化物上的矽土沉積物其中至少一些。
如上面所述，在步驟306和步驟310中，第一濕蝕刻化學組合物及/或第二濕蝕刻化學組合物可包含磷酸。因此，第一濕蝕刻化學組合物及第二濕蝕刻化學組合物可為相同或不同的。在一實施例中，兩種濕蝕刻化學組合物為相同的，第二濕蝕刻化學組合物為矽氮化物過蝕刻步驟的一部分。
可以單獨或組合的方式選擇各種處理參數，其中對第一蝕刻步驟或第二蝕刻步驟的至少一參數進行選擇，使得第一蝕刻步驟期間形成於包含矽或二氧化矽的暴露特徵上之實質上所有的含矽沉積物係於第二蝕刻步驟期間被移除。該至少一參數可選自於由第一蝕刻步驟的持續時間、第二蝕刻步驟的持續時間、第一濕蝕刻化學組合物的至少一化學成分之濃度、第二濕蝕刻化學組合物的至少一化學成分之濃度、第一濕蝕刻化學組合物的溫度、第二濕蝕刻化學組合物的溫度、第一濕蝕刻化學組合物的流率、及第二濕蝕刻化學組合物的流率構成的群組。以此方式，可對處理條件及變數進行選擇以提供移除所有含矽沉積物的期望效果。
如上面所述，可以許多的矽氮化物蝕刻設備及化學品來使用本文中所提供之技術。因此，本文中所述之技術可用於多晶圓批次式矽氮化物蝕刻系統中、或單晶圓矽氮化物系統中。例如，可使用同時提申之美國專利申請案第15/467939號(發明名稱為「Colloidal Silica Growth Inhibitor and Associated Method and System」，發明人為Rotondaro等人，其完整揭露內容係藉由參照而明確納入本文中)中所詳述之系統。然而，吾人會理解，其他系統亦可有利地使用本文中所提供的技術。此外，本文中所述之技術亦不受限於磷酸化學品，而是亦適用於其它蝕刻化學品。此外，即使對於使用磷酸化學品而言，該等技術亦不受限於本文中所述之處理變數及磷酸及水化學品。例如，可使用亦包含添加劑、抑制劑、及/或硫酸之使用且可包含一範圍之溫度、濃度、及其它處理變數的磷酸溶液(如同時提申之發明名稱為「Colloidal Silica Growth Inhibitor and Associated Method and System」，發明人為Rotondaro等人，且其完整揭露內容係藉由參照而明確納入本文中之美國專利申請案第15/467939號中所述)。此外，雖然本文中描述了於相同磷酸溶液中執行矽氮化物蝕刻步驟及沈積矽土移除步驟的系統，然而吾人可理解，該二步驟可以不同的濕蝕刻組合物來完成。因此，矽氮化物蝕刻組合物及矽土移除蝕刻組合物可為相同的濕蝕刻組合物，或可為不同的濕蝕刻組合物。因此吾人會理解，本文中所述之用以於矽氮化物蝕刻系統中移除沉積矽土的技術可應用於許多種類的蝕刻系統和蝕刻化學品。
在一實施例中，本文中所述之方法可於濕式化學處理系統中完成。濕式化學處理系統可包含腔室、及化學品供應系統，該腔室係用以接收基板並將基板暴露至濕蝕刻化學組合物，該化學品供應系統連接至腔室用以將濕蝕刻化學組合物供應至腔室。濕式化學處理系統可更包含控制器，其用以控制濕式化學處理系統之元件以執行本文揭露的方法。濕式化學處理系統亦可包含化學監控系統，其用以監控濕蝕刻化學組合物的至少一化學成分之濃度。所監控的化學成分在一實施例中可選自於由矽、矽土、及含Si化合物構成之群組。濕式化學處理系統可為單基板處理系統，或配置成用以同時處理複數基板。
圖4繪示了一範例性濕式化學處理系統400。吾人會理解，本文中所述之技術可以許多種類的其它濕式化學處理系統來使用。腔室402係加以設置。該腔室係用以接收基板並將基板暴露於濕蝕刻化學組合物。該腔室可為單晶圓腔室，或可為用以處理多個基板的腔室(例如，批次式濕蝕刻槽)。化學品供應系統403可包含濕式化學品來源404、及再循環管線406及408，再循環管線406及408係用以將濕式化學品提供至腔室及將濕式化學品運離腔室。控制器410係連接至腔室及化學品供應系統以經由信號線412及414而控制濕式化學處理系統400的各種元件、及/或接收來自濕式化學處理系統400的各種元件的反饋。在一範例性實施例中，控制器410可為與其他電路(例如記憶體、I/O埠等)組合的處理器、微控制器、或可程式化邏輯元件。在一實施例中，處理器、微控制器、或可程式化邏輯元可配置用以執行指令或組態檔案以執行本文中所述的功能。
鑒於此實施方式，本發明之進一步修改及替代性實施例對於熟習本領域技術者而言會是顯而易見的。因此，此實施方式應被解釋為僅為說明性的，且其目的係為了教示熟習本領域技術者執行本發明之方式。吾人應瞭解，本文中所顯示及描述之本發明的形式及方法應被視為當前較佳的實施例。可以相等的技術來替代本文中所繪示及描述的技術，且本發明的某些特徵係可獨立於其他特徵而使用，而這均如熟習此項技術者在獲益於本發明之實施方式後所顯而易見。
100:半導體結構 102:SiO2層 104:SiN層 110:膠態矽土 112:矽土沉積物 116:矽土沉積物 118:間隙區域 205:濃度曲線 207:濃度曲線 210:時間期間 215:時間期間 300:處理流程 302:步驟 304:步驟 306:步驟 308:步驟 310:步驟 400:濕式化學處理系統 402:腔室 403:化學品供應系統 404:濕式化學品來源 406:再循環管線 408:再循環管線 410:控制器 412:信號線 414:信號線
可藉由參考結合附圖的以下描述來獲得對本發明及其優點的更完整的理解，其中相同的附圖標記表示相同的特徵。然而，應當注意，附圖僅顯示所揭露的概念的範例性實施例，因此不應被認為為對範圍的限制，因為所揭露的概念可承認其他同等有效的實施例。
圖1A-1E繪示了具有欲移除的矽氮化物之範例性半導體結構的橫剖面圖、及在半導體結構上的矽土沉積物之形成及移除的橫剖面圖。
圖2繪示了範例性的Si濃度對時間之曲線，該曲線繪示了於矽氮化物蝕刻之時間期間內、及於矽土沉積物移除之時間期間內的Si濃度變化。
圖3繪示了本文中所揭露之矽土沉積物移除技術的一實施例的範例性處理流程。
圖4繪示了可用以執行本文中所述技術的濕式化學處理系統。
300:處理流程
302:步驟
304:步驟
306:步驟
308:步驟
310:步驟

Claims (15)

  1. 一種濕式化學處理系統，用於蝕刻一基板上形成的特徵，該基板具有一高深寬比結構，該高深寬比結構包含一第一組暴露特徵、及一第二組暴露特徵，該第一組暴露特徵包含矽氮化物，該第二組暴露特徵包含矽或矽氧化物，該濕式化學處理系統包含： 一腔室，建構以接收該基板並將該基板暴露至一磷酸濕蝕刻溶液； 連接至該腔室的一化學品供應系統，該化學品供應系統將該磷酸濕蝕刻溶液供應至該腔室；及 一控制器，操作性連接至該化學品供應系統並建構以使該濕式化學處理系統進行以下操作： 執行一第一蝕刻步驟，該第一蝕刻步驟將該基板暴露於一磷酸濕蝕刻溶液以從該高深寬比結構選擇性移除至少部分的該矽氮化物，其中一水解反應在該磷酸濕蝕刻溶液中自該矽氮化物產生矽土反應產物，且至少一部分該矽土反應產物沉積於該高深寬比結構的該矽或矽氧化物之上；及 執行一第二蝕刻步驟，該第二蝕刻步驟將該基板進一步暴露於該磷酸濕蝕刻溶液以藉由將該沉積的矽土反應產物溶解回到該磷酸濕蝕刻溶液中而將該沉積的矽土反應產物其中至少一些從該矽或矽氧化物移除，其中該第二蝕刻步驟係在執行該第一蝕刻步驟之後藉由將該基板繼續暴露於該磷酸濕蝕刻溶液而加以繼續執行； 監控該第一蝕刻步驟或該第二蝕刻步驟的至少一參數，以判定在該第一蝕刻步驟期間在包含矽或二氧化矽的暴露特徵之上所形成的該沉積的矽土反應產物的實質全部係在該第二蝕刻步驟期間受到移除；及 當在暴露特徵之上所形成的該沉積的矽土反應產物的實質全部係受到移除時，結束該第二蝕刻步驟。
  2. 如請求項1之濕式化學處理系統，其中該控制器係操作性連接至該化學品供應系統且建構以使該濕式化學處理系統監控該磷酸濕蝕刻溶液的至少一化學成分之濃度。
  3. 如請求項2之濕式化學處理系統，其中該至少一化學成分係選自由矽、矽土、及含矽化合物所組成之群組。
  4. 如請求項1之濕式化學處理系統，其中該濕式化學處理系統係單基板處理系統。
  5. 如請求項1之濕式化學處理系統，其中該濕式化學處理系統係建構以同時處理複數基板。
  6. 如請求項1之濕式化學處理系統，其中該第二蝕刻步驟為矽氮化物過蝕刻步驟。
  7. 如請求項1之濕式化學處理系統，其中該至少一參數係選自以下所組成的群組：該第一蝕刻步驟的持續時間、該第二蝕刻步驟的持續時間、在該第一蝕刻步驟期間該濕蝕刻溶液的至少一化學成分之濃度、在該第二蝕刻步驟期間該濕蝕刻溶液的至少一化學成分之濃度、在該第一蝕刻步驟期間該濕蝕刻溶液的溫度、在該第二蝕刻步驟期間該濕蝕刻溶液的溫度、在該第一蝕刻步驟期間該濕蝕刻溶液的流率、及在該第二蝕刻步驟期間該濕蝕刻溶液的流率。
  8. 如請求項1之濕式化學處理系統，其中在該第一蝕刻步驟期間之最大矽氮化物對矽氧化物蝕刻選擇性係高於在該第二蝕刻步驟的至少一部分期間之矽氮化物對矽氧化物蝕刻選擇性。
  9. 一種濕式化學處理系統，用於蝕刻一基板上形成的特徵，該基板具有深寬比至少4 : 1的一高深寬比結構，該高深寬比結構包含一第一組暴露特徵、及一第二組暴露特徵，該第一組暴露特徵包含矽氮化物，該第二組暴露特徵包含矽或矽氧化物，該濕式化學處理系統包含： 一腔室，建構以接收該基板並將該基板暴露至一磷酸濕蝕刻溶液； 連接至該腔室的一化學品供應系統，該化學品供應系統將該磷酸濕蝕刻溶液供應至該腔室；及 一控制器，操作性連接至該化學品供應系統並建構以使該濕式化學處理系統進行以下操作： 以一第一持續時間將該基板暴露於一磷酸濕蝕刻溶液以產生一化學蝕刻反應，以從該高深寬比結構選擇性移除至少部分的該矽氮化物，其中在該第一持續時間期間從該化學蝕刻反應在該濕蝕刻溶液中的矽土之濃度最初增加且一水解反應發生而形成一膠態矽土反應產物沉積於該高深寬比結構的該矽或矽氧化物上，且其中當在該濕蝕刻溶液之中矽土的該濃度由於可用於該化學蝕刻反應之矽氮化物的耗盡而降低之時該第一持續時間結束； 在該第一持續時間之後，以一第二持續時間將該基板繼續暴露於該磷酸濕蝕刻溶液以反轉該水解反應，藉此將該沉積的矽土反應產物溶解回到該磷酸濕蝕刻溶液中以在不蝕刻該矽或矽氧化物的情況下從該矽或矽氧化物將實質上所有該沉積的膠態矽土反應產物移除； 監控在該濕蝕刻溶液之中的矽土、矽、或含矽化合物的濃度，以判定在不蝕刻該矽或矽氧化物的情況下從該矽或矽氧化物將實質上所有該沉積的膠態矽土反應產物移除，如此定義該第二持續時間的完結；及 當判定該第二持續時間的完結之時，結束該基板的濕式蝕刻。
  10. 如請求項9之濕式化學處理系統，其中該濕式化學處理系統係單基板處理系統。
  11. 如請求項9之濕式化學處理系統，其中該濕式化學處理系統係建構以同時處理複數基板。
  12. 如請求項9之濕式化學處理系統，其中在該第一持續時間期間之最大矽氮化物對矽氧化物蝕刻選擇性係高於在該第二持續時間期間之矽氮化物對矽氧化物蝕刻選擇性。
  13. 如請求項9之濕式化學處理系統，其中針對該第一持續時間及該第二持續時間，該磷酸濕蝕刻溶液係於140℃至170℃之溫度。
  14. 如請求項9之濕式化學處理系統，其中該磷酸濕蝕刻溶液係70 wt％至95 wt％的磷酸。
  15. 如請求項9之濕式化學處理系統，其中針對該第一持續時間及該第二持續時間，該磷酸濕蝕刻溶液係於140℃至170℃之溫度，且該磷酸濕蝕刻溶液係70 wt％至95 wt％的磷酸。
TW109132275A 2016-03-30 2017-03-29 用以處理氮化物結構而不生矽土沉積之製程與設備 TWI731790B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201662315559P 2016-03-30 2016-03-30
US201662315632P 2016-03-30 2016-03-30
US62/315,559 2016-03-30
US62/315,632 2016-03-30
US15/467,939 US10325779B2 (en) 2016-03-30 2017-03-23 Colloidal silica growth inhibitor and associated method and system
US15/467,973 2017-03-23
US15/467,973 US10515820B2 (en) 2016-03-30 2017-03-23 Process and apparatus for processing a nitride structure without silica deposition
US15/467,939 2017-03-23

Publications (2)

Publication Number Publication Date
TW202101576A true TW202101576A (zh) 2021-01-01
TWI731790B TWI731790B (zh) 2021-06-21

Family

ID=59965112

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106110416A TWI720167B (zh) 2016-03-30 2017-03-29 用以處理氮化物結構而不生矽土沉積之製程與設備
TW106110443A TWI655274B (zh) 2016-03-30 2017-03-29 膠態矽土生長抑制劑及相關方法與系統
TW109132275A TWI731790B (zh) 2016-03-30 2017-03-29 用以處理氮化物結構而不生矽土沉積之製程與設備

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106110416A TWI720167B (zh) 2016-03-30 2017-03-29 用以處理氮化物結構而不生矽土沉積之製程與設備
TW106110443A TWI655274B (zh) 2016-03-30 2017-03-29 膠態矽土生長抑制劑及相關方法與系統

Country Status (7)

Country Link
US (2) US10325779B2 (zh)
JP (3) JP6715433B2 (zh)
KR (3) KR102172305B1 (zh)
CN (2) CN108885989B (zh)
SG (2) SG11201808546YA (zh)
TW (3) TWI720167B (zh)
WO (2) WO2017172533A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
JP6909620B2 (ja) * 2017-04-20 2021-07-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
US10886290B2 (en) 2018-07-20 2021-01-05 Tokyo Electron Limited Etching of silicon nitride and silica deposition control in 3D NAND structures
CN109216367B (zh) * 2018-08-27 2021-07-02 长江存储科技有限责任公司 半导体结构的形成方法
KR102084044B1 (ko) * 2018-12-24 2020-03-03 주식회사 세미부스터 인산용액 중의 실리콘 농도 분석방법
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
JP2020150126A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 混合装置、混合方法および基板処理システム
KR20210007097A (ko) 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102315919B1 (ko) * 2021-01-26 2021-10-22 연세대학교 산학협력단 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
JP2022133947A (ja) * 2021-03-02 2022-09-14 東京エレクトロン株式会社 基板処理方法および基板処理装置
TWI818541B (zh) * 2021-05-12 2023-10-11 美商恩特葛瑞斯股份有限公司 選擇性蝕刻劑組合物及方法
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JP3243975B2 (ja) * 1994-08-17 2002-01-07 住友金属工業株式会社 半導体装置の製造方法
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물
US5885903A (en) 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
US7118685B1 (en) * 1999-07-13 2006-10-10 Kao Corporation Polishing liquid composition
US6391213B1 (en) * 1999-09-07 2002-05-21 Komag, Inc. Texturing of a landing zone on glass-based substrates by a chemical etching process
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004006810A (ja) * 2002-04-16 2004-01-08 Tosoh Corp 銅系金属研磨液用酸、それを用いた銅系金属用研磨液及び研磨方法
EP1505639B1 (en) * 2002-04-30 2008-08-06 Hitachi Chemical Company, Ltd. Polishing fluid and polishing method
US7390744B2 (en) * 2004-01-29 2008-06-24 Applied Materials, Inc. Method and composition for polishing a substrate
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
KR100607797B1 (ko) * 2004-09-14 2006-08-02 동부일렉트로닉스 주식회사 실리콘 질화막 스트립 제어 장치 및 방법
JP2008536312A (ja) * 2005-04-08 2008-09-04 サッチェム， インコーポレイテッド 金属窒化物の選択的なウェットエッチング
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
JP4799332B2 (ja) 2006-09-12 2011-10-26 株式会社東芝 エッチング液、エッチング方法および電子部品の製造方法
SG177201A1 (en) * 2006-12-21 2012-01-30 Advanced Tech Materials Compositions and methods for the selective removal of silicon nitride
JP2008172160A (ja) * 2007-01-15 2008-07-24 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
ITMI20071002A1 (it) * 2007-05-17 2008-11-18 Petracem Srl Manufatto per edilizia.
WO2008143909A1 (en) * 2007-05-18 2008-11-27 Fsi International, Inc. Process for treatment of substrates with water vapor or steam
JP4358259B2 (ja) 2007-06-05 2009-11-04 株式会社東芝 半導体製造装置および半導体製造方法
US8211810B2 (en) 2007-09-21 2012-07-03 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method for performing etching process with phosphoric acid solution
JP5009207B2 (ja) * 2007-09-21 2012-08-22 大日本スクリーン製造株式会社 基板処理装置
US8298435B2 (en) * 2007-10-19 2012-10-30 International Business Machines Corporation Selective etching bath methods
JP4966223B2 (ja) * 2008-02-29 2012-07-04 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
US20110114564A1 (en) 2008-07-07 2011-05-19 Lubrizol Advanced Materials, Inc. Preventing Silica And Silicate Scale With Inhibitors In Industrial Water Systems
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
KR101316054B1 (ko) 2008-08-08 2013-10-10 삼성전자주식회사 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
US8881811B2 (en) 2008-10-10 2014-11-11 Halliburton Energy Services, Inc. Additives to suppress silica scale build-up and methods of use thereof
KR101538826B1 (ko) * 2008-10-20 2015-07-22 니타 하스 인코포레이티드 질화 규소 연마용 조성물 및 이것을 이용한 선택비의 제어 방법
US20100294984A1 (en) 2009-05-22 2010-11-25 General Electric Company Methods of inhibiting scale of silica
CN102471688A (zh) * 2009-08-13 2012-05-23 东友Fine-Chem股份有限公司 用于形成铜互连的蚀刻组合物
JP5915843B2 (ja) * 2010-02-01 2016-05-11 Jsr株式会社 化学機械研磨用水系分散体の製造方法
KR101665036B1 (ko) * 2010-04-27 2016-10-24 티이엘 에프에스아이, 인코포레이티드 기판 표면 근방의 유체 혼합을 제어하는 마이크로전자 기판의 습식 처리
JP2012033561A (ja) 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN102443395B (zh) * 2010-09-30 2016-01-20 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
US8727002B2 (en) 2010-12-14 2014-05-20 Halliburton Energy Services, Inc. Acidic treatment fluids containing non-polymeric silica scale control additives and methods related thereto
US9221700B2 (en) 2010-12-22 2015-12-29 Ecolab Usa Inc. Method for inhibiting the formation and deposition of silica scale in aqueous systems
US9257292B2 (en) 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
TW201243030A (en) 2011-04-20 2012-11-01 Applied Materials Inc Selective silicon nitride etch
US8623766B2 (en) * 2011-09-20 2014-01-07 Cabot Microelectronics Corporation Composition and method for polishing aluminum semiconductor substrates
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US8877075B2 (en) * 2012-02-01 2014-11-04 Infineon Technologies Ag Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning
KR101194245B1 (ko) * 2012-02-29 2012-10-29 와이엠티 주식회사 화학강화 유리의 제조방법
TWI634083B (zh) 2012-03-30 2018-09-01 羅門哈斯公司 矽石垢之協同性控制
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9058976B2 (en) 2012-11-06 2015-06-16 International Business Machines Corporation Cleaning composition and process for cleaning semiconductor devices and/or tooling during manufacturing thereof
JP2014099480A (ja) 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
JP6139975B2 (ja) * 2013-05-15 2017-05-31 株式会社フジミインコーポレーテッド 研磨用組成物
JP6206336B2 (ja) * 2013-06-17 2017-10-04 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
JP6221155B2 (ja) * 2013-12-11 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6349808B2 (ja) 2014-03-15 2018-07-04 オムロン株式会社 フォトセンサ
TWI543251B (zh) 2014-04-28 2016-07-21 台灣積體電路製造股份有限公司 具矽濃度控制的蝕刻製程方法及其系統
US9305932B2 (en) 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
KR102242951B1 (ko) * 2014-08-12 2021-04-22 주식회사 이엔에프테크놀로지 실리콘 산화막 에칭액
KR20160050536A (ko) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9659788B2 (en) 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system

Also Published As

Publication number Publication date
WO2017172532A1 (en) 2017-10-05
JP2021040153A (ja) 2021-03-11
TW201800560A (zh) 2018-01-01
KR20180121795A (ko) 2018-11-08
US20190237338A1 (en) 2019-08-01
JP6942318B2 (ja) 2021-09-29
KR20200108109A (ko) 2020-09-16
SG11201808542WA (en) 2018-10-30
JP6715433B2 (ja) 2020-07-01
WO2017172533A1 (en) 2017-10-05
TW201801174A (zh) 2018-01-01
CN108885989B (zh) 2023-06-13
TWI720167B (zh) 2021-03-01
US20170287725A1 (en) 2017-10-05
TWI731790B (zh) 2021-06-21
TWI655274B (zh) 2019-04-01
JP2019510379A (ja) 2019-04-11
US10325779B2 (en) 2019-06-18
KR20180121793A (ko) 2018-11-08
CN109072077A (zh) 2018-12-21
SG11201808546YA (en) 2018-10-30
KR102172305B1 (ko) 2020-10-30
KR102196944B1 (ko) 2020-12-30
KR102353264B1 (ko) 2022-01-18
US10763120B2 (en) 2020-09-01
CN108885989A (zh) 2018-11-23
JP2019511842A (ja) 2019-04-25
CN109072077B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
TWI731790B (zh) 用以處理氮化物結構而不生矽土沉積之製程與設備
US10916440B2 (en) Process and apparatus for processing a nitride structure without silica deposition
JP2019510379A5 (zh)
KR20150048221A (ko) 반도체 기판의 에칭 방법 및 반도체 소자의 제조 방법
JP2019511842A5 (zh)
TWI815932B (zh) 3d nand結構中的矽氮化物蝕刻及氧化矽沉積控制
US20210384037A1 (en) NEED FOR Si3N4 SELECTIVE REMOVAL BY WET CHEMISTRY
JP2006108716A (ja) 半導体装置の製造方法
JP2024520474A (ja) 窒化ケイ素膜を選択的にエッチングするための組成物および方法
TWI506690B (zh) Silicon wafer manufacturing method
Knotter et al. Selective Si3N4 etch in single wafer application
CN110838436A (zh) 一种湿制程工艺及应用