CN108885989B - 用于处理氮化物结构而没有二氧化硅沉积的方法和装置 - Google Patents

用于处理氮化物结构而没有二氧化硅沉积的方法和装置 Download PDF

Info

Publication number
CN108885989B
CN108885989B CN201780022040.8A CN201780022040A CN108885989B CN 108885989 B CN108885989 B CN 108885989B CN 201780022040 A CN201780022040 A CN 201780022040A CN 108885989 B CN108885989 B CN 108885989B
Authority
CN
China
Prior art keywords
phosphoric acid
silicon
wet
etching step
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780022040.8A
Other languages
English (en)
Other versions
CN108885989A (zh
Inventor
德里克·巴塞特
华莱士·P·普林茨
安东尼奥·L·P·罗通达龙
辉实箕南
享弘古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/467,973 external-priority patent/US10515820B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108885989A publication Critical patent/CN108885989A/zh
Application granted granted Critical
Publication of CN108885989B publication Critical patent/CN108885989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供了在氮化硅蚀刻步骤期间除去胶态二氧化硅沉积物在高纵横比结构的表面上的生长的技术。使用高选择性过蚀刻步骤以除去沉积的胶态二氧化硅。所公开的技术包括使用磷酸从具有形成在具有高纵横比的窄间隙或沟槽结构中的氮化硅的结构中除去氮化硅，在所述结构中通过水解反应在所述窄间隙或沟槽的表面上形成了胶态二氧化硅沉积物。使用第二蚀刻步骤，其中形成胶态二氧化硅沉积物的水解反应是可逆的，并且由于氮化硅的消耗，附近的磷酸中的二氧化硅的浓度现在较低，平衡驱动反应向反方向进行，使沉积的二氧化硅溶解回溶液中。

Description

用于处理氮化物结构而没有二氧化硅沉积的方法和装置
本申请要求于2016年3月30日提交的临时专利申请第62/315,559号的优先权；其公开内容通过引用整体明确地并入本文。本申请还要求于2016年3月30日提交的临时专利申请第62/315,632号的优先权；其公开内容通过引用整体明确地并入本文。该申请还通过引用并入有由Rotondaro等同时提交的题为Colloidal Silica Growth Inhibitor andAssociated Method and System的美国专利申请第15/467939号的全部。
背景技术
本公开内容涉及在磷酸溶液中处理硅晶片。特别地，其提供了一种在在磷酸中处理期间防止胶态二氧化硅沉积物在晶片表面上生长的新方法。
磷酸已经被用于半导体工业以相对于二氧化硅和纯硅具有高选择性地除去氮化硅膜。在1967年，Gelder和Hauser发表了一篇文章，其中他们提出了使用沸腾磷酸来除去氮化硅膜。他们使用给定稀释度的酸的沸点以控制酸温度和其在处理槽中的浓度。该工艺已在半导体工业中被广泛采用，并且现今用于生产中。
沸腾磷酸法在半导体工业中的典型应用是除去氮化硅膜。在这样的应用中，氮化硅膜通常位于二氧化硅膜上并且被沉积的二氧化硅包围。这种用于除去氮化硅膜的方法开始于通过稀释的氢氟酸(HF)处理小心地除去可能留在氮化硅膜顶部的任何残留的二氧化硅。调整HF的稀释度以从氮化硅的表面除去任何残留的二氧化硅，而不显著地除去位于氮化硅区域之间的沉积二氧化硅。在HF中的氮化硅除釉步骤之后，在沸腾磷酸中进行高选择性蚀刻以除去氮化硅膜，而不除去存在于氮化硅膜之间的沉积二氧化硅膜，从而在位于氮化硅膜下面的二氧化硅膜上停止。
已发现，在某些半导体结构的处理期间，胶态二氧化硅沉积物在暴露的二氧化硅区域上的不利生长可能阻碍氮化硅除去和/或其他的后续工艺步骤。需要一种在磷酸中处理表面期间除去胶态二氧化硅沉积的方法。
发明内容
本文描述了一种除去生长于在磷酸中处理的表面上的胶态二氧化硅沉积物的新方法。所公开的技术包括在磷酸法中使用高选择性过蚀刻步骤以除去沉积的胶态二氧化硅。
在一个实施方案中，所公开的技术包括使用磷酸从具有形成在具有高纵横比的窄间隙或沟槽结构中的氮化硅的结构中除去氮化硅。这种结构的布置特别地导致通过水解反应在窄间隙或沟槽的表面上形成有害量的胶态二氧化硅沉积物。当氮化硅蚀刻完成时，不是将该结构从磷酸溶液中移出，而是将其留在溶液中，在其中现在发生另外的化学反应。形成胶态二氧化硅沉积物的水解反应是可逆的，并且由于氮化硅的消耗，附近的磷酸中的二氧化硅的浓度现在较低，平衡驱动反应向反方向进行，使沉积的二氧化硅溶解回溶液中。
在另一个实施方案中，提供了用于蚀刻形成在基底上的特征的方法。所述方法可以包括：提供具有高纵横比结构的基底，该高纵横比结构包括包含氮化硅的第一组暴露特征和包含硅或硅氧化物的第二组暴露特征。所述方法还包括将基底装入湿法化学处理系统中。所述方法还包括两个蚀刻步骤：进行第一蚀刻步骤，所述第一蚀刻步骤包括将基底暴露于第一湿法蚀刻化学组合物以从高纵横比结构除去至少部分的氮化硅，将基底暴露于第一湿法蚀刻化学组合物在高纵横比结构的硅或硅氧化物上形成含硅沉积物；以及进行第二蚀刻步骤，所述第二蚀刻步骤包括将基底暴露于第二湿法蚀刻化学组合物以除去至少一些在第一蚀刻步骤期间形成在硅或硅氧化物上的含硅沉积物。
在又一个实施方案中，提供了湿法化学处理系统。所述湿法化学处理系统可以包括：室，所述室被配置成接收基底并将基底暴露于湿法蚀刻化学组合物；耦接至室的化学品供应系统，所述化学品供应系统将湿法蚀刻化学组合物供应至室；和控制器，所述控制器被配置成控制湿法化学处理系统的组件以执行本文所述技术。
附图说明
结合附图参照以下描述可以获得对本发明及其优点的更完整的理解，其中相同的附图标记表示相同的特征。然而，应注意，附图仅示出了所公开的构思的示例性实施方案，并因此不应被认为是对范围的限制，因为所公开的构思可以允许其他同等有效的实施方案。
图1A至1E示出了具有待除去的氮化硅的示例性半导体结构以及二氧化硅沉积物在该半导体结构上的形成和除去的截面图。
图2示出了示例性的Si浓度对时间的曲线，其示出了在氮化硅蚀刻的时间段期间和在二氧化硅沉积物除去的时间段期间变化的Si浓度。
图3示出了本文所公开的二氧化硅沉积物除去技术的一个实施方案的示例性工艺流程。
图4示出了可以用于执行本文所述的技术的湿法化学处理系统。
具体实施方式
已经发现，在某些半导体结构的氮化硅的磷酸蚀刻期间，沉积在暴露的二氧化硅区域上的胶态二氧化硅的不利生长可能妨碍处理期间的氮化硅除去。更具体地，形成在具有窄间隙、窄沟槽和/或高纵横比的结构中的氮化硅是特别成问题的。这样的结构可以在各种各样的半导体结构例如逻辑器件、互连结构、鳍式场效应晶体管(FinFET)、3D半导体结构、闪存器件如Not AND(NAND)逻辑型存储器件等中发现。
如本文所述，提供了含硅沉积物的除去，例如沉积于在磷酸中处理的表面上的胶态二氧化硅的除去。所公开的技术包括在磷酸法中使用高选择性过蚀刻步骤以除去沉积的胶态二氧化硅。在一个实施方案中，所公开的技术包括使用磷酸从具有形成在具有高纵横比的窄间隙或沟槽结构中的氮化硅的结构中除去氮化硅。如所讨论的，这种结构的布置特别地导致通过水解反应在窄间隙或沟槽的表面上形成有害量的胶态二氧化硅沉积物。当氮化硅蚀刻完成时，不是将该结构从磷酸溶液中移出，而是将其留在溶液中，在其中现在发生另外的化学反应。形成胶态二氧化硅沉积物的水解反应是可逆的，并且由于氮化硅的消耗，附近的磷酸中的二氧化硅的浓度现在较低，平衡驱动反应向反方向进行，使沉积的二氧化硅溶解回溶液中。
在磷酸氮化硅蚀刻中，氮化硅蚀刻速率与二氧化硅蚀刻速率之间的高选择性至少部分地通过磷酸溶液中的硅含量来调节。硅含量越高，二氧化硅蚀刻速率越低。由于氮化硅几乎不受硅含量的影响，因此氮化硅蚀刻与二氧化硅蚀刻之间的选择性随着溶液的硅含量增加而增加。然而，溶液的硅含量增加导致在过程期间胶态二氧化硅沉积物在暴露的二氧化硅区域上生长。胶态二氧化硅沉积物的生长对复杂结构的蚀刻具有负面影响，因为胶态二氧化硅沉积物可以防止溶液流入高纵横比沟槽中，显著减慢氮化物蚀刻过程。此外，胶态二氧化硅沉积物的生长可能对后续的处理步骤具有不利影响。
在一个实施方案中，过蚀刻过程如下进行：在140℃至170℃，更优选160℃的温度下，将包含二氧化硅和氮化硅的结构浸入磷酸，通常70重量％至95重量％磷酸(剩余部分为水)，更优选85重量％磷酸的浴中。在磷酸中，氮化硅根据以下化学反应被蚀刻掉：
SiN(s)+H3PO4+H20→Si(OH)4+NH4H2P04
该反应在酸溶液中产生二氧化硅(Si(OH)4)，但由于二氧化硅的高浓度和低的pH，二氧化硅可以以水解反应与自身反应以聚合并形成胶态二氧化硅：
-Si-OH+HO-Si-→-Si-O-Si-+H20
该胶态二氧化硅能够在酸溶液中或直接在二氧化硅表面上形成胶粒。形成在溶液中的胶粒也可以聚集在二氧化硅表面上。这导致形成二氧化硅凝胶，二氧化硅凝胶覆盖二氧化硅表面并且只要由于附近的氮化硅蚀刻而存在局部高浓度的二氧化硅就继续生长。
当氮化硅被完全蚀刻掉时，不是将该结构从磷酸溶液中移出，而是将其留在溶液中，在其中现在发生另外的化学反应。之前示出的水解反应是可逆的，并且由于氮化硅的消耗，附近的磷酸中的二氧化硅的浓度现在较低，平衡驱动反应向反方向进行，使沉积的二氧化硅溶解回溶液中。
虽然沉积的二氧化硅是二氧化硅(SiO2)，其与原始二氧化硅结构(沉积的二氧化硅形成在其上)相同，但是可能存在氧化物的差异。主要差异可能是原始二氧化硅是致密的结晶二氧化硅，而沉积的二氧化硅非常松散且是无定形的，导致它们具有非常不同的蚀刻速率。可以小心地控制氮化硅相对于二氧化硅的蚀刻速率的选择性，使得沉积的二氧化硅膜可以被蚀刻掉，但是原始二氧化硅本身没有被显著蚀刻。
一旦沉积的二氧化硅膜溶解回酸溶液中，就可以将该结构从酸浴中移出以用于后续的处理步骤。因此，受控的过蚀刻步骤的添加被用于从在磷酸中处理的表面除去沉积的胶态二氧化硅。不是使用不同的化学过程除去不需要的二氧化硅膜，而是使该结构留在同一酸浴中以由于起初引起沉积的化学反应的逆转而在同一浴中除去沉积物。在这样的方法中，使用第一蚀刻步骤，该第一蚀刻步骤包括将基底暴露于第一湿法蚀刻化学组合物以从高纵横比结构除去至少部分的氮化硅。将基底暴露于第一湿法蚀刻化学组合物在高纵横比结构的硅或硅氧化物上形成二氧化硅沉积物。然后，进行第二蚀刻步骤，该第二蚀刻步骤将基底暴露于第二湿法蚀刻化学组合物以除去至少一些在第一蚀刻步骤期间形成在硅或硅氧化物上的二氧化硅沉积物。第一湿法蚀刻化学组合物和第二湿法蚀刻化学组合物均可以包含磷酸，事实上是同一磷酸浴。然而，其他技术可以利用本文所述的构思，其中第一湿法蚀刻化学组合物和第二湿法蚀刻化学组合物不同。
如上所述，本文所公开的技术可以适用于各种各样的半导体结构，例如逻辑器件、互连结构、FinFET、3D半导体结构、NAND闪存器件等。图1A中示出了示例性结构。这样的结构可以存在于3D NAND器件或者许多其他半导体器件中的任一种中。应认识到，图1A的窄间隙的高纵横比结构仅是示例性的，并且本领域技术人员将理解，本文所述技术可以用于处理其中发生胶态二氧化硅沉积物的不利形成的许多其他结构。因此，图1A中示出的窄间隙的高纵横比结构仅是各种各样的窄和/或高纵横比的结构中的任一种的示例。例如，本文所述技术与高纵横比沟槽结构有关。
如图1A所示，示出了具有形成在窄的高纵横比间隙中的氮化硅的示例性半导体结构100，其可以为例如3D NAND结构的一部分。如所示出的，在二氧化硅(SiO2)层102之间形成有窄的高纵横比间隙。SiO2层102可以替代地为Si层或其他氧化物层。氮化硅(SiN)层104形成在SiO2层之间的间隙中。然后，可以通过将半导体结构100暴露于热磷酸溶液来发生SiN层的蚀刻，例如，浸入热磷浴中或将该结构暴露于热磷酸喷雾。由于SiN的蚀刻，在SiO2的表面附近的磷酸溶液中分散有高浓度的胶态二氧化硅(Si(OH)4)110，如图1B所示。如图1B所示，随着SiN蚀刻发生，Si(OH)4浓度增加并且胶态二氧化硅110沉积以在SiO2表面上形成二氧化硅沉积物112，如图1B所示。图1C示出了在SiN层104被完全除去时的结构100。如从该图中可以看到的，二氧化硅沉积物112设置在SiO2层102上。应注意，在图1C中，提供了相对均匀的二氧化硅沉积物。然而，在实践中，沉积物可以在入口处随时间而累积，从而使间隙或沟槽变窄。因此，如图1D所示，沉积物实际上可能“夹断”间隙或沟槽，显著影响磷酸蚀刻剩余的氮化硅的能力的有效性。因此，如图1D所示，二氧化硅沉积物116可以完全封住形成在SiO2层102之间的间隙区域118，阻止SiN层104被完全蚀刻。
当在第一蚀刻步骤中的SiN蚀刻结束时，溶液中的胶态Si(OH)4(二氧化硅)浓度的增加减少并且二氧化硅沉积结束。如本文所述，将半导体结构100继续暴露于磷酸以进入第二阶段的蚀刻。在该第二蚀刻步骤中，通过磷酸蚀刻沉积的二氧化硅。如上所述，由于二氧化硅沉积物的性质，相对于SiO2层102，沉积的二氧化硅优先蚀刻。因此，如上所述，沉积的二氧化硅可以以水解反应反应以聚合并形成溶解回酸溶液中的胶态二氧化硅。因此，如图1E所示，沉积的二氧化硅继续暴露于磷酸溶液使沉积的SiO2解离并溶解，使得沉积的二氧化硅(二氧化硅112和116)被除去。一旦沉积的二氧化硅溶解回酸溶液中，就可以将半导体结构从酸溶液中移出以用于后续的处理步骤。
上述过程在图2的示例性的Si浓度对时间的图中示出。如图2所示，提供了对于在160℃下将例如如图1A所示的结构浸入磷酸，通常85重量％磷酸(剩余部分为水)的浴中的氮化硅蚀刻过程的Si浓度。如图2所示，体硅浓度(ppm)曲线205通常随时间增加。这反映了通常在磷酸溶液中的硅的体浓度。更具体地，硅浓度在时间段210(其通常对应于SiN被蚀刻的时间段)中增加。时间段215对应于不再发生SiN蚀刻的时间段。在时间段215期间，二氧化硅沉积物被从半导体结构中除去，例如如图1E所示。硅浓度曲线207示出了在高纵横比结构附近的局部硅浓度(与通常由曲线205示出的溶液中的体浓度不同)。如所示出的，在高纵横比结构内部局部地，硅浓度由于来自氮化硅蚀刻的局部二氧化硅通量而升高得更快。如所示出的，局部硅浓度将最终达到比磷酸溶液中的体硅浓度更高的值。然而，一旦氮化硅蚀刻完成，以曲线207示出的在高纵横比结构区域中的局部硅浓度开始下降并最终将随时间达到体硅浓度值，如图所示。
如上所述，硅含量越高，通常产生的二氧化硅蚀刻速率越低。此外，氮化硅蚀刻速率几乎不受硅含量影响。因此，图2中示出的硅含量变化将导致氮化硅与二氧化硅蚀刻之间的蚀刻选择性随时间的选择性变化。因此，如图2中的曲线207所示，局部蚀刻选择性随着溶液的硅含量增加而在大约时间范围210结束时增加至最大，此时将获得最大的氮化硅相对于硅氧化物的蚀刻选择性。随着局部浓度在时间范围215内下降，氮化硅与硅氧化物之间的局部选择性将从最大选择性相应地下降。因此，提供了其中提供第一蚀刻步骤和第二蚀刻步骤的技术。第一蚀刻步骤可以对应于时间范围210，并且第二蚀刻步骤可以对应于时间范围215。第一蚀刻步骤具有氮化硅相对于硅氧化物的最大蚀刻选择性，其大于在第二蚀刻步骤的至少一部分期间的氮化硅相对于硅氧化物的蚀刻。在一个实施方案中，在第一蚀刻步骤期间的氮化硅相对于二氧化硅的蚀刻速率的局部蚀刻选择性可以大于100:1，在一些情况下大于300:1，并且在一些情况下大于500:1。第二蚀刻步骤期间的氮化硅相对于二氧化硅的蚀刻速率的局部蚀刻选择性将等于或小于第一蚀刻步骤，其中选择性在一些实施方案中随时间降低至比第一蚀刻步骤的最大选择性低10％，在一些实施方案中比第一蚀刻步骤的最大选择性低30％，并且甚至在一些实施方案中比第一蚀刻步骤的最大选择性低50％。
可以监测酸溶液中的各种化学成分以便监测上述反应方程的进展。因此，可以使用包括在湿法化学处理系统中的化学监测系统进行监测第一湿法蚀刻化学组合物(正在蚀刻氮化硅时的组合物)的至少一种化学成分的浓度。此外，可以使用包括在湿法化学处理系统中的化学监测系统进行监测第二湿法蚀刻化学组合物(正在除去二氧化硅沉积物时的组合物)的至少一种化学成分的浓度。例如，第一蚀刻步骤和第二蚀刻步骤的监测可以是图2中示出的硅浓度的监测。如所述的，但是，也可以进行其他化学成分的监测。
应认识到，在除去SiN之后半导体结构暴露于磷酸溶液的附加时间量将根据多种工艺变量而变化：正在被蚀刻的结构、暴露的氮化硅被除去的量、二氧化硅沉积物的量和各种蚀刻工艺变量(酸浓度、硅浓度、温度等)。因此，应认识到，图2中示出的时间仅是示例性的。在一个实施方案中，除去二氧化硅沉积物的附加蚀刻时间可以在约5％至40％的过蚀刻时间的范围内(作为氮化硅蚀刻时间的函数)，并且更优选在15％至30％的过蚀刻时间的范围内。
如关于图1B至1D所描述的，本文所述技术对于高纵横比结构是特别有用的。因此，具有高纵横比的层状结构(例如，如图1B至1D所示)、高纵横比沟槽结构、高纵横比互连结构等将得益于这些技术。这样的高纵横比结构将导致该结构表面附近的胶态二氧化硅的浓度更高，因为胶态二氧化硅不会快速地扩散到酸溶液本体中。因此，可以发生例如图1D所示的机制，其中沉积的二氧化硅的累积可以使期望的间隙间隔大大变窄。如本文所述，高纵横比被认为是至少4:1或更大的纵横比。
本公开内容提供了用于在湿法化学处理系统中进行氮化硅蚀刻的技术。图3提供了用于这样的技术的说明性工艺流程300。应认识到，本文所述技术可以有利地用于其他工艺流程。如图3所示，步骤302包括提供具有高纵横比结构的基底，该高纵横比结构包括包含氮化硅的第一组暴露特征和包含硅或硅氧化物的第二组暴露特征。步骤304包括将基底装入湿法化学处理系统中。步骤306包括进行第一蚀刻步骤，该第一蚀刻步骤包括将基底暴露于第一湿法蚀刻化学组合物以从高纵横比结构除去至少部分的氮化硅。步骤308描述了将基底暴露于第一湿法蚀刻化学组合物在高纵横比结构的硅或硅氧化物上形成二氧化硅沉积物。步骤310包括进行第二蚀刻步骤，该第二蚀刻步骤包括将基底暴露于第二湿法蚀刻化学组合物以除去至少一些在第一蚀刻步骤期间形成在硅或硅氧化物上的二氧化硅沉积物。
如以上所讨论的，在步骤306和步骤310中，第一湿法蚀刻化学组合物和/或第二湿法蚀刻化学组合物可以包含磷酸。因此，第一湿法蚀刻化学组合物和第二湿法蚀刻化学组合物可以相同或不同。在一个实施方案中，两种湿法蚀刻化学组合物是相同的，第二湿法蚀刻化学组合物是氮化硅过蚀刻步骤的一部分。
可以选择单独或组合的各种工艺参数，其中选择第一蚀刻步骤或第二蚀刻步骤的至少一个参数使得基本上所有的在第一蚀刻步骤期间形成在包含硅或二氧化硅的暴露特征上的含硅沉积物在第二蚀刻步骤期间被除去。所述至少一个参数可以选自包括以下的组：第一蚀刻步骤的持续时间、第二蚀刻步骤的持续时间、第一湿法蚀刻化学组合物的至少一种化学成分的浓度、第二湿法蚀刻化学组合物的至少一种化学成分的浓度、第一湿法蚀刻化学组合物的温度、第二湿法蚀刻化学组合物的温度、第一湿法蚀刻化学组合物的流量、和第二湿法蚀刻化学组合物的流量。以这种方式，可以选择工艺条件和变量以提供除去所有的含硅沉积物的期望效果。
如上所述，本文提供的技术可以用于范围广泛的氮化硅蚀刻仪器和化学过程中的任一者。因此，本文所述技术可以用于多晶片批量氮化硅蚀刻系统或单晶片氮化硅系统。例如，可以使用在由Rotondaro等同时提交的题为Colloidal Silica Growth Inhibitor andAssociated Method and System的美国专利申请第15/467939号中更详细地描述的系统，其公开内容通过引用整体明确地并入本文。然而，应认识到，其他系统也可以有利地利用本文提供的技术。此外，本文所述技术也不限于磷酸化学过程，而是还适用于其他蚀刻化学过程。此外，即使对于磷酸化学过程的使用，所述技术也不限于本文所述的磷酸与水的化学过程和工艺变量。例如，可以使用还包括使用添加剂、抑制剂和/或硫酸并且可以包括一系列温度、浓度和其他工艺变量的磷酸溶液，如由Rotondaro等同时提交的题为ColloidalSilica Growth Inhibitor and Associated Method and System的美国专利申请第15/467939号中更详细地描述的，其公开内容通过引用整体明确地并入本文。此外，尽管本文描述了其中氮化硅蚀刻步骤和沉积的二氧化硅除去步骤在同一磷酸溶液中进行的系统，但应认识到，这两个步骤可以用不同的湿法蚀刻组合物完成。因此，氮化硅蚀刻组合物和二氧化硅除去蚀刻组合物可以是相同的湿法蚀刻组合物或者可以是不同的湿法蚀刻组合物。因此应认识到，本文所述的用于在氮化硅蚀刻系统中除去沉积的二氧化硅的技术适用于范围广泛的蚀刻系统和蚀刻化学过程。
在一个实施方案中，本文所述方法可以在湿法化学处理系统中完成。湿法化学处理系统可以包括：室，所述室被配置成接收基底并将基底暴露于湿法蚀刻化学组合物；和耦接至所述室的化学品供应系统，所述化学品供应系统用于将湿法蚀刻化学组合物供应至所述室。湿法化学处理系统还可以包括控制器，所述控制器被配置成控制湿法化学处理系统的组件以执行本文所公开的方法。湿法化学处理系统还可以包括用于监测湿法蚀刻化学组合物的至少一种化学成分的浓度的化学监测系统。在一个实施方案中，所监测的化学成分可以选自硅、二氧化硅和含Si化合物。湿法化学处理系统可以是单基底处理系统，或者被配置成同时处理复数个基底。
图4示出了一个示例性湿法化学处理系统400。应认识到，本文所述技术可以与各种各样的其他湿法化学处理系统一起使用。设置室402。室被配置成接收基底并将基底暴露于湿法蚀刻化学组合物。室可以是单晶片室，或者可以是用于处理多个晶片的室，例如批量湿法蚀刻槽。化学品供应系统403可以包括湿化学品源404以及向室提供湿化学品和从室提供湿化学品的再循环管线406和408。控制器410耦接至室和化学品供应系统，以经由信号线412和414控制和/或接收来自湿法化学处理系统400的多个组件的反馈。在一个示例性实施方案中，控制器410可以是与其他电路系统例如存储器、I/O端口等组合的处理器、微控制器、或可编程逻辑器件。在一个实施方案中，处理器、微控制器或可编程逻辑器件可以被配置成执行指令或配置文件以执行本文所述的功能。
鉴于本说明书，本发明的另外的修改和替代实施方案对本领域技术人员将是显而易见的。因此，本说明书应被解释为仅是说明性的，并且是为了教导本领域技术人员实施本发明的方式的目的。应理解，本文所示和所述的本发明的形式和方法应被视为目前优选的实施方案。等同技术可以替代本文中示出和描述的那些，并且本发明的某些特征可以独立于其他特征的使用而使用，所有的这些对于得益于本发明的描述之后的本领域技术人员都是显而易见的。

Claims (16)

1.一种用于蚀刻形成在基底上的特征的方法，包括：
提供具有纵横比为4：1或更大的结构的基底，所述纵横比为4∶1或更大的结构包括包含氮化硅的第一组暴露特征和包含硅或硅氧化物的第二组暴露特征；
将所述基底装入湿法化学处理系统中；
进行第一蚀刻步骤，所述第一蚀刻步骤包括将所述基底暴露于磷酸的湿法蚀刻溶液以从所述纵横比为4∶1或更大的结构选择性地除去至少部分的所述氮化硅，其中水解反应在所述磷酸的湿法蚀刻溶液中从所述氮化硅产生二氧化硅反应产物，其中至少部分所述二氧化硅反应产物沉积在所述纵横比为4∶1或更大的结构的所述硅或硅氧化物上；以及
进行第二蚀刻步骤，所述第二蚀刻步骤包括进一步将所述基底暴露于所述磷酸的湿法蚀刻溶液以通过将所沉积的二氧化硅反应产物溶解回到所述磷酸的湿法蚀刻溶液中来从所述硅或硅氧化物上除去至少一些所沉积的二氧化硅反应产物，
其中执行所述第一蚀刻步骤直到所述磷酸的湿法蚀刻溶液中的二氧化硅反应产物的浓度由于可用于所述水解反应的所述氮化硅耗尽而降低，以及其中在执行所述第一蚀刻步骤之后通过将所述基底连续暴露于所述磷酸的湿法蚀刻溶液并利用在所述磷酸的湿法蚀刻溶液中降低的二氧化硅反应产物浓度来逆转所述水解反应并将所沉积的二氧化硅反应产物溶解回到所述磷酸的湿法蚀刻溶液中而连续执行所述第二蚀刻步骤。
2.根据权利要求1所述的方法，其中所述第二蚀刻步骤为氮化硅过蚀刻步骤。
3.根据权利要求2所述的方法，其中所述第二蚀刻步骤为在5％至40％的范围内的过蚀刻步骤。
4.根据权利要求3所述的方法，其中所述第二蚀刻步骤为在15％至30％的范围内的过蚀刻步骤。
5.根据权利要求1所述的方法，还包括：
使用包括在湿法化学处理系统中的化学监测系统监测所述磷酸的湿法蚀刻溶液在所述第一蚀刻步骤期间的至少一种化学成分的浓度。
6.根据权利要求1所述的方法，还包括：
使用包括在湿法化学处理系统中的化学监测系统监测所述磷酸的湿法蚀刻溶液在所述第二蚀刻步骤期间的至少一种化学成分的浓度。
7.根据权利要求1所述的方法，其中选择所述第一蚀刻步骤或所述第二蚀刻步骤的至少一个参数使得基本上所有的在所述第一蚀刻步骤期间形成在包含硅或二氧化硅的暴露特征上的所沉积的二氧化硅反应产物在所述第二蚀刻步骤中被除去。
8.根据权利要求7所述的方法，其中所述至少一个参数选自：所述第一蚀刻步骤的持续时间、所述第二蚀刻步骤的持续时间、所述磷酸的湿法蚀刻溶液在所述第一蚀刻步骤期间的至少一种化学成分的浓度、所述磷酸的湿法蚀刻溶液在所述第二蚀刻步骤期间的至少一种化学成分的浓度、所述磷酸的湿法蚀刻溶液在所述第一蚀刻步骤期间的温度、所述磷酸的湿法蚀刻溶液在所述第二蚀刻步骤期间的温度、所述磷酸的湿法蚀刻溶液在所述第一蚀刻步骤期间的流量和所述磷酸的湿法蚀刻溶液在所述第二蚀刻步骤期间的流量。
9.根据权利要求1所述的方法，其中所述湿法化学处理系统为单基底处理系统。
10.根据权利要求1所述的方法，其中所述湿法化学处理系统被配置成同时处理复数个基底。
11.根据权利要求1所述的方法，其中在所述第一蚀刻步骤期间最大的氮化硅相对于硅氧化物的蚀刻选择性高于在所述第二蚀刻步骤的至少一部分期间的氮化硅相对于硅氧化物的蚀刻选择性。
12.一种湿法化学处理系统，包括：
室，所述室被配置成接收基底并将所述基底暴露于磷酸的湿法蚀刻溶液；
耦接至所述室的化学品供应系统，所述化学品供应系统将所述磷酸的湿法蚀刻溶液供应至所述室；和
控制器，所述控制器被配置成控制所述湿法化学处理系统的组件以执行根据权利要求1所述的方法。
13.根据权利要求12所述的系统，还包括用于监测所述磷酸的湿法蚀刻溶液的至少一种化学成分的浓度的化学监测系统。
14.根据权利要求13所述的系统，其中所述至少一种化学成分选自硅、二氧化硅和含硅化合物。
15.根据权利要求12所述的系统，其中所述湿法化学处理系统为单基底处理系统。
16.根据权利要求12所述的系统，其中所述湿法化学处理系统被配置成同时处理复数个基底。
CN201780022040.8A 2016-03-30 2017-03-24 用于处理氮化物结构而没有二氧化硅沉积的方法和装置 Active CN108885989B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201662315632P 2016-03-30 2016-03-30
US201662315559P 2016-03-30 2016-03-30
US62/315,632 2016-03-30
US62/315,559 2016-03-30
US15/467,939 US10325779B2 (en) 2016-03-30 2017-03-23 Colloidal silica growth inhibitor and associated method and system
US15/467,973 2017-03-23
US15/467,939 2017-03-23
US15/467,973 US10515820B2 (en) 2016-03-30 2017-03-23 Process and apparatus for processing a nitride structure without silica deposition
PCT/US2017/024128 WO2017172533A1 (en) 2016-03-30 2017-03-24 Process and apparatus for processing a nitride structure without silica deposition

Publications (2)

Publication Number Publication Date
CN108885989A CN108885989A (zh) 2018-11-23
CN108885989B true CN108885989B (zh) 2023-06-13

Family

ID=59965112

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780022040.8A Active CN108885989B (zh) 2016-03-30 2017-03-24 用于处理氮化物结构而没有二氧化硅沉积的方法和装置
CN201780026802.1A Active CN109072077B (zh) 2016-03-30 2017-03-24 胶体二氧化硅生长抑制剂以及相关的方法和系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201780026802.1A Active CN109072077B (zh) 2016-03-30 2017-03-24 胶体二氧化硅生长抑制剂以及相关的方法和系统

Country Status (7)

Country Link
US (2) US10325779B2 (zh)
JP (3) JP6715433B2 (zh)
KR (3) KR102172305B1 (zh)
CN (2) CN108885989B (zh)
SG (2) SG11201808542WA (zh)
TW (3) TWI655274B (zh)
WO (2) WO2017172533A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
JP6909620B2 (ja) * 2017-04-20 2021-07-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
CN112368835B (zh) * 2018-07-20 2024-09-10 东京毅力科创株式会社 3d nand结构中氮化硅的蚀刻和二氧化硅的沉积控制
CN109216367B (zh) * 2018-08-27 2021-07-02 长江存储科技有限责任公司 半导体结构的形成方法
KR102084044B1 (ko) * 2018-12-24 2020-03-03 주식회사 세미부스터 인산용액 중의 실리콘 농도 분석방법
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
JP2020150126A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 混合装置、混合方法および基板処理システム
KR20210007097A (ko) * 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102315919B1 (ko) * 2021-01-26 2021-10-22 연세대학교 산학협력단 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
JP2022133947A (ja) * 2021-03-02 2022-09-14 東京エレクトロン株式会社 基板処理方法および基板処理装置
EP4337744A1 (en) * 2021-05-12 2024-03-20 Entegris, Inc. Selective etchant compositions and methods
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.
CN117954340B (zh) * 2024-01-10 2024-08-02 苏州恩腾半导体科技有限公司 一种选择性蚀刻方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) * 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
JPH08111405A (ja) * 1994-08-17 1996-04-30 Sumitomo Metal Ind Ltd 半導体装置の製造方法
US5885903A (en) * 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US6001215A (en) * 1996-04-03 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor nitride film etching system
US6326218B1 (en) * 1998-12-11 2001-12-04 Hitachi, Ltd. Semiconductor integrated circuit and its manufacturing method
JP2004006810A (ja) * 2002-04-16 2004-01-08 Tosoh Corp 銅系金属研磨液用酸、それを用いた銅系金属用研磨液及び研磨方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
KR100525031B1 (ko) * 1999-07-13 2005-10-31 카오카부시키가이샤 연마액 조성물
US6391213B1 (en) * 1999-09-07 2002-05-21 Komag, Inc. Texturing of a landing zone on glass-based substrates by a chemical etching process
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100720985B1 (ko) * 2002-04-30 2007-05-22 히다치 가세고교 가부시끼가이샤 연마액 및 연마방법
US7390744B2 (en) * 2004-01-29 2008-06-24 Applied Materials, Inc. Method and composition for polishing a substrate
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
KR100607797B1 (ko) * 2004-09-14 2006-08-02 동부일렉트로닉스 주식회사 실리콘 질화막 스트립 제어 장치 및 방법
WO2006110279A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
JP4799332B2 (ja) 2006-09-12 2011-10-26 株式会社東芝 エッチング液、エッチング方法および電子部品の製造方法
WO2008080096A2 (en) * 2006-12-21 2008-07-03 Advanced Technology Materials, Inc. Compositions and methods for the selective removal of silicon nitride
JP2008172160A (ja) * 2007-01-15 2008-07-24 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
ITMI20071002A1 (it) * 2007-05-17 2008-11-18 Petracem Srl Manufatto per edilizia.
CN101681827A (zh) * 2007-05-18 2010-03-24 Fsi国际公司 用水蒸气或蒸汽处理基材的方法
JP4358259B2 (ja) 2007-06-05 2009-11-04 株式会社東芝 半導体製造装置および半導体製造方法
JP5009207B2 (ja) * 2007-09-21 2012-08-22 大日本スクリーン製造株式会社 基板処理装置
US8211810B2 (en) 2007-09-21 2012-07-03 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method for performing etching process with phosphoric acid solution
US8298435B2 (en) * 2007-10-19 2012-10-30 International Business Machines Corporation Selective etching bath methods
JP4966223B2 (ja) * 2008-02-29 2012-07-04 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
MX2010014519A (es) 2008-07-07 2011-02-22 Lubrizol Advanced Mat Inc Prevencion de incrustacion de silice y silicato con inhibidores en sistemas de agua industrial.
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
KR101316054B1 (ko) * 2008-08-08 2013-10-10 삼성전자주식회사 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
US8881811B2 (en) 2008-10-10 2014-11-11 Halliburton Energy Services, Inc. Additives to suppress silica scale build-up and methods of use thereof
EP2343732B1 (en) * 2008-10-20 2018-10-10 Nitta Haas Incorporated Composition for polishing silicon nitride
US20100294984A1 (en) 2009-05-22 2010-11-25 General Electric Company Methods of inhibiting scale of silica
WO2011019222A2 (ko) * 2009-08-13 2011-02-17 동우 화인켐 주식회사 구리 배선의 형성을 위한 식각액 조성물
KR20120134105A (ko) * 2010-02-01 2012-12-11 제이에스알 가부시끼가이샤 화학 기계 연마용 수계 분산체 및 이를 이용한 화학 기계 연마 방법
CN102834182B (zh) * 2010-04-27 2016-11-02 泰尔Fsi公司 在邻近基板表面处的受控流体混合情况下的微电子基板的湿处理
JP2012033561A (ja) 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN102443395B (zh) * 2010-09-30 2016-01-20 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
US8727002B2 (en) 2010-12-14 2014-05-20 Halliburton Energy Services, Inc. Acidic treatment fluids containing non-polymeric silica scale control additives and methods related thereto
US9221700B2 (en) 2010-12-22 2015-12-29 Ecolab Usa Inc. Method for inhibiting the formation and deposition of silica scale in aqueous systems
US9257292B2 (en) * 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
TW201243030A (en) 2011-04-20 2012-11-01 Applied Materials Inc Selective silicon nitride etch
US8623766B2 (en) * 2011-09-20 2014-01-07 Cabot Microelectronics Corporation Composition and method for polishing aluminum semiconductor substrates
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US8877075B2 (en) * 2012-02-01 2014-11-04 Infineon Technologies Ag Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning
KR101194245B1 (ko) * 2012-02-29 2012-10-29 와이엠티 주식회사 화학강화 유리의 제조방법
TWI634083B (zh) 2012-03-30 2018-09-01 羅門哈斯公司 矽石垢之協同性控制
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9058976B2 (en) 2012-11-06 2015-06-16 International Business Machines Corporation Cleaning composition and process for cleaning semiconductor devices and/or tooling during manufacturing thereof
JP2014099480A (ja) 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
JP6139975B2 (ja) * 2013-05-15 2017-05-31 株式会社フジミインコーポレーテッド 研磨用組成物
JP6206336B2 (ja) * 2013-06-17 2017-10-04 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
JP6221155B2 (ja) * 2013-12-11 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6349808B2 (ja) 2014-03-15 2018-07-04 オムロン株式会社 フォトセンサ
TWI543251B (zh) 2014-04-28 2016-07-21 台灣積體電路製造股份有限公司 具矽濃度控制的蝕刻製程方法及其系統
US9305932B2 (en) 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
KR102242951B1 (ko) * 2014-08-12 2021-04-22 주식회사 이엔에프테크놀로지 실리콘 산화막 에칭액
KR20160050536A (ko) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9659788B2 (en) 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) * 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
JPH08111405A (ja) * 1994-08-17 1996-04-30 Sumitomo Metal Ind Ltd 半導体装置の製造方法
US6001215A (en) * 1996-04-03 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor nitride film etching system
US5885903A (en) * 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US6326218B1 (en) * 1998-12-11 2001-12-04 Hitachi, Ltd. Semiconductor integrated circuit and its manufacturing method
JP2004006810A (ja) * 2002-04-16 2004-01-08 Tosoh Corp 銅系金属研磨液用酸、それを用いた銅系金属用研磨液及び研磨方法

Also Published As

Publication number Publication date
TW202101576A (zh) 2021-01-01
CN109072077B (zh) 2021-04-27
SG11201808546YA (en) 2018-10-30
KR20200108109A (ko) 2020-09-16
US20190237338A1 (en) 2019-08-01
KR102196944B1 (ko) 2020-12-30
WO2017172533A1 (en) 2017-10-05
TWI655274B (zh) 2019-04-01
US10763120B2 (en) 2020-09-01
KR20180121795A (ko) 2018-11-08
JP2019511842A (ja) 2019-04-25
KR20180121793A (ko) 2018-11-08
SG11201808542WA (en) 2018-10-30
WO2017172532A1 (en) 2017-10-05
JP6715433B2 (ja) 2020-07-01
CN109072077A (zh) 2018-12-21
TWI731790B (zh) 2021-06-21
JP2021040153A (ja) 2021-03-11
TW201801174A (zh) 2018-01-01
JP6942318B2 (ja) 2021-09-29
KR102172305B1 (ko) 2020-10-30
CN108885989A (zh) 2018-11-23
KR102353264B1 (ko) 2022-01-18
US20170287725A1 (en) 2017-10-05
TWI720167B (zh) 2021-03-01
TW201800560A (zh) 2018-01-01
JP2019510379A (ja) 2019-04-11
US10325779B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
CN108885989B (zh) 用于处理氮化物结构而没有二氧化硅沉积的方法和装置
US10916440B2 (en) Process and apparatus for processing a nitride structure without silica deposition
JP2019510379A5 (zh)
JP4889691B2 (ja) 洗浄溶液を用いて半導体ウェハを洗浄する方法
KR100735858B1 (ko) 기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼
FR2980637A1 (fr) Procede de fabrication d'un dispositif semi-conducteur avec une etape de retrait selective d'une couche de silicium germanium
JP2007519241A (ja) 半導体材料の堆積方法
TWI815932B (zh) 3d nand結構中的矽氮化物蝕刻及氧化矽沉積控制
KR20210129692A (ko) 습식 화학에 의한 에스아이3엔4 선택성 제거의 필요성
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
TWI506690B (zh) Silicon wafer manufacturing method
TW202246464A (zh) 微細加工處理劑，及微細加工處理方法
KR20240011661A (ko) 미세 가공 처리제 및 미세 가공 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant