TWI655274B - 膠態矽土生長抑制劑及相關方法與系統 - Google Patents

膠態矽土生長抑制劑及相關方法與系統 Download PDF

Info

Publication number
TWI655274B
TWI655274B TW106110443A TW106110443A TWI655274B TW I655274 B TWI655274 B TW I655274B TW 106110443 A TW106110443 A TW 106110443A TW 106110443 A TW106110443 A TW 106110443A TW I655274 B TWI655274 B TW I655274B
Authority
TW
Taiwan
Prior art keywords
colloidal silica
concentration
growth inhibitor
phosphoric acid
acid
Prior art date
Application number
TW106110443A
Other languages
English (en)
Other versions
TW201800560A (zh
Inventor
安東尼奧 路易斯 帕切科 羅頓達洛
華勒斯 Ｐ 普林茲
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/467,973 external-priority patent/US10515820B2/en
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201800560A publication Critical patent/TW201800560A/zh
Application granted granted Critical
Publication of TWI655274B publication Critical patent/TWI655274B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

描述用以抑制於磷酸中進行處理之表面上的膠態矽土沉積物之生長的技術。在一實施例中，所揭露的技術包含使用膠態矽土生長抑制劑做為用以蝕刻矽氮化物之磷酸溶液的添加劑。在一些實施例中，該添加劑可具有含有強陰離子基的化學品。提供方法及設備，其監控處理期間於磷酸溶液中之矽土濃度、及/或膠態矽土生長抑制劑濃度，並根據需要而調整這些成分的量。提供技術用以控制磷酸溶液中之矽土濃度、及欲使用之添加劑濃度的方法及設備。本文中所述之技術提供了矽氮化物相對於二氧化矽之高選擇性蝕刻，而不會有在暴露表面上之膠態矽土沉積物的生長。

Description

膠態矽土生長抑制劑及相關方法與系統
本申請案主張於2016年3月30日提申的美國臨時專利申請案第62/315,632號之優先權；其全部揭露內容係藉由參照而明確地納入本文中。本申請案亦主張於2016年3月30日提申的美國臨時專利申請案第62/315,559號之優先權；其全部揭露內容係藉由參照而明確地納入本文中。 本申請案亦藉由參照而將同時提申之美國專利申請案第15/467973號(發明人為Bassett等人，發明名稱為「Process and Apparatus for Processing a Nitride Structure Without Silica Deposition」)完整納入本文中。
本發明係關於磷酸(H3 PO4 )溶液中之矽基板處理。具體而言，其提供了於磷酸中進行處理期間用以防止基板表面上之膠態矽土(colloidal silica)沉積物生長的新穎方法。
半導體工業中已使用磷酸以在對二氧化矽及純矽具有高選擇性之情況下移除矽氮化物膜。在1967年，Gelder及Hauser發表了一篇文章，在該篇文章中他們提議使用沸騰的磷酸來移除矽氮化物膜。他們使用在給定稀釋度之酸液沸點來控制處理槽中的酸液溫度及其濃度。此處理於半導體工業中已被廣泛採用，且現今係用於生產中。
在半導體工業中，沸騰磷酸處理的典型應用方式為矽氮化物膜之移除。在這樣的應用方式中，矽氮化物膜一般位於二氧化矽膜上，且其係被沉積的二氧化矽所包圍。移除矽氮化物膜之處理開始於藉由稀釋的氫氟酸(HF)處理來仔細地移除任何可能在矽氮化物膜之頂部上的剩餘二氧化矽。HF之稀釋係加以訂製，以從矽氮化物的表面移除任何剩餘的二氧化矽而不會顯著地移除位於矽氮化物區域之間的沉積二氧化矽。在HF中的矽氮化物去包覆物步驟(deglaze step)之後，於沸騰磷酸中執行高選擇性蝕刻以在不移除存在於矽氮化物膜之間的沉積二氧化矽膜的情況下移除矽氮化物膜，並停止於位於矽氮化物膜下方之二氧化矽膜上。
吾人已經發現，於某些半導體結構的處理期間，在暴露的二氧化矽區域上之膠態矽土沉積物的有害性生長可能阻礙矽氮化物移除及/或其它後續處理步驟。於磷酸中的表面處理期間，需要抑制膠態矽土沉積物生長的方法。
本文中描述用以抑制在磷酸(H3 PO4 )中進行處理之表面上的膠態矽土沉積物之生長的新穎方法。 在一實施例中，所揭露之技術包含使用膠態矽土生長抑制劑做為磷酸溶液的添加劑。在一些實施例中，該添加劑可具有含有強陰離子基的化學品。 可能的陰離子基包含(但不限於) –COOH、及-PO3 H2 。這些化學基與膠態矽土網狀結構中的Si中心反應，導致矽酸酯R-C(O)-SiOx 形成，而矽酸酯R-C(O)-SiOx導致膠態矽土留在溶液中。亦可使用其它膠態矽土生長抑制劑。在一些實施例中，提供了方法及設備，其監控處理期間於磷酸溶液中之矽土濃度、及/或膠態矽土生長抑制劑濃度，並根據需要而調整這些成分的量。本文中所述之技術提供了矽氮化物相對於二氧化矽之高選擇性蝕刻，而不會有在暴露表面上之膠態矽土沉積物的生長。
在一實施例中，所揭露之技術包含提供濕蝕刻微電子基板上的結構用之化學組合物。該 組合物可包含水、磷酸、及膠態矽土生長抑制劑，其中該微電子基板包含至少一第一結構及一第二結構，該化學組合物相對於該第二結構選擇性地蝕刻該第一結構，而不會於該第一結構或該第二結構之暴露表面上產生膠態矽土沉積物之生長。
在另一實施例中，提供了濕蝕刻微電子基板上的結構之方法。 該方法可包含將該微電子基板裝載至一濕式化學處理系統中，該微電子基板具有一第一結構及一第二結構，並將一濕蝕刻溶液分配至該基板上。該濕蝕刻溶液可包含水、磷酸、及膠態矽土生長抑制劑，其中該濕式化學處理系統係用以相對於該微電子基板上的該第二結構選擇性地蝕刻該基板上的該第一結構，而不會在該基板上的該第一結構或該第二結構之暴露表面上產生膠態矽土沉積物之生長。
在再另一實施例中，提供了濕式化學處理系統。該濕式化學處理系統可包含一腔室，該腔室係用以接收一基板並將該基板暴露至一濕蝕刻化學組合物。該濕式化學處理系統可更包含連接至該腔室的一化學品供應系統，該化學品供應系統將該濕蝕刻化學組合物供應至該腔室。該濕蝕刻化學組合物包含水、磷酸、及膠態矽土生長抑制劑。該濕式化學處理系統更包含一控制器，該控制器係用以控制該濕式化學處理系統的至少包含該化學品供應系統之元件。
吾人已經發現，在某些半導體結構的矽氮化物之磷酸蝕刻期間，沉積在暴露的二氧化矽區域上之膠態矽土的有害性生長可阻礙處理期間的矽氮化物移除。更具體而言，形成在具有窄間隙、窄溝槽、及/或高深寬比之結構中的矽氮化物為特別有問題的。如本文中所使用，高深寬比結構具有至少4:1或更高的深寬比。可在各種半導體結構中找到這樣的結構，例如邏輯元件、內連結構、鰭式場效電晶體(FinFET)、3D半導體結構、快閃記憶體元件(例如反及(NAND)型記憶元件)等。
在磷酸的矽氮化物蝕刻中，在矽氮化物蝕刻率與二氧化矽蝕刻率之間的高選擇性至少部分係藉由磷酸溶液中的矽含量而加以調製。矽含量越高，則二氧化矽蝕刻率越低。由於矽氮化物幾乎不受矽含量的影響，因此矽氮化物蝕刻與二氧化矽蝕刻之間的選擇性隨著溶液的矽含量提高而增加。然而，溶液的矽含量增加導致了處理期間在暴露的二氧化矽區域上之膠態矽土沉積物的生長。由於膠態矽土沉積物可阻礙溶液流入高深寬比之溝槽，從而使氮化物蝕刻處理顯著地減緩，因此膠態矽土沉積物的生長對複雜結構的蝕刻具有負面的影響。此外，膠態矽土沉積物之生長對後續的處理步驟可能具有不利的影響。
如上面所述，本文中所揭露之技術可應用於許多種類之半導體結構，例如邏輯元件、內連結構、FinFET、3D半導體結構、NAND快閃記憶元件等。圖1A中顯示一範例性結構。這樣的結構可存在於3D NAND元件或許多其它半導體元件的任何一者中。吾人會理解，圖1A的窄間隙、高深寬比結構僅為範例性的，且熟習本領域技術者會了解本文中所述之技術對於結構中發生了膠態矽土沉積物之有害性形成的許多其它結構的處理可為有用的。 因此，圖1A中所示的窄間隙、高深寬比結構僅為許多種類之窄間隙及/或高深寬比結構其中任何一者之範例。例如，本文中所述之技術係關於高深寬比溝槽結構。
如圖1A中所示，範例性半導體結構100(舉例而言，其可為3D NAND結構的一部分)係顯示為具有矽氮化物結構及二氧化矽結構，其中矽氮化物係以窄、高深寬比的間隙來形成。如圖所示，窄、高深寬比的間隙係形成於二氧化矽(SiO2 )層102之間。替代性地，SiO2 層102可為Si層或其它氧化物層。矽氮化物(SiN)層104係形成於SiO2 層之間的間隙中。SiN層的蝕刻可接著藉由使半導體結構100暴露於熱磷酸溶液而發生，舉例而言例如浸入熱磷酸浴中、或使結構暴露於熱磷酸噴霧。 由於SiN的蝕刻，在磷酸溶液中有高濃度的膠態矽土(Si(OH)4 ) 110散佈於SiO2 之表面附近(如圖1B所示)。如圖1B中所示，隨著SiN蝕刻發生，Si(OH)4 濃度提高且膠態矽土110沉積在SiO2 表面上形成矽土沉積物112(如圖1B中所示)。圖1C繪示了當SiN層104被完全移除時的結構100。如從圖中可看出，矽土沉積物112係出現在SiO2 層102上。吾人須注意，在圖1C中，提供了相對均勻的矽土沉積物。然而，實際上，沉積物可隨著時間而積累在窄空隙或溝渠之入口。因此，如圖1D中所示，沉積物可實際上「掐斷」間隙或溝槽，從而顯著地影響磷酸對剩餘的矽氮化物進行蝕刻之能力的有效性。因此，如圖1D中所示，矽土沉積物116可使形成於SiO2 層102之間的間隙區域118完全關閉，從而阻礙SiN層104的完全蝕刻。
本文中描述了抑制在磷酸中進行處理之表面上的膠態矽土沉積物生長的創新方法。在一實施例中，所揭露的技術包含使用膠態矽土生長抑制劑作為磷酸溶液的添加劑。在一些實施例中，添加劑可具有可含有強陰離子基的化學品。可能的陰離子基包含(但不限於) -COOH及-PO3 H2 。這些化學基與膠態矽土網狀結構中的Si中心反應，導致矽酸酯R-C(O)-SiOx 形成，而矽酸酯R-C(O)-SiOx 則導致膠態矽土留在溶液中。在一些實施例中，提供了方法及設備，其於處理期間監控磷酸中之矽土濃度及/或生長抑制劑濃度，並根據需要而調整這些成分的量。因此，吾人為用以控制磷酸溶液中之矽土濃度及欲使用之添加劑濃度的方法及設備提供了技術。本文中所述之技術提供了矽氮化物相對於二氧化矽的高選擇性蝕刻，而不會有在暴露表面上之膠態矽土沉積物的生長。如本技術領域中所知，亦可將硫酸(H2 SO4 )及矽土添加至磷酸溶液以便控制水、及/或矽土含量、及/或處理溫度，從而使得吾人可獲得所需之蝕刻率及選擇性。
如上面所述，可使用添加劑，該添加劑用以防止磷酸處理期間的膠態矽土沉積物之生長。可能的添加劑及用以選擇添加劑的選擇技術係於下面加以詳述。
在一實施例中，膠態矽土生長抑制劑可選自含有強陰離子基的化學品。可能的陰離子基包含(但不限於)：-COOH及-PO3 H2 。含有所需陰離子基的一些膠態矽土生長抑制劑為：檸檬酸、乙酸、草酸、蘋果酸、2-膦醯基丁烷-1, 2, 4-三羧酸(PBTC，2-phosphonobutane-1,2,4-tricarboxylate)、二乙三胺五乙酸(DETPA，diethylenetriaminepentaacetate)、乙二胺四羧酸(EDTA，ethylenediamine-tetracarboxylate)、1,2,3,4-丁烷四羧酸(BTC，1,2,3,4-butanetetracarboxylate)、及氨基酸，例如，L-組氨酸、及L-苯丙氨酸。含氟化學品(例如，二氟化銨及氟化銨)亦可做為膠態矽土生長抑制劑。再另一可能的膠態矽土生長抑制劑為聚羧酸(polycarboxylate)。此外，可能結合2種或更多的上述化學品以達成膠態矽土生長抑制。較佳地，溶液中的抑制劑濃度係加以選擇，以防止在二氧化矽蝕刻率上的增加及因此所導致之矽氮化物與二氧化矽之間的選擇性之損失。所揭露之將膠態矽土生長抑制劑添加至磷酸溶液中防止了處理期間的膠態矽土沉積，而不會影響矽氮化物蝕刻率且不會造成二氧化矽損失。
在一些實施例中，於將基板表面暴露於磷酸溶液之前將膠態矽土生長抑制劑(CSGI, colloidal silica growth inhibitor)加入至溶液中。一可能性為將CSGI混合至磷酸供應系統中。在浸入式系統的情況下，可將CSGI混合在浸入槽中。亦可能於磷酸處理期間內摻入CSGI，以使其濃度在溶液中保持不變。 在單一基板處理的情況下，可於流體分配至基板表面上之前將CSGI混合至磷酸供應管線，或可藉由個別的饋給部供應並個別地供應至基板表面。在CSGI係藉由個別的饋給部供應的情況下，可控制CSGI的分配量及位置以達成基板表面上的最佳濃度分佈。以下提供用以施用CSGI之範例性裝置及技術的更多細節。吾人會理解，本文中所述技術之實施例並不受限於用以供應CSGI的特定設備及方法。因此，熟習本領域技術者會理解到有許多的方法及設備可利用本文中所揭露的CSGI技術。
如先前所述，在一實施例中提供了將膠態矽土生長抑制劑加入至H3 PO4 溶液中。上面所述的各種抑制劑可單獨使用或組合使用。因此，可組合2種或更多的化學品以達成膠態矽土生長抑制。此外，吾人會理解，可使用各種等效的化學組合物來達成抑制膠態矽土生長的好處。所揭露之將膠態矽土生長抑制劑添加至磷酸溶液中的操作，防止了處理期間的膠態矽土沉積，並將在矽氮化物蝕刻率上的影響及二氧化矽的損失最小化。此外，雖然本文中描述了抑制表面上之膠態矽土沉積的處理，但膠態矽土生長抑制劑亦可與藉由膠態矽土沉積過程之反轉而移除沉積在表面上的矽土生長物之技術結合使用，例如於同時提申之美國專利申請案第15/467973號中所述，該美國專利申請之發明名稱為「Process and Apparatus for Processing a Nitride Structure Without Silica Deposition」，發明人為Bassett等人，其全部揭露內容係藉由參照而明確地納入本文中。
如熟習本領域技術者已知的，可使用各種技術及設備來完成熱磷酸蝕刻。例如，可使用單一基板的系統，或者可使用批次式多基板浸入系統。這些種類的技術其中任何者可有利地利用本文中所揭露的技術。此外，可改變將CSGI添加至濕式化學蝕刻系統中的方式。例如，可透過將CSGI從個別的容納或供應槽供應至基板處理系統之機構而將CSGI添加至磷酸溶液。一可能性為以「使用點」混合配置將CSGI混合至磷酸供應系統。另一可能性則為在釋出至基板處理系統之前於混合槽中將CSGI混合至磷酸供應系統中(這裡的優點在於對化學濃度及混合溫度波動維持更好的控制)。
因此，舉例而言，在浸入式系統的情況下，CSGI可經由供應CSGI的獨立供應管線而混合至浸入槽中。替代性地，可在分配至槽中之前將CSGI預混合至磷酸溶液中。在再另一替代方案中，可將CSGI添加至磷酸溶液再循環迴路中。亦可能於磷酸處理期間周期性地或在預定的時間點摻入CSGI。在處理期間中添加CSGI(與在施用之前預混合CSGI相反)之目的為在使用「排放並進料（bleed and feed）」的酸液補充方法之情況下使溶液中的CSGI濃度保持固定，或節約消耗品之成本(若添加劑僅在高於一定量之溶解矽時為需要的，而這發生在處理已經持續進行了一些時間之後)。
對於單一基板處理的情況而言，CSGI可在分配至基板表面之前混合至磷酸溶液供應管線，或可藉由個別的分配設備來提供(例如，第二分配噴嘴)。在CSGI係藉由個別的噴嘴來施用之情況下，可控制CSGI分配量及位置以達成基板表面上的最佳濃度分佈。
圖2繪示了一範例性濕式化學處理系統200。吾人會理解，本文中所述之技術可以與許多種類的其它濕式化學處理系統一起來使用。腔室202係加以設置。腔室202係用以接收基板並將基板暴露於濕蝕刻化學組合物。腔室202可為單一基板腔室，或可為用以處理多個基板的腔室(例如，批次浸入式濕蝕刻槽)。化學品供應系統203可包含濕式化學品來源204(例如用以容納磷酸溶液)、再循環管線206及208、及CSGI來源220，再循環管線206及208係用以將濕式化學品提供至腔室及將濕式化學品運離腔室，CSGI來源220可經由供應管線222、224、及/或226而將CSGI提供至腔室202、化學品來源204、或再循環管線206。吾人會理解，在大多數實施例中，由於大多數的系統會設計成僅在系統中的一點引入CSGI，故僅需使用一CSGI供應線222、224、或226。控制器210係連接至腔室202、濕式化學品來源204、及CSGI來源220，以經由信號線212、213、及214而控制濕式化學處理系統200的各種元件及/或接收來自濕式化學處理系統200的各種元件的反饋。在一範例性實施例中，控制器210可為與其他電路(例如記憶體、I/O埠等)組合的處理器、微控制器、或可程式化邏輯元件。在一實施例中，處理器、微控制器、或可程式化邏輯元可配置用以執行指令或組態檔案以執行本文中所述的功能。
獨立於利用何種技術將CSGI分配至濕式化學處理系統中，本文中所述之方法及設備使得系統得以達成並控制溶液中之膠態矽土生長抑制劑的期望濃度。在一實施例中，系統的控制器210監控膠態矽土生長抑制劑濃度、監控磷酸溶液中的水濃度、監控溶液溫度、並監控磷酸溶液中的矽土濃度。該系統對膠態矽土生長抑制劑、及/或水、及/或矽土進行添加，以於沒有在暴露表面上之膠態矽土生長的情況下達成目標蝕刻率及選擇性。系統可於處理中之依據時間的點(藉由實驗測定來判定)調整所添加之CSGI的量，或系統可透過反饋控制機制、或透過預定(前授)控制機制而動態地調整添加至溶液之膠態矽土生長抑制劑的量以獲得期望的濃度輪廓(concentration profile)。由於矽氮化物溶解所產生的矽土係局部地加入至溶液中並從而提高矽土濃度，因此以溶液中無CSGI或CSGI濃度較低開始並在蝕刻處理期間使CSGI濃度升高可為有利的。
在濕法處理期間對膠態矽土生長抑制劑之濃度進行動態及空間上之控制的能力亦帶來了訂製基板表面上之蝕刻率選擇性的可能性，該蝕刻率選擇性於二氧化矽需要被移除之區域為低的且在二氧化矽不能被移除的區域為高的。此外，其亦使得吾人得以進行以下處理順序，其中初始的低選擇性步驟係用以緩慢地移除位於矽氮化物膜頂部上的二氧化矽或矽氮氧化物層，接著進行高選擇性步驟以在不會導致膠態矽土沉積之清況下快速地移除矽氮化物。
因此，動態地及在空間上控制膠態矽土生長抑制劑濃度的方法及設備係加以提供。以下描述範例性單一基板系統之控制，然而，吾人會理解該等控制技術亦可應用於浸入式批次系統。
圖3中提供了範例性的單一基板式CSGI分配設備300。單一基板式CSGI分配設備300可設置於圖2之濕式化學處理系統200的單一基板腔室內。如圖3中所示，對基板301提供一角度旋轉(w) 302。亦設置了複數化學品分配噴嘴310、312、314、及316。在一實施例中，每一噴嘴可分配不同的流體。因此，在這樣的實施例中，多種化學品可在單一基板上的使用點進行混合。然而，吾人會理解，可使用較少的分配噴嘴或甚至使用一分配噴嘴。在這樣的情況下，不同的化學品可於施用在基板上之前進行預混合。如圖3之實施例中所示，噴嘴310可分配CSGI，噴嘴312可分配磷酸，噴嘴314可分配水，且噴嘴316可分配硫酸。 在一替代實施例中，該等噴嘴其中一者可用以分配矽土。在一替代實施例中，可使用二個噴嘴，其中噴嘴310分配CSGI且噴嘴312分配包含水及磷酸的磷酸溶液。在再另一實施例中，矽土可與磷酸共同進行分配。熟習本領域技術者會理解，可使用其他數量之噴嘴及化學品的組合，並同時仍然獲得本文中所述的CSGI的有利用途。在一實施例中，分配噴嘴可於化學品分配期間進行移動。在一實施例中，這樣的噴嘴移動發生於基板301以角度旋轉(w) 302移動時 。如圖所示，噴嘴310可移動通過角度θCSGI，噴嘴312可移動通過角度θphos，噴嘴314可移動通過角度θwater，且噴嘴316可移動通過角度θsulfuric。噴嘴310、312、314、及316可為單點式分配噴嘴，或可為具有多個分配點的多點分配噴嘴(例如，噴淋桿)。
如本文中所述，該單一基板處理系統提供了可使用多噴嘴設置來將個別的化學品分配在基板表面上之不同位置的設備。化學品的溫度、濃度、及分配流率之選擇係與分配點之選擇協同進行，以在基板表面上產生具有期望之濃度輪廓的混合流體，該期望之濃度輪廓在抑制基板上之膠態矽土生長的同時達成了期望之蝕刻選擇性。
圖4及圖5中顯示了於單一基板系統中使用CSGI之範例性處理流程。吾人會理解，可使用許多的其它處理流程但同時仍然獲得使用CSGI的益處。另外，吾人會理解，處理流程的若干步驟係不需要執行的，或者若有執行則可能不對每一基板執行。如圖4中所示，處理流程400開始於步驟402，其中判定待移除之膜的厚度輪廓。在步驟404，判定對步驟402之膜厚度輪廓進行補償所需的選擇性輪廓。在步驟406中，判定可達成期望之選擇性輪廓的矽土含量輪廓。在步驟408，以給定的溫度、濃度、及流量提供H3 PO4 。在步驟410，將H3 PO4 分配至基板表面。在步驟412，以給定的溫度、濃度、及流量提供CSGI。在步驟414，於基板表面上的複數位置分配CSGI，以在沒有膠態矽土生長的情況下達成期望之選擇性輪廓。吾人會理解，分配步驟410及414可在同時一起執行、可連串地執行、或可以同時及連串分配之組合來執行。例如，步驟410可首先開始，接著步驟414可在稍後的時間點開始且同時步驟410仍在執行。
處理流程400亦可包含各種其他步驟。例如，如圖4中所示，處理流程可以可選性地包含步驟420，其中以給定的濃度、溫度、及流量提供矽土。接著於步驟422中，可將矽土分配至基板表面。與其他分配步驟一樣，步驟422可與其他分配步驟同時執行、連串執行、或可以同時及連串分配之組合來執行。另外，儘管未顯示，亦可在處理流程400中提供及分配水及硫酸。
圖5提供了在單一基板系統中使用CSGI的替代處理流程500。如處理流程500所示，磷酸、矽土、及CSGI可一起提供(舉例而言，例如透過在化學品供應管線或化學品供應槽中進行預混合)。如圖5中所示，處理流程500包含步驟502，其中以給定的濃度、溫度、及流量提供磷酸。在步驟504中，以給定的濃度、溫度、及流量提供矽土。在步驟506中，以給定的濃度、溫度、及流量提供CSGI。接著在步驟510中，將磷酸、CSGI、及矽土分配至基板。可將額外的化學品添加至系統(例如如步驟520所示，其中以給定的濃度、溫度、及流量提供硫酸)。此外，於步驟522可根據需要而將額外的水添加至系統，其中以給定的溫度及流量提供水。
圖6中提供了批次浸入式系統的範例性處理流程600。處理流程600從步驟602開始，其中判定待移除之膜的厚度輪廓。在步驟604，判定對步驟602之膜厚度輪廓進行補償所需的選擇性輪廓。在步驟606中，判定可達成期望之選擇性輪廓的矽土含量輪廓。在步驟608，以給定的溫度、濃度、及流量提供磷酸、矽土、及CSGI。在步驟610，藉由將基板浸入溶液中而將磷酸、矽土、及CSGI共同分配在該批次之基板的表面上。在步驟612，監控磷酸、矽土、及CSGI之濃度、溫度、及流量。在步驟614，控制磷酸、矽土、及CSGI之濃度、溫度、及流量，以在基板上沒有膠態矽土生長的情況下達成期望之選擇性輪廓。
雖然沒有顯示於圖4、5、及6之處理流程中，但吾人會理解，當期望之蝕刻完成時，可將基板移除而不暴露於濕式化學蝕刻溶液。此外，如本技術領域中所知，諸如沖洗這樣的額外處理可能發生。
因此，如上面所述，可在各種濕蝕刻設備(包含單一基板及批次浸入式系統)中使用各種處理流程及條件而有利地將CSGI提供至磷酸溶液。可調整、監控、及控制許多處理條件及變數以達成蝕刻特性(蝕刻率、選擇性等)的期望組合、及膠態矽土沉積物的抑制。此外，吾人會理解，期望的處理條件及變數會取決於所處理基板上的特定結構及層。因此，系統中所使用的每一化學成分之若干處理變數及條件可為相關的。例如，可以給定的流率(Fphos1)將初始溫度(Tphos1)及濃度(Cphos1)的磷酸輸送至一表面(例如，矽基板表面)。同時地，或於刻蝕處理中的一較後時間，可以給定的流率(Fcsgi1)將膠態矽土生長抑制劑以給定的溫度(Tcsgi1)及濃度(Ccsgi1)輸送至相同的表面。對於單一基板系統而言，可選擇膠態矽土生長抑制劑的分配位置(Rcsgi1)以在基板表面上產生期望的濃度輪廓分佈。化學品之溫度、濃度、流率、及分配位置(Tphos1、Tcsgi1、Cphos1、Ccsgi1、Fphos1、Fcsgi1、Rphos1、及Rcsgi1)係加以選擇，以確保混合物於進行處理之表面達到期望的溫度(Tmix1)及濃度(Cmix1)輪廓。藉由調整磷酸流率(Fphos)與膠態矽土生長抑制劑流率(Fcsgi)之比率、及膠態矽土生長抑制劑的分配位置(Rcsgi1)，可輕易地控制並動態修改與表面接觸之化學品的溫度(Tmix1)及濃度(Cmix1)輪廓。亦可調整、監控、及控制其他化學品(例如水、矽土、及/或硫酸)的濃度、溫度、流率等。系統之調整、監控、及控制可透過使用控制器(舉例而言，例如圖2之系統的控制器210)來執行。
本文中描述了一些說明性的處理條件，然而，這些處理條件會被認為大體上為範例性的。例如，在單一基板系統中，具有待處理表面之基板可以1 rpm至10,000 rpm之間的轉速旋轉，較佳以30 rpm至3000 rpm之間的速度旋轉，並同時接收在160-165℃之範圍內的給定溫度(Tphos1)之磷酸的分配。在一些情況下，溫度(Tphos1)甚至可超過180℃。在批次式系統中，亦可使用在160-165℃之範圍內的溫度，但低到145-155℃的溫度可為有利的。在一實施例中，所使用的磷酸濃度(Cphos1)可在約80-90 wt％的範圍內。在一實施例中，可使用在約0.1％與10％體積之間的膠態矽土生長抑制劑(CSGI)濃度。更佳的CSGI濃度可在約0.2％至1 ％體積濃度之間。由於潛在的二氧化矽蝕刻率、及因此導致之矽氮化物與二氧化矽之間的選擇性之損失，諸如二氟化銨及氟化銨這樣的含氟化學品可以甚至更低的濃度(在約為0.01％至10％體積濃度之間，較佳在0.02％至1％體積濃度之間)來使用。在一實施例中，膠態矽土生長抑制劑可在處理中以約25-180℃之範圍內的一溫度(Tcsgi1)來共同分配。處理可以磷酸溶液的單一分配、膠態矽土生長抑制劑分配、或共同分配其中任一者開始，而較佳係以磷酸溶液分配開始。亦可在該處理中共同分配硫酸以允許溫度及水濃度之選擇。此外，可在該處理中添加去離子水以達成溫度及蝕刻率之控制。在處理期間，可動態地改變該等處理參數以對基板表面的處理溫度進行局部調製。
如上面所述，基板上之膠態矽土沉積物的生長係透過使用添加至磷酸溶液的CSGI添加劑而抑制。使用CSGI對於用以蝕刻矽氧化物上之矽氮化物的磷酸溶液係特別有利的。使用CSGI對於從高深寬比結構移除矽氮化物係特別有利的。
鑒於此實施方式，本發明之進一步修改及替代性實施例對於熟習本領域技術者而言會是顯而易見的。因此，此實施方式應被解釋為僅為說明性的，且其目的係為了教示熟習本領域技術者執行本發明之方式。吾人應瞭解，本文中所顯示及描述之本發明的形式及方法應被視為當前較佳的實施例。可以相等的技術來替代本文中所繪示及描述的技術，且本發明的某些特徵係可獨立於其他特徵而使用，而這均如熟習此項技術者在獲益於本發明之實施方式後所顯而易見。
100‧‧‧半導體結構
102‧‧‧SiO2層
104‧‧‧SiN層
110‧‧‧膠態矽土
112‧‧‧矽土沉積物
116‧‧‧矽土沉積物
118‧‧‧間隙區域
200‧‧‧濕式化學處理系統
202‧‧‧腔室
203‧‧‧化學品供應系統
204‧‧‧濕式化學品來源
206‧‧‧再循環管線
208‧‧‧再循環管線
210‧‧‧控制器
212‧‧‧信號線
213‧‧‧信號線
214‧‧‧信號線
220‧‧‧CSGI來源
222‧‧‧供應管線
224‧‧‧供應管線
226‧‧‧供應管線
300‧‧‧單一基板式CSGI分配設備
301‧‧‧基板
302‧‧‧角度旋轉(w)
310‧‧‧分配噴嘴
312‧‧‧分配噴嘴
314‧‧‧分配噴嘴
316‧‧‧分配噴嘴
400‧‧‧處理流程
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
408‧‧‧步驟
410‧‧‧步驟
412‧‧‧步驟
414‧‧‧步驟
420‧‧‧步驟
422‧‧‧步驟
500‧‧‧處理流程
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
510‧‧‧步驟
520‧‧‧步驟
522‧‧‧步驟
600‧‧‧處理流程
602‧‧‧步驟
604‧‧‧步驟
606‧‧‧步驟
608‧‧‧步驟
610‧‧‧步驟
612‧‧‧步驟
614‧‧‧步驟
可藉由參照以下配合隨附圖式所做出之描述而獲得對本發明及其優點的更完整理解，其中相似的元件符號係代表相似的元件。然而，吾人需注意，由於本發明可容許其他等效的實施例，隨附圖式僅繪示了所揭露概念之範例性實施例，且因此不應被視為對於範圍之限制。
圖1A-1D繪示了具有待移除之矽氮化物的範例性半導體結構、及該半導體結構上的矽土沉積物之形成。
圖2繪示了可用以執行本文中所述之技術的範例性濕式化學處理系統。
圖3繪示了用於單一基板濕式化學處理系統的範例性分配系統。
圖4及圖5繪示了使用本文中所述技術的單一基板濕式化學處理系統的一實施例之範例性處理流程。
圖6繪示了使用本文中所述技術的批次浸入濕式化學處理系統的一實施例之範例性處理流程。

Claims (13)

  1. 一種濕蝕刻微電子基板上的結構之方法，包含：將該微電子基板裝載至一濕式化學處理系統中，該微電子基板具有矽氮化物之一第一結構及矽氧化物之一第二結構，其每一者具有一暴露表面；將一濕蝕刻溶液分配至該微電子基板上，其中該濕蝕刻溶液包含：水，磷酸，及一膠態矽土生長抑制劑；相對於該微電子基板上的該第二結構選擇性地蝕刻該微電子基板上的該第一結構，而不會在該微電子基板上的該第一結構或該第二結構之該等暴露表面上產生膠態矽土沉積物之生長；以及在蝕刻期間，監控膠態矽土之濃度及該膠態矽土生長抑制劑之濃度，並且當膠態矽土的濃度增加時，增加該膠態矽土生長抑制劑的濃度。
  2. 如申請專利範圍第1項之濕蝕刻微電子基板上的結構之方法，其中該濕蝕刻溶液更包含：硫酸。
  3. 如申請專利範圍第1項之濕蝕刻微電子基板上的結構之方法，其中該膠態矽土生長抑制劑含有至少-COOH基，或至少-PO3H2基，或含有兩者。
  4. 如申請專利範圍第1項之濕蝕刻微電子基板上的結構之方法，其中該膠態矽土生長抑制劑為聚羧酸(polycarboxylate)。
  5. 如申請專利範圍第1項之濕蝕刻微電子基板上的結構之方法，其中該膠態矽土生長抑制劑包含選自於檸檬酸、乙酸、草酸、蘋果酸、2-膦醯基丁烷-1,2,4-三羧酸(PBTC，2-phosphonobutane-1,2,4-tricarboxylate)、二乙三胺五乙酸(DETPA，diethylenetriaminepentaacetate)、乙二胺四羧酸(EDTA，ethylenediamine-tetracarboxylate)、1,2,3,4-丁烷四羧酸(BTC，1,2,3,4-butanetetracarboxylate)、氨基酸、L-組氨酸、L-苯丙氨酸、二氟化銨、及/或氟化銨的至少一化學成分。
  6. 如申請專利範圍第1項之濕蝕刻微電子基板上的結構之方法，更包含：在蝕刻期間監控蝕刻選擇性，並且調整該濕蝕刻溶液，以保持該蝕刻選擇性。
  7. 如申請專利範圍第6項之濕蝕刻微電子基板上的結構之方法，其中調整該濕蝕刻溶液包含調整該膠態矽土生長抑制劑之濃度、該膠態矽土生長抑制劑之流速、該膠態矽土生長抑制劑之溫度、該水之濃度、該水之流速、該水之溫度、該磷酸之濃度、該磷酸之流速、該磷酸之溫度、硫酸之濃度、該硫酸之流速、該硫酸之溫度、該磷酸對該膠態矽土生長抑制劑的流速比、及添加至該濕蝕刻溶液之矽土的濃度。
  8. 一種濕蝕刻微電子基板上的結構之方法，包含：將該微電子基板裝載至一濕式化學處理系統中，該微電子基板具有矽氮化物之一第一結構及矽氧化物之一第二結構，其每一者具有一暴露表面；選擇一目標蝕刻速率及一目標蝕刻選擇性，以相對於矽氧化物之該第二結構，蝕刻矽氮化物之該第一結構；將一濕蝕刻溶液分配至該微電子基板上，該濕蝕刻溶液包含水、磷酸、及一膠態矽土生長抑制劑、及選用之硫酸；相對於該第二結構選擇性地蝕刻該第一結構，其中當矽氮化物之該第一結構受蝕刻時，該濕蝕刻溶液中的一膠態矽土濃度增加，且其中該膠態矽土生長抑制劑與該膠態矽土反應，以使其維持於溶液中而不沉積於該等暴露表面上；以及在選擇性地蝕刻該第一結構時，監控該濕蝕刻溶液中之該膠態矽土生長抑制劑、水、磷酸、及膠態矽土的濃度，並且藉由調整該膠態矽土生長抑制劑、水、或矽土其中一或更多者之濃度而調整該濕蝕刻溶液，以維持達成該目標蝕刻速率及該目標蝕刻選擇性之針對該濕蝕刻溶液的一濃度輪廓，直到移除該第一結構，而不在該等暴露表面上沉積該膠態矽土為止。
  9. 如申請專利範圍第8項之濕蝕刻微電子基板上的結構之方法，其中，該調整該濕蝕刻溶液包含當該膠態矽土的濃度增加時，添加更多的該膠態矽土生長抑制劑，以增加該膠態矽土生長抑制劑的濃度，從而使增加的膠態矽土維持於溶液中。
  10. 如申請專利範圍第8項之濕蝕刻微電子基板上的結構之方法，其中，調整該濕蝕刻溶液更包含調整以下一或更多者：該膠態矽土生長抑制劑之流速、該膠態矽土生長抑制劑之溫度、該水之流速、該水之溫度、該矽土之流速、該矽土之溫度、該磷酸之濃度、該磷酸之流速、該磷酸之溫度、該磷酸對該膠態矽土生長抑制劑的流速比、該硫酸之濃度、該硫酸之流速、及該硫酸之溫度。
  11. 如申請專利範圍第8項之濕蝕刻微電子基板上的結構之方法，其中該膠態矽土生長抑制劑含有至少-COOH基、或至少-PO3H2基，或兩者。
  12. 如申請專利範圍第8項之濕蝕刻微電子基板上的結構之方法，其中該膠態矽土生長抑制劑為聚羧酸。
  13. 如申請專利範圍第8項之濕蝕刻微電子基板上的結構之方法，其中該膠態矽土生長抑制劑包含選自於檸檬酸、乙酸、草酸、蘋果酸、2-膦醯基丁烷-1,2,4-三羧酸(PBTC)、二乙三胺五乙酸(DETPA)、乙二胺四羧酸(EDTA)、1,2,3,4-丁烷四羧酸(BTC)、氨基酸、L-組氨酸、L-苯丙氨酸、二氟化銨、及/或氟化銨的至少一化學成分。
TW106110443A 2016-03-30 2017-03-29 膠態矽土生長抑制劑及相關方法與系統 TWI655274B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201662315632P 2016-03-30 2016-03-30
US201662315559P 2016-03-30 2016-03-30
US62/315,559 2016-03-30
US62/315,632 2016-03-30
US15/467,973 2017-03-23
US15/467,939 2017-03-23
US15/467,973 US10515820B2 (en) 2016-03-30 2017-03-23 Process and apparatus for processing a nitride structure without silica deposition
US15/467,939 US10325779B2 (en) 2016-03-30 2017-03-23 Colloidal silica growth inhibitor and associated method and system

Publications (2)

Publication Number Publication Date
TW201800560A TW201800560A (zh) 2018-01-01
TWI655274B true TWI655274B (zh) 2019-04-01

Family

ID=59965112

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106110416A TWI720167B (zh) 2016-03-30 2017-03-29 用以處理氮化物結構而不生矽土沉積之製程與設備
TW106110443A TWI655274B (zh) 2016-03-30 2017-03-29 膠態矽土生長抑制劑及相關方法與系統
TW109132275A TWI731790B (zh) 2016-03-30 2017-03-29 用以處理氮化物結構而不生矽土沉積之製程與設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106110416A TWI720167B (zh) 2016-03-30 2017-03-29 用以處理氮化物結構而不生矽土沉積之製程與設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109132275A TWI731790B (zh) 2016-03-30 2017-03-29 用以處理氮化物結構而不生矽土沉積之製程與設備

Country Status (7)

Country Link
US (2) US10325779B2 (zh)
JP (3) JP6715433B2 (zh)
KR (3) KR102196944B1 (zh)
CN (2) CN108885989B (zh)
SG (2) SG11201808542WA (zh)
TW (3) TWI720167B (zh)
WO (2) WO2017172533A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
JP6909620B2 (ja) * 2017-04-20 2021-07-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
WO2020018924A1 (en) * 2018-07-20 2020-01-23 Tokyo Electron Limited Etching of silicon nitride and silica deposition control in 3d nand structures
CN109216367B (zh) * 2018-08-27 2021-07-02 长江存储科技有限责任公司 半导体结构的形成方法
KR102084044B1 (ko) * 2018-12-24 2020-03-03 주식회사 세미부스터 인산용액 중의 실리콘 농도 분석방법
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
JP2020150126A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 混合装置、混合方法および基板処理システム
KR20210007097A (ko) * 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102315919B1 (ko) * 2021-01-26 2021-10-22 연세대학교 산학협력단 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
JP2022133947A (ja) * 2021-03-02 2022-09-14 東京エレクトロン株式会社 基板処理方法および基板処理装置
TWI818541B (zh) * 2021-05-12 2023-10-11 美商恩特葛瑞斯股份有限公司 選擇性蝕刻劑組合物及方法
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201009051A (en) * 2008-08-08 2010-03-01 Cheil Ind Inc Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
US20120289056A1 (en) * 2011-04-20 2012-11-15 Applied Materials, Inc. Selective silicon nitride etch
TW201246354A (en) * 2011-03-30 2012-11-16 Tokyo Electron Ltd Etch system and method for single substrate processing
US20150024989A1 (en) * 2012-11-06 2015-01-22 International Business Machines Corporation Cleaning composition and process for cleaning semiconductor devices and/or tooling during manufacturing thereof

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JP3243975B2 (ja) * 1994-08-17 2002-01-07 住友金属工業株式会社 半導体装置の製造方法
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물
US5885903A (en) 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
DE60014907T2 (de) * 1999-07-13 2006-03-09 Kao Corp. Schleifmittelzusammensetzung
US6391213B1 (en) * 1999-09-07 2002-05-21 Komag, Inc. Texturing of a landing zone on glass-based substrates by a chemical etching process
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004006810A (ja) * 2002-04-16 2004-01-08 Tosoh Corp 銅系金属研磨液用酸、それを用いた銅系金属用研磨液及び研磨方法
WO2003094216A1 (fr) * 2002-04-30 2003-11-13 Hitachi Chemical Co., Ltd. Fluide de polissage et procede de polissage
US7390744B2 (en) * 2004-01-29 2008-06-24 Applied Materials, Inc. Method and composition for polishing a substrate
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
KR100607797B1 (ko) * 2004-09-14 2006-08-02 동부일렉트로닉스 주식회사 실리콘 질화막 스트립 제어 장치 및 방법
WO2006110279A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
JP4799332B2 (ja) * 2006-09-12 2011-10-26 株式会社東芝 エッチング液、エッチング方法および電子部品の製造方法
CN101605869B (zh) * 2006-12-21 2014-03-05 高级技术材料公司 选择性除去四氮化三硅的组合物和方法
JP2008172160A (ja) * 2007-01-15 2008-07-24 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
ITMI20071002A1 (it) * 2007-05-17 2008-11-18 Petracem Srl Manufatto per edilizia.
WO2008143909A1 (en) * 2007-05-18 2008-11-27 Fsi International, Inc. Process for treatment of substrates with water vapor or steam
JP4358259B2 (ja) 2007-06-05 2009-11-04 株式会社東芝 半導体製造装置および半導体製造方法
US8211810B2 (en) 2007-09-21 2012-07-03 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method for performing etching process with phosphoric acid solution
JP5009207B2 (ja) * 2007-09-21 2012-08-22 大日本スクリーン製造株式会社 基板処理装置
US8298435B2 (en) * 2007-10-19 2012-10-30 International Business Machines Corporation Selective etching bath methods
JP4966223B2 (ja) * 2008-02-29 2012-07-04 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
WO2010005889A1 (en) 2008-07-07 2010-01-14 Lubrizol Advanced Materials, Inc. Preventing silica and silicate scale with inhibitors in industrial water systems
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
US8881811B2 (en) 2008-10-10 2014-11-11 Halliburton Energy Services, Inc. Additives to suppress silica scale build-up and methods of use thereof
CN102187434A (zh) * 2008-10-20 2011-09-14 霓达哈斯股份有限公司 用于研磨氮化硅的组合物以及使用所述组合物控制选择比的方法
US20100294984A1 (en) 2009-05-22 2010-11-25 General Electric Company Methods of inhibiting scale of silica
CN102471688A (zh) * 2009-08-13 2012-05-23 东友Fine-Chem股份有限公司 用于形成铜互连的蚀刻组合物
JP5915843B2 (ja) * 2010-02-01 2016-05-11 Jsr株式会社 化学機械研磨用水系分散体の製造方法
JP6066899B2 (ja) * 2010-04-27 2017-01-25 テル エフエスアイ インコーポレイテッド 基板表面の近傍における流体の混合制御による超小型電子基板の湿式処理
JP2012033561A (ja) 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN102443395B (zh) * 2010-09-30 2016-01-20 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
US8727002B2 (en) 2010-12-14 2014-05-20 Halliburton Energy Services, Inc. Acidic treatment fluids containing non-polymeric silica scale control additives and methods related thereto
US9221700B2 (en) 2010-12-22 2015-12-29 Ecolab Usa Inc. Method for inhibiting the formation and deposition of silica scale in aqueous systems
US8623766B2 (en) * 2011-09-20 2014-01-07 Cabot Microelectronics Corporation Composition and method for polishing aluminum semiconductor substrates
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US8877075B2 (en) * 2012-02-01 2014-11-04 Infineon Technologies Ag Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning
KR101194245B1 (ko) * 2012-02-29 2012-10-29 와이엠티 주식회사 화학강화 유리의 제조방법
TWI634083B (zh) 2012-03-30 2018-09-01 羅門哈斯公司 矽石垢之協同性控制
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
JP2014099480A (ja) 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
JP6139975B2 (ja) * 2013-05-15 2017-05-31 株式会社フジミインコーポレーテッド 研磨用組成物
JP6206336B2 (ja) 2013-06-17 2017-10-04 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
JP6221155B2 (ja) * 2013-12-11 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6349808B2 (ja) 2014-03-15 2018-07-04 オムロン株式会社 フォトセンサ
TWI543251B (zh) 2014-04-28 2016-07-21 台灣積體電路製造股份有限公司 具矽濃度控制的蝕刻製程方法及其系統
US9305932B2 (en) 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
CN105368452B (zh) * 2014-08-12 2019-02-19 易安爱富科技有限公司 氧化硅层蚀刻液
KR20160050536A (ko) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9659788B2 (en) 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201009051A (en) * 2008-08-08 2010-03-01 Cheil Ind Inc Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
TW201246354A (en) * 2011-03-30 2012-11-16 Tokyo Electron Ltd Etch system and method for single substrate processing
US20120289056A1 (en) * 2011-04-20 2012-11-15 Applied Materials, Inc. Selective silicon nitride etch
US20150024989A1 (en) * 2012-11-06 2015-01-22 International Business Machines Corporation Cleaning composition and process for cleaning semiconductor devices and/or tooling during manufacturing thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Dongwan Seo et al., "Selective wet etching of Si3N4/SiO2 in phosphoric acid with the addition of fluoride and silicic compounds", Microelectronic Engineering, Volume 118, Pages 66-71, 2014/04/25.
DONGWAN SEO ET AL: "Selective wet etching of Si3N4/SiO2 in phosphoric acid with the addition of fluoride and silicic compounds", MICROELECTRONIC ENGINEERING, vol. 118, 25 April 2014 (2014-04-25), pages 66 - 71, XP028634320, doi:10.1016/j.mee.2013.12.027 *

Also Published As

Publication number Publication date
KR20180121795A (ko) 2018-11-08
CN109072077A (zh) 2018-12-21
JP6715433B2 (ja) 2020-07-01
CN109072077B (zh) 2021-04-27
TWI720167B (zh) 2021-03-01
TW202101576A (zh) 2021-01-01
TW201801174A (zh) 2018-01-01
JP2019511842A (ja) 2019-04-25
TWI731790B (zh) 2021-06-21
JP2019510379A (ja) 2019-04-11
SG11201808546YA (en) 2018-10-30
KR102353264B1 (ko) 2022-01-18
WO2017172532A1 (en) 2017-10-05
US10325779B2 (en) 2019-06-18
US20190237338A1 (en) 2019-08-01
SG11201808542WA (en) 2018-10-30
TW201800560A (zh) 2018-01-01
JP6942318B2 (ja) 2021-09-29
KR20200108109A (ko) 2020-09-16
CN108885989A (zh) 2018-11-23
KR20180121793A (ko) 2018-11-08
KR102172305B1 (ko) 2020-10-30
US10763120B2 (en) 2020-09-01
CN108885989B (zh) 2023-06-13
JP2021040153A (ja) 2021-03-11
WO2017172533A1 (en) 2017-10-05
US20170287725A1 (en) 2017-10-05
KR102196944B1 (ko) 2020-12-30

Similar Documents

Publication Publication Date Title
TWI655274B (zh) 膠態矽土生長抑制劑及相關方法與系統
US10515820B2 (en) Process and apparatus for processing a nitride structure without silica deposition
JP2019511842A5 (zh)
WO2014077320A1 (ja) 半導体基板のエッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JP6928797B2 (ja) 希ｔｍａｈを使用してマイクロエレクトロニック基板を処理する方法
JP2014022657A (ja) エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
US8795542B2 (en) Removal of silicon nitrides during manufacturing of semiconductor devices
CN108140571B (zh) 用于动态控制湿式蚀刻工艺的温度的方法和设备
KR100870914B1 (ko) 실리콘 산화막의 건식 식각 방법
KR20020062794A (ko) 기판의 처리 방법 및 반도체 장치의 제조 방법
JP2021530874A (ja) ３ｄ ｎａｎｄ構造における窒化ケイ素のエッチング及びシリカ堆積制御
JP7014477B1 (ja) 微細加工処理剤、及び微細加工処理方法
WO2023145476A1 (ja) 微細加工処理剤、及び微細加工処理方法
JP2009231350A (ja) 洗浄液及び洗浄方法