JP2004259946A - 基板処理方法及びその装置 - Google Patents

基板処理方法及びその装置 Download PDF

Info

Publication number
JP2004259946A
JP2004259946A JP2003049236A JP2003049236A JP2004259946A JP 2004259946 A JP2004259946 A JP 2004259946A JP 2003049236 A JP2003049236 A JP 2003049236A JP 2003049236 A JP2003049236 A JP 2003049236A JP 2004259946 A JP2004259946 A JP 2004259946A
Authority
JP
Japan
Prior art keywords
processing
substrate
dielectric constant
high dielectric
hydrofluoric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003049236A
Other languages
English (en)
Inventor
Atsushi Osawa
篤史 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2003049236A priority Critical patent/JP2004259946A/ja
Priority to US10/785,685 priority patent/US20040166242A1/en
Publication of JP2004259946A publication Critical patent/JP2004259946A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】高誘電率材料を用いた基板を比較的に低い温度で好適に処理する。
【解決手段】硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液で、高誘電率材料を含む膜材料が被着された基板を処理することにより、比較的に低い温度の処理液で高誘電率材料を選択的に処理することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウエハや液晶表示装置用のガラス基板(以下、単に「基板」と称する)に所定の処理を施す基板処理方法及びその装置に係り、特に高誘電率材料を含む膜材料が被着された基板を処理する技術に関する。
【0002】
【従来の技術】
近年における半導体分野においては、トランジスタ等の素子の微細化により多くの機能を備えるLSIが発展している。そのため回路の動作速度が高められてきているが、その過程においてゲート酸化絶縁膜の薄膜化が限界に達しつつある。つまり、薄膜化に伴うリーク電流の増大が大きな問題となっている。
【0003】
そこで、この問題を解決するために従来からゲート絶縁膜に用いられてきた酸化膜に代えて、誘電率が高くリーク電流を低く抑えることが可能な新材料として高誘電率材料が注目を集めている。
【0004】
【発明が解決しようとする課題】
しかしながら、このような構成を有する従来例の場合には、次のような問題がある。
すなわち、高誘電率材料であって半導体分野において利用可能な材料としては、アルミニウムやハフニウム等の金属の酸化物があるが、これらは従来から用いられているエッチングやポリマー除去や洗浄のための処理液では処理できないという問題がある。そのため、従来の材料にとってかわる有望な高誘電率材料が検討されているにもかかわらず、その利用が促進されていないのである。また、高誘電率材料のエッチングやポリマー除去処理や洗浄処理にあたっては、ランニングコストの低減などのために、できるだけ低い温度で処理することが望まれている。
【0005】
本発明は、このような事情に鑑みてなされたものであって、高誘電率材料を用いた基板を比較的に低い温度で好適に処理することができる基板処理方法及びその装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、請求項1に記載の発明は、硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液で、高誘電率材料を含む膜材料が被着された基板を処理することを特徴とする。
【0007】
(作用・効果)本発明者等は、硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液を使って高誘電率材料を処理する実験を行った結果、比較的に低い温度で高誘電率材料を処理することができることを見出した。前記処理液を用いて高誘電率材料を処理することにより、高誘電率材料を選択的に処理することができ、しかも基板の汚染が生じないことを確認した。このように硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液を用いることにより、高誘電率材料が被着された基板を好適に処理することができる。
【0008】
請求項2に記載の発明は、請求項1に記載の基板処理方法において、フッ酸(HF)またはバッファードフッ酸(NHF・HF)が1重量%以内の前記処理液で、高誘電率材料およびシリコン熱酸化膜を含む膜材料が被着された基板を処理することを特徴とする。
【0009】
(作用・効果)硫酸にフッ酸またはバッファードフッ酸を1重量%以内で含ませた処理液の高誘電率材料に対するエッチングレートは、シリコン熱酸化膜に対するエッチングレートと同等か、それ以上の値になる。したがって、高誘電率材料およびシリコン熱酸化膜を含む膜材料が被着された基板を前記処理液で処理すると、高誘電率材料を選択的に処理することができる。
【0010】
請求項3に記載の発明は、請求項1または請求項2に記載の基板処理方法において、前記高誘電率材料は、アルミニウムAl、ハフニウムHf、ジルコニウムZrのいずれか一つを含む酸化物またはケイ酸塩またはアルミン酸塩であることを特徴とする。具体的には、Al,HfSi,HfO,HfSi,ZrAl,ZrOなどが例示される。
【0011】
請求項4に記載の発明は、高誘電率材料を含む膜材料が被着された基板を処理する基板処理装置において、基板を収容して処理を施すための処理部と、前記処理部に硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液を供給する処理液配管と、前記処理液を加熱するための加熱手段とを備えていることを特徴とする。
【0012】
(作用・効果)処理槽を有しているバッチ処理部や、基板を回転させて基板処理を行なう枚葉処理部等の処理部には処理液配管を通して硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液を供給して処理を施すが、その処理液を加熱手段によって加熱することにより、高誘電率材料を被着された基板を好適に処理することができる。本発明装置は、処理液として硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液を用いるので、処理液の温度を比較的に低温度にすることが可能であり、装置のランニングコストの低減を図ることができる。また、高温度に耐え得る装置部品を使う必要もないので装置の実現が容易になる。
【0013】
【発明の実施の形態】
以下、図面を参照してこの発明の一実施例を説明する。
<基板処理方法>
図1は、本発明方法による実験結果を示すグラフである。
このグラフは、高誘電率材料を含む膜材料が被着された基板をエッチング処理する実験を行い、その結果であるエッチングレートをグラフ化したものである。エッチング処理には、硫酸(H2SO4)にフッ酸(HF)を添加した処理液を80°Cに加熱してエッチング液として用い、処理液中のフッ酸の重量%を変えながらフッ酸濃度ごとにエッチングレートを測定した。グラフの縦軸はエッチングレート(オングストローム/分)を、横軸はフッ酸濃度(重量%)を、それぞれ示す。
【0014】
高誘電率材料としては、ZrOと、ZrSiOと、HfAlOとの三種類を用いた。また、比較材料としてシリコン熱酸化膜、多結晶シリコン、アモルファスシリコン、窒化膜を用いた。
【0015】
図1のグラフから明らかなように、硫酸にフッ酸を添加した処理液によれば、比較的に低温度(実験例では80°C)で、フッ酸の濃度の関わらず高誘電率材料に対して高いエッチングレートを示す。一方、多結晶シリコン、アモルファスシリコン、窒化膜に対してはエッチングレートが低いことがわかる。
【0016】
つまり、ゲート絶縁酸化膜として高誘電率材料を用いた場合に、基板に使用されている従来の材料(多結晶シリコン、アモルファスシリコン、窒化膜)に対しては処理液による作用が極めて少ないことを示し、上記処理液による選択的な処理が可能であることを示す。また、処理液には硫酸を含むので、有機物等が完全に除去できるとともに、高誘電率材料が溶け出すことによる基板の汚染は生じない。
【0017】
一方、シリコン熱酸化膜に対しては、フッ酸濃度が1重量%を超えるとエッチングレートが急激に高くなるので、高誘電率材料を選択的に処理することが困難になる。しかし、硫酸にフッ酸を1重量%以内で添加した濃度域では、処理液の高誘電率材料に対するエッチングレートは、シリコン熱酸化膜に対するエッチングレートと同等か、それ以上の値になる。したがって、高誘電率材料およびシリコン熱酸化膜を含む膜材料が被着された基板を処理する場合には、フッ酸の添加量を1重量%以内にすれば、高誘電率材料を選択的に処理することができる。
【0018】
上記実験例では、処理液の温度を80°Cに設定しているが、設定温度は任意である。実用的なエッチングレート、および装置のランニングコストや装置部品の耐熱性を考慮すれば、処理液の温度は常温以上で100°C以下が好ましい。また、上記実験例では、硫酸(HSO)にフッ酸(HF)を添加した処理液で処理した場合を示したが、硫酸(HSO)にバッファードフッ酸(NHF・HF)を添加した場合も同様の結果を得ることができる。
【0019】
<比較例>
本発明との比較のために、フッ酸を加えていない硫酸を含む処理液で高誘電率材料などをエッチング処理した場合のグラフを図2に示す。ここではその処理液の加熱温度を変えながら温度ごとにエッチングレートを測定した。具体的な加熱温度は、23℃、150℃、160℃、170℃、180℃である。なお、加熱温度の上限が180℃となっているのは、実験装置における加熱限度に起因する。
【0020】
高誘電率材料としては、ジルコニウムZrと、ハフニウムHfを用いた。具体的には、有機金属原料化学気相成長法(MO CVD)法によるZrOと、原子層化学気相成長(AL CVD)法によるZrOと、MO CVD法によるHfOとHfSiOとである。高誘電率材料の比較の対象としては、シリコン熱酸化膜と、アモルファスシリコンにPインプラントしたものと、アモルファスシリコンとの三種類を用いた。
【0021】
図2のグラフから明らかなように、フッ酸を含まない硫酸溶液の場合、処理液の温度を100〜200°C程度にまで加熱しないと、高誘電率材料の実用的なエッチングレートを得ることができない。つまりフッ酸を含まない硫酸溶液の場合、処理液を高い温度にまで加熱する必要があるので、処理装置のランニングコストが上昇し、また、高温に耐え得る装置部品を使う必要があるので装置の製造コストが上昇するおそれがある。これに対して本願発明方法によると、硫酸とフッ酸とを含む処理液、または硫酸とバッファードフッ酸とを含む処理液を用いるので、処理温度を比較的に低く抑えることができ、比較例の場合と比べて装置のランニングコストの低減を図ることができるとともに、装置を容易に実現することができる。
【0022】
次に、図3を参照して上述した基板処理方法による処理の具体例について簡単に説明する。なお、図3は、本発明方法よる具体的な処理の説明に供する図であり、図3(a)はエッチング前を示し、図3(b)はドライエッチング後を示し、図3(c)は処理液によるエッチング後を示す。
【0023】
基板Wは、Siの上部に高誘電率材料(High−k)HK、ゲート電極としてPoly−Si、PSGが既に形成されているものとする。さらに、その上部には、マスク(レジスト)Mが選択的に形成されているものとする。なお、処理液には硫酸が含まれているので、マスクMとしては硫酸に耐性を有するPoly−Si,SiO,SiNを含む材料が好ましい。
【0024】
図3(a)に示すように、マスクMを形成した状態の基板Wをドライエッチングする。これにより、図3(b)に示すように、マスクMで被覆されていない部分のPSGがエッチングされているとともに、高誘電率材料(High−k)HKが厚み方向の途中までドライエッチングされる。
【0025】
最後に、ドライエッチング後の基板Wを、硫酸にフッ酸を添加して約80°Cに加熱した処理液中に浸漬させる。これにより図3(c)に示すように、残存されている高誘電率材料(High−k)HKが処理液によってエッチングされて除去される。
【0026】
<基板処理装置>
次に、上述した基板処理方法を好適に実施することができる基板処理装置について図4を参照しながら説明する。なお、図4は、実施例に係る基板処理装置の概略構成を示す図である。
【0027】
この基板処理装置は、保持アーム11と、処理槽13と、処理液配管15とを備えている。保持アーム11は、処理を施すための複数枚の基板Wを保持し、処理槽13の上方と、図4に示す浸漬位置(処理位置)との間を昇降可能に構成されている。処理槽13は、その底部に、処理液を注入する注入管17を備えている。また、その上部周囲には、溢れた処理液を回収して排出する回収槽19を備えている。注入管17には、処理液配管15が連通接続されている。
【0028】
処理液配管15は、フィルタ21と、本発明における加熱手段に相当する加熱器23と、混合器24と、第1供給配管25と、第2供給配管26と、第3供給配管27とを備えている。フィルタ21は処理液中のパーティクル等を除去するものであり、加熱器23は処理液を所定の温度に昇温調節する。混合器24は第2供給配管26で供給された硫酸と第3供給配管27で供給されたフッ酸とを混合する。第1供給配管25には、純水供給源28が配備され、その流量と開閉を制御する制御弁29が取り付けられている。第2供給配管26には、硫酸供給源30が配備され、その流量と開閉を制御する制御弁31が取り付けられている。第3供給配管27には、フッ酸供給源32が配備され、その流量と開閉を制御する制御弁33が取り付けられている。
【0029】
制御部34は、制御弁29、31、33の開閉とともに流量を制御する。また、制御部34は、加熱器23を制御し、処理液配管15を流れる処理液を所定の加熱温度に加熱する。また、必要に応じて、制御部37は制御弁31,33を制御して、処理液の濃度を調整する。
【0030】
このように構成された基板処理装置では、制御部34が制御弁31、33を開放して各々所定流量の硫酸とフッ酸とを混合器24に供給することにより、所定濃度の処理液が混合器24を介して処理液配管15に供給される。処理液配管15に供給された処理液は、加熱器23により所定温度となるように加熱された後、処理槽13に供給される。処理液が処理槽13を満たし、回収槽19に溢れた後、処理槽13の上方に待機していた保持アーム11が基板Wを保持したまま図4に示す浸漬位置にまで下降する。所定時間が経過した後、制御部34は制御弁31、33を閉止するとともに、制御弁29を開放して純水を処理槽13に供給する。これにより基板Wに対する処理が停止されるとともに、純水洗浄処理が行われる。
【0031】
このように構成された基板処理装置によると、上述した基板処理方法を好適に実施することができ、高誘電材料を含む膜材料が被着された基板Wを好適に処理することができる。
【0032】
なお、上述した装置は、複数枚の基板Wを一括して処理するバッチ処理を例に採って説明したが、本発明は、一枚の基板を保持部材で保持しつつ、回転させて基板の処理を行なう枚葉式であっても適用できる。また、上述した装置では、回収槽19に溢れた処理液を排出したが、ポンプで循環させて処理槽13に戻すようにしてもよい。さらに、加熱器23は処理液配管15に取り付けるものに限らず、回収槽19内に設置してもよい。また、例えばポリマー除去液として使用する場合のように、処理液をエッチング液以外の液にも適用できる。
【0033】
【発明の効果】
以上の説明から明らかなように、本発明によれば、硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液で、高誘電率材料を含む膜材料が被着された基板を処理しているので、処理液の温度を比較的に低温度に設定することができ、基板処理のランニングコストの低減を図ることができる。また、高温度に耐える装置部品を使う必要がない分だけ、装置を容易に実現することができる。
【図面の簡単な説明】
【図1】本発明方法による実験結果を示すグラフである。
【図2】比較例の実験結果を示すグラフである。
【図3】本発明方法による具体的な処理の説明に供する図であり、(a)はエッチング前を示し、(b)はドライエッチング後を示し、(c)は処理液によるエッチング後を示す。
【図4】実施例に係る基板処理装置の概略構成を示す図である。
【符号の説明】
W … 基板
Si … シリコン
HK … 高誘電率材料(High−k)を含む膜材料
M … マスク
13 … 処理槽
15 … 処理液配管
19 … 回収槽
23 … 加熱器(加熱手段)
24 … 混合器
28 … 純水供給源
29、31、33 … 制御弁
30 … 硫酸供給源
32 … フッ酸供給源
34 … 制御部

Claims (4)

  1. 硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液で、高誘電率材料を含む膜材料が被着された基板を処理することを特徴とする基板処理方法。
  2. 請求項1に記載の基板処理方法において、フッ酸(HF)またはバッファードフッ酸(NHF・HF)が1重量%以内の前記処理液で、高誘電率材料およびシリコン熱酸化膜を含む膜材料が被着された基板を処理することを特徴とする基板処理装置。
  3. 請求項1または請求項2に記載の基板処理方法において、
    前記高誘電率材料は、アルミニウムAl、ハフニウムHf、ジルコニウムZrのいずれか一つを含む酸化物またはケイ酸塩またはアルミン酸塩であることを特徴とする基板処理方法。
  4. 高誘電率材料を含む膜材料が被着された基板を処理する基板処理装置において、
    基板を収容して処理を施すための処理部と、
    前記処理部に硫酸(HSO)とフッ酸(HF)とを含む処理液、または硫酸(HSO)とバッファードフッ酸(NHF・HF)と含む処理液を供給する処理液配管と、
    前記処理液を加熱するための加熱手段と、
    を備えていることを特徴とする基板処理装置。
JP2003049236A 2003-02-26 2003-02-26 基板処理方法及びその装置 Abandoned JP2004259946A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003049236A JP2004259946A (ja) 2003-02-26 2003-02-26 基板処理方法及びその装置
US10/785,685 US20040166242A1 (en) 2003-02-26 2004-02-23 Substrate treating method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003049236A JP2004259946A (ja) 2003-02-26 2003-02-26 基板処理方法及びその装置

Publications (1)

Publication Number Publication Date
JP2004259946A true JP2004259946A (ja) 2004-09-16

Family

ID=32866619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003049236A Abandoned JP2004259946A (ja) 2003-02-26 2003-02-26 基板処理方法及びその装置

Country Status (2)

Country Link
US (1) US20040166242A1 (ja)
JP (1) JP2004259946A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311993A (ja) * 2003-03-26 2004-11-04 Mitsubishi Gas Chem Co Inc 高誘電率薄膜エッチング剤組成物
JP2005079311A (ja) * 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9926225B2 (en) * 2011-12-30 2018-03-27 Corning Incorporated Media and methods for etching glass

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869313A (en) * 1973-05-21 1975-03-04 Allied Chem Apparatus for automatic chemical processing of workpieces, especially semi-conductors
US6656852B2 (en) * 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311993A (ja) * 2003-03-26 2004-11-04 Mitsubishi Gas Chem Co Inc 高誘電率薄膜エッチング剤組成物
JP2005079311A (ja) * 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US20040166242A1 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
KR102303329B1 (ko) 기판 처리 장치 및 기판 처리 장치를 이용한 기판 처리 방법
TWI553888B (zh) 基板處理裝置及基板處理方法
TWI375271B (ja)
TWI270921B (en) A method for manufacturing a semiconductor device and a cleaning device for stripping resist
KR102637397B1 (ko) 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
KR20010076979A (ko) 실리사이드막을 구비한 반도체소자의 제조방법
TW200822221A (en) Method of manufacturing semiconductor device
JP2019510379A (ja) シリカ堆積なしに窒化物構造体を処理するためのプロセス及び装置窒化物構造体を処理するためのプロセス及び装置
US20110253176A1 (en) Method and apparatus for washing substrate
JP6315694B2 (ja) 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置
US20050019498A1 (en) Substrate treating method and apparatus
KR20190064479A (ko) 기판 처리 방법 및 기판 처리 장치
US6941956B2 (en) Substrate treating method and apparatus
JP2004259946A (ja) 基板処理方法及びその装置
TW200534391A (en) Etching composition and method for etching a substrate
JP6195788B2 (ja) 基板処理装置および基板処理方法
TW464966B (en) Semiconductor wafer clean method to prevent corrosion of metal silicide layer
JP3773458B2 (ja) 基板処理方法及びその装置
JP3224548B2 (ja) タングステンシリサイド膜の堆積時応力を最小にする装置および方法
JP3639812B2 (ja) エッチング方法およびエッチング装置
WO2016152371A1 (ja) 基板処理方法および基板処理装置
US10818490B2 (en) Controlled growth of thin silicon oxide film at low temperature
JP2004281463A (ja) 基板処理方法および基板処理装置
WO2022201612A1 (ja) 基板処理方法、および、基板処理装置
KR20030095589A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080605