JP2014197664A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2014197664A
JP2014197664A JP2013248140A JP2013248140A JP2014197664A JP 2014197664 A JP2014197664 A JP 2014197664A JP 2013248140 A JP2013248140 A JP 2013248140A JP 2013248140 A JP2013248140 A JP 2013248140A JP 2014197664 A JP2014197664 A JP 2014197664A
Authority
JP
Japan
Prior art keywords
oxide
film
layer
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013248140A
Other languages
English (en)
Other versions
JP2014197664A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
安孝 中澤
Yasutaka Nakazawa
安孝 中澤
正美 神長
Masami Kaminaga
正美 神長
純一 肥塚
Junichi Hizuka
純一 肥塚
岡崎　健一
Kenichi Okazaki
健一 岡崎
拓也 廣橋
Takuya Hirohashi
拓也 廣橋
駿介 足立
Shunsuke Adachi
駿介 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013248140A priority Critical patent/JP2014197664A/ja
Publication of JP2014197664A publication Critical patent/JP2014197664A/ja
Publication of JP2014197664A5 publication Critical patent/JP2014197664A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】酸化物半導体中のチャネル形成領域における酸素欠損を低減し、電気特性の安定したまたは信頼性の高いトランジスタを含む半導体装置を提供する。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート電極上のゲート絶縁膜上に、酸化物半導体層を形成し、酸化物半導体層上に、スパッタリング法により酸化物層を形成して、酸化物半導体層と酸化物層とを含む酸化物積層膜を形成し、酸化物積層膜を所定の形状に加工し、所定の形状に加工した酸化物積層膜上に、Ｔｉを主成分とする導電膜を形成し、導電膜をエッチングして、ソース電極およびドレイン電極を形成するとともに、バックチャネル側に凹部を形成し、加熱処理により、酸化物積層膜がソース電極およびドレイン電極と接する部分をｎ型化する。
【選択図】図２

Description

本発明は、物、プロセス（方法および製造方法を含む）、機械（マシーン）、製品（マニュファクチャ）、または組成物（コンポジション・オブ・マター）に関する。特に本発明は、半導体装置、表示装置、発光装置、それらの駆動方法、またはそれらの製造方法等に関する。特に本発明は、酸化物半導体を有する半導体装置、表示装置、または発光装置等に関する。
なお、本明細書中において半導体装置とは、半導体の電子工学的な特性を利用することで機能しうる装置の全てをその範疇とし、例えば、電気光学装置や半導体回路、電気機器等はいずれも半導体装置に含まれる。
ガラス基板等の絶縁表面を有する基板上に形成された半導体薄膜を用いたトランジスタ（薄膜トランジスタ、またはＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒの略称。）ともいう。）やダイオード等の半導体素子は、集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような半導体装置に広く応用されている。このような半導体素子に適用可能な半導体薄膜としてシリコン膜が広く知られている。
しかし、例えば非晶質シリコンを用いたトランジスタは、ガラス基板の大面積化に対応することができるため低コストで作製することができるものの、電界効果移動度が低い。一方、多結晶シリコンを用いたトランジスタは、電界効果移動度が高いもののレーザアニールなどの結晶化工程が必要であり製造工程数が多く、またガラス基板の大面積化には必ずしも適応しない。
一方、近年新たな半導体材料として酸化物半導体が注目されている。酸化物半導体として、例えば、酸化亜鉛（ＺｎＯ）やＩｎ−Ｇａ−Ｚｎ酸化物等の材料が挙げられる。このような酸化物半導体を材料とした半導体薄膜をチャネル形成領域に用いたトランジスタを作製する技術の開発が進められている（特許文献１参照）。
酸化物半導体をチャネル形成領域に用いることで、多結晶シリコンや微結晶シリコンによって得られる高い電界効果移動度と、非晶質シリコンによって得られる均一な素子特性とを併せ持ったトランジスタを作製することができる。該トランジスタは電界効果移動度が高いため、例えばこれを表示装置に用いた場合には、小さな面積のトランジスタでも十分なオン電流を得ることができ、画素の高開口率化や、それに伴う表示装置の低消費電力化を図ることができる。また、酸化物半導体膜は、スパッタリング法を用いて成膜できるため、大面積基板上に半導体装置を作製する場合に好適である。大面積基板に半導体装置を作製することで、半導体装置の作製コストを低くすることができる。さらに、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
しかし、酸化物半導体は製造工程中において酸素が脱離し、酸素欠損を形成することが知られている（特許文献２参照）。
特開２００７−１２３８６１号公報 特開２０１１−２２２７６７号公報
酸化物半導体をチャネル形成領域に用いてトランジスタを作製する場合、酸化物半導体中に形成される酸素欠損（本明細書においては、Ｖｏとも表記する。）はトランジスタ特性に影響を与えるため問題となる。酸化物半導体は、酸素欠損に起因してキャリアを発生する場合がある。そのため、酸化物半導体中に酸素欠損が多く存在すると、キャリアである電子が発生する場合があるため、チャネル形成領域がｎ型化（例えばｎ−化）し、低抵抗化してしまうことがある。そのため、トランジスタのノーマリオン化、リーク電流の増大、ストレス印加によるしきい値電圧のシフト等、トランジスタの電気特性の不良が誘発される。従って、チャネル形成領域においては、酸化物半導体中に酸素欠損が少ない程好ましい。
そこで、本発明の一態様は、酸化物半導体中のチャネル形成領域における酸素欠損を低減し、電気特性の安定した、または信頼性の高いトランジスタを含む半導体装置を提供することを課題の一とする。
特に、本発明の一態様は、ゲート電圧−ドレイン電流特性がドレイン電圧によって変動することを低減または抑制したトランジスタを含む半導体装置を提供することを課題の一とする。
また、本発明の一態様は、チャネル長の短い（例えば、チャネル長が３μｍ以下である）微細なトランジスタを含む半導体装置を提供することを課題の一とする。
また、本発明の一態様は、消費電力の小さい半導体装置を提供することを課題の一とする。
また、本発明の一態様は、上記の課題の一を解決する半導体装置の作製方法を提供することを課題の一とする。
特に、本発明の一態様は、生産性または歩留まりの高い半導体装置の作製方法を提供することを課題の一とする。
または、本発明の一態様は、ノーマリオンになりにくい半導体装置を提供することを課題の一とする。または、本発明の一態様は、リーク電流が増えにくい半導体装置を提供することを課題の一とする。または、本発明の一態様は、しきい値電圧が変動しにくい半導体装置を提供することを課題の一とする。または、本発明の一態様は、ショートチャネル効果の影響を受けにくい半導体装置を提供することを課題の一とする。または、本発明の一態様は、ソース領域とドレイン領域とがショートしづらい半導体装置を提供することを課題の一とする。または、本発明の一態様は、チャネル長のばらつきの影響を受けにくい半導体装置を提供することを課題の一とする。
本発明の一態様は、上記に掲げる課題のうち少なくとも一つを解決することができる。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
そこで、本発明の一態様は、酸化物半導体中の酸素欠損の少ない領域の一部をチャネル形成領域として用いたトランジスタを含む半導体装置、およびその作製方法である。
即ち、本発明の一態様は、ゲート電極と、ゲート電極と重なるゲート絶縁膜と、ゲート絶縁膜を介してゲート電極と重なる酸化物積層膜と、酸化物積層膜と接するソース電極およびドレイン電極と、を有し、酸化物積層膜は、ソース電極およびドレイン電極と接する部分がもっとも低抵抗であり、かつソース電極およびドレイン電極から遠ざかるに従って抵抗が高くなる半導体装置である。
また、本発明の一態様は、ゲート電極と、ゲート電極と重なるゲート絶縁膜と、ゲート絶縁膜を介してゲート電極と重なる酸化物積層膜と、酸化物積層膜と接するソース電極およびドレイン電極と、を有し、酸化物積層膜は、ソース電極とドレイン電極との間に凹部を有し、ソース電極およびドレイン電極と接する部分から凹部の側面の一部に渡って低抵抗領域を有する半導体装置である。
また、本発明の一態様は、ゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸化物積層膜と、酸化物積層膜と接するソース電極およびドレイン電極と、ソース電極およびドレイン電極と接する酸化物積層膜の部分に設けられたｎ＋領域と、を有し、酸化物積層膜中において、ｎ＋領域は前記ソース電極とドレイン電極との間の領域に延びている半導体装置である。
また、本発明の一態様は、ゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸化物積層膜と、酸化物積層膜と接するソース電極およびドレイン電極と、ソース電極およびドレイン電極と接する酸化物積層膜の部分に設けられたｎ＋領域と、を有し、ソース電極とドレイン電極との間において、酸化物積層膜は凹部を有し、ｎ＋領域は凹部の側面の一部と接している半導体装置である。
また、本発明の一態様は、ゲート電極上にゲート絶縁膜を形成し、ゲート電極上のゲート絶縁膜上に、酸化物半導体層を形成し、酸化物半導体層上に、スパッタリング法により酸化物層を形成して、酸化物半導体層と酸化物層とを含む酸化物積層膜を形成し、酸化物積層膜を所定の形状に加工し、所定の形状に加工した酸化物積層膜に接して、Ｔｉを主成分とする導電膜を形成し、導電膜をエッチングして、ソース電極およびドレイン電極を形成するとともに、バックチャネル側に凹部を形成し、熱処理により、酸化物積層膜がソース電極およびドレイン電極と接する部分をｎ型化することを特徴とする半導体装置の作製方法である。
酸化物半導体層および前記酸化物層は、それぞれＩｎ（インジウム）、Ｍ、Ｚｎ（亜鉛）を含む酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｌａ、ＣｅまたはＮｄ）であり、酸化物層は、酸化物半導体層よりも含有するＭの割合が高いことが好ましい。
本発明の一態様により、電気特性の安定したまたは信頼性の高いトランジスタを含む半導体装置を提供することができる。
特に、本発明の一態様により、ゲート電圧−ドレイン電流特性がドレイン電圧によって変動することを低減または抑制したトランジスタを含む半導体装置を提供することができる。
また、本発明の一態様により、チャネル長の短い（例えば、チャネル長が３μｍ以下である）微細なトランジスタを含む半導体装置を提供することができる。
また、本発明の一態様により、消費電力の小さい半導体装置を提供することができる。
また、本発明の一態様により、上記の課題の一を解決する半導体装置の作製方法を提供することができる。
また、本発明の一態様により、生産性または歩留まりの高い半導体装置の作製方法を提供することができる。
トランジスタの一形態を説明する上面図および断面図。 トランジスタの一形態を説明する断面図。 トランジスタのバンド構造を説明する図。 トランジスタのバンド構造を説明する図。 トランジスタの作製方法を示す断面図。 トランジスタの作製方法を示す断面図。 酸化物半導体層を用いたトランジスタの電気特性の変動を説明する図。 酸化物半導体層を用いたトランジスタの断面構造を示す図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する上面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 ＥＬ素子を用いた表示モジュールの画素の一部の回路図。 ＥＬ素子を用いた表示モジュールの上面図、断面図および発光層の断面図。 ＥＬ素子を用いた表示モジュールの断面図。 液晶素子を用いた表示モジュールの画素の回路図。 液晶素子を用いた表示モジュールの断面図。 ＦＦＳモードの液晶素子を用いた表示モジュールを説明する図。 タッチセンサを説明する図。 タッチセンサを備える画素を説明する図。 タッチセンサおよび画素の動作を説明する図。 タッチセンサおよび画素の動作を説明する図。 画素を説明する図。 電気機器を説明する図。 シート抵抗の測定結果を示す図。 シート抵抗の測定結果を示す図。 シート抵抗の測定結果を示す図。 シート抵抗の測定結果を示す図。 上部にタングステン層を形成したＣＡＡＣ−ＯＳ膜のＴＥＭ像。 シート抵抗の測定結果を示す図。 シート抵抗の測定結果を示す図。 上部にチタン層を形成したｎｃ−ＯＳ膜のＴＥＭ像。 ＳＩＭＳ結果を示す図。 酸素の拡散についての評価結果を示す図。 酸素の拡散についての評価結果を示す図。 作製したトランジスタの特性を示す図。 ゲートＢＴ試験の結果を示す図。 オン電流としきい値電圧との相関関係を示す図。 ＴＬＭ解析を説明する図。 ＴＬＭ解析の結果を示す図。 ＴＬＭ解析の結果を示す図。 ＣＡＡＣ構造の酸化物半導体を用いたトランジスタの特性を示す図。 非晶質の酸化物半導体を用いたトランジスタの特性を示す図。 計算で求めた非晶質構造と結晶構造を示す図。
本発明の実施形態について、図面を用いて以下、詳細に説明する。
ただし、本発明はこれらの説明に限定されず、その形態および態様を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施形態の記載内容に限定して解釈されるものではない。
なお、本明細書で説明する各図において、膜や層、基板などの厚さや領域の大きさ等の各構成要素の大きさは、個々に説明の明瞭化のために誇張されている場合がある。よって、必ずしも各構成要素はその大きさに限定されず、また各構成要素間での相対的な大きさに限定されない。
なお、本明細書等において、第１、第２などとして付される序数詞は、便宜上用いるものであって工程の順番や積層の順番などを示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
なお、本明細書等で説明する本発明の構成において、同一部分または同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易にするため、図面においては省略して示すことがある。
なお、本明細書等において、「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
また、本明細書等において、「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。そのため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。さらに、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
なお、本実施の形態に記載の内容は、適宜組み合わせて用いることができる。
［１．酸化物半導体層を用いたトランジスタの劣化機構］
酸化物半導体（ＯＳ）層を用いたトランジスタの信頼性を高めるためには、信頼性に影響を与える要因を明らかにすることが重要である。そこで、酸化物半導体層を用いたトランジスタの信頼性を高めるために、以下のような劣化機構のモデルを立てた。
酸化物半導体層の酸素欠損（Ｖｏ）は、酸化物半導体層に深い準位（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ（Ｄｅｎｓｉｔｙ Ｏｆ Ｓｔａｔｅ））を形成する。ｄｅｅｐ ｌｅｖｅｌ ＤＯＳを低減するためには、酸化物半導体層を化学量論的組成よりも過剰に酸素を含む状態にすること、外部から酸素欠損を補う酸素を与えることが重要である。
酸化物半導体層を用いたトランジスタに対し、プラスゲートＢＴ（＋ＧＢＴ：ｐｌｕｓ ｇａｔｅ ｂｉａｓ ｔｅｍｐｅｒａｔｕｒｅ）試験を行うと、初期のＶｇ−Ｉｄ特性と比べてしきい値電圧（Ｖｔｈ）がプラス方向へ変動する。また、プラスゲートＢＴ試験を行ったトランジスタに対し、マイナスゲートＢＴ（−ＧＢＴ：ｍｉｎｕｓ ｇａｔｅ ｂｉａｓ ｔｅｍｐｅｒａｔｕｒｅ）試験を行うと、Ｖｇ−Ｉｄ特性がマイナス方向へ変動する。このように、プラスゲートＢＴ試験とマイナスゲートＢＴ試験とを交互に繰り返すことで、トランジスタのしきい値電圧がプラス方向、マイナス方向に交互に変動する（図７参照）。
図７より、酸化物半導体層を用いたトランジスタのＶｇ−Ｉｄ特性の変動は、固定電荷ではなく準位（トラップ準位）が関係していることが示唆される。
［１．１．各劣化モードにおける劣化機構］
以下に、酸化物半導体層を用いたトランジスタの劣化モードが、どのように起こるかを説明する。
プラスゲートＢＴ試験時のしきい値電圧のプラス方向への変動について説明を行う。
プラスゲートＢＴ試験時において、プラスのゲート電圧によって誘起された電子がＤＯＳにトラップされる。プラスゲートＢＴ試験時にトラップされた電子、即ちマイナス電荷は、緩和時間が長く、固定電荷のように振る舞う。このマイナス電荷により、ゲート電圧（バイアス）をオフ状態とした後も、実効的にマイナスの電圧が与えられた状態と等しくなる。よって、プラスゲートＢＴ試験後のトランジスタの電気特性を測定した時に、トランジスタ特性（Ｖｇ−Ｉｄ特性）のしきい値電圧がプラス方向へ変動する。
次に、マイナスゲートＢＴ試験時のしきい値電圧のマイナス方向への変動について説明を行う。
マイナスゲートＢＴ試験時において、マイナスのゲート電圧（Ｖｇ）を印加し、光を照射するとＤＯＳに正孔、即ちプラス電荷がトラップされる。伝導体下端のエネルギー（Ｅｃ）とＤＯＳのエネルギーとの差が大きい、また価電子帯上端のエネルギー（Ｅｖ）とＤＯＳのエネルギーとの差が大きいため、正孔が誘起されるのに要する時間が長い。また酸化物半導体層中の正孔は有効質量が大きく、ドレイン電極からも正孔の注入は起こりにくい。また、プラス電荷は、緩和時間が長く固定電荷のように振る舞う。このプラス電荷により、ゲート電圧（バイアス）をオフ状態とした後も、実効的にプラスの電圧が与えられた状態と等しくなる。よって、マイナスゲートＢＴ試験後のトランジスタの電気特性を測定した時に、トランジスタ特性（Ｖｇ−Ｉｄ特性）のしきい値電圧がマイナス方向へ変動する。
次に、酸化物半導体層とソース電極およびドレイン電極との接触した領域のｎ型領域について、図８を用いて説明を行う。図８は、酸化物半導体層を用いたトランジスタの断面図を示しており、ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された酸化物半導体層と、酸化物半導体層上に形成されたソース電極およびドレイン電極と、酸化物半導体層、ソース電極、およびドレイン電極上に形成された絶縁膜（ｅｘＯ含有の絶縁膜）と、を有する構成である。
酸化物半導体層の形成後、該酸化物半導体層に接して、ソース電極およびドレイン電極を形成する。例えば、ソース電極およびドレイン電極をスパッタリング法で成膜した場合、酸化物半導体層の膜中に成膜時のプラズマダメージ、または成膜時にソース電極およびドレイン電極に用いる材料の原子または分子の衝突により、酸化物半導体層の一部がｎ型化し、ｎ型領域（ｎ＋領域）が形成される。
また、上述したｎ型領域は、ソース電極およびドレイン電極の形成後の熱処理でも形成される。例えば、該熱処理により、酸化物半導体層中に酸素欠損の位置に水素が入る（ＶｏＨが形成される）、または酸化物半導体層がＩｎを含む場合、酸化物半導体層中に含まれるＩｎが還元され、ｎ型領域が形成される。
一方、酸化物半導体層のソース電極およびドレイン電極が形成されていない領域、即ちチャネルが形成される領域は、酸化物半導体層と接して過剰な酸素を有する絶縁膜（ｅｘＯ含有の絶縁膜）が形成されているため、この過剰な酸素を有する絶縁膜の形成後に熱処理を行うことによって、酸化物半導体層中に過剰酸素（ｅｘＯ）が補填され、酸素欠損が低減することによりｉ型化（ｉ層）となる。
なお、酸化物半導体層がＩｎ−Ｇａ−Ｚｎ酸化物である場合、酸素との結合エネルギーの小さいインジウムと結合している酸素が抜けやすい（Ｉｎ−Ｖｏが形成されやすい）。なお、ｎ型領域の形成には、Ｉｎ−ＶｏＨが関係していると考えられる。また、酸素欠損は、Ｉｎ−Ｖｏ−Ｉｎのように存在していると考えられる。
酸化物半導体層中の欠陥準位を低減するには、酸素欠損（Ｖｏ）を低減することが重要である。具体的には、酸化物半導体層中へのＳｉの混入を防ぎ、または過剰酸素を補填することで酸素欠損を低減することができる。また、酸素欠損に水素が捕獲されると、ｎ型領域が形成されるため、酸化物半導体層中の水素を低減すると好ましい。
［２．酸化物半導体を用いたトランジスタ］
以下では、酸素欠損を低減し、安定した電気特性を有する酸化物半導体を用いたトランジスタについて説明する。
［２．１．トランジスタの構造］
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ１００の上面図および断面図を示す。図１（Ａ）はトランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ１−Ａ２間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｂ１−Ｂ２間の断面図である。なお、図１（Ａ）では、明瞭化のため、トランジスタ１００の構成要素の一部（例えば、基板１０１、ゲート絶縁膜１０３、層間絶縁膜１０９など）を省略している。
図１（Ｂ）および図１（Ｃ）に示すトランジスタ１００は、基板１０１上に設けられるゲート電極１０２を有する。また、基板１０１およびゲート電極１０２上に、ゲート絶縁膜１０３が形成され、ゲート絶縁膜１０３を介して、ゲート電極１０２と重なる酸化物積層膜１０４と、酸化物積層膜１０４に接するソース電極１０８ａおよびドレイン電極１０８ｂとを有する。また、ゲート絶縁膜１０３、酸化物積層膜１０４、およびソース電極１０８ａおよびドレイン電極１０８ｂ上には、層間絶縁膜１０９が形成される。層間絶縁膜１０９は、酸化物絶縁膜１０９ａと酸化物絶縁膜１０９ｂとの積層構造である。また、層間絶縁膜１０９上に層間絶縁膜１１１を有する。
本発明の一態様に係るトランジスタ１００において、酸化物積層膜１０４は、酸化物半導体層１０５、酸化物層１０６を有する。また、酸化物半導体層１０５が主としてチャネルとして機能する。また、酸化物積層膜１０４に接するように、層間絶縁膜１０９が形成されている。即ち、酸化物半導体層１０５と層間絶縁膜１０９との間に、酸化物層１０６が設けられている。
酸化物半導体層１０５としては、例えばＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｌａ、ＣｅまたはＮｄ）を用いることができる。
なお、酸化物半導体層１０５がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
酸化物半導体層１０５は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。
酸化物半導体層１０５の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。
酸化物層１０６は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物であり、且つ酸化物半導体層１０５よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、ＩｎもしくはＧａを含む酸化物層１０６の伝導帯の下端のエネルギーと、酸化物半導体層１０５の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物層１０６がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体層１０５および酸化物層１０６がＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体層１０５と比較して、酸化物層１０６に含まれるＭの原子数比が大きく、代表的には、酸化物半導体層１０５に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体層１０５および酸化物層１０６がＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物層１０６をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１０５をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物積層膜において、ｙ２がｘ２以上であると、当該酸化物積層膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、当該酸化物積層膜を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であると好ましい。
例えば、酸化物半導体層１０５としてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物層１０６としてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体層１０５および酸化物層１０６の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層１０５のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物層１０６は、後に形成する層間絶縁膜１０９を形成する際の、酸化物半導体層１０５へのダメージ緩和膜としても機能する。
酸化物層１０６の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍである。
酸化物半導体層１０５において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体層１０５において酸素欠損が増加し、ｎ型化してしまう。そのため、酸化物半導体層１０５の一部または全てにおけるシリコンや炭素の濃度、または酸化物層１０６と酸化物半導体層１０５との界面近傍のシリコンや炭素の濃度を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層１０５において、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となる。このため、酸化物半導体層１０５のアルカリ金属またはアルカリ土類金属の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。
また、本発明の一態様に係るトランジスタ１００において、酸化物積層膜１０４に接するように、層間絶縁膜１０９が形成されている。層間絶縁膜１０９は、酸化物絶縁膜１０９ａと、その上の酸化物絶縁膜１０９ｂとからなる。
酸化物絶縁膜１０９ａは、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜１０９ａは、後に形成する酸化物絶縁膜１０９ｂを形成する際の、酸化物積層膜１０４へのダメージ緩和膜としても機能する。
酸化物絶縁膜１０９ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、酸化物絶縁膜１０９ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁膜１０９ａに含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜１０９ａにおける酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜１０９ａと酸化物積層膜１０４との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物積層膜１０４の欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜１０９ａにおいては、外部から酸化物絶縁膜１０９ａに入った酸素が全て酸化物絶縁膜１０９ａの外部に移動せず、酸化物絶縁膜１０９ａにとどまる酸素もある。また、酸化物絶縁膜１０９ａに酸素が入るとともに、酸化物絶縁膜１０９ａに含まれる酸素が酸化物絶縁膜１０９ａの外部へ移動することで、酸化物絶縁膜１０９ａにおいて酸素の移動が生じる場合もある。
酸化物絶縁膜１０９ａとして酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜１０９ａ上に設けられる、酸化物絶縁膜１０９ｂから脱離する酸素を、酸化物絶縁膜１０９ａを介して酸化物積層膜１０４に移動させることができる。
酸化物絶縁膜１０９ａに接するように酸化物絶縁膜１０９ｂが形成されている。酸化物絶縁膜１０９ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
酸化物絶縁膜１０９ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜１０９ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜１０９ｂは、酸化物絶縁膜１０９ａと比較して酸化物積層膜１０４から離れているため、酸化物絶縁膜１０９ａより、欠陥密度が多くともよい。
［２．２．エネルギーバンド構造］
ここで、図１（Ｂ）の酸化物積層膜１０４近傍の一点破線Ｃ１−Ｃ２におけるエネルギーバンド構造について、図３（Ａ）を用いて説明し、トランジスタ１００におけるキャリアの流れについて、図３（Ｂ）および図３（Ｃ）を用いて説明する。
図３（Ａ）に示すバンド構造において、例えば、酸化物半導体層１０５としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、酸化物層１０６としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用いる。
図３（Ａ）に示すように、酸化物積層膜１０４において、酸化物半導体層１０５と酸化物層１０６との界面近傍には混合領域が存在し、伝導帯の下端のエネルギーが連続的に変化している。即ち、酸化物半導体層１０５と酸化物層１０６との界面近傍では、トラップ中心や再結合中心のような欠陥準位を形成する不純物が存在しないまたは極めて少ないため、障壁が無く緩やかに変化している。このような接合を本明細書においては連続接合と呼ぶ。酸化物半導体層１０５と酸化物層１０６との間で酸素が相互的に移動することでこのようなバンド形状を形成する。仮に、積層された酸化物半導体層と酸化物層との間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面に、キャリアをトラップする欠陥準位が形成される場合がある。酸化物積層膜１０４において、酸化物半導体層１０５における伝導帯の下端のエネルギーが最も低いため、当該領域がチャネル形成領域として機能する。
上述の連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体層にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（１×１０−４Ｐａ以上５×１０−７Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
また、気体、特に炭素または水素を含む気体が、排気系からチャンバー内に逆流しないように、成膜時以外においても、チャンバーに少量の希ガス等の不活性ガスを導入することが好ましい。
高純度真性である酸化物半導体層を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。また、チャンバーに近接するように精製機を設けることで、スパッタガスは、該精製機で不純物が低減されると共に、精製機からチャンバーへ移動する際における配管での汚染が少ない。この結果、高純度化されたスパッタガスをチャンバーに導入できる。
なお、酸化物半導体層１０５および酸化物層１０６における、真空準位と伝導帯下端のエネルギー差（電子親和力ともいう）は、各層において真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう）からエネルギーギャップを引くことで求めることができる。エネルギーギャップは分光エリプソメータを用いて測定することができ、イオン化ポテンシャルは紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。
ここで、トランジスタにおいて、キャリアである電子の流れる様子について、図３（Ｂ）および図３（Ｃ）を用いて説明する。なお、図３（Ｂ）および図３（Ｃ）において、酸化物半導体層１０５を流れる電子の量を破線矢印の大きさで表す。
酸化物層１０６と酸化物絶縁膜１０９ａとの界面近傍においては、不純物および欠陥によりトラップ準位１２０が形成される。そのため、例えば、図３（Ｂ）に示すように、トランジスタのチャネル形成領域が酸化物半導体層１０５の単層である場合、酸化物半導体層１０５において、電子は主にゲート絶縁膜１０３側を流れるが、酸化物絶縁膜１０９ａ側においても流れる。この結果、電子の一部がトラップ準位１２０に捕獲されてしまう。
一方、本発明の一態様に係るトランジスタ１００は、図３（Ｃ）に示すように、酸化物半導体層１０５と酸化物絶縁膜１０９ａとの間に酸化物層１０６が設けられているため、酸化物半導体層１０５とトラップ準位１２０との間に隔たりがある。この結果、電子がトラップ準位１２０に捕獲されにくくなる。トラップ準位に電子が捕獲されると、捕獲された電子がマイナスの固定電荷として機能する。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体層１０５とトラップ準位１２０との間に隔たりがあるため、トラップ準位１２０における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
なお、酸化物半導体層１０５と酸化物層１０６との界面近傍における伝導帯の下端のエネルギー差ΔＥ１が小さいと、電子がエネルギー差ΔＥ１を越え、トラップ準位１２０に捕獲されてしまう。そのため、酸化物半導体層１０５と酸化物層１０６との伝導帯の下端のエネルギー差ΔＥ１を０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とするとよい。
また、酸化物積層膜１０４のバックチャネル（酸化物積層膜１０４において、ゲート電極１０２と対向する面と反対側の面）側に、酸素を透過する酸化物絶縁膜１０９ａを介して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜１０９ｂ（図１（Ｂ）参照。）が設けられている。そのため、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜１０９ｂから酸化物積層膜１０４に含まれる酸化物半導体層１０５に酸素を移動させることが可能であり、酸化物半導体層１０５の酸素欠損を低減することができる。
以上のことから、酸化物半導体層１０５および酸化物層１０６を有する酸化物積層膜１０４を設けることで、酸化物積層膜１０４における酸素欠損を低減することが可能である。また、酸化物積層膜１０４上に、酸素を透過する酸化物絶縁膜１０９ａを介して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜１０９ｂ設けることでも、酸素欠損を低減することが可能である。また、酸化物半導体層１０５と酸化物絶縁膜１０９ａの間に酸化物層１０６を設けることで、酸化物半導体層１０５または酸化物層１０６と、酸化物半導体層１０５との界面近傍におけるシリコンや炭素の濃度を低減することができる。
これらの結果、酸化物積層膜１０４において、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満となる。吸収係数は、酸素欠損および不純物の混入に由来する局在準位に応じたエネルギー（波長により換算）と正の相関があるため、酸化物積層膜１０４における局在準位が極めて少ない。
なお、ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールとよばれる吸収係数分を除くことにより、局在準位よる吸収係数を以下の式から算出することができる。なお、アーバックテールとは、ＣＰＭ測定によって得られた吸収係数のカーブにおいて一定の傾きを有する領域をいい、当該傾きをアーバックエネルギーという。
ここで、α（Ｅ）は、各エネルギーにおける吸収係数を表し、αｕは、アーバックテールによる吸収係数を表す。
このような構造を有するトランジスタ１００は酸化物半導体層１０５を含む酸化物積層膜１０４において、チャネル形成領域の欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能である。また、ストレス試験の一例であるＢＴストレス試験および光ＢＴストレス試験によってしきい値電圧が変動しない、またはマイナス方向もしくはプラス方向への変動量が１．０Ｖ以下、好ましくは０．５Ｖ以下であり、高い信頼性を得ることができる。
［２．３．トランジスタの構成要素］
以下に、トランジスタ１００の具体的な構成要素について、図１を参照して説明する。
基板１０１は、その材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。
また、基板１０１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。また、基板１０１とトランジスタ１００の間に剥離層を設けてもよい。剥離層上にトランジスタを含む半導体装置の一部または全部を作製した後、剥離層において基板１０１からトランジスタ等を分離し、他の基板に転載することができる。この剥離による転載の方法を用いると、トランジスタ１００を耐熱性の劣る基板や可撓性の基板上に形成することができる。
ゲート電極１０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、ネオジム、ニオブ、スカンジウム、マンガン、ジルコニウムから選ばれた金属材料、これらの金属材料の少なくとも一つを成分とする合金材料、これらの金属材料を複数組み合わせた合金材料、またはこれらの材料の窒化物材料等を用いて形成することができる。また、ゲート電極１０２は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にモリブデン膜を積層する２層構造、ネオジムを含むアルミニウム膜上にモリブデン膜を積層する２層構造、アルミニウム膜上にチタン膜を積層する２層構造、銅膜上にモリブデン膜を積層する２層構造、モリブデンとチタンの合金膜上に銅膜を積層する２層構造、窒化チタン膜上にチタン膜を積層する２層構造、窒化チタン膜上にタングステン膜を積層する２層構造、窒化タンタル膜上にタングステン膜を積層する２層構造、モリブデン膜とそのモリブデン膜上にアルミニウム膜を積層しさらにその上にモリブデン膜を形成する３層構造、チタン膜とそのチタン膜上にアルミニウム膜を積層しさらにその上にチタン膜を形成する３層構造等がある。
また、ゲート電極１０２は、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜、およびＳｎ酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量に添加されていてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。また、グラフェンを用いてもよい。また、上記透光性を有する導電性材料と上記金属材料との積層構造とすることもできる。
また、ゲート電極１０２とゲート絶縁膜１０３との間に、Ｉｎ−Ｇａ−Ｚｎ酸窒化物半導体膜、Ｉｎ−Ｓｎ酸窒化物半導体膜、Ｉｎ−Ｇａ酸窒化物半導体膜、Ｉｎ−Ｚｎ酸窒化物半導体膜、Ｓｎ酸窒化物半導体膜、Ｉｎ酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現することができる。例えば、Ｉｎ−Ｇａ−Ｚｎ酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体層１０５より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ酸窒化物半導体膜を用いる。
ゲート絶縁膜１０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ金属酸化物などを用いればよく、単層または積層構造とすることができる。
ここで、ゲート絶縁膜１０３は、加熱により酸素が脱離する酸化絶縁物を用いてもよい。ゲート絶縁膜１０３に加熱により酸素が脱離する膜を用いることで、酸化物積層膜１０４およびゲート絶縁膜１０３の界面における界面準位を低減することが可能であり、電気特性の劣化の少ないトランジスタを得ることができる。
また、ゲート絶縁膜１０３に、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物積層膜１０４からの酸素の外部への拡散と、外部から酸化物積層膜１０４への水素、水等の混入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
従って、ゲート絶縁膜１０３は二層以上の積層構造とし、酸化物積層膜１０４に近い側に加熱により酸素が脱離する酸化絶縁膜を設け、ゲート電極１０２に近い側に酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることが特に好ましい。
また、ゲート絶縁膜１０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減することができる。
ゲート絶縁膜１０３の厚さは、５ｎｍ以上４００ｎｍ以下、好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
さらに、層間絶縁膜１０９を構成する酸化物絶縁膜１０９ｂ上に、酸素、水素、水等のブロッキング効果を有する層間絶縁膜１１１を設けることで、酸化物積層膜１０４からの酸素の外部への拡散と、外部から酸化物積層膜１０４への水素、水等の混入を防ぐことができる。
ここで、トランジスタ１００を形成するにあたり、ソース電極１０８ａおよびドレイン電極１０８ｂは、低抵抗な金属材料を用いるとよい。特に、大面積の表示を行う表示モジュールを製造する場合、配線の抵抗による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金属材料を用いることが望ましい。
一方、電気抵抗値の低い金属材料からなるソース電極１０８ａおよびドレイン電極１０８ｂと、酸化物積層膜１０４とが接する構造とすると、コンタクト抵抗が高くなるおそれがある。コンタクト抵抗が高くなる要因として、ソース電極１０８ａおよびドレイン電極１０８ｂと、酸化物積層膜１０４との接触面でショットキー接合が形成されることが考えられる。また、ソース電極１０８ａおよびドレイン電極１０８ｂと、酸化物積層膜１０４とが直接接する部分には容量が形成され、周波数特性（ｆ特性ともよばれる）が低くなる。そのため、トランジスタ１００の高速動作が妨げられるおそれがある。
そこで、図６（Ｂ）および（Ｃ）に示すように、ソース電極１０８ａおよびドレイン電極１０８ｂと、酸化物積層膜１０４とが直接接する部分にｎ＋領域１１０を設けることが好ましい。
ｎ＋領域１１０を形成するために、ソース電極１０８ａおよびドレイン電極１０８ｂには、タングステン、チタン、アルミニウム、銅、モリブデン、クロムもしくはタンタル、または少なくともこれらの一つを成分とする合金等の、酸素と結合のしやすい導電材料を用いる。これらの材料を用いることで、ソース電極１０８ａおよびドレイン電極１０８ｂに接する酸化物積層膜１０４に含まれる酸素と、ソース電極１０８ａおよびドレイン電極１０８ｂに含まれる導電材料とが結合し、酸化物積層膜１０４中に酸素欠損を含む領域が形成される。この領域がｎ＋領域１１０として機能するため、ソース電極１０８ａおよびドレイン電極１０８ｂと酸化物積層膜１０４とのコンタクト抵抗を低減するとともに、容量の形成を防止することができる。
以上のように、ｎ＋領域１１０を形成するということは、酸化物積層膜１０４中に酸素欠損を含む領域を形成するということである。このような酸化物積層膜１０４中のｎ＋領域１１０は、ソース電極１０８ａおよびドレイン電極１０８ｂを作製するための導電材料からなる膜の成膜時、および酸化物積層膜１０４の熱処理時に主として形成される。
上記のうち、ソース電極１０８ａおよびドレイン電極１０８ｂの形成後の熱処理時に形成される酸化物積層膜１０４中のｎ＋領域１１０は、例えば、ソース電極１０８ａおよびドレイン電極１０８ｂを構成する導電材料中へ酸化物積層膜１０４中の酸素が引き抜かれ、Ｉｎが還元されることで形成される。または、ソース電極１０８ａおよびドレイン電極１０８ｂを構成する導電材料が酸化物積層膜１０４中に拡散することによっても、酸化物積層膜１０４中にｎ＋領域１１０が形成される。これらの場合、ｎ＋領域は、ソース電極１０８ａおよびドレイン電極１０８ｂと接する部分近傍の酸化物積層膜１０４に形成されるため、チャネル形成領域のｎ型化は免れうる。
しかし、例えばタングステンをソース電極１０８ａおよびドレイン電極１０８ｂに用いる場合、ソース電極１０８ａおよびドレイン電極１０８ｂの作製のために酸化物積層膜１０４上にタングステン膜をスパッタリング法により成膜した段階で、タングステン膜が成膜された酸化物積層膜１０４の上面全域が損傷する。これは、タングステンの成膜時におけるプラズマによるダメージや、タングステン原子または分子の衝突によるダメージに起因すると考えられる。
このような損傷を受けた領域とは、即ち酸化物積層膜１０４の上面近傍における酸化物中の結合が分断されて、酸素欠損が形成された領域である。従って、酸化物積層膜１０４の上面近傍は一様にｎ型化されるため、形成されたタングステン膜を加工してソース電極１０８ａおよびドレイン電極１０８ｂを作製した場合に、ソース電極１０８ａおよびドレイン電極１０８ｂと接する酸化物積層膜１０４の部分においては、ｎ＋領域１１０として当該領域を用いることができるために都合がよい。
しかし、酸化物積層膜１０４の上面近傍は一様にｎ型化されるため、ソース電極１０８ａとドレイン電極１０８ｂとの間のバックチャネル側に設けられる凹部１１２（図６（Ｂ）、（Ｃ）参照。）においてもｎ型化される。そのため、トランジスタ１００のノーマリオン化、リーク電流の増大、ストレス印加によるしきい値電圧のシフト等、トランジスタ１００の電気特性についての不良が誘発される。
よって、ｎ型化された凹部１１２における酸化物積層膜１０４の上面近傍をｉ型化する必要がある。そのために、凹部１１２の酸化物積層膜１０４の上面に接して上述した酸素を透過する酸化物絶縁膜１０９ａを設け、その上に過剰な酸素を有する酸化物絶縁膜１０９ｂを設け、熱処理を行うことにより、酸化物積層膜１０４中に過剰酸素（ｅｘＯ）を補填して酸素欠損を低減し凹部１１２における酸化物積層膜１０４をｉ型化するなどの工程が必要となる。
しかし、このように一度ｎ型化された酸化物積層膜１０４に対してｉ型化する処理を行っても、十分にｉ型化されないおそれがある。
そこで、ｎ＋領域１１０を形成するとともに、バックチャネル側の凹部１１２においては酸化物積層膜１０４をｉ型とするトランジスタの作製方法について、以下に説明する。
［３．トランジスタの作製方法］
［３．１．ゲート電極およびゲート絶縁膜の形成］
トランジスタ１００の作製方法について、図５および図６を用いて説明する。本作製方法においては、トランジスタ１００のソース電極１０８ａおよびドレイン電極１０８ｂの導電材料にチタンを用いる場合について説明する。
図５（Ａ）に示すように、基板１０１上にゲート電極１０２を形成し、ゲート電極１０２上にゲート絶縁膜１０３を形成する。ここでは、基板１０１としてガラス基板を用いる。
次にゲート電極１０２を形成する。まず、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりフォトレジストマスクを形成する。次に、該フォトレジストマスクを用いて導電膜の一部をエッチングして、ゲート電極１０２を形成する。この後、フォトレジストマスクを除去する。
なお、ゲート電極１０２は、上記形成方法の代わりに電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりフォトレジストマスクを形成し、当該フォトレジストマスクを用いてタングステン膜をドライエッチングして、ゲート電極１０２を形成する。
ゲート絶縁膜１０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
ゲート絶縁膜１０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体としては、例えばシラン、ジシラン、トリシラン、フッ化シラン等を用いることができる。酸化性気体としては、例えば酸素、オゾン、一酸化二窒素、二酸化窒素等を用いることができる。
また、ゲート絶縁膜１０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、およびアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シランおよび窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、ゲート絶縁膜１０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。
また、ゲート絶縁膜１０３として酸化ガリウム膜を形成する場合には、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
［３．２．酸化物積層膜の形成］
次に、図５（Ｂ）に示すように、ゲート絶縁膜１０３上に酸化物積層膜１０４を形成する。ここでは、酸化物積層膜１０４は、下層の酸化物半導体層１０５と上層の酸化物層１０６とにより構成される２層構造である。ただし、酸化物積層膜１０４は２層構造に限られず、三層以上の積層構造であってもよく、また酸化物半導体層１０５の単層構造であってもよい。
酸化物積層膜１０４は、まずゲート絶縁膜１０３上に、酸化物半導体層１０５と酸化物層１０６とをスパッタリング法等により、連続的に成膜する。次に、酸化物積層膜１０４上にフォトリソグラフィ工程によりフォトレジストマスクを形成した後、該フォトレジストマスクを用いて酸化物半導体層１０５、および酸化物層１０６のそれぞれ一部をエッチングする。これにより、図５（Ｃ）に示すように、ゲート絶縁膜１０３上であって、ゲート電極１０２の一部と重畳するように素子分離された酸化物半導体層１０５と酸化物層１０６とが積層した所定の形状の酸化物積層膜１０４が形成される。酸化物積層膜のエッチングには、例えばメタン（ＣＨ４）とアルゴン（Ａｒ）との混合ガスを用いたドライエッチング法を用いることができる。または、リン酸と硝酸と酢酸との混合液等を用いたウェットエッチング法を用いてもよい。また、この後、フォトレジストマスクを除去する。
酸化物積層膜１０４を構成する酸化物半導体層１０５および酸化物層１０６は、スパッタリング法の他、塗布法、パルスレーザ蒸着法、レーザブレーション法等を用いて形成することができるが、特にスパッタリング法を用いることが好ましい。
スパッタリング法で酸化物半導体層１０５と酸化物層１０６とを形成する場合、プラズマを発生させるための電源装置には、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。ただし、酸化物半導体層１０５または酸化物層１０６として後述するＣＡＡＣ−ＯＳ層を用いる場合には、特にＤＣ電源を用いることが好ましい。
スパッタリングガスは、アルゴン等の希ガス雰囲気、酸素雰囲気、希ガスおよび酸素の混合ガス雰囲気を適宜用いる。希ガスおよび酸素の混合ガス雰囲気を用いる場合には、希ガスに対して酸素のガス比を高めることが好ましい。
また、スパッタリングターゲットは、形成する酸化物半導体層１０５や酸化物層１０６の組成にあわせて、適宜選択すればよい。
［３．２．１．酸化物積層膜の形成］
ここで、酸化物半導体層および酸化物層について詳説する。酸化物積層膜１０４を構成する酸化物半導体層１０５と酸化物層１０６とは、少なくともインジウム（Ｉｎ）を含み、スパッタリング法、好ましくはＤＣスパッタリング法で成膜することのできるスパッタリングターゲットを用いて成膜することができる。スパッタリングターゲットにインジウムを含ませることで導電性が高まるため、ＤＣスパッタリング法で成膜することを容易なものとする。
酸化物層１０６を構成する材料は、Ｉｎ−Ｍ−Ｚｎ酸化物（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記される材料を用いる。Ｍとしては、Ｇａを用いることが好ましい。
なお、酸化物層１０６は、酸化物半導体層１０５に用いる材料よりもインジウムの原子数比が少なく、Ｍの原子数比が多い材料を用いる。酸化物層中のインジウムやガリウムなどの含有量は、飛行時間型二次イオン質量分析法（ＴＯＦ−ＳＩＭＳ）や、Ｘ線電子分光法（ＸＰＳ）で比較することができる。
以下では、酸化物層１０６または酸化物半導体層１０５の結晶性について説明する。
酸化物層１０６または酸化物半導体層１０５は、例えば非単結晶酸化物半導体層とすればよい。非単結晶酸化物半導体層は、非晶質酸化物半導体層、微結晶酸化物半導体層、多結晶酸化物半導体層、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層などである。ただし、酸化物層１０６または酸化物半導体層１０５は、単結晶酸化物半導体層であってもよい。
酸化物層１０６または酸化物半導体層１０５は、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合層であってもよい。混合層は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合層は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
非晶質酸化物半導体層は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体層は、例えば、完全な非晶質であり、結晶部を有さない。
微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を層中に含む。なお、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも欠陥準位密度が低い。
ＣＡＡＣ−ＯＳ層は、複数の結晶部を有する。ＣＡＡＣ−ＯＳ層は、層全体では、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に結晶のｃ軸が配向し、ａ軸およびｂ軸は揃っていない。なお、ＣＡＡＣ−ＯＳ層は、非晶質酸化物半導体層および微結晶酸化物半導体層よりも欠陥準位密度が低い。
ＣＡＡＣ−ＯＳ層は、層全体では、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に結晶のｃ軸が配向し、ａ軸およびｂ軸は揃っていない。一方、ＣＡＡＣ−ＯＳ層に含まれる一つの結晶部内では、ａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
ＣＡＡＣ−ＯＳ層に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ層に含まれる結晶部と結晶部との境界は明確ではない。また、ＣＡＡＣ−ＯＳ層は、明確な粒界（グレインバウンダリーともいう。）がＴＥＭによって確認できない。そのため、ＣＡＡＣ−ＯＳ層は、粒界に起因する電子移動度の低下が起こりにくい。
なお、ＣＡＡＣ−ＯＳ層において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ層の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ層へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。
ＣＡＡＣ−ＯＳ層に含まれる複数の結晶部において、それぞれの結晶のｃ軸は、結晶部の形成される領域のＣＡＡＣ−ＯＳ層の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。そのため、結晶のｃ軸は、ＣＡＡＣ−ＯＳ層の形状によって様々な方向を向く場合がある。つまり、ＣＡＡＣ−ＯＳ層の形状（被形成面の断面形状または表面の断面形状）によっては、複数の結晶部における結晶のｃ軸は、互いに異なる方向を向くことがある。
また、ＣＡＡＣ−ＯＳ層に含まれる結晶部は、ＣＡＡＣ−ＯＳ層を形成したとき、または加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ層が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。例えば、結晶部の形成後に、エッチングなどによってＣＡＡＣ−ＯＳ層の形状を変化させた場合、形状を変化させた後のＣＡＡＣ−ＯＳ層の表面の法線ベクトルと、結晶のｃ軸の方向とが平行にならない場合がある。
例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ層に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ層に対し、ＸＲＤ装置を用い、ｃ軸に垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による分析を行うと、２θが５６°近傍のピークが現れる場合がある。２θが５６°近傍のピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面を示す。ここで、２θを５６°近傍で固定し、表面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、ａ軸およびｂ軸の向きが揃っている単結晶酸化物半導体層の場合は、（１１０）面と等価な面を示す６つのピークが現れるが、ＣＡＡＣ−ＯＳ層の場合は明瞭なピークが現れない。
ＣＡＡＣ−ＯＳ層を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体層にシリコンおよび炭素が高い濃度で含まれることにより、酸化物半導体層の結晶性を低下させることがある。上述したように酸化物積層膜１０４において、少なくとも酸化物半導体層１０５は、ＣＡＡＣ−ＯＳ膜とすることが好ましいため、酸化物半導体層１０５のシリコン濃度および炭素濃度を低減することが好ましい。具体的には、酸化物半導体層１０５の一部または全てのシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、酸化物半導体層１０５の一部または全ての炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。
また、酸化物層１０６は、非晶質構造としてもよいし、結晶部を有していてもよい。ただし、結晶部を有する酸化物半導体層１０５上に酸化物層１０６を成膜すると、酸化物層１０６も結晶構造を有する膜になりやすく、その場合には、酸化物半導体層１０５と酸化物層１０６の境界を断面ＴＥＭ（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）観察では判別することが困難となる場合もある。ただし、酸化物層１０６の結晶性は酸化物半導体層１０５よりも低いため、結晶性の程度で境界を判別することができるといえる。
［３．２．２．ＣＡＡＣ−ＯＳ層の好ましい成膜の条件］
ＣＡＡＣ−ＯＳ層を形成するために、以下の条件を適用することが好ましい。
ＣＡＡＣ−ＯＳ層は、成膜時の基板温度を高くすることが好ましい。例えば、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下、さらに好ましくは１５０℃以上４５０℃以下として酸化物半導体層を成膜することによりＣＡＡＣ−ＯＳ層を形成することができる。
例えば、不純物濃度を低減させてＣＡＡＣ−ＯＳ層を形成することにより、不純物による酸化物半導体の結晶状態の崩壊を抑制することができる。例えば、スパッタリング装置の成膜室内に存在する不純物（水素、水、二酸化炭素、および窒素など）を低減することが好ましい。また、成膜ガス中の不純物を低減することが好ましい。例えば、成膜ガスとして露点が−８０℃以下、さらには−１００℃以下である成膜ガスを用いることが好ましい。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
ＣＡＡＣ−ＯＳ層を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、ＣＡＡＣ−ＯＳ層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりＣＡＡＣ−ＯＳ層に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、ＣＡＡＣ−ＯＳ層の結晶性をさらに高めることができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、ＣＡＡＣ−ＯＳ層の不純物濃度をさらに短時間で低減することができる。
以上により作製したＣＡＡＣ−ＯＳ層中の水素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、以上により作製したＣＡＡＣ−ＯＳ層中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、以上により作製したＣＡＡＣ−ＯＳ層中の炭素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、以上により作製したＣＡＡＣ−ＯＳ層中のシリコン濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、以上により作製したＣＡＡＣ−ＯＳ層は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
酸化物積層膜１０４において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。酸化物積層膜１０４中の不純物濃度を低減するためには、近接するゲート絶縁膜１０３および層間絶縁膜１０９中の不純物濃度も低減することが好ましい。例えば、層間絶縁膜１０９中でシリコンは、不純物準位を形成してしまう。また、該不純物準位がトラップとなり、トランジスタの電気特性を劣化させることがある。
上述の酸化物半導体層をチャネル形成領域に用いたトランジスタは、トランジスタのオフ電流（ここでは、オフ状態のとき、例えばソース電位を基準としたときのゲート電位との電位差がしきい値電圧以下のときのドレイン電流とする）を十分に低くすることが可能である。高純度化された酸化物半導体層を用いたトランジスタで、チャネル長が１０μｍ、酸化物膜の膜厚が３０ｎｍ、ドレイン電圧が１Ｖ以上１０Ｖ程度の範囲である場合、オフ電流を、１×１０−１３Ａ以下とすることが可能である。またチャネル幅あたりのオフ電流（オフ電流をトランジスタのチャネル幅で除した値）を１×１０−２３Ａ／μｍ（１０ｙＡ／μｍ）から１×１０−２２Ａ／μｍ（１００ｙＡ／μｍ）程度とすることが可能である。
以上のようにして、ＣＡＡＣ−ＯＳ層を形成することができる。当該ＣＡＡＣ−ＯＳ層を、酸化物積層膜１０４における酸化物半導体層１０５や酸化物層１０６として好適に用いることができる。
なお、酸化物積層膜１０４を形成した後、膜中の水素や水分を除去するために熱処理を行うことが好ましい。例えば、脱水や脱水素のために、窒素雰囲気で４５０℃１時間の熱処理を行うとよい。
また、酸化物積層膜１０４中の酸素欠損を低減させるため、例えば窒素および酸素雰囲気で４５０℃１時間などの熱処理をさらに行うとよい。
［３．３．チタンを用いた電極］
次に、酸化物積層膜１０４上にソース電極およびドレイン電極を形成する。
はじめに、図５（Ｄ）に示すように、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜１０７を形成する。次に、該導電膜上にフォトリソグラフィ工程によりフォトレジストマスクを形成する。次に、該フォトレジストマスクを用いて導電膜１０７をエッチングして、ソース電極１０８ａおよびドレイン電極１０８ｂを形成する。この後、フォトレジストマスクを除去する。以上により、図５（Ｅ）に示すソース電極１０８ａおよびドレイン電極１０８ｂが形成される。
図５（Ｄ）および（Ｅ）では導電膜１０７、ソース電極１０８ａおよびドレイン電極１０８ｂを単層として図示しているが、これらは導電性材料の積層構造を用いることができる。ただし、ここでは酸化物積層膜１０４と接する導電性材料にチタンを用いる。従って、ソース電極１０８ａおよびドレイン電極１０８ｂが単層構造の場合には、チタンの単層膜であり、複数の導電性材料が積層された積層構造の場合には、酸化物積層膜１０４と接する電極の最下層がチタンを含む層で構成される。
ここで、導電性材料としてチタンを用いる場合、チタンは極めて純度の高いチタンに限らず、不純物程度の他の元素を含有するチタンであってもよく、後述するチタンの特性を発現できる範囲においては、他の元素を主成分程度（例えば１重量％以上）に含有するチタンであってもよい。従って、導電材料としてのチタンは、他の金属との合金や窒化物等の化合物であってもよい。
ソース電極１０８ａおよびドレイン電極１０８ｂとしては、チタン単層膜の他、２層構造以上の積層構造を用いる場合には、二層目以上の積層にはアルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステン等の単体金属、またはこれを主成分とする合金、窒化物を単層構造または積層構造として用いことができる。具体的には、チタン膜上にアルミニウム膜を積層する２層構造、チタン膜上にアルミニウム膜と該アルミニウム膜上にチタン膜とを積層する３層構造、チタン膜上にアルミニウムとネオジムの合金膜と該アルミニウムとネオジムの合金膜上にチタン膜とを積層する３層構造、チタン膜上に窒化チタン膜と該窒化チタン膜上にアルミニウム膜と該アルミニウム膜上にチタン膜とを積層する４層構造等を用いることができる。
上記のうち、ソース電極１０８ａおよびドレイン電極１０８ｂにチタン膜、窒化チタン膜、アルミニウム膜、チタン膜の順に積層された４層構造を用いた場合には、窒化チタン膜を挿入することにより一層目のチタン膜の膜厚を薄膜化することができるため、後述するｎ＋領域の伸張を抑制または制御することができるため、トランジスタの実効的なチャネル長を制御する点で好ましい。
また、ソース電極１０８ａおよびドレイン電極１０８ｂは、チタンと、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜、およびＳｎ酸化物膜などの酸化物膜との積層を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量に添加されていてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ以上３０ｎｍ程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。また、グラフェンを用いてもよい。
ここでは、例えば厚さ５０ｎｍのチタン膜、厚さ４００ｎｍのアルミニウム膜、および厚さ１００ｎｍのチタン膜を順にスパッタリング法により積層する（図５（Ｄ）においては、単層の導電膜１０７として記載）。次に、導電膜１０７上にフォトリソグラフィ工程によりフォトレジストマスクを形成し、当該フォトレジストマスクを用いてチタン膜、アルミニウム膜、およびチタン膜をドライエッチングして、ソース電極１０８ａおよびドレイン電極１０８ｂを形成する（図５（Ｅ）参照）。
ここで、導電膜１０７に例えばタングステン膜を用いた場合（導電膜１０７が積層構造を有する場合には、その最下層に例えばタングステン膜を用いた場合）、成膜時の酸化物積層膜１０４へのダメージにより、酸素欠損が生じる。そのため、実施例において説明するシート抵抗の測定からも明らかなように、酸化物積層膜１０４のシート抵抗が減少し、即ち酸化物積層膜１０４がｎ型化してしまうおそれがある。従って、ソース電極１０８ａおよびドレイン電極１０８ｂ直下の酸化物積層膜１０４に限らず、バックチャネル側においても酸化物積層膜１０４がｎ型化するため、トランジスタのノーマリオン化などの特性不良を招く。
一方で、導電膜１０７にチタン膜を用いた場合（導電膜１０７が積層構造を有する場合には、その最下層にチタン膜を用いた場合）、同様にスパッタリング法により成膜したにも関わらず、後述するようにチタン膜の下の酸化物積層膜１０４のシート抵抗は低下しない場合がある。
即ち、導電膜１０７にチタン膜を用いた場合には、導電膜１０７下の酸化物積層膜１０４中における酸素欠損はほとんど生じない可能性がある。従って、特にバックチャネル側では酸化物積層膜１０４の形成時のｉ型を維持することができ、その結果、良好なトランジスタ特性を得ることができる。
なお、酸化物積層膜１０４の所定の形状への加工の後、導電膜１０７のソース電極１０８ａおよびドレイン電極１０８ｂの加工のためのエッチング前に熱処理は行わない。例えば３５０℃程度の熱処理を行うことで、後述するように導電膜１０７へ酸素が引き抜かれ、酸化物積層膜１０４のｎ型化が進むため、導電膜１０７の除去前においてはバックチャネル側においてもｎ型化してしまうためである。
ソース電極１０８ａおよびドレイン電極１０８ｂの加工のための導電膜１０７のエッチングには、ウェットエッチング法またはドライエッチング法を用いることができる。
導電膜１０７をウェットエッチング法によりエッチングする場合、チタン膜には、フッ化水素酸、フッ化水素酸と硝酸との混合液、フッ化アンモニウム、フッ化アンモニウムと硝酸との混合液、ＢＨＦ（バッファードフッ化水素酸）等を用いることができる。また、チタンの他、他の金属材料としてアルミニウムやニオブを含有したアルミニウムを用いる場合には、リン酸と硝酸と酢酸との混合液等を用いることができる。また、モリブデンやモリブデンとタングステンとの合金を用いる場合には、リン酸と硝酸と酢酸との混合液等を用いることができる。また、タンタルを用いる場合には、フッ化水素酸、フッ化水素酸と硝酸との混合液、フッ化アンモニウム、フッ化アンモニウムと硝酸との混合液、ＢＨＦ（バッファードフッ化水素酸）等を用いることができる。また、銅や銅とその他の元素との合金を用いる場合には、塩化第二銅（または塩化第二鉄）と塩酸（または硝酸）との混合液、リン酸と硝酸と酢酸との混合液等を用いることができる。また、クロムを用いる場合には、硝酸第二セリウムアンモニウムと過塩素酸（または硝酸）との混合液等を用いることができる。なお、導電膜１０７のウェットエッチングで用いるエッチャントは上記の溶液に限られない。また、導電膜１０７が積層構造の場合には、それぞれの層ごとに適当なエッチャントを選択してエッチングしてもよく、同一のエッチャントを選択して二層以上の積層を一度にエッチングしてもよい。
一方、導電膜１０７をドライエッチング法によりエッチングする場合、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。エッチングガスとしては、塩素を含むガス、例えば、塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。また、ハロゲンを含むガスとして、フッ素を含むガス、例えば、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）、オクタフルオロシクロブタン（Ｃ４Ｆ８）などを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。これらのガスを、導電膜１０７の材料にあわせて適宜選択すればよい。
また、構造については後に詳述するが、トランジスタのバックチャネル側に露出した酸化物積層膜１０４の上面を部分的に除去してもよい。酸化物積層膜１０４の上面の部分的な除去は、導電膜１０７のエッチングと同時にまたは異なるタイミングで行うことができる。導電膜１０７のエッチングと同時に行う場合には、導電膜１０７のエッチングに用いたエッチャントまたはエッチングガスを用いて酸化物積層膜１０４の上面を部分的に除去することができ、作製工程を短縮化することができる。
このようにして形成される酸化物積層膜１０４の除去された領域の深さは、エッチング条件と酸化物積層膜１０４を構成する酸化物半導体層１０５および酸化物層１０６の材料によって適宜調整することができる。または、例えば酸化物半導体層１０５と酸化物層１０６との間にエッチングストッパーとして機能するエッチングレートの遅い酸化物層を別途設けることにより、バックチャネル側における酸化物層１０６を完全に除去する構成とすることもできる。本構成については、後に詳説する。
上記のような酸化物積層膜１０４の上面の部分的な除去により、後述するｎ＋領域どうしの電気的な短絡の防止の他、ソース電極およびドレイン電極のエッチングにより発生する残渣物により、ソース電極とドレイン電極との間が電気的に短絡することを抑制することができる。
なお、ソース電極１０８ａおよびドレイン電極１０８ｂの形成により露出したバックチャネル側における酸化物積層膜１０４の表面を、例えばＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ化水素酸、シュウ酸、リン酸などの酸性の溶液等により洗浄することが好ましい。これにより、ソース電極１０８ａおよびドレイン電極１０８ｂの間に流れるリーク電流の発生を抑制することができる。
また、次に説明する層間絶縁膜１０９の形成を行う前に、ｉｎ−ｓｉｔｕ処理として、２２０℃等の温度による真空熱処理やＮ２Ｏを用いたプラズマ処理を行い、露出したバックチャネル側における酸化物積層膜１０４の表面の不純物を除去することが好ましい。
［３．４．酸化物絶縁膜の形成と熱処理］
その後、酸化物積層膜１０４およびソース電極１０８ａおよびドレイン電極１０８ｂ上に、酸化物絶縁膜１０９ａを形成する。次に、酸化物絶縁膜１０９ａ上に酸化物絶縁膜１０９ｂを形成する（図６（Ａ）参照）。
なお、酸化物絶縁膜１０９ａを形成した後、大気に曝すことなく、連続的に酸化物絶縁膜１０９ｂを形成することが好ましい。酸化物絶縁膜１０９ａを形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力および基板温度の一以上を調整して、酸化物絶縁膜１０９ｂを連続的に形成することで、酸化物絶縁膜１０９ａおよび酸化物絶縁膜１０９ｂにおける界面の大気成分由来の不純物濃度を低減することができるとともに、酸化物絶縁膜１０９ｂに含まれる酸素を酸化物積層膜１０４に移動させることが可能であり、酸化物積層膜１０４の酸素欠損量を低減することができる。
酸化物絶縁膜１０９ａとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜１０９ａの原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
このような条件を用いることで、酸化物絶縁膜１０９ａとして酸素を透過する酸化物絶縁膜を形成することができる。なお、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜１０９ａに含まれる水の含有量が少なくなるため、トランジスタ１００の電気特性のばらつきを低減するとともに、しきい値電圧の変動を抑制することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜１０９ａを成膜する際に、酸化物積層膜１０４へのダメージを低減することが可能であり、酸化物積層膜１０４に含まれる酸素欠損量を低減することができる。また、酸化物絶縁膜１０９ａまたは後に形成される酸化物絶縁膜１０９ｂの成膜温度を高くする、例えば２２０℃より高い温度とすることで、酸化物積層膜１０４に含まれる酸素の一部が脱離し、酸素欠損が形成されてしまう。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜１０９ｂの欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減してしまう。これらの結果、酸化物積層膜１０４の酸素欠損を補填することが困難となる。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜１０９ａの成膜時における酸化物積層膜１０４へのダメージを低減することで、少ない酸素脱離量で酸化物積層膜１０４の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜１０９ａに含まれる水素含有量を低減することが可能である。この結果、酸化物積層膜１０４に混入する水素量を低減できるため、トランジスタのしきい値電圧のシフトを抑制することができる。
さらには、酸化物絶縁膜１０９ａは、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
このような成膜条件において、基板温度を上記温度とすることで、シリコンおよび酸素の結合力が強くなる。この結果、酸化物絶縁膜１０９ａとして、酸素が透過し、緻密であり、かつ硬い酸化物絶縁膜、例えば２５℃において０．５重量％のフッ化水素酸に対するエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜１０９ｂとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜１０９ｂの原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜１０９ｂの成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜１０９ｂ中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜１０９ｂを形成することができる。また、酸化物絶縁膜１０９ｂの成膜時において、酸化物積層膜１０４上の酸化物絶縁膜１０９ａは酸化物絶縁膜１０９ｂの保護膜として機能し、酸化物半導体層１０５上の酸化物層１０６は、酸化物半導体層１０５の保護膜として機能する。これらの結果、チャネルが主として形成される酸化物半導体層１０５へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜１０９ｂを形成することができる。
なお、酸化物絶縁膜１０９ｂの成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜１０９ｂの欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。
次に、熱処理を行う（図６（Ｂ）参照）。該加熱処理の温度は、例えば１５０℃以上４５０℃以下、好ましくは２００℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下とする。
加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜１０９ｂに含まれる酸素の一部を酸化物積層膜１０４に移動させ、酸化物積層膜１０４に含まれる酸素欠損を補填することが可能である。この結果、酸化物積層膜１０４に含まれる酸素欠損の量を低減することができる。
以上のような加熱処理は、酸化物積層膜１０４に酸素を供給して酸素欠損を補填するとともに、ソース電極１０８ａおよびドレイン電極１０８ｂと酸化物積層膜１０４とが接する部分において、酸化物積層膜１０４中にｎ＋領域１１０を形成する（図６（Ｂ）および（Ｃ）参照）。
以上の工程により、トランジスタ１００を作製することができる。このようにして作製したトランジスタは、酸化物積層膜１０４の酸素欠損が低減されているため、ＤＯＳが少なく、安定した電気特性を有する。
なお、ここではソース電極１０８ａおよびドレイン電極１０８ｂにおいて、酸化物積層膜１０４に接する部分の導電性材料がチタンである場合について説明したが、これに限られず、その他の金属材料、合金材料等の導電性材料を用いてもよい。例えば、チタンの代わりにタングステンを用いることができる。タングステンを用いた場合には、チタンに比べて成膜時の酸化物積層膜１０４へのダメージが大きくｎ＋領域が形成されやすいが、この場合であっても後に酸素イオンの注入や、層間絶縁膜からの酸素の供給によって、酸素欠損を低減させることができる。
また、上述した金属膜、半導体膜、無機絶縁膜など様々な膜はスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａ−Ｏ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎ−Ｏ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
［４．作製されるトランジスタ］
ここでは、上記のようにして作製されるトランジスタの構造について詳述する。
図２は、上記のようにして作製されるトランジスタの構成例を示したものである。図２に示すトランジスタ１００ａ、１００ｂ、１００ｃは、いずれも図１（Ａ）のトランジスタ１００の上面図における一点鎖線Ａ１−Ａ２間の断面図である。
なお、図２に示すトランジスタ１００ａ、１００ｂ、１００ｃは、酸化物積層膜１０４を単層として記載しているが上述したように酸化物半導体層１０５と酸化物層１０６との二層積層であってもよいし、三層以上の積層構造を有していてもよい。また、酸化物積層膜１０４は、酸化物半導体層１０５の単層構造であってもよい。
［４．１．ｎ＋領域を有するトランジスタ］
図２（Ａ）に示すトランジスタ１００ａは、基板１０１上に設けられるゲート電極１０２を有する。また、基板１０１およびゲート電極１０２上に、ゲート絶縁膜１０３が形成され、ゲート絶縁膜１０３を介して、ゲート電極１０２と重なる酸化物積層膜１０４と、酸化物積層膜１０４に接するソース電極１０８ａおよびドレイン電極１０８ｂとを有する。また、ゲート絶縁膜１０３、酸化物積層膜１０４、およびソース電極１０８ａおよびドレイン電極１０８ｂ上には、層間絶縁膜１０９が形成される。層間絶縁膜１０９は、酸化物絶縁膜１０９ａと酸化物絶縁膜１０９ｂとの積層構造である。また、層間絶縁膜１０９上に層間絶縁膜１１１を有する。
ここで、トランジスタ１００ａは、酸化物積層膜１０４において、ソース電極１０８ａおよびドレイン電極１０８ｂと接する部分にｎ＋領域１１０を有する。ｎ＋領域１１０を有することで、上述したように、ソース電極１０８ａおよびドレイン電極１０８ｂと酸化物積層膜１０４とのコンタクト抵抗を低減することができる。
トランジスタ１００ａが有するｎ＋領域１１０は、ソース電極１０８ａおよびドレイン電極１０８ｂの直下に形成され、かつソース電極１０８ａおよびドレイン電極１０８ｂと酸化物積層膜１０４との界面から浅い領域である。そのため、ｎ＋領域１１０はほとんど伸びておらず、従ってチャネル長（Ｌ）は、設計におけるチャネル長であるソース電極１０８ａとドレイン電極１０８ｂとの間の距離に概略等しい。
従って、トランジスタ１００ａはソース電極１０８ａおよびドレイン電極１０８ｂとの間の距離をチャネル長とできるため、所望の特性を有するトランジスタの設計が容易である。
図９は、酸化物積層膜１０４の膜厚方向（深さ方向）におけるｎ＋領域１１０の深さを示す模式図である。
ｎ＋領域１１０の深さは、図９（Ａ）に示すように、酸化物層１０６中のみに設けられる浅いものであってもよい。この場合、後述するｎ＋領域１１０が伸びる材料や作製条件を用いた場合であっても、ｎ＋領域１１０どうしが接触することを防止することができる。例えば、ソース電極１０８ａおよびドレイン電極１０８ｂにおいて少なくとも酸化物積層膜１０４と接する部分にチタンを用いた場合、酸化物層１０６をＩｎ：Ｇａ：Ｚｎ＝１：３：２の組成のターゲットを用いて高い基板温度でスパッタリング法により成膜することにより、ｎ＋領域１１０を形成することができる。
これに対し、図９（Ｂ）や図９（Ｃ）に示すように、ｎ＋領域１１０を酸化物半導体層１０５中にまで形成してもよく、さらにゲート絶縁膜１０３の上面に接するように酸化物積層膜１０４の膜厚分を完全にｎ＋領域１１０とした構造としてもよい。ソース電極１０８ａおよびドレイン電極１０８ｂと酸化物積層膜１０４とのコンタクト抵抗を十分低減することができる。
［４．２．ソース電極、ドレイン電極と重ならない領域にｎ＋領域を有するトランジスタ］
図２（Ｂ）に示すトランジスタ１００ｂは、ソース電極１０８ａおよびドレイン電極１０８ｂの直下に形成されたｎ＋領域１１０がトランジスタ１００ａよりも広く、深く拡散している。そのため、ソース電極１０８ａとドレイン電極１０８ｂとの間の領域にまでｎ＋領域１１０が伸びている。トランジスタ１００ｂの実効的なチャネル長（Ｌｅｆｆ）は、設計におけるチャネル長であるソース電極１０８ａとドレイン電極１０８ｂとの間の距離よりも短く、ソース電極１０８ａおよびドレイン電極１０８ｂよりも内側のｎ＋領域１１０間の距離となる。
このように、ｎ＋領域１１０を、ソース電極１０８ａおよびドレイン電極１０８ｂの内側まで伸ばすことで、実効的なチャネル長（Ｌｅｆｆ）を短くすることができる。これにより、ソース電極１０８ａとドレイン電極１０８ｂとの間の設計におけるチャネル長よりもチャネル長が短いトランジスタを作製することができる。
なお、トランジスタ１００ｂのその他の構成については、トランジスタ１００ａと同様である。
図１０（Ａ）は、トランジスタ１００ｂにおける各部分の厚さ等を説明する模式図である。トランジスタ１００ｂにおいては、実効的なチャネル長（Ｌｅｆｆ）は、設計におけるチャネル長（Ｌ）であるソース電極１０８ａとドレイン電極１０８ｂとの距離よりも短い。ｎ＋領域１１０が、ソース電極１０８ａまたはドレイン電極１０８ｂの端部よりも伸び、突出しているためである。ｎ＋領域１１０の突出している長さをＬｎとすると、Ｌｅｆｆ＝Ｌ−２Ｌｎとなる。ただし、ここではｎ＋領域１１０の突出している長さを左右対称としたがこれに限らず、左右でＬｎが異なっていてもよい。
ｎ＋領域１１０突出している長さが左右で異なるｎ＋領域１１０を有するトランジスタを、図１０（Ｂ）に示す。ソース電極１０８ａ側でｎ＋領域１１０の突出している長さをＬｎ１とし、ドレイン電極１０８ｂ側でｎ＋領域１１０の突出している長さをＬｎ２としたとき、図１０（Ｂ）においてはＬｎ１＜Ｌｎ２である。Ｌｎを左右で異なるものとするために、例えばソース電極１０８ａとドレイン電極１０８ｂとの材料を異ならせてもよく、ソース電極１０８ａまたはドレイン電極１０８ｂの一方の端部の近傍に別途酸素を注入することなどが挙げられる。
以上のように、ｎ＋領域１１０がソース電極１０８ａおよびドレイン電極１０８ｂの端部よりも伸びた構造のトランジスタ１００ｂにおいては、実効的なチャネル長（Ｌｅｆｆ）は５μｍ以下が好ましく、より好ましくは２μｍ以下である。また、ｎ＋領域１１０の深さｄ２は、チャネル長（Ｌ）に対して半分となるＬｅｆｆ／２以下とすることが好ましい。これにより、ｎ＋領域１１０どうしの接触を抑制することができる。
図１１は、酸化物積層膜１０４の膜厚方向（深さ方向）におけるｎ＋領域１１０の深さを示す模式図である。
ｎ＋領域１１０の深さは、図１１（Ａ）に示すように、酸化物層１０６中のみに設けられる浅いものであってもよい。この場合、ｎ＋領域１１０が延びる材料や作製条件を用いた場合であっても、ｎ＋領域１１０どうしが接触することを防止することができる。
これに対し、図１１（Ｂ）や図１１（Ｃ）に示すように、ｎ＋領域１１０を酸化物半導体層１０５中にまで形成してもよく、さらにゲート絶縁膜１０３の上面に接するように酸化物積層膜１０４の膜厚分を完全にｎ＋領域１１０とした構造としてもよい。ｎ＋領域１１０を酸化物積層膜１０４中に深く形成することで、十分なｎ＋領域１１０の突出した部分を形成することができ、その結果、実効的なチャネル長（Ｌｅｆｆ）の短いトランジスタを作製することができる。ソース電極１０８ａおよびドレイン電極１０８ｂと酸化物積層膜１０４とのコンタクト抵抗を十分低減することができる。
なお、図１２（Ａ）にトランジスタ１００ｂの上面図を示す。ソース電極１０８ａとドレイン電極１０８ｂとの間にｎ＋領域１１０が距離Ｌｎだけ伸びるため、実効的なチャネル長（Ｌｅｆｆ）は、ソース電極１０８ａとドレイン電極１０８ｂとの間隔よりも短い。図１２（Ａ）に示すように、ｎ＋領域の広がりは等方的であるとすると、バックチャネル側においてソース電極１０８ａとドレイン電極１０８ｂとの端部が直線的な形状である場合には、どの場所においてもＬｎの値はほとんど同じである。
一方、図１２（Ｂ）に示すように、上面において端部が部分的に湾曲したソース電極１０８ａとドレイン電極１０８ｂとを有するトランジスタでは、バックチャネル側の露出部がＵ字型、または馬蹄形と表現しうる形状となる。このとき、ｎ＋領域１１０は、ｎ＋領域の伸張が等方的であるとすると、ソース電極１０８ａまたはドレイン電極１０８ｂが内側に湾曲した部分においてはｎ＋領域１１０がより伸びて形成される。
［４．３．ソース電極、ドレイン電極と重ならない領域に凹部の設けられた酸化物積層膜を用いたトランジスタ］
図２（Ｃ）に示すトランジスタ１００ｃは、ソース電極１０８ａおよびドレイン電極１０８ｂの間の領域において、酸化物積層膜１０４の一部が除去された凹部を有する構造である。
トランジスタ１００ｃは、トランジスタ１００ａおよびトランジスタ１００ｂと同様に、ソース電極１０８ａおよびドレイン電極１０８ｂと酸化物積層膜１０４との接する部分にｎ＋領域１１０を有する。ここで、上記の酸化物積層膜１０４の凹部は、このｎ＋領域１１０の深さ方向よりも深く形成されている。そのため、ソース電極１０８ａ下のｎ＋領域１１０とドレイン電極１０８ｂ下のｎ＋領域１１０とは、酸化物積層膜１０４の凹部によって分離されている。換言すれば、ｎ＋領域１１０は、酸化物積層膜１０４の凹部の側面に接し、かつ酸化物積層膜１０４の凹部の深さよりも浅い。
このような構造とすることで、ソース電極１０８ａ下のｎ＋領域１１０とドレイン電極１０８ｂ下のｎ＋領域１１０とが接触することを防止することができる。
なお、トランジスタ１００ｃのその他の構成については、トランジスタ１００ａと同様である。
ここで、ソース電極１０８ａ下のｎ＋領域１１０とドレイン電極１０８ｂ下のｎ＋領域１１０との接触について、図１３を用いて説明する。
酸化物積層膜１０４中のｎ＋領域１１０は、ソース電極１０８ａおよびドレイン電極１０８ｂの形成のためのスパッタリングによるダメージや、層間絶縁膜形成後の熱処理等により形成または伸びる（図１３（Ａ）参照）。ｎ＋領域１１０の形状は、トランジスタやその周辺構造の材料や設計、作製条件等に依存する。そのため、例えばｎ＋領域１１０が伸び過ぎた場合や、チャネル長を短く設計した場合には、ソース電極１０８ａ下のｎ＋領域１１０とドレイン電極１０８ｂ下のｎ＋領域１１０とが近接することとなる（図１３（Ｂ）参照）。この場合、ソース電極１０８ａ下のｎ＋領域１１０とドレイン電極１０８ｂ下のｎ＋領域１１０とが完全に接触することがなくても、ソース電極１０８ａおよびドレイン電極１０８ｂの材料がウィスカー状（髭状）に伸びることでｎ＋領域が伸び（図１３（Ｂ）参照）、ｎ＋領域１１０間が電気的に接続されてしまう場合がある。この現象は、ソース電極１０８ａおよびドレイン電極１０８ｂの材料がチタンであるときに起こりやすい可能性がある。さらに、図１３（Ｃ）に示すように、ソース電極１０８ａ下のｎ＋領域１１０とドレイン電極１０８ｂ下のｎ＋領域１１０とが接した場合には、ソースとドレインとが電気的に短絡して所望のトランジスタ特性を得ることができなくなってしまう。
そこで、図１３（Ｄ）に示すように、ｎ＋領域１１０の深さよりも深く、酸化物積層膜１０４を除去して凹部を設けることで、ｎ＋領域１１０が接触するおそれを無くすことが可能となる。
図１４は、トランジスタ１００ｃにおける各部分の厚さ等を説明する模式図である。トランジスタ１００ｃにおいては、チャネル長（Ｌ）はソース電極１０８ａとドレイン電極１０８ｂとの距離と概略等しい。ここで酸化物積層膜１０４の膜厚をｄ１、ｎ＋領域１１０の膜厚をｄ２、酸化物積層膜１０４の凹部の深さをｄ３とすると、ｄ１＞ｄ３＞ｄ２の関係が成り立つようにするとよい。ただし、ｄ２とｄ３とが等しくてもよく、またｄ２＞ｄ３であってもよい。ｎ＋領域１１０の伸張による接触は、ソース電極１０８ａまたはドレイン電極１０８ｂに近いほど起こりやすいため、ｄ２＞ｄ３としても酸化物積層膜１０４の深部にあってはｎ＋領域１１０が接触するおそれは少ないと考えられるためである。
ここで、チャネル長（Ｌ）は５μｍ以下が好ましく、より好ましくは２μｍ以下である。また、ｎ＋領域１１０の深さｄ２は、チャネル長（Ｌ）に対して半分となるＬ／２以下とすることが好ましい。これにより、ｎ＋領域１１０どうしの接触のおそれを無くすことができる。
また、酸化物積層膜１０４において凹部が形成される領域は、上述したＣＡＡＣ−ＯＳ層中であることが好ましい。酸化物半導体においてＣＡＡＣ−ＯＳはエッチングによる加工性に優れ、良好な側面形状の凹部を形成することができるためである。
このように、酸化物積層膜１０４に凹部を設けることで、ｎ＋領域１１０どうしの接触を回避することができるため、信頼性の高いトランジスタを形成することができる。
ここで、図１５を用いて酸化物積層膜１０４と凹部の深さとの関係について説明する。図１５（Ａ）は、酸化物積層膜１０４の凹部の深さｄ３を浅くし、酸化物積層膜１０４の上層である酸化物層１０６中に設けた構造である。この場合、酸化物半導体層１０５の上面が酸化物層１０６により保護されるため、酸化物半導体層１０５と酸化物層１０６との界面状態を良好に保つことができる。従って、図３（Ａ）に記載のエネルギーバンド構造とすることができる。
図１５（Ｂ）は、酸化物積層膜１０４の凹部の深さｄ３と酸化物層１０６の厚さを概略一致させた場合の構造である。即ち、ソース電極１０８ａおよびドレイン電極１０８ｂと重ならない領域の酸化物層１０６を除去した形状となる。
ここで、図１５（Ｂ）に示すトランジスタにおいて、酸化物積層膜１０４近傍の一点破線Ｃ３−Ｃ４におけるエネルギーバンド構造を図４に示す。図４に表すＥｃは、ゲート絶縁膜１０３、酸化物半導体層１０５、酸化物絶縁膜１０９ａのそれぞれの伝導帯下端のエネルギーを示す。
図１５（Ｂ）に示すトランジスタにおいて、ソース電極１０８ａおよびドレイン電極１０８ｂの形成時に酸化物積層膜１０４の上方、即ち酸化物層１０６がエッチングされる場合がある。特に酸化物層１０６をウェットエッチング法によりエッチングした場合、Ｉｎが優先的に除去される場合がある。そのため、酸化物半導体層１０５の上面は、酸化物層１０６のエッチング時にＧａＯｘ層または酸化物半導体層１０５と酸化物層１０６との混合層（以下、ＧａＯｘ層または混合層１１３と呼ぶ）が形成される場合がある。
例えば、酸化物半導体層１０５が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物であり、酸化物層１０６が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物である場合、酸化物半導体層１０５よりも酸化物層１０６のＧａの含有量が多いため、酸化物半導体層１０５の上面には、ＧａＯｘ層または混合層１１３が形成されうる。
従って、酸化物層１０６がエッチングされた場合においても、酸化物絶縁膜側の酸化物半導体層１０５の伝導帯下端のエネルギーが高くなり、図４に示すバンド構造のようになると考えられる。
図１５（Ｃ）は、酸化物積層膜１０４の凹部の深さｄ３が深く、酸化物半導体層１０５中に達する場合を示す。図１５（Ａ）および図１５（Ｂ）に示す凹部の深さｄ３よりもさらに深く凹部を形成することで、上述したようにｎ＋領域１１０どうしが接するおそれをより確実に無くすことが可能となる。
ここで、変形例として、エッチング耐性の高い酸化物層１１４を含んだ酸化物積層膜１０４を有するトランジスタの構成について、図１６を用いて説明する。
エッチング耐性の高い酸化物層１１４は、酸化物積層膜１０４において、例えば酸化物半導体層１０５と酸化物層１０６との間に設けられている。特に酸化物層１１４は、酸化物層１０６に比べてエッチング耐性の高い酸化物層１１４である。そのため、酸化物積層膜１０４中に凹部を形成するために、上述したようなウェットエッチングまたはドライエッチングを行った場合、バックチャネル側において酸化物層１０６が除去される一方で、酸化物層１１４はエッチングストッパーとして機能し、ほとんどエッチングされない。
このように、エッチング耐性の高い酸化物層１１４を設けることで、酸化物半導体層１０５がエッチングされることを防止し、酸化物半導体層１０５の膜厚を均一に形成することができる。そのため、基板上に設けた複数のトランジスタの特性ばらつきを抑制することができる。
また、酸化物層１１４はできるだけｎ型化されにくい材料を用いることが好ましい。このような材料を用いることで、ソース側とドレイン側のｎ＋領域が電気的に短絡することを防止することができる。
なお、以上ではトランジスタはチャネルエッチ型でボトムゲート構造のトランジスタについて説明した。チャネルエッチ型のトランジスタは、従来の非晶質シリコンを用いたトランジスタの作製工程と類似しており、また短いチャネル長のトランジスタを作製できるため好ましい。しかし、本発明はチャネルエッチ型に限定されず、酸化物積層膜１０４上にチャネル保護膜を用いたチャネル保護型でボトムゲート構造のトランジスタであってもよい。トランジスタをチャネル保護型とした場合には、チャネル形成領域においてチャネル保護膜を有するため、チャネル形成領域上の酸化物積層膜がエッチングされることがなく、酸化物積層膜の膜厚を薄く設計することができる。また、チャネル保護膜に酸素を過剰に含ませることで、チャネル保護膜から酸化物積層膜へ酸素を供給させて、酸化物積層膜中の酸素欠損を低減することができる。
また、ボトムゲート構造に限定されず、トップゲート構造のトランジスタでもよく、さらに酸化物積層膜１０４を介してゲート電極に対向するようにゲート電極（バックゲート電極）を設けたデュアルゲート構造のトランジスタであってもよい。トランジスタをデュアルゲート構造とした場合、バックゲート電極を用いてトランジスタのしきい値電圧を制御することなどが可能となる。
［５．半導体装置］
上述したトランジスタを用いた半導体装置について説明する。なお、本発明の一態様に係る半導体装置は、マイクロプロセッサ、画像処理回路、表示モジュール用のコントローラ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラなどの、半導体素子を用いた各種半導体集積回路をその範疇に含む。また、本発明の一態様に係る半導体装置は、表示モジュールや、上記半導体集積回路を用いたＲＦタグなどの各種装置も、その範疇に含む。
以下においては、上述したトランジスタを適用した表示モジュールについて説明する。
表示モジュールに設けられる表示素子としては、発光素子（発光表示素子ともいう。）、液晶素子（液晶表示素子ともいう。）等を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等を含む。また、電子インク等、電気的作用によりコントラストが変化する電子ペーパーや、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等の表示モジュールにも適用することができる。ここでは、表示モジュールの一例としてＥＬ素子を用いた表示モジュールおよび液晶素子を用いた表示モジュールについて説明する。
なお、本明細書において表示モジュールは、表示素子が基板や樹脂材料等により封止された状態にあるパネルや、該パネルに走査線駆動回路や信号線駆動回路を内蔵したＩＣを実装したパネル、その他、コントローラ等の演算装置やＲ（抵抗）、Ｃ（コンデンサ）、Ｌ（コイル）素子などを実装したプリント基板、偏光板等の光学的機能フィルム、冷陰極管（ＣＣＦＬ：Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ）やＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源（照明装置含む）、抵抗被膜方式や静電容量方式などのタッチセンサ等の入力デバイス、冷却装置、該パネルを保護するベゼル（枠）等を有するパネルが含まれる。
上記のＩＣは、例えば、ＴＡＢテープ、ＴＣＰ、ＣＯＦ等のコネクタに実装してもよく、パネルにＣＯＧ方式により直接実装してもよい。
［５．１．ＥＬ素子を用いた表示モジュール］
図１７は、ＥＬ素子を用いた表示モジュール（以下、ＥＬ表示モジュールという）の画素の回路図の一例である。
図１７に示すＥＬ表示モジュールは、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７４２と、発光素子７１９と、を有する。
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端と電気的に接続される。トランジスタ７４１のソースは発光素子７１９の一端と電気的に接続される。トランジスタ７４１のドレインはキャパシタ７４２の他端と電気的に接続され、ＶＤＤの電源電位が与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位（ＧＮＤ）またはそれより小さい電位とする。
なお、トランジスタ７４１は、上述した本発明の一態様に係るトランジスタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高い表示モジュールとすることができる。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高い表示モジュールとすることができる。また、スイッチ素子７４３として、本発明の一態様に係るトランジスタを用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トランジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、表示モジュールの生産性を高めることができる。
図１８（Ａ）は、ＥＬ表示モジュールの上面図である。ＥＬ表示モジュールは、基板７０１と、基板７００と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素領域７３７と、ＦＰＣ７３２（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）と、を有する。シール材７３４は、画素領域７３７、駆動回路７３５および駆動回路７３６を囲むように基板７０１と基板７００との間に設けられる。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に設けても構わない。
本発明の一態様に係るトランジスタやＥＬ素子は、水等の水分の混入により素子の破壊や動作不良を招来する。そこで、半導体装置の信頼性を維持・向上させるためにシール材７３４による十分な封止が必要である。
シール材７３４には、例えばエポキシ樹脂、アクリル樹脂、ウレタン樹脂などの樹脂材料を用いることができる。これらの樹脂材料には、熱硬化型、光硬化型またはその両方のいずれを用いてもよい。また、シール材７３４として、アクリル系樹脂とエポキシ系樹脂とを混合するような、異なる種類の樹脂を混合した樹脂を用いてもよい。これらの樹脂に、ＵＶ開始剤、熱硬化剤、カップリング剤など適宜混合して用いる。
シール材７３４には、上記の樹脂の他に、低融点ガラスを含むフリットガラス（ガラスフリットを用いたガラス材料）を用いることができる。シール材７３４としてフリットガラスを用いた場合、樹脂を用いた場合に比べて高い気密性を得ることができる。
また、図１８（Ａ）において、シール材７３４は画素領域７３７を囲んで設けられているが、信頼性を向上させるために画素領域７３７を二重以上の多重に取り囲んでもよく、さらにシール材７３４を基板７００や７０１の側面に配置してもよい。
図１８（Ｂ）は、図１８（Ａ）の一点鎖線Ｍ−Ｎに対応するＥＬ表示モジュールの断面図である。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと電気的に接続される。なお、配線７３３ａは、ゲート電極７０２と同一層である。
なお、図１８（Ｂ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けることにより、表示モジュールの作製工程を短縮化し、生産性を高めることができる。
図１８（Ｂ）では、トランジスタ７４１として、本発明の一態様に係るトランジスタ構造のうち、ボトムゲート構造のトランジスタを適用した例を示す。即ち、基板７０１上にゲート電極７０２が設けられ、ゲート電極７０２上にゲート絶縁膜７０５を介して酸化物膜７０６が設けられている。トランジスタ７４１の詳細については、先の説明を参照する。
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。
ここで、絶縁膜７２０および保護絶縁膜７０３には、トランジスタ７４１のソース電極７０４ａに達する開口部が設けられる。
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０および保護絶縁膜７０３に設けられた開口部を介してトランジスタ７４１のソース電極７０４ａと接する。
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。
隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が設けられる。
発光層７８２上には、電極７８３が設けられる。
電極７８１、発光層７８２および電極７８３の重畳する領域が、発光素子７１９となる。
なお、絶縁膜７２０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層または積層で用いればよい。また、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いることもできる。
発光層７８２は、一層に限定されず、複数種の発光層などを積層して設けてもよい。例えば、図１８（Ｃ）に示すような構造とすればよい。図１８（Ｃ）は、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、中間層７８５ｃ、発光層７８６ｃおよび中間層７８５ｄの順番で積層した構造である。このとき、発光層７８６ａ、発光層７８６ｂおよび発光層７８６ｃに適切な発光色の発光層を用いると演色性の高い、または発光効率の高い、発光素子７１９を形成することができる。
発光層を複数種積層して設けることで、白色光を得てもよい。図１８（Ｂ）には示さないが、着色層を介して白色光を取り出す構造としても構わない。
ここでは発光層を３層および中間層を４層設けた構造を示しているが、これに限定されるものではなく、適宜発光層の数および中間層の数を変更することができる。例えば、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂおよび中間層７８５ｃのみで構成することもできる。また、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、発光層７８６ｃおよび中間層７８５ｄで構成し、中間層７８５ｃを省いた構造としても構わない。
また、中間層は、正孔注入層、正孔輸送層、電子輸送層、および電子注入層などを積層構造で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
電極７８１は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは、可視光領域（例えば４００ｎｍ以上８００ｎｍの波長範囲）における平均の透過率が７０％以上、特に８０％以上であることをいう。
電極７８１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜、およびＳｎ酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量に添加されていてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ以上３０ｎｍ程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。また、グラフェンを用いてもよい。
または、電極７８１は、可視光を効率よく反射する膜が好ましい。電極７８１は、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッケルを含む膜を用いればよい。
電極７８３は、電極７８１として示した膜から選択して用いることができる。ただし、電極７８１が可視光透過性を有する場合は、電極７８３が可視光を効率よく反射すると好ましい。また、電極７８１が可視光を効率よく反射する場合は、電極７８３が可視光透過性を有すると好ましい。
なお、電極７８１および電極７８３を図１８（Ｂ）に示す構造で設けているが、電極７８１と電極７８３を入れ替えても構わない。アノードとして機能する電極には、仕事関数の大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さい導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場合には、仕事関数を考慮せずに様々な導電膜を陽極に用いることができる。
隔壁７８４は、保護絶縁膜７０３を参照する。また、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いることもできる。
発光素子７１９と接続するトランジスタ７４１は、安定した電気特性を有する。そのため、表示品位の高い表示モジュールを提供することができる。
図１９（Ａ）および図１９（Ｂ）は、図１８（Ｂ）と一部が異なるＥＬ表示モジュールの断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図１９（Ａ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソース電極７０４ａおよびドレイン電極７０４ｂと同一層である。図１９（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｃとが電気的に接続している。配線７３３ｃは、電極７８１と同一層である。
［５．２．液晶素子を用いた表示モジュール］
次に、液晶素子を用いた表示モジュール（以下、液晶表示モジュールという）について説明する。
図２０は、液晶表示モジュールの画素の構成例を示す回路図である。図２０に示す画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（以下液晶素子ともいう）７５３とを有する。
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示モジュールも、上面図はＥＬ素子を用いた表示モジュールと概略同様である。図１８（Ａ）の一点鎖線Ｍ−Ｎに対応する液晶表示モジュールの断面図を図２１（Ａ）に示す。図２１（Ａ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと電気的に接続される。なお、配線７３３ａは、ゲート電極７０２と同一層である。
図２１（Ａ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることにより、表示モジュールの作製工程を短縮化し、生産性を高めることができる。
トランジスタ７５１としては、本発明の一態様に係るトランジスタを適用することができる。図２１（Ａ）においては、ボトムゲート構造のトランジスタを適用した例を示す。即ち、基板７０１上にゲート電極７０２が設けられ、ゲート電極７０２上にゲート絶縁膜７０５を介して酸化物膜７０６が設けられている。トランジスタ７５１の詳細については、先の説明を参照する。
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電極が不要となり、消費電力の小さい表示モジュールとすることができる。
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。
ここで、絶縁膜７２１および保護絶縁膜７０３には、トランジスタ７４１のソース電極７０４ａに達する開口部が設けられる。
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１および保護絶縁膜７０３に設けられた開口部を介してトランジスタ７５１のドレイン電極７０４ｂと接する。
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。
絶縁膜７９２上には、液晶層７９３が設けられ、液晶層７９３上には配向膜として機能する絶縁膜７９４が設けられる。
絶縁膜７９４上には、スペーサ７９５が設けられる。
スペーサ７９５および絶縁膜７９４上には電極７９６が設けられ、電極７９６上には基板７９７が設けられる。
なお、絶縁膜７２１は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層または積層で用いればよい。また、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いることもできる。
液晶層７９３は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これらの液晶は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
なお、液晶層７９３として、ブルー相を示す液晶を用いてもよい。その場合、配向膜として機能する絶縁膜７９２および絶縁膜７９４を設けない構成とすることができる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の表示パネルの不良や破損を軽減することができる。よって表示パネルの生産性を向上させることが可能となる。よって液晶表示モジュールの生産性を向上させることが可能となる。酸化物膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱するおそれがある。よって酸化物を用いるトランジスタを有する液晶表示モジュールにブルー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、固有抵抗率の値は、２０℃で測定した値とする。
液晶表示モジュールに設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本発明の一態様に係るトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本発明の一態様に係るトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本発明の一態様に係るトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示モジュールに用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するトランジスタを同一基板上に形成することができる。即ち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示モジュール、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示モジュールとしてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化またはマルチドメイン設計といわれる方法を用いることができる。
電極７９１は、可視光透過性を有する導電膜を用いればよい。
電極７９１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜、およびＳｎ酸化物膜などの酸化物膜を用いればよい。また、これらの酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ以上３０ｎｍ程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。または、グラフェンを用いてもよい。
または、電極７９１は、可視光を効率よく反射する膜が好ましい。電極７９１は、例えば、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを含む膜を用いればよい。
電極７９６は、電極７９１として示した膜から選択して用いることができる。ただし、電極７９１が可視光透過性を有する場合は、電極７９６が可視光を効率よく反射すると好ましい。また、電極７９１が可視光を効率よく反射する場合は、電極７９６が可視光透過性を有すると好ましい。
なお、電極７９１および電極７９６を図２１（Ａ）に示す構造で設けているが、電極７９１と電極７９６を入れ替えても構わない。
絶縁膜７９２および絶縁膜７９４は、有機化合物または無機化合物から選択して用いればよい。
スペーサ７９５は、アクリル樹脂等の有機化合物、またはシリカ等の無機化合物から選択して用いればよい。なお、スペーサ７９５の形状は、柱状、球状など様々な形状とすることができる。
電極７９１、絶縁膜７９２、液晶層７９３、絶縁膜７９４および電極７９６の重畳する領域が、液晶素子７５３となる。
基板７９７は、ガラス、樹脂または金属などを用いればよい。基板７９７は可撓性を有してもよい。
また、図示しないが、基板７９７上にはブラックマトリクス（遮光層）やＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色それぞれのカラーフィルタを設けることができる。
また、基板７０１および基板７９７の液晶層７９３に面する側とは反対の側に、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けるとよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢの三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、表示モジュールはカラー表示に限定されるものではなく、モノクロ表示の液晶表示モジュールに適用することもできる。
図２１（Ｂ）および図２１（Ｃ）は、図２１（Ａ）と一部が異なる液晶表示モジュールの断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図２１（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソース電極７０４ａおよびドレイン電極７０４ｂと同一層である。図２１（Ｃ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７９１と同一層である。
液晶素子７５３と接続するトランジスタ７５１は、安定した電気特性を有する。そのため、表示品位の高い表示モジュールを提供することができる。また、トランジスタ７５１はオフ電流を極めて小さくできるため、消費電力の小さい液晶表示モジュールを提供することができる。
ここで、上述した液晶表示モジュールにおける表示モードの例として、ＦＦＳモードの液晶素子を用いた表示モジュールについて、図２２を用いて説明する。
図２２（Ａ）に液晶素子を用いた表示モジュールの平面図を示す。図２２（Ａ）において、基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、基板４００１とシール材４００５と基板４００６とによって、液晶素子とともに封止されている。図２２（Ａ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、ＩＣチップ、または別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
また図２２（Ａ）においては、信号線駆動回路４００３を別途形成し、基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ワイヤボンディング法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法などを用いることができる。図２２（Ａ）は、ＣＯＧ法により信号線駆動回路４００３を実装する例である。
また、基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有しており、本発明の一態様に係るトランジスタを適用することができる。
ＦＦＳモードを用いた画素部４００２の画素構成の一例を、図２２（Ｂ）に示す。ＦＦＳとは、基板上の共通電極（以下では第１の電極と記す）と画素電極（以下では第２の電極と記す）とを平行に重ねて形成したフリンジ電界により、液晶分子を配向させる表示モードである。液晶表示モジュールの開口率の向上や広視野角化を実現することができる。
画素には、トランジスタ４０１０のゲート電極と電気的に接続する配線４０５０と、トランジスタ４０１０のソース電極またはドレイン電極の一方と電気的に接続する配線４０５２の交差部を有する。配線４０５０はゲート信号線（走査線）として、配線４０５２はソース信号線としての機能を有する。また、画素には画素ごとに分離されたまたは各画素で共通の第１の電極４０３４と、画素ごとに分離された、トランジスタ４０１０のソース電極またはドレイン電極の他方と電気的に接続する第２の電極４０３１とを有する。第２の電極４０３１は、第１の電極４０３４と重なって設けられ、またスリットを形成するように複数の開口部が設けられている。
図２２（Ｃ）は、図２２（Ａ）のＭ−Ｎにおける断面図に相当する。液晶素子を用いた表示モジュールは、画素部４００２に設けられたトランジスタ４０１０が液晶素子と電気的に接続して構成される。
図２２（Ａ）および図２２（Ｃ）に示すように、液晶素子を用いた表示モジュールは接続端子電極４０１５および端子電極４０１６を有しており、接続端子電極４０１５および端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極４０３４と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のゲート電極と同じ導電層で形成されている。導電層の材料としては、例えば図１に示すゲート電極１０２に適用可能な材料を用いることができる。
また基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有している。図２２（Ｃ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示しており、トランジスタ４０１０、４０１１上には絶縁膜４０３２ａ、４０３２ｂが設けられている。
また、図２２（Ｃ）では、絶縁膜４０３２ｂ上に平坦化絶縁膜４０４０が設けられ、第１の電極４０３４と第２の電極４０３１との間に絶縁膜４０４２が設けられている。
平坦化絶縁膜４０４０としては、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の有機樹脂を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。
トランジスタ４０１０、４０１１としては、本発明の一態様に係るトランジスタを適用することができる。トランジスタ４０１０、４０１１は、ボトムゲート構造のトランジスタである。
トランジスタ４０１０、４０１１に含まれるゲート絶縁膜は、単層構造または積層構造とすることができる。ここでは、ゲート絶縁膜４０２０ａ、４０２０ｂの積層構造を含む。また、図２２（Ｃ）においては、ゲート絶縁膜４０２０ａと、絶縁膜４０３２ｂとが、接続端子電極４０１５端部を覆うように、シール材４００５下に延在しており、絶縁膜４０３２ｂは、ゲート絶縁膜４０２０ｂおよび絶縁膜４０３２ａの側面を覆っている。ゲート絶縁膜４０２０ａ、４０２０ｂとしては、例えば図１に示すゲート絶縁膜１０３に適用可能な材料を用いることができる。
また、駆動回路用のトランジスタ４０１１の酸化物膜と重なる位置にさらに導電層を設けてもよい。導電層を酸化物膜と重なる位置に設けることによって、トランジスタ４０１１のしきい値電圧を制御することができる。
また、該導電層は外部の電場を遮蔽する、即ち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
図２２（Ｃ）において、液晶素子４０１３は、第１の電極４０３４、第２の電極４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３８、４０３３が設けられている。液晶層４００８としては、図２１に示す液晶層７９３に適用可能な材料の層を設けてもよい。
また、液晶素子４０１３は、液晶層４００８の下方に開口パターンを有する第２の電極４０３１を有し、絶縁膜４０４２を介して第２の電極４０３１のさらに下方に、平板状の第１の電極４０３４を有する。開口パターンを有する第２の電極４０３１は、屈曲部や枝分かれした櫛歯状を含む形状である。第２の電極４０３１に開口パターンを設けることにより、第１の電極４０３４および第２の電極４０３１はその電極間にフリンジ電界を形成することができる。なお、平坦化絶縁膜４０４０上に接して平板状の第２の電極４０３１を形成し、絶縁膜４０４２を介して第２の電極４０３１上に、画素電極として機能し、開口パターンを有する第１の電極４０３４を有する構成としてもよい。
第１の電極４０３４、第２の電極４０３１は、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜、およびＳｎ酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量に添加されていてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ以上３０ｎｍ程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。また、グラフェンを用いてもよい。
また、第１の電極４０３４、第２の電極４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、もしくはその金属窒化物から一つ、または複数種を用いて形成することができる。
また、第１の電極４０３４、第２の電極４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極４０３４および第２の電極４０３１とは接する構造となる。
なお、図２２（Ｃ）に示す絶縁膜４０４２は、一部に開口を有しており、当該開口から平坦化絶縁膜４０４０に含まれる水分を脱離することができる。但し、平坦化絶縁膜４０４０上に設けられる絶縁膜４０４２の膜質によっては、開口を設けなくともよい。
液晶素子を用いた表示モジュールに設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本発明の一態様に係るトランジスタを用いることにより、保持容量の大きさを縮小することができる。よって、各画素における開口率を向上させることができる。
図２２（Ｂ）および図２２（Ｃ）に示すように、画素に保持容量としての容量素子を設けない構成とし、第１の電極４０３４と第２の電極４０３１の間に生じる寄生容量を保持容量として用いてもよい。このように、容量素子を設けない構成とすることにより、画素の開口率をさらに向上させることができる。
本発明の一態様に係るトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本発明の一態様に係るトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを、液晶素子を用いた表示モジュールに用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するトランジスタを同一基板上に形成することができる。また、画素部においても、このようなトランジスタを用いることで、高画質な画像を提供することができる。
また、液晶表示モジュールにおいて、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光板および位相基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部４００２と重ねてタッチセンサを設けてもよい。タッチセンサを設けることにより、直感的な操作が可能になる。タッチセンサについては、後述する。
以上のように、本発明の一態様に係るトランジスタを搭載した表示モジュールとして、ＥＬ表示モジュールおよび液晶表示モジュールについて説明したが、例えば電気泳動素子を用いた表示モジュールなど他の表示モジュールに用いることもできる。また、半導体装置の一例として表示モジュールについて説明したが、フォトセンサ、メモリ、ＣＰＵ、マイクロコンピュータ等のその他の半導体装置に本発明の一態様に係るトランジスタを用いることができる。
［５．３．タッチセンサを一体形成した表示モジュール］
ここでは、被検知体の近接または接触を検知可能なセンサ（以降、タッチセンサと呼ぶ）の構成例について説明する。
タッチセンサとしては、静電容量方式、抵抗膜方式、表面弾性方式、赤外線方式、光学方式など、様々な方式を用いることができる。
静電容量方式のタッチセンサとしては、代表的には表面型静電容量方式、投影型静電容量方式などがある。また、投影型静電容量方式としては、主に駆動方法の違いから、自己容量方式、相互容量方式などがある。ここで、相互容量方式を用いると、同時に多点を検出すること（多点検出またはマルチタッチともいう）が可能となるため好ましい。
ここではタッチセンサについて詳細に説明するが、このほかに、カメラ（赤外線カメラを含む）等により、被検知体（例えば指や手など）の動作（ジェスチャ）や、使用者の視点動作などを検知することのできるセンサを、ヒューマンインターフェースとして用いることもできる。
［５．３．１．センサの検知方法の例］
図２３（Ａ）、（Ｂ）は、相互容量方式のタッチセンサの構成を示す模式図と、入出力波形の模式図である。タッチセンサは一対の電極を備え、これらの間に容量が形成されている。一対の電極のうち一方の電極に入力電圧が入力される。また、他方の電極に流れる電流（または、他方の電極の電位）を検出する検出回路を備える。
例えば図２３（Ａ）に示すように、入力電圧の波形として矩形波を用いた場合、出力電流波形として鋭いピークを有する波形が検出される。
また図２３（Ｂ）に示すように、伝導性を有する被検知体が容量に近接または接触した場合、電極間の容量値が減少するため、これに応じて出力の電流値が減少する。
このように、入力電圧に対する出力電流（または電位）の変化を用いて、容量の変化を検出することにより、被検知体の近接、または接触を検知することができる。
［５．３．２．タッチセンサの構成例］
図２３（Ｃ）は、マトリクス状に配置された複数の容量を備えるタッチセンサの構成例を示す。
タッチセンサは、Ｘ方向（紙面横方向）に延在する複数の配線と、これら複数の配線と交差し、Ｙ方向（紙面縦方向）に延在する複数の配線とを有する。交差する２つの配線間には容量が形成される。
また、Ｘ方向に延在する配線には、入力電圧または共通電位（接地電位、基準電位を含む）のいずれか一方が入力される。また、Ｙ方向に延在する配線には、検出回路（例えば、ソースメータ、センスアンプなど）が電気的に接続され、当該配線に流れる電流（または電位）を検出することができる。
タッチセンサは、Ｘ方向に延在する複数の配線に対して順に入力電圧が入力されるように走査し、Ｙ方向に延在する配線に流れる電流（または電位）の変化を検出することで、被検知体の２次元的なセンシングが可能となる。
［５．３．３．タッチパネルの構成例］
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。
図２４（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。またトランジスタ３５０３のゲートに配線３５０１が、ソースまたはドレインの一方には配線３５０２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０＿２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互いに交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と、Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類される。
Ｘ方向に延在する配線３５１０＿１（または３５１０＿２）は、島状のブロック３５１５＿１（またはブロック３５１５＿２）と電気的に接続される。また、Ｙ方向に延在する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
図２４（Ｂ）は、Ｘ方向に延在する複数の配線３５１０と、Ｙ方向に延在する複数の配線３５１１の接続構成を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々には、入力電圧または共通電位を入力することができる。また、Ｙ方向に延在する配線３５１１の各々には接地電位を入力する、または配線３５１１と検出回路と電気的に接続することができる。
［５．３．４．タッチパネルの動作例］
以下、図２５および図２６を用いて、上述したタッチパネルの動作について説明する。
図２６に示すように、１フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線３５１０（ゲート線ともいう）が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、Ｘ方向に延在する配線３５１０が順次選択され、入力電圧が入力される。
図２５（Ａ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力される。
図２５（Ｂ）は、検知期間のある時点における等価回路図である。検知期間では、Ｙ方向に延在する配線３５１１の各々は、検出回路と電気的に接続する。また、Ｘ方向に延在する配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力される。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制することができる。
［５．３．５．画素の構成例］
以下では、上記タッチパネルに用いることのできる画素の構成例について説明する。
図２７（Ａ）は、ＦＦＳモードが適用された画素の一部を示す断面概略図である。
画素は、トランジスタ３５２１と、電極３５２２と、電極３５２３と、液晶３５２４と、カラーフィルタ３５２５と、を備える。開口部を有する電極３５２３はトランジスタ３５２１のソースまたはドレインの一方に電気的に接続される。また、電極３５２３は絶縁層を介して電極３５２２上に設けられる。電極３５２３と電極３５２２は、それぞれ液晶素子の一方の電極として機能し、これらの間に異なる電位を与えることで、液晶の配向を制御することができる。
例えば電極３５２２を、上述の配線３５１０または配線３５１１に電気的に接続することにより、上述タッチパネルの画素を構成することができる。
なお、電極３５２２を電極３５２３上に設けることもできる。その場合は電極３５２２を、開口部を有する形状とし、絶縁層を介して電極３５２３上に設ければよい。
図２７（Ｂ）は、ＩＰＳモードが適用された画素の一部を示す断面概略図である。
画素に設けられる電極３５２３と電極３５２２はいずれも櫛歯状の形状を有し、互いに噛み合うように、かつ離間して同一平面上に設けられている。
例えば電極３５２２を、上述の配線３５１０または配線３５１１に電気的に接続することにより、上述したタッチパネルの画素を構成することができる。
図２７（Ｃ）は、ＶＡモードが適用された画素の一部を示す断面概略図である。
電極３５２２は、液晶３５２４を介して電極３５２３と対向するように設けられている。また電極３５２２と重ねて配線３５２６が設けられている。配線３５２６は、例えば図２７（Ｃ）に示す画素が属するブロックとは異なるブロック間を電気的に接続するために設けることができる。
例えば電極３５２２を、上述の配線３５１０または配線３５１１に電気的に接続することにより、上述タッチパネルの画素を構成することができる。
［６．電気機器］
次に、半導体装置を構成部品として適用した電気機器について説明する。
［６．１．電気機器の範疇］
電気機器とは、電気の力によって作用する部分を含む工業製品をいう。電気機器は、家電等の民生用に限られず、業務用、産業用、軍事用等、種々の用途のものを広くその範疇とする。
電気機器としては、例えば、テレビやモニタ等の表示装置、照明装置、デスクトップ型やノート型等のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）プレーヤやデジタルオーディオプレーヤ等の携帯型または据置型の音響再生機器、携帯型または据置型のラジオ受信機、テープレコーダやＩＣレコーダ（ボイスレコーダ）等の録音再生機器、ヘッドホンステレオ、ステレオ、リモートコントローラ、置き時計や壁掛け時計等の時計、コードレス電話子機、トランシーバ、携帯電話機、自動車電話、携帯型または据置型のゲーム機、歩数計、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、マイクロフォン等の音声入力機器、スチルカメラやビデオカメラ等の写真機、玩具、電気シェーバ、電動歯ブラシ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、加湿器や除湿器やエアコンディショナ等の空気調和設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、電動工具、煙感知器、ガス警報装置や防犯警報装置等の警報装置、補聴器、心臓ペースメーカ、Ｘ線撮影装置、放射線測定器、電気マッサージ器や透析装置等の健康機器や医療機器などが挙げられる。さらに、誘導灯、信号機、ガスメータや水道メータ等の計量器、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、無線用中継局、携帯電話の基地局、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、農業機械、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、電動カート、小型または大型船舶、潜水艦、固定翼機や回転翼機等の航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などの移動体も電気機器の範疇に含まれるものとする。
［６．２．電気機器の具体例］
これらの電気機器の具体例を、図２８（Ａ）乃至（Ｄ）に示す。
例えば、図２８（Ａ）は携帯型情報端末である。図２８（Ａ）に示す携帯型情報端末は、筐体９０００と、ボタン９００１と、マイクロフォン９００２と、表示部９００３と、スピーカ９００４と、カメラ９００５と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は表示部９００３に適用することができる。また、本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
図２８（Ｂ）は、ディスプレイである。図２８（Ｂ）に示すディスプレイは、筐体９０１０と、表示部９０１１と、を具備する。本発明の一態様は表示部９０１１に適用することができる。また、本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
図２８（Ｃ）は、デジタルスチルカメラである。図２８（Ｃ）に示すデジタルスチルカメラは、筐体９０２０と、ボタン９０２１と、マイクロフォン９０２２と、表示部９０２３と、を具備する。本発明の一態様は表示部９０２３に適用することができる。また、本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
図２８（Ｄ）は折りたたみ式の携帯情報端末である。図２８（Ｄ）に示す折りたたみ式の携帯情報端末は、筐体９０３０、表示部９０３１ａ、表示部９０３１ｂ、留め具９０３２、操作スイッチ９０３３、を有する。本発明の一態様は表示部９０３１ａおよび表示部９０３１ｂに適用することができる。また、本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
なお、表示部９０３１ａまたは／および表示部９０３１ｂは、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
図２８（Ｅ）および図２８（Ｆ）に示す電気機器は、曲面を有する表示モジュールを表示部に用いた携帯型情報端末の一例である。
図２８（Ｅ）に示す携帯情報端末は、筐体９０４０に設けられた表示部９０４１の他、操作ボタン９０４２、スピーカ９０４３、マイクロフォン９０４４、その他図示しないステレオヘッドフォンジャック、メモリカード挿入口、カメラ、ＵＳＢコネクタなどの外部接続ポート等を備えている。
本発明の一形態は、表示部９０４１に適用することができる。また、本発明の一態様は本体内部にある演算装置、無線回路または記憶回路に適用することができる。表示素子の支持基板として、曲面を有する基板を適用することで、曲面を有するパネルを具備する携帯型情報端末とすることができる。表示部９０４１は凸型に湾曲した曲面を有する例である。
図２８（Ｆ）に示す携帯情報端末は、図２８（Ｅ）に示した携帯情報端末と同様の構成を有し、筐体９０４０の側面に沿うように湾曲した表示部９０４５を具備する例である。図２８（Ｆ）に示す携帯情報端末は、図２８（Ｅ）に示した携帯情報端末と同様の構成を有し、凹型に湾曲した表示部９０４５を具備する例である。
図２８（Ａ）乃至図２８（Ｆ）に示した電気機器等が有する表示部は、イメージセンサとして機能させることもできる。例えば、表示部に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。このような機能を実現するために、本発明の一態様に係る半導体装置を用いることができる。
また当該電気機器等は、機器に付属のボタンや表示部に設けられたタッチパネルを用いて当該機器の操作を行うことができる他、機器に付属のカメラや搭載されたセンサ等を用いて使用者の動作（ジェスチャー）を認識させて操作を行うこともできる（ジェスチャー入力という）。または、使用者の音声を認識させて操作を行うこともできる（音声入力とういう）。このような操作を実現するために、本発明の一態様に係る半導体装置を用いることができる。
また当該電気機器等は、ネットワークに接続することができる。当該電気機器等はインターネット上の情報を表示できる他、ネットワークに接続された他の機器を遠隔から操作する端末として用いることができる。このような機能を実現するために、本発明の一態様に係る半導体装置を用いることができる。
本発明の一態様に係る半導体装置を用いることで、性能が高く、かつ消費電力が小さい電気機器を提供することができる。
本実施例では、実施の形態で示した酸化物絶縁膜形成後の熱処理に相当する熱処理の前後において、酸化物半導体層のシート抵抗がどのように変化するかを測定した結果について、図２９乃至図３２を用いて説明する。例えば、酸化物半導体層のシート抵抗が計測器の測定上限値を超える（レンジオーバーする）場合には酸化物半導体層がｉ型であり、シート抵抗が測定できた場合にはｎ型であると考えることができる。
シート抵抗の測定のための試料として、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いてスパッタリング法により成膜したＩＧＺＯ（以下、実施例においてＩＧＺＯ（１１１）と呼ぶ）層を有する試料と、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いてスパッタリング法により成膜したＩＧＺＯ（以下、実施例においてＩＧＺＯ（１３２）と呼ぶ）層とを有する試料とを作製した。ここで、ＩＧＺＯ（１１１）層は、アルゴンおよび酸素の流量をともに１００ｓｃｃｍとし、圧力０．６Ｐａ、電力（ＡＣ）５ｋＷ、基板温度１７０℃の条件で成膜した。また、ＩＧＺＯ（１３２）層は、アルゴンの流量を１３５ｓｃｃｍ、酸素の流量を１５ｓｃｃｍとし、圧力０．３Ｐａ、電力（ＡＣ）５ｋＷ、基板温度１００℃の条件で成膜した。いずれの場合においても、ＩＧＺＯ層を形成後、窒素雰囲気で４５０℃１時間の熱処理を行った後、窒素および酸素雰囲気で４５０℃１時間の熱処理を行った。
さらにそれぞれの試料のＩＧＺＯ層上に、導電層としてタングステン層またはチタン層を成膜した。タングステン層は、アルゴンの流量を１００ｓｃｃｍとし、圧力２．０Ｐａ、電力（ＤＣ）２０ｋＷまたは６０ｋＷ、基板温度１００℃の条件で成膜した。チタン層は、アルゴンの流量を１００ｓｃｃｍとし、圧力０．３Ｐａ、電力（ＤＣ）５８ｋＷ、基板温度７０℃の条件で成膜した。
導電層の形成後、熱処理をしない試料と熱処理をした試料とを作り分け、いずれも導電層を除去してＩＧＺＯ層を露出させた。導電層の形成後の熱処理は、窒素および酸素雰囲気で３５０℃１時間の処理とした。また、導電層の除去は、エッチングガスであるＳＦ６の流量を９００ｓｃｃｍ、酸素の流量を１００ｓｃｃｍとし、ＩＣＰ電源電力２０００Ｗ、バイアス電力２００Ｗ、圧力２．０Ｐａ、基板温度８０℃の条件によるドライエッチング法により行った。
ＩＧＺＯ層のシート抵抗の測定は、露出したＩＧＺＯ層の表面に探針をあててシート抵抗を測定し、エッチャントによりＩＧＺＯ層を数ｎｍ程度エッチングして、さらに表面のシート抵抗を測定することを繰り返し行った。これにより、導電層と接していたＩＧＺＯ層の表面から膜厚方向にかけてのシート抵抗のプロファイルを得ることができる。なお、シート抵抗の測定は直流４探針法により行った。直流４探針法とは、測定試料表面上に４本の探針を所定の間隔で直線上に並べ、外側の二つの探針間に電流を流し、内側の２つの探針で電圧を測定することで抵抗を算出する方法である。本実施例では、４探針法を用いたが、４探針法の代わりに４端子法等他の測定方法により測定することも可能である。
このようにして得られたシート抵抗の測定結果を、図２９乃至図３２に示す。いずれも横軸にＩＧＺＯ層のエッチング量（単位：ｎｍ）を示し縦軸にシート抵抗（単位：Ω／□）を示す。横軸において０ｎｍの位置が、導電層を除去して露出したＩＧＺＯ層の最表面を示し、右方向がＩＧＺＯ層の深さ方向を示す。
図２９および図３０は、酸化物半導体層をＩＧＺＯ（１１１）とした場合の測定結果であり、導電層形成後の熱処理を行っていない場合を図２９に、導電層形成後の熱処理を行った場合を図３０に示す。同様に、図３１および図３２は、酸化物半導体層をＩＧＺＯ（１３２）とした場合の測定結果であり、導電層形成後の熱処理を行っていない場合を図３１に、導電層形成後の熱処理を行った場合を図３２に示す。各図において、上側に導電層としてタングステン層を成膜して除去した場合、下側に導電層としてチタン層を成膜して除去した場合について示す。
まず、酸化物半導体層をＩＧＺＯ（１１１）とした場合について評価する。導電層としてタングステン層をＩＧＺＯ（１１１）上に成膜した場合、タングステン層の成膜後に熱処理を行っていなくても、ＩＧＺＯ層の上部でシート抵抗が測定できる（図２９参照）。タングステン層の成膜時の電力によってもシート抵抗は異なり、電力が２０ｋｗのときは５ｎｍ程度、電力が６０ｋＷのときは１０ｎｍ程度の領域でシート抵抗が測定できる。従って、タングステン層の成膜段階で、ＩＧＺＯ層の上部がｎ型化していることがわかった。
一方で、導電層としてチタン層を成膜した場合、熱処理を行っていない状態ではシート抵抗がレンジオーバーとなる（図２９参照）。従って、導電層としてチタン層を成膜した場合には、成膜した段階ではＩＧＺＯ層の上部はｎ型化されず、ｉ型が維持されることがわかった。
これに対し、導電層形成後に熱処理を行った場合は、導電層がタングステン層およびチタン層のいずれの場合であってもＩＧＺＯ層の膜厚深くまでシート抵抗が測定できる（図３０参照）。このことから、導電層形成後の熱処理により、ＩＧＺＯ層の上面から膜厚方向にかけて深い領域までｎ型化していることがわかった。
従って、熱処理により導電層下の酸化物半導体層がｎ型化することが確認された一方で、導電層にチタン層を用いた場合には、その成膜段階では導電層下の酸化物半導体層の領域でもシート抵抗が下がらず、即ちｉ型化が維持されることが確認された。
以上は、酸化物半導体層をＩＧＺＯ（１１１）とした場合の測定結果であるが、この傾向は酸化物半導体層をＩＧＺＯ（１３２）とした場合であっても同様であった（図３１および図３２参照）。
なお、ＩＧＺＯ層がＣＡＡＣ−ＯＳ層を有する場合、その上層にタングステンをスパッタリング法により成膜することでＩＧＺＯ層がｎ型化しても、ＣＡＡＣ−ＯＳ層の構造自体が破壊されるものではない。図３３にＣＡＡＣ−ＯＳ層を有するＩＧＺＯ層の上にタングステン層を形成した場合のＴＥＭ観察結果を、タングステン層の形成後に熱処理を行った場合と行っていない場合とに分けて示す。いずれの場合であっても、ＴＥＭ像中に矢印で示すように層状に揃った結晶構造が確認される。従って、ＣＡＡＣ−ＯＳ層が維持されていることが分かる。
本実施例では、実施の形態で示した酸化物絶縁膜形成後の熱処理に相当する熱処理の前後において、酸化物半導体層のシート抵抗がどのように変化するかを測定した結果について、ナノ結晶を有する酸化物半導体層（ｎｃ−ＯＳ層）とＣＡＡＣ−ＯＳ層との比較を図３４および図３５を用いて説明する。
シート抵抗の測定のための試料として、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いてスパッタリング法により成膜したナノ結晶を有するＩＧＺＯ（以下、実施例においてｎｃ−ＯＳと呼ぶ）層を有する試料と、ＣＡＡＣを有するＩＧＺＯ（以下、実施例においてＣＡＡＣ−ＯＳと呼ぶ）層とを有する試料とを作製した。ここで、ｎｃ−ＯＳ層は、アルゴンの流量を１３５ｓｃｃｍおよび酸素の流量を１５ｓｃｃｍとし、圧力０．６Ｐａ、電力（ＡＣ）５ｋＷ、基板温度１００℃の条件で成膜した。また、ＣＡＡＣ−ＯＳ層は、アルゴンの流量を１００ｓｃｃｍおよび酸素の流量を１００ｓｃｃｍとし、圧力０．６Ｐａ、電力（ＡＣ）５ｋＷ、基板温度１７０℃の条件で成膜した。いずれの場合においても、ＩＧＺＯ層を形成後、窒素雰囲気で４５０℃１時間の熱処理を行った後、窒素および酸素雰囲気で４５０℃１時間の熱処理を行った。
さらにそれぞれの試料のＩＧＺＯ層上に、導電層としてタングステン層またはチタン層を成膜した。タングステン層は、アルゴンの流量を１００ｓｃｃｍとし、圧力２．０Ｐａ、電力（ＤＣ）２０ｋＷまたは６０ｋＷ、基板温度１００℃の条件で成膜した。チタン層は、アルゴンの流量を１００ｓｃｃｍとし、圧力０．３Ｐａ、電力（ＤＣ）５８ｋＷ、基板温度７０℃の条件で成膜した。
導電層の形成後、熱処理をしない試料と熱処理をした試料とを作り分け、いずれも導電層を除去してＩＧＺＯ層を露出させた。導電層の形成後の熱処理は、窒素および酸素雰囲気で３５０℃１時間の処理とした。また、導電層の除去は、エッチングガスであるＳＦ６の流量を９００ｓｃｃｍ、酸素の流量を１００ｓｃｃｍとし、ＩＣＰ電源電力２０００Ｗ、バイアス電力２００Ｗ、圧力２．０Ｐａ、基板温度８０℃の条件によるドライエッチング法により行った。
ＩＧＺＯ層のシート抵抗の測定は、露出したＩＧＺＯ層の表面に探針をあててシート抵抗を測定し、エッチャントによりＩＧＺＯ層を数ｎｍ程度エッチングして、さらに表面のシート抵抗を測定することを繰り返し行った。なお、シート抵抗の測定は直流４探針法により行った。
このようにして得られたシート抵抗の測定結果を、図３４および図３５に示す。いずれも横軸にＩＧＺＯ層のエッチング量（単位：ｎｍ）を示し縦軸にシート抵抗（単位：Ω／□）を示す。横軸において０ｎｍの位置が、導電層のみを除去して露出したＩＧＺＯ層の最表面を示し、右方向がＩＧＺＯ層の深さ方向を示す。
導電層形成後の熱処理を行っていない場合を図３４に、導電層形成後の熱処理を行った場合を図３５に示す。各図において、上側に導電層としてタングステン層を成膜して除去した場合、下側に導電層としてチタン層を成膜して除去した場合について示す。
導電層としてタングステン層をＩＧＺＯ層上に成膜した場合、タングステン層の成膜後に熱処理を行っていなくても、ＩＧＺＯ層の上部でシート抵抗が測定できる（図３４参照）。ｎｃ−ＯＳ層とＣＡＡＣ−ＯＳ層との比較では、僅かにｎｃ−ＯＳ層の方が深くまでｎ型化されることがわかった。
一方で、導電層としてチタン層を成膜した場合、熱処理を行っていない状態ではシート抵抗がレンジオーバーとなる（図３４参照）。従って、導電層としてチタン層を成膜した場合には、成膜した段階ではＩＧＺＯ層の上部はｎ型化されず、ｉ型が維持されることがわかった。
これに対し、導電層形成後に熱処理を行った場合は、導電層がタングステン層およびチタン層のいずれの場合であってもＩＧＺＯ層の膜厚深くまでシート抵抗が測定できる（図３５参照）。このことから、導電層形成後の熱処理により、ＩＧＺＯ層の上面から膜厚方向にかけて深い領域までｎ型化していることがわかった。また、導電層がタングステン層の場合、ｎｃ−ＯＳ層では、ＣＡＡＣ−ＯＳ層と比べてより低抵抗化し、かつ深くまでｎ型化されることがわかった。また、導電層がチタン層の場合、ｎｃ−ＯＳ層では、ＣＡＡＣ−ＯＳ層と比べてより低抵抗化することがわかった。
即ち、ｎｃ−ＯＳ層と比べてＣＡＡＣ−ＯＳ層は、層上に設けられる導電層による低抵抗化が起こりにくく、かつｎ型化領域の断面積が膜厚方向に大きくならないことがわかる。
ところで、ｎｃ−ＯＳ層上にチタン層を形成し、その後熱処理を行った試料では、ウェットエッチングによって、ＩＧＺＯ層を均一にエッチングできないことがわかった。ＴＥＭ像を図３６に示す。
図３６において、上側にはチタン層のみを除去した後のｎｃ−ＯＳ層の断面を示し、下側には続けて３０分間ウェットエッチングした後のｎｃ−ＯＳ層の断面を示す。３０分間ウェットエッチングした後のｎｃ−ＯＳ層は、層が疎になっていることがわかった。これは、ｎｃ−ＯＳ層において、チタンと反応した領域が変質しているためと考えられる。図３６からも、チタンによるｎｃ−ＯＳ層の変質は、全体的に起こるのではなく、局所的に起こる可能性がある。
本実施例においては、酸化物絶縁膜形成後の熱処理に相当する熱処理を行った場合における、導電層に用いた金属の酸化物半導体層への拡散についての測定結果を、図３７を用いて説明する。
まず測定試料として、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用い、スパッタリング法により、酸化物半導体であるＩＧＺＯ層をガラス基板上に成膜した。成膜は、アルゴンおよび酸素の流量をともに１００ｓｃｃｍとし、圧力０．６Ｐａ、電力（ＡＣ）５ｋＷ、基板温度１７０℃の条件により行った。ＩＧＺＯ層の膜厚は１００ｎｍである。この上に導電層を厚さ１００ｎｍで成膜した。試料は、導電層をタングステン層としたものとチタン層としたものとをそれぞれ２つ用意し、一方は熱処理を行わず、他方は酸素および窒素雰囲気で３５０℃１時間の熱処理を行った。
導電層をタングステン層とした試料は、ＩＧＺＯ層をガラス基板上に成膜した。なお、酸素の流量を２０ｓｃｃｍとし、アルゴンの流量を１８０ｓｃｃｍとし、圧力０．６Ｐａ、電力（ＡＣ）５ｋＷ、基板温度１００℃の条件のスパッタリング法によりＩＧＺＯ層を成膜した。ＩＧＺＯ層の膜厚は１００ｎｍである。この上に導電層としてタングステンを用いた導電層を厚さ１００ｎｍで成膜した。当該試料を２つ用意し、一方は熱処理を行わず、他方は酸素及び窒素雰囲気で３５０℃１時間の熱処理を行った。また、導電層をチタン層とした試料は、上記サンプルのタングステンに代えてチタンを用いて作製した。
上記のようにして作製した試料のそれぞれについてガラス基板の裏面からＳＩＭＳを行い、導電層を構成するタングステンまたはチタンのＩＧＺＯ層への拡散の程度を調査した。ＳＩＭＳの結果を図３７に示す。
図３７において、上側がタングステン層を導電層として用いた場合の分析結果であり、下側がチタン層を用いた場合の分析結果である。また、図３７の上側及び下側の分析に用いた試料はＩＧＺＯ層を１７０℃で成膜した試料である。横軸に示す深さは、上面を０ｎｍとしたときのＩＧＺＯ層およびタングステン層またはチタン層の深さを示す。また縦軸は、膜中のタングステンまたはチタンの濃度（単位：ａｔｏｍｓ／ｃｍ３）を示す。なお、これら金属の濃度は、ＩＧＺＯ膜中の濃度として定量している。
導電層にタングステン層を用いた場合には、熱処理を行っていない試料のタングステンの濃度プロファイルを示す点線と、熱処理を行った後のタングステンの濃度プロファイルを示す実線とが概略一致した。このことから、３５０℃の熱処理を行ってもタングステンはほとんどＩＧＺＯ層に拡散しないことが確認された。
一方で、導電層にチタン層を用いた場合には、熱処理を行っていない試料のチタンの濃度プロファイルを示す点線に対して、熱処理を行った後のチタンの濃度プロファイルを示す実線は大きくＩＧＺＯ膜中に移動している。これにより、チタン層とＩＧＺＯ層との境界部分において、チタンとＩＧＺＯとの混合または化合した領域が形成されていることがわかった。以上のことから、３５０℃の熱処理を行うことによって、チタンはＩＧＺＯ層中に拡散することが確認された。
なお、ＩＧＺＯ層上にチタン層を形成した試料において、１７０℃で成膜したＩＧＺＯ層と比較して、１００℃で成膜したＩＧＺＯ層の方が、３５０℃の熱処理後において、より深い領域にチタンが拡散される。これは、ＩＧＺＯ層の成膜温度が低いと、ＩＧＺＯ層が粗な膜となるため、チタンがより拡散しやすくなる。
従って、導電層にチタン層を用いる場合には、熱処理によってチタンが酸化物半導体層中に拡散するため、チタンが拡散した酸化物半導体層中の領域でｎ＋領域が形成されることがわかる。
本実施例においては、酸化物半導体層と導電層との積層構造における、酸素の拡散についての評価結果について、図３８および図３９を用いて説明する。
測定試料としては、ガラス基板上にＩＧＺＯ（１１１）またはＩＧＺＯ（１３２）を１００ｎｍの厚さでスパッタリング法により成膜し、その上にタングステン層またはチタン層からなる導電層を１００ｎｍの厚さでスパッタリング法により成膜した。ＩＧＺＯ（１１１）は、アルゴンおよび酸素の流量をともに１００ｓｃｃｍとし、圧力０．６Ｐａ、電力（ＡＣ）５ｋＷ、基板温度１７０℃の条件で成膜した。また、ＩＧＺＯ（１３２）は、アルゴンの流量を１３５ｓｃｃｍ、酸素の流量を１５ｓｃｃｍとし、圧力０．３Ｐａ、電力（ＡＣ）５ｋＷ、基板温度１００℃の条件で成膜した。ここで、上記の酸素はその挙動をモニタするため、酸素の同位体である１８Ｏを用いた。
また、タングステン層は、アルゴンの流量を１００ｓｃｃｍ、圧力２．０Ｐａ、電力（ＤＣ）６０ｋＷ、基板温度１００℃の条件で成膜し、チタン層は、アルゴンの流量を１００ｓｃｃｍ、圧力０．３Ｐａ、電力（ＤＣ）５８ｋＷ、基板温度１００℃の条件で成膜した。
以上のように作製した試料にそれぞれ熱処理を行わないものと、熱処理を行ったものとを用意した。熱処理は、導電層の形成後に窒素および酸素雰囲気で３５０℃１時間の条件で行った。そしてそれぞれの試料に対し、膜中の酸素（１８Ｏ）のプロファイルをＳＩＭＳにより測定した。
最初に、導電層として酸化物半導体層上にタングステン層を成膜した試料についてのＳＩＭＳ測定結果を図３８に示す。図３８において上側が酸化物半導体層としてＩＧＺＯ（１１１）を用いた場合、下側がＩＧＺＯ（１３２）を用いた場合のＳＩＭＳ結果である。
横軸に酸化物半導体層および導電層の積層膜の深さ方向（単位：ｎｍ）を示し、縦軸に酸素（１８Ｏ）の濃度（単位：ａｔｏｍｓ／ｃｍ３）を示す。図中の実線で示すプロファイルは導電層の形成後に熱処理を行っていない試料についてのプロファイルを示し、点線で示すプロファイルは導電層の形成後に上記の熱処理を行った試料についてのプロファイルを示す。なお、図中の破線で囲んだ部分は、外気に由来する酸素のプロファイルを示す。
導電層にタングステン層を用いた場合には、図３８に示すように、熱処理を行っていない場合に対して３５０℃の熱処理を行った場合であっても、ＩＧＺＯ層中からタングステン層へ酸素が拡散している傾向はみられない。これは酸化物半導体層がＩＧＺＯ（１１１）であってもＩＧＺＯ（１３２）であっても同様の結果であった。
一方、導電層にチタン層を用いた場合には、図３９に示すように、熱処理を行っていない場合に比べて３５０℃の熱処理を行った場合はチタン層中の酸素濃度が著しく増大する。このことから、３５０℃の熱処理を行うことで、ＩＧＺＯ層からチタン層へ酸素（１８Ｏ）が大きく拡散していくことが分かった。
本実施例においては、作製したトランジスタの特性の測定結果について、図４０を用いて説明する。
特性を評価するために、チャネルエッチ構造のＢＧＴＣ（ボトムゲートトップコンタクト）型トランジスタおよびその周辺構造を、以下の工程により作製した。
即ち、ガラス基板上にスパッタリング法により膜厚２００ｎｍのゲート電極を形成し、その上にプラズマＣＶＤ法によりゲート絶縁膜を形成した。ゲート絶縁膜は、窒化シリコン層、窒化シリコン層、窒化シリコン層、酸化窒化シリコン層の順に設けられた４層構造とした。順に５０ｎｍ、３００ｎｍ、５０ｎｍ、５０ｎｍの厚さとした。下層３層の窒化シリコン層においては、１層目の窒化シリコン層はＮＨ３のガス流量を少なく、２層目の窒化シリコン層はＮＨ３のガス流量を多く、３層目の窒化シリコン層はＳｉＨ４のガス流量を多くした。即ち、１層目の窒化シリコン層は、ガス流量をＳｉＨ４を２００ｓｃｃｍ、Ｎ２を２０００ｓｃｃｍ、ＮＨ３を１００ｓｃｃｍ、とし、２層目の窒化シリコン層は、ガス流量をＳｉＨ４を２００ｓｃｃｍ、Ｎ２を２０００ｓｃｃｍ、ＮＨ３を２０００ｓｃｃｍ、とし、３層目の窒化シリコン層は、ガス流量をＳｉＨ４を２００ｓｃｃｍ、Ｎ２を５０００ｓｃｃｍ、とし、いずれも圧力１００Ｐａ、電力２０００Ｗ、基板温度３５０℃とした。
次にゲート絶縁膜上にターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１の酸化物半導体層を３５ｎｍの厚さでスパッタリング法により成膜し、その上にターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝１：３：２の酸化物層を２０ｎｍの厚さでスパッタリング法により成膜した。前者は、圧力０．６Ｐａ、電力５ｋＷ、アルゴンの流量を１００ｓｃｃｍおよび酸素の流量を１００ｓｃｃｍとし、基板温度１７０℃の条件で成膜し、後者は、圧力０．６Ｐａ、電力５ｋＷ、アルゴンの流量を１３５ｓｃｃｍおよび酸素の流量を１５ｓｃｃｍとし、基板温度１７０℃の条件で成膜した。これらの膜は連続的に成膜を行った。この後、窒素雰囲気で４５０℃１時間の熱処理をして酸化物積層膜の脱水および脱水素化を行い、さらに窒素および酸素雰囲気で４５０℃１時間の熱処理をして酸化物積層膜への加酸素化を行った。
次にソース電極およびドレイン電極を形成するために、チタン層、アルミニウム層、チタン層をこの順番でスパッタリング法により成膜し、ドライエッチングにより積層されているチタン層、アルミニウム層、及びチタン層を所定の形状に加工した。その後、８５重量％濃度のリン酸を１／１００に希釈した溶液を用いてエッチング残渣を除去するための洗浄をした。
この後、ソース電極およびドレイン電極上に酸化物絶縁膜として酸化窒化シリコン層の２層積層（５０ｎｍ、４００ｎｍ）を形成し、その上に窒化シリコン層を１００ｎｍ形成した。酸化物絶縁膜の下層は、ガス流量比をＳｉＨ４を３０ｓｃｃｍ、Ｎ２Ｏを４０００ｓｃｃｍとし、電力１５０Ｗ、圧力２００Ｐａ、基板温度２２０℃として成膜した。また、酸化物絶縁膜の上層は、ガス流量比をＳｉＨ４を２００ｓｃｃｍ、Ｎ２Ｏを４０００ｓｃｃｍとし、電力１５００Ｗ、圧力２００Ｐａ、基板温度２２０℃として成膜した。窒化シリコン層は、酸化窒化シリコン層の２層積層の形成後に窒素および酸素雰囲気で３５０℃１時間の熱処理を行った後に成膜した。成膜条件は、ガス流量をＳｉＨ４を５０ｓｃｃｍ、Ｎ２Ｏを５０００ｓｃｃｍとし、電力１５０Ｗ、圧力２００Ｐａ、基板温度２２０℃として成膜した。
次に窒化シリコン層上に平坦化膜としてアクリルを１．５μｍ成膜し、窒素雰囲気で２５０℃１時間焼成した。さらに、画素電極として透明導電膜を１００ｎｍ成膜し、最終的な熱処理として窒素雰囲気で２５０℃１時間の熱処理を行った。
以上のようにしてトランジスタを作製した。トランジスタを有する試料を試料１とする。なお、試料１には２０個のトランジスタを含む。試料１に含まれるトランジスタの特性を、図４０に示す。ここで、図４０（Ａ）はチャネル長（Ｌ）を６μｍとしチャネル幅（Ｗ）を５０μｍとしたトランジスタについての特性であり、図４０（Ｂ）はチャネル長（Ｌ）を３μｍとしチャネル幅（Ｗ）を５０μｍとしたトランジスタについての特性である。トランジスタの特性は、ドレイン電圧（Ｖｄ）を１Ｖおよび１０Ｖとした場合を示す。横軸にゲート電圧（Ｖｇ）（単位：Ｖ）を示し、縦軸（左）にドレイン電流（単位：Ａ）、縦軸（右）にドレイン電圧（Ｖｄ）が１０Ｖのときのトランジスタの電界効果移動度（単位：ｃｍ２／Ｖｓ）を示す。この結果から、チャネル長が３μｍと微細な構造であっても、良好なトランジスタ特性が得られることが分かった。
次に、上記のように作製したトランジスタについて、ゲートＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験の結果について、図４１を用いて説明する。
ゲートＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経時変化）を短時間で評価することができる。ゲートＢＴ試験前後におけるトランジスタの特性の変動量を調べることは、信頼性を調べるための重要な指標となる。
具体的なゲートＢＴ試験の方法は、はじめにトランジスタのＶｇ−Ｉｄ特性を測定し、次に、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソースおよびドレインとして機能する一対の電極を同電位とし、ソースおよびドレインとして機能する一対の電極とは異なる電位をゲート電極に一定時間印加する（図４１（Ａ）参照）。基板温度は、試験目的に応じて適宜設定すればよく、ここでは１２５℃とした。次に、基板温度を電気特性の測定時と同様に設定し、トランジスタの電気特性を測定する。この結果、ゲートＢＴ試験前後の電気特性におけるしきい値電圧（Ｖｔｈ）およびシフト値（Ｓｈｉｆｔ）の差を、変動量として得ることができる。
ここで、本明細書中において、しきい値電圧（Ｖｔｈ）とは、チャネルが形成されたときのゲート電圧（Ｖｇ）をいう。しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流Ｉｄの平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線とドレイン電流Ｉｄの平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）として算出した。また、シフト値とはゲート電圧（Ｖｇ）を横軸、ドレイン電流Ｉｄの対数を縦軸にプロットした曲線において、最大傾きであるドレイン電圧Ｉｄの接線を外挿したときの直線Ｉｄ＝１×１０―１２［Ａ］との交点とのゲート電圧（Ｖｇ）で定義する。なおシフト値は、ドレイン電圧（Ｖｄ）を１０Ｖとして算出した。
具体的なストレス条件としては、ゲート電圧（Ｖｇ）を＋３０Ｖおよび−３０Ｖとし、ソースとドレインの電位を同じにした（ここでは、Ｖｄ＝Ｖｓ＝０Ｖ）とした。ストレス温度は１２５℃とし、ストレスの印加時間は１時間とした。また、光照射には、白色ＬＥＤ光を用い、約１００００ｌｘとした。
以上のようにして得られたゲートＢＴ試験の結果を、図４１（Ｂ）に示す。しきい値電圧の変動量（ΔＶｔｈ）は、光照射無しの環境（Ｄａｒｋ）で、プラスゲートＢＴ（＋ＧＢＴ）の場合は１．９３Ｖ、マイナスゲートＢＴ（−ＧＢＴ）の場合は−１．２７Ｖであった。光照射の環境（Ｐｈｏｔｏ）では、プラスゲートＢＴ（＋ＧＢＴ）の場合は−０．７８Ｖ、マイナスゲートＢＴ（−ＧＢＴ）の場合は−０．８０Ｖであった。
また、シフト値の変動量（ΔＳｈｉｆｔ）は、光照射無しの環境で、プラスゲートＢＴの場合は２．０４Ｖ、マイナスゲートＢＴの場合は−１．５１Ｖであった。光照射の環境では、プラスゲートＢＴの場合は−０．８５Ｖ、マイナスゲートＢＴの場合は−１．０５Ｖであった。
以上のゲートＢＴ試験の結果から、いずれの変動量も小さいため、上記の工程により作製したトランジスタの信頼性が優れていることが分かった。
ここで、トランジスタ特性について、オン電流（Ｉｏｎ）としきい値電圧（Ｖｔｈ）との相関関係をプロットしたグラフを図４２に示す。
トランジスタに用いた酸化物半導体積層膜は、ＩＧＺＯ（１１１）とＩＧＺＯ（１３２）の積層構造であり、ＩＧＺＯ膜（１３２）は、基板温度１００℃の場合と１７０℃の場合について測定を行った。また、それぞれについて、ソース電極およびドレイン電極を構成する導電層として、タングステン層、アルミニウム層、チタン層の順番で設けられた３層構造（Ｗ＼Ａｌ＼Ｔｉと表記）としたものと、チタン層、アルミニウム層、チタン層の順番で設けられた３層構造（Ｔｉ＼Ａｌ＼Ｔｉと表記）としたものを用意した。
図４２に示すように、全プロットにおいて、オン電流（Ｉｏｎ）としきい値電圧（Ｖｔｈ）との関係に負の相関が見られることが分かった。ここで、基板温度を１００℃でＩＧＺＯ（１３２）を成膜し、ソース電極およびドレイン電極をチタン層、アルミニウム層、チタン層の順番で設けられた３層構造とした試料のみが特異な分布になっていることが示された（図４２における破線で囲んだ部分）。この条件の場合には、チタン層の成膜後に熱処理を行うため、ｎ型層がＩＧＺＯ層の深くまで形成され、トランジスタの実効的なチャネル長が短くなっていることが示唆される。
そこで、本実施例においては上記に用いたトランジスタについてＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ）解析を行った。
ここでＴＬＭ解析とは、ゲート電圧（Ｖｇ）ごとにトランジスタの抵抗（Ｒ）とチャネル長（Ｌ）についての特性を取得し、交点座標を求めることで実効的なチャネル長（Ｌｅｆｆ）と外部抵抗との見積もりを行う解析手法である。
図４３（Ａ）に示すようなモデルを考えた場合、ソース電極およびドレイン電極間の直列抵抗は以下の数式２および数式３で与えられる。
ＲＴ＝ＶＤＳ／ＩＤ＝２Ｒ０＋ｒｃｈ・Ｌｅｆｆ （数式２）
Ｌｅｆｆ＝Ｌ＋２ΔＬ （数式３）
ここで、ＲＴは全抵抗、Ｒ０は外部抵抗、Ｌｅｆｆは実効的なチャネル長、Ｌは設計におけるチャネル長、ΔＬは設計におけるチャネル長と実効的なチャネル長との差を表す。また、ｒｃｈはチャネル抵抗を単位長で除したものであり、ゲート電圧（Ｖｇ）に依存する。
ＴＬＭ解析では上述のように、ゲート電圧（Ｖｇ）ごとにトランジスタの抵抗（Ｒ）とチャネル長（Ｌ）特性を取得し、図４３（Ｂ）に示すように、交点座標を求める。交点座標が外部抵抗（２Ｒ０）および実効的なチャネル長の設計におけるチャネル長との差（２ΔＬ）に対応する。
これに従い、酸化物積層膜の上層ＩＧＺＯ（１３２）およびソース電極およびドレイン電極の条件を変えて測定したトランジスタの特性を用いて、それぞれ２ΔＬおよび２Ｒ０を算出し、実効的なチャネル長および直列抵抗の評価を行った。その結果を、図４４および図４５に示す。
図４４は、ＩＧＺＯ（１３２）の成膜時における基板温度を１００℃、１７０℃と変えてそれぞれについてＴＬＭ解析により評価した結果である。
図４４（Ａ）は、ＩＧＺＯ（１３２）の膜質とソース電極およびドレイン電極ごとに、設計におけるチャネル長と実効的なチャネル長との差（−２ΔＬ）を示している。また、図４４（Ｂ）は、ＩＧＺＯ（１３２）の膜質とソース電極およびドレイン電極ごとに、外部抵抗値（２Ｒ０）を示している。
図４４（Ａ）のＴＬＭ解析結果より、基板温度を１００℃で成膜したＩＧＺＯ（１３２）でソース電極およびドレイン電極をチタン層、アルミニウム層、チタン層の順番で設けられた３層構造とした場合に、２ΔＬが最も大きくなった。これは実効的なチャネル長（Ｌｅｆｆ）が短くなっていることを示す。また、ＩＧＺＯ（１３２）の成膜を基板温度１７０℃とした場合においては、ソース電極およびドレイン電極がタングステン層、アルミニウム層、チタン層の順番で設けられた３層構造の場合とチタン層、アルミニウム層、チタン層の順番で設けられた３層構造の場合とで、実効的なチャネル長（Ｌｅｆｆ）は同等の結果となった。
図４５は、ＩＧＺＯ（１３２）の成膜時における酸素流量比（成膜ガス全体に占める酸素の割合）を１０体積％、３０体積％、５０体積％と変えてそれぞれについてＴＬＭ解析により評価した結果である。
図４５（Ａ）は、ＩＧＺＯ（１３２）の膜質とソース電極およびドレイン電極ごとに、設計におけるチャネル長と実効的なチャネル長との差（−２ΔＬ）を示している。また、図４５（Ｂ）は、ＩＧＺＯ（１３２）の膜質とソース電極およびドレイン電極ごとに、外部抵抗値（２Ｒ０）を示している。
図４５（Ａ）のＴＬＭ解析結果より、実効的なチャネル長（Ｌｅｆｆ）は、ソース電極およびドレイン電極がタングステン層、アルミニウム層、チタン層の順番で設けられた３層構造の場合とチタン層、アルミニウム層、チタン層の順番で設けられた３層構造の場合とで大きく変わらなかった。また図４５（Ｂ）のＴＬＭ解析結果より、酸素流量比を上げていくことで外部抵抗の上昇傾向が見られるが、ソース電極およびドレイン電極がタングステン層、アルミニウム層、チタン層の順番で設けられた３層構造の場合に比べ、チタン層、アルミニウム層、チタン層の順番で設けられた３層構造の場合では外部抵抗の上昇を抑制することができることが明らかとなった。これは、酸化物積層膜上の導電層としてチタン層を用いることによる酸化物積層膜のｎ型化の効果であると考えることができる。
本実施例では、チャネル長の短いチャネルエッチ型のトランジスタを作製する場合には、酸化物積層膜として非晶質（またはナノ結晶）の酸化物半導体を用いるよりも、ＣＡＡＣ−ＯＳ層を用いることが適していることを説明する。
ＣＡＡＣ−ＯＳ層であるＩＧＺＯおよび非晶質（またはナノ結晶）のＩＧＺＯをそれぞれ用いて作製した、チャネル幅（Ｗ）が５０μｍ、チャネル長（Ｌ）が２μｍまたは６μｍのトランジスタにおけるＶｇ−Ｉｄ特性を、図４６および図４７に示す。特性についての測定は、６００ｍｍ×７２０ｍｍ基板における２０点について行った。
図４６に示すように、ＣＡＡＣ−ＯＳ層であるＩＧＺＯを用いることで、チャネル長が２μｍのトランジスタにおいても、均一な特性を得ることができた。従って、ＣＡＡＣ構造の酸化物半導体を用いることにより、微細なトランジスタを作製することが可能となる。
一方、図４７に示すように、非晶質のＩＧＺＯを用いたトランジスタにおいては、チャネル長が２μｍにおいてバラツキが大きい。
以上のことから、非晶質（またはナノ結晶）の酸化物半導体に比べ、ＣＡＡＣ構造の酸化物半導体を用いた方が、安定的にチャネルエッチ型のトランジスタを作製することができる。これは、ＣＡＡＣ構造の酸化物半導体が非晶質（またはナノ結晶）の酸化物半導体に比べて定性的には構造的に強く、これにより安定なトランジスタの作製が可能となっていると考えられる。
非晶質構造のＩＧＺＯと結晶構造のＩＧＺＯとの膜としての頑丈さを評価するために、非晶質構造および結晶構造についての凝集エネルギーを計算した。凝集エネルギーは以下の数式４で定義される。
Ｅｃｏｈ（ＩＧＺＯ）：＝Ｅ（Ｉｎ）＋Ｅ（Ｇａ）＋Ｅ（Ｚｎ）＋４Ｅ（Ｏ）−Ｅ（ＩＧＺＯ） （数式４）
つまり、孤立原子の状態から固体を形成する際に放出されるエネルギーである。図４８に、計算で求めた非晶質のＩＧＺＯおよび結晶質のＩＧＺＯの構造を示す。いずれの構造においても、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であり、総原子数は８４であり、密度はそれぞれ非晶質のＩＧＺＯにおいては５．９ｇ／ｃｍ３、結晶質のＩＧＺＯにおいては６．１ｇ／ｃｍ３である。非晶質の方が密度は低い。なお、この計算には第一原理電子状態計算パッケージＶＡＳＰ（Ｖｉｅｎｎａ Ａｂ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇｅ）を用いた。表１に計算条件を示す。
計算から得られた非晶質のＩＧＺＯおよび結晶質のＩＧＺＯの凝集エネルギーとその差を、表２に示す。
表２に示すように、非晶質のＩＧＺＯの凝集エネルギー（２８．８５４ｅＶ）と結晶質のＩＧＺＯとで凝集エネルギー（３０．００７ｅＶ）とに有意な差（２８．８５４ｅＶ−３０．００７ｅＶ＝−１．１５３ｅＶ）が確認された。これは非晶質のＩＧＺＯの方が反応性に富むことを意味している。
次に、表２のような非晶質のＩＧＺＯと結晶質のＩＧＺＯで差が生じる原因を理解するために、各金属と酸素との間の平均結合長を調べた。表３に、その結果を示す。なお、非晶質のＩＧＺＯについての平均結合距離は、Ｉｎに関しては６配位、ＧａおよびＺｎは５配位として算出した。
表３から、非晶質のＩＧＺＯでは、各金属酸素間の平均結合長（Ｉｎ−Ｏは０．２２６ｎｍ、Ｇａ−Ｏは０．２ｎｍ、Ｚｎ−Ｏは０．２１８ｎｍ）が結晶質のＩＧＺＯの平均結合長（Ｉｎ−Ｏは０．２２１ｎｍ、Ｇａ−Ｏは０．１９７ｎｍ、Ｚｎ−Ｏは０．２０８ｎｍ）と比較して伸張していることが分かった。よって、表２に示した凝集エネルギーにおける差は、この平均結合長の差が主な要因と考えられる。
以上のことから、ＣＡＡＣ構造の酸化物半導体を用いたチャネルエッチ型のトランジスタが安定的に作製できる理由として、ＣＡＡＣ構造の酸化物半導体は結晶性の膜であり、構造が強固であるためと考えることができる。結晶質のＩＧＺＯは凝集エネルギーが大きく、結合が強いため、ＣＡＡＣ構造の酸化物半導体がバックチャネル側においてエッチング時のプラズマなどに曝されるチャネルエッチ型のトランジスタに適していると考えられる。
１００ トランジスタ
１００ａ トランジスタ
１００ｂ トランジスタ
１００ｃ トランジスタ
１０１ 基板
１０２ ゲート電極
１０３ ゲート絶縁膜
１０４ 酸化物積層膜
１０５ 酸化物半導体層
１０６ 酸化物層
１０７ 導電膜
１０８ａ ソース電極
１０８ｂ ドレイン電極
１０９ 層間絶縁膜
１０９ａ 酸化物絶縁膜
１０９ｂ 酸化物絶縁膜
１１０ ｎ＋領域
１１１ 層間絶縁膜
１１２ 凹部
１１３ ＧａＯｘ層または混合層
１１４ 酸化物層
１２０ トラップ準位
７００ 基板
７０１ 基板
７０２ ゲート電極
７０３ 保護絶縁膜
７０４ａ ソース電極
７０４ｂ ドレイン電極
７０５ ゲート絶縁膜
７０６ 酸化物膜
７１９ 発光素子
７２０ 絶縁膜
７２１ 絶縁膜
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３３ｂ 配線
７３３ｃ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素領域
７４１ トランジスタ
７４２ キャパシタ
７４３ スイッチ素子
７４４ 信号線
７５０ 画素
７５１ トランジスタ
７５２ キャパシタ
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 電極
７８２ 発光層
７８３ 電極
７８４ 隔壁
７８５ａ 中間層
７８５ｂ 中間層
７８５ｃ 中間層
７８５ｄ 中間層
７８６ａ 発光層
７８６ｂ 発光層
７８６ｃ 発光層
７９１ 電極
７９２ 絶縁膜
７９３ 液晶層
７９４ 絶縁膜
７９５ スペーサ
７９６ 電極
７９７ 基板
３５０１ 配線
３５０２ 配線
３５０３ トランジスタ
３５０４ 液晶素子
３５１０ 配線
３５１０＿１ 配線
３５１０＿２ 配線
３５１１ 配線
３５１５＿１ ブロック
３５１５＿２ ブロック
３５１６ ブロック
３５２１ トランジスタ
３５２２ 電極
３５２３ 電極
３５２４ 液晶
３５２５ カラーフィルタ
３５２６ 配線
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ａ ゲート絶縁膜
４０２０ｂ ゲート絶縁膜
４０３１ 電極
４０３２ａ 絶縁膜
４０３２ｂ 絶縁膜
４０３３ 絶縁膜
４０３４ 電極
４０３５ スペーサ
４０３８ 絶縁膜
４０４０ 平坦化絶縁膜
４０４２ 絶縁膜
４０５０ 配線
４０５２ 配線
９０００ 筐体
９００１ ボタン
９００２ マイクロフォン
９００３ 表示部
９００４ スピーカ
９００５ カメラ
９０１０ 筐体
９０１１ 表示部
９０２０ 筐体
９０２１ ボタン
９０２２ マイクロフォン
９０２３ 表示部
９０３０ 筐体
９０３１ａ 表示部
９０３１ｂ 表示部
９０３２ 留め具
９０３３ 操作スイッチ
９０４０ 筐体
９０４１ 表示部
９０４２ 操作ボタン
９０４３ スピーカ
９０４４ マイクロフォン
９０４５ 表示部

Claims (13)

  1. ゲート電極と、
    前記ゲート電極と重なるゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ゲート電極と重なる酸化物積層膜と、
    前記酸化物積層膜と接するソース電極およびドレイン電極と、を有し、
    前記酸化物積層膜は、前記ソース電極および前記ドレイン電極と接する部分がもっとも低抵抗であり、かつ前記ソース電極および前記ドレイン電極から遠ざかるに従って抵抗が高くなることを特徴とする半導体装置。
  2. ゲート電極と、
    前記ゲート電極と重なるゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ゲート電極と重なる酸化物積層膜と、
    前記酸化物積層膜と接するソース電極およびドレイン電極と、を有し、
    前記酸化物積層膜は、前記ソース電極と前記ドレイン電極との間に凹部を有し、前記ソース電極および前記ドレイン電極と接する部分から前記凹部の側面の一部に渡って低抵抗領域を有することを特徴とする半導体装置。
  3. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物積層膜と、
    前記酸化物積層膜と接するソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極と接する前記酸化物積層膜の部分に設けられたｎ＋領域と、を有し、
    前記酸化物積層膜中において、前記ｎ＋領域は前記ソース電極と前記ドレイン電極との間の領域に延びていることを特徴とする半導体装置。
  4. 請求項１または請求項３において、
    実効的なチャネル長は、前記ソース電極と前記ドレイン電極との間の距離よりも短いことを特徴とする半導体装置。
  5. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物積層膜と、
    前記酸化物積層膜と接するソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極と接する前記酸化物積層膜の部分に設けられたｎ＋領域と、を有し、
    前記ソース電極と前記ドレイン電極との間において、前記酸化物積層膜は凹部を有し、
    前記ｎ＋領域は前記凹部の側面の一部と接していることを特徴とする半導体装置。
  6. 請求項５において、
    前記凹部の深さは、前記ｎ＋領域の深さよりも深いことを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記酸化物積層膜は、Ｉｎ、ＧａおよびＺｎを含む酸化物の積層構造であることを特徴とする半導体装置。
  8. ゲート電極上にゲート絶縁膜を形成し、
    ゲート電極上のゲート絶縁膜上に、酸化物半導体層を形成し、
    前記酸化物半導体層上に、スパッタリング法により酸化物層を形成して、前記酸化物半導体層と前記酸化物層とを含む酸化物積層膜を形成し、
    前記酸化物積層膜を所定の形状に加工し、
    所定の形状に加工した前記酸化物積層膜に接して、Ｔｉを主成分とする導電膜を形成し、
    前記導電膜をエッチングして、ソース電極およびドレイン電極を形成するとともに、バックチャネル側に凹部を形成し、
    熱処理により、前記酸化物積層膜が前記ソース電極および前記ドレイン電極と接する部分をｎ型化することを特徴とする半導体装置の作製方法。
  9. 請求項８において、
    前記酸化物半導体層および前記酸化物層は、それぞれＩｎ、Ｍ（Ａｌ、Ｇａ、Ｙ、Ｌａ、ＣｅまたはＮｄ）およびＺｎを含む酸化物であり、
    前記酸化物層は、前記酸化物半導体層よりも含有するＭの割合が高いことを特徴とする半導体装置の作製方法。
  10. 請求項８または請求項９において、
    前記酸化物積層膜の所定の形状への加工の後、前記導電膜のエッチング前に熱処理を行わないことを特徴とする半導体装置の作製方法。
  11. 請求項８乃至請求項１０のいずれか一項において、
    前記ソース電極と前記ドレイン電極との最小の間隔は、３μｍ以下であることを特徴とする半導体装置の作製方法。
  12. 請求項８乃至請求項１１のいずれか一項において、
    前記Ｔｉを主成分とする導電膜は、Ｔｉを主成分とする第１の導電層と、単層または積層の第２の導電層との積層膜であることを特徴とする半導体装置の作製方法。
  13. 請求項１２において、
    前記第２の導電層は、Ｃｕを主成分とする導電層、Ａｌを主成分とする導電層、Ａｌを主成分とする導電層とＴｉを主成分とする導電層との積層のいずれかであることを特徴とする半導体装置の作製方法。
JP2013248140A 2012-11-30 2013-11-29 半導体装置およびその作製方法 Withdrawn JP2014197664A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013248140A JP2014197664A (ja) 2012-11-30 2013-11-29 半導体装置およびその作製方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012263814 2012-11-30
JP2012263814 2012-11-30
JP2012273866 2012-12-14
JP2012273866 2012-12-14
JP2013044876 2013-03-07
JP2013044876 2013-03-07
JP2013248140A JP2014197664A (ja) 2012-11-30 2013-11-29 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018016315A Division JP2018078339A (ja) 2012-11-30 2018-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2014197664A true JP2014197664A (ja) 2014-10-16
JP2014197664A5 JP2014197664A5 (ja) 2017-01-12

Family

ID=50824577

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2013248140A Withdrawn JP2014197664A (ja) 2012-11-30 2013-11-29 半導体装置およびその作製方法
JP2018016315A Withdrawn JP2018078339A (ja) 2012-11-30 2018-02-01 半導体装置
JP2019200747A Withdrawn JP2020047927A (ja) 2012-11-30 2019-11-05 半導体装置
JP2020002686A Withdrawn JP2020057819A (ja) 2012-11-30 2020-01-10 酸化物半導体層のエッチング方法及びトランジスタの作製方法
JP2021155048A Withdrawn JP2021192464A (ja) 2012-11-30 2021-09-24 酸化物半導体層のエッチング方法及びトランジスタの作製方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2018016315A Withdrawn JP2018078339A (ja) 2012-11-30 2018-02-01 半導体装置
JP2019200747A Withdrawn JP2020047927A (ja) 2012-11-30 2019-11-05 半導体装置
JP2020002686A Withdrawn JP2020057819A (ja) 2012-11-30 2020-01-10 酸化物半導体層のエッチング方法及びトランジスタの作製方法
JP2021155048A Withdrawn JP2021192464A (ja) 2012-11-30 2021-09-24 酸化物半導体層のエッチング方法及びトランジスタの作製方法

Country Status (2)

Country Link
US (3) US9246011B2 (ja)
JP (5) JP2014197664A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085970A (ja) * 2014-10-23 2016-05-19 株式会社半導体エネルギー研究所 発光素子、発光装置、表示装置、電子機器、及び照明装置
JP2016122833A (ja) * 2014-11-28 2016-07-07 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び該半導体装置を有する表示装置
JP2018014373A (ja) * 2016-07-19 2018-01-25 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
KR101876011B1 (ko) * 2016-01-29 2018-07-06 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법
WO2018167602A1 (ja) * 2017-03-16 2018-09-20 株式会社半導体エネルギー研究所 半導体装置の作製方法、及び半導体装置
JP2019219760A (ja) * 2018-06-15 2019-12-26 株式会社東海理化電機製作所 生体情報認証装置
JP2020057797A (ja) * 2016-04-13 2020-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2023139447A1 (ja) * 2022-01-21 2023-07-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2015128774A1 (en) 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
TWI699023B (zh) * 2014-06-30 2020-07-11 日商半導體能源研究所股份有限公司 發光裝置，模組，及電子裝置
KR102399893B1 (ko) * 2014-07-15 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN107004603B (zh) * 2014-11-28 2021-03-09 夏普株式会社 半导体装置及其制造方法
US9741811B2 (en) * 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6850096B2 (ja) 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
TW201812419A (zh) * 2016-07-25 2018-04-01 半導體能源研究所股份有限公司 電晶體的製造方法及顯示裝置
EP3606062A4 (en) * 2017-03-24 2020-12-09 Semiconductor Energy Laboratory Co., Ltd. SEMICONDUCTOR DEVICE, DISPLAY SYSTEM AND ELECTRONIC DEVICE
JP7461129B2 (ja) 2019-10-17 2024-04-03 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
CN111328238B (zh) * 2020-02-28 2021-07-09 内蒙古华测电力科技有限公司 一种电力故障检测装置及其使用方法
US20210376156A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Raised source/drain oxide semiconducting thin film transistor and methods of making the same
TW202229613A (zh) * 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
JP2023007231A (ja) 2021-07-01 2023-01-18 東京エレクトロン株式会社 半導体デバイスの製造方法
WO2023209812A1 (ja) * 2022-04-26 2023-11-02 株式会社日立ハイテク プラズマ処理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219008A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
WO2009093462A1 (ja) * 2008-01-25 2009-07-30 Sharp Kabushiki Kaisha 半導体素子およびその製造方法
JP2010056542A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010232647A (ja) * 2009-03-06 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011100982A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011135066A (ja) * 2009-11-28 2011-07-07 Semiconductor Energy Lab Co Ltd 積層酸化物材料、半導体装置、および半導体装置の作製方法
JP2011228622A (ja) * 2010-03-30 2011-11-10 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012069935A (ja) * 2010-08-25 2012-04-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012212077A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010080552A (ja) * 2008-09-24 2010-04-08 Brother Ind Ltd トランジスタの製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR20120107079A (ko) * 2009-11-20 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20170116239A (ko) * 2009-12-11 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5457827B2 (ja) 2009-12-28 2014-04-02 ユニ・チャーム株式会社 パンツ型の着用物品
KR102402342B1 (ko) * 2010-02-05 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5666616B2 (ja) * 2010-10-25 2015-02-12 株式会社日立製作所 酸化物半導体装置の製造方法
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR101630022B1 (ko) * 2010-12-27 2016-06-13 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP6061497B2 (ja) * 2012-05-31 2017-01-18 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー 医用装置、表示装置、およびプログラム
JPWO2015068753A1 (ja) * 2013-11-06 2017-03-09 ヤマハ発動機株式会社 鞍乗型電動車両

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219008A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
WO2009093462A1 (ja) * 2008-01-25 2009-07-30 Sharp Kabushiki Kaisha 半導体素子およびその製造方法
JP2010056542A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010232647A (ja) * 2009-03-06 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011100982A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011135066A (ja) * 2009-11-28 2011-07-07 Semiconductor Energy Lab Co Ltd 積層酸化物材料、半導体装置、および半導体装置の作製方法
JP2011228622A (ja) * 2010-03-30 2011-11-10 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012069935A (ja) * 2010-08-25 2012-04-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012212077A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653705B2 (en) 2014-10-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
JP2016085970A (ja) * 2014-10-23 2016-05-19 株式会社半導体エネルギー研究所 発光素子、発光装置、表示装置、電子機器、及び照明装置
JP2016122833A (ja) * 2014-11-28 2016-07-07 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び該半導体装置を有する表示装置
KR101876011B1 (ko) * 2016-01-29 2018-07-06 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법
JP2020057797A (ja) * 2016-04-13 2020-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11450691B2 (en) 2016-04-13 2022-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2018014373A (ja) * 2016-07-19 2018-01-25 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
CN110520962A (zh) * 2017-03-16 2019-11-29 株式会社半导体能源研究所 半导体装置的制造方法及半导体装置
US11133491B2 (en) 2017-03-16 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device and semiconductor device
WO2018167602A1 (ja) * 2017-03-16 2018-09-20 株式会社半導体エネルギー研究所 半導体装置の作製方法、及び半導体装置
CN110520962B (zh) * 2017-03-16 2023-11-21 株式会社半导体能源研究所 半导体装置的制造方法及半导体装置
US11856836B2 (en) 2017-03-16 2023-12-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising adhesive layer and resin layer
JP2019219760A (ja) * 2018-06-15 2019-12-26 株式会社東海理化電機製作所 生体情報認証装置
WO2023139447A1 (ja) * 2022-01-21 2023-07-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
US20140151686A1 (en) 2014-06-05
JP2018078339A (ja) 2018-05-17
US20160141397A1 (en) 2016-05-19
US9583601B2 (en) 2017-02-28
JP2021192464A (ja) 2021-12-16
JP2020057819A (ja) 2020-04-09
JP2020047927A (ja) 2020-03-26
US10121903B2 (en) 2018-11-06
US9246011B2 (en) 2016-01-26
US20170162718A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP2018078339A (ja) 半導体装置
KR102427228B1 (ko) 반도체 장치 및 그 제작 방법
KR102391366B1 (ko) 반도체 장치의 제작 방법
TWI661542B (zh) 顯示裝置
JP6300489B2 (ja) 半導体装置の作製方法
JP6305720B2 (ja) 半導体装置
JP6278671B2 (ja) 半導体装置
CN102859705B (zh) 半导体装置及半导体装置的制造方法
JP6542961B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180213

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180309

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190806