JP2014112672A - 温度制御素子アレイを備えるｅｓｃ用の電力切替システム - Google Patents

Abstract

【課題】プラズマ処理チャンバ内で半導体基板を支持する半導体基板支持体は、半導体基板上の空間温度プロファイルを調整するように動作可能な温度制御素子を有するヒーターアレイを提供する。
【解決手段】温度制御素子は複数のヒーター領域を規定し、２つ以上の電力供給ラインと２つ以上の電力戻りラインとによって各ヒーター領域に電力が供給され、各電力供給ラインはヒーター領域の少なくとも２つに接続され、各電力戻りラインはヒーター領域の少なくとも２つに接続される。電力分配回路は、半導体基板支持体の底板に係合され、ヒーターアレイの各電力供給ラインと各電力戻りラインとに接続される。切替装置は、電力分配回路に接続され、複数のスイッチの時分割多重化によって、各ヒーター領域に時間平均電力を独立に供給する。
【選択図】図１

Description

本発明は、プラズマ処理チャンバ、たとえば、プラズマ処理の際に半導体基板上で空間温度プロファイルの分布を実現する温度制御素子アレイを備える基板支持アセンブリを有するプラズマエッチングチャンバに関する。

プラズマエッチング等の半導体基板製造工程において、限界寸法（ＣＤ）制御は重要である。基板全体でのＣＤの均一性が、基板からのチップの収率に影響する。従来の半導体製造ノードでは、１ｎｍ未満のＣＤの均一性が求められていた。

温度制御は、いくつかの理由により容易ではない。第一に、熱源やヒートシンクの位置、媒体の動き、材料及び形状等、多くの要因が熱伝達に影響する。第二に、熱伝達は動的プロセスである。問題となっているシステムが熱平衡に達していない限り、熱伝達が生じ、温度プロファイルと熱伝達は時間とともに変化する。第三に、プラズマ処理で当然に存在するプラズマ等の非平衡現象により、実際のいかなるプラズマ処理装置においても熱伝達の挙動を理論的に予測することは不可能とまでは言わなくても非常に困難である。

プラズマ処理装置内の基板温度プロファイルは、プラズマ密度プロファイル、高周波（ＲＦ）電力プロファイル、及び、静電チャックアセンブリ内の種々の加熱素子及び冷却素子の詳細な構造等、多くの要因によって影響を受ける。したがって、基板温度プロファイルは、均一にならない場合も多く、少数の加熱素子又は冷却素子での制御は難しい。この問題は、言い換えると、基板全体の処理速度が不均一になり、基板上のデバイスダイの限界寸法が不均一になることを意味する。

従来のプラズマ処理システムにおいて、ヒーターやペルチェ素子等の１つ以上の温度制御素子を有する静電チャックシステム用の制御電子機器は、ＲＦノイズの影響を受ける。この結果、処理チャンバの外側に制御電子機器を配置することにより、プラズマ処理のアクティブＲＦから制御電子機器が絶縁されている。すなわち、従来のシステムでは、基板支持アセンブリ用の制御電子機器は、プラズマ処理チャンバの外側の位置で、ＲＦフィルタの高電圧側に配置される。静電チャック制御電子機器は、一方で、ＲＦフィルタの低ＲＦ電圧側に配置される。この構成では、ＥＳＣヒーター電力線のＲＦ電圧を、制御電子機器に干渉しないレベルまで低下させる。単一の温度制御素子を備える基板支持アセンブリ用等、電力線の数が少数であれば（たとえば、８〜１０未満の電力線）、ＲＦフィルタは、比較的小さな大きさでコストもそれほどかからない。しかし、複数の温度制御素子を備える静電チャックシステムの場合には、切替制御電子機器と静電チャックアセンブリとの間の電力線の数は８〜１０よりもかなり多く（たとえば、１６又は２８対のワイヤ線）、ＲＦフィルタは非常に大きくなりコストも非常に高くなる。静電チャックシステムにおけるＲＦフィルタリング部の大きさ、コスト及び複雑性により、処理の均一性を非常に厳密に制御する（たとえば、１ｎｍ未満のＣＤ変動とする）必要がある静電チャックシステム及びプラズマ処理チャンバの設計における限界と問題が生じる。

本発明の一実施形態は、プラズマ処理チャンバ内で半導体基板を支持する半導体基板支持体である。半導体基板支持体は、ヒーターアレイと、電力分配回路と、電力切替装置と、を備える。ヒーターアレイは、半導体基板上の空間温度プロファイルを調整するように動作可能な温度制御素子を備える。温度制御素子は複数のヒーター領域を規定し、２つ以上の電力供給ラインと２つ以上の電力戻りラインとによって各ヒーター領域に電力が供給され、各電力供給ラインはヒーター領域の少なくとも２つに接続され、各電力戻りラインはヒーター領域の少なくとも２つに接続される。電力分配回路は、基板支持体の底板に係合され、ヒーターアレイの各電力供給ラインと各電力戻りラインとに接続される。電力切替装置は、電力分配回路に接続され、電力供給ラインの１つ及び電力戻りラインの１つを介して、各ヒーター領域に独立に電力を供給することにより、複数のスイッチの時分割多重化によって各ヒーター領域に時間平均電力を与える。

本発明の別の実施形態は、上述の基板支持体を備えるプラズマ処理チャンバ内でウエハ等の半導体基板をプラズマエッチングする方法である。方法は、電力供給ラインの１つ及び電力戻りラインの１つを介して、各ヒーター領域に独立に電力を供給することにより、電力切替装置の複数のスイッチの時分割多重化によって各ヒーター領域に時間平均電力を与える。

以下、添付の図面を参照し、例示する実施形態を用いて、本発明を詳述する。

本発明の一実施形態に従うプラズマ処理装置の概略を示す図。

本発明の一実施形態において、静電チャックアセンブリと制御装置との第１の構成を示す概略図。

本発明の一実施形態において、電力分配アセンブリを示す概略図。

本発明の一実施形態において、静電チャックアセンブリと制御電子機器の第１の構成を示す断面図。

本発明の一実施形態において、静電チャックアセンブリと制御電子機器の第２の構成を示す概略図。

本発明の一実施形態において、静電チャックアセンブリと制御電子機器の第３の構成を示す概略図。

本発明の一実施形態において、静電チャックアセンブリと制御電子機器の第４の構成を示す概略図。

本発明の一実施形態において、基板支持アセンブリの補助加熱層を示す図。

本発明の一実施形態において、補助加熱層を制御するタイミング回路を示す図。

一実施形態において、温度制御素子を制御及び監視するための制御回路を示す回路図。

本発明の一実施形態において、切替電子基板の制御電子機器を示す概略図。

本発明の一実施形態において、プラズマ処理チャンバ内でウエハのプラズマエッチングを行う方法を示すフロー図。

プラズマ処理チャンバにおける基板支持アセンブリの表面上の温度制御の複雑さを考えると、基板支持アセンブリに独立に制御可能な複数の平面状温度制御素子を組み込むことによって、所望の空間及び時間温度プロファイルを積極的に作成及び維持可能にして、上流側処理又は下流側処理による不均一性等、ＣＤの均一性に影響する他の有害因子を相殺することは都合がよい。さらに、ＲＦフィルタリング部の低電圧側に、たとえば、プラズマ処理チャンバ内のある場所に電力分配、制御及び切替電子機器を配置することによって、ＲＦフィルタリング部の大きさや数を抑制し、構造を簡単にすることが可能になる。

図１は、本発明の一実施形態に従うプラズマ処理装置の概略を示す。図１に示すように、プラズマ処理装置１００は、上部シャワーヘッド電極１０４と、下部電極を含む基板支持アセンブリ１０６と、を有するチャンバ１０２を備える。搬入ポート１１０を介して、基板支持アセンブリ１０６上にウエハ等の基板１０８を載置可能である。ガスライン１１２は上部シャワーヘッド電極１０４に処理ガスを供給し、シャワーヘッド電極は、処理ガスをチャンバ１０２内に送る。ガス源１１４（たとえば、適当な混合ガスを供給するマスフローコントローラ）がガスライン１１２に接続される。高周波（ＲＦ）電源１１６が上部シャワーヘッド電極１０４に接続される。真空ポンプ１１８を用いてチャンバ１０２を減圧にすることによって、上部シャワーヘッド電極１０４と基板支持アセンブリ１０６内の（図示しない）下部電極との間でＲＦ電力を容量結合させて、基板１０８と上部シャワー電極１０４との間の空間で処理ガスにエネルギーを与えてプラズマを生成させるようにしてもよい。プラズマを用いて、基板１０８上にデバイスダイ・フィーチャを層状にエッチングするようにしてもよい。

当然のことながらプラズマ処理装置１００の詳細な設計は様々に変更可能であるが、本実施形態では、基板支持アセンブリ１０６を介してＲＦ電力が結合される。容量結合プラズマチャンバを図示しているが、プラズマ処理装置は、誘導結合（トランス結合）、ヘリコン、電子サイクロトロン共鳴等、他の機構でプラズマを生成させるものでもよい。たとえば、トランス結合プラズマ（ＴＣＰ（商標）：transofrmer coupled plasma）処理チャンバ内、又は、電子サイクロトロン共鳴（ＥＣＲ：electron cyclotron resonance）処理チャンバ内で高密度プラズマを生成させるようにしてもよい。たとえば、トランス結合プラズマ処理チャンバにおいて、誘電体窓を通してＲＦエネルギーをチャンバに誘導結合させる。さらに、プラズマ処理装置１００が、高周波（ＲＦ：radio frequency）バイアス基板電極と共に、誘導結合プラズマ（ＩＣＰ：inductively coupled plasma）源等の高密度プラズマ源を備えるような構成でもよい。本発明の実施形態に従うプラズマ処理装置は、上述した例に限定されるものではなく、必要に応じて、種々の適当な実施形態のいずれの形態で実現されるものでもよい。

図２は、本発明の一実施形態において、基板支持アセンブリ２００と制御装置との第１の構成の概略を示す。

基板支持アセンブリ２００は、プラズマ処理の際に、基板を支持する、基板温度を調整する、高周波電力を供給する等、様々な機能を備えるように構成可能である。これらの機能を達成するために、基板支持アセンブリは、静電チャック（ＥＳＣ：electrostatic chuck）アセンブリ２０２を備えるものでもよい。ＥＳＣアセンブリ２０２は、セラミック層２０４と、主加熱プレート２０６と、補助加熱層２０８と、冷却プレート（たとえば、底板）２１０と、を備えるものでもよい。セラミック層２０４は、処理の際に基板支持アセンブリ２００上に基板を静電的に固定するための１つ以上の（たとえば、単極又は双極）クランプ電極２１２を備える。ＥＳＣセラミック層２０４は、主加熱プレート２０６上に配置される。一実施形態において、ＥＳＣセラミック層２０４は、補助加熱層２０８に接合され、補助加熱層２０８が主加熱プレート２０６に接合される。ＤＣ電圧がクランプ電極２１２に印加されると、静電クランプ力が発生し、基板１０８をＥＳＣセラミック層２０４の基板支持表面２０１に付着させる。

主加熱プレート２０６は、２つの電気絶縁層２０６Ａ及び２０６Ｂの積層体に組み込まれる１つ以上の主ヒーター２１４を備えるものでもよい。あるいは、（図示しない）金属プレートに取り付けられるものでもよい。電気絶縁層２０６Ａ及び２０６Ｂは、高分子材料、無機材料、酸化ケイ素、アルミナ、イットリア、窒化アルミニウム等のセラミックス、又は、必要に応じた他の任意の適当な絶縁材料で形成されるものでもよい。ＤＣ電源に接続されると、１つ以上の主ヒーター２１４は、熱の大部分を生成し、基板支持表面２０１に所望の表面温度プロファイルを形成する。主加熱プレート２０６は、補助加熱層２０８の上に配置されるものでもよいし、下に配置されるものでもよい。

補助加熱層２０８は、セラミック層又は高分子層でもよく、独立に制御される複数の温度制御素子２１６を内蔵するものでもよい。主加熱プレート２０６によって形成される表面温度プロファイルを、温度制御素子２１６を用いて微調整することができ、適当な選択及びタイミングにより基板支持表面２０１における温度差を抑制することができる。温度制御素子２１６は、半導体基板支持表面上の空間温度プロファイルを調整するように操作可能なヒーターアレイを備えるものでもよい。一実施形態において、ヒーターアレイは、任意の適当な幾何学的アレイ又はパターンで配置されるフィルムヒーター、ダイオード、サーモエレクトロニクス（ペルチェ）素子、抵抗ヒーター等の少なくとも４９個の局部温度素子を備えるものでもよい。実施形態において、ヒーターアレイは、一種類の局部温度素子を備えるものでもよいし、必要に応じた任意の組み合わせの局部温度素子を備えるものでもよい。たとえば、ヒーターアレイは、加熱素子が５％で冷却素子が９５％から加熱素子が９５％で冷却素子が５％までの範囲で局部温度素子を混在させて備えるものでもよいし、所望の空間温度プロファイルが得られるように他の任意の適当な温度素子の組み合わせを備えるものでもよい。

好適な実施形態において、補助加熱層２０８は、ＥＳＣセラミック層２０４と主加熱プレート２０６との間に配置される。この配置では、冷却プレート２１０上に配置される熱障壁層２１８の表面上に、主加熱プレート２０６が形成される。

冷却プレート２１０は、冷却剤を流すための複数の溝部２２０を備える。冷却プレート２１０は、また、ＥＳＣアセンブリ２０２の底板を形成する。冷却プレート２１０は、セラミック絶縁リング２２２を介して、チャンバに装着されるものでもよい。セラミック絶縁リング２２２への冷却プレート２１０の装着は、ネジや必要に応じた他の任意の適当な装着手段で行うようにしてもよい。

図３は、本発明の一実施形態に従う電力分配アセンブリを示す概略図である。電力分配アセンブリ２１１は、プラズマ処理チャンバ内で、冷却プレート２１０に電気的に接続されて、プラズマ処理の際に支持アセンブリ２００に交流電力、直流電力及び／又はＲＦ電力を分配するものでもよい。電力分配アセンブリ２１１は、交流電力及び直流電力の少なくとも一つを支持アセンブリ２００に供給するように構成される電力分配回路２１９と、電力分配回路２１９と電気的に接続される機能プレート２２４であって、機能プレート２２４が支持アセンブリ２００の冷却プレート２１０に係合され（たとえば、装着される、電気的に接続される）、ＲＦ電力が機能プレート２２４に供給される場合に、機能プレート２２４と冷却プレート２１０とで共有されるＲＦ電位を電力分配回路２１９が有するように構成される機能プレート２２４と、を備える。

図２に示すように、冷却プレート２１０は、冷却剤、ガス及び電力を静電チャックアセンブリに供給する機能プレート２２４上に載置される。冷却プレート２１０は、ネジや必要に応じた他の適当な装着手段を介して機能プレート２２４に装着される（たとえば、電気的に接続される）ものでもよい。ここで記載する実施形態において、静電チャックアセンブリの冷却プレートと機能プレートとは、金属等の導電性材料で形成される、又は、導電性材料で被覆される。（図示しない）導電性のＲＦガスケットを、冷却プレート２１０の外縁と機能プレート２２４との間に配置して、その間を電気的に接続するようにしてもよい。機能プレート２２４は、ＲＦ電源Ｖ_RFに接続され、冷却プレート２１０にＲＦ電力を供給する。別の実施形態において、機能プレート２２４は、ＥＳＣアセンブリ２０２にＲＦ電力及び／又は他の特定の機能をもつもの（たとえば、ヘリウム、冷却剤又は必要に応じた他の適当な供給物）を供給する絶縁及び／又は遮蔽された接続配線及び管路を備えるものでもよい。静電チャックアセンブリ用の直流電力及び交流電力は、すべて、（図示しない）単一のケーブルを介して機能プレート２２４を通して供給されるようにしてもよい。必要に応じて、任意の組み合わせ及び数のＲＦフィルターを、プラズマ処理チャンバの外側に配置されるＡＣ電源又はＤＣ電源と、機能プレート２２４と、の間に配置するようにしてもよい。機能プレート２２４に電力を供給するように交流電源が接続される実施形態では、信号を機能プレート２２４に供給する前に、１つ以上のＡＣ−ＤＣコンバータを用いて、交流電源からの電力信号を直流電力信号に変換するようにしてもよい。

電力分配回路２１９は、分配基板２２８等の第１の回路基板であって、冷却プレート２１０と機能プレート２２４との間の閉鎖空間２３４において支持アセンブリ２００の冷却プレート２１０に係合されるように構成される第１の回路基板上に形成される。分配基板２２８は、接着層等の接着によって、（図示しない）ネジ等の機械的手段によって、又は、必要に応じた他の適当な接着手段によって、冷却プレート２１０の底面に装着されるものでもよい。基板プレート２１０と機能プレート２２４とは、導電性材料で形成される場合、又は、導電性材料によって被覆される場合に、ＲＦシールド（たとえば、静電シールド）として作用し、この結果、ＲＦ電流は、分配基板及び制御機器を流れるのではなく、機能プレート２２４及び冷却プレート２１０の外表面に沿って、閉鎖空間２３４の周囲に流れる。この構成において、分配基板２２８は、ＲＦノイズ（たとえば、干渉）から遮蔽される。本発明の実施形態において、ＲＦノイズは、静電チャックアセンブリ２０２に接続されるバイアス発生器等、システム内でＲＦ電源によって生成されるランダムな電力スペクトルであるか特定周波数の不要な結合であるかにかかわらず、任意の不要な又はスプリアスなＲＦ信号であってもよい。本発明の実施形態において、ＲＦシールドは、有限数のコネクタ貫通を含む閉鎖導体シールド（たとえば、冷却プレート２１０及び機能プレート２２４）である。ここで、各コネクタ貫通は、バイパスコンデンサを用いて、共有ＲＦから分離されている。バイパスコネクタは、電気接続とＲＦシールドとの間であって、閉鎖空間２３４の外側に配置される。

分配基板２２８は、複数の層を備え、そのうちの一つの層が機能プレート２２４に接続される電子機器用の共有電圧面（たとえば、共有導電面）である。共有面上の電圧を機能プレート２２４と冷却プレート２１０と同じ電位に維持することによって、ＲＦ電力が冷却プレート２１０に供給される際に機能プレート２２４や冷却プレート２１０から分配基板２２８上の構成要素や回路にかけてアークが形成される可能性を低下させることができる。分配基板２２８は、電力分配回路２１９の電力入力ライン２１５をＡＣ電源又はＤＣ電源に接続する、少なくとも２つの端子２１３を備える。分配基板２２８は、また、電力分配回路２１９の電力入力ライン２１５を静電チャックアセンブリ２０２内の熱アレイの温度制御素子２１６に接続する、少なくとも２√Ｎ本の電力出力ラインを備える。ここで、Ｎは、温度制御素子２１６の数に等しい。分配基板２２８は、さらに、パッドから冷却プレート２１０を通るワイヤに電流を送る配線を備えるものでもよい。分配基板２２８は、１つ以上の電力入力ラインと機能プレート２２４との間に接続される、電力出力ラインから機能プレート２２４に接続される、及び／又は、共有電圧面と冷却プレート２１０及び／又は機能プレート２２４との間に接続されるコンデンサ等のフィルタリング素子を備え、機能プレートを流れるＲＦ電流を短絡させて、それにより、分配基板２２８の構成要素にＲＦ電流が流れないようにするものでもよい。一実施形態において、分配基板２２８は、ＥＳＣアセンブリ２０２用のキャリブレーションデータ又は識別番号を記憶するメモリを備えるものでもよい。

別の実施形態において、機能プレート２２４は、非導電性材料、誘電体材料、及び／又はメッシュ材料から形成されるものでもよい。この場合、分配基板２２８の共有電圧面は、冷却プレート２１０に装着される（たとえば、電気的に接続される）ことにより分配基板２２８用の遮蔽エンクロージャを形成するものでもよい。当然のことながら、この実施形態において、共有電圧面は、金属プレート又は金属部材であり、冷却プレート２１０に装着された場合に、プラズマ処理チャンバ内のアクティブＲＦをエンクロージャ内に入れないようなファラデーシールドを形成する。

図３に示すように、電力分配アセンブリ２１１は、さらに、電力切替装置２２１を備える。電力切替装置２２１は、切替回路２２２と制御回路２２３とを備える。切替装置２２１の切替回路２２２は、電力分配回路２１９に接続されて、電力供給ラインの１つ及び電力戻りラインの１つを介して温度制御素子２１６の各々に独立に電力を供給する。この結果、基板支持アセンブリ２００の熱アレイの１つ以上の温度制御素子２１６を交流電力又は直流電力に対してアドレス指定可能に接続することによる複数のスイッチの時分割多重化によって、各温度制御素子２１６に時間平均電力を与える。制御回路２２３は、プラズマ処理チャンバの外側のプロセッサまたはコンピュータ等、外部の装置と通信して、電力分配及び切替回路に命令を与え制御を行う。一実施形態において、切替回路２２２及び制御回路２２３は、電力分配アセンブリ２１１の分配回路基板２２８上に形成されるものでもよい。別の実施形態において、切替回路２２２及び制御回路２２３は、電力分配回路２１９の分配基板２２８に係合可能な、切替電子基板２２６等の第２の回路基板上に形成されるものでもよい。

切替電子基板２２６は、プリント基板（ＰＣＢ：printed circuit board）であり、補助加熱層２０８の温度制御素子２１６のアレイに切り替えた電力をアドレス指定可能に供給する回路を備える。切替電子基板２２６は、分配回路基板２２８と機能プレート２２４との間の位置で、機能プレート２２４と冷却プレート２１０との間の閉鎖空間２３４内に配置されるものでもよい。切替電子基板２２６は、機能プレート２２４に電気的に接続される電子機器用の共有電圧面２２７を備える。共有面２２７上の電圧を機能プレート２２４と同じ電位に維持することによって、機能プレート２２４と切替電子基板２２６上の構成要素又は回路との間にアークが形成される可能性を低下させることができる。切替電子基板２２６は、さらに、電力入力ラインの１つ以上と機能プレート２２４との間に接続される、電力出力ラインから機能プレート２２４に接続される、及び、共有電圧面２２７と機能プレート２２４の間に接続されるコンデンサを備え、機能プレート２２４を流れるＲＦ電流を短絡させて、それにより、切替電子基板２２６の切替及び制御回路をＲＦ電流が流れないようにするものでもよい。別の実施形態において、切替電子基板２２６は、機能プレート２２４の上面に装着されるものでもよい。たとえば、切替電子基板２２６は、分配基板２２８の下面と係合するものでもよく、切替電子基板２２６が分配基板２２８と機能プレート２２４の上面との間の閉鎖空間２３４内に配置されるようにしてもよい。

機能プレート２２４によりＲＦ電源Ｖ_RFから供給されるＲＦ電力は、冷却プレート２１０への電気的接続を介して、ＥＳＣアセンブリ２０２に与えられる。上述したように、機能プレート２２４と冷却プレート２１０との間にＲＦガスケットを配置させて、２つの構成要素間に電気的な接続を形成するインターフェースを提供するようにしてもよい。当然のことながら、ＥＳＣアセンブリ２０２は、調節可能なＥＳＣ（Ｔ−ＥＳＣ：tunable ESC）の特徴を包含するものでもよい。参照することによって本発明に組み込まれる、同一出願人による米国特許第6,847,014号及び第6,921,724号にこのようなアセンブリが記載されている。

分配基板２２８は、切替電子基板２２６上のピンと電気的に接続するパッドを備えるものでもよい。分配基板２２８は、さらに、パッドから冷却プレート２１０を通るワイヤに電流を送る配線を備えるものでもよい。別の実施形態において、分配基板２２８の各入力ライン上にソケットが配置されて、切替電子基板２２６上に配置されるピンと係合する。分配基板２２８は、ＥＳＣアセンブリ２０２用のキャリブレーションデータ又は識別番号を記憶するメモリを備えるものでもよい。この構成に加えて、切替電子基板２２６は、分配基板２２８のメモリへの読み出し／書き込みアクセスを行う。

別の実施形態において、切替電子基板２２６は、各出力ライン上に、冷却プレート２１０に装着される分配基板２２８上のピンと係合するソケットを備え、電気的接続を形成するようにしてもよい。一実施形態において、切替電子基板２２６は、冷却プレート２１０の分配基板２２８上のピンに接触させるパッドを各出力ライン上に備え、電気的接続を形成するようにしてもよい。

図４は、本発明の一実施形態において、静電チャックアセンブリと制御電子機器の第１の構成を示す断面図である。

図４に示すように、分配基板２２８及び切替電子基板２２６は、機能プレート２２４と冷却プレート２１０との間の閉鎖空間２３４内に配置される。閉鎖空間２３４は、冷却プレート２１０の底面の凹部２３６と機能プレート２２４の上面の凹部２３８とを位置合わせすることにより形成される。冷却プレート２１０と機能プレート２２８の外表面（たとえば、端部）２３６ａ及び２３８ａは、それぞれ、閉鎖空間２３４の側壁を形成する。位置合わせピン２４０を用いて、組立時に、冷却プレート２１０と機能プレート２２４との位置合わせを行う。位置合わせピン２４０は、機能プレート２２４から伸長し、冷却プレート２１０から伸長するレセプタクル２４２に係合する。供給ライン２４４を通じて主加熱プレート２０６に、また、供給ライン２４６を通じて補助加熱層２０８に、電力が供給される。ＲＦ電源２５０を通じて機能プレート２２４にＲＦ電力を供給するようにしてもよい。

供給ライン２４４及び２４６は、各々、冷却プレートを通って伸長（たとえば、貫通）し、供給ライン２４４は、主加熱プレート２０６と分配基板２２８を終端とし、一方、供給ライン２４６は、補助加熱層２０８と分配基板２２８とを終端とする。

前述したように、分配基板２２８は、閉鎖空間２３４内で冷却プレート２１０の底面に装着される。切替電子基板２２６は、閉鎖空間２３４内で機能プレート２２４の上面に装着される。分配基板２２８と切替電子基板２２６とは電気的に接続され、切替電子基板２２６の切替装置２２１は、電力供給ラインの１つ及び電力戻りラインの１つを介して電力を供給し、複数のスイッチの時分割多重化によって時間平均電力を与えるものでもよい。

切替電子基板２２６は、少なくとも１つの表面上にトランジスタを備える。各トランジスタは、切替回路２２２の複数のスイッチの１つに対応するものであって、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：metal oxide semiconductor field effect transistor）、電力切替ＦＥＴ、又は、必要に応じた他の任意の適当なトランジスタでもよい。一実施形態において、切替装置は、切替電子基板２２６の表面から、機能プレート２２４の上面を通って、トランジスタを冷却するヒートシンクとして作用する機能プレート２２４の底面に伸長するＭＯＳＦＥＴでもよい。機能プレート２２４は、第１の表面から第２の表面に伸長する複数の孔を備え、各孔は、ＭＯＳＦＥＴの１つを収容するように構成される。少なくとも１つの密閉キャップ等の密閉部材２４７を、複数の縦型ＭＯＳＦＥＴが終端する位置で、機能プレート２２４の底面に装着するようにしてもよい。密閉部材２４７は、ＲＦからＭＯＳＦＥＴを保護する障壁及びエンクロージャを提供する。

図５は、本発明の一実施形態において、静電チャックアセンブリと制御電子機器の第２の構成の概略を示す。本発明の説明において、各図において、同一の要素番号は、共通の構成要素を示す。図５に例示する構成は、図２に例示するＥＳＣアセンブリ２０２の構成とほぼ同じである。ただし、制御電子機器に関して、切替電子基板２２６は、機能プレート２２４の下面上に形成される。切替電子基板２２６上にメタルケージ２３０が形成され、メタルケージ２３０と機能プレート２２４との間の空間内に切替電子基板２２６を閉じ込める。切替電子基板２２６が金属製の又は金属被覆された機能プレート２２４と電気的に接続されることによって、閉鎖空間２３４は、基板電子機器をＲＦノイズから保護するファラデーケージを形成する。たとえば、上述したように、切替電子基板２２６は、機能プレート２２４に接続される共有電圧面２２７を備える多層基板でもよい。メタルケージ２３０は、ネジや他の適当な装着手段を介して機能プレート２２４の外表面に装着され（たとえば、電気的に接続され）、切替電子基板２２６は、メタルケージ２３０内に完全に閉じ込められる。

図６は、本発明の一実施形態において、静電チャックアセンブリと制御電子機器の第３の構成の概略を示す。

図６に示すように、ＥＳＣアセンブリ２０２のセラミック層２０４は、クランプ電極２１２とＲＦ電極２３２とを備える。この実施形態において、ＲＦ電源は、ＲＦ電極２３２に接続される。この構成は、主加熱プレート２０６と補助加熱層２０８とに結合されるＲＦ量を抑制する効果がある。

図７は、本発明の一実施形態において、静電チャックアセンブリと制御電子機器の第４の構成の概略を示す。図７は、図５の構成の別の実施形態を示し、図６に例示した構成は、セラミック層２０４内にＲＦ電極２３２を備え、ＲＦ電源がＲＦ電極２３２にＲＦ電力を供給する。

図８Ａは，本発明の一実施形態において、基板支持アセンブリの補助加熱層を示す。

図８Ａに示すように、ＥＳＣアセンブリ２０２は、２つ以上の電力供給ライン３０２と２つ以上の電力戻りライン３０４との接続を介して電力を供給される温度制御素子２１６（たとえば、ヒーター、局部温度素子）のアレイを備える。各電力供給ラインは、少なくとも２つの温度制御素子２１６に接続され、各電力戻りラインは、少なくとも２つの温度制御素子２１６に接続される。いずれの部分の２つの温度制御素子２１６も、同一対の電力供給ライン３０２と電力戻りライン３０４の共有することはない。適当な電気的切替構成によって、１対の電力供給ライン３０２と電力戻りライン３０４を（図示しない）電源に接続して、このライン対に接続される温度制御素子２１６のみをＯＮにすることができる。たとえば、切替電子基板２２６によって、部分的なヒーター領域を規定する各温度制御素子２１６をアドレス指定可能として、特定のタイミングで、関連する温度制御素子２１６に電力を供給するものでもよい。時間領域多重化によって、各温度制御素子２１６の時間平均加熱電力を個別に調節可能としてもよい。異なる温度制御素子２１６間のクロストークを防止するために、各温度制御素子２１６と電力供給ライン３０２との間、又は、各温度制御素子２１６と電力戻りライン３０４との間にダイオード３０６を直列に接続するようにしてもよい。

一実施形態において、主加熱プレート２０６は、中央ヒータと中央ヒータを囲む３つの同心円ヒータとを備えるものでもよい。補助加熱層２０８は、膜抵抗ヒータのアレイを備えるものでもよく、各膜抵抗ヒーターは、基板上の１つのデバイスダイ又はデバイスダイ群とほぼ同じ大きさ以下の大きさである。結果として、各温度制御素子２１６上の位置において、基板からのデバイス収率を最大にするように、基板温度ひいてはプラズマエッチング処理を制御することができる。補助加熱層２０８をスケーラブルな構造とすることにより、ダイ毎の基板温度制御用に規定される任意の数の局部温度制御素子２１６（たとえば、ヒーター又はペルチェ素子）を簡単に収容可能である。たとえば、一実施形態において、３００ｍｍ以上の直径の基板に１６個〜２５個、２６から４６個〜４９個、５０個〜９９個又は１００個以上の局部温度素子を配置するようにしてもよい。独立に制御可能な複数の平面温度制御素子を備える半導体処理装置における基板支持アセンブリ用のＥＳＣアセンブリの詳細に関しては、参照することによって本発明に組み込まれる、同一出願人による米国特許公報No. 2011/0092072及び2011/0143462に開示される。

図８Ｂは、本発明の一実施形態において、温度制御素子を制御するタイミング回路の概略を示す。

電力切替回路２２１は、補助加熱層２０８の各温度制御素子２１６を制御・電力供給して、所望の温度プロファイルが形成されるように、構成される。便宜上、４つの温度制御素子２１６のみを図示する。当然のことながら、熱アレイは、ＥＳＣアセンブリ２０２の所望の表面温度プロファイルを得るために適した任意の数の温度制御素子を含むことができる。

電力切替回路２２１は、各電力戻りライン３０４に接続されるスイッチングデバイス３１０と、各電力供給ライン３０２に接続されるスイッチングデバイス３１２と、を備える。スイッチングデバイス３１２は、各電力供給ライン３０２を電源（たとえば、パワーサプライ）３１４に接続する、又は、電力供給ライン３０２を電源３１４から電気的に絶縁することができる。スイッチングデバイス３１０は、各電源戻りライン３０４を電気接地に接続する、又は、接地から若しくは電源３１４の低電圧側から戻りラインを電気的に絶縁することができる。制御回路２２３のプロセッサ３１６（たとえば、マイクロコントローラーユニット、コンピュータ等）は、スイッチングデバイス３１０及び３１２を制御する。たとえば、各温度制御素子２１６に接続される電力供給ライン３０２が電源３１４の高電圧側に接続されると共に、この温度制御素子３１６に接続される電力戻りライン３０４が電気接地又は電源の低電圧側に接続される場合にのみ、その温度制御素子２１６に電力が供給される。各温度制御素子２１６間のクロストークを防止するために、各温度制御素子２１６とそれに接続される電力供給ライン３０２との間、又は、各温度制御素子２１６とそれに接続される電力戻りライン３０４との間にダイオード３１８を直列に接続するようにしてもよい。スイッチングデバイスは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：metal oxide semiconductor field effect transistor）、電力切替ＦＥＴ、又は、必要に応じた他の任意の適当なトランジスタでもよい。

電力切替回路２２１は、さらに、分配又は切替電子基板２２６上の各々の位置における温度を監視する、及び／又は、基板構成要素の温度を監視する１つ以上の温度センサを備える。温度センサの位置と各温度制御素子２１６の位置とは、同じでもよいし、異なっていてもよい。各温度制御素子２１６の温度は、実際の測定によって、キャリブレーションによって、又は、理論的若しくは経験的なモデルに基づく計算によって、取得又は推定されるものでもよい。たとえば、推定測定値は、キャリブレーション推定値、予測推定値、又はモデル化推定値に基づくものでもよい。

各温度制御素子２１６を駆動するために、制御回路２２３は、各温度制御素子２１６の設定点温度に基づいて、その温度制御素子２１６のデューティサイクルを算出する。各温度制御素子２１６の設定点温度は、加熱プレート全体の所望の温度プロファイルによって求められる。時間領域多重化スキームにおいて、制御回路２２３は、ある期間Ｔの間、一度に１つの電力供給ライン３０２と電源３１４との間の接続を維持するように、切替回路２２１のタイミングを制御する。期間Ｔは、その中の持続時間Ｔ_iの間、電気接地又は電源の低電圧端子と、１つの電力供給ライン３０２に接続される各温度制御素子２１６と、の間の接続を切替回路２２１が維持する期間である。ここで、ｉは、各温度制御素子２１６を示す。各ヒーター領域は異なる温度設定値を備え、異なる電力デューティサイクルを必要とするものでもよいため、各温度制御素子２１６の持続時間Ｔ_iは、必ずしも同じ値でなくてもよい。電源３１４が一定のＤＣ電圧Ｖ０を出力し、すべての温度制御素子２１６が同じ電気抵抗Ｒ０を有し、アレイがＮ個の電力供給ライン３０２を備える場合、温度制御素子２１６の平均加熱電力は比Ｔ_i／ＴＮに比例する。制御回路２２３は、期間Ｔの開始時に、各温度制御素子２１６の持続時間Ｔ_iを開始する。ただし、１つの電力供給ライン３０２に搬送される総電流量は、期間Ｔの開始時に、ピークとなる。実施形態の時間領域多重化スキームを用いることによって、制御回路が、期間Ｔにわたって、持続時間Ｔ_iの開始を時間的に分散させることができる、すなわち、すべての持続時間Ｔ_iが同時に開始されないようにすることができるため、期間Ｔを通して、１つの電力供給ライン３０２が搬送する最大総電流を抑制できるという利点がある。

図９は、一実施形態において、温度制御素子を制御及び監視するための制御回路を示す回路図である。図９に示すように、各温度制御素子２１６は、高電圧側トランジスタ３２０と低電圧側トランジスタ３２２との間に接続される。高電圧側トランジスタ３２０は、ＤＣ電源に接続されるホール効果電流センサ等の電流センサ３２４にドレインが接続される。低電圧側トランジスタ３２２は、温度制御素子２１６にドレインが接続され、接地に接続されるホール効果電流センサ等の電流センサ３２６にソースが接続される。制御回路２２３によって温度制御素子がアドレス指定される場合には、高電圧側トランジスタと低電圧側トランジスタのゲートがストローブされて、温度制御素子が駆動（たとえば、加熱／冷却）される。各電流センサ３２４及び３２６の出力は、切替電子基板２２６上の電圧サンプリング／アナログ−デジタル（Ａ／Ｄ）コンバータ３２８に提供される。高電圧側トランジスタ３２０のドレインに接続される分圧回路３２７の出力もＡ／Ｄコンバータ３２８に提供される。Ａ／Ｄコンバータ３２８の出力は、プログラム可能論理デバイス、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：field programmable gate array）又は必要に応じた他の適当な処理デバイス等のプロセッサ３１６に提供される。プロセッサ３１６は、受信したデータを処理して、各加熱領域２１６を流れる瞬間電流、ＤＣ電源の瞬間総電流、及びＤＣ電源の電圧を求める。これらの値を、プロセッサのメモリ、切替電子基板２２６上のメモリ、又は分配基板２２８に保存するようにしてもよい。

図１０は、本発明の一実施形態において、電力分配アセンブリの制御電子機器を示す概略図である。図９は、切替回路２２２及び制御回路２２３が、分配基板２２８上に配置される分配回路に接続される切替電子基板２２６上に配置される実施形態を示す。当然のことながら、他の実施形態において、分配基板２２８上に切替回路２２２、制御回路２２３及び電力分配回路２１９を配置し、電力分配アセンブリが、冷却プレート２１０と機能プレート２２４との間の閉鎖空間２３４内にたった１つの回路基板のみを備えるようにしてもよい。

図１０に示すように、切替電子基板２２６は、交流電力を受け取り、ＥＳＣセラミック層２０４の表面２０１における温度制御の必要に応じて、温度制御素子アレイの各素子に選択的に電力を供給する。一実施形態において、切替電子基板２２６は、２つの電力ライン４０３（たとえば、供給ライン及び戻りライン）を通じてＲＦフィルタ４０１を介してＤＣ電源から電力を受け取るような接続を備えるものでもよい。供給された直流電力は、ＥＳＣセラミック層２０４の温度制御素子２１６の動作電圧で評価される。切替電子基板２２６は、さらに、各電力ライン４０３に接続されて温度制御素子２１６のアレイに電力を供給する電力スイッチングデバイス４０２、たとえば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：metal oxide semiconductor field effect transistor）や必要に応じた他の適当なトランジスタのようなパワートランジスタ、を備える。切替電子基板２２６は、分配基板２２８を介してＥＳＣアセンブリ２０２に切り替えられた直流電力を提供する。この接続に関しては、図２を参照して上述した。

図８Ｂを参照して上述したように、制御回路のプロセッサ３１６は、切替回路のスイッチングデバイス４０２に制御信号を送り、各温度制御素子２１６を一意にアドレス指定して、必要に応じてＥＳＣセラミック層２０４の表面２０１に熱を発生させるようにしてもよい。切替電子基板２２６は、２つの電力供給ラインを通じてＲＦフィルタを介してＤＣ電源から受け取った直流電力を調整する。直流電力は、分配基板２２８を介して、切替電子基板２２６からＥＳＣセラミック層２０４の温度制御素子２１６に供給される。切替電子基板２２６は、直流電力を受け取るように接続される。これによって、補助加熱層２０８及び／又は主加熱プレート２０６用の制御電子機器は、プラズマ処理チャンバ内部のエンクロージャ内に遮蔽され、ＲＦフィルタの高ＲＦ電圧側に接続される。２つの電力供給ライン４０３の一方は、正の電位を有し、もう一方の供給ラインは、負の電位又はより低い電位を有する。切替電子回路２２６は、２つの電力入力ラインからのみ、直流電力を受け取るため、ＲＦフィルタリング用に規定される接続の数を削減することができ、これによって、切替電子基板２２６からＥＳＣセラミック層２０４への電力供給ライン４０３用のＲＦフィルタリング部の大きさ及びコストを抑制し、構成を簡単にできる。

切替電子基板２２６は、さらに、プロセッサ３１６とコンピュータ又は必要に応じた他の適当な制御装置のような外部プロセッサ４０５（たとえば、外部通信装置）との間で、光ファイバ４０７を介して、データ通信を行う光送受信機等の通信回路４０６を備えるものでもよい。別の実施形態において、通信回路４０６は、無線チャンネルを介した通信、たとえば、選択されたＲＦ周波数を介した通信を行うように構成されるものでもよい。切替電子基板２２６のプロセッサ３１６と外部プロセッサ４０５との間で通信される命令及び制御信号がプラズマ処理チャンバ内のアクティブＲＦから絶縁されるように、通信回路４０６を構成する必要がある。別の実施形態において、絶縁変圧器、オプトカプラ、プラズマ処理チャンバ内のアクティブＲＦと異なる周波数で作動するＲＦトランシーバ、Ｗｉ−Ｆｉトランシーバ又は必要に応じた他の任意の適当な通信装置を用いて、この絶縁をおこなうものでもよい。さらに別の実施形態において、通信回路４０６は、有線通信チャネルを介して通信を行うように構成されたものでもよい。有線チャネルでは、別のフィルタリング構成要素を用いて、ＲＦ、ＤＣ及び／又はガルバニック絶縁を行って、通信信号がＲＦ干渉から絶縁されて、ＲＦ干渉の影響を受けないようにしてもよい。

切替電子基板２２６は、外部プロセッサ４０５との間で通信される制御またはステータスメッセージを暗号化及び復号化する論理回路を備えるものでもよい。切替電子基板２２６は、２つの電力ライン４０３から受信した電圧を降圧するＤＣ−ＤＣコンバータ４０８を備える。各ＤＣ−ＤＣコンバータ４０８は、たとえば、プロセッサ３１６及びスイッチングデバイス４０２に降圧した電圧を供給する。センサ４１０を切替電子基板２２６上に必要に応じて載置して、基板温度及び／又は特定の基板構成要素の温度を検出するようにしてもよい。各センサ４１０は、プロセッサ３１６に出力するように接続され、プロセッサ３１６は受信した信号をメモリ内に保存する。一実施形態において、センサの出力を切替電子基板２２６及び／又は分配基板２２８上のメモリ内に保存するようにしてもよい。切替電子基板２２６外部の構成要素、たとえば、ＥＳＣセラミック層２０４や冷却プレート２１０の温度をセンサ４１２により監視及び記録するようにしてもよい。

分配基板２２８との接続を介して、切替電子基板２２６は、外部電源からＥＳＣアセンブリ２０２の回路に直流電力または交流電力を流す電子構成要素および電子回路を備えるものでもよい。たとえば、一実施形態において、外部ＤＣ電源４１６から分配基板２２８を通じてＥＳＣセラミック層２０４に内蔵された静電クランプ電極２１２に直流電力を流すような導電配線又は供給ライン４１４を備えるように、切替電子基板２２６を構成するものでもよい。別の実施形態において、外部ＡＣ電源４２０から分配基板２２８を通じてＥＳＣアセンブリ２０２の主加熱プレート２０６に配置された主ヒーター２１４に交流電力を流すような導電配線又は供給ライン４１８を備えるように、切替電子基板２２６を構成するものでもよい。

上述したように、切替電子基板回路２２６と離れたＥＳＣアセンブリ２０２の補助ヒーター（たとえば、温度制御素子）２１６からのＲＦ電流を短絡させて、代わりに金属製又は金属被覆された機能プレート２２４にＲＦ電流を通すように、切替電子基板２２６の電力入力ライン及び電力出力ライン上にコンデンサ４２２を備えるものでもよい。ここで、各コンデンサ４２２の一端は、電力ライン４０３の１つに接続され、各コンデンサ４２２の他端は、機能プレート２２４、又は、機能プレート２２４と共有電圧面とが同じ電位となるように機能プレート２２４に接続されるＰＣＢ（プリント基板）上の共有電圧面（たとえば、共有導電面）に接続される。切替電子基板２２６上でコンデンサ４２２をこのように用いることにより、切替電子基板２２６上でＲＦ電圧が切替電子基板２２６に載置された電子回路（スイッチングデバイス４０２、プロセッサ３１６、電力コンバータ４０８又は必要に応じた他の適当な構成要素）の動作を妨害するリスクを減らすことができる。

別の実施形態において、切替電子基板２２６は、受信データライン及びバス回路（図９参照）上で電圧／電流を監視する電圧及び／又は電流センサ４２３を備えるものでもよい。また、抵抗の変化に基づいて、又は、必要に応じてセンサ４１０、４１２又は４２３のいずれかの出力の変化に基づいて、バス回路上の電流又は電圧出力を変化させるようにプロセッサ３１６を構成するものでもよい。

上述した別の実施形態において、プロセッサ３１６は、外部装置又はプロセッサに通信するデータの暗号化と復号化をリアルタイムで行うように構成されるものでもよい。たとえば、外部装置又はプロセッサとの通信の際に、制御またはステータスメッセージを含むデータ及びデータロギングを暗号化及び／又は復号化するようにしてもよい。また、ＥＳＣアセンブリ２１２の主ヒーター２１４及び温度制御素子２１６のアレイに関係するキャリブレーションデータを記憶する不揮発性の常駐メモリ又は外部メモリをプロセッサが備えるようにしてもよい。通信回路４０６を介して外部装置又はプロセッサから、ソフトウェアの更新を受信するように、又は、再プログラミングされるように、プロセッサ３１６を構成するものでもよい。別の実施形態において、メモリに保存したデータをパスワードで保護して、プロセッサやその内容に対する不正アクセスを防止するようにしてもよい。

図１１は、本発明の一実施形態において、プラズマ処理チャンバ内でウエハのエッチングを行う方法を示すフロー図である。

図１〜図１０を参照して上述したように、プラズマ処理チャンバ１０２は、プラズマ処理の際に基板を支持する静電チャックアセンブリ２０２を備える。静電チャックアセンブリ２０２は、冷却プレート２１０と、半導体基板上で空間温度プロファイルを調節するように動作可能な温度制御素子２１６（たとえば、ヒーターアレイ）と、を備える。温度制御素子２１６は、２つ以上の電力供給ライン３０２及び２つ以上の電力戻りライン３０４により電力を供給される。ここで、各電力供給ライン３０２は、少なくとも２つのヒーター２１６に接続され、各電力戻りライン３０４は、少なくとも２つのヒーター２１６に接続される。静電チャックアセンブリ２０２は、冷却プレート２１０を介して、電力分配アセンブリ２１１に係合される。電力分配アセンブリ２１１は、ヒーターアレイの各電力供給ライン３０２と電力戻りライン３０４に接続される電力分配回路２１９と、電力分配回路２１９に接続される電力切替装置２２１と、を備える。前述したように、静電チャックアセンブリ２０２は、さらに、機能プレート２２４を備える。電力分配アセンブリ２１１は、少なくとも、冷却プレート２１０と機能プレート２２４との間のＲＦ遮蔽されたエンクロージャ内の冷却プレート２１０に取り付けられる。

図１１に示すように、処理の際に、ＲＦ電力は機能プレート２２４を介して静電チャックアセンブリに供給され、これによって、ＲＦ電流が機能プレートと冷却プレートの外表面に沿って、ＲＦ遮蔽されたエンクロージャの周囲を流れる（Ｓ５００）。ＲＦ電力が静電チャックアセンブリに供給されると、電力分配回路２１９のＲＦ電位が機能プレート２２４のＲＦ電位と一致する（Ｓ５０４）。プラズマ処理チャンバ内の電力分配アセンブリの制御回路２２３とプラズマ処理チャンバ外部のプロセッサ４０５との間で、命令及び制御メッセージの通信を行う（Ｓ５０２）。命令及び制御メッセージに基づいて、切替回路２２２は、電力供給ラインの１つ及び電力戻りラインの１つを介して各温度制御素子に独立に電力を供給し、複数のスイッチの時分割多重化によって各温度制御素子に時間平均電力を与えるように命令される（Ｓ５０６）。電力分配アセンブリ２１１は、温度、電圧及び電流等、様々なパラメータをセンサを用いて監視して（Ｓ５０８）、監視対象のパラメータに関する値をメモリに保存する（Ｓ５１０）。

以上、本発明を図面及び実施形態を参照して説明したが、本発明は何らこれらに限定されるものではなく、特許請求の範囲内で様々に変更可能である。

当業者には自明のことであるが、本発明は、本発明の要旨の範囲内で他の様々な形態で実施可能である。上述した実施形態は、例示に過ぎず、何ら発明を限定するものではない。本発明の範囲は、上述の記載ではなく、添付の特許請求の範囲によって示され、本発明及びその等価物の範囲内における変形は、すべて、本発明の範囲内のものである。

Claims (29)

1. プラズマ処理チャンバ内で半導体基板を支持する半導体基板支持体であって、
   前記半導体基板上の空間温度プロファイルを調整するように動作可能な温度制御素子を備えるヒーターアレイであって、前記温度制御素子は複数のヒーター領域を規定し、２つ以上の電力供給ラインと２つ以上の電力戻りラインとによって各ヒーター領域に電力が供給され、各電力供給ラインは前記ヒーター領域の少なくとも２つに接続され、各電力戻りラインは前記ヒーター領域の少なくとも２つに接続される、ヒーターアレイと、
   前記基板支持体の底板に係合される電力分配回路であって、前記ヒーターアレイの各電力供給ラインと各電力戻りラインとに接続される電力分配回路と、
   前記電力分配回路に接続される電力切替装置であって、前記電力供給ラインの１つ及び前記電力戻りラインの１つを介して、各前記ヒーター領域に独立に電力を供給することにより、複数のスイッチの時分割多重化によって各前記ヒーター領域に時間平均電力を与える電力切替装置と、
   を備える半導体基板支持体。
2. 請求項１に記載の半導体基板支持体であって、
   前記電力分配回路は、第１の回路基板上に形成され、
   前記第１の回路基板は、前記底板に装着される導電共有面であって、前記底板の電位と同じ電位に維持される導電共有面を備える、半導体基板支持体。
3. 請求項１に記載の半導体基板支持体であって、
   前記電力切替装置が、切替回路と制御回路とを備える、半導体基板支持体。
4. 請求項２に記載の半導体基板支持体であって、
   前記電力切替装置は、前記第１の回路基板上に形成される、
   半導体基板支持体。
5. 請求項３に記載の半導体基板支持体であって、
   前記電力切替装置は、前記第１の回路基板上に形成される、
   半導体基板支持体。
6. 請求項１に記載の半導体基板支持体であって、さらに、
   前記基板支持体の底板に装着される機能プレートを備え、
   前記底板と前記機能プレートとの間の静電的に遮蔽された空間内に少なくとも前記電力分配回路が配置される、半導体基板支持体。
7. 請求項６に記載の半導体基板支持体であって、
   前記電力分配回路は、第１の回路基板上に形成され、
   前記第１の回路基板は、前記底板に装着される導電共有面であって、前記底板の電位と同じ電位に維持される導電共有面を備える、半導体基板支持体。
8. 請求項７に記載の半導体基板支持体であって、
   前記切替装置は、第２の回路基板上に形成され、
   前記第２の回路基板は、前記機能プレートに装着される導電共有面であって、前記機能プレートのＤＣ電位に維持される導電共有面を備える、半導体基板支持体。
9. 請求項８に記載の半導体基板支持体であって、
   前記第２の回路基板は、前記機能プレートの上面であって前記機能プレートの凹部内に装着され、これによって、前記第２の回路基板は、前記底板と前記機能プレートとの間の前記ＲＦ遮蔽された空間内に配置される、半導体基板支持体。
10. 請求項６に記載の半導体基板支持体であって、
    前記底板と前記機能プレートとの間の前記ＲＦ遮蔽された空間は、第１のＲＦ遮蔽された空間であり、
    前記半導体基板支持体は、さらに、
    前記機能プレートに装着されるメタルケージであって、前記メタルケージと前記機能プレートとの間に第２のＲＦ遮蔽された空間を形成するメタルケージを備える、半導体基板支持体。
11. 請求項１０に記載の半導体基板支持体であって、
    前記第２のＲＦ遮蔽された空間は、前記第１のＲＦ遮蔽された空間の下に位置する、半導体基板支持体。
12. 請求項１１に記載の半導体基板支持体であって、
    前記電力分配回路は、第１の回路基板上に形成され、
    前記第１の回路基板は、前記底板に装着される導電共有面であって、前記底板のＤＣ電位に維持される導電共有面を備える、半導体基板支持体。
13. 請求項１２に記載の半導体基板支持体であって、
    前記電力切替装置は、第２の回路基板上に形成され、
    前記第２の回路基板は、接地からＤＣ絶縁され、接地から分離されて前記機能プレートに電気的に接続される導電共有面であって、前記機能プレートのＤＣ電位とほぼ同じ電位に維持される導電共有面を備える、半導体基板支持体。
14. 請求項１３に記載の半導体基板支持体であって、
    前記第２の回路基板は、前記機能プレートの下面に装着され、
    前記第２の回路基板は、前記メタルケージと前記機能プレートとの間の前記第２のＲＦ遮蔽された空間内に配置される、半導体基板支持体。
15. 請求項６に記載の半導体基板支持体であって、さらに、
    前記底板と前記機能プレートの外周の間に導電性ガスケットを備える、半導体基板支持体。
16. 請求項８に記載の半導体基板支持体であって、
    前記電力切替装置の前記第２の回路基板は、前記機能プレートの第１の表面に装着され、前記第２の回路基板の少なくとも１つの表面上にトランジスタである複数のスイッチを備え、
    各前記トランジスタは、前記機能プレートの前記第１の表面と前記機能プレートの第２の表面との間に伸長し、前記機能プレートの前記第２の表面上の終端点において、前記複数のトランジスタが密閉部材によってＲＦから遮断される、半導体基板支持体。
17. 請求項１に記載の半導体基板支持体であって、さらに、
    各電力戻りラインと前記底板との間に配置される少なくとも１つのコンデンサであって、前記底板と前記ヒーターアレイとの間でＲＦを短絡させることにより、前記ベースプレートと前記ヒーターアレイとを同じＲＦ電位にする、コンデンサを備える、半導体基板支持体。
18. 請求項１に記載の半導体基板支持体であって、さらに、
    電源から電力の１つを受信するように構成される少なくとも１つのＲＦフィルタであって、前記切替装置と前記分配回路とを介して、前記ヒーターアレイにそれぞれ調製された電力を供給するように構成されるＲＦフィルタを備える、半導体基板支持体。
19. 請求項７に記載の半導体基板支持体であって、
    前記第１の回路基板と前記第２の回路基板は、各々、複数の信号線または配線と、各配線と各導電共有電圧面との間を接続するフィルタリング部とを備える、半導体基板支持体。
20. 請求項１に記載の半導体基板支持体であって、
    前記電力供給回路は、前記電力切替装置の構成データ、識別情報、動作データの少なくとも１つを保存するメモリを備える、半導体基板支持体。
21. 請求項１に記載の半導体基板支持体であって、さらに、
    前記電力切替装置と前記プラズマ処理チャンバの外部のプロセッサとの間で無線通信を行う通信モジュールを備える、半導体基板支持体。
22. 請求項２１に記載の半導体基板支持体であって、
    前記電力切替装置は、前記外部プロセッサと通信されるデータ信号を暗号化及び復号化するように構成される、半導体基板支持体。
23. 請求項９に記載の半導体基板支持体であって、
    前記第１の回路基板は、前記底板の下面であって、前記底板の凹部内に装着される、半導体基板支持体。
24. 請求項２３に記載の半導体基板支持体であって、
    前記底板の前記凹部と前記機能プレートの前記凹部は、ＲＦ遮蔽された空間を形成し、前記機能プレートにＲＦが印加されると、前記第１の回路基板と前記第２の回路基板の周囲を前記機能プレートと前記底板の外表面に沿ってＲＦ電流が流れる、半導体基板支持体。
25. プラズマ処理チャンバ内で半導体基板をエッチングする方法であって、
    前記プラズマ処理チャンバは、プラズマ処理の際に前記基板を支持する静電チャックアセンブリを備え、
    前記静電チャックアセンブリは、底板と、前記半導体基板上の空間温度プロファイルを調整するように動作可能な温度制御素子を備えるヒーターアレイであって、前記温度制御素子は複数のヒーター領域を規定し、２つ以上の電力供給ラインと２つ以上の電力戻りラインとによって各ヒーター領域に電力が供給され、各電力供給ラインは前記ヒーター領域の少なくとも２つに接続され、各電力戻りラインは前記ヒーター領域の少なくとも２つに接続される、ヒーターアレイと、を備え、
    前記静電チャックアセンブリは、前記底板を介して電力分配アセンブリに係合され、
    前記電力分配アセンブリは、前記ヒーターアレイの各電力供給ラインと各電力戻りラインとに接続される電力分配回路と、前記電力分配回路に接続される電力切替装置と、を備え、
    前記方法は、
    前記電力供給ラインの１つ及び前記電力戻りラインの１つを介して、各前記ヒーター領域に独立に電力を供給することにより、前記電力切替装置の複数のスイッチの時分割多重化によって各前記ヒーター領域に時間平均電力を与える、方法。
26. 請求項２５に記載の方法であって、さらに、
    前記電力分配アセンブリと外部プロセッサとの間で命令及び制御メッセージを通信する、方法。
27. 請求項２５に記載の方法であって、
    前記静電チャックアセンブリは機能プレートを備え、
    前記電力分配アセンブリは、少なくとも、前記底板と前記機能プレートとの間のＲＦ遮蔽されたエンクロージャ内に配置される前記底板に装着され、
    前記方法は、さらに、
    前記機能プレートにＲＦ電力を供給し、前記機能プレート前記底板の外表面に沿って、前記ＲＦ遮蔽されたエンクロージャの周囲にＲＦ電流を流す、方法。
28. 請求項２５に記載の方法であって、さらに、
    前記電力分配アセンブリのセンサを用いて、温度、電圧及び電流の少なくとも１つを含む種々のパラメータを監視する、方法。
29. 請求項２８に記載の方法であって、さらに、
    前記監視対象のパラメータに関係する値をメモリに保存する、方法。

Images