JP2014017444A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014017444A
JP2014017444A JP2012155501A JP2012155501A JP2014017444A JP 2014017444 A JP2014017444 A JP 2014017444A JP 2012155501 A JP2012155501 A JP 2012155501A JP 2012155501 A JP2012155501 A JP 2012155501A JP 2014017444 A JP2014017444 A JP 2014017444A
Authority
JP
Japan
Prior art keywords
gate
transistor
matching circuit
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012155501A
Other languages
English (en)
Other versions
JP5983117B2 (ja
Inventor
Tetsuo Kunii
徹郎 國井
Seiichi Tsuji
聖一 辻
Motoyoshi Koyanagi
元良 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012155501A priority Critical patent/JP5983117B2/ja
Priority to TW102108782A priority patent/TWI484636B/zh
Priority to US13/803,515 priority patent/US8796697B2/en
Priority to DE102013208142.1A priority patent/DE102013208142B4/de
Priority to CN201310288288.2A priority patent/CN103545281B/zh
Publication of JP2014017444A publication Critical patent/JP2014017444A/ja
Application granted granted Critical
Publication of JP5983117B2 publication Critical patent/JP5983117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Amplifiers (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】パッケージサイズを増やさず、特性や信頼性を劣化させることなく、出力を向上させることができる半導体装置を得る。
【解決手段】パッケージ１内に入力整合回路４及び出力整合回路５が設けられている。パッケージ１内において、入力整合回路４と出力整合回路５の間に複数のトランジスタチップ６が設けられている。各トランジスタチップ６は、長辺と長辺より短い短辺を持つ四角形の半導体基板８と、半導体基板８上にそれぞれ設けられたゲート電極９、ドレイン電極１０、及びソース電極１１とを有する。ゲート電極９は、半導体基板８の長辺の方向に並べられた複数のゲートフィンガー９ａと、複数のゲートフィンガー９ａに共通に接続され入力整合回路４にワイヤ接続されたゲートパッド９ｂとを有する。ドレイン電極１０は出力整合回路５にワイヤ接続されている。複数のトランジスタチップ６の半導体基板８の長辺は、入力整合回路４から出力整合回路５に向かう入出力方向に対して斜めである。
【選択図】図１

Description

本発明は、パッケージサイズを増やさず、特性や信頼性を劣化させることなく、出力を向上させることができる半導体装置に関する。
高出力用の半導体装置では、入力されたＲＦ信号を増幅して数Ｗから数百Ｗの電力を出力する必要がある。この半導体装置に用いるトランジスタのゲート幅は数ｍｍから数百ｍｍ必要である。これだけの大きなゲート幅のトランジスタをわずか数ｍｍから数十ｍｍのサイズのパッケージ内に入れなければならない。そこで、数十μｍから数百ｍｍのゲート幅（ゲートフィンガー長）のゲートフィンガーを数十本から百本程度並べたトランジスタチップを１個から４個程度、パッケージ内に配置する。
従来の半導体装置では、複数のトランジスタチップを入力側と出力側の向きを揃えて一列に並べていた。また、チップを互いに前後して配置した半導体装置も提案されている（例えば、特許文献１参照）。
また、複数のゲートフィンガーを横一列に並べたトランジスタチップでは、ゲートパッドから各ゲートフィンガーまでの線路長が異なるため、位相差が生じる。そこで、複数のゲートフィンガーをＶの字型に配置し、ゲートパッドから各ゲートフィンガーまでの線路長を同じにすることが提案されている（例えば、特許文献２参照）。これにより、位相差の低減、高利得化を図ることができる。
特開２００７−２７４１８１号公報 特開昭６１−１０４６７４号公報
出力を上げるにはゲート幅を増やす必要がある。しかし、複数のトランジスタチップを一列に並べた半導体装置では、配置できるチップ数やチップの横幅がパッケージの横幅に制限されていた。従って、チップ数を増やすか又はチップの横幅を大きくすると、パッケージの横幅が増えてコストが増える。また、チップを互いに前後して配置した場合には、ワイヤの接触を防ぐためにチップの端部しか重複できないので、パッケージサイズを十分に低減できない。
また、パッケージサイズを増やさずにゲート幅を増やすには、ゲートフィンガーの長さ（単位ゲート幅）を長くするか、又は、フィンガーの間隔を狭くして本数を多くしてもよい。しかし、ゲートフィンガーを長くすると利得が低下する。また、フィンガーの間隔を狭くすると熱が集中して動作時のチャネル温度が上昇する。この結果、特性や信頼性が劣化する。
また、複数のゲートフィンガーを横一列に並べた場合、動作時の発熱領域がフィンガーの配置された長方形の領域に集中する。これに対して、複数のゲートフィンガーをＶの字型に配置すれば発熱領域が広がる。しかし、隣接するトランジスタセルの境界において互いのトランジスタセルの端のゲートフィンガーが隣接するため、セル境界部分において熱が集中する。そして、ゲートパッドから各ゲートフィンガーまでの線路長を同じにする必要があるため、隣接するゲートフィンガーの重なり部分をそれ以上には低減できない。このため、熱の集中を十分に低減することができず、温度が上昇して特性や信頼性が劣化する。
本発明は、上述のような課題を解決するためになされたもので、その目的はパッケージサイズを増やさず、特性や信頼性を劣化させることなく、出力を向上させることができる半導体装置を得るものである。
本発明に係る半導体装置は、パッケージと、前記パッケージ内に設けられた入力整合回路及び出力整合回路と、前記パッケージ内において、前記入力整合回路と前記出力整合回路の間に設けられた複数のトランジスタチップとを備え、各トランジスタチップは、長辺と前記長辺より短い短辺を持つ四角形の半導体基板と、前記半導体基板上にそれぞれ設けられたゲート電極、ドレイン電極、及びソース電極とを有し、前記ゲート電極は、前記半導体基板の前記長辺の方向に並べられた複数のゲートフィンガーと、前記複数のゲートフィンガーに共通に接続され前記入力整合回路にワイヤ接続されたゲートパッドとを有し、前記ドレイン電極は前記出力整合回路にワイヤ接続され、前記複数のトランジスタチップの前記半導体基板の前記長辺は、前記入力整合回路から前記出力整合回路に向かう入出力方向に対して斜めであることを特徴とする。
本発明により、パッケージサイズを増やさず、特性や信頼性を劣化させることなく、出力を向上させることができる。
本発明の実施の形態１に係る半導体装置を示す平面図である。 図１のＩ−ＩＩに沿った断面図である。 図１のトランジスタチップを拡大した平面図である。 トランジスタチップを示す平面図である。 比較例に係る半導体装置を示す平面図である。 比較例に係るトランジスタチップを示す平面図である。 本発明の実施の形態１に係るトランジスタチップの変形例１を示す平面図である。 本発明の実施の形態１に係るトランジスタチップの変形例２を示す平面図である。 本発明の実施の形態２に係る半導体装置を示す平面図である。 図９のトランジスタチップを拡大した平面図である。 本発明の実施の形態３に係る半導体装置を示す平面図である。 図１１の一部を拡大した平面図である。 本発明の実施の形態４に係る半導体装置の一部を拡大した平面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す平面図である。図２は、図１のＩ−ＩＩに沿った断面図である。平面視で略四角形状のパッケージ１の互いに対向する辺に、それぞれＲＦ信号を入力するＲＦ入力端子２と、ＲＦ信号を出力するＲＦ出力端子３とが設けられている。パッケージ１内に入力整合回路４及び出力整合回路５が設けられ、それぞれＲＦ入力端子２及びＲＦ出力端子３に接続されている。パッケージ１内において、入力整合回路４と出力整合回路５の間に複数のトランジスタチップ６が設けられている。パッケージ１の上部は蓋７で覆われている。
図３は、図１のトランジスタチップを拡大した平面図である。図４は、本発明の実施の形態１に係るトランジスタチップを示す平面図である。各トランジスタチップ６は、長辺と長辺より短い短辺を持つ四角形の半導体基板８と、半導体基板８上にそれぞれ設けられたゲート電極９、ドレイン電極１０、及びソース電極１１とを有する。
ゲート電極９は、半導体基板８の長辺の方向に並べられた複数のゲートフィンガー９ａと、複数のゲートフィンガー９ａに共通に接続されたゲートパッド９ｂとを有する。ドレイン電極１０は、半導体基板８の長辺の方向に並べられた複数のドレインフィンガー１０ａと、複数のドレインフィンガー１０ａに共通に接続されたドレインパッド１０ｂとを有する。ソース電極１１は、半導体基板８の長辺の方向に並べられた複数のソースフィンガー１１ａと、複数のソースフィンガー１１ａに共通に接続されたソースパッド１１ｂとを有する。ゲートパッド９ｂは入力整合回路４に金ワイヤ１２により接続され、ドレイン電極１０のドレインパッド１０ｂは出力整合回路５に金ワイヤ１３により接続されている。
ゲート電極９に接続されたチップ連結用ゲートパッド９ｃが短辺の近傍に設けられている。隣接するトランジスタチップ６のチップ連結用ゲートパッド９ｃは互いに金ワイヤ１４により接続されている。
本実施の形態では、複数のトランジスタチップ６の半導体基板８の長辺は、入力整合回路４から出力整合回路５に向かう入出力方向に対して斜めである。ここで、入力整合回路４及び出力整合回路５は、チップ内のトランジスタセル毎に整合を取ったパターンを有し、それらのパターンがセル毎にワイヤ接続され、トーナメント型に合成される。従って、複数のトランジスタチップ６を斜めにしても、対称性を保ったままチップ内のセル毎の合成が可能である。また、対称性を保ったままのチップ合成も可能である。
続いて本実施の形態の効果を比較例と比較して説明する。図５は、比較例に係る半導体装置を示す平面図である。図６は、比較例に係るトランジスタチップを示す平面図である。比較例では、サイズ３．２ｍｍ×０．５６ｍｍの４つのトランジスタチップ６を入力側と出力側の向きを揃えて一列に並べている。
一方、本実施の形態では、４つのトランジスタチップ６を入出力方向に対して４５度斜めに配置している。これにより、パッケージサイズを増やすことなく、横方向チップサイズを（３．２−０．５６／√２）×√２ｍｍ＝３．９７ｍｍに拡大することができる。この結果、本実施の形態は、ゲートフィンガーの長さ（単位ゲート幅）やフィンガーの間隔を変えることなくフィンガー本数を増やして、出力を比較例よりも約２４％向上させることができる。よって、パッケージサイズを増やさず、特性や信頼性を劣化させることなく、出力を向上させることができる。
図７は、本発明の実施の形態１に係るトランジスタチップの変形例１を示す平面図である。実施の形態１の図４のチップに比べて、横方向のチップサイズやゲートフィンガー９ａの本数は同じで、各ゲートフィンガー９ａの長さ（単位ゲート幅）が短い。これにより、比較例の図６のチップに比べて、ゲートフィンガー９ａの長さを短くしつつ、本数を増やして総ゲート幅を同じにすることができる。従って、比較例と同じ出力で利得を向上させることができる。
図８は、本発明の実施の形態１に係るトランジスタチップの変形例２を示す平面図である。実施の形態１の図４のチップに比べて、横方向のチップサイズや各ゲートフィンガー９ａの長さ（単位ゲート幅）は同じで、ゲートフィンガー９ａの本数が少ない。これにより、比較例の図６のチップに比べて、ゲートフィンガー９ａの単位ゲート幅及び本数を同じにして総ゲート幅を同じにしつつ、各ゲートフィンガー９ａの間隔を広げることができる。従って、比較例と同じ出力で放熱性を向上させることができる。
なお、本実施の形態では、隣接するトランジスタチップ６を連結用ゲートパッド９ｂを介して連結させるため、複数のトランジスタチップ６の向きを互い違いにする必要がある。しかし、チップを連結する必要が無い場合は、複数のトランジスタチップ６を同じ向きに斜めに配置してもよい。
実施の形態２．
図９は、本発明の実施の形態２に係る半導体装置を示す平面図である。図１０は、図９のトランジスタチップを拡大した平面図である。トランジスタチップ６の形状は通常の長方形ではなく、平行四辺形である。そして、複数のトランジスタチップ６の半導体基板８の短辺は、入出力方向に対して平行である。
長方形のトランジスタチップ６ではチップ端部にチップ連結用ゲートパッド９ｃを設けると、ゲートフィンガー９ａを設ける領域の面積が減少してしまう。これに対して、本実施の形態では、チップ間の隙間領域にチップ連結用ゲートパッド９ｃを設けることができるため、ゲートフィンガー９ａを設ける領域の面積を拡大することができる。従って、パッケージサイズを増やすことなく、更に出力を向上させることができる。
トランジスタチップ６の半導体基板８はＳｉＣであり、その上にＧａＮ系ＨＥＭＴが設けられている。ここで、面方位と異なる方向で半導体基板８をカットした場合、チップ端部にストレスが加わった時に面方位に沿ってクラックが発生する。そこで、面方位が６０度の方向である六法晶のＳｉＣ基板を用い、長辺の劈開面が＜−１１００＞と＜１−１００＞である場合には、短辺は長辺に対して６０度傾けて劈開面＜−１０１０＞と＜１０−１０＞、又は劈開面＜０−１１０＞と＜０１−１０＞に沿ってカットする。これにより、ストレスが加わった時のクラック発生を抑制することができる。
なお、ＭＭＩＣの最終段の増幅器には特に高出力が求められる。従って、ＭＭＩＣの最終段に実施の形態１，２に係る半導体装置を適用すれば特に有効である。また、半導体基板８がＳｉＣによって形成されたトランジスタチップ６は耐電圧性や許容電流密度が高いため、小型化できる。この小型化されたチップを用いることで、このチップを組み込んだ半導体装置も小型化できる。また、チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
実施の形態３．
図１１は、本発明の実施の形態３に係る半導体装置を示す平面図である。図１２は、図１１の一部を拡大した平面図である。この半導体装置は、入力信号を増幅する前段トランジスタ部と、その出力信号を更に増幅する最終段トランジスタ部とを有するＭＭＩＣである。
半導体基板８上に複数のトランジスタセル１５が設けられている。各トランジスタセル１５において複数のゲートフィンガー９ａが斜め直線状に配置される。隣接するトランジスタセル１５の境界において互いのトランジスタセル１５の端のゲートフィンガー９ａがずれている。このため、セル境界部分において熱が集中せず、温度上昇による特性や信頼性の劣化を防ぐことができる。シミュレーションを用いた簡易熱抵抗計算結果によれば、本実施の形態は複数のゲートフィンガー９ａを横一列に並べた装置に比べて熱抵抗値を約２０％程度低減することができる。
このように放熱性に優れているため、ゲート幅あたりの熱抵抗を変えることなくゲートフィンガー間隔を狭くし、フィンガー本数を増やして、総ゲート幅を拡大することができる。よって、パッケージサイズを増やさず、特性や信頼性を劣化させることなく、出力を向上させることができる。
なお、本実施例では１セル毎にゲートフィンガー９ａの配列を変えたが、複数セル毎に配列を変えてもよいし、１つのセル内で複数回配列を変えてもよい。
実施の形態４．
図１３は、本発明の実施の形態４に係る半導体装置の一部を拡大した平面図である。実施の形態３と同様に半導体基板８上に複数のトランジスタセル１５が設けられている。複数のゲートフィンガー９ａは、フィンガー方向に少しずつずらし、トランジスタセル１５の中央でずらす向きを反対方向に折り返してＶの字型に配置されている。
ゲートパッド９ｂから中央のゲートフィンガー９ａまでの線路長が、ゲートパッド９ｂから端のゲートフィンガー９ａまでの線路長よりも長い。このように複数のゲートフィンガー９ａを縦長のＶの字型に配置することにより、ゲートパッド９ｂから各ゲートフィンガー９ａまでの線路長を同じにしたＶの字型の配置に比べて、隣接するゲートフィンガー９ａの重なり部分が低減される。このため、熱の集中を十分に低減することができる。
このように放熱性に優れているため、ゲート幅あたりの熱抵抗を変えることなくゲートフィンガー９ａの間隔を狭くし、フィンガー本数を増やして、総ゲート幅を拡大することができる。よって、パッケージサイズを増やさず、特性や信頼性を劣化させることなく、出力を向上させることができる。
また、チップサイズや総ゲート幅を変えることなくフィンガー間隔を狭くして単位ゲート幅を小さくすることもできる。これにより、パッケージサイズを増やさず、特性や信頼性を劣化させることなく、利得を向上させることができる。
なお、本実施の形態ではゲートフィンガー９ａをずらす向きをセル中央で反対方向に折り返したが、複数セル毎に折り返してもよいし、１つのセル内で複数回折り返してもよい。ＭＭＩＣ全体のレイアウトに応じて、フレキシブルに折り返す周期を変えてもよく、自由度の高い設計が可能である。
また、実施の形態３，４ではドレイン側にもソースパッド１１ｂを設けてソースインダクタンスを低減しているが、ドレイン側にはソースパッド１１ｂを設けず、ゲート側にのみソースパッド１１ｂを設けてもよい。また、実施の形態３，４の構造を実施の形態１，２の装置に組み合わせることにより更に出力を向上させることができる。
１ パッケージ
４ 入力整合回路
５ 出力整合回路
６ トランジスタチップ
８ 半導体基板
９ ゲート電極
９ａ ゲートフィンガー
９ｂ ゲートパッド
１０ ドレイン電極
１１ ソース電極
１５ トランジスタセル

Claims (8)

  1. パッケージと、
    前記パッケージ内に設けられた入力整合回路及び出力整合回路と、
    前記パッケージ内において、前記入力整合回路と前記出力整合回路の間に設けられた複数のトランジスタチップとを備え、
    各トランジスタチップは、長辺と前記長辺より短い短辺を持つ四角形の半導体基板と、前記半導体基板上にそれぞれ設けられたゲート電極、ドレイン電極、及びソース電極とを有し、
    前記ゲート電極は、前記半導体基板の前記長辺の方向に並べられた複数のゲートフィンガーと、前記複数のゲートフィンガーに共通に接続され前記入力整合回路にワイヤ接続されたゲートパッドとを有し、
    前記ドレイン電極は前記出力整合回路にワイヤ接続され、
    前記複数のトランジスタチップの前記半導体基板の前記長辺は、前記入力整合回路から前記出力整合回路に向かう入出力方向に対して斜めであることを特徴とする半導体装置。
  2. 各トランジスタチップは、前記短辺の近傍に設けられ前記ゲート電極に接続されたチップ連結用ゲートパッドを更に有し、
    隣接するトランジスタチップの前記チップ連結用ゲートパッドは互いにワイヤ接続され、
    前記複数のトランジスタチップの前記半導体基板の前記短辺は、前記入出力方向に対して平行であることを特徴とする請求項１に記載の半導体装置。
  3. 前記短辺は前記半導体基板の劈開面に沿っていることを特徴とする請求項２に記載の半導体装置。
  4. 前記半導体基板はＳｉＣであり、
    前記短辺は前記長辺に対して６０度傾いていることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体基板上に複数のトランジスタセルが設けられ、
    各トランジスタセルにおいて前記複数のゲートフィンガーが斜め直線状に配置され、
    隣接するトランジスタセルの境界において互いのトランジスタセルの端のゲートフィンガーがずれていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  6. 前記複数のゲートフィンガーはＶの字型に配置され、
    前記ゲートパッドから中央のゲートフィンガーまでの線路長が、前記ゲートパッドから端のゲートフィンガーまでの線路長よりも長いことを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  7. 半導体基板と、
    前記半導体基板上に設けられた複数のトランジスタセルとを備え、
    各トランジスタセルは、斜め直線状に配置された複数のゲートフィンガーを有し、
    隣接するトランジスタセルの境界において互いのトランジスタセルの端のゲートフィンガーがずれていることを特徴とする半導体装置。
  8. 半導体基板と、
    前記半導体基板上に設けられた複数のトランジスタセルとを備え、
    各トランジスタセルは、Ｖの字型に配置された複数のゲートフィンガーと、前記複数のゲートフィンガーに電気的に接続されたゲートパッドとを有し、
    前記ゲートパッドから中央のゲートフィンガーまでの線路長が、前記ゲートパッドから端のゲートフィンガーまでの線路長よりも長いことを特徴とする半導体装置。
JP2012155501A 2012-07-11 2012-07-11 半導体装置 Active JP5983117B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012155501A JP5983117B2 (ja) 2012-07-11 2012-07-11 半導体装置
TW102108782A TWI484636B (zh) 2012-07-11 2013-03-13 半導體裝置
US13/803,515 US8796697B2 (en) 2012-07-11 2013-03-14 Semiconductor device including transistor chips having oblique gate electrode fingers
DE102013208142.1A DE102013208142B4 (de) 2012-07-11 2013-05-03 Halbleitervorrichtung
CN201310288288.2A CN103545281B (zh) 2012-07-11 2013-07-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012155501A JP5983117B2 (ja) 2012-07-11 2012-07-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2014017444A true JP2014017444A (ja) 2014-01-30
JP5983117B2 JP5983117B2 (ja) 2016-08-31

Family

ID=49781643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012155501A Active JP5983117B2 (ja) 2012-07-11 2012-07-11 半導体装置

Country Status (5)

Country Link
US (1) US8796697B2 (ja)
JP (1) JP5983117B2 (ja)
CN (1) CN103545281B (ja)
DE (1) DE102013208142B4 (ja)
TW (1) TWI484636B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10359937B2 (en) * 2013-12-20 2019-07-23 Sandisk Technologies Llc System and method of implementing a table storage support scheme
JP5908508B2 (ja) 2014-02-25 2016-04-26 ファナック株式会社 プリント基板
JP6314591B2 (ja) * 2014-03-27 2018-04-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN103928460B (zh) * 2014-04-21 2017-06-30 上海联星电子有限公司 一种射频横向扩散金属氧化物半导体版图结构
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9786660B1 (en) * 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
JP2017188603A (ja) * 2016-04-07 2017-10-12 三菱電機株式会社 半導体装置
EP3474316B1 (en) * 2016-07-25 2021-03-03 Mitsubishi Electric Corporation Semiconductor device
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
JP7136524B2 (ja) * 2018-07-11 2022-09-13 住友電工デバイス・イノベーション株式会社 半導体増幅器
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10629526B1 (en) * 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
DE102019132899A1 (de) * 2019-12-03 2021-08-19 Danfoss Silicon Power Gmbh Leistungsmodul
US11863130B2 (en) 2020-04-03 2024-01-02 Wolfspeed, Inc. Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
EP4128333A1 (en) * 2020-04-03 2023-02-08 Wolfspeed, Inc. Group iii nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US11842996B2 (en) * 2021-11-24 2023-12-12 Nxp Usa, Inc. Transistor with odd-mode oscillation stabilization circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349467A (ja) * 2003-05-22 2004-12-09 Mitsubishi Electric Corp 電界効果トランジスタとモノリシックマイクロ波集積回路
JP2007274181A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体装置
JP2008244295A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 半導体装置
JP2009081177A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
JP2013153097A (ja) * 2012-01-26 2013-08-08 Toshiba Corp 広帯域増幅器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104674A (ja) 1984-10-29 1986-05-22 Fujitsu Ltd 半導体装置
JPS62293781A (ja) 1986-06-13 1987-12-21 Nec Corp 電界効果トランジスタ
JPS6328074A (ja) 1986-07-21 1988-02-05 Nec Corp マイクロ波電界効果トランジスタ
JPH03258005A (ja) * 1990-03-07 1991-11-18 Mitsubishi Electric Corp 高周波半導体装置
JPH03297201A (ja) * 1990-04-16 1991-12-27 Mitsubishi Electric Corp 高周波半導体装置
JPH06104613A (ja) * 1992-09-17 1994-04-15 Mitsubishi Electric Corp 高周波半導体装置
JPH0964063A (ja) 1995-08-23 1997-03-07 Hitachi Ltd 砒化ガリウム半導体素子
JP3499103B2 (ja) * 1997-02-21 2004-02-23 三菱電機株式会社 半導体装置
JP3287279B2 (ja) * 1997-09-25 2002-06-04 日本電気株式会社 半導体チップ、および該半導体チップが実装された半導体装置
JPH11261351A (ja) * 1998-03-09 1999-09-24 Matsushita Electric Ind Co Ltd 電力増幅器ｍｍｉｃ
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3712111B2 (ja) 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US20040232982A1 (en) * 2002-07-19 2004-11-25 Ikuroh Ichitsubo RF front-end module for wireless communication devices
JP2004228989A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp 半導体装置
JP4012840B2 (ja) * 2003-03-14 2007-11-21 三菱電機株式会社 半導体装置
JP4494223B2 (ja) * 2005-01-11 2010-06-30 三菱電機株式会社 半導体装置
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
JP4965982B2 (ja) 2006-12-04 2012-07-04 株式会社東芝 電界効果トランジスタ
JP2008288769A (ja) * 2007-05-16 2008-11-27 Panasonic Corp 高周波回路、半導体装置、および高周波電力増幅装置
US8559905B2 (en) * 2007-12-05 2013-10-15 Viasat, Inc. Systems, devices, and methods for suppressing frequency spurs in mixers
JP2009176930A (ja) * 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法
US8471382B2 (en) * 2010-11-18 2013-06-25 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same
JP5712579B2 (ja) * 2010-11-30 2015-05-07 富士通セミコンダクター株式会社 半導体装置
JP5269864B2 (ja) * 2010-12-07 2013-08-21 株式会社東芝 半導体装置
US8344809B2 (en) * 2011-05-04 2013-01-01 Integra Technologies, Inc. System and method for adjusting gain frequency response of RF power amplifier
JP2014013813A (ja) 2012-07-04 2014-01-23 Mitsubishi Electric Corp 半導体装置
US9281283B2 (en) * 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349467A (ja) * 2003-05-22 2004-12-09 Mitsubishi Electric Corp 電界効果トランジスタとモノリシックマイクロ波集積回路
JP2007274181A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体装置
JP2008244295A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 半導体装置
JP2009081177A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
JP2013153097A (ja) * 2012-01-26 2013-08-08 Toshiba Corp 広帯域増幅器

Also Published As

Publication number Publication date
TW201403819A (zh) 2014-01-16
JP5983117B2 (ja) 2016-08-31
TWI484636B (zh) 2015-05-11
US20140014969A1 (en) 2014-01-16
DE102013208142B4 (de) 2019-07-04
CN103545281A (zh) 2014-01-29
DE102013208142A1 (de) 2014-01-16
US8796697B2 (en) 2014-08-05
CN103545281B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
JP5983117B2 (ja) 半導体装置
US9105560B2 (en) Devices and systems for power conversion circuits
JP6362560B2 (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
JP4532303B2 (ja) 半導体モジュール
US9159789B2 (en) Field effect transitor and semiconductor device using the same
US9171772B2 (en) Semiconductor device
JPWO2008053748A1 (ja) 半導体装置
WO2017056176A1 (ja) 半導体装置およびそれを備える半導体モジュール
JP2007243018A (ja) 半導体装置のセル配置方法
JP2010283053A (ja) 半導体装置及びその製造方法
JP2017123358A (ja) パワーモジュール
JP2017162866A (ja) 半導体装置
JP5712579B2 (ja) 半導体装置
JP6517642B2 (ja) 半導体装置、インバータ回路、及び、駆動装置
JP2008141055A (ja) 半導体装置
JP6759784B2 (ja) 半導体モジュール
JP2008244295A (ja) 半導体装置
JP6013876B2 (ja) 半導体装置
CN106252307B (zh) 半导体装置
US11289434B2 (en) Semiconductor element and power amplification device
JP2012084915A (ja) 電界効果トランジスタ
JP2014107281A (ja) 半導体装置
US11251162B2 (en) Semiconductor device with reduced thermal resistance
JP2016046528A (ja) 電界効果トランジスタおよび半導体装置
JP2021100082A (ja) 電子回路、半導体モジュール及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250