CN103928460B - 一种射频横向扩散金属氧化物半导体版图结构 - Google Patents
一种射频横向扩散金属氧化物半导体版图结构 Download PDFInfo
- Publication number
- CN103928460B CN103928460B CN201410160518.1A CN201410160518A CN103928460B CN 103928460 B CN103928460 B CN 103928460B CN 201410160518 A CN201410160518 A CN 201410160518A CN 103928460 B CN103928460 B CN 103928460B
- Authority
- CN
- China
- Prior art keywords
- grid
- ldmos
- basidigitale
- unit
- pin connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体器件技术领域，公开了一种射频横向扩散金属氧化物半导体版图结构，包括：栅指单元、漏指单元以及横向扩散金属氧化物半导体LDMOS；LDMOS的栅极端与栅指单元相连，漏极端与漏指单元相连；漏指单元包括：漏指基底以及用于管脚连接的漏端延伸结构；栅指单元包括：多个栅指基底以及其延伸结构，用于管脚连接的管脚连接件；管脚连接件呈梳齿形；呈梳齿形的管脚连接件顶端与栅指基底相连，且连接点位于呈梳齿形的管脚连接件的顶部中心位置；管脚连接件的梳齿状延伸结构与LDMOS的栅极端相连；漏端延伸结构与LDMOS的漏极端相连。本发明通过对称设置的栅指单元降低寄生电感电阻的影响，改善电压分布；同时优化信号相位同步率，提高芯片效率。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种射频横向扩散金属氧化物半导体版图结构。
背景技术
射频横向扩散金属氧化物半导体RF-LDMOS（Radio Frequency LaterallyDiffused Metal Oxide Semiconductor，射频横向扩散金属氧化物半导体）为现代雷达和无线通信基站等的核心部件；阵列使用时，通过金属连接结构统一连接，即通过栅指和漏指结构统一连接。
参见图1，传统的RF-LDMOS版图，由于栅指结构7长度较长，其寄生电阻电感较大，不能忽略，导致从版图中心位置到两侧的器件栅端呈电压分布效应；即从栅指结构中心到栅指结构两端电压不一致，一般呈现递减分布，因而越靠近中心位置的器件功耗越大，这样使得中心位置的器件极容易因为功耗过大过热烧毁；另一方面，栅端的引出金属线，无论如何设置引线密度，任一引线传输的信号到中心位置的器件列和两端的器件列的电长度不一致，因而导致信号的相位不一致，这样会使得芯片不能有效实现功率放大作用。
发明内容
本发明所要解决的技术问题是提供一种降低电压分布效应，以及信号相位差的射频横向扩散金属氧化物半导体版图结构。
为解决上述技术问题，本发明提供了一种射频横向扩散金属氧化物半导体版图结构，包括：栅指单元、漏指单元以及横向扩散金属氧化物半导体LDMOS；所述LDMOS的栅极端与所述栅指单元相连，漏极端与所述漏指单元相连；其特征在于，所述漏指单元包括：漏指基底以及用于管脚连接的漏端延伸结构；所述栅指单元包括：多个栅指基底以及其延伸结构，用于管脚连接的管脚连接件；所述管脚连接件呈梳齿形；所述呈梳齿形的管脚连接件顶端与所述栅指基底相连，且连接点位于所述梳齿形管脚连接件的顶部中心位置；所述梳齿形管脚连接件的梳齿状延伸结构与所述LDMOS的栅极端相连；所述漏端延伸结构与所述LDMOS的漏极端相连。
进一步地，所述漏端延伸结构位于所述梳齿形管脚连接件的任意两个相邻梳齿状延伸结构间或者位于相邻栅指单元的两个相邻梳齿状延伸结构间。
进一步地，任意一个梳齿状延伸结构与其相邻的一个漏端延伸结构间均连接多个LDMOS构成一个器件列。
进一步地，同一栅指单元连接的多个器件列中，相邻的两个器件列中，靠近中心的器件列包含的LDMOS数量小于等于远离中心的器件列所包含的LDMOS的数量。
进一步地，同一栅指单元连接的多个栅指基底中，靠近芯片中心的栅指基底连接的LDMOS的数量小于等于远离中心的栅指基底连接的LDMOS的数量。
进一步地，当一个芯片中存在多个栅指单元时，靠近芯片中心的栅指单元连接的LDMOS的数量小于等于远离中心的栅指单元连接的LDMOS的数量。
进一步地，当同一栅指基底存在n个所述管脚连接件时，所述栅指基底上设置n个用于连接n个所述管脚连接件的连接点；所述n个连接点包括所述栅指基底的两端点；所述n个连接点等间距分布在所述栅指基底上；n为大于等于2的自然数。
进一步地，所述漏指基底均分成多段漏指基底单元；其中，漏指基底单元的数量与栅指基底的数量相等。
进一步地，任一所述栅指基底中的管脚连接件的数量为2个；对称分布在所述栅指基底的两端。
进一步地，所述管脚连接件的梳齿状延伸结构数量为2个。
本发明提供的射频横向扩散金属氧化物半导体版图结构革新传统的版图结构，将栅指结构分为多个独立的栅指基底，每个栅指基底设置用于管脚连接的管脚连接件，为关于栅指基底中心对称的梳齿形的延伸结构，这种结构形成的寄生电阻和电感关于栅指基底中心对称，从而使得栅指基底两端的电压分布一致，大大降低了电压分布效应，避免器件过热烧毁；同时信号到两端的器件列的距离相同，从而大大减小信号相位差，改善信号通路的相位均匀性，改善器件效率；此外多个分离的栅指基底，使得每部分栅指单元的整体阻抗增加，降低内匹配难度。
附图说明
图1为传统射频横向扩散金属氧化物半导体版图结构；
图2为本发明实施例一提供的射频横向扩散金属氧化物半导体版图结构；
图3为本发明实施例二提供的射频横向扩散金属氧化物半导体版图单元结构。
具体实施方式
实施例一
参见图2，本发明实施例提供的一种射频横向扩散金属氧化物半导体版图结构，包括：栅指单元、漏指单元以及横向扩散金属氧化物半导体LDMOS；横向扩散金属氧化物半导体LDMOS的栅极端与栅指单元相连，漏极端与漏指单元相连；漏指单元包括：漏指基底5以及用于管脚连接的漏端延伸结构；栅指单元包括：栅指基底1以及其延伸结构，用于管脚连接的管脚连接件2；管脚连接件2呈梳齿形；管脚连接件2顶端与栅指基底1相连，且连接点位于梳齿形管脚连接件2的顶部中心位置；梳齿形管脚连接件2的梳齿状延伸结构与LDMOS4的栅极端相连；漏端延伸结构与LDMOS4的漏极端相连。
将传统版图中的栅指结构划分成多个独立的栅指单元，解决的栅指结构过长的问题，其电压分布效应降低，避免了靠近栅指结构中部的器件因为过热烧毁；同时采用栅指单元两端对称设置延伸结构，即管脚连接件2，使得寄生电感电阻关于栅指基底1的中心对称，因而在栅指单元内部电压分布是一致的，进一步降低了器件过热烧毁的风险；采用独立的多个栅指单元，使得器件到栅指基底中部信号接入点的距离相同，因而大大降低了信号相位差，改善信号通路的相位均匀性，改善器件效率。
漏端延伸结构位于梳齿形管脚连接件2的任意两个相邻梳齿状延伸结构间或者位于相邻栅指单元的两个相邻梳齿状延伸结构间。任意一个梳齿状延伸结构与其相邻的一个漏端延伸结构间均连接多个LDMOS构成一个器件列。尽可能多的容纳器件，从而保证单位封装面积内产生更多的输出功率。
为了避免相邻的栅指基底间出现局部过热的情况，避免热效应的影响；优选的，漏端延伸结构位于同一梳齿形管脚连接件的任意相邻两梳齿状延伸结构间；去除两栅指单元间的器件列，避免出现局部热效应。
为了避免局部热量过大，优选的，同一栅指基底连接的多个器件列中，相邻的两个器件列中，靠近中心的器件列包含的LDMOS数量小于等于远离中心的器件列所包含的LDMOS的数量；使得栅指单元结构内部的不至于产生过大的热量，避免影响器件安全。
矩阵式排布的系统弊端就是中心区域的热量过大，难以散失，优选的，当一个芯片中存在多个栅指单元时，靠近芯片中心的栅指单元连接的LDMOS的数量小于等于远离中心的栅指单元连接的的LDMOS的数量。从而通过限制器件的数量，限制芯片中心区域产生的热量，避免中心区域过热。
当同一栅指基底存在n个管脚连接件时，栅指基底上设置n个用于连接n个管脚连接件的连接点；n个连接点包括所述栅指基底的两端点；n个连接点等间距分布在栅指基底上；n为大于等于2的自然数。以此保证两边产生的寄生电阻电感相同，避免电压分布不均的情况。
实施例二
参见图3，在实施例一的基础上，革新漏指结构，将其设置成多个独立的漏指基底结构，其数量与栅指基底的栅指基底的数量相同。栅指基底1与漏指基底3作为连接作为LDMS器件4的连接结构，通过管脚连接件2连接多个LDMS器件4，构成最小的RF-LDMOS版图单元；多个最小的RF-LDMOS版图单元构成完整的版图结构；相对于传统的半版图结构中，采用一对栅指和漏指结构连接所有器件的方式，本实施例提出的栅指和漏指结构可以进一步降低空间占用，使得单位面积内的器件数量更多，适用于多胞合成技术，在同等封装面积下功率能力更强。
本实施例还对管脚连接件及其梳齿状延伸结构的数量进行优化，任一栅指基底中的管脚连接件的数量为2个；对称分布在栅指基底的两端；管脚连接件的梳齿状延伸结构数量为2个。这种状态下的结构，使得电压分布最为平均，电压分布效应相对最小。
同时，针对某些大功率的需求情况，可以设置多层的管脚连接件串联，呈树形图分布；即，第一层设置多个管脚连接件，每个管脚连接件的梳齿状延伸结构连接一个管脚连接件从而构成第二层管脚连接件；以此类推，可以根据实际需要，设置多层管脚连接件；同时要考虑，单位封装面积内的输出功率，避免因为过多的栅指结构占用过大的空间。
本发明实施例提供的射频横向扩散金属氧化物半导体版图结构革新传统的版图结构，将栅指结构分为多个独立的栅指基底，每个栅指基底两侧对称设置梳齿形的延伸结构，这种结构形成的寄生电阻和电感关于栅指基底中心对称，从而使得栅指基底两端的电压分布一致，大大降低了电压分布效应，避免器件过热烧毁；同时信号到两端的器件列的距离相同，从而大大减小信号相位差，改善信号通路的相位均匀性，改善器件效率；此外多个分离的栅指基底，使得每部分栅指单元的整体阻抗增加，降低内匹配难度。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种射频横向扩散金属氧化物半导体版图结构，包括：栅指单元、漏指单元以及横向扩散金属氧化物半导体LDMOS；所述LDMOS的栅极端与所述栅指单元相连，漏极端与所述漏指单元相连；其特征在于，所述漏指单元包括：漏指基底以及用于管脚连接的漏端延伸结构；所述漏端延伸结构为漏指基底的梳齿状延伸结构；所述栅指单元包括：多个栅指基底及各栅指基底的延伸结构；所述栅指基底的延伸结构为用于管脚连接的管脚连接件；所述管脚连接件呈梳齿形；所述呈梳齿形的管脚连接件顶端与所述栅指基底相连，且连接点位于所述呈梳齿形的管脚连接件的顶部中心位置；所述管脚连接件的梳齿状延伸结构与所述LDMOS的栅极端相连；所述漏端延伸结构与所述LDMOS的漏极端相连。
2.如权利要求1所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：所述漏端延伸结构位于所述管脚连接件的任意两个相邻梳齿状延伸结构间或者位于相邻栅指基底的两个相邻梳齿状延伸结构间。
3.如权利要求2所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：任意一个梳齿状延伸结构与其相邻的一个漏端延伸结构间均连接多个LDMOS；所述多个LDMOS构成一个器件列。
4.如权利要求3所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：同一栅指基底连接的多个器件列中，相邻的两个器件列中，靠近中心的器件列包含的LDMOS的数量小于等于远离中心的器件列所包含的LDMOS的数量。
5.如权利要求3所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：同一栅指单元连接的多个栅指基底中，靠近芯片中心的栅指基底连接的LDMOS的数量小于等于远离中心的栅指基底连接的LDMOS的数量。
6.如权利要求3所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：当一个芯片中存在多个栅指单元时，靠近芯片中心的栅指单元连接的LDMOS的数量小于等于远离中心的栅指单元连接的LDMOS的数量。
7.如权利要求4～6任一项所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：当同一栅指基底存在n个所述管脚连接件时，所述栅指基底上设置n个用于连接n个所述管脚连接件的连接点；所述n个连接点包括所述栅指基底的两端点；所述n个连接点等间距分布在所述栅指基底上；n≥2。
8.如权利要求7所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：所述漏指基底均分成多段漏指基底单元；其中，漏指基底单元的数量与栅指基底的数量相等。
9.如权利要求8所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：任一所述栅指基底连接的管脚连接件的数量为2个；对称分布在所述栅指基底的两端。
10.如权利要求9所述的射频横向扩散金属氧化物半导体版图结构，其特征在于：所述管脚连接件的梳齿状延伸结构数量为2个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410160518.1A CN103928460B (zh) | 2014-04-21 | 2014-04-21 | 一种射频横向扩散金属氧化物半导体版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410160518.1A CN103928460B (zh) | 2014-04-21 | 2014-04-21 | 一种射频横向扩散金属氧化物半导体版图结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928460A CN103928460A (zh) | 2014-07-16 |
| CN103928460B true CN103928460B (zh) | 2017-06-30 |
Family
ID=51146627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410160518.1A Active CN103928460B (zh) | 2014-04-21 | 2014-04-21 | 一种射频横向扩散金属氧化物半导体版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928460B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278280A (ja) * | 2009-05-29 | 2010-12-09 | Toshiba Corp | 高周波半導体装置 |
| CN103531587A (zh) * | 2012-07-04 | 2014-01-22 | 三菱电机株式会社 | 半导体装置 |
| CN103545281A (zh) * | 2012-07-11 | 2014-01-29 | 三菱电机株式会社 | 半导体装置 |
| CN203895454U (zh) * | 2014-04-21 | 2014-10-22 | 上海联星电子有限公司 | 一种射频横向扩散金属氧化物半导体版图结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5106041B2 (ja) * | 2007-10-26 | 2012-12-26 | 株式会社東芝 | 半導体装置 |
| EP2421044B1 (en) * | 2010-08-16 | 2015-07-29 | Nxp B.V. | Edge Termination Region for Semiconductor Device |
| JP2012182438A (ja) * | 2011-02-08 | 2012-09-20 | Toshiba Corp | 半導体装置 |
-
2014
- 2014-04-21 CN CN201410160518.1A patent/CN103928460B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278280A (ja) * | 2009-05-29 | 2010-12-09 | Toshiba Corp | 高周波半導体装置 |
| CN103531587A (zh) * | 2012-07-04 | 2014-01-22 | 三菱电机株式会社 | 半导体装置 |
| CN103545281A (zh) * | 2012-07-11 | 2014-01-29 | 三菱电机株式会社 | 半导体装置 |
| CN203895454U (zh) * | 2014-04-21 | 2014-10-22 | 上海联星电子有限公司 | 一种射频横向扩散金属氧化物半导体版图结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928460A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2012109265A3 (en) | Three-dimensional power supply module having reduced switch node ringing | |
| CN103928527B (zh) | 一种横向高压功率半导体器件的结终端结构 | |
| CN105448961A (zh) | 超结器件的终端保护结构 | |
| WO2014140000A3 (en) | Lateral single-photon avalanche diode and their manufacturing method | |
| CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
| CN105914192A (zh) | 基于级联电路的半导体封装结构 | |
| CN110429130A (zh) | 电荷平衡的槽型器件终端结构 | |
| CN104409503B (zh) | 多叉指栅极结构mosfet的版图设计 | |
| CN103928460B (zh) | 一种射频横向扩散金属氧化物半导体版图结构 | |
| CN105374811A (zh) | 一种功率模块 | |
| CN203521422U (zh) | 一种igbt的版图 | |
| CN103545365B (zh) | 用于静电保护的高压nldmos结构 | |
| CN203014662U (zh) | 一种并联均流电路及逆变器 | |
| CN108550567A (zh) | 一种功率半导体芯片集成元胞栅电阻版图设计 | |
| CN204118076U (zh) | 一种具有异质埋层的rf ldmos器件 | |
| CN203895454U (zh) | 一种射频横向扩散金属氧化物半导体版图结构 | |
| US11508844B2 (en) | Semiconductor device | |
| CN103151352B (zh) | 具有隔离沟槽的半导体器件 | |
| CN204230242U (zh) | 一种基于高阻硅衬底的ldmos mmic芯片 | |
| CN205211749U (zh) | 一种功率模块 | |
| CN202307903U (zh) | 一种无外延层的rf-ldmos器件结构 | |
| CN202495446U (zh) | 一种新型结构晶闸管 | |
| CN202120258U (zh) | Igbt版图 | |
| CN102903698B (zh) | 半导体器件及集成电路 | |
| CN205984993U (zh) | 一种垂直型半导体器件的双面终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230406 Address after: D2-501, China Sensor Network International Innovation Park, No. 200 Linghu Avenue, New District, Wuxi City, Jiangsu Province, 214000 Patentee after: JIANGSU ZHONGKE JUNSHINE TECHNOLOGY Co.,Ltd. Address before: Room 1513, Hongnan investment building, 939 Jinqiao Road, Pudong New Area, Shanghai, 200120 Patentee before: SHANGHAI LIANXING ELECTRONIC Co.,Ltd. |
|
| TR01 | Transfer of patent right |