JP2013197382A - 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ、半導体装置及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2013197382A
JP2013197382A JP2012063947A JP2012063947A JP2013197382A JP 2013197382 A JP2013197382 A JP 2013197382A JP 2012063947 A JP2012063947 A JP 2012063947A JP 2012063947 A JP2012063947 A JP 2012063947A JP 2013197382 A JP2013197382 A JP 2013197382A
Authority
JP
Japan
Prior art keywords
insulating layer
metal plate
layer
semiconductor chip
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012063947A
Other languages
English (en)
Other versions
JP2013197382A5 (ja
JP5977051B2 (ja
Inventor
Akihiko Tateiwa
昭彦 立岩
Masato Tanaka
正人 田中
Akio Mutsukawa
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012063947A priority Critical patent/JP5977051B2/ja
Priority to KR1020130023263A priority patent/KR101998150B1/ko
Priority to US13/833,036 priority patent/US8994193B2/en
Priority to EP13160222.9A priority patent/EP2654388B1/en
Publication of JP2013197382A publication Critical patent/JP2013197382A/ja
Publication of JP2013197382A5 publication Critical patent/JP2013197382A5/ja
Application granted granted Critical
Publication of JP5977051B2 publication Critical patent/JP5977051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/2413—Connecting within a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】反りを低減することができる半導体パッケージを提供する。
【解決手段】半導体パッケージ１は、金属板１０と、金属板１０の第１の面１０Ａ上に接合された半導体チップ１２と、金属板１０の第２の面１０Ｂを覆う第１絶縁層１１と、金属板１０の第１の面１０Ａ及び側面を覆うとともに、半導体チップ１２の第１の面１２Ａ及び側面を覆うように形成された第２絶縁層２０とを有する。また、半導体パッケージ１は、第２絶縁層２０上に積層され、半導体チップ１２と電気的に接続された第１及び第２配線層３１，３３と第１配線層３１上に積層される層間絶縁層３２とが積層されてなる配線構造３０を有する。上記金属板１０は、半導体チップ１２よりも薄く形成されている。
【選択図】図１

Description

本発明は、半導体パッケージ、半導体装置及び半導体パッケージの製造方法に関するものである。
従来、半導体チップと、その半導体チップを覆う樹脂層とを有する半導体パッケージが知られている。
このような半導体パッケージの一例としては、半導体チップの能動面（回路形成面）及び側面が絶縁層により覆われており、その絶縁層上に、半導体チップと電気的に接続された配線構造が積層されてなる構造が提案されている（例えば、特許文献１，２参照）。
このような半導体パッケージの製造方法としては、以下のような方法が知られている。
例えば支持基板を準備し、その支持基板上に、半導体チップの能動面と反対側の面が支持基板の表面に接するように半導体チップを搭載する。続いて、搭載した半導体チップを絶縁層により封止し、絶縁層上に配線層と層間絶縁層とを積層して配線構造を形成する。そして、支持基板を除去することによって、半導体パッケージを製造する。
特開２０１１−１１９５０２号公報 特開２００８−３００８５４号公報
従来の半導体パッケージの製造工程では、支持基板上に半導体チップを固定し、絶縁層及び配線構造を形成した状態では、支持基板の剛性が高いため、半導体パッケージには反りがほとんど発生しない。しかし、支持基板を除去すると、その除去した部分の応力が解放されるため、その応力解放に伴って半導体パッケージに反りが生じるという問題があった。
本発明の一観点によれば、金属板と、前記金属板の第１の面上に接合された半導体チップと、前記金属板の第２の面を覆う第１絶縁層と、前記金属板の前記第１の面を覆うとともに、前記半導体チップの第１の面及び側面を覆うように形成された第２絶縁層と、前記第２絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、を有し、前記金属板は、前記半導体チップよりも薄く形成され、前記金属板の側面が前記第１絶縁層又は前記第２絶縁層に被覆されている。
本発明の一観点によれば、反りを低減することができるという効果を奏する。
（ａ）は、第１実施形態の半導体パッケージを示す概略断面図、（ｂ）は、（ａ）に示す半導体パッケージを下面側から見た概略平面図。但し、（ｂ）では、第１絶縁層１１の図示を省略している。なお、（ａ）は、（ｂ）のＡ−Ａ線位置における半導体パッケージの断面構造を示している。 （ａ）〜（ｆ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）は、第２実施形態の半導体パッケージを示す概略断面図、（ｂ）は、（ａ）に示す半導体パッケージを下面側から見た概略平面図。但し、（ｂ）では、第１絶縁層１１の図示を省略している。なお、（ａ）は、（ｂ）のＢ−Ｂ線位置における半導体パッケージの断面構造を示している。 第２実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）、（ｂ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図。 第２実施形態の半導体装置の製造方法を示す概略断面図。 第３実施形態の半導体パッケージを示す概略断面図。 （ａ）は、第３実施形態の半導体パッケージの製造方法を示す概略断面図、（ｂ）は、（ａ）に示す製造過程における半導体パッケージを上面側から見た概略平面図。なお、（ａ）は、（ｂ）のＣ−Ｃ線位置における半導体パッケージの断面構造を示している。 （ａ）〜（ｃ）は、第３実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第３実施形態の半導体パッケージの製造方法を示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 比較例の半導体パッケージを示す概略断面図。 比較例の半導体パッケージを示す概略断面図。 反り量の温度依存性を評価した測定結果を示すグラフ。 反り量の温度依存性を評価した測定結果を示すグラフ。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
（第１実施形態）
以下、第１実施形態を図１〜図４に従って説明する。
（半導体パッケージの構造）
図１（ａ）に示すように、半導体パッケージ１は、金属板１０と、第１絶縁層１１と、半導体チップ１２と、第２絶縁層２０と、配線構造３０と、ソルダレジスト層４０とを有している。
金属板１０は、第１の面１０Ａ（図１（ａ）では、上面）と第２の面１０Ｂ（図１（ａ）では、下面）と側面１０Ｃとを有している。金属板１０の厚さは、半導体チップ１２よりも薄くなるように設定されている。具体的には、金属板１０の厚さは、当該半導体パッケージ１の反り低減の観点から、例えば半導体チップ１２の厚さの５０〜９５％程度であることが好ましい。より具体的には、金属板１０の厚さは、例えば１５〜７０μｍ程度とすることができる。図１（ｂ）に示すように、金属板１０は、当該半導体パッケージ１（例えば、図１（ａ）に示した第１絶縁層１１）の外縁を除く略全面に延在して形成されている。この金属板１０の外形寸法は、当該半導体パッケージ１の外形寸法よりも小さく設定されている。また、金属板１０の外形寸法は、半導体チップ１２の外形寸法よりも大きく設定されている。金属板１０の材料としては、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）やニッケル（Ｎｉ）などの金属又はこれらの金属を少なくとも一種以上含む合金を用いることができる。
図１（ａ）に示すように、第１絶縁層１１は、金属板１０の第２の面１０Ｂを覆うように形成されている。すなわち、第１絶縁層１１の第１の面１１Ａ（図１（ａ）では、上面）上に金属板１０が形成されている。この第１絶縁層１１は、当該半導体パッケージ１において、最表層の絶縁層となる。すなわち、第１絶縁層１１は、当該半導体パッケージ１において、その第２の面１１Ｂ（図１（ａ）では、下面）が外部に露出する絶縁層である。この第１絶縁層１１は、第１絶縁層１１の厚さは、例えば２０〜４０μｍ程度とすることができる。第１絶縁層１１の材料としては、例えば熱硬化性を有するエポキシ系又はアクリル系などの絶縁性樹脂を用いることができる。エポキシ系樹脂の場合の熱膨張係数は、ガラス転移温度Ｔｇ（例えば１５０℃）よりも低い場合には４６ｐｐｍ／℃程度、ガラス転移温度Ｔｇ以上の場合に１２０ｐｐｍ／℃程度となる。なお、上記絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。また、第１絶縁層１１の材料としては、例えば窒化アルミニウムやアルミナ等のセラミック材を用いることもできる。なお、第１絶縁層１１の材料としては、当該半導体パッケージ１の反り低減の観点から、配線構造３０内の層間絶縁層３２と同一の材料であることが好ましい。
半導体チップ１２は、金属板１０の第１の面１０Ａに接合部材１３を介して接合されている。すなわち、半導体チップ１２は、接合部材１３により金属板１０と熱的に接続されている。半導体チップ１２としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ１２としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
上記半導体チップ１２は、例えば半導体基板からなる。この半導体基板の材料としては、例えばシリコン（Ｓｉ）等を用いることができる。また、半導体チップ１２は、第１の面１２Ａ（図１（ａ）では、上面）側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、図示は省略するが、上記半導体基板に形成された拡散層、半導体基板上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。そして、この半導体集積回路上には、該半導体集積回路と電気的に接続された電極パッド（図示略）が形成され、その電極パッド上に電極端子１２Ｐが設けられている。電極端子１２Ｐは、半導体チップ１２の第１の面１２Ａから上方に延びる柱状に形成された導電性ポストである。電極端子１２Ｐの高さは、例えば１０〜２０μｍ程度とすることができる。電極端子１２Ｐが円柱状に形成されている場合には、電極端子１２Ｐの直径は例えば３０〜５０μｍ程度とすることができる。なお、この電極端子１２Ｐの材料としては、例えば銅又は銅合金を用いることができる。
上記半導体チップ１２の大きさは、例えば平面視で５ｍｍ×５ｍｍ〜９ｍｍ×９ｍｍ程度とすることができる。半導体チップ１２の厚さは、例えば５０〜２００μｍ程度とすることができる。また、本実施形態では、半導体チップ１２がシリコンからなり、その半導体チップ１２の熱膨張係数が約３．４ｐｐｍ／℃になる。なお、以下の説明では、半導体チップ１２の第１の面１２Ａを回路形成面１２Ａと称する場合もある。
また、上記接合部材１３の材料としては、例えばシリコンポリマー系又はエポキシ系の樹脂を用いることができる。接合部材１３の厚さは、例えば５〜２０μｍ程度とすることができる。
第２絶縁層２０は、金属板１０の第１の面１０Ａ及び側面１０Ｃを覆うとともに、半導体チップ１２の第１の面１２Ａ及び側面を覆うように形成されている。第２絶縁層２０は、配線構造３０側の第１の面２０Ａ（図１（ａ）では、上面）が平坦になるように形成されている。第２絶縁層２０の材料としては、例えば熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。なお、絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。第１絶縁層１１の第１の面１１Ａから第２絶縁層２０の第１の面２０Ａまでの厚さは、例えば１００〜１８０μｍ程度とすることができる。
第２絶縁層２０には、該第２絶縁層２０を貫通して半導体チップ１２の電極端子１２Ｐの上面を露出するビアホールＶＨ１が形成されている。
配線構造３０は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような層厚とすることができる。図１（ａ）に示す例では、配線構造３０は、第１配線層３１と、層間絶縁層３２と、第２配線層３３とを有している。このように、本実施形態の半導体パッケージ１は、一般的なビルドアップ法を用いて作製される半導体パッケージ（支持基材としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの）とは異なり、支持基材を含まない「コアレス構造」の形態を有している。
第１配線層３１は、第２絶縁層２０上に形成されている。第１配線層３１は、ビアホールＶＨ１内に充填されたビア配線３１Ａと、第２絶縁層２０上に形成された配線パターン３１Ｂとを有している。ビア配線３１Ａは、ビアホールＶＨ１の底部に露出した電極端子１２Ｐと電気的に接続されるとともに、配線パターン３１Ｂと電気的に接続されている。なお、ビアホールＶＨ１及びビア配線３１Ａは、図１（ａ）において下側（半導体チップ１２側）から上側（第２配線層３３側）に向かうにつれて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ１及びビア配線３１Ａの平面形状は例えば円形である。ビアホールＶＨ１及びビア配線３１Ａの直径は例えば２０〜４０μｍ程度とすることができる。配線パターン３１Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。なお、第１配線層３１の材料としては、例えば銅又は銅合金を用いることができる。
層間絶縁層３２は、第１配線層３１を覆うように第２絶縁層２０上に形成された最上層（最外層）の層間絶縁層（具体的には、第１絶縁層１１とは反対側に位置する最外層の層間絶縁層）である。層間絶縁層３２は、補強材入りの絶縁層であって、その他の第１及び第２絶縁層１１，２０よりも機械的強度（剛性や硬度等）が高い絶縁層である。この層間絶縁層３２の材料としては、例えば熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。具体的には、層間絶縁層３２の材料としては、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることができる。また、層間絶縁層３２の材料としては、当該層間絶縁層３２の熱膨張係数が第１及び第２絶縁層１１，２０の熱膨張係数よりも半導体チップ１２の熱膨張係数に近づくように調整された絶縁性樹脂であることが好ましい。換言すると、層間絶縁層３２の材料としては、当該層間絶縁層３２の熱膨張係数が第１及び第２絶縁層１１，２０の熱膨張係数よりも低くなるように調整された絶縁性樹脂であることが好ましい。具体的には、層間絶縁層３２の熱膨張係数は、例えば１８〜３０ｐｐｍ／℃程度に設定されている。なお、第２絶縁層２０の第１の面２０Ａから層間絶縁層３２の上面までの厚さは、例えば３５〜７０μｍ程度とすることができる。また、配線パターン３１Ｂの上面から層間絶縁層３２の上面までの厚さは、例えば２０〜３０μｍ程度とすることができる。なお、層間絶縁層３２は、機械的強度を高める観点から、層間絶縁層３２として補強材の入っていない絶縁性樹脂を用いた場合の厚さよりも厚く形成することが好適である。
この層間絶縁層３２には、該層間絶縁層３２を貫通して第１配線層３１の配線パターン３１Ｂの上面を露出するビアホールＶＨ２が形成されている。
第２配線層３３は、層間絶縁層３２上に形成された最上層（最外層）の配線層である。第２配線層３３は、ビアホールＶＨ２内に充填されたビア配線３３Ａと、層間絶縁層３２上に形成された配線パターン３３Ｂとを有している。ビア配線３３Ａは、ビアホールＶＨ２の底部に露出した第１配線層３１と電気的に接続されるとともに、配線パターン３３Ｂと電気的に接続されている。なお、ビアホールＶＨ２及びビア配線３３Ａは、図１（ａ）において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ２及びビア配線３３Ａの平面形状は例えば円形であり、その直径は例えば５０〜７５μｍ程度とすることができる。配線パターン３３Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。この配線パターン３３Ｂは、例えば平面視でマトリクス状又はペリフェラル状に配置されている。なお、第２配線層３３の材料としては、例えば銅又は銅合金を用いることができる。
ソルダレジスト層４０は、第２配線層３３を覆うように層間絶縁層３２上に形成されている。ソルダレジスト層４０には、配線パターン３３Ｂの一部を外部接続用パッド３３Ｐとして露出させるための開口部４０Ｘが形成されている。この外部接続用パッド３３Ｐには、当該半導体パッケージ１をマザーボード等に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。なお、必要に応じて、上記開口部４０Ｘから露出する配線パターン３３Ｂ上にＯＳＰ（Organic Solderbility Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記外部接続端子を接続するようにしてもよい。また、上記開口部４０Ｘから露出する配線パターン３３Ｂ上に金属層を形成し、その金属層に上記外部接続端子を接続するようにしてもよい。金属層の例としては、Ａｕ層、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、上記開口部４０Ｘから露出する配線パターン３３Ｂ（あるいは、配線パターン３３Ｂ上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
なお、上記開口部４０Ｘの平面形状は例えば円形であり、その直径は例えば２００〜３００μｍ程度とすることができる。層間絶縁層３２の上面からソルダレジスト層４０の上面までの厚さは、例えば２０〜４０μｍ程度とすることができる。このソルダレジスト層４０の材料としては、例えばエポキシ系又はアクリル系の絶縁性樹脂を用いることができる。
このような構造を有する半導体パッケージ１の大きさは、例えば平面視で８ｍｍ×８ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体パッケージ１全体の厚さは、例えば３００〜７００μｍ程度とすることができる。
ここで、従来の半導体パッケージの場合、つまり金属板１０及び第１絶縁層１１が形成されておらず、層間絶縁層３２の代わりに第１及び第２絶縁層１１，２０と同一組成の絶縁性樹脂からなる層間絶縁層３２Ａが形成された半導体パッケージ５（図１６参照）の反りについて説明する。このような半導体パッケージ５では、例えば熱処理後の冷却の際に発生する収縮量は、半導体チップ１２側ではその半導体チップ１２の物性値（熱膨張係数及び弾性率等）、つまりシリコンの物性値に依存する。一方、従来の半導体パッケージ５の配線構造３０側では、例えば熱処理後の冷却の際に発生する収縮量は、配線構造３０の物性値、つまり層間絶縁層３２Ａの物性値に依存する。なお、上述したように、シリコンの熱膨張係数が３．４ｐｐｍ／℃であるのに対し、層間絶縁層３２Ａとしてエポキシ系樹脂を用いる場合には、その熱膨張係数は、ガラス転移温度Ｔｇ（１５０℃）よりも低い場合に４６ｐｐｍ／℃、ガラス転移温度Ｔｇ以上で１２０ｐｐｍ／℃となる。このように、従来の半導体パッケージ５では、その半導体パッケージ５を上下方向（厚さ方向）に見たときに物性値（熱膨張係数及び弾性率等）の分布が上下非対称になっている。このため、半導体パッケージ５に反りが発生しやすいという問題があった。
（作用）
これに対し、本実施形態の半導体パッケージ１では、図１（ａ）に示すように、半導体チップ１２を中心にして配線構造３０とは反対側に金属板１０及び第１絶縁層１１を形成するようにした。これにより、半導体チップ１２の第１の面１２Ａ側に第１及び第２配線層３１，３３及び層間絶縁層３２が積層された配線構造３０が形成される一方で、第１の面１２Ａとは反対側にも金属板１０及び第１絶縁層１１が形成される。このため、半導体パッケージ１を上下方向（厚さ方向）に見たときの物性値（熱膨脹係数及び弾性率等）の分布が、半導体チップ１２を中心にして上下対称に近い状態となる。したがって、半導体チップ１２を中心とした上下の物性値のバランスが良好となり、熱収縮などに伴って半導体パッケージ１に反りや変形が発生することを抑制することができる。
また、金属板１０の側面を含む全面を第１絶縁層１１及び第２絶縁層２０により被覆するようにしたため、金属板１０の酸化が抑制される。
（半導体パッケージの製造方法）
次に、上記半導体パッケージ１の製造方法を説明する。
まず、半導体パッケージ１を製造するためには、図２（ａ）に示すように、支持基板８０を用意する。この支持基板８０は、例えば平面視矩形状の平板である。この支持基板８０としては、例えば金属板や金属箔を用いることができ、本実施形態では、例えば銅板を用いる。この支持基板８０の厚さは、例えば７０〜２００μｍ程度である。なお、本実施形態の支持基板８０としては、半導体パッケージ１が多数個取れる大判の基板を使用する。図２〜図４においては、説明の便宜上、１つの半導体パッケージ１となる部分を示している。
次に、図２（ｂ）に示す工程では、支持基板８０の第１の面８０Ａ（図中の上面）を覆うように、その第１の面８０Ａ上に第１絶縁層１１を積層する。例えば支持基板８０の第１の面８０Ａにフィルム状の第１絶縁層１１をラミネートする。
続いて、図２（ｃ）に示す工程では、第１絶縁層１１の第１の面１１Ａ（図中の上面）を覆うように、その第１の面１１Ａ上に金属板１０となる金属板１０Ｄを積層する。この金属板１０Ｄは、例えば熱圧着（加熱及び加圧）により第１絶縁層１１に接着させるように第１絶縁層１１上に積層される。具体的には、第１絶縁層１１を加熱・加圧して硬化させるのと同時に金属板１０Ｄを熱圧着し、第１絶縁層１１上に金属板１０Ｄを接着して積層する。
次いで、図２（ｄ）に示す工程では、金属板１０Ｄの第１の面１０Ａ上に、金属板１０（図１参照）の形成領域に対応する部分の金属板１０Ｄを覆うようにレジスト層８１を形成する。レジスト層８１の材料としては、耐エッチング性がある材料を用いることができる。具体的には、レジスト層８１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属板１０Ｄの第１の面１０Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記レジスト層８１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層８１を形成することができる。
次に、レジスト層８１をエッチングマスクとして金属板１０Ｄをエッチングし、レジスト層８１の形成されていない部分の金属板１０Ｄを除去することで、図２（ｅ）に示すように金属板１０を形成する。このようなパターニングにより、金属板１０の外形寸法は第１絶縁層１１の外形寸法よりも小さくなる。例えば金属板１０Ｄとして銅板を用いる場合には、本工程のエッチング液として塩化第二鉄水溶液を用いることができ、金属板１０Ｄの第１の面１０Ａ側からスプレーエッチングを施すことにより上記パターニングを行うことができる。なお、このような金属板１０のパターニング終了後に、レジスト層８１を例えばアルカリ性の剥離液により除去する。
続いて、図２（ｆ）に示す工程では、第１絶縁層１１の第１の面１１Ａ上に、金属板１０の第１の面１０Ａ及び側面１０Ｃを覆うように絶縁層２１（第３絶縁層）を形成する。なお、絶縁層２１は、例えば第１絶縁層１１の第１の面１１Ａ上に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１５０℃程度の温度で熱処理して硬化させることにより形成することができる。
次いで、図３（ａ）に示す工程では、半導体チップ１２が搭載される搭載面に対応する部分の金属板１０が露出されるように、絶縁層２１に開口部２１Ｘを形成する。本工程では、開口部２１Ｘを、図示のように下側（金属板１０側）から上側に向かうにつれて径が大きくなるテーパ状になるように形成する。このような開口部２１Ｘは、例えばＣＯ２レーザ、ＵＶ−ＹＡＧレーザ等によるレーザ加工法やウェットブラスト等のブラスト法によって形成することができる。
続いて、開口部２１Ｘをレーザ加工法によって形成した場合には、デスミア処理を行って、開口部２１Ｘ内の樹脂残渣（樹脂スミア）を除去する。このデスミア処理は、例えば過マンガン酸塩法などを用いて行うことができる。
次に、図３（ｂ）に示す工程では、開口部２１Ｘから露出された金属板１０の第１の面１０Ａ上に半導体チップ１２を搭載する。具体的には、半導体チップ１２の回路形成面１２Ａとは反対側の面が金属板１０と対向するように、つまりフェイスアップの状態で半導体チップ１２を第１の面１０Ａ上に接合部材１３により接合する。例えば金属板１０の第１の面１０Ａに予め接合部材１３を塗布しておき、フェイスアップの状態で第１の面１０Ａ上に配置された半導体チップ１２を加熱・加圧することにより、接合部材１３を介して第１の面１０Ａ上に半導体チップ１２を接合する。このとき、先の工程で形成された絶縁層２１は、その第１の面（図３（ｂ）では、上面）２１Ａが半導体チップ１２の回路形成面１２Ａよりも高くなるように形成されている。すなわち、第１絶縁層１１上に形成された絶縁層２１は、金属板１０の厚さと接合部材１３の厚さと半導体チップ１２の厚さとを合算した厚さよりも厚くなるように形成されている。換言すると、絶縁層２１の開口部２１Ｘは、接合部材１３の厚さと半導体チップ１２の厚さとを合算した厚さよりも深くなるように形成されている。このように、半導体チップ１２は、開口部２１Ｘ内に収容される形で金属板１０上に搭載される。
続いて、図３（ｃ）に示す工程では、金属板１０の第１の面１０Ａ、半導体チップ１２の第１の面１２Ａ及び側面、電極端子１２Ｐ、及び絶縁層２１の第１の面２１Ａを覆うように絶縁層２２（第４絶縁層）を形成する。これにより、絶縁層２１及び絶縁層２２によって構成される第２絶縁層２０が形成される。なお、電極端子１２Ｐ上に形成された絶縁層２２の厚さは、例えば１５〜２５μｍ程度とすることができる。ここで、上記絶縁層２２は、例えば絶縁層２１の第１の面２１Ａ上に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１５０℃程度の温度で熱処理して硬化させることにより形成することができる。このとき、上述したように絶縁層２１の第１の面２１Ａが半導体チップ１２の第１の面１２Ａよりも高く形成されているため、絶縁層２２の第１の面（図３（ｃ）では、上面）２２Ａ、つまり第２絶縁層２０の第１の面２０Ａを平坦に形成することができる。さらに、絶縁層２１の開口部２１Ｘが図中の下側から上側に向かうに連れて径が大きくなるテーパ状に形成されているため、絶縁層２１と半導体チップ１２との隙間への樹脂の流動性が向上し、絶縁層２２中へのボイドの巻き込みを好適に抑制することができる。なお、絶縁層２２を真空雰囲気中でラミネートすることにより、絶縁層２２中へのボイドの巻き込みをさらに抑制することができる。
次に、図３（ｄ）に示す工程では、半導体チップ１２の回路形成面１２Ａに形成された電極端子１２Ｐの上面が露出されるように、絶縁層２２の所定箇所にビアホールＶＨ１を形成する。このビアホールＶＨ１は、例えばＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層２２が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールＶＨ１を形成するようにしてもよい。
続いて、ビアホールＶＨ１をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１内の樹脂スミアを除去する。このデスミア処理は、例えば過マンガン酸塩法などを用いて行うことができる。
次いで、図４（ａ）に示す工程では、第２絶縁層２０のビアホールＶＨ１にビア導体を充填してビア配線３１Ａを形成するとともに、そのビア配線３１Ａを介して電極端子１２Ｐに電気的に接続される配線パターン３１Ｂを絶縁層２２上に形成する。これらビア配線３１Ａ及び配線パターン３１Ｂ、つまり第１配線層３１は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次に、図３（ｃ）〜図４（ａ）に示した工程を繰り返すことにより、層間絶縁層３２と第２配線層３３とを交互に積層する。詳述すると、図４（ｂ）に示すように、絶縁層２２及び第１配線層３１上に層間絶縁層３２を形成し、この層間絶縁層３２に、配線パターン３１Ｂの上面に達するビアホールＶＨ２を形成する。その後、上記ビアホールＶＨ２にビア配線３３Ａを形成するとともに、そのビア配線３３Ａに電気的に接続される配線パターン３３Ｂを形成する。
続いて、図４（ｃ）に示す工程では、層間絶縁層３２及び第２配線層３３上に、開口部４０Ｘを有するソルダレジスト層４０を積層する。このソルダレジスト層４０は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層４０の開口部４０Ｘから配線パターン３３Ｂの一部が外部接続用パッド３３Ｐとして露出される。なお、必要に応じて、外部接続用パッド３３Ｐ上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。
次いで、図４（ｄ）に示す工程では、仮基板として用いた支持基板８０（図４（ｃ）参照）を除去する。これにより、本実施形態の半導体パッケージ１を製造することができる。例えば支持基板８０として銅板を用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、支持基板８０の除去を行うことができる。この際、半導体パッケージ１の下面側には第１絶縁層１１が露出されているため、銅板である支持基板８０のみを選択的にエッチングすることができる。但し、第２配線層３３が銅層である場合には、開口部４０Ｘの底部に露出する第２配線層３３が支持基板８０とともにエッチングされることを防止するため、第２配線層３３をマスクして上記ウェットエッチングを行う必要がある。
その後、図４（ｄ）に示した構造体を個々の半導体パッケージ１に対応する領域（図中の矢印参照）で切断することにより、図１に示した半導体パッケージ１を得ることができる。
（モデリング結果）
次に、金属板１０の厚さを変化させた場合の半導体パッケージ１の反り量を計算によって求めた結果について説明する。詳述すると、半導体パッケージ１の平面形状を８ｍｍ×８ｍｍとし、半導体チップ１２の平面形状を５ｍｍ×５ｍｍ、厚さを１００μｍ（接着層１３の厚さを１０μｍ、半導体チップ１２の厚さを７５μｍ、ポスト１２Ｐの厚さを１５μｍ）とし、半導体チップ１２の下面に金属板１０と第１絶縁層１１とを設けたモデルを仮定した。このモデルでは、第１絶縁層１１の厚さを２５μｍ、金属板１０の第１の面１０Ａから第２絶縁層２０の第１の面２０Ａまでの厚さを１２５μｍ（金属板１０の第１の面１０Ａから絶縁層２１の第１の面２１Ａまでの厚さを９５μｍ、絶縁層２１の第１の面２１Ａから絶縁層２２の第１の面２２Ａまでの厚さを３０μｍ）と仮定した。また、上記モデルでは、配線パターン３１Ｂ，３３Ｂの厚さをそれぞれ１５μｍ、層間絶縁層３２の厚さを３０μｍと仮定し、金属板１０と配線パターン３１Ｂ，３３Ｂとの物性値を同一、第１絶縁層１１と第２絶縁層２０との物性値を同一と仮定した。そして、金属板１０、半導体チップ１２、第１及び第２絶縁層１１，２０及び配線構造３０の物性値を固定値とし、金属板１０の厚さを変化させた場合の反り量を計算によって求めた。求めた反り量の一例を表１に示す。
表１の結果から明らかなように、金属板１０の厚さを３５μｍとした場合に半導体パッケージ１の反り量を最も小さくすることができる。この理由については、以下のように考察することができる。
上記モデルでは、半導体チップ１２の回路形成面１２Ａよりも上層に形成される配線層（配線パターン３１Ｂ，３３Ｂ）の厚さの合計が３０（＝１５＋１５）μｍとなる。これに対し、半導体チップ１２の回路形成面１２Ａと反対側の面よりも下層に形成される金属板１０の厚さを３５μｍとすることで、半導体パッケージ１を上下方向に見たときの半導体チップ１２を中心とした物性値の分布を、計算した３値の中で最も上下対称に近づけることができる。これにより、金属板１０の厚さを３５μｍとした場合に反り量を最も小さくできたものと考えられる。以上の結果及び考察から、金属板１０の厚さを、配線構造３０内の全ての配線層（ここでは、配線パターン３１Ｂ，３３Ｂ）の厚さを合計した厚さに近づけることにより、半導体パッケージ１の反りを効果的に低減できると考えられる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）半導体チップ１２を中心にして配線構造３０とは反対側に金属板１０及び第１絶縁層１１を形成するようにした。これにより、半導体パッケージ１を上下方向に見たときの熱膨脹係数及び弾性率の分布が、半導体チップ１２を中心にして上下対称に近い状態となる。したがって、半導体チップ１２を中心とした上下の熱膨脹係数及び弾性率のバランスが良好となり、熱収縮などに伴って発生する半導体パッケージ１の反りを低減することができる。
ところで、金属板１０及び第１絶縁層１１の代わりに、０．５〜１ｍｍ程度の厚い金属板を半導体チップ１２の下面に設けて半導体パッケージ全体の機械的強度を増加させることによっても、半導体パッケージの反りを低減することは可能である。しかしながら、この場合には上記厚い金属板によって半導体パッケージ１の薄型化が阻害されるという新たな問題が生じる。これに対し、本実施形態の半導体パッケージ１では、半導体チップ１２よりも薄い金属板１０を採用しているため、半導体パッケージ１の反りを低減しつつも、半導体パッケージ１の大型化を抑制することができる。
なお、例えば配線構造３０内の配線層の総厚が半導体チップ１２より厚くなった場合には、半導体チップ１２を中心とした物性値の分布の対称性が劣化する。しかし、金属板１０及び第１絶縁層１１を設けたことにより、それらを設けない場合と比べて、半導体チップ１２を中心とした物性値の分布を上下対称に近づけることができるため、半導体パッケージ１の反りを低減することができる。
（２）金属板１０を第１絶縁層１１及び第２絶縁層２０により被覆するようにしたため、金属板１０の酸化が抑制される。これにより、金属板１０の酸化に起因して熱伝導性が低下するといった問題の発生を好適に抑制することができる。
（３）最外層の層間絶縁層３２の熱膨脹係数を、第１及び第２絶縁層１１，２０の熱膨脹係数よりも半導体チップ１２の熱膨張係数に近くなるように設定した。これにより、例えば熱処理後の冷却の際に半導体チップ１２よりも上層側（配線構造３０側）に発生する収縮量を、半導体チップ１２側（半導体チップ１２、金属板１０及び第１絶縁層１１）に発生する収縮量に近づけることができる。したがって、半導体パッケージ１に生じる反りを低減することができる。
（４）半導体チップ１２を接合部材１３を介して金属板１０に接合するようにした。これにより、半導体チップ１２が金属板１０と熱的に接続されるため、半導体チップ１２で発生した熱を効率良く放熱することができる。
（５）絶縁層２１の第１の面２１Ａが半導体チップ１２の回路形成面１２Ａよりも高くなるように絶縁層２１を形成するようにした。これにより、絶縁層２１の第１の面２１Ａ上に積層され、半導体チップ１２の回路形成面１２Ａを被覆する絶縁層２２の第１の面２２Ａを平坦に形成することができる。
（６）絶縁層２１の開口部２１Ｘを下側（金属板１０側）から上側に向かうに連れて径が大きくなるテーパ状になるように形成した。これにより、絶縁層２１上に絶縁層２２を形成する際において、絶縁層２１と半導体チップ１２との隙間への樹脂の流動性が向上するため、絶縁層２２中へのボイドの巻き込みを好適に抑制することができる。
（第２実施形態）
以下、第２実施形態を図５〜図９に従って説明する。この実施形態の半導体パッケージ１Ａは、金属板１０と同一平面上に、第１配線層３１と接続される接続パッド５０Ｐが設けられている点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図５（ａ）に示すように、第１絶縁層１１の第１の面１１Ａ上には、金属板１０が形成されるとともに、その金属板１０と電気的に分離された導電層５０が形成されている。図５（ｂ）に示すように、金属板１０は、当該半導体パッケージ１Ａ（例えば、図５（ａ）に示した第１絶縁層１１）の外縁を除く略全面に延在して形成されており、導電層５０の外周にも延在して形成されている。具体的には、金属板１０には、導電層５０の形成される領域に、その導電層５０よりも平面形状が大きい平面視略円形状の開口部１０Ｘが形成されている。そして、この開口部１０Ｘ内に平面視略円形状の導電層５０が形成されている。このため、金属板１０と導電層５０との間には、それら金属板１０及び導電層５０から第２絶縁層２０が円環状に露出されている。
また、図５（ａ）に示すように、第１絶縁層１１には、導電層５０の一部を上記接続パッド５０Ｐとして露出させるための開口部１１Ｘが形成されている。この接続パッド５０Ｐは、他の半導体パッケージ４（図６参照）等と電気的に接続される。なお、開口部１１Ｘ及び接続パッド５０Ｐの平面形状は例えば円形であり、その直径は例えば１００〜２００μｍ程度とすることができる。これら開口部１１Ｘ及び接続パッド５０Ｐは、半導体チップ１２の外周に沿った環状の形態、いわゆるペリフェラル状に形成されている。
導電層５０としては、例えば第１絶縁層１１から露出する面側から配線構造３０側に向かってＡｕ層とＮｉ層を順に積層した金属層上にＣｕ層等を積層したものを挙げることができる。なお、この場合、Ａｕ層の厚さは例えば０．１〜１μｍ程度とすることができ、Ｎｉ層の厚さは例えば１〜１０μｍ程度とすることができ、Ｃｕ層の厚さは例えば１０〜４０μｍ程度とすることができる。
第２絶縁層２０には、上記ビアホールＶＨ１が形成されるとともに、当該第２絶縁層２０を貫通して導電層５０の上面を露出するビアホールＶＨ３が形成されている。
第１配線層３１は、ビアホールＶＨ１内に充填されたビア配線３１Ａと、ビアホールＶＨ３内に充填されたビア配線３１Ｃと、第２絶縁層２０上に形成された配線パターン３１Ｂとを有している。ビア配線３１Ｃは、ビアホールＶＨ３の底部に露出した導電層５０と電気的に接続されるとともに、配線パターン３１Ｂと電気的に接続されている。なお、ビアホールＶＨ３及びビア配線３１Ｃは、図５（ａ）において下側（第１絶縁層１１側）から上側（第２配線層３３側）に向かうにつれて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ３及びビア配線３１Ｃの平面形状は例えば円形である。ビアホールＶＨ３及びビア配線３１Ｃの直径は例えば５０〜１００μｍ程度とすることができる。なお、ビア配線３１Ｃの材料としては、例えば銅又は銅合金を用いることができる。
（半導体装置の構造）
次に、半導体装置３の構造を図６に従って説明する。なお、図６において、半導体パッケージ１Ａは図５（ａ）とは上下を反転して描かれている。
図６に示すように、半導体装置３は、上述した半導体パッケージ１Ａと、その半導体パッケージ１Ａに積層接合された半導体パッケージ４とを有している。
半導体パッケージ４は、配線基板６０と、その配線基板６０にフリップチップ実装された第１の半導体チップ７１と、第１の半導体チップ７１の上に接着された第２の半導体チップ７２とを有している。また、半導体パッケージ４は、第１の半導体チップ７１と配線基板６０との隙間を充填するように設けられたアンダーフィル樹脂７３と、第１の半導体チップ７１及び第２の半導体チップ７２等を封止する封止樹脂７４とを有している。なお、第１の半導体チップ７１の平面形状は、第２の半導体チップ７２の平面形状よりも大きく形成されている。
配線基板６０は、基板本体６１と、基板本体６１の上面に形成されたチップ用パッド６２及びボンディング用パッド６３と、基板本体６１の下面に形成された外部接続端子６４とを有している。
基板本体６１は、図示は省略するが、複数の絶縁層と、複数の絶縁層に形成されたビア及び配線等から構成されている。基板本体６１に設けられたビア及び配線は、チップ用パッド６２、ボンディング用パッド６３及び外部接続端子６４を電気的に接続している。基板本体６１としては、例えばコアレス基板や、コア基板を有するコア付きビルドアップ基板等を用いることができる。
チップ用パッド６２には、第１の半導体チップ７１のバンプ７１Ａがフリップチップ接合されている。また、ボンディング用パッド６３は、ボンディングワイヤ７５を介して、第２の半導体チップ７２の上面に形成された電極パッド（図示略）と電気的に接続されている。これらチップ用パッド６２及びボンディング用パッド６３の材料としては、例えば銅又は銅合金を用いることができる。また、チップ用パッド６２及びボンディング用パッド６３は、銅層の表面に金属層（例えば、Ａｕ層、Ｎｉ／Ａｕ層やＮｉ／Ｐｄ／Ａｕ層など）を施して形成するようにしてもよい。
外部接続端子６４は、半導体パッケージ１，４間を接続するための接続端子（例えば、はんだボールやリードピン）である。それぞれの外部接続端子６４は、上記半導体パッケージ１に配設されている接続パッド５０Ｐの各々に対向するように設けられている。
アンダーフィル樹脂７３は、第１の半導体チップ７１のバンプ７１Ａとチップ用パッド６２との接続部分の接続強度を向上させるための樹脂であり、配線基板６０の上面と第１の半導体チップ７１の下面との隙間を充填するように設けられている。なお、アンダーフィル樹脂７３の材料としては、例えばエポキシ系の絶縁性樹脂を用いることができる。
封止樹脂７４は、第１の半導体チップ７１、第２の半導体チップ７２、ボンディングワイヤ７５及びボンディング用パッド６３を封止するように基板本体６１の上面に設けられている。この封止樹脂７４の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。封止方法としては、例えばトランスファーモールド法を用いることができる。
そして、半導体装置３では、半導体パッケージ４の下面に形成された外部接続端子６４が、半導体パッケージ１Ａの上面に形成された接続パッド５０Ｐに接合されている。これにより、半導体パッケージ１Ａと半導体パッケージ４とが積層接合され、ＰＯＰ（Package on Package）構造の半導体装置３が形成されている。
（半導体パッケージの製造方法）
次に、上記半導体パッケージ１Ａの製造方法を説明する。
まず、図７（ａ）に示す工程では、先の図２（ａ）〜図２（ｃ）に示した工程と同様の製造工程により、支持基板８０上に第１絶縁層１１と金属板１０Ｄとを順に積層する。その後、金属板１０Ｄの第１の面１０Ａ（図７（ａ）では、上面）に、開口部８２Ｘを有するレジスト層８２を形成する。開口部８２Ｘは、上記金属板１０及び導電層５０の形成領域に対応する部分以外の金属板１０Ｄを露出するように形成される。レジスト層８２の材料としては、耐エッチング性がある材料を用いることができる。具体的には、レジスト層８２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。
次に、レジスト層８２をエッチングマスクとして金属板１０Ｄをエッチングし、レジスト層８２の形成されていない部分の金属板１０Ｄを除去することで、図７（ｂ）に示すように金属板１０及び導電層５０を形成する。このようなパターニングにより、金属板１０の外形寸法は第１絶縁層１１の外形寸法よりも小さくなるとともに、金属板１０及び導電層５０が互いに電気的に分離される。なお、このような金属板１０のパターニング終了後に、レジスト層８２を例えばアルカリ性の剥離液により除去する。
続いて、図７（ｃ）に示す工程では、先の図２（ｆ）〜図３（ｂ）に示した工程と同様の製造工程により、第１絶縁層１１上に導電層５０を覆う絶縁層２１を形成し、その絶縁層２１に開口部２１Ｘを形成する。そして、絶縁層２１の開口部２１Ｘから露出された金属板１０上にフェイスアップの状態で半導体チップ１２を接合部材１３により接合する。このとき、絶縁層２１は、その第１の面（図７（ｃ）では、上面）２１Ａが半導体チップ１２の回路形成面１２Ａよりも高くなるように形成される。
次いで、図７（ｄ）に示す工程では、先の図３（ｃ）〜図３（ｄ）に示した工程と同様の製造工程により、半導体チップ１２の第１の面１２Ａ及び側面を覆うように絶縁層２２を形成し、その絶縁層２２にビアホールＶＨ１，ＶＨ３を形成する。
次に、図８（ａ）に示す工程では、ビアホールＶＨ１，ＶＨ３にビア導体を充填してビア配線３１Ａ，３１Ｃを形成するとともに、それらビア配線３１Ａ，３１Ｃを介して電極端子１２Ｐ及び導電層５０に電気的に接続される配線パターン３１Ｂを形成する。これにより、ビア配線３１Ａ，３１Ｃ及び配線パターン３１Ｂからなる第１配線層３１が形成される。その後、第１配線層３１上に層間絶縁層３２及び第２配線層３３を順次積層し、配線パターン３３Ｂの一部を外部接続用パッド３３Ｐとして露出させるための開口部４０Ｘを有するソルダレジスト層４０を形成する。
次に、図８（ｂ）に示す工程では、仮基板として用いた支持基板８０（図８（ａ）参照）をウェットエッチング等により除去する。続いて、導電層５０の下面の一部が外部に露出されるように、第１絶縁層１１の所要箇所に開口部１１Ｘを形成する。この開口部１１Ｘは、例えばＣＯ２レーザ、ＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、第１絶縁層１１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要の開口部１１Ｘを形成するようにしてもよい。これにより、第１絶縁層１１の開口部１１Ｘから導電層５０の一部が接続パッド５０Ｐとして露出される。なお、必要に応じて、接続パッド５０Ｐに表面処理を行うようにしてもよい。例えば無電解めっき法により、Ｎｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよいし、Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。
その後、個々の半導体パッケージ１Ａに対応する領域で切断することにより、図８（ｂ）に示した半導体パッケージ１Ａを得ることができる。
（半導体装置の製造方法）
次に、上記半導体装置３の製造方法を説明する。
まず、図９に示すように、半導体パッケージ４を用意する。ここでは、図示を省略して詳細な説明を割愛するが、半導体パッケージ４は例えば以下のような方法で製造される。すなわち、チップ用パッド６２、ボンディング用パッド６３及び外部接続端子６４を有する配線基板６０を形成し、その配線基板６０の上面に形成されたチップ用パッド６２に第１の半導体チップ７１のバンプ７１Ａをフリップチップ接合する。続いて、配線基板６０と第１の半導体チップ７１との間にアンダーフィル樹脂７３を形成した後、第１の半導体チップ７１の上に第２の半導体チップ７２を接着剤により接着する。次いで、第２の半導体チップ７２の上面に形成された電極パッド（図示略）と配線基板６０の上面に形成されたボンディング用パッド６３との間をボンディングワイヤ７５によりワイヤボンディング接続した後、第１及び第２の半導体チップ７１，７２及びボンディングワイヤ７５等を封止樹脂７４で樹脂封止する。
続いて、半導体パッケージ１Ａの各接続パッド５０Ｐに、半導体パッケージ４の外部接続端子６４が対向するように、半導体パッケージ１Ａ，４を位置合わせする。このとき、半導体パッケージ４の外部接続端子６４には図示しないフラックスが転写されている。
次いで、上述のように位置合わせされ半導体パッケージ４が半導体パッケージ１上に載置されると、その構造体がリフロー炉（図示略）に搬送される。そして、このリフロー炉内では外部接続端子６４（ここでは、はんだボール）がリフローされ、接続パッド５０Ｐ部分で半導体パッケージ１Ａ，４が接合される。これにより、図６に示したＰＯＰ構造の半導体装置３が製造される。なお、このとき、半導体パッケージ１Ａが平坦な状態に保持されているため、その半導体パッケージ１Ａに半導体パッケージ４を容易に積層接合させることができる。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏する。
（第３実施形態）
以下、第３実施形態を図１０〜図１３に従って説明する。この実施形態の半導体パッケージ１Ｂは、第２絶縁層２０の厚さ方向の中途位置に、第１配線層３１と接続される接続パッド５１Ｐが設けられている点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
第２絶縁層２０は、絶縁層２３と絶縁層２４とを有している。これら絶縁層２３，２４の材料としては、例えば熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。なお、上記絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。
絶縁層２３は、第１絶縁層１１の第１の面１１Ａ、金属板１０の第１の面１０Ａ及び側面１０Ｃ、及び半導体チップ１２の側面の一部を覆うように形成されている。第１絶縁層１１の第１の面１１Ａ上に形成された絶縁層２３の厚さは、例えば４０〜７０μｍ程度とすることができる。
絶縁層２３の第１の面２３Ａ（図１０では、上面）には導電層５１が形成されている。また、絶縁層２３及び第１絶縁層１１には、導電層５１の一部を上記接続パッド５１Ｐとして露出させるための開口部１１Ｙが形成されている。この接続パッド５１Ｐは、他の半導体パッケージ４（図６参照）等と電気的に接続される。なお、開口部１１Ｙ及び接続パッド５１Ｐの平面形状は例えば円形であり、その直径は例えば１００〜２００μｍ程度とすることができる。これら開口部１１Ｙ及び接続パッド５１Ｐは、半導体チップ１２の外周に沿った環状の形態、いわゆるペリフェラル状に形成されている。
上記導電層５１としては、例えば第１絶縁層１１から露出する面側から配線構造３０側に向かってＡｕ層とＮｉ層を順に積層した金属層上にＣｕ層等を積層したものを挙げることができる。なお、この場合、Ａｕ層の厚さは例えば０．１〜１μｍ程度とすることができ、Ｎｉ層の厚さは例えば１〜１０μｍ程度とすることができ、Ｃｕ層の厚さは例えば１０〜４０μｍ程度とすることができる。
絶縁層２４は、半導体チップ１２の側面の一部及び第１の面１２Ａ、及び導電層５１の上面及び側面を覆うように形成されている。絶縁層２３の第１の面２３Ａ上に形成された絶縁層２４の厚さは、例えば５０〜１００μｍ程度とすることができる。この絶縁層２４には、当該絶縁層２４を貫通して電極端子１２Ｐの上面を露出するビアホールＶＨ１と、当該絶縁層２４を貫通して導電層５１の上面を露出するビアホールＶＨ４とが形成されている。
第１配線層３１は、ビアホールＶＨ１内に充填されたビア配線３１Ａと、ビアホールＶＨ４内に充填されたビア配線３１Ｄと、第２絶縁層２０（絶縁層２４）上に形成された配線パターン３１Ｂとを有している。ビア配線３１Ｄは、ビアホールＶＨ４の底部に露出した導電層５１と電気的に接続されるとともに、配線パターン３１Ｂと電気的に接続されている。なお、ビアホールＶＨ４及びビア配線３１Ｄは、図１０において下側（第１絶縁層１１側）から上側（第２配線層３３側）に向かうにつれて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ４及びビア配線３１Ｄの平面形状は例えば円形である。ビアホールＶＨ４及びビア配線３１Ｄの直径は例えば２０〜８０μｍ程度とすることができる。なお、ビア配線３１Ｄの材料としては、例えば銅又は銅合金を用いることができる。
なお、第１絶縁層１１の第１の面１１Ａ上に形成された金属板１０は、上記第２実施形態の金属板１０と同様に、当該半導体パッケージ１Ｂ（例えば、第１絶縁層１１）の外縁を除く略全面に延在して形成されており、平面視したときに導電層５１の外周にも延在して形成されている。そして、金属板１０には、導電層５１と対向する領域に、その導電層５１よりも平面形状が大きい平面視略円形状の開口部１０Ｘが形成されている。
（半導体パッケージの製造方法）
次に、上記半導体パッケージ１Ｂの製造方法を説明する。
まず、図１１（ａ）に示す工程では、先の図２（ａ）〜図２（ｅ）に示した工程と同様の製造工程により、支持基板８０上に第１絶縁層１１と金属板１０Ｄとを順に積層し、金属板１０Ｄをパターニングして開口部１０Ｘを有する金属板１０を形成する。この金属板１０は、図１１（ｂ）に示すように、第１絶縁層１１の外縁を除く略全面に延在して形成されている。また、金属板１０には、後工程で半導体チップ１２が搭載される領域（破線枠参照）よりも外側に複数の開口部１０Ｘが形成されている。なお、図１１（ｂ）において、開口部１０Ｘ内の破線円は、後工程で形成される接続パッド５１Ｐの形成領域を示している。
続いて、図１２（ａ）に示す工程では、第１絶縁層１１の第１の面１１Ａ上に、金属板１０の第１の面１０Ａ及び側面１０Ｃを覆うように絶縁層２３を形成する。なお、絶縁層２３は、例えば第１絶縁層１１の第１の面１１Ａ上に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１５０℃程度の温度で熱処理して硬化させることにより形成することができる。
次に、図１２（ｂ）に示す工程では、金属板１０の開口部１０Ｘと対向する位置に形成された絶縁層２３の第１の面２３Ａ上に所定パターンの導電層５１を形成する。この導電層５１は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
続いて、図１２（ｃ）に示す工程では、導電層５１の上面及び側面を覆うように、絶縁層２３の第１の面２３Ａ上に絶縁層２５を形成する。なお、絶縁層２５は、例えば絶縁層２３の第１の面２３Ａ上に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１５０℃程度の温度で熱処理して硬化させることにより形成することができる。
次いで、図１３（ａ）に示す工程では、半導体チップ１２が搭載される搭載面に対応する部分の金属板１０が露出されるように、絶縁層２３及び絶縁層２５を貫通する開口部２３Ｘを形成する。本工程では、開口部２３Ｘを、図示のように下側（金属板１０側）から上側に向かうにつれて径が大きくなるテーパ状になるように形成する。このような開口部２３Ｘは、例えばＣＯ２レーザ、ＵＶ−ＹＡＧレーザ等によるレーザ加工法やウェットブラスト等のブラスト法によって形成することができる。
次に、図１３（ｂ）に示す工程では、開口部２３Ｘから露出された金属板１０上にフェイスアップの状態で半導体チップ１２を接合部材１３により接合する。このとき、絶縁層２５は、その第１の面（図１３（ｂ）では、上面）２５Ａが半導体チップ１２の回路形成面１２Ａよりも高くなるように形成されている。続いて、先の図３（ｃ）〜図３（ｄ）に示した工程と同様の製造工程により、半導体チップ１２の第１の面１２Ａ及び側面を覆うように絶縁層２６を形成し、その絶縁層２６にビアホールＶＨ１，ＶＨ４を形成する。
続いて、図１３（ｃ）に示す工程では、ビアホールＶＨ１，ＶＨ４にビア導体を充填してビア配線３１Ａ，３１Ｄを形成するとともに、それらビア配線３１Ａ，３１Ｄを介して電極端子１２Ｐ及び導電層５１に電気的に接続される配線パターン３１Ｂを形成する。これにより、ビア配線３１Ａ，３１Ｄ及び配線パターン３１Ｂからなる第１配線層３１が形成される。次いで、第１配線層３１上に層間絶縁層３２及び第２配線層３３を順次積層し、配線パターン３３Ｂの一部を外部接続用パッド３３Ｐとして露出させるための開口部４０Ｘを有するソルダレジスト層４０を形成する。その後、先の図８（ｂ）に示した工程と同様の製造工程により、支持基板８０がウェットエッチング等により除去され、導電層５１の下面の一部が外部に露出されるように、第１絶縁層１１及び絶縁層２３の所要箇所に開口部１１Ｙが形成される。そして、個々の半導体パッケージ１Ｂに対応する領域（図中の矢印参照）で切断することにより、図１０に示した半導体パッケージ１Ｂを得ることができる。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏する。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態の半導体パッケージ１，１Ａ，１Ｂでは、１つの半導体チップ１２を内蔵するようにした。これに限らず、例えば図１４に示されるように、複数の半導体チップ１２を内蔵する半導体パッケージ１Ｃに具体化するようにしてもよい。また、例えば内蔵される複数の半導体チップ１２のうち少なくとも１つの半導体チップ１２の代わりに、チップ抵抗やチップコンデンサ等の電子部品を内蔵するようにしてもよい。この場合であっても、配線構造３０の層間絶縁層のうち第１絶縁層１１とは反対側の最外層の層間絶縁層３２は、補強材入りの絶縁層であることが好ましい。
・上記各実施形態では、第１絶縁層１１とは反対側の最外層の層間絶縁層３２を、補強材入りの絶縁層とした。また、その層間絶縁層３２の熱膨張係数を、第１及び第２絶縁層１１，２０の熱膨脹係数よりも半導体チップ１２の熱膨張係数に近くなるように設定した。これに限らず、例えば図１５に示される半導体パッケージ１Ｄのように、第１絶縁層１１とは反対側の最外層の層間絶縁層３２Ａを、補強材の入っていない絶縁層としてもよい。この場合の層間絶縁層３２Ａの材料としては、第２絶縁層２０と同一の絶縁性樹脂を用いることができる。具体的には、層間絶縁層３２Ａの材料としては、例えば熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。なお、上記絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。
・上記各実施形態では、金属板１０の側面を第２絶縁層２０で被覆するようにした。これに限らず、例えば金属板１０の側面を第１絶縁層１１で被覆するようにしてもよい。この場合、例えば図２（ａ）〜図２（ｅ）に示した製造工程により、支持基板８０上に第１絶縁層１１を形成し、その第１絶縁層１１上に金属板１０を形成した後に、その金属板１０を第１絶縁層１１内に埋め込むようにしてもよい。例えば図２（ｅ）に示した構造体からレジスト層８１を除去した後に、その除去後の構造体を一対の押圧治具の間に配置し、両面側から１５０〜２００℃程度の温度で加熱・加圧することにより、金属板１０を第１絶縁層１１内に埋め込むようにしてもよい。
・上記各実施形態では、絶縁層２１，２５（第３絶縁層）を形成し、その絶縁層２１，２５に開口部２１Ｘ，２３Ｘを形成した後に、その開口部２１Ｘ，２３Ｘから露出する金属板１０上に半導体チップ１２を接合するようにした。そして、その半導体チップ１２の第１の面１２Ａ及び側面を覆うように絶縁層２２，２６（第４絶縁層）を形成するようにした。これに限らず、例えば第２絶縁層２０（絶縁層２１〜２６）を形成する前に、金属板１０上に半導体チップ１２を接合し、その半導体チップ１２の第１の面１２Ａ及び側面を覆うように第２絶縁層２０を第１絶縁層１１上に形成するようにしてもよい。
・上記各実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。すなわち、支持基板８０上に１つの半導体パッケージ１，１Ａ，１Ｂを作製するようにしてもよい。
・上記各実施形態の半導体パッケージ１，１Ａ，１Ｂの製造方法では、支持基板８０の片側に形成した金属板１０上に半導体チップ１２を接合するとともに、主にビルドアップ工法により支持基板８０の片側に配線層及び絶縁層を積層し、最後に支持基板８０を除去して半導体パッケージ１，１Ａ，１Ｂを製造するようにした。これに限らず、例えば支持基板８０の両側に第１絶縁層１１及び金属板１０を積層し、それら両側に形成された金属板１０にそれぞれ半導体チップ１２を固定するようにしてもよい。さらに、主にビルドアップ工法により支持基板８０の両側それぞれに配線層及び絶縁層を積層し、最後に支持基板８０を除去して複数の半導体パッケージ１，１Ａ，１Ｂを製造するようにしてもよい。
・上記各実施形態における半導体パッケージ１，１Ａ，１Ｂの層の数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記第２実施形態における半導体パッケージ４の配線基板６０に実装される半導体チップの数や、その半導体チップの実装の形態（例えばフリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
［実施例］
次に、実施例及び比較例を挙げて上記実施形態及びその変形例をさらに具体的に説明する。
ここでは、金属板１０及び第１絶縁層１１を設けた半導体パッケージ（実施例１，２）と、金属板１０及び第１絶縁層１１を設けていない半導体パッケージ（比較例１）と、第１絶縁層１１を設けていない半導体パッケージ（比較例２）との各々について反りの温度依存性評価を行った。
（実施例１）
実施例１の半導体パッケージは、図１に示した半導体パッケージ１である。評価条件としては、半導体パッケージ１の平面形状を８ｍｍ×８ｍｍとし、半導体チップ１２の平面形状を５ｍｍ×５ｍｍとし、半導体チップ１２の厚さを７５μｍとした。また、半導体パッケージ１全体の厚さを２８０μｍとした。具体的には、第１絶縁層１１の厚さを２５μｍ、金属板１０の厚さを３５μｍ、金属板１０の第１の面１０Ａから第２絶縁層２０の第１の面２０Ａまでの厚さを１４０μｍ（金属板１０の第１の面１０Ａから絶縁層２１の第１の面２１Ａまでの厚さを９５μｍ、絶縁層２１の第１の面２１Ａから絶縁層２２の第１の面２２Ａまでの厚さを４５μｍ）とした。また、配線パターン３１Ｂ，３３Ｂの厚さをそれぞれ１５μｍとし、層間絶縁層３２の厚さを３０μｍ、ソルダレジスト層４０の厚さを２０μｍとした。なお、電極端子１２Ｐの高さは２５μｍとした。
（実施例２）
実施例２の半導体パッケージは、図１５に示した半導体パッケージ１Ｄであり、実施例１の半導体パッケージから最外層の層間絶縁層３２Ａを補強材の入っていない絶縁層に変更した構造を有している。評価条件としては、層間絶縁層３２Ａの厚さを２５μｍに設定した点のみが上記実施例１と異なる。
（比較例１）
比較例１の半導体パッケージは、図１６に示される半導体パッケージ５である。この半導体パッケージ５は、実施例２の半導体パッケージから金属板１０及び第１絶縁層１１を省略した構造を有しており、金属板１０及び第１絶縁層１１を省略した点以外は、実施例２と同一の条件である。
（比較例２）
比較例２の半導体パッケージは、図１７に示される半導体パッケージ６である。この半導体パッケージ６は、実施例１の半導体パッケージから第１絶縁層１１を省略し、金属板１０の代わりに第２絶縁層２０と同一の外形寸法を有する金属板９０を形成した構造を有している。なお、第１絶縁層１１を省略した点及び金属板９０の厚さを３５μｍに設定した点のみが上記実施例１と異なる。
（測定方法）
製造過程で使用した支持基板を除去した後の各例の半導体パッケージについて、室温から高温（ここでは、２６０℃）まで温度を上昇させたときの反りを測定すると共に、高温（２６０℃）から室温まで温度を低下させたときの反りを測定した。反りは、各半導体パッケージの外部接続用パッド３３Ｐの形成された面（測定面）の高さを対角線に沿って順次測定し、最も高い点と最も低い点との高さの差を測定した。なお、上記測定面が凹状に反った場合の反り量をプラスとし、測定面が凸状に反った場合の反り量をマイナスとして、図１８及び図１９に測定結果を示した。
（測定結果）
図１８に示すように、実施例１，２と比較例１とを比較すると、金属板１０及び第１絶縁層１１を設けることにより（実施例１，２）、それらを設けない場合（比較例１）に比べ、半導体パッケージの反り量を大幅に低減できることが確認された。具体的には、実施例１，２では、比較例１に比べて、初期の室温での反りを大幅に低減できることが確認された。さらに、実施例１，２では、比較例１に比べて、温度変化に伴う反り量の変動量を小さく抑えることができることが確認された。以上のことから、金属板１０及び第１絶縁層１１の形成によって、高い反り改善効果が得られることが確認された。
また、実施例１と実施例２とを比較すると、最外層の層間絶縁層３２を補強材入りの絶縁層としたことにより（実施例１）、補強材の入っていない層間絶縁層３２Ａの場合（実施例２）に比べ、半導体パッケージの反り量を低減できることも確認された。すなわち、最外層の層間絶縁層３２を補強材入りの絶縁層とすることにより、高い反り改善効果が得られることが確認された。
さらに、図１９に示すように、実施例１と比較例２とを比較すると、第１絶縁層１１を設けることにより（実施例１）、第１絶縁層１１を設けない場合（比較例２）に比べ、半導体パッケージの反り量を低減できることが確認された。具体的には、実施例１では、比較例２に比べて、初期の室温での反りを低減できることが確認された。さらに、実施例１では、比較例２に比べて、温度変化に伴う反り量の変動量を小さく抑えることができることが確認された。以上のことから、金属板１０と合わせて第１絶縁層１１を形成することによって、高い反り改善効果が得られることが確認された。
１，１Ａ、１Ｂ，１Ｃ，１Ｄ 半導体パッケージ（第１半導体パッケージ）
３ 半導体装置
４ 半導体パッケージ（第２半導体パッケージ）
１０ 金属板
１１ 第１絶縁層
１２ 半導体チップ
２０ 第２絶縁層
２１ 絶縁層（第３絶縁層）
２１Ｘ 開口部
２２ 絶縁層（第４絶縁層）
３０ 配線構造
３１，３３ 配線層
３２，３２Ａ 層間絶縁層
５０，５１ 導電層
５０Ｐ，５１Ｐ 接続パッド（パッド）
８０ 支持基板

Claims (8)

  1. 金属板と、
    前記金属板の第１の面上に接合された半導体チップと、
    前記金属板の第２の面を覆う第１絶縁層と、
    前記金属板の前記第１の面を覆うとともに、前記半導体チップの第１の面及び側面を覆うように形成された第２絶縁層と、
    前記第２絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、を有し、
    前記金属板は、前記半導体チップよりも薄く形成され、
    前記金属板の側面が前記第１絶縁層又は前記第２絶縁層に被覆されていることを特徴とする半導体パッケージ。
  2. 前記第１絶縁層とは反対側の最外層の前記層間絶縁層は、補強材入りの絶縁性樹脂からなり、前記第２絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有する絶縁層であることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記金属板と同一平面上に導電層が形成され、
    前記導電層の少なくとも一部は、他の半導体パッケージと接続されるパッドとして前記第１絶縁層から露出されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 前記第２絶縁層の厚さ方向の中途位置に導電層が形成され、
    前記導電層の少なくとも一部は、他の半導体パッケージと接続されるパッドとして前記第１絶縁層及び前記第２絶縁層から露出されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  5. 金属板と、
    前記金属板の第１の面上に接合された半導体チップと、
    前記金属板の第２の面を覆う第１絶縁層と、
    前記金属板の前記第１の面を覆うとともに、前記半導体チップの第１の面及び側面を覆うように形成された第２絶縁層と、
    前記第２絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、
    前記半導体チップよりも薄く形成された前記金属板と同一平面上に形成され、少なくとも一部が前記第１絶縁層からパッドとして露出された導電層と、を有する第１半導体パッケージと、
    前記パッドと電気的に接続され、前記第１半導体パッケージ上に積層される第２半導体パッケージと、
    を有することを特徴とする半導体装置。
  6. 支持基板上に第１絶縁層を形成する工程と、
    前記第１絶縁層上に、該第１絶縁層よりも外形寸法の小さい金属板を形成する工程と、
    前記第１絶縁層上に、前記金属板及び該金属板の第１の面上に接合される半導体チップを被覆する第２絶縁層を形成する工程と、
    前記第２絶縁層上に、前記半導体チップと電気的に接続するように配線層と該配線層上に積層される層間絶縁層とを交互に積層する工程と、
    前記支持基板を除去する工程と、を有し、
    前記金属板は、前記半導体チップよりも薄く形成されていることを特徴とする半導体パッケージの製造方法。
  7. 前記第２絶縁層を形成する工程は、
    前記第１絶縁層上に、前記金属板を被覆するように第３絶縁層を形成する工程と、
    前記第３絶縁層に、該第３絶縁層を厚さ方向に貫通する開口部を形成する工程と、
    前記開口部から露出する前記金属板の前記第１の面上に前記半導体チップを接合する工程と、
    前記金属板の前記第１の面及び前記第３絶縁層の第１の面を被覆するとともに、前記半導体チップの第１の面及び側面を被覆するように第４絶縁層を形成する工程と、を有し、
    前記第２絶縁層は、前記第３絶縁層と前記第４絶縁層とを有し、
    前記第３絶縁層を形成する工程では、前記第３絶縁層の前記第１の面が前記金属板上に接合されたときの前記半導体チップの前記第１の面よりも高くなるように形成されることを特徴とする請求項６に記載の半導体パッケージの製造方法。
  8. 前記開口部は、前記金属板側から前記第３絶縁層の前記第１の面側に向かうに連れて径が大きくなるように形成されることを特徴とする請求項７に記載の半導体パッケージの製造方法。
JP2012063947A 2012-03-21 2012-03-21 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 Active JP5977051B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012063947A JP5977051B2 (ja) 2012-03-21 2012-03-21 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR1020130023263A KR101998150B1 (ko) 2012-03-21 2013-03-05 반도체 패키지, 반도체 장치 및 반도체 패키지의 제조 방법
US13/833,036 US8994193B2 (en) 2012-03-21 2013-03-15 Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
EP13160222.9A EP2654388B1 (en) 2012-03-21 2013-03-20 Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012063947A JP5977051B2 (ja) 2012-03-21 2012-03-21 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2013197382A true JP2013197382A (ja) 2013-09-30
JP2013197382A5 JP2013197382A5 (ja) 2015-02-19
JP5977051B2 JP5977051B2 (ja) 2016-08-24

Family

ID=47891553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012063947A Active JP5977051B2 (ja) 2012-03-21 2012-03-21 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Country Status (4)

Country Link
US (1) US8994193B2 (ja)
EP (1) EP2654388B1 (ja)
JP (1) JP5977051B2 (ja)
KR (1) KR101998150B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151417A1 (ja) * 2014-03-31 2015-10-08 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
WO2015151426A1 (ja) * 2014-03-31 2015-10-08 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
KR20150126133A (ko) * 2014-05-02 2015-11-11 삼성전자주식회사 반도체 패키지
JPWO2018066254A1 (ja) * 2016-10-06 2019-06-24 株式会社村田製作所 固体電解コンデンサ
KR20190075697A (ko) * 2017-12-21 2019-07-01 서울과학기술대학교 산학협력단 반도체 패키지의 제조방법
US10483197B2 (en) 2017-12-18 2019-11-19 Samsung Electronics Co., Ltd. Semiconductor package
KR20200066865A (ko) * 2018-12-03 2020-06-11 서울과학기술대학교 산학협력단 반도체 패키지의 제조방법
US10714361B2 (en) 2017-12-21 2020-07-14 Foundation For Research And Business, Seoul National University Of Science And Technology Method of fabricating a semiconductor package using an insulating polymer layer
US11011318B2 (en) 2016-10-06 2021-05-18 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor
US11462498B2 (en) 2019-06-28 2022-10-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package including frame in which semiconductor chip is embedded

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
US9257414B2 (en) 2014-04-10 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor structure and method
WO2015183184A1 (en) * 2014-05-30 2015-12-03 Nguyen Phu Cuong Dao Compact substrate and method for making the same
US9799622B2 (en) * 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package
US9756738B2 (en) 2014-11-14 2017-09-05 Dyi-chung Hu Redistribution film for IC package
WO2016144356A1 (en) * 2015-03-11 2016-09-15 Intel Corporation Stretchable electronics fabrication method with strain redistribution layer
US9929100B2 (en) 2015-04-17 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR102065943B1 (ko) * 2015-04-17 2020-01-14 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조 방법
JP6456232B2 (ja) * 2015-04-30 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10043769B2 (en) 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
CN106971993B (zh) 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
JP2017162849A (ja) * 2016-03-07 2017-09-14 イビデン株式会社 配線基板及びその製造方法
US10204870B2 (en) * 2016-04-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
KR101952864B1 (ko) 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
WO2019098043A1 (ja) * 2017-11-16 2019-05-23 三菱瓦斯化学株式会社 パターニングされた金属箔付き積層体の製造方法及びパターニングされた金属箔付き積層体
JP7199898B2 (ja) * 2018-10-04 2023-01-06 新光電気工業株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
US10999926B2 (en) 2019-06-24 2021-05-04 Flex Ltd. Stress relief encapsulation for flexible hybrid electronics
TWI715234B (zh) * 2019-10-04 2021-01-01 瑞昱半導體股份有限公司 晶片封裝模組
KR20210073802A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 전자부품 내장기판
US11335650B2 (en) * 2020-06-11 2022-05-17 Advanced Semiconductor Engineering, Inc. Package substrate, electronic device package and method for manufacturing the same
KR20220007410A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
KR20220031233A (ko) 2020-09-04 2022-03-11 삼성전자주식회사 반도체 패키지
KR20220042705A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11694974B2 (en) 2021-07-08 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die with warpage release layer structure in package and fabricating method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017622A (ja) * 2001-04-27 2003-01-17 Ibiden Co Ltd 半導体チップの製造方法及び半導体チップ
WO2007126090A1 (ja) * 2006-04-27 2007-11-08 Nec Corporation 回路基板、電子デバイス装置及び回路基板の製造方法
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
WO2010101163A1 (ja) * 2009-03-04 2010-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
JP2011151048A (ja) * 2008-05-13 2011-08-04 Panasonic Corp 電子部品の製造方法および電子部品
WO2011108308A1 (ja) * 2010-03-04 2011-09-09 日本電気株式会社 半導体素子内蔵配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4489821B2 (ja) 2008-07-02 2010-06-23 新光電気工業株式会社 半導体装置及びその製造方法
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
JP5581519B2 (ja) 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
JP5879692B2 (ja) * 2010-03-04 2016-03-08 株式会社リコー インクジェット記録用インクセット、インクジェット記録方法、及び記録物
US8710639B2 (en) * 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017622A (ja) * 2001-04-27 2003-01-17 Ibiden Co Ltd 半導体チップの製造方法及び半導体チップ
WO2007126090A1 (ja) * 2006-04-27 2007-11-08 Nec Corporation 回路基板、電子デバイス装置及び回路基板の製造方法
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP2011151048A (ja) * 2008-05-13 2011-08-04 Panasonic Corp 電子部品の製造方法および電子部品
WO2010101163A1 (ja) * 2009-03-04 2010-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
WO2011108308A1 (ja) * 2010-03-04 2011-09-09 日本電気株式会社 半導体素子内蔵配線基板

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415823A (zh) * 2014-03-31 2017-02-15 信越化学工业株式会社 半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法
WO2015151417A1 (ja) * 2014-03-31 2015-10-08 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP2015195238A (ja) * 2014-03-31 2015-11-05 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP2015195240A (ja) * 2014-03-31 2015-11-05 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
KR102338029B1 (ko) * 2014-03-31 2021-12-13 신에쓰 가가꾸 고교 가부시끼가이샤 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법
KR20160138081A (ko) * 2014-03-31 2016-12-02 신에쓰 가가꾸 고교 가부시끼가이샤 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법
WO2015151426A1 (ja) * 2014-03-31 2015-10-08 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
US10319653B2 (en) 2014-03-31 2019-06-11 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same
US10141272B2 (en) 2014-03-31 2018-11-27 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus and encapsulated stacked-semiconductor apparatus each having photo-curable resin layer
KR102250997B1 (ko) * 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
KR20150126133A (ko) * 2014-05-02 2015-11-11 삼성전자주식회사 반도체 패키지
JPWO2018066254A1 (ja) * 2016-10-06 2019-06-24 株式会社村田製作所 固体電解コンデンサ
US11011318B2 (en) 2016-10-06 2021-05-18 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor
US11011317B2 (en) 2016-10-06 2021-05-18 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor
US10483197B2 (en) 2017-12-18 2019-11-19 Samsung Electronics Co., Ltd. Semiconductor package
KR20190075697A (ko) * 2017-12-21 2019-07-01 서울과학기술대학교 산학협력단 반도체 패키지의 제조방법
US10714361B2 (en) 2017-12-21 2020-07-14 Foundation For Research And Business, Seoul National University Of Science And Technology Method of fabricating a semiconductor package using an insulating polymer layer
KR102024227B1 (ko) * 2017-12-21 2019-11-04 서울과학기술대학교 산학협력단 반도체 패키지의 제조방법
KR102154166B1 (ko) * 2018-12-03 2020-09-09 서울과학기술대학교 산학협력단 반도체 패키지의 제조방법
KR20200066865A (ko) * 2018-12-03 2020-06-11 서울과학기술대학교 산학협력단 반도체 패키지의 제조방법
US11462498B2 (en) 2019-06-28 2022-10-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package including frame in which semiconductor chip is embedded

Also Published As

Publication number Publication date
EP2654388A3 (en) 2017-07-26
US20130249075A1 (en) 2013-09-26
KR101998150B1 (ko) 2019-07-09
EP2654388A2 (en) 2013-10-23
KR20130107218A (ko) 2013-10-01
JP5977051B2 (ja) 2016-08-24
US8994193B2 (en) 2015-03-31
EP2654388B1 (en) 2022-06-29

Similar Documents

Publication Publication Date Title
JP5977051B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP4361826B2 (ja) 半導体装置
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5795196B2 (ja) 半導体パッケージ
JP2010034403A (ja) 配線基板及び電子部品装置
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
JP2017112318A (ja) 端子構造、端子構造の製造方法、及び配線基板
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2012146963A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP5734624B2 (ja) 半導体パッケージの製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6343058B2 (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160721

R150 Certificate of patent or registration of utility model

Ref document number: 5977051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150