WO2015151426A1 - 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 - Google Patents

半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 Download PDF

Info

Publication number
WO2015151426A1
WO2015151426A1 PCT/JP2015/001433 JP2015001433W WO2015151426A1 WO 2015151426 A1 WO2015151426 A1 WO 2015151426A1 JP 2015001433 W JP2015001433 W JP 2015001433W WO 2015151426 A1 WO2015151426 A1 WO 2015151426A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
semiconductor device
electrode
semiconductor element
forming
Prior art date
Application number
PCT/JP2015/001433
Other languages
English (en)
French (fr)
Inventor
竹村　勝也
曽我　恭子
淺井　聡
和紀 近藤
菅生　道博
加藤　英人
Original Assignee
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54239777&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2015151426(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 信越化学工業株式会社 filed Critical 信越化学工業株式会社
Priority to US15/126,116 priority Critical patent/US10141272B2/en
Priority to CN201580018117.5A priority patent/CN106415823B/zh
Priority to KR1020167027165A priority patent/KR102263433B1/ko
Priority to EP15772875.9A priority patent/EP3128548B1/en
Publication of WO2015151426A1 publication Critical patent/WO2015151426A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/14—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/32—Epoxy compounds containing three or more epoxy groups
    • C08G59/3254—Epoxy compounds containing three or more epoxy groups containing atoms other than carbon, hydrogen, oxygen or nitrogen
    • C08G59/3281—Epoxy compounds containing three or more epoxy groups containing atoms other than carbon, hydrogen, oxygen or nitrogen containing silicon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C08G77/52—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages containing aromatic rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components

Definitions

  • the present invention relates to a semiconductor device, a stacked semiconductor device, a post-sealing stacked semiconductor device, and a manufacturing method thereof.
  • a photosensitive insulating material or a stacked semiconductor device that can cope with an increase in substrate area in productivity improvement and can be used in a high-density mounting technology such as a chip size package, a chip scale package (CSP), or three-dimensional stacking. Therefore, development of the manufacturing method is desired.
  • Patent Documents 1 and 2 show an example in which a semiconductor element is placed on a wiring board without using wire bonding, and a method of placing the semiconductor element on a board on which wiring is performed by three-dimensionally stacking the semiconductor elements.
  • Patent Document 1 shows an example of a method for manufacturing a semiconductor device having a semiconductor element such as a light receiving element or a light emitting element.
  • the semiconductor device 50 includes an Al through a through electrode 56.
  • the electrode pad 55 and the rewiring pattern 52 are connected, and the rewiring pattern 52 of the semiconductor device and the rewiring pattern 57 on the wiring board 53 are connected via the solder bumps 58.
  • a device formation layer 59 and a plurality of Al electrode pads 55 are formed on the upper surface of the semiconductor device.
  • a through hole 54 penetrating the semiconductor device is provided between the Al electrode pad 55 and the rewiring pattern 52 by dry etching, and a through electrode 56 is formed in the through hole 54 by Cu plating.
  • the device formation layer 59 is disposed on the upper surface of the semiconductor device and receives light or emits light. According to this method, the semiconductor element 51 and the wiring substrate 53 are not bonded by wire bonding, but rewiring must be performed on the semiconductor device and solder bumps must be disposed. In reality, it is difficult to achieve finer wiring and higher density solder bumps.
  • Patent Document 2 discloses a manufacturing method of a semiconductor device useful for three-dimensional stacking of a plurality of semiconductor elements.
  • a structure in which a semiconductor element 180 and a semiconductor element 280 are stacked is shown. Illustrated.
  • Each semiconductor element to be laminated includes solder bumps (170, 270) on a substrate (110, 210) having a core substrate (150, 250), through electrodes (140, 240), and wiring layers (157, 257).
  • the semiconductor element (180, 280) is bonded via the pad (182, 282) of the semiconductor element.
  • the wiring layers (157, 257) include mounting pads (165, 265), connection pads (164, 264), and wiring (266).
  • Patent Document 2 discloses a method of bonding and laminating substrates on which such semiconductor elements are bonded via solder bumps (174, 176).
  • Patent Document 2 since the semiconductor element is bonded to the wiring board by solder bumps, as in Patent Document 1, it is extremely important to increase the density of the solder bumps accompanying the downsizing of the semiconductor elements. You will face difficulties.
  • the formation of the through electrode provided on the second substrate 210 has a problem that the process is complicated and not easy.
  • Patent Document 3 shows an example of a semiconductor device mounted on a wiring board, a manufacturing method thereof, or a semiconductor device in which semiconductor elements are assembled in a laminated structure, and a manufacturing method thereof.
  • Patent Document 3 as shown in FIG. 27, an organic substrate 301, a through via 304 that penetrates the organic substrate 301 in the thickness direction, and an external portion that is provided on both surfaces of the organic substrate 301 and is electrically connected to the through via 304.
  • Patent Document 3 as shown in FIG. 28, a photosensitive resin layer 316 applied to the surface layer of a semiconductor element is patterned to form an opening 317, whereby a via portion 308 formed on the semiconductor element 302 is formed. And Further, the insulating material layer 306 formed around the semiconductor element is formed by spin coating or the like.
  • the resin since the resin has to be supplied twice, the process of applying the photosensitive resin layer 316 to the surface layer of the semiconductor element 302 and the process of forming the insulating material layer 306 around the semiconductor element 302, the process is complicated.
  • the height of the semiconductor element 302 is important, and when the height exceeds tens of ⁇ m, the semiconductor element is overcome and a void is generated. It is actually difficult to supply the insulating material layer 306.
  • the formation of the via portion 308 of the photosensitive resin layer 316 and the formation of the metal via 310 of the insulating material layer 306 are performed in separate processes, and an example in which the processing of the metal via 310 is performed by a laser or the like are shown. These processes are cumbersome and unreasonable.
  • the photosensitive resin layer 316 and the insulating material layer 306 can be simultaneously supplied to the peripheral portion of the semiconductor element 302 and the circuit formation surface, there is actually no specific method illustrated, and a gap is formed around the semiconductor element. It is difficult to supply these resin layers without generating them.
  • the via portion 308 of the photosensitive resin layer 316 and the metal via 310 of the insulating material layer 306 can be formed at the same time, a specific method is not described.
  • the present invention has been made in view of the above circumstances, and provides a semiconductor device that can be easily placed on a wiring board and stacked on a semiconductor device, and the warpage of the semiconductor device is suppressed even when the density of the metal wiring is large. With the goal. It is another object of the present invention to provide a method for manufacturing a semiconductor device, which can easily process a through electrode and an opening of an electrode pad portion when manufacturing such a semiconductor device. It is another object of the present invention to provide a stacked semiconductor device in which such semiconductor devices are stacked, a post-sealing stacked semiconductor device in which the semiconductor device is mounted on a wiring board and sealed, and a method for manufacturing the same.
  • the present invention has a semiconductor element, a metal pad on the semiconductor element and a metal wiring electrically connected to the semiconductor element, and the metal wiring is electrically connected to the through electrode and the solder bump.
  • the metal wiring is electrically connected to the semiconductor element through a metal pad on the semiconductor element on the upper surface of the second insulating layer, and penetrates the second insulating layer from the upper surface of the second insulating layer.
  • a semiconductor device electrically connected to the through electrode on the lower surface of a second insulating layer is provided.
  • the first insulating layer is formed by a photocurable dry film or a photocurable resist coating film
  • the second insulating layer is formed by the photocurable dry film
  • the third insulating layer is preferably formed of the photocurable dry film or the photocurable resist coating film.
  • the height of the semiconductor element is 20 to 100 ⁇ m
  • the thickness of the first insulating layer is 1 to 20 ⁇ m
  • the thickness of the second insulating layer is 5 to 100 ⁇ m
  • the insulating layer has a thickness of 5 to 100 ⁇ m
  • the semiconductor device has a thickness of 50 to 300 ⁇ m.
  • the photo-curable dry film is (A) a silicone skeleton-containing polymer compound having a repeating unit represented by the following general formula (1) and having a weight average molecular weight of 3,000 to 500,000, (Wherein R 1 to R 4 represent a monovalent hydrocarbon group having 1 to 8 carbon atoms which may be the same or different.
  • M is an integer of 1 to 100.
  • a, b, c and d are 0. Or, a positive number and a, b, c, and d are not simultaneously 0.
  • a + b + c + d 1
  • X is an organic group represented by the following general formula (2)
  • Y is the following general formula.
  • Z is A divalent organic group selected from any one of the following: n is 0 or 1; R 5 and R 6 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same. k is 0, 1, or 2.
  • R 5 and R 6 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same.
  • k is 0, 1, or 2.
  • R 7 and R 8 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same.
  • h is 0, 1, or 2.
  • the present invention also provides a stacked semiconductor device in which a plurality of the above semiconductor devices are flip-chip stacked. Since the semiconductor device of the present invention can be easily stacked, it is suitable for such a stacked semiconductor device.
  • the present invention provides a post-sealing laminated semiconductor device in which the laminated semiconductor device is placed on a substrate having an electric circuit and sealed with an insulating sealing resin layer.
  • the semiconductor device of the present invention is suitable for such a post-sealing stacked semiconductor device because it is easy to mount the semiconductor device on a wiring board and to stack the semiconductor devices.
  • a method of manufacturing a semiconductor device (1) applying a temporary adhesive to the support substrate, and forming a first insulating layer having a thickness of 1 to 20 ⁇ m using the resist composition material as a photocurable resin layer on the temporary adhesive; (2) The step of patterning the first insulating layer by lithography through a mask to form a hole pattern to be a through electrode and then baking the first insulating layer by baking; (3) performing a seed layer formation by sputtering on the first insulating layer, then filling the hole pattern to be the through electrode by plating, and forming a metal wiring connected to the through electrode; (4) a step of die-bonding a semiconductor element having a height of 20 to 100 ⁇ m with an electrode pad exposed on the upper surface using a die-bonding agent on the cured first insulating layer; (5) A photocurable dry film having a structure in which a photocurable resin layer having a film thickness of 5 to 100 ⁇ m is sandwiched between a support film and
  • the second insulating layer is patterned by lithography through a mask, and the metal penetrates the second insulating layer over the opening on the electrode pad and the metal wiring connected to the through electrode.
  • a seed layer is formed by sputtering, and thereafter an opening on the electrode pad, an opening for forming a metal wiring penetrating the second insulating layer, and an opening for forming the through electrode Is embedded by plating to form a metal pad on the semiconductor element, a metal wiring penetrating the second insulating layer, and a through electrode, and the metal pad on the semiconductor element and the second insulation formed by the plating.
  • the third insulating layer is formed by laminating the photocurable resin layer of the photocurable dry film or spin-coating the resist composition material used for the photocurable dry film. And a process of (10) The third insulating layer is patterned by lithography through a mask, an opening is formed in the upper portion of the through electrode, and then the third insulating layer is cured by baking; (11) A step of forming a solder bump in the opening above the through electrode after curing, The manufacturing method of the semiconductor device which has this.
  • the photocurable dry film prepared in the step (5) contains (A) a silicone skeleton containing a repeating unit represented by the following general formula (1) and having a weight average molecular weight of 3,000 to 500,000.
  • M is an integer of 1 to 100.
  • X is an organic group represented by the following general formula (2), and Y is the following general formula.
  • Z is A divalent organic group selected from any one of the following: n is 0 or 1; R 5 and R 6 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same. k is 0, 1, or 2.
  • R 5 and R 6 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same.
  • k is 0, 1, or 2.
  • R 7 and R 8 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same.
  • h is 0, 1, or 2.
  • the step (6) preferably includes a step of mechanically pressing the second insulating layer. Thereby, the thickness of the 2nd insulating layer on a semiconductor element can be made thin, it can equalize, and a 2nd insulating layer can be planarized.
  • the solder bump can be formed in the opening above the through electrode.
  • the step of plating with SnAg In the step (10), exposing the plated SnAg by patterning so as to form an opening above the through electrode; In the step (11), a step of forming a solder bump by raising the electrode in the opening above the through electrode by melting the plated SnAg, If it is the method which has this, a solder bump can be formed in the opening of the said penetration electrode more easily and rationally.
  • step (11) a step of removing the support substrate temporarily bonded to the first insulating layer in the step (1); After removing the substrate, the step of dicing into pieces, By performing the above, it is possible to manufacture an individual semiconductor device.
  • the following effects can be imparted. That is, when the periphery of the semiconductor element placed on the first insulating layer formed on the support substrate is embedded with a photocurable dry film using a resist composition material as a photocurable resin layer, a photocurable resin is used. Since the layer has a thickness of 5 to 100 ⁇ m, even when the height of the semiconductor element is several tens of ⁇ m, it becomes possible to embed a photocurable dry film without generating voids around the semiconductor element. Easy.
  • the light on the semiconductor device By mechanically pressing the curable resin layer (second insulating layer), it has the advantage that the film thickness can be adjusted and thinned, and the mechanical press is a photocurable resin laminated on the outer periphery of the semiconductor element. It has the advantage that the layer thickness can be made uniform and flat.
  • an opening on the electrode pad on the semiconductor element, an opening for forming a metal wiring penetrating the second insulating layer, and an opening to be a through electrode Can be simultaneously formed by patterning by lithography through a mask.
  • TMV Through Metal Via
  • the opening on the electrode pad on the semiconductor element, the opening for forming the metal wiring penetrating the second insulating layer, and the opening for forming the through electrode are filled by plating, and the metal pad on the semiconductor element and the second insulating layer By laminating a photo-curable dry film on the metal wiring that penetrates the metal element and the through electrode, and the metal wiring that penetrates the metal pad on the semiconductor element and the second insulating layer is metal-plated by plating.
  • the method of separating the support substrate after removing it is a method by which a semiconductor device can be easily manufactured.
  • a step of plating with SnAg is included, and a lamination is performed again by laminating a photo-curable dry film. After performing patterning to form an opening in the upper part, after exposing the SnAg plating, and after patterning and curing the film by baking, the SnAg filled by plating is melted to open the through electrode opening. Providing a way to raise.
  • the first insulating layer formed on the support substrate is bonded to the support substrate with a temporary adhesive, and then the support substrate is easily removed, and the support substrate is removed and then diced to remove the support substrate. It is easy and reasonable to manufacture an individual semiconductor device.
  • the upper part protrudes a solder ball or a solder bump which is a raised SnAg, and the lower part can easily expose the through electrode by removing the substrate. It is very rational because it can be easily electrically joined and stacked using solder bumps and exposed electrodes protruding from a plurality of separated semiconductor devices.
  • the warpage of the semiconductor device itself tends to increase as the wiring density increases.
  • metal wiring By forming metal wiring on both surfaces of the insulating layer, warpage of the semiconductor device itself can be suppressed even if the wiring density increases.
  • multilayer wiring will be required to cope with the increase in the number of signals in the semiconductor device. Therefore, it is important to minimize the warpage of the semiconductor device itself.
  • the semiconductor device of the present invention provided with wiring can be extremely reduced in warpage, and thus is suitable for multilayer wiring.
  • the chemically amplified negative resist composition material in the present invention is used for the photocurable resin layer, it is possible to reduce the warpage of the semiconductor device which is a concern when separated into individual pieces. It is suitable for mounting on a wiring board.
  • a fine electrode is formed on a semiconductor element, and a through electrode is provided outside the semiconductor element, so that the semiconductor device can be placed on a wiring board or stacked on the semiconductor device.
  • the semiconductor element is embedded without voids around the semiconductor element, and even when the density of the metal wiring is high, the semiconductor device can be prevented from warping.
  • a fine electrode is formed on a semiconductor element, and a through electrode is provided on the outside of the semiconductor element, so that mounting on a wiring board and stacking of semiconductor devices can be easily performed.
  • the semiconductor device of the present invention can be easily mounted on a wiring board and stacked on the wiring board, a stacked semiconductor device in which semiconductor devices are stacked and the semiconductor board mounted on the wiring board are mounted. It is possible to obtain a stacked semiconductor device after sealing which is placed and sealed.
  • a first insulating layer is formed using a resist composition material on a support substrate coated with a temporary adhesive, and the first insulating layer is patterned to form a hole pattern to be a through electrode.
  • a hole pattern to be a through electrode is filled by plating to form a metal wiring connected to the through electrode, and a semiconductor element is die-bonded on the first insulating layer.
  • the film is embedded without generating voids around the semiconductor element. (Formation of the second insulating layer).
  • an opening on the electrode pad, an opening for forming a metal wiring penetrating the second insulating layer, and a through electrode are formed. Since it was possible to form the openings simultaneously, it was found that they could be easily processed, and the present invention was achieved.
  • the opening on the electrode pad, the opening for forming the metal wiring penetrating the second insulating layer, and the opening for forming the through electrode are plated.
  • the metal pad on the semiconductor element, the metal wiring penetrating the second insulating layer, and the penetrating electrode are formed, and the metal pad penetrating the semiconductor element on the semiconductor element and the metal wiring penetrating the second insulating layer are formed by plating. Connected by metal wiring by plating.
  • a third insulating layer is formed from above, and patterning is performed on the third insulating layer to form an opening above the through electrode, and after curing, a solder bump is formed in this opening.
  • removing the support substrate that has been bonded with the temporary adhesive and dividing it into individual pieces by dicing is a very rational method for forming a semiconductor device and embodies the object of the present invention. .
  • the semiconductor device manufactured by the above manufacturing method can suppress warping of the semiconductor device itself even when the wiring density is increased by forming metal wiring on both surfaces of the second insulating layer.
  • the semiconductor device manufactured by the above manufacturing method has a solder bump that protrudes from the plurality of semiconductor devices because the solder bumps protrude from the upper part, and the through electrode can be easily exposed by removing the support substrate from the lower part.
  • the exposed electrodes the inventors have found that they can be easily electrically joined and stacked, and have found that the stacked semiconductor devices can be easily placed on a wiring board, thereby completing the present invention.
  • the present invention has a semiconductor device, a semiconductor device having a metal pad and a metal wiring on the semiconductor element electrically connected to the semiconductor element, and the metal wiring is electrically connected to the through electrode and the solder bump. Because A first insulating layer on which the semiconductor element is placed; a second insulating layer formed on the semiconductor element; and a third insulating layer formed on the second insulating layer; The metal wiring is electrically connected to the semiconductor element through a metal pad on the semiconductor element on the upper surface of the second insulating layer, and penetrates the second insulating layer from the upper surface of the second insulating layer. In the semiconductor device, the lower surface of the second insulating layer is electrically connected to the through electrode.
  • the semiconductor device 1 of the present invention includes a semiconductor element 2, a semiconductor element upper metal pad 3 and a metal wiring 4 electrically connected to the semiconductor element 2, and the metal wiring 4 is a through electrode. 5 and a solder bump 6, which are electrically connected to the semiconductor device 2, a first insulating layer 7 on which the semiconductor element 2 is placed, a second insulating layer 8 formed on the semiconductor element 2, and a second A third insulating layer 9 formed on the insulating layer 8;
  • the metal wiring 4 is electrically connected to the semiconductor element 2 via the metal pad 3 on the semiconductor element on the upper surface of the second insulating layer 8, and penetrates the second insulating layer 8 from the upper surface of the second insulating layer 8.
  • the semiconductor device is electrically connected to the through electrode 5 on the lower surface of the two insulating layers 8.
  • the metal wiring 4 is a metal wiring (upper surface metal wiring) 4 a connected to the semiconductor element upper metal pad 3 on the upper surface of the second insulating layer 8, and a metal connected to the through electrode 5 on the lower surface of the second insulating layer 8.
  • the wiring (bottom metal wiring) 4b and the metal wiring (through metal wiring) 4c that penetrates the second insulating layer 8 and connects the top metal wiring 4a and the bottom metal wiring 4b.
  • the semiconductor element 2 is die-bonded to the first insulating layer 7 with a die bonding agent 10.
  • the first insulating layer 7 is formed of a photocurable dry film or a photocurable resist coating film
  • the second insulating layer 8 is formed of a photocurable dry film. If the three insulating layers 9 are formed of a photocurable dry film or a photocurable resist coating film, even if the height of the semiconductor element 2 is several tens of ⁇ m, it is embedded without any voids around the semiconductor element. Therefore, it is preferable.
  • the height of the semiconductor element 2 is 20 to 100 ⁇ m
  • the thickness of the first insulating layer 7 is 1 to 20 ⁇ m
  • the thickness of the second insulating layer 8 is 5 to 100 ⁇ m
  • the thickness of the layer 9 is 5 to 100 ⁇ m
  • the thickness of the semiconductor device 1 is 50 to 300 ⁇ m, it is preferable that the semiconductor device 1 is embedded without voids around the semiconductor element and becomes a thin semiconductor device.
  • the photocurable dry film used for forming the first insulating layer 7, the second insulating layer 8, and the third insulating layer 9 suppresses warpage, reduces residual stress, reliability, and processing characteristics.
  • a photocurable dry film having a photocurable resin layer composed of a chemically amplified negative resist composition material containing the following components (A) to (D) is preferable.
  • other photosensitive resins can also be used.
  • the component (A) is a silicone skeleton-containing polymer compound having a repeating unit represented by the following general formula (1) and having a weight average molecular weight of 3,000 to 500,000.
  • R 1 to R 4 represent a monovalent hydrocarbon group having 1 to 8 carbon atoms which may be the same or different.
  • M is an integer of 1 to 100.
  • a, b, c and d are 0. Or, a positive number and a, b, c, and d are not simultaneously 0.
  • a + b + c + d 1
  • X is an organic group represented by the following general formula (2)
  • Y is the following general formula.
  • Z is A divalent organic group selected from any one of the following: n is 0 or 1; R 5 and R 6 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same. k is 0, 1, or 2.
  • R 5 and R 6 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same.
  • k is 0, 1, or 2.
  • R 7 and R 8 are each an alkyl group or alkoxy group having 1 to 4 carbon atoms, and may be different or the same.
  • h is 0, 1, or 2.
  • Component (B) is an amino condensate modified with formaldehyde or formaldehyde-alcohol, one or two or more selected from phenol compounds having an average of two or more methylol groups or alkoxymethylol groups in one molecule. It is a crosslinking agent.
  • Component (C) is a photoacid generator that decomposes with light having a wavelength of 190 to 500 nm to generate an acid.
  • a component is a solvent.
  • crosslinking agent for the component (B) known ones can be used.
  • 1 type (s) or 2 or more types chosen from the phenolic compound which has group can be used.
  • amino condensate modified with formaldehyde or formaldehyde-alcohol examples include melamine condensate modified with formaldehyde or formaldehyde-alcohol, or urea condensate modified with formaldehyde or formaldehyde-alcohol. These modified melamine condensates and modified urea condensates can be used alone or in combination.
  • phenol compound having an average of two or more methylol groups or alkoxymethylol groups in one molecule examples include (2-hydroxy-5-methyl) -1,3-benzenedimethanol, 2,2 ′, Examples include 6,6′-tetramethoxymethylbisphenol A.
  • these phenol compounds can be used 1 type or in mixture of 2 or more types.
  • an acid generator which generates an acid upon irradiation with light having a wavelength of 190 to 500 nm and becomes a curing catalyst can be used.
  • photoacid generators include onium salts, diazomethane derivatives, glyoxime derivatives, ⁇ -ketosulfone derivatives, disulfone derivatives, nitrobenzyl sulfonate derivatives, sulfonate ester derivatives, imido-yl-sulfonate derivatives, oxime sulfonate derivatives, iminosulfonates. Derivatives, triazine derivatives and the like.
  • a solvent in which (A) a silicone skeleton-containing polymer compound, (B) a crosslinking agent, and (C) a photoacid generator can be dissolved can be used.
  • solvents include ketones such as cyclohexanone, cyclopentanone, and methyl-2-n-amyl ketone; 3-methoxybutanol, 3-methyl-3-methoxybutanol, 1-methoxy-2-propanol, 1- Alcohols such as ethoxy-2-propanol; ethers such as propylene glycol monomethyl ether, ethylene glycol monomethyl ether, propylene glycol monoethyl ether, ethylene glycol monoethyl ether, propylene glycol dimethyl ether, diethylene glycol dimethyl ether; propylene glycol monomethyl ether acetate, propylene Glycol monoethyl ether acetate, ethyl lactate, ethyl
  • the first insulating layer 7 and the third insulating layer 9 are photo-curable resists obtained by applying a chemically amplified negative resist composition material containing the above components (A) to (D) by spin coating or the like. It may be a coating film or, of course, a photocurable resist coating film in which another photosensitive resin is applied by spin coating or the like.
  • the present invention provides a stacked semiconductor device in which a plurality of the above semiconductor devices are flip-chip stacked.
  • the stacked semiconductor device 11 of the present invention is a device in which the above-described semiconductor device 1 is flip-chiped and electrically joined by the through electrode 5 and the solder bump 6, and a plurality of stacked layers are stacked.
  • An insulating resin layer 12 may be sealed between the semiconductor devices.
  • the present invention provides a post-sealing laminated semiconductor device in which the laminated semiconductor device is placed on a substrate having an electric circuit and sealed with an insulating sealing resin layer.
  • the post-sealing laminated semiconductor device 13 of the present invention is mounted on the substrate (wiring substrate 14) having the electric circuit described above via the solder bumps 6 as shown in FIG. And sealed with an insulating sealing resin layer 15.
  • a method for manufacturing a semiconductor device of the present invention includes: (1) applying a temporary adhesive to the support substrate, and forming a first insulating layer having a thickness of 1 to 20 ⁇ m using the resist composition material as a photocurable resin layer on the temporary adhesive; (2) The step of patterning the first insulating layer by lithography through a mask to form a hole pattern to be a through electrode and then baking the first insulating layer by baking; (3) performing a seed layer formation by sputtering on the first insulating layer, then filling the hole pattern to be the through electrode by plating, and forming a metal wiring connected to the through electrode; (4) a step of die-bonding a semiconductor element having a height of 20 to 100 ⁇ m with an electrode pad exposed on the upper surface using a die-bonding agent on the cured first insulating layer; (5) A photocurable dry film having a structure in which a photocurable resin layer having
  • the second insulating layer is patterned by lithography through a mask, and the metal penetrates the second insulating layer over the opening on the electrode pad and the metal wiring connected to the through electrode.
  • a seed layer is formed by sputtering, and thereafter an opening on the electrode pad, an opening for forming a metal wiring penetrating the second insulating layer, and an opening for forming the through electrode Is embedded by plating to form a metal pad on the semiconductor element, a metal wiring penetrating the second insulating layer, and a through electrode, and the metal pad on the semiconductor element and the second insulation formed by the plating.
  • the third insulating layer is formed by laminating the photocurable resin layer of the photocurable dry film or spin-coating the resist composition material used for the photocurable dry film. And a process of (10) The third insulating layer is patterned by lithography through a mask, an opening is formed in the upper portion of the through electrode, and then the third insulating layer is cured by baking; (11) A step of forming a solder bump in the opening above the through electrode after curing, Have
  • step (1) as shown in FIG. 4, a temporary adhesive 17 is applied to the support substrate 16, and a resist composition material is used as a photocurable resin layer on the temporary adhesive 17 to obtain a film thickness of 1 to 1.
  • a 20 ⁇ m first insulating layer 7 is formed.
  • the support substrate 16 For example, a silicon wafer, a glass substrate, etc. can be used.
  • the temporary adhesive 17 is not particularly limited, but for example, a thermoplastic resin is preferable. Examples include olefin-based thermoplastic elastomers, polybutadiene-based thermoplastic elastomers, styrene-based thermoplastic elastomers, styrene-butadiene-based thermoplastic elastomers, and styrene-polyolefin-based thermoplastic elastomers. Is preferred.
  • the first insulating layer 7 is, for example, a photocurable dry layer having a photocurable resin layer made of a chemically amplified negative resist composition material containing the components (A) to (D). It can be formed by laminating using a film or by applying the resist composition material by spin coating or the like. Of course, other photosensitive resins can also be used.
  • the film thickness of the first insulating layer is 1 to 20 ⁇ m, preferably 5 to 10 ⁇ m. Such a film thickness is preferable because the semiconductor device to be manufactured can be thinned.
  • the first insulating layer 7 is patterned by lithography through a mask, and a hole pattern A to be a through electrode is formed as shown in FIG.
  • the insulating layer 7 is cured.
  • a pattern can be formed using a known lithography technique.
  • preheating may be performed as necessary.
  • Pre-baking can be performed, for example, at 40 to 140 ° C. for about 1 minute to 1 hour.
  • the film is exposed to light with a wavelength of 190 to 500 nm through a photomask and cured.
  • the photomask may be formed by cutting a desired pattern.
  • the material of the photomask is preferably a material that shields light having a wavelength of 190 to 500 nm.
  • chromium is preferably used, but is not limited thereto.
  • Examples of light having a wavelength of 190 to 500 nm include light of various wavelengths generated by a radiation generator, for example, ultraviolet light such as g-line and i-line, deep ultraviolet light (248 nm, 193 nm), and the like.
  • the wavelength is preferably 248 to 436 nm.
  • the exposure dose is preferably 10 to 3,000 mJ / cm 2 , for example.
  • PEB is performed to increase the development sensitivity.
  • PEB can be, for example, at 40 to 140 ° C. for 0.5 to 10 minutes.
  • a preferred developer includes an organic solvent such as IPA or PGMEA.
  • a preferred alkaline aqueous developer is, for example, a 2.38% tetramethylhydroxyammonium (TMAH) aqueous solution.
  • TMAH tetramethylhydroxyammonium
  • an organic solvent is preferably used as the developer. Development can be performed by a normal method, for example, by immersing a substrate on which a pattern is formed in a developer. Thereafter, washing, rinsing, drying, and the like are performed as necessary to obtain a film (first insulating layer) of the photocurable resin layer having a desired pattern.
  • the first insulating layer thus patterned is baked using an oven or a hot plate, preferably at a temperature of 100 to 250 ° C., more preferably 150 to 220 ° C., and even more preferably 170 to 190 ° C. And cured (post-curing). If the post-curing temperature is 100 to 250 ° C., the crosslink density of the first insulating layer can be increased and the remaining volatile components can be removed, which is preferable from the viewpoint of adhesion to the support substrate, heat resistance and strength, and electrical characteristics.
  • the post-curing time can be 10 minutes to 10 hours.
  • step (3) a seed layer is formed on the first insulating layer 7 by sputtering, and then the hole pattern A to be a through electrode is filled by plating, and the metal connected to the through electrode as shown in FIG. Wiring (lower surface metal wiring) 4b is formed.
  • the lower surface metal wiring 4b is formed. After forming the metal wiring, the seed layer is removed by etching, and the first insulating layer 7 is exposed.
  • the lower surface metal wiring 4b may be appropriately adjusted to have a desired wiring width, but is preferably formed on the first insulating layer so as to have a thickness of 0.1 to 10 ⁇ m.
  • step (4) as shown in FIG. 7, the semiconductor element 2 having a height of 20 to 100 ⁇ m with the electrode pad exposed on the upper surface is applied onto the cured first insulating layer 7 with the die bonding agent 10.
  • the die bonding agent 10 may be a known adhesive. Further, it is preferable that the height of the semiconductor element 2 is 20 to 100 ⁇ m because the semiconductor device to be manufactured can be thinned.
  • a photocurable resin layer having a film thickness of 5 to 100 ⁇ m has a structure sandwiched between a support film and a protective film, and the photocurable resin layer is a light comprising a resist composition material.
  • the photocurable resin layer is a light comprising a resist composition material.
  • the photocurable dry film used for this invention has a structure in which a photocurable resin layer having a thickness of 5 to 100 ⁇ m is sandwiched between a support film and a protective film. And the photocurable resin layer is made of a resist composition material.
  • the thickness of the photocurable resin layer of the photocurable dry film used for forming the second insulating layer is 5 to 100 ⁇ m. This is preferable because the semiconductor device to be manufactured can be thinned. In addition, what is necessary is just to prepare and use what made the film thickness of the photocurable resin layer arbitrary, when using a photocurable dry film for formation of a 1st insulating layer and a 3rd insulating layer.
  • each component of the composition of the photosensitive material is stirred and mixed, and then filtered through a filter or the like to prepare a resist composition material for forming a photocurable resin layer.
  • a resist composition material a chemically amplified negative resist composition material containing the above-described components (A) to (D) is suitable.
  • other photosensitive resins can also be used.
  • the support film used in the photocurable dry film used in the present invention may be a single film or a multilayer film in which a plurality of polymer films are laminated.
  • the dry film is a film sandwiched between a support film and a protective film.
  • the material of the support film include synthetic resin films such as polyethylene, polypropylene, polycarbonate, and polyethylene terephthalate, and polyethylene terephthalate having appropriate flexibility, mechanical strength, and heat resistance is preferable. Further, these films may be subjected to various treatments such as corona treatment or a release agent.
  • the protective film used in the photocurable dry film used in the present invention may be the same as the above-described support film, but polyethylene terephthalate and polyethylene having moderate flexibility are preferable. Commercially available products can be used. Examples of polyethylene terephthalate include those already exemplified, and examples of polyethylene include GF-8 (manufactured by Tamapoly Co., Ltd.) and PE film 0 type (manufactured by Nipper Co., Ltd.). .
  • the thicknesses of the support film and the protective film are preferably 5 to 100 ⁇ m from the viewpoints of the stability of photocurable dry film production and curling against the winding core, so-called curling prevention.
  • a film coater for producing a pressure-sensitive adhesive product can be used as the photocurable dry film production apparatus.
  • the film coater include a comma coater, a comma reverse coater, a multi coater, a die coater, a lip coater, a lip reverse coater, a direct gravure coater, an offset gravure coater, a three bottom reverse coater, and a four bottom reverse coater. It is done.
  • a resist composition material is applied with a predetermined thickness on the support film to form a photocurable resin layer
  • a photocurable resin layer that has been passed through a hot-air circulating oven at a predetermined temperature and a predetermined time and dried on a support film is laminated at a predetermined pressure together with a protective film that has been unwound from another unwinding shaft of the film coater.
  • the film is manufactured by passing the roll and pasting it with the photocurable resin layer on the support film, and then winding it on the winding shaft of the film coater.
  • the temperature of the hot air circulating oven is preferably 25 to 150 ° C.
  • the passage time is preferably 1 to 100 minutes
  • the pressure of the laminate roll is preferably 0.01 to 5 MPa.
  • a photocurable dry film can be produced by the above-described method, and by using such a photocurable dry film, a semiconductor element placed on the first insulating layer on the support substrate is embedded. It has excellent characteristics and can relieve stress that occurs when the support substrate is removed after the semiconductor device is formed or when the semiconductor device is separated. It is suitable for stacking or mounting on a substrate provided with wiring.
  • step (6) the protective film is peeled off from the photocurable dry film prepared as described above, and the semiconductor die-bonded onto the first insulating layer 7 as shown in FIG. 8 (a).
  • a second insulating layer 8 is formed by laminating a photocurable resin layer of a photocurable dry film so as to cover the element 2.
  • a vacuum laminator is preferable as an apparatus for attaching the photocurable dry film. Attach a photocurable dry film to the device, peel off the protective film of the photocurable dry film and expose the exposed photocurable resin layer in a vacuum chamber with a predetermined degree of vacuum, using an adhesive roll with a predetermined pressure, The substrate is brought into close contact with the substrate at a predetermined temperature.
  • the temperature is preferably 60 to 120 ° C.
  • the pressure is preferably 0 to 5.0 MPa
  • the vacuum is preferably 50 to 500 Pa. It is preferable to perform vacuum laminating without generating voids around the semiconductor element.
  • the film thickness of the second insulating layer 8 on the semiconductor element 2 may gradually decrease as the distance from the semiconductor element 2 increases.
  • a method of flattening by mechanically pressing the change in the film thickness and reducing the film thickness on the semiconductor element as shown in FIG. 8A can be preferably used.
  • step (7) as shown in FIG. 9, the second insulating layer 8 is patterned by lithography through a mask, and the metal connected to the opening B on the electrode pad and the through electrode is formed. Baking after simultaneously forming an opening C for forming a metal wiring (through metal wiring) penetrating the second insulating layer and an opening D for forming a through electrode on the wiring (lower surface metal wiring) 4b. Then, the second insulating layer 8 is cured.
  • a pattern can be formed using a known lithography technique and may be performed by the same method as the patterning of the first insulating layer.
  • the opening B on the electrode pad, the opening C for forming the through metal wiring, and the opening D for forming the through electrode are simultaneously formed by collective exposure. Is.
  • step (8) as shown in FIG. 10, after the second insulating layer 8 is cured, a seed layer is formed by sputtering, and then the opening B on the electrode pad and the metal penetrating the second insulating layer are formed.
  • the opening C for forming the wiring (through metal wiring) and the opening D for forming the through electrode are filled by plating, and the metal wiring (through metal) penetrating the semiconductor element upper metal pad 3 and the second insulating layer.
  • (Wiring) 4c and through electrode 5 are formed, and metal wiring (through metal wiring) 4c penetrating through the metal pad 3 on the semiconductor element and the second insulating layer formed by plating and metal wiring (upper surface metal wiring) by plating is formed. ) Connect with 4a.
  • step (3) When performing plating, as in the above-described step (3), for example, after forming a seed layer by sputtering, patterning of a plating resist is performed, followed by electrolytic plating, The through metal wiring 4c and the through electrode 5 are formed, and the upper surface metal wiring 4a is formed to connect the semiconductor element upper metal pad 3 and the through metal wiring 4c.
  • the upper surface metal wiring 4a may be appropriately adjusted so as to have a desired wiring width, but is preferably formed on the second insulating layer so as to have a thickness of 0.1 to 10 ⁇ m.
  • the through electrode 5 may be separately subjected to electrolytic plating, and the through electrode 5 may be filled with the metal plating 18. Further, in order to satisfy the plating of the through metal wiring 4c, the through metal wiring 4c may be separately subjected to electrolytic plating again.
  • step (9) after forming the metal wiring, the photocurable resin layer of the photocurable dry film is laminated, or the resist composition material used for the photocurable dry film is spin-coated. As shown in FIG. 12, the third insulating layer 9 is formed.
  • the formation of the third insulating layer 9 is similar to the formation of the first insulating layer described above, for example, a photocurable resin made of a chemically amplified negative resist composition material containing components (A) to (D). Lamination can be performed using a photocurable dry film having a layer, or the resist composition material can be applied by spin coating or the like. Of course, other photosensitive resins can also be used. A thickness of the third insulating layer of 5 to 100 ⁇ m is preferable because the semiconductor device to be manufactured can be thinned.
  • step (10) the third insulating layer 9 is patterned by lithography through a mask to form an opening E above the through electrode 5 and then baked.
  • the third insulating layer 9 is cured.
  • a pattern can be formed using a known lithography technique and may be performed by the same method as the patterning of the first insulating layer.
  • a solder bump is formed in the opening E above the through electrode.
  • a method for forming a solder bump for example, as shown in FIG. 14, a metal pad 19 on the through electrode is formed in the opening E above the through electrode by plating.
  • a solder ball 20 can be formed on the through electrode upper metal pad 19 and used as a solder bump.
  • step (8) a separate plating for satisfying the plating of the through electrode 5 is performed with SnAg and the SnAg plating 21 is performed, and in the subsequent step (9), the same as the above In step (10), the third insulating layer 9 is formed, and the SnAg plating 21 is exposed by patterning so as to form the opening E above the through electrode in step (10), followed by curing by baking, as step (11).
  • the electrode By melting the SnAg plating 21, the electrode can be raised to the opening E above the through electrode as shown in FIG. 16, and the solder bump of the electrode 22 with the raised SnAg can be formed.
  • the solder ball 20 of the through electrode 5 is removed. Can be exposed, the exposed seed layer is removed by etching, and the metal plating portion is exposed, whereby the upper and lower portions of the through electrode 5 can be electrically connected. it can. Further, the semiconductor device 23 can be obtained by dicing into individual pieces.
  • the support substrate 16 is removed as shown in FIG.
  • the metal wiring 4b) can be exposed, the exposed seed layer is removed by etching, and the metal plating portion is exposed, whereby the upper and lower portions of the through electrode 5 can be electrically connected. Furthermore, after that, the semiconductor device 24 separated into pieces can be obtained by dicing into pieces.
  • the manufacturing method of the present invention as described above is particularly suitable for downsizing and thinning, and a thin and compact semiconductor device having a thickness of 50 to 300 ⁇ m, more preferably 70 to 150 ⁇ m as a semiconductor device. Can be obtained.
  • the above-described individual semiconductor device 23 or individual semiconductor device 24 is electrically joined by solder bumps with the insulating resin layer 12 interposed therebetween.
  • a stacked semiconductor device can be obtained by stacking.
  • the stacked semiconductor devices can be mounted on a substrate (wiring substrate 14) having an electric circuit.
  • 19, 20, 21, and 22 are examples of flip-chip bonding of individual semiconductor devices 23 or 24.
  • Type semiconductor device can be manufactured.
  • the resin used for the insulating resin layer 12 and the insulating sealing resin layer 15 can be used, and for example, epoxy resins, silicone resins, and hybrid resins thereof can be used. .
  • the semiconductor device, stacked semiconductor device, and post-sealing stacked semiconductor device of the present invention manufactured as described above are suitable for fan-out wiring and WCSP (wafer level chip size package) applied to a semiconductor chip. Can be used.
  • WCSP wafer level chip size package
  • a fine electrode is formed on a semiconductor element, and a through electrode is provided outside the semiconductor element, so that the semiconductor device can be placed on a wiring board or stacked on the semiconductor device.
  • the semiconductor element is embedded without voids around the semiconductor element, and even when the density of the metal wiring is high, the semiconductor device can be prevented from warping.
  • a fine electrode is formed on a semiconductor element, and a through electrode is provided on the outside of the semiconductor element, so that mounting on a wiring board and stacking of semiconductor devices can be easily performed.
  • the semiconductor device of the present invention can be easily mounted on a wiring board and stacked on the wiring board, a stacked semiconductor device in which semiconductor devices are stacked and the semiconductor board mounted on the wiring board are mounted. It is possible to obtain a stacked semiconductor device after sealing which is placed and sealed.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　本発明は、半導体素子と、半導体素子に電気的に接続される半導体素子上金属パッド及び金属配線を有し、金属配線が貫通電極及びソルダーバンプに電気的に接続される半導体装置であって、半導体素子が載置された第一絶縁層と、半導体素子上に形成された第二絶縁層と、第二絶縁層上に形成された第三絶縁層とを有し、金属配線は、第二絶縁層の上面で半導体素子上金属パッドを介して半導体素子に電気的に接続され、第二絶縁層の上面から第二絶縁層を貫通して第二絶縁層の下面で貫通電極に電気的に接続された半導体装置である。これにより、配線基板への載置や半導体装置の積層が容易であり、金属配線の密度が大きい場合も半導体装置の反りが抑制された半導体装置が提供される。

Description

半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
　本発明は、半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法に関する。
　パソコン、デジタルカメラ、携帯電話等様々な電子機器の小型化や高性能化に伴い、半導体素子においてもさらなる小型化、薄型化及び高密度化への要求が急速に高まっている。このため、生産性向上における基板面積の増大に対応でき、かつ、チップサイズパッケージあるいはチップスケールパッケージ（ＣＳＰ）又は三次元積層といった高密度実装技術において、対応できる感光性絶縁材料や積層される半導体装置、その製造方法の開発が望まれている。
　旧来、半導体素子に形成された電極を基板に形成した配線パターンと接続して得る半導体装置の製造方法としては、ワイヤボンディングによる半導体素子と基板の接合を例として挙げることができる。しかしながら、ワイヤボンディングによる半導体素子と基板の接合では、半導体素子上に金属ワイヤを引き出すスペースを配置する必要があるため、装置が大きくなり、小型化を図ることは困難である。
　一方、ワイヤボンディングを用いない、半導体素子を配線基板に載置する例や、半導体素子を三次元積層し配線が施された基板へ載置する方法が特許文献１、２に示されている。
　特許文献１には、受光素子や発光素子のような半導体素子を有する半導体装置の製造方法の例が示されており、図２５に示すように、半導体装置５０は、貫通電極５６を介してＡｌ電極パッド５５と再配線パターン５２とを接続し、半導体装置の再配線パターン５２と配線基板５３上の再配線パターン５７とを半田バンプ５８を介して接続する例である。半導体装置の上面には、デバイス形成層５９と複数のＡｌ電極パッド５５が形成されている。Ａｌ電極パッド５５と再配線パターン５２との間には、半導体装置を貫通する貫通孔５４がドライエッチングにより設けられ、貫通孔５４の内部には、Ｃｕめっきにより貫通電極５６が形成される。デバイス形成層５９は、半導体装置の上面に配置され、受光又は発光を行う。
　この方法によれば、ワイヤボンディングによる半導体素子５１と配線基板５３の接合を行わないが、半導体装置上に再配線を施し、ソルダーバンプを配置しなければならず、半導体装置の小型化に伴う再配線の微細化、ソルダーバンプの高密度化が必要となり、実際のところ困難に直面する。
　一方、特許文献２には、複数個の半導体素子の三次元積層に有用な半導体装置の製造方法が示されており、図２６に示すように、半導体素子１８０と半導体素子２８０を積層する構造が例示されている。
　積層される各半導体素子は、コア基材（１５０、２５０）と貫通電極（１４０、２４０）と配線層（１５７、２５７）を有する基板（１１０、２１０）上に半田バンプ（１７０、２７０）と半導体素子のパッド（１８２、２８２）を介して半導体素子（１８０、２８０）が接合されたものである。また、配線層（１５７、２５７）は実装パッド（１６５、２６５）、接続パッド（１６４、２６４）、配線（２６６）を有する。さらに、基板（１１０、２１０）の最表面と半導体素子（１８０、２８０）との間にはアンダーフィル（１８４、２８４）が充填されている。このような半導体素子を接合した基板を半田バンプ（１７４、１７６）を介して接合し積層する方法が特許文献２では示されている。
　しかしながら、特許文献２においても、半導体素子をソルダーバンプによって配線基板に接合していることから、特許文献１と同様に、半導体素子の小型化に伴うソルダーバンプの高密度化が極めて重要となり、実際は困難に直面してしまう。また、第２基板２１０に設けられた貫通電極の形成は、その工程が煩雑であって容易ではないといった問題点がある。
　また、配線基板に載置する半導体装置やその製造方法もしくは半導体素子を積層構造に組み上げた半導体装置及びその製造方法の例が、特許文献３に示されている。特許文献３では、図２７に示すように、有機基板３０１と、有機基板３０１を厚さ方向に貫通する貫通ビア３０４と、有機基板３０１の両面に設けられ、貫通ビア３０４に電気接続された外部電極３０５ｂ及び内部電極３０５ａと、有機基板３０１の一方の主面上に接着層３０３を介して素子回路面を上にして搭載された半導体素子３０２と、半導体素子３０２及びその周辺を封止する絶縁材料層３０６と、絶縁材料層３０６内に設けられ、一部が外部表面に露出している金属薄膜配線層３０７と、金属薄膜配線層３０７に電気接続している金属ビア３１０と、配線保護膜３１１と、金属薄膜配線層３０７上に形成された外部電極３０９とを含み、金属薄膜配線層３０７が、半導体素子３０２の素子回路面に配置された電極と、内部電極３０５ａと、金属ビア３１０と、金属薄膜配線層３０７上に形成された外部電極３０９とを電気的に接続した構造を有する半導体装置や、この半導体装置を配線基板へ載置した半導体装置、複数の半導体素子を積層した半導体装置の製造方法が示されている。特許文献３によれば、半導体素子上に多数のソルダーバンプを形成する必要がなく、半導体素子上に多数の電極を形成することができ高密度化に相応しく、半導体装置の小型化ができるとしている。
　しかしながら、上記特許文献３に記載された半導体装置の構造体において、配線基板への貫通ビア３０４の形成は加工が困難であることが否めない。微細ドリルを用いた加工やレーザー加工が例示されているが、さらなる半導体装置の微細化が望まれた際、好ましい加工技術とは言えない。
　また、特許文献３では、図２８に示すように、半導体素子表層に塗布されている感光性樹脂層３１６をパターニングし、開口３１７を形成することで、半導体素子３０２上に形成されるビア部３０８とする。さらに半導体素子の周辺に形成される絶縁材料層３０６は、スピンコートなどを用いて形成される。しかしながら、実際は、感光性樹脂層３１６を半導体素子３０２表層に塗布する工程と、半導体素子３０２周辺へ絶縁材料層３０６を形成する工程の２度にわたり樹脂を供給しなければならないことから工程が煩雑であり、また絶縁材料層３０６の供給をスピンコートで行った場合、半導体素子３０２の高さが重要であって、数十μｍを超えるような高さの場合、半導体素子を乗り越えて空隙を生じさせず絶縁材料層３０６を供給することは、実際は困難である。またさらに、感光性樹脂層３１６のビア部３０８の形成と絶縁材料層３０６の金属ビア３１０の形成を別工程で行う例や、金属ビア３１０の加工をレーザーなどで行う例が示されているが、これらの工程は煩雑であり、合理的ではない。さらに、感光性樹脂層３１６と絶縁材料層３０６を半導体素子３０２周辺部及び回路形成面に同時に供給することができるとあるが、実際、具体的な方法の例示はなく、半導体素子周辺に空隙を発生させずこれらの樹脂層を供給することは困難である。また、感光性樹脂層３１６のビア部３０８と絶縁材料層３０６の金属ビア３１０の形成を同時に行えるともあるが、具体的な方法については記載がない。
特開２００７－６７０１６号公報 特開２０１０－２４５５０９号公報 特開２０１３－３０５９３号公報
　本発明は上記事情に鑑みなされたもので、配線基板への載置や半導体装置の積層が容易であり、金属配線の密度が大きい場合も半導体装置の反りが抑制された半導体装置を提供することを目的とする。
　また、このような半導体装置の製造の際に、貫通電極、電極パッド部の開口などの加工を容易にできる半導体装置の製造方法を提供することを目的とする。
　さらに、このような半導体装置を積層した積層型半導体装置、これを配線基板上に載置し封止した封止後積層型半導体装置、及びこれらの製造方法を提供することを目的とする。
　上記課題を解決するために、本発明では、半導体素子と、該半導体素子に電気的に接続される半導体素子上金属パッド及び金属配線を有し、該金属配線が貫通電極及びソルダーバンプに電気的に接続される半導体装置であって、
　前記半導体素子が載置された第一絶縁層と、前記半導体素子上に形成された第二絶縁層と、該第二絶縁層上に形成された第三絶縁層とを有し、
　前記金属配線は、前記第二絶縁層の上面で前記半導体素子上金属パッドを介して前記半導体素子に電気的に接続され、前記第二絶縁層の上面から前記第二絶縁層を貫通して前記第二絶縁層の下面で前記貫通電極に電気的に接続された半導体装置を提供する。
　このような半導体装置であれば、半導体素子上に微細な電極形成が施され、半導体素子外部に貫通電極が形成されることで、配線基板への載置や半導体装置の積層が容易であり、また第二絶縁層の両面に金属配線が形成されることで、金属配線の密度が大きい場合も半導体装置の反りが抑制された半導体装置となる。
　またこのとき、前記第一絶縁層が光硬化性ドライフィルム又は光硬化性レジスト塗布膜によって形成されたものであり、前記第二絶縁層が前記光硬化性ドライフィルムによって形成されたものであり、前記第三絶縁層が前記光硬化性ドライフィルム又は光硬化性レジスト塗布膜によって形成されたものであることが好ましい。
　これにより、半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれた半導体装置となる。
　またこのとき、前記半導体素子の高さが２０～１００μｍであり、前記第一絶縁層の膜厚が１～２０μｍであり、前記第二絶縁層の膜厚が５～１００μｍであり、前記第三絶縁層の膜厚が５～１００μｍであり、前記半導体装置の厚さが５０～３００μｍであることが好ましい。
　これにより、半導体素子周辺に空隙などがなく埋め込まれ、かつ薄型の半導体装置となる。
　またこのとき、前記光硬化性ドライフィルムが、
（Ａ）下記一般式（１）で示される繰り返し単位を有する重量平均分子量が３，０００～５００，０００のシリコーン骨格含有高分子化合物、
Figure JPOXMLDOC01-appb-C000001
 （式中、Ｒ１～Ｒ４は同一でも異なっていてもよい炭素数１～８の１価炭化水素基を示す。ｍは１～１００の整数である。ａ、ｂ、ｃ、ｄは０又は正数、かつａ、ｂ、ｃ、ｄは同時に０になることがない。ただし、ａ＋ｂ＋ｃ＋ｄ＝１である。さらに、Ｘは下記一般式（２）で示される有機基、Ｙは下記一般式（３）で示される有機基である。）
Figure JPOXMLDOC01-appb-C000002
 （式中、Ｚは
Figure JPOXMLDOC01-appb-C000003
 のいずれかより選ばれる２価の有機基であり、ｎは０又は１である。Ｒ５及びＲ６はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｋは０、１、２のいずれかである。）
Figure JPOXMLDOC01-appb-C000004
 （式中、Ｖは
Figure JPOXMLDOC01-appb-C000005
 のいずれかより選ばれる２価の有機基であり、ｐは０又は１である。Ｒ７及びＲ８はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｈは０、１、２のいずれかである。）
　（Ｂ）ホルムアルデヒド又はホルムアルデヒド－アルコールにより変性されたアミノ縮合物、１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上の架橋剤、
　（Ｃ）波長１９０～５００ｎｍの光によって分解し、酸を発生する光酸発生剤、及び
　（Ｄ）溶剤、
を含有してなる化学増幅型ネガ型レジスト組成物材料からなる光硬化性樹脂層を有する光硬化性ドライフィルムであることが好ましい。
　これにより、さらに反りが抑制された半導体装置となる。
　また、本発明では、上記の半導体装置がフリップチップ化されて複数積層された積層型半導体装置を提供する。
　本発明の半導体装置であれば、半導体装置の積層が容易であるため、このような積層型半導体装置に好適である。
　また、本発明では、上記の積層型半導体装置が電気回路を有する基板上に載置され、絶縁封止樹脂層で封止された封止後積層型半導体装置を提供する。
　本発明の半導体装置であれば、半導体装置の配線基板への載置や半導体装置の積層が容易であるため、このような封止後積層型半導体装置に好適である。
　さらに、本発明では、半導体装置の製造方法であって、
　（１）サポート基板に仮接着剤を塗布し、該仮接着剤上にレジスト組成物材料を光硬化性樹脂層として用いた膜厚１～２０μｍの第一絶縁層を形成する工程と、
　（２）前記第一絶縁層に対してマスクを介したリソグラフィーによってパターニングを行って貫通電極となるホールパターンを形成後、ベークすることで前記第一絶縁層を硬化させる工程と、
　（３）前記第一絶縁層にスパッタリングによるシード層形成を行い、その後前記貫通電極となるホールパターンをメッキによって埋め、貫通電極と接続される金属配線を形成する工程と、
　（４）上部表面に電極パッドが露出した高さ２０～１００μｍの半導体素子を、前記硬化後の第一絶縁層上へダイボンディング剤を用いてダイボンディングする工程と、
　（５）膜厚５～１００μｍである光硬化性樹脂層が支持フィルムと保護フィルムで挟まれた構造を有し、該光硬化性樹脂層がレジスト組成物材料からなる光硬化性ドライフィルムを準備する工程と、
　（６）前記第一絶縁層上へダイボンディングされた半導体素子を覆うように前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートすることで第二絶縁層を形成する工程と、
　（７）前記第二絶縁層に対して、マスクを介したリソグラフィーによってパターニングを行い、前記電極パッド上の開口と、前記貫通電極と接続される金属配線上に前記第二絶縁層を貫通する金属配線を形成するための開口と、前記貫通電極を形成するための開口を同時に形成した後、ベークすることで前記第二絶縁層を硬化させる工程と、
　（８）硬化後、スパッタリングによるシード層形成を行い、その後前記電極パッド上の開口と、前記第二絶縁層を貫通する金属配線を形成するための開口と、前記貫通電極を形成するための開口をメッキによって埋めて、半導体素子上金属パッドと、前記第二絶縁層を貫通する金属配線と、貫通電極とを形成するとともに、前記メッキによって形成された前記半導体素子上金属パッドと前記第二絶縁層を貫通する金属配線をメッキによる金属配線によってつなぐ工程と、
　（９）金属配線の形成後、前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートする又は前記光硬化性ドライフィルムに用いたレジスト組成物材料をスピンコートすることで第三絶縁層を形成する工程と、
　（１０）前記第三絶縁層に対して、マスクを介したリソグラフィーによってパターニングを行い、前記貫通電極上部に開口を形成した後、ベークすることで前記第三絶縁層を硬化させる工程と、
　（１１）硬化後、前記貫通電極上部の開口にソルダーバンプを形成する工程、
を有する半導体装置の製造方法を提供する。
　このような半導体装置の製造方法であれば、半導体素子上に微細な電極形成を施し、半導体素子外部に貫通電極を形成することで、配線基板への載置や半導体装置の積層を容易にでき、また貫通電極、電極パッド部の開口などの加工を容易にできる。また、光硬化性ドライフィルムを用いることで、半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれた半導体装置とすることができる。さらに、第二絶縁層の両面に金属配線を形成することで、金属配線の密度が大きい場合も半導体装置の反りを抑制することができる。
　またこのとき、前記工程（５）で準備される光硬化性ドライフィルムを
（Ａ）下記一般式（１）で示される繰り返し単位を有する重量平均分子量が３，０００～５００，０００のシリコーン骨格含有高分子化合物、
Figure JPOXMLDOC01-appb-C000006
 （式中、Ｒ１～Ｒ４は同一でも異なっていてもよい炭素数１～８の１価炭化水素基を示す。ｍは１～１００の整数である。ａ、ｂ、ｃ、ｄは０又は正数、かつａ、ｂ、ｃ、ｄは同時に０になることがない。但し、ａ＋ｂ＋ｃ＋ｄ＝１である。更に、Ｘは下記一般式（２）で示される有機基、Ｙは下記一般式（３）で示される有機基である。）
Figure JPOXMLDOC01-appb-C000007
 （式中、Ｚは
Figure JPOXMLDOC01-appb-C000008
 のいずれかより選ばれる２価の有機基であり、ｎは０又は１である。Ｒ５及びＲ６はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｋは０、１、２のいずれかである。）
Figure JPOXMLDOC01-appb-C000009
 （式中、Ｖは
Figure JPOXMLDOC01-appb-C000010
 のいずれかより選ばれる２価の有機基であり、ｐは０又は１である。Ｒ７及びＲ８はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｈは０、１、２のいずれかである。）
　（Ｂ）ホルムアルデヒド又はホルムアルデヒド－アルコールにより変性されたアミノ縮合物、１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上の架橋剤、
　（Ｃ）波長１９０～５００ｎｍの光によって分解し、酸を発生する光酸発生剤、及び
　（Ｄ）溶剤、
を含有してなる化学増幅型ネガ型レジスト組成物材料からなる光硬化性樹脂層を有する光硬化性ドライフィルムとすることが好ましい。
　これにより、個片化した際に懸念される半導体装置の反りを軽減することができるため、個片化後の半導体装置の積層や配線基板への載置がさらに容易になる。
　また、前記工程（６）において、前記第二絶縁層を機械的にプレスする工程を含むことが好ましい。
　これにより、半導体素子上の第二絶縁層の厚さを薄くすることや、均一化することができ、また第二絶縁層を平坦化することができる。
　またこのとき、前記工程（１１）において、前記貫通電極上部の開口にメッキによって貫通電極上金属パッドを形成する工程と、
　前記貫通電極上金属パッド上にソルダーボールを形成し、ソルダーバンプとする工程、
を有する方法で、貫通電極上部の開口にソルダーバンプを形成することができる。
　また、前記工程（８）のメッキによる前記貫通電極の形成において、ＳｎＡｇによるメッキを行う工程を含み、
　前記工程（１０）において、前記貫通電極上部に開口を形成するようにパターニングを行うことで、前記メッキされたＳｎＡｇを露出させる工程と、
　前記工程（１１）において、前記メッキされたＳｎＡｇを溶融することで前記貫通電極上部の開口において電極を隆起させてソルダーバンプを形成する工程、
を有する方法であれば、さらに容易かつ合理的に前記貫通電極上部の開口にソルダーバンプを形成することができる。
　また、前記工程（１１）の後に、前記工程（１）で第一絶縁層と仮接着したサポート基板を除去する工程と、
　前記基板を除去した後、ダイシングすることで個片化する工程、
を行うことで、個片化された半導体装置を製造することができる。
　また、上記の製造方法でダイシングによって個片化された半導体装置の複数を、絶縁樹脂層を挟んで、前記ソルダーバンプによって電気的に接合し、積層する積層型半導体装置を製造することができる。
　さらに、上記の製造方法で製造した積層型半導体装置を、電気回路を有した基板に載置する工程と、
　前記基板に載置された積層型半導体装置を絶縁封止樹脂層で封止する工程、
を有する方法で封止後積層型半導体装置を製造することができる。
　本発明の半導体装置及びその製造方法によれば、以下に示すような効果を付与することができる。
　即ち、サポート基板上に形成された第一絶縁層上へ載置された半導体素子周辺を、レジスト組成物材料を光硬化性樹脂層に用いた光硬化性ドライフィルムによって埋め込む際、光硬化性樹脂層が膜厚５～１００μｍであることから、半導体素子の高さが数十μｍであった場合でも半導体素子周辺に空隙など生じさせることなく、光硬化性ドライフィルムを埋め込むことが可能となり、さらに容易である。
　サポート基板上に形成された第一絶縁層上へ載置された半導体素子周辺を、レジスト組成物材料を光硬化性樹脂層に用いた光硬化性ドライフィルムによってラミネートした後に、半導体素子上の光硬化性樹脂層（第二絶縁層）を機械的にプレスすることで、膜厚の調整、薄膜化が可能である利点を有し、機械的プレスは半導体素子外周のラミネートされた光硬化性樹脂層の膜厚の均一化、平坦化が可能である利点を有している。
　ラミネートされた光硬化性ドライフィルム（第二絶縁層）において、半導体素子上にある電極パッド上の開口と、第二絶縁層を貫通する金属配線を形成するための開口と、貫通電極となる開口の形成を、マスクを介したリソグラフィーによるパターニングで一括、同時に行うことができる。
　半導体素子を有した構造体を三次元積層したり、配線基板上に載置したりする際に電極となる、貫通電極ビア（ＴＭＶ＝Ｔｈｒｏｕｇｈ　Ｍｅｔａｌ　Ｖｉａ）は、周知汎用なマスクを介したリソグラフィー技術を用いることで容易に形成することができる。
　半導体素子上の電極パッド上の開口と、第二絶縁層を貫通する金属配線を形成するための開口と、貫通電極形成用の開口をメッキによって埋め、半導体素子上金属パッドと、第二絶縁層を貫通する金属配線と、貫通電極を形成し、半導体素子上金属パッドと第二絶縁層を貫通する金属配線がメッキによって金属配線された配線上へ、光硬化性ドライフィルムをラミネートすることで再度積層を行い、半導体素子の外部に配置した貫通電極（ＴＭＶ）上部に開口を形成するパターニングを行い、貫通電極上部の開口に形成した貫通電極上金属パッドの上に、ソルダーボールを形成することで、サポート基板を外した後に個片化する方法は、半導体装置を容易に製造できる方法である。
　さらに容易かつ合理的に半導体装置を製造する方法として、貫通電極（ＴＭＶ）のメッキ埋め込みにおいて、ＳｎＡｇによるメッキを行う工程を含み、光硬化性ドライフィルムをラミネートすることで再度積層を行い、貫通電極上部に開口を形成するパターニングを行った後に、ＳｎＡｇのメッキを露出させる工程と、パターニング後、ベークによってフィルムを硬化させる工程を経た後に、メッキによって充填されたＳｎＡｇを溶融することで貫通電極開口部へ隆起させる方法を提供する。
　サポート基板上に形成された第一絶縁層とサポート基板との接着が仮接着剤にて行われ、次いでサポート基板を容易に除去する工程と、サポート基板を外した後にダイシングすることで個片化することは、個片化された半導体装置を製造することに対し、容易かつ合理的である。
　上記製造方法で得た個片化された半導体装置は、上部はソルダーボールや隆起したＳｎＡｇであるソルダーバンプが突出し、下部は基板を外すことで貫通電極を容易に露出させることができるので、個片化した半導体装置の複数を突出したソルダーバンプと露出した電極を用いて、容易に電気的に接合でき、積層することができるので非常に合理的である。
　また、従来の半導体素子上金属パッド側だけに金属配線を施した片面配線パターンでは、配線密度が大きくなると、半導体装置自体の反りが大きくなる傾向があるが、本発明の半導体装置は、第二絶縁層の両面に金属配線が形成されることで、配線密度が大きくなっても半導体装置自体の反りを抑制できる。また、今後将来、半導体装置の信号数の増加に対応するためにも多層配線が要求されることから半導体装置自体の反りを極めて小さくすることが重要となるが、第二絶縁層の両面に金属配線を施した本発明の半導体装置は、反りを極めて小さくできるため、多層配線にも好適である。
　また、本発明における化学増幅型ネガ型レジスト組成物材料を光硬化性樹脂層に用いた場合、個片化した際に懸念される半導体装置の反りを軽減することが可能であるため、積層や配線基板への載置に好適である。
　以上のように、本発明の半導体装置であれば、半導体素子上に微細な電極形成が施され、半導体素子外部に貫通電極を施されることで、配線基板への載置や半導体装置の積層が容易であり、さらに半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれ、金属配線の密度が大きい場合も半導体装置の反りが抑制された半導体装置となる。
　また、本発明の半導体装置の製造方法であれば、半導体素子上に微細な電極形成を施し、半導体素子外部に貫通電極を施すことで、配線基板への載置や半導体装置の積層を容易にでき、また貫通電極、電極パッド部の開口などの加工を容易にできる。
　さらに、このようにして得られた本発明の半導体装置は、配線基板への載置や半導体装置の積層が容易であるため、半導体装置を積層させた積層型半導体装置やこれを配線基板に載置し封止した封止後積層型半導体装置とすることができる。
本発明の半導体装置の一例を示す概略断面図である。 本発明の積層型半導体装置の一例を示す概略断面図である。 本発明の封止後積層型半導体装置の一例を示す概略断面図である。 本発明の半導体装置の製造方法の一例における工程（１）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（２）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（３）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（４）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（６）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（７）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（８）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（８）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（９）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（１０）を説明するための概略断面図である。 本発明の半導体装置の製造方法の一例における工程（１１）を説明するための概略断面図である。 本発明の半導体装置の製造方法の別の一例における工程（８）を説明するための概略断面図である。 本発明の半導体装置の製造方法の別の一例における工程（１１）を説明するための概略断面図である。 本発明の半導体装置の製造方法において個片化した半導体装置の一例を示す概略断面図である。 本発明の半導体装置の製造方法において個片化した半導体装置の別の一例を示す概略断面図である。 本発明の積層型半導体装置の製造方法の一例を説明するための概略断面図である。 本発明の積層型半導体装置の製造方法の別の一例を説明するための概略断面図である。 配線基板上に載置した本発明の積層型半導体装置の一例を示す概略断面図である。 配線基板上に載置した本発明の積層型半導体装置の別の一例を示す概略断面図である。 本発明の封止後積層型半導体装置の製造方法の一例を説明するための概略断面図である。 本発明の封止後積層型半導体装置の製造方法の別の一例を説明するための概略断面図である。 従来の半導体装置の製造方法を示す説明図である。 従来の半導体装置の製造方法を示す説明図である。 従来の半導体装置の製造方法を示す説明図である。 従来の半導体装置の製造方法を示す説明図である。
　上述のように半導体装置においてさらなる小型化、薄型化及び高密度化への要求が急速に高まっており、配線基板への載置や半導体装置の積層が容易な半導体装置及びその製造方法の開発が求められていた。また、今後将来、半導体装置の信号数の増加に対応するためにも多層配線が要求されることから、多層配線など金属配線の密度を大きくした場合も半導体装置自体の反りを抑制できる半導体装置及びその製造方法の開発が求められていた。
　本発明者らは、上記目的を達成するため鋭意検討を重ねた結果、下記に示す工程を行うことによって、課題を克服し、容易に半導体装置及び積層型半導体装置を製造できることを見出し、本発明を成すに至った。
　まず、仮接着剤を塗布したサポート基板上に、レジスト組成物材料を用いて第一絶縁層を形成し、この第一絶縁層に対してパターニングを行い、貫通電極となるホールパターンを形成する。ベークによる硬化後、貫通電極となるホールパターンをメッキによって埋めて、貫通電極と接続される金属配線を形成し、第一絶縁層上に半導体素子をダイボンディングする。次に、ダイボンディングされた半導体素子周辺を、レジスト組成物材料を光硬化性樹脂層に用いた光硬化性ドライフィルムでラミネートすることで、半導体素子周辺に空隙など生じさせることなくフィルムを埋め込むことができる（第二絶縁層の形成）。この第二絶縁層に対してマスクを介したリソグラフィーによってパターニングを行うことで、電極パッド上の開口と、第二絶縁層を貫通する金属配線を形成するための開口と、貫通電極を形成するための開口とを同時に形成できるため、容易に加工できることを知見し、本発明を成すに至った。
　さらに、ベークによって第二絶縁層を硬化させた後、電極パッド上の開口と、第二絶縁層を貫通する金属配線を形成するための開口と、貫通電極を形成するための開口とをメッキによって埋めて、半導体素子上金属パッドと、第二絶縁層を貫通する金属配線と、貫通電極とを形成するとともに、メッキによって形成された半導体素子上金属パッドと第二絶縁層を貫通する金属配線をメッキによる金属配線によってつなぐ。その後、この上から第三絶縁層を形成し、第三絶縁層に対してパターニングを行って貫通電極上部に開口を形成し、硬化させた後この開口にソルダーバンプを形成する。さらに、仮接着剤で接着していたサポート基板を除去し、ダイシングすることで個片化することは、非常に合理的に半導体装置を形成できる方法であり、本発明の目的を具現化している。
　また、上記製造方法で製造された半導体装置であれば、第二絶縁層の両面に金属配線が形成されることで、配線密度が大きくなっても半導体装置自体の反りを抑制できることを見出した。
　さらに、上記製造方法で製造された半導体装置は、上部はソルダーバンプが突出し、下部はサポート基板を除去することで貫通電極を容易に露出させることができるので、半導体装置の複数を突出したソルダーバンプと露出した電極を用いて、容易に電気的に接合でき、積層することができること知見し、また、積層した半導体装置を配線基板に容易に載置できることを知見し、本発明を完成させた。
　即ち、本発明は、半導体素子と、該半導体素子に電気的に接続される半導体素子上金属パッド及び金属配線を有し、該金属配線が貫通電極及びソルダーバンプに電気的に接続される半導体装置であって、
　前記半導体素子が載置された第一絶縁層と、前記半導体素子上に形成された第二絶縁層と、該第二絶縁層上に形成された第三絶縁層とを有し、
　前記金属配線は、前記第二絶縁層の上面で前記半導体素子上金属パッドを介して前記半導体素子に電気的に接続され、前記第二絶縁層の上面から前記第二絶縁層を貫通して前記第二絶縁層の下面で前記貫通電極に電気的に接続されたものである半導体装置である。
　以下、図面を参照しながら本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
　本発明の半導体装置１は、図１に示すように、半導体素子２と、半導体素子２に電気的に接続される半導体素子上金属パッド３及び金属配線４を有し、金属配線４が貫通電極５及びソルダーバンプ６に電気的に接続される半導体装置であって、半導体素子２が載置された第一絶縁層７と、半導体素子２上に形成された第二絶縁層８と、第二絶縁層８上に形成された第三絶縁層９とを有し、
　金属配線４は、第二絶縁層８の上面で半導体素子上金属パッド３を介して半導体素子２に電気的に接続され、第二絶縁層８の上面から第二絶縁層８を貫通して第二絶縁層８の下面で貫通電極５に電気的に接続された半導体装置である。
　なお、金属配線４は、第二絶縁層８の上面で半導体素子上金属パッド３と接続される金属配線（上面金属配線）４ａ、第二絶縁層８の下面で貫通電極５と接続される金属配線（下面金属配線）４ｂ、第二絶縁層８を貫通し、上面金属配線４ａと下面金属配線４ｂを接続する金属配線（貫通金属配線）４ｃからなる。
　また、図１の半導体装置１では、半導体素子２はダイボンディング剤１０によって第一絶縁層７にダイボンディングされている。
　このような半導体装置であれば、半導体素子上に微細な電極形成が施され、半導体素子外部に貫通電極を施されることで、配線基板への載置や半導体装置の積層が容易であり、また第二絶縁層の両面に金属配線が形成されることで、金属配線の密度が大きい場合も半導体装置の反りが抑制された半導体装置となる。
　またこのとき、第一絶縁層７が光硬化性ドライフィルム又は光硬化性レジスト塗布膜によって形成されたものであり、第二絶縁層８が光硬化性ドライフィルムによって形成されたものであり、第三絶縁層９が光硬化性ドライフィルム又は光硬化性レジスト塗布膜によって形成されたものであれば、半導体素子２の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれた半導体装置となるため、好ましい。
　またこのとき、半導体素子２の高さが２０～１００μｍであり、第一絶縁層７の膜厚が１～２０μｍであり、第二絶縁層８の膜厚が５～１００μｍであり、第三絶縁層９の膜厚が５～１００μｍであり、半導体装置１の厚さが５０～３００μｍであれば、半導体素子周辺に空隙などがなく埋め込まれ、かつ薄型の半導体装置となるため、好ましい。
　またこのとき、上記の第一絶縁層７、第二絶縁層８、及び第三絶縁層９の形成に用いられる光硬化性ドライフィルムが、反りの抑止、残留応力の低減、信頼性や加工特性の向上等の点から、以下の（Ａ）～（Ｄ）成分を含有してなる化学増幅型ネガ型レジスト組成物材料からなる光硬化性樹脂層を有する光硬化性ドライフィルムであることが好ましい。
　なお、もちろん、他の感光性樹脂を用いることもできる。
　（Ａ）成分は、下記一般式（１）で示される繰り返し単位を有する重量平均分子量が３，０００～５００，０００のシリコーン骨格含有高分子化合物である。
Figure JPOXMLDOC01-appb-C000011
 （式中、Ｒ１～Ｒ４は同一でも異なっていてもよい炭素数１～８の１価炭化水素基を示す。ｍは１～１００の整数である。ａ、ｂ、ｃ、ｄは０又は正数、かつａ、ｂ、ｃ、ｄは同時に０になることがない。ただし、ａ＋ｂ＋ｃ＋ｄ＝１である。さらに、Ｘは下記一般式（２）で示される有機基、Ｙは下記一般式（３）で示される有機基である。）
Figure JPOXMLDOC01-appb-C000012
 （式中、Ｚは
Figure JPOXMLDOC01-appb-C000013
 のいずれかより選ばれる２価の有機基であり、ｎは０又は１である。Ｒ５及びＲ６はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｋは０、１、２のいずれかである。）
Figure JPOXMLDOC01-appb-C000014
 （式中、Ｖは
Figure JPOXMLDOC01-appb-C000015
 のいずれかより選ばれる２価の有機基であり、ｐは０又は１である。Ｒ７及びＲ８はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｈは０、１、２のいずれかである。）
　（Ｂ）成分は、ホルムアルデヒド又はホルムアルデヒド－アルコールにより変性されたアミノ縮合物、１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上の架橋剤である。
　（Ｃ）成分は、波長１９０～５００ｎｍの光によって分解し、酸を発生する光酸発生剤である。
　（Ｄ）成分は、溶剤である。
　（Ｂ）成分の架橋剤としては、公知のものを使用することができるが、ホルムアルデヒド又はホルムアルデヒド－アルコールにより変性されたアミノ縮合物及び１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上を用いることができる。
　このようなホルムアルデヒド又はホルムアルデヒド－アルコールにより変性されたアミノ縮合物としては、例えばホルムアルデヒド又はホルムアルデヒド－アルコールにより変性されたメラミン縮合物、又はホルムアルデヒド又はホルムアルデヒド－アルコールにより変性された尿素縮合物が挙げられる。
　なお、これら変性メラミン縮合物及び変性尿素縮合物は１種又は２種以上を、混合して使用することができる。
　また、１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物としては、例えば（２－ヒドロキシ－５－メチル）－１，３－ベンゼンジメタノール、２，２’，６，６’－テトラメトキシメチルビスフェノールＡ等が挙げられる。
　なお、これらフェノール化合物は１種又は２種以上を、混合して使用することができる。
　（Ｃ）成分の酸発生剤としては、波長１９０～５００ｎｍの光照射により酸を発生し、これが硬化触媒となるものを用いることができる。
　このような光酸発生剤としては、オニウム塩、ジアゾメタン誘導体、グリオキシム誘導体、β－ケトスルホン誘導体、ジスルホン誘導体、ニトロベンジルスルホネート誘導体、スルホン酸エステル誘導体、イミド－イル－スルホネート誘導体、オキシムスルホネート誘導体、イミノスルホネート誘導体、トリアジン誘導体等が挙げられる。
　（Ｄ）成分の溶剤としては、（Ａ）シリコーン骨格含有高分子化合物、（Ｂ）架橋剤、及び（Ｃ）光酸発生剤が溶解可能であるものを用いることができる。
　このような溶剤としては、例えばシクロヘキサノン、シクロペンタノン、メチル－２－ｎ－アミルケトン等のケトン類；３－メトキシブタノール、３－メチル－３－メトキシブタノール、１－メトキシ－２－プロパノール、１－エトキシ－２－プロパノール等のアルコール類；プロピレングリコールモノメチルエーテル、エチレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、エチレングリコールモノエチルエーテル、プロピレングリコールジメチルエーテル、ジエチレングリコールジメチルエーテル等のエーテル類；プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、乳酸エチル、ピルビン酸エチル、酢酸ブチル、３－メトキシプロピオン酸メチル、３－エトキシプロピオン酸エチル、酢酸ｔｅｒｔ－ブチル、プロピオン酸ｔｅｒｔ－ブチル、プロピレングリコール－モノ－ｔｅｒｔ－ブチルエーテルアセテート、γ－ブチロラクトン等のエステル類等が挙げられる。
　また、第一絶縁層７と第三絶縁層９は、上記の（Ａ）～（Ｄ）成分を含有してなる化学増幅型ネガ型レジスト組成物材料をスピンコート等により塗布した光硬化性レジスト塗布膜であってもよく、もちろん、他の感光性樹脂をスピンコート等により塗布した光硬化性レジスト塗布膜であってもよい。
　さらに、本発明では、上記の半導体装置がフリップチップ化されて複数積層された積層型半導体装置を提供する。
　本発明の積層型半導体装置１１は、図２に示すように、上述の半導体装置１がフリップチップ化されて貫通電極５とソルダーバンプ６によって電気的に接合され、複数積層されたものであり、各半導体装置間には絶縁樹脂層１２が封入されていてもよい。
　また、本発明では、上記の積層型半導体装置が電気回路を有する基板上に載置され、絶縁封止樹脂層で封止された封止後積層型半導体装置を提供する。
　本発明の封止後積層型半導体装置１３は、図３に示すように、上述の積層型半導体装置１１が電気回路を有した基板（配線基板１４）上にソルダーバンプ６を介して載置され、絶縁封止樹脂層１５で封止されたものである。
　上述のような半導体装置は、以下に示す本発明の半導体装置の製造方法によって製造することができる。本発明の半導体装置の製造方法は、
　（１）サポート基板に仮接着剤を塗布し、該仮接着剤上にレジスト組成物材料を光硬化性樹脂層として用いた膜厚１～２０μｍの第一絶縁層を形成する工程と、
　（２）前記第一絶縁層に対してマスクを介したリソグラフィーによってパターニングを行って貫通電極となるホールパターンを形成後、ベークすることで前記第一絶縁層を硬化させる工程と、
　（３）前記第一絶縁層にスパッタリングによるシード層形成を行い、その後前記貫通電極となるホールパターンをメッキによって埋め、貫通電極と接続される金属配線を形成する工程と、
　（４）上部表面に電極パッドが露出した高さ２０～１００μｍの半導体素子を、前記硬化後の第一絶縁層上へダイボンディング剤を用いてダイボンディングする工程と、
　（５）膜厚５～１００μｍである光硬化性樹脂層が支持フィルムと保護フィルムで挟まれた構造を有し、該光硬化性樹脂層がレジスト組成物材料からなる光硬化性ドライフィルムを準備する工程と、
　（６）前記第一絶縁層上へダイボンディングされた半導体素子を覆うように前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートすることで第二絶縁層を形成する工程と、
　（７）前記第二絶縁層に対して、マスクを介したリソグラフィーによってパターニングを行い、前記電極パッド上の開口と、前記貫通電極と接続される金属配線上に前記第二絶縁層を貫通する金属配線を形成するための開口と、前記貫通電極を形成するための開口を同時に形成した後、ベークすることで前記第二絶縁層を硬化させる工程と、
　（８）硬化後、スパッタリングによるシード層形成を行い、その後前記電極パッド上の開口と、前記第二絶縁層を貫通する金属配線を形成するための開口と、前記貫通電極を形成するための開口をメッキによって埋めて、半導体素子上金属パッドと、前記第二絶縁層を貫通する金属配線と、貫通電極とを形成するとともに、前記メッキによって形成された前記半導体素子上金属パッドと前記第二絶縁層を貫通する金属配線をメッキによる金属配線によってつなぐ工程と、
　（９）金属配線の形成後、前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートする又は前記光硬化性ドライフィルムに用いたレジスト組成物材料をスピンコートすることで第三絶縁層を形成する工程と、
　（１０）前記第三絶縁層に対して、マスクを介したリソグラフィーによってパターニングを行い、前記貫通電極上部に開口を形成した後、ベークすることで前記第三絶縁層を硬化させる工程と、
　（１１）硬化後、前記貫通電極上部の開口にソルダーバンプを形成する工程、
を有する。
　以下、各工程について詳しく説明する。
　まず、工程（１）では、図４に示すように、サポート基板１６に仮接着剤１７を塗布し、仮接着剤１７上にレジスト組成物材料を光硬化性樹脂層として用いた膜厚１～２０μｍの第一絶縁層７を形成する。
　サポート基板１６としては、特に限定されないが、例えばシリコンウェハーやガラス基板等を用いることができる。
　また、仮接着剤１７としては、特に限定されないが、例えば熱可塑性樹脂が好ましい。オレフィン系熱可塑性エラストマー、ポリブタジエン系熱可塑性エラストマー、スチレン系熱可塑性エラストマー、スチレン・ブタジエン系熱可塑性エラストマー、スチレン・ポリオレフィン系熱可塑性エラストマーなどが挙げられ、特に耐熱性に優れた水素添加ポリスチレン系エラストマーが好適である。具体的にはタフテック（旭化成ケミカルズ製）、エスポレックスＳＢシリーズ（住友化学製）、ラバロン（三菱化学製）、セプトン（クラレ製）、ＤＹＮＡＲＯＮ（ＪＳＲ製）などが挙げられる。またゼオネックス（日本ゼオン製）に代表されるシクロオレフィンポリマーおよびＴＯＰＡＳ（日本ポリプラスチック製）に代表される環状オレフィンコポリマーが挙げられる。またシリコーン系熱可塑性樹脂も用いることができる。例えばジメチルシリコーン、フェニルシリコーン、アルキル変性シリコーン、シリコーンレジンが好適に用いられる。具体的には、ＫＦ９６、ＫＦ５４、Ｘ－４０－９８００（いずれも信越化学製）が挙げられる。
　また、第一絶縁層７は、上述のように、例えば（Ａ）～（Ｄ）成分を含有してなる化学増幅型ネガ型レジスト組成物材料からなる光硬化性樹脂層を有する光硬化性ドライフィルムを用いてラミネートを行う、あるいはこのレジスト組成物材料をスピンコート等により塗布することで形成することができる。もちろん、他の感光性樹脂を用いることもできる。
　第一絶縁層の膜厚は、１～２０μｍ、好ましくは５～１０μｍであり、このような膜厚であれば、製造する半導体装置を薄型化できるため好ましい。
　次に、工程（２）では、第一絶縁層７に対してマスクを介したリソグラフィーによってパターニングを行い、図５に示すように貫通電極となるホールパターンＡを形成後、ベークすることで第一絶縁層７を硬化させる。
　このパターニングでは、第一絶縁層７を形成した後に、露光し、露光後加熱処理（ポストエクスポージャベーク；ＰＥＢ）を行い、現像し、さらに、必要に応じて後硬化してパターンを形成する。即ち、公知のリソグラフィー技術を用いてパターンの形成を行うことができる。
　ここで、第一絶縁層の光硬化反応を効率的に行うため又は第一絶縁層７とサポート基板１６との密着性を向上させる、もしくは密着した第一絶縁層７の平坦性を向上させる目的で、必要に応じて予備加熱（プリベーク）を行ってもよい。プリベークは、例えば４０～１４０℃で１分間～１時間程度行うことができる。
　次に、フォトマスクを介して波長１９０～５００ｎｍの光で露光して、硬化させる。フォトマスクは、例えば所望のパターンをくり貫いたものであってもよい。なお、フォトマスクの材質は波長１９０～５００ｎｍの光を遮蔽するものが好ましく、例えばクロム等が好適に用いられるがこれに限定されるものではない。
　波長１９０～５００ｎｍの光としては、例えば放射線発生装置により発生させた種々の波長の光、例えば、ｇ線、ｉ線等の紫外線光、遠紫外線光（２４８ｎｍ、１９３ｎｍ）等が挙げられる。そして、波長は好ましくは２４８～４３６ｎｍである。露光量は、例えば１０～３，０００ｍＪ／ｃｍ２が好ましい。このように露光することで、露光部分が架橋して現像液に不溶なパターンが形成される。
　さらに、現像感度を高めるために、ＰＥＢを行う。ＰＥＢは、例えば４０～１４０℃で０．５～１０分間とすることができる。
　その後、現像液にて現像する。好ましい現像液としてＩＰＡやＰＧＭＥＡといった有機溶剤が挙げられる。また好ましいアルカリ水溶液である現像液は、例えば２．３８％のテトラメチルヒドロキシアンモニウム（ＴＭＡＨ）水溶液である。本発明の半導体装置の製造方法では、現像液としては有機溶剤が好ましく用いられる。
　現像は、通常の方法、例えばパターンが形成された基板を現像液に浸漬すること等により行うことができる。その後、必要に応じて、洗浄、リンス、乾燥等を行い、所望のパターンを有する光硬化性樹脂層の皮膜（第一絶縁層）が得られる。
　次に、このようにしてパターンが形成された第一絶縁層をオーブンやホットプレートを用いて、好ましくは温度１００～２５０℃、より好ましくは１５０～２２０℃、さらに好ましくは１７０～１９０℃でベークし、硬化させる（後硬化）。後硬化温度が１００～２５０℃であれば、第一絶縁層の架橋密度を上げ、残存する揮発成分を除去でき、サポート基板に対する密着力、耐熱性や強度、さらに電気特性の観点から好ましい。そして、後硬化時間は１０分間～１０時間とすることができる。
　次に、工程（３）では、第一絶縁層７にスパッタリングによるシード層形成を行い、その後貫通電極となるホールパターンＡをメッキによって埋め、図６に示すように、貫通電極と接続される金属配線（下面金属配線）４ｂを形成する。
　メッキを行う際は、例えば、第一絶縁層７上にスパッタリングによってシード層を形成した後、メッキレジストのパターニングを行い、その後電解メッキなどを行って貫通電極となるホールパターンＡに金属メッキの埋め込みと、下面金属配線４ｂの形成を行う。金属配線を形成した後にシード層をエッチングにより除去し、第一絶縁層７を露出させる。
　なお、下面金属配線４ｂは、所望の配線幅になるように適宜調整すればよいが、特に０．１～１０μｍの厚さとなるように、第一絶縁層上に形成することが好ましい。
　次に、工程（４）では、図７に示すように、上部表面に電極パッドが露出した高さ２０～１００μｍの半導体素子２を、硬化後の第一絶縁層７上へダイボンディング剤１０を用いてダイボンディングする。
　なお、ダイボンディング剤１０は公知の接着剤でよい。
　また、半導体素子２の高さが２０～１００μｍであれば、製造する半導体装置を薄型化できるため好ましい。
　次に、工程（５）では、膜厚５～１００μｍである光硬化性樹脂層が支持フィルムと保護フィルムで挟まれた構造を有し、該光硬化性樹脂層がレジスト組成物材料からなる光硬化性ドライフィルムを準備する。
　以下、本発明に用いられる光硬化性ドライフィルムとその製造方法について詳しく説明する。
　本発明の半導体装置の製造方法において、第二絶縁層の形成に用いられる光硬化性ドライフィルムは、膜厚５～１００μｍである光硬化性樹脂層が支持フィルムと保護フィルムで挟まれた構造を有し、光硬化性樹脂層がレジスト組成物材料からなるものである。
　本発明の半導体装置の製造方法において、第二絶縁層の形成に用いられる光硬化性ドライフィルムの光硬化性樹脂層の膜厚は５～１００μｍであり、このような膜厚であれば、製造する半導体装置を薄型化できるため好ましい。
　なお、第一絶縁層及び第三絶縁層の形成に光硬化性ドライフィルムを用いる場合は、光硬化性樹脂層の膜厚を任意の厚みにしたものを準備して使用すればよい。
　本発明に用いられる光硬化性ドライフィルムでは、感光性材料の組成物の各成分を撹拌混合し、その後フィルター等により濾過することにより、光硬化性樹脂層を形成するレジスト組成物材料を調製することができる。
　ここで、レジスト組成物材料としては、上述の（Ａ）～（Ｄ）成分を含有してなる化学増幅型ネガ型レジスト組成物材料が好適である。
　なお、もちろん、他の感光性樹脂を用いることもできる。
　本発明に用いられる光硬化性ドライフィルムにおいて使用される支持フィルムは、単一でも複数の重合体フィルムを積層した多層フィルムでもよい。なお、ドライフィルムは、支持フィルム及び保護フィルムで挟まれているフィルムである。
　支持フィルムの材質としては、ポリエチレン、ポリプロピレン、ポリカーボネート、ポリエチレンテレフタレート等の合成樹脂フィルム等が挙げられ、適度の可撓性、機械的強度及び耐熱性を有するポリエチレンテレフタレートが好ましい。また、これらのフィルムについては、コロナ処理や剥離剤が塗布されたような各種処理が行われたものでもよい。これらは市販品を使用することができ、例えばセラピールＷＺ（ＲＸ）、セラピールＢＸ８（Ｒ）（以上、東レフィルム加工（株）製）、Ｅ７３０２、Ｅ７３０４（以上、東洋紡績（株）製）、ピューレックスＧ３１、ピューレックスＧ７１Ｔ１（以上、帝人デュポンフィルム（株）製）、ＰＥＴ３８×１－Ａ３、ＰＥＴ３８×１－Ｖ８、ＰＥＴ３８×１－Ｘ０８（以上、ニッパ（株）製）等が挙げられる。
　本発明に用いられる光硬化性ドライフィルムにおいて使用される保護フィルムは、上述した支持フィルムと同様のものを用いることができるが、適度の可撓性を有するポリエチレンテレフタレート及びポリエチレンが好ましい。これらは市販品を使用することができ、ポリエチレンテレフタレートとしてはすでに例示したもの、ポリエチレンとしては、例えばＧＦ－８（タマポリ（株）製）、ＰＥフィルム０タイプ（ニッパ（株）製）が挙げられる。
　上記の支持フィルム及び保護フィルムの厚みは、光硬化性ドライフィルム製造の安定性及び巻き芯に対する巻き癖、いわゆるカール防止の観点から、いずれも好ましくは５～１００μｍである。
　次に、本発明に用いられる光硬化性ドライフィルムの製造方法について説明する。上記光硬化性ドライフィルムの製造装置は、一般的に粘着剤製品を製造するためのフィルムコーターが使用できる。上記フィルムコーターとしては、例えば、コンマコーター、コンマリバースコーター、マルチコーター、ダイコーター、リップコーター、リップリバースコーター、ダイレクトグラビアコーター、オフセットグラビアコーター、３本ボトムリバースコーター、４本ボトムリバースコーター等が挙げられる。
　支持フィルムをフィルムコーターの巻出軸から巻き出し、フィルムコーターのコーターヘッドを通過させるとき、支持フィルム上にレジスト組成物材料を所定の厚みで塗布して光硬化性樹脂層を形成させた後、所定の温度と所定の時間で熱風循環オーブンを通過させ、支持フィルム上で乾燥させた光硬化性樹脂層をフィルムコーターの別の巻出軸から巻き出された保護フィルムと共に、所定の圧力でラミネートロールを通過させて支持フィルム上の光硬化性樹脂層と貼り合わせた後、フィルムコーターの巻取軸に巻き取ることによって製造される。この場合、熱風循環オーブンの温度としては２５～１５０℃が好ましく、通過時間としては１～１００分間が好ましく、ラミネートロールの圧力としては０．０１～５ＭＰａが好ましい。
　上述のような方法で、光硬化性ドライフィルムを作製することができ、このような光硬化性ドライフィルムを用いることで、サポート基板上の第一絶縁層上に載置された半導体素子を埋め込む特性に優れ、また半導体装置を形成した後にサポート基板を除去する際や、個片化する際に生じる応力を緩和することができるため、目的とする半導体装置が反ることがなく、半導体装置を積層したり、配線を施した基板に載置するのに好適である。
　次に、工程（６）では、上述のようにして準備した光硬化性ドライフィルムから保護フィルムを剥離し、図８（ａ）に示すように、第一絶縁層７上へダイボンディングされた半導体素子２を覆うように光硬化性ドライフィルムの光硬化性樹脂層をラミネートすることで第二絶縁層８を形成する。
　光硬化性ドライフィルムを貼り付ける装置としては、真空ラミネーターが好ましい。光硬化性ドライフィルムを装置に取り付け、光硬化性ドライフィルムの保護フィルムを剥離し露出した光硬化性樹脂層を、所定真空度の真空チャンバー内において、所定の圧力の貼り付けロールを用いて、所定の温度のテーブル上で基板に密着させる。なお、上記温度としては６０～１２０℃が好ましく、上記圧力としては０～５．０ＭＰａが好ましく、上記真空度としては５０～５００Ｐａが好ましい。真空ラミネートを行うことで、半導体素子周辺に空隙を発生させることがなく好ましい。
　またこのとき、図８（ｂ）に示すように半導体素子２上に光硬化性ドライフィルムをラミネートして第二絶縁層８を形成した際、半導体素子２上の第二絶縁層８の膜厚が厚くなることや、半導体素子２から周辺へ離れるにつれて膜厚が徐々に薄くなることがある。この膜厚の変化を機械的にプレスすることで平坦化し、図８（ａ）のように半導体素子上の膜厚を薄くする方法を好ましく用いることができる。
　次に、工程（７）では、図９に示すように、第二絶縁層８に対して、マスクを介したリソグラフィーによってパターニングを行い、電極パッド上の開口Ｂと、貫通電極と接続される金属配線（下面金属配線）４ｂ上に第二絶縁層を貫通する金属配線（貫通金属配線）を形成するための開口Ｃと、貫通電極を形成するための開口Ｄを同時に形成した後、ベークすることで第二絶縁層８を硬化させる。
　このパターニングでは、第二絶縁層８を形成した後に、露光し、露光後加熱処理（ポストエクスポージャベーク；ＰＥＢ）を行い、現像し、さらに、必要に応じて後硬化してパターンを形成する。即ち、公知のリソグラフィー技術を用いてパターンの形成を行うことができ、上述の第一絶縁層のパターニングと同様の方法で行えばよい。
　本発明の半導体装置の製造方法では、電極パッド上の開口Ｂと、貫通金属配線を形成するための開口Ｃと、貫通電極を形成するための開口Ｄを、一括露光によって同時に形成するため、合理的である。
　次に、工程（８）では、図１０に示すように、第二絶縁層８の硬化後、スパッタリングによるシード層形成を行い、その後電極パッド上の開口Ｂと、第二絶縁層を貫通する金属配線（貫通金属配線）を形成するための開口Ｃと、貫通電極を形成するための開口Ｄをメッキによって埋めて、半導体素子上金属パッド３と、第二絶縁層を貫通する金属配線（貫通金属配線）４ｃと、貫通電極５とを形成するとともに、メッキによって形成された半導体素子上金属パッド３と第二絶縁層を貫通する金属配線（貫通金属配線）４ｃをメッキによる金属配線（上面金属配線）４ａによってつなぐ。
　メッキを行う際は、上述の工程（３）と同様に、例えば、スパッタリングによってシード層を形成した後、メッキレジストのパターニングを行い、その後電解メッキなどを行って、半導体素子上金属パッド３と、貫通金属配線４ｃと、貫通電極５とを形成するとともに、上面金属配線４ａを形成して半導体素子上金属パッド３と貫通金属配線４ｃをつなぐ。
　なお、上面金属配線４ａは、所望の配線幅になるように適宜調整すればよいが、特に０．１～１０μｍの厚さとなるように、第二絶縁層上に形成することが好ましい。
　また、貫通電極５のメッキを充足させるため、図１１に示すように、別途、貫通電極５へ再度電解メッキを施し、貫通電極５を金属メッキ１８で埋めてもよい。
　また、貫通金属配線４ｃのメッキを充足させるため、別途、貫通金属配線４ｃへ再度電解メッキを施してもよい。
　次に、工程（９）では、金属配線の形成後、光硬化性ドライフィルムの光硬化性樹脂層をラミネートする又は光硬化性ドライフィルムに用いたレジスト組成物材料をスピンコートすることで、図１２に示すように第三絶縁層９を形成する。
　第三絶縁層９の形成は、上述の第一絶縁層の形成と同様に、例えば（Ａ）～（Ｄ）成分を含有してなる化学増幅型ネガ型レジスト組成物材料からなる光硬化性樹脂層を有する光硬化性ドライフィルムを用いてラミネートを行う、あるいはこのレジスト組成物材料をスピンコート等により塗布することで形成することができる。もちろん、他の感光性樹脂を用いることもできる。
　また、第三絶縁層の膜厚が５～１００μｍであれば、製造する半導体装置を薄型化できるため好ましい。
　次に、工程（１０）では、図１３に示すように、第三絶縁層９に対して、マスクを介したリソグラフィーによってパターニングを行い、貫通電極５上部に開口Ｅを形成した後、ベークすることで第三絶縁層９を硬化させる。
　このパターニングでは、第三絶縁層９を形成した後に、露光し、露光後加熱処理（ポストエクスポージャベーク；ＰＥＢ）を行い、現像し、さらに、必要に応じて後硬化してパターンを形成する。即ち、公知のリソグラフィー技術を用いてパターンの形成を行うことができ、上述の第一絶縁層のパターニングと同様の方法で行えばよい。
　次に、工程（１１）では、第三絶縁層の硬化後、貫通電極上部の開口Ｅにソルダーバンプを形成する。
　ソルダーバンプの形成方法としては、例えば、図１４に示すように貫通電極上部の開口Ｅにメッキによって貫通電極上金属パッド１９を形成する。次に、貫通電極上金属パッド１９上にソルダーボール２０を形成し、これをソルダーバンプとすることができる。
　また、上述の工程（８）において、図１５のように貫通電極５のメッキを充足させるために別途施すメッキをＳｎＡｇで行ってＳｎＡｇメッキ２１を施し、その後の工程（９）では、上記と同様に第三絶縁層９を形成し、工程（１０）で貫通電極上部に開口Ｅを形成するようにパターニングを行うことでＳｎＡｇメッキ２１を露出させた後、ベークにより硬化させ、工程（１１）として、ＳｎＡｇメッキ２１を溶融することで図１６に示すように貫通電極上部の開口Ｅへ電極を隆起させ、ＳｎＡｇを隆起させた電極２２のソルダーバンプを形成することができる。
　さらに、上述の工程（１１）の後に、図１７に示すように、上述の工程（１）において第一絶縁層７と仮接着したサポート基板１６を除去することで、貫通電極５のソルダーボール２０の反対側（下面金属配線４ｂ）を露出させることができ、露出したシード層をエッチングによって除去し、金属メッキ部が露出することによって、貫通電極５の上部と下部を電気的に導通させることができる。さらにその後、ダイシングして個片化することで、個片化した半導体装置２３を得ることができる。
　ＳｎＡｇを隆起させた電極２２のソルダーバンプを形成した場合も同様に、図１８に示すように、サポート基板１６を除去することで、貫通電極５のＳｎＡｇを隆起させた電極２２の反対側（下面金属配線４ｂ）を露出させることができ、露出したシード層をエッチングによって除去し、金属メッキ部が露出することによって、貫通電極５の上部と下部を電気的に導通させることができる。さらにその後、ダイシングして個片化することで、個片化した半導体装置２４を得ることができる。
　なお、上述のような本発明の製造方法は、小型化・薄型化に特に適したものであり、半導体装置としての厚さが、５０～３００μｍ、さらに好ましくは７０～１５０μｍの薄いコンパクトな半導体装置を得ることができる。
　上述の個片化された半導体装置２３又は個片化された半導体装置２４は、図１９、図２０に示すように、それぞれ複数を絶縁樹脂層１２を挟んで、ソルダーバンプによって電気的に接合し、積層させて積層型半導体装置とすることができる。また、図２１、図２２に示すように、積層した半導体装置を電気回路を有した基板（配線基板１４）へ載置することもできる。なお、図１９、図２０、図２１、図２２はそれぞれ個片化した半導体装置２３又は２４をフリップチップボンディングした例である。
　また、図２３、図２４に示すように、上述のようにして製造した積層型半導体装置を配線基板１４に載置した後、絶縁封止樹脂層１５で封止することで、封止後積層型半導体装置を製造することができる。
　ここで、絶縁樹脂層１２や絶縁封止樹脂層１５に用いられる樹脂としては、一般にこの用途に用いられるものを用いることができ、例えばエポキシ樹脂やシリコーン樹脂やこれらのハイブリッド樹脂を用いることができる。
　上述のようにして製造される本発明の半導体装置、積層型半導体装置、及び封止後積層型半導体装置は、半導体チップへ施されるファンアウト配線やＷＣＳＰ（ウェハレベルチップサイズパッケージ）用に好適に用いることができる。
　以上のように、本発明の半導体装置であれば、半導体素子上に微細な電極形成が施され、半導体素子外部に貫通電極を施されることで、配線基板への載置や半導体装置の積層が容易であり、さらに半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれ、金属配線の密度が大きい場合も半導体装置の反りが抑制された半導体装置となる。
　また、本発明の半導体装置の製造方法であれば、半導体素子上に微細な電極形成を施し、半導体素子外部に貫通電極を施すことで、配線基板への載置や半導体装置の積層を容易にでき、また貫通電極、電極パッド部の開口などの加工を容易にできる。
　さらに、このようにして得られた本発明の半導体装置は、配線基板への載置や半導体装置の積層が容易であるため、半導体装置を積層させた積層型半導体装置やこれを配線基板に載置し封止した封止後積層型半導体装置とすることができる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (14)

  1. 　半導体素子と、該半導体素子に電気的に接続される半導体素子上金属パッド及び金属配線を有し、該金属配線が貫通電極及びソルダーバンプに電気的に接続される半導体装置であって、
    　前記半導体素子が載置された第一絶縁層と、前記半導体素子上に形成された第二絶縁層と、該第二絶縁層上に形成された第三絶縁層とを有し、
    　前記金属配線は、前記第二絶縁層の上面で前記半導体素子上金属パッドを介して前記半導体素子に電気的に接続され、前記第二絶縁層の上面から前記第二絶縁層を貫通して前記第二絶縁層の下面で前記貫通電極に電気的に接続されたものであることを特徴とする半導体装置。
  2. 　前記第一絶縁層が光硬化性ドライフィルム又は光硬化性レジスト塗布膜によって形成されたものであり、前記第二絶縁層が前記光硬化性ドライフィルムによって形成されたものであり、前記第三絶縁層が前記光硬化性ドライフィルム又は光硬化性レジスト塗布膜によって形成されたものであることを特徴とする請求項１に記載の半導体装置。
  3. 　前記半導体素子の高さが２０～１００μｍであり、前記第一絶縁層の膜厚が１～２０μｍであり、前記第二絶縁層の膜厚が５～１００μｍであり、前記第三絶縁層の膜厚が５～１００μｍであり、前記半導体装置の厚さが５０～３００μｍであることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 　前記光硬化性ドライフィルムが、
    （Ａ）下記一般式（１）で示される繰り返し単位を有する重量平均分子量が３，０００～５００，０００のシリコーン骨格含有高分子化合物、
    Figure JPOXMLDOC01-appb-C000016
     （式中、Ｒ１～Ｒ４は同一でも異なっていてもよい炭素数１～８の１価炭化水素基を示す。ｍは１～１００の整数である。ａ、ｂ、ｃ、ｄは０又は正数、かつａ、ｂ、ｃ、ｄは同時に０になることがない。ただし、ａ＋ｂ＋ｃ＋ｄ＝１である。さらに、Ｘは下記一般式（２）で示される有機基、Ｙは下記一般式（３）で示される有機基である。）
    Figure JPOXMLDOC01-appb-C000017
     （式中、Ｚは
    Figure JPOXMLDOC01-appb-C000018
     のいずれかより選ばれる２価の有機基であり、ｎは０又は１である。Ｒ５及びＲ６はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｋは０、１、２のいずれかである。）
    Figure JPOXMLDOC01-appb-C000019
     （式中、Ｖは
    Figure JPOXMLDOC01-appb-C000020
     のいずれかより選ばれる２価の有機基であり、ｐは０又は１である。Ｒ７及びＲ８はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｈは０、１、２のいずれかである。）
    　（Ｂ）ホルムアルデヒド又はホルムアルデヒド－アルコールにより変性されたアミノ縮合物、１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上の架橋剤、
    　（Ｃ）波長１９０～５００ｎｍの光によって分解し、酸を発生する光酸発生剤、及び
    　（Ｄ）溶剤、
    を含有してなる化学増幅型ネガ型レジスト組成物材料からなる光硬化性樹脂層を有する光硬化性ドライフィルムであることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 　請求項１から請求項４のいずれか一項に記載の半導体装置がフリップチップ化されて複数積層されたものであることを特徴とする積層型半導体装置。
  6. 　請求項５に記載の積層型半導体装置が電気回路を有する基板上に載置され、絶縁封止樹脂層で封止されたものであることを特徴とする封止後積層型半導体装置。
  7. 　半導体装置の製造方法であって、
    　（１）サポート基板に仮接着剤を塗布し、該仮接着剤上にレジスト組成物材料を光硬化性樹脂層として用いた膜厚１～２０μｍの第一絶縁層を形成する工程と、
    　（２）前記第一絶縁層に対してマスクを介したリソグラフィーによってパターニングを行って貫通電極となるホールパターンを形成後、ベークすることで前記第一絶縁層を硬化させる工程と、
    　（３）前記第一絶縁層にスパッタリングによるシード層形成を行い、その後前記貫通電極となるホールパターンをメッキによって埋め、貫通電極と接続される金属配線を形成する工程と、
    　（４）上部表面に電極パッドが露出した高さ２０～１００μｍの半導体素子を、前記硬化後の第一絶縁層上へダイボンディング剤を用いてダイボンディングする工程と、
    　（５）膜厚５～１００μｍである光硬化性樹脂層が支持フィルムと保護フィルムで挟まれた構造を有し、該光硬化性樹脂層がレジスト組成物材料からなる光硬化性ドライフィルムを準備する工程と、
    　（６）前記第一絶縁層上へダイボンディングされた半導体素子を覆うように前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートすることで第二絶縁層を形成する工程と、
    　（７）前記第二絶縁層に対して、マスクを介したリソグラフィーによってパターニングを行い、前記電極パッド上の開口と、前記貫通電極と接続される金属配線上に前記第二絶縁層を貫通する金属配線を形成するための開口と、前記貫通電極を形成するための開口を同時に形成した後、ベークすることで前記第二絶縁層を硬化させる工程と、
    　（８）硬化後、スパッタリングによるシード層形成を行い、その後前記電極パッド上の開口と、前記第二絶縁層を貫通する金属配線を形成するための開口と、前記貫通電極を形成するための開口をメッキによって埋めて、半導体素子上金属パッドと、前記第二絶縁層を貫通する金属配線と、貫通電極とを形成するとともに、前記メッキによって形成された前記半導体素子上金属パッドと前記第二絶縁層を貫通する金属配線をメッキによる金属配線によってつなぐ工程と、
    　（９）金属配線の形成後、前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートする又は前記光硬化性ドライフィルムに用いたレジスト組成物材料をスピンコートすることで第三絶縁層を形成する工程と、
    　（１０）前記第三絶縁層に対して、マスクを介したリソグラフィーによってパターニングを行い、前記貫通電極上部に開口を形成した後、ベークすることで前記第三絶縁層を硬化させる工程と、
    　（１１）硬化後、前記貫通電極上部の開口にソルダーバンプを形成する工程、
    を有することを特徴とする半導体装置の製造方法。
  8. 　前記工程（５）で準備される光硬化性ドライフィルムを
    （Ａ）下記一般式（１）で示される繰り返し単位を有する重量平均分子量が３，０００～５００，０００のシリコーン骨格含有高分子化合物、
    Figure JPOXMLDOC01-appb-C000021
     （式中、Ｒ１～Ｒ４は同一でも異なっていてもよい炭素数１～８の１価炭化水素基を示す。ｍは１～１００の整数である。ａ、ｂ、ｃ、ｄは０又は正数、かつａ、ｂ、ｃ、ｄは同時に０になることがない。但し、ａ＋ｂ＋ｃ＋ｄ＝１である。更に、Ｘは下記一般式（２）で示される有機基、Ｙは下記一般式（３）で示される有機基である。）
    Figure JPOXMLDOC01-appb-C000022
     （式中、Ｚは
    Figure JPOXMLDOC01-appb-C000023
     のいずれかより選ばれる２価の有機基であり、ｎは０又は１である。Ｒ５及びＲ６はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｋは０、１、２のいずれかである。）
    Figure JPOXMLDOC01-appb-C000024
     （式中、Ｖは
    Figure JPOXMLDOC01-appb-C000025
     のいずれかより選ばれる２価の有機基であり、ｐは０又は１である。Ｒ７及びＲ８はそれぞれ炭素数１～４のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。ｈは０、１、２のいずれかである。）
    　（Ｂ）ホルムアルデヒド又はホルムアルデヒド－アルコールにより変性されたアミノ縮合物、１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上の架橋剤、
    　（Ｃ）波長１９０～５００ｎｍの光によって分解し、酸を発生する光酸発生剤、及び
    　（Ｄ）溶剤、
    を含有してなる化学増幅型ネガ型レジスト組成物材料からなる光硬化性樹脂層を有する光硬化性ドライフィルムとすることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 　前記工程（６）において、前記第二絶縁層を機械的にプレスする工程を含むことを特徴とする請求項７又は請求項８に記載の半導体装置の製造方法。
  10. 　前記工程（１１）において、前記貫通電極上部の開口にメッキによって貫通電極上金属パッドを形成する工程と、
    　前記貫通電極上金属パッド上にソルダーボールを形成し、ソルダーバンプとする工程、
    を有することを特徴とする請求項７から請求項９のいずれか一項に記載の半導体装置の製造方法。
  11. 　前記工程（８）のメッキによる前記貫通電極の形成において、ＳｎＡｇによるメッキを行う工程を含み、
    　前記工程（１０）において、前記貫通電極上部に開口を形成するようにパターニングを行うことで、前記メッキされたＳｎＡｇを露出させる工程と、
    　前記工程（１１）において、前記メッキされたＳｎＡｇを溶融することで前記貫通電極上部の開口において電極を隆起させてソルダーバンプを形成する工程、
    を有することを特徴とする請求項７から請求項９のいずれか一項に記載の半導体装置の製造方法。
  12. 　前記工程（１１）の後に、前記工程（１）で第一絶縁層と仮接着したサポート基板を除去する工程と、
    　前記基板を除去した後、ダイシングすることで個片化する工程、
    を有することを特徴とする請求項７から請求項１１のいずれか一項に記載の半導体装置の製造方法。
  13. 　請求項１２に記載の製造方法でダイシングによって個片化された半導体装置の複数を、絶縁樹脂層を挟んで、前記ソルダーバンプによって電気的に接合し、積層することを特徴とする積層型半導体装置の製造方法。
  14. 　請求項１３に記載の製造方法で製造した積層型半導体装置を、電気回路を有した基板に載置する工程と、
    　前記基板に載置された積層型半導体装置を絶縁封止樹脂層で封止する工程、
    を有することを特徴とする封止後積層型半導体装置の製造方法。
PCT/JP2015/001433 2014-03-31 2015-03-16 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 WO2015151426A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/126,116 US10141272B2 (en) 2014-03-31 2015-03-16 Semiconductor apparatus, stacked semiconductor apparatus and encapsulated stacked-semiconductor apparatus each having photo-curable resin layer
CN201580018117.5A CN106415823B (zh) 2014-03-31 2015-03-16 半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法
KR1020167027165A KR102263433B1 (ko) 2014-03-31 2015-03-16 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법
EP15772875.9A EP3128548B1 (en) 2014-03-31 2015-03-16 Semiconductor apparatus, stacked semiconductor apparatus; encapsulated stacked-semiconductor, and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014071301A JP6031059B2 (ja) 2014-03-31 2014-03-31 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP2014-071301 2014-03-31

Publications (1)

Publication Number Publication Date
WO2015151426A1 true WO2015151426A1 (ja) 2015-10-08

Family

ID=54239777

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/001433 WO2015151426A1 (ja) 2014-03-31 2015-03-16 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法

Country Status (7)

Country Link
US (1) US10141272B2 (ja)
EP (1) EP3128548B1 (ja)
JP (1) JP6031059B2 (ja)
KR (1) KR102263433B1 (ja)
CN (1) CN106415823B (ja)
TW (1) TWI648438B (ja)
WO (1) WO2015151426A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3211661A3 (en) * 2016-02-26 2017-09-13 Shin-Etsu Chemical Co., Ltd. Method for manufacturing a flip-chip type semiconductor apparatus using a photosensitive adhesive layer and corresponding flip-chip type semiconductor apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP6042956B1 (ja) * 2015-09-30 2016-12-14 オリジン電気株式会社 半田付け製品の製造方法
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6791352B2 (ja) * 2017-03-14 2020-11-25 株式会社村田製作所 回路モジュールおよびその製造方法
FR3070091B1 (fr) * 2017-08-08 2020-02-07 3Dis Technologies Systeme electronique comprenant une couche de redistribution inferieure et procede de fabrication d'un tel systeme electronique
FR3070090B1 (fr) * 2017-08-08 2020-02-07 3Dis Technologies Systeme electronique et procede de fabrication d'un systeme electronique par utilisation d'un element sacrificiel
JP6866802B2 (ja) * 2017-08-09 2021-04-28 信越化学工業株式会社 シリコーン骨格含有高分子化合物、感光性樹脂組成物、感光性樹脂皮膜、感光性ドライフィルム、積層体、及びパターン形成方法
US10818578B2 (en) 2017-10-12 2020-10-27 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
CN109003907B (zh) * 2018-08-06 2021-10-19 中芯集成电路（宁波）有限公司 封装方法
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN109545757A (zh) * 2018-11-20 2019-03-29 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
JP7225754B2 (ja) * 2018-12-13 2023-02-21 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法
CN109817769B (zh) * 2019-01-15 2020-10-30 申广 一种新型led芯片封装制作方法
US11337309B2 (en) * 2019-03-11 2022-05-17 Rohm And Haas Electronic Materials Llc Methods of manufacturing printed wire boards
CN112020199B (zh) * 2019-05-29 2022-03-08 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
DE102019130898A1 (de) * 2019-08-16 2021-02-18 Infineon Technologies Ag Zweistufige laserbearbeitung eines verkapselungsmittels eines halbleiterchipgehäuses
IT201900024292A1 (it) 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11626379B2 (en) 2020-03-24 2023-04-11 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
CN112533365A (zh) * 2020-12-14 2021-03-19 深圳市艾诺信射频电路有限公司 基板加工方法及基板
US11528218B2 (en) * 2021-03-01 2022-12-13 Cisco Technology, Inc. Probe fusion for application-driven routing
CN115985783B (zh) * 2023-03-20 2023-05-30 合肥矽迈微电子科技有限公司 一种mosfet芯片的封装结构和工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295114A (ja) * 2005-03-17 2006-10-26 Hitachi Cable Ltd 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
WO2011122228A1 (ja) * 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板
US20110298110A1 (en) * 2010-06-04 2011-12-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermally Conductive Layer Between Semiconductor Die and Build-Up Interconnect Structure
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP2013197382A (ja) * 2012-03-21 2013-09-30 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4533283B2 (ja) 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
JP5313626B2 (ja) * 2008-10-27 2013-10-09 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US8441133B2 (en) 2009-03-31 2013-05-14 Ibiden Co., Ltd. Semiconductor device
JP5459196B2 (ja) 2009-12-15 2014-04-02 信越化学工業株式会社 光硬化性ドライフィルム、その製造方法、パターン形成方法及び電気・電子部品保護用皮膜
NZ587483A (en) 2010-08-20 2012-12-21 Ind Res Ltd Holophonic speaker system with filters that are pre-configured based on acoustic transfer functions
US8698297B2 (en) 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
JP5846110B2 (ja) * 2011-12-09 2016-01-20 信越化学工業株式会社 化学増幅ネガ型レジスト組成物、光硬化性ドライフィルム、その製造方法、パターン形成方法、及び電気・電子部品保護用皮膜
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9478498B2 (en) * 2013-08-05 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Through package via (TPV)
WO2015026344A1 (en) * 2013-08-21 2015-02-26 Intel Corporation Bumpless die-package interface for bumpless build-up layer (bbul)
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295114A (ja) * 2005-03-17 2006-10-26 Hitachi Cable Ltd 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
WO2011122228A1 (ja) * 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板
US20110298110A1 (en) * 2010-06-04 2011-12-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermally Conductive Layer Between Semiconductor Die and Build-Up Interconnect Structure
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP2013197382A (ja) * 2012-03-21 2013-09-30 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3211661A3 (en) * 2016-02-26 2017-09-13 Shin-Etsu Chemical Co., Ltd. Method for manufacturing a flip-chip type semiconductor apparatus using a photosensitive adhesive layer and corresponding flip-chip type semiconductor apparatus
US10416557B2 (en) 2016-02-26 2019-09-17 Shin-Etsu Chemical Co., Ltd. Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus

Also Published As

Publication number Publication date
CN106415823B (zh) 2019-03-05
EP3128548A4 (en) 2017-12-13
KR102263433B1 (ko) 2021-06-11
US20170077043A1 (en) 2017-03-16
KR20160138082A (ko) 2016-12-02
JP6031059B2 (ja) 2016-11-24
TW201600651A (zh) 2016-01-01
US10141272B2 (en) 2018-11-27
JP2015195238A (ja) 2015-11-05
TWI648438B (zh) 2019-01-21
EP3128548A1 (en) 2017-02-08
EP3128548B1 (en) 2021-08-11
CN106415823A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
JP6031059B2 (ja) 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP6031060B2 (ja) 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
KR102560487B1 (ko) 반도체 장치의 제조 방법, 플립 칩형 반도체 장치의 제조 방법, 반도체 장치 및 플립 칩형 반도체 장치
JP6377894B2 (ja) 半導体装置の製造方法、積層型半導体装置の製造方法、及び封止後積層型半導体装置の製造方法
JP5902114B2 (ja) 半導体装置及びその製造方法
JP2009164314A (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP2011044587A (ja) 半導体パッケージの製造方法
JP6291094B2 (ja) 積層型半導体装置、及び封止後積層型半導体装置
WO2022244266A1 (ja) 半導体装置の製造方法、及び、半導体装置
JP7348857B2 (ja) 半導体装置の製造方法
JP2017212415A (ja) 電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15772875

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15126116

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2015772875

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015772875

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20167027165

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE