JP2013175768A - 抵抗性スイッチング不揮発性メモリ要素 - Google Patents

抵抗性スイッチング不揮発性メモリ要素 Download PDF

Info

Publication number
JP2013175768A
JP2013175768A JP2013095017A JP2013095017A JP2013175768A JP 2013175768 A JP2013175768 A JP 2013175768A JP 2013095017 A JP2013095017 A JP 2013095017A JP 2013095017 A JP2013095017 A JP 2013095017A JP 2013175768 A JP2013175768 A JP 2013175768A
Authority
JP
Japan
Prior art keywords
layer
metal
metal oxide
conductive layer
resistive switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013095017A
Other languages
English (en)
Inventor
Kumar Pragati
クマール プラガティ
G Malhotra Sandra
ジー． マルホトラ サンドラ
Barstow Sean
バーストー ショーン
Tony Chiang
チャン トニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intermolecular Inc
Original Assignee
Intermolecular Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intermolecular Inc filed Critical Intermolecular Inc
Publication of JP2013175768A publication Critical patent/JP2013175768A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】抵抗性スイッチング金属酸化物を有する不揮発性メモリ要素を提供する。
【解決手段】不揮発性メモリ要素１２は、集積回路上の１つ以上の層に形成され得る。各メモリ要素は、第１の伝導層２４と、金属酸化物層２２と、第２の伝導層２０とを有し得る。電気デバイス３８（例えば、ダイオード）は、メモリ要素と直列に連結され得る。第１の伝導層２４は、金属窒化物から形成され得る。金属酸化物層２２は、第１の伝導層２４と同一の金属を含有し得る。金属酸化物２２は、第１の伝導層２４とのオーム接触またはショットキー接触を形成し得る。第２の伝導層２０は、金属酸化物層とのオーム接触またはショットキー接触を形成し得る。第１の伝導層２４、金属酸化物層２２、および第２の伝導層２０は、複数の副層を含み得る。第２の伝導層２０は、接着層またはバリア層と、仕事関数制御層とを含み得る。
【選択図】図２Ｂ

Description

本願は、２００７年５月９日に出願された米国仮特許出願第６０／９２８，６４８号の利益を主張し、この仮特許出願は本明細書においてその全体が参照により援用される。
（背景）
本発明は抵抗性スイッチング金属酸化物から形成される不揮発性メモリ要素に関する。
このような不揮発性メモリ要素は、永続的ストレージが必要とされるシステムにおいて使用される。例えば、デジタルカメラは、画像を格納するために不揮発性メモリカードを使用し、デジタル音楽プレーヤは、オーディオデータを格納するために不揮発性メモリを使用する。不揮発性メモリは、また、コンピュータ環境内にデータを永続的に格納するために使用される。
デバイスの寸法が縮小するにつれ、スケーリングの問題が、従来の不揮発性メモリ技術の製造に対する困難を提示している。このことは、抵抗性スイッチング不揮発性メモリを含む代替の不揮発性メモリ技術の検討をもたらした。
抵抗性スイッチング不揮発性メモリは、異なる抵抗を有する２つ以上の安定状態を有するメモリ要素を用いて形成される。双安定メモリは２つの安定状態を有する。双安定メモリ要素は、適切な電圧または電流の印加によって、高抵抗状態または低抵抗状態になり得る。電圧パルスは、典型的には、１つの抵抗状態から他の抵抗状態にメモリ要素をスイッチングするために使用される。非破壊読み出し動作は、メモリセル内に格納されたデータデータビットの値を確実にするために実行され得る。
金属酸化物スイッチング要素に基づく抵抗性スイッチングが実証されてきた。しかしながら、このようなスイッチング要素は、しばしば、ｉ）「高い」（すなわち「オフ」）状態および／または「低い」（すなわち「オン」）状態に対する不十分に高い抵抗、ｉｉ）不十分に低いオフ状態および／またはリセット電流、ｉｉｉ）不良な（ｐｏｏｒ）スイッチング挙動、ｉｖ）不良な電気的分布、ｖ）低産出、ｖｉ）不良な熱安定性、および／またはｖｉｉ）実際のデバイスにおける仕様の不良な信頼性のうちの少なくとも１つを示す。
それゆえ、これらの領域の少なくとも一部および可能性としては他の領域を解決する高品質の抵抗性スイッチング不揮発性メモリ要素を形成することが可能になることが望ましい。
（概要）
本発明にしたがって、集積回路（例えば、メモリアレイ）に対する複数の不揮発性の抵抗性スイッチングメモリ要素が形成される。複数の不揮発性メモリ要素は、それぞれが、第１の伝導層と、抵抗性スイッチング金属酸化物層と、第２の伝導層とを有し得る。不揮発性メモリ要素は、スタックされたメモリアレイを形成するために複数の層にスタックされ得る。
金属酸化物は、遷移金属のような金属を用いて形成され得る。ドーパントがこの金属酸化物に付加され得る。
第１の伝導層は、金属窒化物から形成され得る。金属窒化物は、二元または三元金属窒化物であり得、２つ以上の金属を含み得る。金属窒化物において最も支配的な（ｐｒｅｖａｌｅｎｔ）金属は、金属酸化物層中の最も支配的な金属と同一である。
第２の伝導層は、ｉ）（オプションの）接着／バリア層、およびｉｉ）高仕事関数の金属（例えば、白金、イリジウム、パラジウム、ニッケル、レニウム、ロジウムなど）または金属化合物（例えば、酸化イリジウム、酸化ルテニウム、窒化チタンアルミニウムなど）から形成される仕事関数制御層を含み得る。
金属酸化物は、第１の伝導層とのオーム接触またはショットキー接触を形成し得る。第２の伝導層は、金属酸化物層とのオーム接触またはショットキー接触を形成し得る。好適には、第１または第２の伝導層は、金属酸化物とのオーム接触を形成し、もう一方の接触は金属酸化物とのショットキー接触を形成する。
好適な一実施形態において、第１の伝導層は金属窒化物であり、金属窒化物中の最も支配的な金属は、金属酸化物層中の最も支配的な金属と同一であり、その第１の伝導層は金属酸化物とのオーム接触を形成し、一方で第２の伝導層は金属酸化物とのショットキー接触を形成する。別の実施形態において、上述の第２の伝導層は、高仕事関数の金属（例えば、白金、イリジウム、パラジウム、ニッケル、レニウム、ロジウムなど）または金属化合物（例えば、酸化イリジウム、酸化ルテニウム、窒化チタンアルミニウムなど）から形成される。別の実施形態において、上述の金属酸化物は非化学量論的である。
例えば、本発明は以下の項目を提供する。
（項目１）
抵抗性スイッチング不揮発性メモリ要素であって、
第１の電極と、
第２の電極と、
該第１の電極と該第２の電極との間に挿入された抵抗性スイッチング非化学量論的金属酸化物の層であって、該第１の電極と該抵抗性スイッチング金属酸化物とは、同一の最も支配的な金属を含有する、抵抗性スイッチング非化学量論的金属酸化物の層と
を備えている、抵抗性スイッチング不揮発性メモリ要素。
（項目２）
前記第１の電極は、金属窒化物の伝導層である、項目１に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目３）
前記金属酸化物は少なくとも１つのドーパントを含む、項目１に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目４）
前記非化学量論的金属酸化物中の前記最も支配的な金属は、遷移金属、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、およびＷからなる群から選択される金属を含む、項目１に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目５）
前記第２の電極は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｄ、Ｔｉ ｘ Ａｌ ｙ Ｎ ｚ 、Ｔａ ｘ Ａｌ ｙ Ｎ ｚ 、Ｗ ｘ Ａｌ ｙ Ｎ ｚ 、ＩｒＯ ２ およびＲｕＯ ２ からなる群から選択される材料を含む、項目１に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目６）
前記抵抗性スイッチング不揮発性メモリ要素は、電流操作要素を含む集積回路上に形成され、１）前記第１の電極、および２）前記第２の電極のうちの少なくとも１つが該電流操作要素と直列に連結される、項目１に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目７）
前記金属酸化物層は、複数の材料の副層から形成される、項目１に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目８）
前記第２の電極は、最も支配的な金属を含有し、該第２の電極中の該最も支配的な金属は、前記第１の電極中の前記最も支配的な金属および前記金属酸化物層中の前記最も支配的な金属とは異なる、項目１に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目９）
前記第２の電極は、少なくとも第１の層および第２の層を備え、該第１の層は、接着層およびバリア層からなる群から選択される層を含む、項目１に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目１０）
前記第２の層は仕事関数制御層である、項目９に記載の抵抗性スイッチング不揮発性メモリ要素。
（項目１１）
第１の最も支配的な金属を有する第１の伝導層を形成することと、
第２の最も支配的な金属を有する抵抗性スイッチング非化学量論的金属酸化物層を、該第１の伝導層上に形成することであって、該第１の最も支配的な金属および該第２の最も支配的な金属は同一である、ことと、
該金属酸化物層上に第２の伝導層を形成することと
を包含する、方法。
（項目１２）
前記第１の伝導層を形成することは、金属窒化物を含む第１の伝導層を形成することを含む、項目１１に記載の方法。
（項目１３）
前記第１の伝導層および前記第２の伝導層は、物理蒸着法、化学蒸着法、原子層堆積、無電解堆積、電気化学的堆積のうちの少なくとも１つを用いて形成され、
前記金属酸化物層は、物理蒸着法、化学蒸着法、原子層堆積、酸化、無電解堆積、および電気化学的堆積のうちの少なくとも１つを用いて形成される、項目１１に記載の方法。
（項目１４）
前記メモリ要素をアニーリングすることをさらに包含する、項目１３に記載の方法。
（項目１５）
前記金属酸化物層をドーピングすることをさらに包含する、項目１１に記載の方法。
本発明のさらなる特徴、発明の性質およびさまざまな利点は、添付の図面および以下の詳細な説明からより明らかになるだろう。
図１は、本発明の一実施形態に従う、抵抗性スイッチングメモリ用路の例示的なアレイの図である。 図２Ａは、本発明の一実施形態に従う、例示的な抵抗性スイッチング不揮発性メモリ要素の断面図である。 図２Ｂは、本発明の別の実施形態に従う、例示的な抵抗性スイッチング不揮発性メモリ要素の断面図である。 図３は、図２Ａおよび図２Ｂに示されるタイプの抵抗性スイッチング不揮発性メモリ要素が、本発明の一実施形態に従う双安定挙動をどのように示し得るかを示すグラフである。 図４は、本発明の一実施形態に従う、ダイオードと直列につながれた例示的な抵抗性スイッチングメモリ要素の概略図である。 図５は、本発明の一実施形態に従う、電気デバイスと直列につながれた例示的な抵抗性スイッチングメモリ要素の概略図である。 図６は、本発明の一実施形態に従う、２つの電気デバイスと直列につながれた例示的な抵抗性スイッチングメモリ要素の概略図である。 図７は、本発明の一実施形態に従う、抵抗性スイッチングメモリ要素の複数の層を含む例示的なスタックメモリの断面図である。 図８は、本発明の一実施形態に従う、不揮発性メモリのための抵抗性スイッチングメモリ要素を形成することに含まれる例示的なステップのフローチャートである。
（詳細な説明）
本発明の実施形態は、抵抗性スイッチング要素から形成される不揮発性メモリに関する。本発明の実施形態は、また、抵抗性スイッチング不揮発性メモリ要素構造物およびそのような構造物を形成するために使用され得る製造方法に関する。
抵抗性スイッチング要素は、任意の適切なタイプの集積回路上に形成され得る。もっとも典型的には、抵抗性スイッチングメモリ要素は、高容量の不揮発性メモリ集積回路の一部として形成され得る。不揮発性メモリ集積回路は、しばしば、ポータブルデバイス（例えば、デジタルカメラ、モバイル電話、ハンドヘルドコンピュータおよび音楽プレーヤ）において使用される。一部の配置において、不揮発性メモリデバイスは、モバイル装備（例えば、セルラ電話）に組み込まれ得る。他の配置において、不揮発性メモリデバイスは、電子装備にユーザによって取り外し可能に設置され得るメモリカードまたはメモリキー内にパッケージングされる。
メモリアレイをメモリデバイス上に形成するために抵抗性スイッチングメモリ要素を使用することは、単なる例示である。一般的には、任意の適切な集積回路が本発明の抵抗性スイッチング構造物を用いて形成され得る。抵抗性スイッチングメモリ要素から形成されるメモリアレイの製造は、本明細書において例として説明される。
不揮発性抵抗性スイッチングメモリ要素１２の例示的なメモリアレイ１０が図１に示される。メモリアレイ１０は、メモリデバイスまたは他の集積回路の一部であり得る。読み出しおよび書き込み回路が、導体１６および直交導体１８を用いてメモリ要素１２に接続される。導体（例えば、導体１６および導体１８）は、時にワードラインおよびビットラインといわれ、アレイ１０の要素１２にデータを読み出し、書き込むために使用される。個別のメモリ要素１２またはメモリ要素１２のグループは、適切な組の導体１６および１８を用いて処理され得る。メモリ要素１２は、図１においてライン１４によって概略的に示されるように、１つ以上の材料の層から形成され得る。さらに、メモリアレイ（例えば、メモリアレイ１０）は、マルチレイヤメモリアレイ構造物を構成するために、垂直の態様でスタックされ得る。
読み出し動作の間、メモリ要素１２の状態は、感知電圧を適切な組の導体１６および１８に印加することによって感知され得る。その履歴に依存して、この方法で処理されるメモリ要素は、高抵抗状態（すなわち「オフ」状態）または低抵抗状態（すなわち「オン」状態）いずれかであり得る。それゆえ、メモリ要素の抵抗は、どのデジタルデータがメモリ要素によって格納されるかを決定する。メモリ要素が高抵抗を有する場合には、例えば、メモリ要素は論理１（すなわち、「１」ビット）を含むといわれ得る。他方、メモリ要素が低抵抗を有する場合には、メモリ要素は論理０（すなわち、「０」ビット）を含むといわれ得る。書き込み動作の間、メモリ要素の状態は、適切な書き込み信号の適切な組の導体１６および１８への印加によって変更され得る。
抵抗性スイッチング不揮発性メモリ要素の例示的な実施形態の断面が図２Ａに示される。図２Ａの例において、メモリ要素１２は、金属酸化物２２から形成され、伝導性電極２０および２４を有する。アレイ（例えば、図１のアレイ１０）の一部として構築されるとき、伝導性ライン（例えば、ライン１６および１８）は、電極２０および２４に物理的かつ電気的に接続され得る。このような伝導性ラインは、金属または他の伝導性材料（例えば、タングステン、アルミニウム、銅、金属ケイ化物、ドーピングポリシリコン、ドーピングシリコン、これらの材料の組み合わせなど）から形成され得る。必要に応じて、伝導性ライン１６および１８は、伝導性ラインおよび電極の両方として作用し得る。このタイプの配置において、ライン１６は電極２０として作用し得、その結果、要素１２に対する上部電極を形成するために別の導体は必要ではない。同様に、ライン１８は、電極２４として作用し得、その結果、要素１２の下部電極のために、別の導体は必要ではない。
図２Ａの図において、伝導性ライン１６および１８は、電極２０および２４と接触して形成されるように概略的に示される。他の配置は、必要に応じて使用され得る。例えば、介在電気コンポーネント（例えば、ダイオード、ｐ−ｉ−ｎダイオード、シリコンダイオード、シリコンｐ−ｉ−ｎダイオード、トランジスタなど）があり得、この介在電気コンポーネントは、ライン１６と電極２０との間またはライン１８と電極２４との間に形成される。
金属酸化物層２２は、単一の材料の層または複数の材料の副層から形成され得る。点線２３によって示されるように、例えば、金属酸化物２２は、金属酸化物副層２２Ａおよび金属酸化物副層２２Ｂから形成され得る。一般的には、金属酸化物２２において任意の数の副層があり得る（例えば、３つ以上の副層、４つ以上の副層など）。図２Ａにおける２つの副層の描写は単なる例示である。
金属酸化物２２における各副層は、異なる製造プロセスおよび／または異なる材料を用いて形成され得る。例えば、副層２２Ａおよび２２Ｂは、窒化チタンから形成された伝導層２４を酸化することによって形成され得る。結果として生じる副層２２Ｂおよび２２Ａは、それぞれ、Ｔｉｘ１Ｏｙ１Ｎｚ１およびＴｉｘ２Ｏｙ２Ｎｚ２の組成を有し得る。ｚ２の値はｚ１の値よりもかなり小さくあり得る（例えば、１０倍以上小さい）。このタイプのシナリオにおいて、金属酸化物層２２の副層２２Ｂおよび２２Ａは、窒素を含有する。層２２のほとんど（すなわち、層２２Ａ）が、いかなる有意な量の窒素も含有しないが、１つ以上の関連する副層（例えば、副層２２Ｂ）は窒素豊富であり得る。必要に応じて、層（例えば、副層２２Ａおよび２２Ｂ）が、（一例として）スパッタリング技術を用いて堆積され得る。スパッタリングの間に、ガス圧は、連続的に変化する組成または離散的に変化する組成を有する層を生成するように、連続的または離散的に変化し得る。
副層（例えば、副層２２Ａおよび２２Ｂ）は、任意の適切な厚さを有し得る。例えば、副層２２Ａおよび２２Ｂは、５〜１５０オングストローム、２０〜２５０オングストローム、５０〜２０００オングストローム、などの層厚を有し得る。
必要に応じて、デバイス１２の複数の伝導層のうちの１つと、抵抗性スイッチング金属酸化物との間に、直列接続された電気コンポーネントが存在し得る。導体２４と金属酸化物２２との間に介在電気コンポーネント３８が存在する例示的配置が、図２Ｂに示される。
点線２１によって概略的に示されるように、構造物（例えば、電極２４および２０）のための伝導性材料は、１つ以上の材料の層から形成され得る。これらの層は、（例として）接着層、バリア層および仕事関数制御層を含み得る。
接着層は、例えば、約５〜５０オングストロームの厚さを有し得、他の層の金属酸化物層２２への接着を促進するために、金属酸化物層２２と直接接触して形成され得る。一部の材料（例えば、高仕事関数の貴重な材料（例えば、Ｐｔ））は、金属酸化物層２２と直接接触して形成されるとき、常に、良好に接着しない。このタイプの状況において、接着層の存在は、高仕事関数層が接着することを補助し得る。接着層は、任意の適切な材料から形成され得る。一例として、接着層は、チタン、タンタルもしくはタングステン、これらの窒化物、炭化物、ケイ化物の任意のもの、および／またはそれらの組み合わせから形成され得る。
バリア層は、要素１２の伝導性電極を形成する材料と、金属酸化物層２２の材料との間の相互拡散を防ぐために使用され得る。バリア層は、任意の適切な材料から形成され得る。バリア層は、（例として）約５〜１０００オングストロームの厚さを有し得るが、好適には約５〜５０オングストロームの厚さを有し得る。バリア層は、また、接着層としても作用し得る。バリア層の例は、耐熱金属（例えば、チタン、タンタル、タングステンなど）の窒化物、炭化物、窒化炭素、および／または窒化ケイ素を含む。別々の接着層およびバリア層を有する要素１２において、接着層は、金属酸化物層２２と接触して形成され得、バリア層は接着層と接触して形成され得る。
仕事関数制御層は、金属酸化物層２２上の電極の仕事関数を効率的に決定する材料（例えば、金属）の層である。仕事関数制御層は、金属酸化物２２上に形成され得るか、または、接着層および／またはバリア層上に形成され得る。仕事関数制御層は、高仕事関数（例えば、４．５ｅＶまたは５．０ｅＶよりも大きい）を有し得る。仕事関数制御層が接着層および／またはバリア層と共に使用される場合には、接着層、バリア層、または接着層とバリア層との合計の厚さが１００オングストローム以下であることが好適であり、仕事関数制御層が金属酸化物層上で電極の効果的な仕事関数を設定する主要な層のままであるように５０オングストローム以下であることがより好適である。仕事関数制御層は、典型的には、約５０オングストローム以上の厚さである。
電極２０および２４を形成するために使用され得る材料の例は、金属（例えば、耐熱または遷移金属）、金属合金、金属窒化物（例えば、耐熱金属窒化物）、金属窒化ケイ素（すなわち、ケイ素および窒素と共に耐熱金属、遷移金属または他の金属を含有する材料）、金属炭化物、金属窒化炭素、金属ケイ化物または他の導体を含む。電極２０および２４に使用される金属窒化物は、二元窒化物（すなわち、ＭｅｘＮｙ、ここでＭｅは金属）、三元窒化物（例えば、Ｍｅ１ｘＭｅ２ｙＮｚ、ここでＭｅ１およびＭｅ２は金属）または他の適切な窒化物であり得る。
金属酸化物２２は、遷移金属酸化物などの金属酸化物（例えば、コバルトベース、ニッケルベース、銅ベース、亜鉛ベース、チタンベース、ジルコニウムベース、ハフニウムベース、バナジウムベース、ニオブベース、タンタルベース、クロムベース、モリブデンベース、タングステンベースまたはマンガンベースの酸化物あるいはアルミニウムベースの酸化物などの他の酸化物）から形成され得る。１つ以上のドーパントが金属酸化物２２に組み込まれ得る。金属酸化物２２に組み込まれ得るドーパントの例は、Ｔｉ、Ｎｉ、Ｃｏ、Ｚｒ、Ｖ、ＡｌおよびＮｂを含むが、これらに限定されない。
一般的に、電極２０および２４ならびに金属酸化物２２は、それぞれ１つ以上の金属を含有し得る。所与の層において最も高い原子濃度で存在する金属は、本明細書において、その層の最も支配的な金属と言われる。
改善された不揮発性スイッチング挙動（収率および安定性を含むがこれらに限定されない）は、第１の電極２４または第２の電極２０が金属酸化物２２とのオーム接触を形成するとき達成され得ることが見出されている。さらに、オーム接触とは反対側の電極は、金属酸化物２２とのショットキー接触を形成するように選ばれることが望ましい。好適には、金属酸化物２２は、（例えば、金属欠如材料、金属豊富材料、酸素欠如材料または酸素豊富材料には限定されないがこれらを含むことによって）非化学量論的であるように選ばれ、欠損（例えば、金属欠落、金属割り込み、酸素欠落または酸素割り込みを含むがこれらに限定されない）および／または電荷担体が金属酸化物中に形成されることを可能にする。
さらに、熱的に安定し（例えば、凝集、デウェッティング、離層などが起こらない）、後の処理ステップの間に金属酸化物と負に反応しない電極層を選ぶことが望ましい（例えば、ケイ素ベースのダイオード形成、ドーパント活性化の間であって、処理温度が、それぞれ５００℃および７００℃を越え得る）。
複数の電極のうちの１つを、金属窒化物（例えば、ＭｅｘＮｙ）、金属窒素ケイ化物（例えば、ＭｅｘＳｉｙＮｚ）または金属窒素炭化物（例えば、ＭｅｘＣｙＮｚ）であり、ここで電極中の最も支配的な金属が非化学量論的金属酸化物２２中の最も支配的な金属と同一であるように選ぶことは、良好なスイッチング特性を有する熱的に安定なオーム接触またはショットキー接触の形成を可能にし得る。例えば、第１の電極２４は、窒化チタンであり得、Ｔｉを含有し得、金属酸化物２２は、公称ｎ型の（ドーピングされた、またはドーピングされていない）非化学量論的酸化チタン層であり得る。金属酸化物の仕事関数よりも小さな仕事関数を有する電極材料は、通常、金属酸化物がｎ型材料のように挙動するときにオーム接触を形成する。ＩＶＢ族、ＶＢ族、ＶＩＢ族およびＶＩＩＢ族の金属窒化物は、概して、低仕事関数の化合物を形成する。したがって、酸化チタンと接触する窒化チタンは、熱的に安定したオーム接触を形成する。非化学量論的金属酸化物が公称ｐ型である場合には、金属酸化物の仕事関数よりも低い仕事関数を有する電極材料は、通常、ショットキー接触を形成する。最も支配的な金属の他の例は、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、およびタングステンを含むがこれらに限定されない。さらに、周期表の下部に位置する金属をベースにする金属窒化物は、周期表の上部に位置する金属から形成された金属窒化物よりも低い仕事関数の材料を形成する。それゆえ、金属酸化物が、酸化チタンベースである例において、窒化タンタル電極は、また、窒化タンタルと類似の結果を得るために使用される。
電極と同一の金属から金属酸化物２２を形成することに対する別の利点は、このことが、可能性として、電極を形成するために使用される動作と、金属酸化物層２２を形成するために使用される動作との間で処理チャンバを変更する必要性を除去し得ることである。
電極２０と金属酸化物２２との間に形成されるインターフェースは、ショットキー接触またはオーム接触であり得る。電極２４と金属酸化物２２との間に形成されるインターフェースもまた、ショットキー接触またはオーム接触であり得る。対向する電極は、相対する接触タイプであることが望ましい。１つの適切な配置を用いて、電極２４および金属酸化物２２は、（例えば、電極２４に対して金属窒化物を用いて）オーム接触を形成し、金属酸化物２２および電極２４は、（例えば、電極２０に対して動作接着層および仕事関数制御層を用いて）ショットキー接触を形成する。チタンベースのｎ型金属酸化物の例の場合には、チタンベースのｎ型金属酸化物を形成するために、電極２４が窒化チタンであるように選ばれる。さらに、高仕事関数材料（例えば、Ｐｔ、Ｉｒ、ＩｒＯ２など）が、ショットキー接触を形成するために相対する電極２０として選ばれる（すなわち、電極の仕事関数は、ｎ型金属酸化物の仕事関数よりも高い）。好適には約５０オングストローム以下であり、より好適には約２０オングストローム以下である、薄い接着／バリア層がオプションで使用され得る。接着／バリア層の厚さは、仕事関数制御層の材料に負に影響せずに、接着を改善し得るように選ばれ得る。
抵抗性スイッチングメモリ要素１２は、双安定性抵抗を示す。抵抗性スイッチングメモリ１２が高抵抗状態にあるとき、論理１を含むといわれ得る。抵抗性スイッチングメモリ１２が低抵抗状態にあるとき、論理０を含むといわれ得る。（必要に応じて、高抵抗は論理０を意味し得、低抵抗は論理１を意味し得る）。抵抗性スイッチングメモリ１２の状態は、感知電圧の印加によって感知され得る。抵抗性スイッチングメモリ要素１２の状態を変化させることが望ましいとき、読み出しおよび書き込み回路は、適切な制御信号を適切なライン１６および１８に印加し得る。
金属酸化物２２を製造するために使用される処理パラメータの適切な選択によって、比較的高い抵抗を示す抵抗性スイッチング金属酸化物が形成され得る。例えば、デバイス１２の金属酸化物２２は、少なくとも１ ｏｈｍ−ｃｍ、少なくとも１０ ｏｈｍ−ｃｍ、または少なくとも１００ ｏｈｍ−ｃｍ以上の高状態抵抗性を示し得る。要素１２の高状態抵抗の要素１２の低状態抵抗に対する比率は、５または１０より大きくあり得る（一例として）。
デバイス１２に対する電流（Ｉ）対電圧（Ｖ）プロットが図３に示される。最初に、デバイス１２は、高抵抗状態にあり得る（例えば、論理１を格納する）。この状態において、デバイス１２の電流対電圧特性は実線ＨＲＳ２６によって表される。デバイス１２の高抵抗状態は、デバイス１２のアレイに関連する読み出しおよび書き込み回路によって感知され得る。例えば、読み出しおよび書き込み回路は、読み出し電圧ＶＲＥＡＤをデバイス１２に印加し得、デバイス１２を通って流れる結果として生じる低電流ＩＬを感知し得る。論理０をデバイス１２に格納することが望ましいときは、デバイス１２は、その低抵抗状態にされ得る。このことは、デバイス１２の端子１６および１８にわたって、電圧ＶＳＥＴを印加するために、読み出しおよび書き込み回路を用いることによって達成され得る。ＶＳＥＴをデバイス１２に印加することによって、デバイス１２が、点線３０によって示されるように低抵抗状態に入る。この領域において、デバイス１２の構造は、（例えば、金属酸化物２２を通る電流フィラメントの形成または他の適切な機構によって）変化し、その結果、電圧ＶＳＥＴの除去に続いて、デバイス１２が低抵抗曲線ＬＲＳ２８によって特徴付けられる。
デバイス１２の低抵抗状態は、読み出しおよび書き込み回路を用いることによって感知され得る。読み出し電圧ＶＲＥＡＤが抵抗性スイッチングメモリ要素１２に印加されるとき、読み出しおよび書き込み回路は、比較的高い電流値ＩＨを感知し、このことは、デバイス１２がその低抵抗状態にあることを示している。論理１をデバイス１２に格納することが望ましいとき、デバイス１２は、電圧ＶＲＥＳＥＴをデバイス１２に印加することによって、再び、その高抵抗状態になり得る。読み出しおよび書き込み回路がＶＲＥＳＥＴをデバイス１２に印加するとき、デバイス１２は、点線３２によって示されるように、その高抵抗状態ＨＲＳに入る。電圧ＶＲＥＳＥＴがデバイス１２から除去されるとき、デバイス１２は再び高抵抗ラインＨＲＳ２６によって特徴付けられる。
抵抗性スイッチングメモリ要素１２の双安定抵抗は、メモリ要素１２を、デジタルデータを格納することに適したものにさせる。電圧ＶＳＥＴおよびＶＲＥＳＥＴの印加がない場合には、格納されたデータ内に変更は起こらず、要素１２などの要素から形成されたメモリは不揮発性である。
任意の適切な読み出しおよび書き込み回路およびアレイレイアウトスキームは、抵抗性スイッチングメモリ要素（例えば、要素１２）から、不揮発性メモリデバイスを構築するために使用され得る。例えば、水平ライン１６および垂直ライン１８は、抵抗性スイッチングメモリ要素１２の端子に直接接続され得る。これは単なる例示である。必要に応じて、他の電気デバイスが各要素１２と関連付けられ得る。
１つの例が図４に示される。図４に示されるように、ダイオード３６は、抵抗性スイッチングメモリ要素１２と直列に配置され得る。ダイオード３６は、ショットキーダイオード、ｐ−ｎダイオード、ｐ−ｉ−ｎダイオードまたは任意の他の適切なダイオードであり得る。
必要に応じて、他の電気コンポーネントは、抵抗性スイッチングメモリ要素１２と直列に形成され得る。図５に示されるように、直列接続された電気デバイス３８は、抵抗性スイッチングメモリ要素１２に連結され得る。デバイス３８は、ダイオード、トランジスタ、または任意の他の適切な電子デバイスであり得る。これらのようなデバイスは、交流電流の流れを整流し得るか、または変更し得るので、これらのデバイスは、時に、整流要素または電流操作要素といわれる。図６に示されるように、電気デバイス３８は、抵抗性スイッチングメモリ要素１２と直列に配置され得る。電位デバイス３８は、不揮発性メモリ要素の一部として形成され得るか、または、抵抗性スイッチング金属酸化物およびその関連付けられた電極に対して電位的に離れた位置において別のデバイスとして形成され得る。
メモリ要素１２は、アレイ１０において単一の層において製造され得るか、または（電気デバイス３８と関連付けられるか、または関連付けられない）３次元スタックを形成する複数の層において製造され得る。複数層のメモリ要素スキームを用いて、メモリアレイ（例えば、図１のメモリアレイ１０）を形成することの利点は、このアプローチのタイプが、メモリ要素密度が、所与のチップサイズに対して最大化されることを可能にすることである。
複数の層のメモリ要素を含む例示的な集積回路４０が図７に示される。図７に示されるように、集積回路４０は基板４４（例えば、シリコンウェハ）を有する。抵抗性スイッチング不揮発性メモリ要素１２の複数の層４２は基板４４上に形成されている。図７の例において、基板４４上には４つの層４２がある。これは単なる例である。集積回路上には任意の適切な数の抵抗性スイッチングメモリ要素１２の層があり得る。典型的には、各層が図１に描かれるものと類似の交点アレイに配置される。
各層４２は、同一のメモリ要素１２を含み得るか、または層４２の全ては異なるタイプのメモリ要素を含み得る。一例として、メモリ要素１２の第１の層が基板４４上に形成され、メモリ要素１２の第２の層がメモリ要素の第１の層上に形成される状況を考慮されたい。この状況において、メモリ要素の第１の層は、最も支配的な金属が同一な（例えば、チタン）下部電極および金属酸化物層を有し得、一方で、メモリ要素の第２の層は、最も支配的な金属が同一な（例えば、ハフニウム）下部電極および金属酸化物層を有し得るが、ここでは最も支配的な金属は第１の層中の最も支配的な金属と同一ではない。必要に応じて、要素１２の下部電極および金属酸化物層中の最も支配的な金属が同一であり得る。例えば、チタンは、スタックされたメモリ集積回路中の要素１２の全ての層の下部電極および金属酸化物層において使用され得る。
要素１２を製造するときに形成される材料の層は、任意の適切な技術を用いて堆積され得る。例示的な堆積技術は、物理蒸着（例えば、スパッタ堆積または蒸着）、化学蒸着、原子層堆積、電気化学的堆積（例えば、無電解堆積または電解メッキ）、イオン注入（例えば、アニーリング動作に続くイオン注入）、熱酸化などを含む。
典型的な製造プロセスは図８に示される。ステップ４６において、１つ以上のオプションの層が形成される。例えば、メモリ要素１２において下にある配線構造または下部層を形成する材料の層は、シリコンウェハまたは他の適切な基板上に形成され得る。必要に応じて、電流操作要素（例えば、図６の電流操作要素３８）を形成する材料の層が堆積され得る。
ステップ４８において、第１の伝導層（図２Ａおよび図２Ｂの伝導層２４）が形成され得る。伝導層２４は、下部回路層上に形成され得る。伝導層２４は、一例として、デバイス１０上の下にあるライン１８上に形成され得るか、またはライン１８の一部として形成され得る。伝導層２４は、ステップ４６から、下部層構造上に堆積され得る。例えば、層２４は、基板、不揮発性メモリ要素の層（例えば、形成される集積回路がスタックされたメモリデバイスであるとき）、伝導層（例えば、配線のためのライン１８）、伝導性配線ラインおよび不揮発性メモリ要素を互いに絶縁する絶縁層、または任意の適切な材料の層の上に堆積され得る。
層２４は、金属、金属窒化物、金属ケイ化物または他の適切な伝導性材料から形成され得る。層２４は、好適には、ＭｅｍＮｎの金属窒化物から形成され、ここでＭｅはＩＶＢ族、ＶＢ族またはＶＩＢ族に由来する金属である。このタイプの伝導性の層は、その後堆積される金属酸化物層との安定性伝導性インターフェースを形成し、伝導性層２４と金属酸化物層２２との間の良好な仕事関数マッチングを可能にし得、その後形成される金属酸化物がｎ型か、またはｐ型であるかにそれぞれ依存してオーム接触またはショットキー接触のいずれかを形成する。ＩＶＢ族、ＶＢ族およびＶＩＢ族に由来する金属の仕事関数は、周期表中の列を１つ下がるにつれ減少する傾向にある。例えば、ＩＶＢ族において、Ｔｉの仕事関数は、Ｚｒの仕事関数よりも高く、この仕事関数は、Ｈｆの仕事関数よりも高い。同様に、ＶＢ族において、Ｖの仕事関数は、Ｎｂに対する仕事関数よりも高く、この仕事関数は、同様に、Ｔａの仕事関数よりも高い。この特性は、材料が、使用される抵抗性スイッチング材料に対して適切な層２４のために選択されることを可能にする。
しばしば、その純粋な形態における金属の仕事関数よりも低い仕事関数を有する金属を含有する電極を生成することが望ましい。例えば、電極とｎ型金属酸化物層との間にオーム接触を形成するために、金属酸化物の仕事関数よりも低い仕事関数を有する電極を使用することが望ましい。所与の金属の窒化物は、概して、純金属よりも低い仕事関数を有するので、金属それ自体からではなく、金属の窒化物から電極を形成することが望ましい。さらに、金属窒化物は、概して、純金属よりも熱的に安定している。ステップ４８において形成され得る二元窒化物は、ＴｉｍＮｎ、ＷｍＮｎおよびＮｂｍＮｎ（例えば、ＴｉｘＯｙ、およびＷｘＯｙおよびＮｂｘＯｙ金属酸化物層とともに使用する）を含む。三元窒化物もまた形成され得る（例えば、ＴｉｘＡｌｙＮｚ、ＮｂｘＡｌｙＮｚおよびＷｘＡｌｙＮｚ）が、所望の仕事関数に対して選ばれるべきである。
層２４を形成するために使用され得る技術は、物理蒸着（例えば、スパッタ堆積または蒸着）、化学蒸着、原子層堆積および電気化学的堆積（例えば、無電解堆積または電解メッキ）を含む。必要に応じて、２つ以上の材料が伝導層２４を形成するために使用され得る。例えば、伝導層２４は、異なる材料の複数の副層から形成され得るか、または２つ以上の元素の混合物から形成され得る。層２４の組成は、また、ドーピングを用いて（例えば、ドーパントを金属または他の材料に付加するためにイオン注入を用いて）変更され得る。層２４の厚さは、（一例として）１０〜１００００オングストロームの範囲に存在し得る。層２４は、デバイス１２の下部電極として作用し得る。
ステップ４８の伝導層が形成された後で、１つ以上の光学層はステップ５０において形成され得る。これらの層は、一例として、電気デバイス（電流操作要素、例えば、図２Ｂのデバイス３８）を形成する際に使用され得る。ステップ５２の間に、（例えば、ドーピングされたシリコンそして／または真性シリコンのような）半導体の１つ以上の層が形成され得、必要に応じて、導体または他の材料の１つ以上の層が形成され得る。ダイオードを形成する場合、ｎ型およびｐ型シリコンの層が堆積され得る。ステップ５０の層は、任意の適切な技術（例えば、物理蒸着、化学蒸着、原子層堆積または電気化学的堆積）を用いて伝導層２４上に堆積され得る。このような電気デバイスはオプションであり、特に、操作要素が電極と金属酸化物との間に挿入される場合には、このステップの層は形成される必要がない。
ステップ５２において、金属酸化物層２２は、第１の伝導層の上に堆積され得る。ステップ５２においてオプションの層が形成されない場合には、金属酸化物層は、第１の伝導層上に直接堆積され得るか、または第１の伝導層を酸化することによって（例えば、炉内での熱酸化、高速熱酸化ツール、またはアニーリングステップに続く酸素イオンのイオン注入を用いることによって）形成され得る。ステップ５０のオプションの層が第１の伝導層上に形成された場合には、金属酸化物層２２はオプションの層上に、すなわち第１伝導層の上に形成され得る。
金属酸化物層２２は任意の適切な酸化物から形成され得る。例えば、金属酸化物層２２は、ニッケルなどの遷移金属から形成され得る（すなわち、酸化ニッケルを形成する）。金属酸化物が形成され得る他の金属は、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、ＴａおよびＷを含む。Ｔｉ、Ｃｏ、Ｚｒ、Ｖ、ＡｌおよびＮｂのようなドーパントは（例として）層２２を形成する際に使用され得る。ドーパントは任意の適切な濃度（例えば、０〜３０％の原子濃度）で導入され得る。
金属酸化物層２２は、非化学量論的材料ＭｅｘＯｙから形成され得、ここでＭｅはＩＶＢ族、ＶＢ族、またはＶＩＢ族に由来する金属である。金属豊富な金属酸化物は、ｎ型半導体を形成する傾向にある。金属欠乏の金属酸化物は、ｐ型半導体を形成する傾向にある。非化学量論的金属酸化物は、化学量論的金属酸化物よりも良好な抵抗性スイッチング特性を示し得る。ステップ５２において形成され得る、特に適切な金属酸化物は、（例として）ＴｉｘＯｙ、ＺｒｘＯｙ、ＨｆｘＯｙ、ＶｘＯｙ、ＮｂｘＯｙ、ＴａｘＯｙ、ＣｒｘＯｙ、ＭｏｘＯｙ、およびＷｘＯｙを含む。
ステップ５２の間に、金属酸化物層２２は、単一の材料の層として、または複数の副層として堆積され得る。層２２が複数の副層として形成される配置において、各副層は可能性としては異なる組の材料を用いて、可能性として異なる製造プロセスによって形成され得る。例えば、金属酸化物層２２中の異なる副層は、異なる堆積圧力、温度および電力レベル（例えば、層２２がＰＶＤ技術を用いて堆積されるときは異なるスパッタリング電力）において形成され得る。金属酸化物層２２中の異なる副層は、また、異なる材料から形成され得る。例えば、１つの副層はドーパントを含み得、別の副層はドーパントを含まないことがあり得る。必要に応じて、層２２中の材料（例えば、金属および／またはドーパント）の濃度は連続的に変わり得、その結果、任意の急激な（ａｂｒｕｐｔ）インターフェースなしで、１つの層が次の層に達する。
ステップ５２において金属酸化物層２２を形成した後、１つ以上のオプションの層が、ステップ５４において金属酸化物層２２上に形成され得る。これらの層は、一例として、例えば、図２Ｂのデバイス３８のような電気デバイス（電流操作要素）を形成するために使用され得る。ステップ５４の間に、（例えば、ドーピングされたシリコンおよび／または真性シリコンなどの）半導体の１つ以上の層が形成され得、必要に応じて、導体または他の材料の１つ以上の層が形成され得る。ダイオードを形成する場合には、ｎ型シリコンおよびｐ型シリコンの層が堆積され得る。ステップ５４の間に堆積される層は、任意の適切な技術（例えば、物理蒸着、化学蒸着、原子層堆積または電気化学的堆積）を用いて金属酸化物層２２上に堆積され得る。このような電気デバイスはオプションであり、このステップは、特に操作要素が電極と金属酸化物との間に挿入されない場合には行われる必要がない。
ステップ５６において、第２の伝導層が形成され得る。例えば、伝導性材料の層（例えば、図２Ａおよび図２Ｂの導体２０）が形成され得る。ステップ５４のオプションの層のうちの１つ以上が堆積されているとき、第２の伝導層が、ステップ５２において堆積された金属酸化物層２２の上のオプションの層上に堆積され得る。ステップ５４のオプションの層のうちのどれも堆積されない場合には、第２の伝導層が金属酸化物層２２の上に堆積され得る。第２の伝導層がデバイス１２に対する上部電極として作用し得る。オーム接触またはショットキー接触が、第２の伝導層と金属酸化物層２２との間のインターフェースにおいて形成され得る。好適には、第２の伝導層は、第１の伝導層が金属酸化物層に対するオーム（ショットキー）接触を形成するときに、ショットキー（オーム）であるように選ばれる。
第２の伝導層は、金属、金属窒化物（例えば、二元金属窒化物または三元金属窒化物）、金属ケイ化物または他の適切な伝導性材料から形成され得る。（ｎ型）金属酸化物に対するショットキー接触を形成するために使用され得る高仕事関数材料は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｄ、ＴｉｘＡｌｙＮｚ、ＴａｘＡｌｙＮｚ、ＷｘＡｌｙＮｚ、ＩｒＯ２、およびＲｕＯ２を含む。第２の伝導層を形成するために使用され得る技術は、物理蒸着（例えば、スパッタ堆積または蒸着）、化学蒸着、原子層堆積、および電気化学的堆積（例えば、無電解堆積または電解メッキ）を含む。必要に応じて、２つ以上の材料が第２の伝導層を形成するために使用され得る。例えば、伝導層２０は、図２Ｂに示されるような異なる材料の複数の副層から形成され得るか、または２つ以上の元素の混合物から形成され得る。第２の伝導層中の最も支配的な金属は、金属酸化物および第１の伝導層中の最も支配的な金属と同一であったり、または異なったりする。第２の伝導層は、金属酸化物および第１の伝導層（例えば、金属窒化物）の最も支配的な金属を、（例として）１０％未満の原子濃度で含有し得る。
ステップ５８において、１つ以上のオプションの層がステップ５６の伝導層上に形成され得る。例えば、材料の１つ以上の層が堆積され得る。例としてこれらの層は、図５または図６のデバイス３８のような電気デバイス（電流操作要素）を形成するために使用され得る。ステップ５８の間に、（例えば、ドーピングされたシリコンおよび／または真性シリコンなどの）半導体の１つ以上の層が形成され得、必要に応じて、導体または他の材料の１つ以上の層が形成され得る。ダイオードを形成する場合、ｎ型シリコンおよびｐ型シリコンの層が堆積され得る。ステップ５８の間に堆積される層は、任意の適切な技術（例えば、物理蒸着、化学蒸着、原子層堆積、または電気化学的堆積）を用いて第２の伝導層上に堆積され得る。
一実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、該抵抗性スイッチング不揮発性メモリ要素は、第１の金属窒化物伝導層と、第２の伝導層と、第１の金属窒化物伝導層と第２の伝導層との間に位置する非化学量論的抵抗性スイッチング金属酸化物の層とを含み、第１の金属酸化物伝導層は最も支配的な金属を含有し、非化学量論的金属酸化物の層は、最も支配的な金属を含有し、第１の金属窒化物伝導層中の最も支配的な金属と、非化学量論的金属酸化物の層中の最も支配的な金属とは同一である。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、ショットキー接触が、１）第１の金属窒化物伝導層と非化学量論的金属酸化物の層との間と、２）第２の伝導層と非化学量論的金属酸化物の層との間とのうちの少なくとも１つのインターフェースに形成される。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、金属酸化物は少なくとも１つのドーパントを含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、オーム接触は、１）第１の金属窒化物伝導層と金属酸化物との間と、２）第２の伝導層と金属酸化物との間とのうちの少なくとも１つのインターフェースに形成される。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第１の金属窒化物および第２の伝導層のうちの少なくとも１つが三元金属窒化物である。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第１の金属窒化物伝導層が金属酸化物とのオーム接触を形成し、第２の伝導層が金属酸化物とのショットキー接触を形成する。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第１の金属窒化物伝導層が遷移金属から形成される遷移金属窒化物を含み、金属酸化物は遷移金属の酸化物を含み、第２の伝導層が金属酸化物とのショットキー接触を形成する。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、非化学量論的金属酸化物中の最も支配的な金属が遷移金属を含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、非化学量論的金属酸化物中の最も支配的な金属が、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、ＴａおよびＷからなる群から選択される遷移金属を含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第２の伝導層は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｄ、ＴｉｘＡｌｙＮｚ、ＴａｘＡｌｙＮｚ、ＷｘＡｌｙＮｚ、ＩｒＯ２およびＲｕＯ２からなる群から選択される材料を含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、抵抗性スイッチング不揮発性メモリ要素は、集積回路上に形成され、該集積回路は、電流操作要素を含み、１）第１の金属窒化物伝導層と、２）第２の伝導層とのうちの少なくとも１つが、電流操作要素と直列に連結される。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、抵抗性スイッチング不揮発性メモリ要素は、集積回路上に形成され、該集積回路は、該集積回路上に垂直にスタックされた抵抗性スイッチング不揮発性メモリ要素の層を含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、抵抗性スイッチング不揮発性メモリ要素は、集積回路上に形成され、該集積回路は、該集積回路上に垂直にスタックされた抵抗性スイッチング不揮発性メモリ要素の層を含み、該垂直にスタックされた抵抗性スイッチング不揮発性メモリ要素は、電流操作要素と電気的に連結される。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、金属酸化物の層中の最も支配的な金属はアルミニウムである。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第２の伝導層は最も支配的な金属を含有し、第２の伝導層中の最も支配的な金属は、第１の金属窒化物伝導層中の最も支配的な金属および金属酸化物層中の最も支配的な金属とは異なる。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第２の伝導層は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｄ、ＴｉｘＡｌｙＮｚ、ＴａｘＡｌｙＮｚ、ＷｘＡｌｙＮｚ、ＩｒＯ２およびＲｕＯ２からなる群から選択される材料を含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第２の伝導層は、第１の金属窒化物伝導層中に最も支配的な金属を１０％未満の原子濃度で含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、該抵抗性スイッチング不揮発性メモリ要素は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に挿入された抵抗性スイッチング非化学量論的金属酸化物の層とを含み、第１の電極および抵抗性スイッチング金属酸化物は、同一の最も支配的な金属を含有する。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、抵抗性スイッチング不揮発性メモリ要素は集積回路上に形成され、該集積回路は、集積回路上に垂直にスタックされた抵抗性スイッチング不揮発性メモリ要素の層を含み、抵抗性スイッチング不揮発性メモリ要素は、スタックされた層のうちの１つに形成され、抵抗性スイッチング不揮発性メモリ要素を含むスタックされた層に隣接するスタックされた層のうちの１つが付加的な抵抗性スイッチング不揮発性メモリ要素を含み、付加的な抵抗性スイッチング不揮発性メモリ要素は、最も支配的な金属を有する金属窒化物電極層を有し、そして金属酸化物を有し、該金属酸化物は、付加的な抵抗性スイッチング不揮発性メモリ要素の金属窒化物電極層中の最も支配的な金属と同一である最も支配的な金属を有する。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第２の電極は少なくとも第１および第２の層を含み、第１の層は、接着層およびバリア層からなる群から選択される層を含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第１の層は第１の厚さを有し、第２の層は第２の厚さを有し、第２の厚さは第１の厚さよりも大きい。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、第２の電極は金属酸化物とのショットキー接触を形成し、第２の層は仕事関数制御層である。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、仕事関数制御層は５ｅＶより大きい仕事関数を有する。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、抵抗性スイッチング不揮発性メモリ要素は集積回路上に形成され、該集積回路は、垂直にスタックされた抵抗性スイッチング不揮発性メモリ要素の層を含み、垂直にスタックされた抵抗性スイッチング不揮発性メモリ要素の層のうちの少なくとも１つは、抵抗性スイッチング金属酸化物中の最も支配的な金属と同一の最も支配的な金属を有する金属酸化物を含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、抵抗性スイッチング不揮発性メモリ要素は集積回路上に形成され、該集積回路は、垂直にスタックされた抵抗性スイッチング不揮発性メモリ要素の層を含み、垂直にスタックされた抵抗性スイッチング不揮発性メモリ要素の層のうちの少なくとも１つは、抵抗性スイッチング金属酸化物中の最も支配的な金属とは異なる最も支配的な金属を有する金属酸化物を含む。
別の実施形態に従って、抵抗性スイッチング不揮発性メモリ要素が提供され、抵抗性スイッチング不揮発性メモリ要素は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に挿入された抵抗性スイッチング非化学量論的金属酸化物の層とを含み、第１の電極および抵抗性スイッチング金属酸化物は、同一の最も支配的な金属を含有し、第１の電極および第２の電極のうちの１つが貴重な材料を含む。
別の実施形態に従って、第１の最も支配的な金属を有する第１の伝導層を形成することと、第１の伝導層上に第２の最も支配的な金属とを有する抵抗性スイッチング非化学量論的金属酸化物層を形成することであって、第１の最も支配的な金属と第２の最も支配的な金属とは同一である、ことと、金属酸化物層上に第２の伝導層を形成することとを含む方法が提供される。
別の実施形態に従って、金属酸化物層をドーピングすることを含む方法が提供される。
別の実施形態に従って、ドーパントを金属酸化物層に注入することを含む方法が提供される。
別の実施形態に従って、金属酸化物層を形成することが第１の副層を形成することと、第２の副層を形成することとを含む方法が提供される。
別の実施形態に従って、第１の副層および第２の副層を異なる材料から形成することを含む方法が提供される。
別の実施形態に従って、第１の副層および第２の副層を別の製造プロセスによって形成することを含む方法が提供される。
別の実施形態に従って、抵抗性不揮発性メモリ要素が提供され、該抵抗性不揮発性メモリ要素は、第１の金属窒化物伝導層と、第２の伝導層と、第１の金属窒化物伝導層と第２の伝導層との間に位置する非化学量論的抵抗性スイッチング金属酸化物の層とを含み、第１の金属酸化物伝導層は最も支配的な金属を含有し、非化学量論的金属酸化物の層は、最も支配的な金属を含有し、第１の金属窒化物伝導層中の最も支配的な金属と、非化学量論的金属酸化物の層中の最も支配的な金属とは同一である。
別の実施形態に従って、不揮発性抵抗性スイッチングメモリ要素が提供され、金属酸化物の層は異なる材料の第１の副層と第２の副層とを含む。
別の実施形態に従って、不揮発性抵抗性スイッチングメモリ要素が提供され、第１の金属窒化物伝導層は、第２の伝導層とは異なる材料である。
別の実施形態に従って、不揮発性抵抗性スイッチングメモリ要素が提供され、第２の伝導層は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｄ、ＴｉｘＡｌｙＮｚ、ＴａｘＡｌｙＮｚ、ＷｘＡｌｙＮｚ、ＩｒＯ２およびＲｕＯ２からなる群から選択される材料を含み、非化学量論的金属酸化物中の最も支配的な金属は、遷移金属、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、ＴａおよびＷからなる群から選択される金属を含む。
別の実施形態に従って、不揮発性抵抗性スイッチングメモリ要素が提供され、第１の伝導層および第２の伝導層のうちの少なくとも１つが貴重な材料を含む。
上述は本発明の原理の単なる例示であり、さまざまな修正が、本発明の範囲および精神から逸脱することなしに当業者によってなされ得る。

Claims (1)

  1. 明細書に記載の発明。
JP2013095017A 2007-05-09 2013-04-30 抵抗性スイッチング不揮発性メモリ要素 Withdrawn JP2013175768A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92864807P 2007-05-09 2007-05-09
US60/928,648 2007-05-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010507572A Division JP5422552B2 (ja) 2007-05-09 2008-05-02 抵抗性スイッチング不揮発性メモリ要素

Publications (1)

Publication Number Publication Date
JP2013175768A true JP2013175768A (ja) 2013-09-05

Family

ID=39969361

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010507572A Active JP5422552B2 (ja) 2007-05-09 2008-05-02 抵抗性スイッチング不揮発性メモリ要素
JP2013095017A Withdrawn JP2013175768A (ja) 2007-05-09 2013-04-30 抵抗性スイッチング不揮発性メモリ要素

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010507572A Active JP5422552B2 (ja) 2007-05-09 2008-05-02 抵抗性スイッチング不揮発性メモリ要素

Country Status (4)

Country Link
US (5) US8144498B2 (ja)
JP (2) JP5422552B2 (ja)
CN (1) CN101711431B (ja)
WO (1) WO2008140979A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015397A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2017103453A (ja) * 2015-11-06 2017-06-08 エイチジーエスティーネザーランドビーブイ 集束電場を有する抵抗変化メモリセル
KR20170089726A (ko) * 2016-01-27 2017-08-04 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524722B2 (en) * 2006-10-12 2009-04-28 Macronix International Co., Ltd. Resistance type memory device and fabricating method and operating method thereof
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US8975613B1 (en) * 2007-05-09 2015-03-10 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
WO2008149484A1 (ja) 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
KR20090014007A (ko) * 2007-08-03 2009-02-06 삼성전자주식회사 쇼트키 다이오드 및 그를 포함하는 메모리 소자
US7706168B2 (en) * 2007-10-30 2010-04-27 Spansion Llc Erase, programming and leakage characteristics of a resistive memory device
KR20090045653A (ko) * 2007-11-02 2009-05-08 삼성전자주식회사 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
KR100976424B1 (ko) 2008-03-14 2010-08-17 재단법인서울대학교산학협력재단 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
JP5198146B2 (ja) * 2008-05-22 2013-05-15 株式会社東芝 不揮発性記憶装置
US7733685B2 (en) 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
US8014185B2 (en) 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US9385314B2 (en) 2008-08-12 2016-07-05 Industrial Technology Research Institute Memory cell of resistive random access memory and manufacturing method thereof
JP4485605B2 (ja) * 2008-09-30 2010-06-23 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
US8519376B2 (en) * 2008-10-27 2013-08-27 Seagate Technology Llc Nonvolatile resistive memory devices
US8445885B2 (en) * 2008-12-04 2013-05-21 Panasonic Corporation Nonvolatile memory element having a thin platinum containing electrode
US7923812B2 (en) 2008-12-19 2011-04-12 Sandisk 3D Llc Quad memory cell and method of making same
US7910407B2 (en) 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
WO2010077371A1 (en) * 2009-01-05 2010-07-08 Hewlett-Packard Development Company, L.P. Memristive device based on current modulation by trapped charges
JP2010165950A (ja) * 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
KR101039191B1 (ko) * 2009-01-19 2011-06-03 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법
JP2010225750A (ja) 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
KR20120016044A (ko) * 2009-03-27 2012-02-22 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 진성 다이오드를 갖는 스위칭 가능한 접합부
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
CN102648528B (zh) * 2009-06-25 2016-02-17 惠普开发有限公司 具有带有不同开关阈值的本征二极管的可开关结
JP2011071167A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体記憶装置
US8278139B2 (en) * 2009-09-25 2012-10-02 Applied Materials, Inc. Passivating glue layer to improve amorphous carbon to metal adhesion
KR101347233B1 (ko) 2009-10-27 2014-01-07 캐논 아네르바 가부시키가이샤 비휘발성 기억 소자 및 이의 제조 방법
KR101361658B1 (ko) * 2009-12-04 2014-02-21 한국전자통신연구원 저항형 메모리 장치 및 그 제조 방법
CN102696107A (zh) * 2009-12-18 2012-09-26 松下电器产业株式会社 电阻变化型元件及其制造方法
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
GB2471535B (en) * 2010-01-07 2012-01-11 Dna Electronics Ltd Electrically actuated switch
JP2011155159A (ja) * 2010-01-28 2011-08-11 Semiconductor Technology Academic Research Center 抵抗変化型メモリとその制御方法及び製造方法
US20120313070A1 (en) * 2010-01-29 2012-12-13 Williams R Stanley Controlled switching memristor
WO2011096194A1 (ja) 2010-02-02 2011-08-11 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
EP2548238B8 (en) * 2010-03-16 2015-06-17 SanDisk 3D, LLC Method of forming bottom electrodes for use with metal oxide resistivity switching layers
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
CN102270654B (zh) * 2010-06-03 2013-10-16 北京大学 阻变随机访问存储器件及其制造和操作方法
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
KR101883236B1 (ko) 2010-06-11 2018-08-01 크로스바, 인크. 메모리 디바이스를 위한 필러 구조 및 방법
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8947908B2 (en) * 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
JP5156060B2 (ja) * 2010-07-29 2013-03-06 シャープ株式会社 不揮発性半導体記憶装置
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8502343B1 (en) * 2010-11-17 2013-08-06 The University Of Toledo Nanoelectric memristor device with dilute magnetic semiconductors
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
RU2468471C1 (ru) * 2011-04-07 2012-11-27 Государственное образовательное учреждение высшего профессионального образования "Петрозаводский государственный университет" Способ получения энергонезависимого элемента памяти
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
KR101802905B1 (ko) * 2011-05-31 2017-12-01 에스케이하이닉스 주식회사 쇼트키 다이오드, 그것을 포함하는 저항성 메모리 장치 및 제조방법
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8802492B2 (en) * 2011-08-29 2014-08-12 Intermolecular, Inc. Method for forming resistive switching memory elements
US9142767B2 (en) * 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
US9349445B2 (en) 2011-09-16 2016-05-24 Micron Technology, Inc. Select devices for memory cell applications
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
US8741772B2 (en) * 2012-02-16 2014-06-03 Intermolecular, Inc. In-situ nitride initiation layer for RRAM metal oxide switching material
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
CN102800806B (zh) * 2012-07-26 2016-01-20 河南大学 一种双极性多级平面阻变存储器及其导电衬底与制备方法
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
JP6009867B2 (ja) * 2012-08-31 2016-10-19 株式会社東芝 不揮発性記憶装置
CN102903845B (zh) * 2012-09-10 2015-05-13 北京大学 一种阻变存储器及其制备方法
US9129894B2 (en) * 2012-09-17 2015-09-08 Intermolecular, Inc. Embedded nonvolatile memory elements having resistive switching characteristics
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
CN103117359B (zh) 2013-02-07 2015-04-15 北京大学 一种高可靠性非挥发存储器及其制备方法
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
KR101977271B1 (ko) * 2013-04-05 2019-05-10 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US9559300B2 (en) * 2013-09-20 2017-01-31 Kabushiki Kaisha Toshiba Resistive random access memory device and manufacturing method thereof
US20150179934A1 (en) * 2013-12-20 2015-06-25 Intermolecular, Inc. ZrOx/STO/ZrOx Based Selector Element
US9443906B2 (en) * 2013-12-20 2016-09-13 Intermolecular, Inc. TiOx based selector element
US20150179930A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Schottky Barriers for Resistive Random Access Memory Cells
US9243321B2 (en) * 2013-12-30 2016-01-26 Intermolecular, Inc. Ternary metal nitride formation by annealing constituent layers
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
JP6273184B2 (ja) 2014-09-03 2018-01-31 東芝メモリ株式会社 抵抗変化型記憶装置及びその製造方法
US9722179B2 (en) * 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
WO2016163978A1 (en) * 2015-04-06 2016-10-13 Hewlett Packard Enterprise Development Lp Electrically conducting oxygen diffusion barriers for memristors and selectors
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10020358B2 (en) 2016-04-19 2018-07-10 International Business Machines Corporation Metal resistors having nitridized dielectric surface layers and nitridized metal surface layers
US9985088B2 (en) 2016-04-19 2018-05-29 International Business Machines Corporation Metal resistors having nitridized metal surface layers with different nitrogen content
US9972671B2 (en) 2016-04-19 2018-05-15 International Business Machines Corporation Metal resistors having varying resistivity
US9985206B1 (en) * 2017-02-01 2018-05-29 International Business Machines Corporation Resistive switching memory stack for three-dimensional structure
CN108400237B (zh) * 2017-02-07 2022-01-14 华邦电子股份有限公司 导电桥接式随机存取存储器及其制造方法
CN108933194A (zh) * 2017-05-24 2018-12-04 中国科学院物理研究所 一种基于肖特基结调制的忆阻器及其制备方法
US10269426B2 (en) 2017-06-15 2019-04-23 Intel Corporation Integrated circuits with complementary non-volatile resistive memory elements
US10090840B1 (en) 2017-06-29 2018-10-02 Intel Corporation Integrated circuits with programmable non-volatile resistive switch elements
US10490458B2 (en) * 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
US11641787B2 (en) * 2018-03-28 2023-05-02 Institute of Microelectronics, Chinese Academy of Sciences Self-rectifying resistive memory and fabrication method thereof
US10593729B2 (en) 2018-06-08 2020-03-17 International Business Machines Corporation Vertical array of resistive switching devices having restricted filament regions and tunable top electrode volume
US10573375B1 (en) 2018-08-28 2020-02-25 Intel Corporation Methods and circuitry for programming non-volatile resistive switches using varistors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006121837A2 (en) * 2005-05-09 2006-11-16 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
JP2007048779A (ja) * 2005-08-05 2007-02-22 Sharp Corp 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
JP2007287761A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP2007311798A (ja) * 2006-05-19 2007-11-29 Samsung Electronics Co Ltd 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法
JP2008147343A (ja) * 2006-12-08 2008-06-26 Sharp Corp 不揮発性半導体記憶装置
WO2008117371A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278636A (en) * 1989-09-29 1994-01-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Non-volatile, solid state bistable electrical switch
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5383088A (en) 1993-08-09 1995-01-17 International Business Machines Corporation Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
EP1153434A1 (en) 1999-02-17 2001-11-14 International Business Machines Corporation Microelectronic device for storing information and method thereof
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6956757B2 (en) 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US7378719B2 (en) 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6534784B2 (en) 2001-05-21 2003-03-18 The Regents Of The University Of Colorado Metal-oxide electron tunneling device for solar energy conversion
US6835949B2 (en) 2001-05-21 2004-12-28 The Regents Of The University Of Colorado Terahertz device integrated antenna for use in resonant and non-resonant modes and method
TW200411923A (en) 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
US7038935B2 (en) 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US6965137B2 (en) 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US6906939B2 (en) 2002-08-02 2005-06-14 Unity Semiconductor Corporation Re-writable memory with multiple memory layers
US7067862B2 (en) 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
US6944052B2 (en) 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US7618850B2 (en) 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US7400522B2 (en) 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
DE112004000060B4 (de) 2003-07-18 2011-01-27 Nec Corp. Schaltelemente
US7012024B2 (en) 2003-08-15 2006-03-14 Micron Technology, Inc. Methods of forming a transistor with an integrated metal silicide gate electrode
KR100738066B1 (ko) 2003-12-01 2007-07-12 삼성전자주식회사 열적 안정성이 우수한 실리사이드막 형성방법, 이방법으로 형성된 실리사이드막이 구비된 반도체 소자와반도체 메모리 소자 및 이들 소자의 제조 방법
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7538338B2 (en) 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US6957757B1 (en) * 2004-04-12 2005-10-25 Hung-Ming Huang Nail box of a nail driver
US7494939B2 (en) * 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
KR100593448B1 (ko) 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
JP3903323B2 (ja) * 2004-09-14 2007-04-11 松下電器産業株式会社 抵抗変化素子及びそれを用いた不揮発性メモリ
DE102004046392A1 (de) 2004-09-24 2006-04-06 Infineon Technologies Ag Halbleiterspeicher
US7224013B2 (en) 2004-09-29 2007-05-29 Sandisk 3D Llc Junction diode comprising varying semiconductor compositions
KR100738070B1 (ko) 2004-11-06 2007-07-12 삼성전자주식회사 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
KR100682895B1 (ko) 2004-11-06 2007-02-15 삼성전자주식회사 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR100657911B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
KR100682908B1 (ko) 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
KR100682926B1 (ko) 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
JP2006229227A (ja) 2005-02-14 2006-08-31 Samsung Electronics Co Ltd 抵抗変化型メモリ素子
KR100682932B1 (ko) 2005-02-16 2007-02-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP4783070B2 (ja) 2005-06-24 2011-09-28 シャープ株式会社 半導体記憶装置及びその製造方法
US7426128B2 (en) 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
US7362604B2 (en) 2005-07-11 2008-04-22 Sandisk 3D Llc Apparatus and method for programming an array of nonvolatile memory cells including switchable resistor memory elements
US7816659B2 (en) 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
KR100790882B1 (ko) 2006-07-10 2008-01-03 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7629198B2 (en) 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006121837A2 (en) * 2005-05-09 2006-11-16 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
JP2007048779A (ja) * 2005-08-05 2007-02-22 Sharp Corp 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
JP2007287761A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP2007311798A (ja) * 2006-05-19 2007-11-29 Samsung Electronics Co Ltd 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法
JP2008147343A (ja) * 2006-12-08 2008-06-26 Sharp Corp 不揮発性半導体記憶装置
WO2008117371A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015397A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2017103453A (ja) * 2015-11-06 2017-06-08 エイチジーエスティーネザーランドビーブイ 集束電場を有する抵抗変化メモリセル
KR20170089726A (ko) * 2016-01-27 2017-08-04 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR102464065B1 (ko) * 2016-01-27 2022-11-08 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치

Also Published As

Publication number Publication date
US20120319070A1 (en) 2012-12-20
JP5422552B2 (ja) 2014-02-19
CN101711431B (zh) 2015-11-25
US9030862B2 (en) 2015-05-12
US8873276B2 (en) 2014-10-28
US8144498B2 (en) 2012-03-27
US8599603B2 (en) 2013-12-03
US8441838B2 (en) 2013-05-14
JP2010527151A (ja) 2010-08-05
CN101711431A (zh) 2010-05-19
US20130217200A1 (en) 2013-08-22
US20080278990A1 (en) 2008-11-13
WO2008140979A1 (en) 2008-11-20
US20140042384A1 (en) 2014-02-13
US20150034896A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
JP5422552B2 (ja) 抵抗性スイッチング不揮発性メモリ要素
US8592282B2 (en) Nonvolatile memory elements
US9397292B2 (en) Methods for forming resistive switching memory elements by heating deposited layers
US8097878B2 (en) Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US20130200323A1 (en) Multifunctional electrode
US10892406B2 (en) Phase change memory structures and devices
US8889479B2 (en) Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
JP2007158325A (ja) 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
US20140284545A1 (en) In-Situ Nitride Initiation Layer For RRAM Metal Oxide Switching Material
KR101432344B1 (ko) 저항 스위칭 금속 산화물을 가진 비휘발성 메모리 소자를 형성하는 방법
US20140054531A1 (en) Defect enhancement of a switching layer in a nonvolatile resistive memory element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140605

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140903