JP2011501450A - 半導体デバイス、半導体デバイスを形成する方法、および集積回路 - Google Patents

半導体デバイス、半導体デバイスを形成する方法、および集積回路 Download PDF

Info

Publication number
JP2011501450A
JP2011501450A JP2010530388A JP2010530388A JP2011501450A JP 2011501450 A JP2011501450 A JP 2011501450A JP 2010530388 A JP2010530388 A JP 2010530388A JP 2010530388 A JP2010530388 A JP 2010530388A JP 2011501450 A JP2011501450 A JP 2011501450A
Authority
JP
Japan
Prior art keywords
layer
logic
region
sram
pfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010530388A
Other languages
English (en)
Other versions
JP5771004B2 (ja
Inventor
クーマー、アルヴィンド
スレイト、ジェフリー
ナラヤナン、ヴィジャイ
パルチュリ、ヴァムシ
フランク、マーティン、マイケル
Original Assignee
インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US11/927,964 priority Critical
Priority to US11/927,964 priority patent/US7718496B2/en
Application filed by インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation filed Critical インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation
Priority to PCT/EP2008/063052 priority patent/WO2009056417A1/en
Publication of JP2011501450A publication Critical patent/JP2011501450A/ja
Application granted granted Critical
Publication of JP5771004B2 publication Critical patent/JP5771004B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/11Static random access memory structures
    • H01L27/1104Static random access memory structures the load element being a MOSFET transistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/11Static random access memory structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/11Static random access memory structures
    • H01L27/1104Static random access memory structures the load element being a MOSFET transistor
    • H01L27/1108Static random access memory structures the load element being a MOSFET transistor the load element being a thin film transistor

Abstract

【課題】 相互に異なるしきい値電圧要件を有する複数のトランジスタを結合するための技法を提供する。
【解決手段】 一態様では、半導体デバイスは、第1および第2のnFET領域と第1および第2のpFET領域とを有する基板と、第1のnFET領域の上の基板上のロジックnFETと、第1のpFET領域の上の基板上のロジックpFETと、第2のnFET領域の上の基板上のSRAM nFETと、第2のpFET領域の上の基板上のSRAM pFETとを含み、そのそれぞれが、高K層の上の金属層を有するゲート・スタックを含む。ロジックnFETゲート・スタックは、高K層から金属層を分離するキャッピング層をさらに含み、キャッピング層は、ロジックpFET、SRAM nFET、およびSRAM pFETのうちの1つまたは複数のしきい値電圧に対してロジックnFETのしきい値電圧をシフトするようにさらに構成される。
【選択図】 図7

Description

本発明は、集積回路に関し、詳細には、相互に異なるしきい値電圧要件を有する集積回路内の複数のトランジスタを結合するための技法に関する。

集積回路は一般に、相互に組み合わせた多種多様なトランジスタ・タイプを含む。一例として、スタティック・ランダム・アクセス・メモリ(SRAM)またはダイナミック・ランダム・アクセス・メモリ(DRAM)トランジスタなどのランダム・アクセス・メモリ・トランジスタは、多くの構成で多様なロジック・トランジスタ(logic transistor)と組み合わせて使用される。しかし、異なるトランジスタの集積化に関連する難題として、それぞれのタイプのトランジスタは一般に、他のタイプのトランジスタが必要とするものとは異なるしきい値電圧(Vt)を必要とする。たとえば、SRAMトランジスタとロジック・トランジスタを結合する集積回路構成では、SRAMトランジスタは典型的に、ロジック・トランジスタのVtより高いVtを必要とする。このVtの差は、ロジック・トランジスタと比べると、SRAMトランジスタの方が電力要件が比較的低いためである。

従来の設計では、このような異なるVt要件に対してドーピングで対処している。具体的には、余分なドーピング・ステップを実行して、ロジック・トランジスタに対してSRAMトランジスタのVtを変更し、逆もまた同様である。しかし、この手法には注目すべき欠点がある。トランジスタのVtはドーピングによって決定されるので、一貫したVtを達成するためにあるデバイスと他のデバイスのドーピングが一貫したものでなければならない。すなわち、ドーパントの変動は、生産したかなりの数のデバイスで発生する可能性があり、その結果、トランジスタのばらつきが発生する。トランジスタのばらつきの結果、デバイスのばらつきが発生し、そのため、デバイスのパフォーマンスに影響する。デバイスのフィーチャ・サイズをスケーリングするにつれて、ドーパントの変動ならびにデバイスのばらつきの影響はさらに顕著なものになる。

米国特許出願第2006/0289948号 米国特許出願第2006/0244035号

したがって、異なるVt要件を有する複数のトランジスタを結合するための改良された技法が望ましい。

本発明は、相互に異なるしきい値電圧(Vt)要件を有する複数のトランジスタを結合するための技法を提供する。本発明の一態様では、半導体デバイスが提供される。この半導体デバイスは、少なくとも第1および第2のnチャネル電界効果トランジスタ(nFET)領域と少なくとも第1および第2のpチャネル電界効果トランジスタ(pFET)領域とを有する基板と、第1のnFET領域の上の基板上の少なくとも1つのロジックnFETと、第1のpFET領域の上の基板上の少なくとも1つのロジックpFETと、第2のnFET領域の上の基板上の少なくとも1つのスタティック・ランダム・アクセス・メモリ(SRAM)nFETと、第2のpFET領域の上の基板上の少なくとも1つのSRAM pFETとを含む。ロジックnFET、ロジックpFET、SRAM nFET、およびSRAM pFETのそれぞれは、高K層の上の金属層を有するゲート・スタックを含む。ロジックnFETゲート・スタックは、高K層から金属層を分離するキャッピング層をさらに含み、キャッピング層は、ロジックpFET、SRAM nFET、およびSRAM pFETのうちの1つまたは複数のVtに対してロジックnFETのVtをシフトするようにさらに構成される。

本発明の他の態様では、半導体デバイスを形成する方法が提供される。この方法は以下の諸ステップを含む。少なくとも1つのロジックnFET領域と、少なくとも1つのSRAM nFET領域と、少なくとも1つのロジックpFET領域と、少なくとも1つのSRAM pFET領域とを有する基板を用意する。ロジックpFET領域内に結晶性シリコン・ゲルマニウムを選択的に形成する。ロジックnFET領域、SRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域の上に界面層誘電体(interfacial layer dielectric)を成長させる。界面層誘電体の上に高K層を付着させる。界面層誘電体とは反対側の高K層の上のロジックnFET領域内にキャッピング層を形成する。ロジックnFET領域内のキャッピング層の上ならびにSRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域内の高K層の上に金属層を付着させる。金属層の上にシリコン層を付着させる。界面層誘電体、高K層、キャッピング層、金属層、およびシリコン層を貫通するエッチングを実行して、ロジックnFET領域の上にロジックnFETゲート・スタックを形成し、界面層誘電体、高K層、金属層、およびシリコン層を貫通するエッチングを実行して、SRAM nFET領域の上にSRAM nFETゲート・スタック、ロジックpFET領域の上にロジックpFETゲート・スタック、およびSRAM pFET領域の上にSRAM pFETゲート・スタックを形成する。

他の態様から見ると、本発明は半導体デバイスを形成するための他の一実施形態を提供する。この方法は以下の諸ステップを含む。少なくとも1つのロジックnFET領域と、少なくとも1つのSRAM nFET領域と、少なくとも1つのロジックpFET領域と、少なくとも1つのSRAM pFET領域とを有する基板を用意する。ロジックnFET領域、SRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域の上に界面層誘電体を成長させる。界面層誘電体の上に高K層を付着させる。界面層誘電体とは反対側の高K層の上のロジックnFET領域およびSRAM pFET領域内にキャッピング層を形成する。ロジックnFET領域およびSRAM pFET領域内のキャッピング層の上ならびにSRAM nFET領域およびロジックpFET領域内の高K層の上に金属層を付着させる。金属層の上にシリコン層を付着させる。界面層誘電体、高K層、キャッピング層、金属層、およびシリコン層を貫通するエッチングを実行して、ロジックnFET領域の上にロジックnFETゲート・スタックおよびSRAM pFET領域の上にSRAM pFETゲート・スタックを形成し、界面層誘電体、高K層、金属層、およびシリコン層を貫通するエッチングを実行して、SRAM nFET領域の上にSRAM nFETゲート・スタックおよびロジックpFET領域の上にロジックpFETゲート・スタックを形成する。

この方法は以下の諸ステップをさらに含むことができる。ロジックnFET領域およびSRAM nFET領域の上に引っ張り窒化シリコン層(tensile silicon nitride layer)を付着させる。ロジックpFET領域およびSRAM pFET領域を酸化させる。ロジックpFET領域およびSRAM pFET領域の上に圧縮窒化シリコン層(compressive silicon nitride layer)を付着させる。

以下の詳細な説明ならびに図面を参照することにより、本発明ならびに本発明の追加の特徴および利点をより完全に理解することができる。

次に、添付図面に関連して、一例としてのみ、本発明の諸実施形態について説明する。

本発明の一実施形態により集積スタティック・ランダム・アクセス・メモリ(SRAM)−ロジック半導体デバイスを形成するための模範的な方法を示す断面図である。 本発明の一実施形態により集積スタティック・ランダム・アクセス・メモリ(SRAM)−ロジック半導体デバイスを形成するための模範的な方法を示す断面図である。 本発明の一実施形態により集積スタティック・ランダム・アクセス・メモリ(SRAM)−ロジック半導体デバイスを形成するための模範的な方法を示す断面図である。 本発明の一実施形態により集積スタティック・ランダム・アクセス・メモリ(SRAM)−ロジック半導体デバイスを形成するための模範的な方法を示す断面図である。 本発明の一実施形態により集積スタティック・ランダム・アクセス・メモリ(SRAM)−ロジック半導体デバイスを形成するための模範的な方法を示す断面図である。 本発明の一実施形態により集積スタティック・ランダム・アクセス・メモリ(SRAM)−ロジック半導体デバイスを形成するための模範的な方法を示す断面図である。 本発明の一実施形態により集積スタティック・ランダム・アクセス・メモリ(SRAM)−ロジック半導体デバイスを形成するための模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するための他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するための他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するための他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するための他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するための他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するための他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するための他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態により集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。 本発明の一実施形態によりキャッピング層を含む高K/金属ゲート・スタックを有するnチャネル金属酸化物半導体キャパシタ(nMOSCAP)内のフラット・バンド電圧(Vfb)シフトを示すグラフである。

図1〜図7は、集積スタティック・ランダム・アクセス・メモリ(SRAM)−ロジック半導体デバイスを形成するための模範的な方法を示す断面図である。このデバイスは、たとえば、複数のSRAMおよびロジック・トランジスタを有する集積回路を含むことができる。

集積SRAM−ロジック・デバイスの場合、ロジック・トランジスタのしきい値電圧(Vt)に比べてSRAMトランジスタのVtを正確かつ一貫して変更できることが望ましい。たとえば、SRAMトランジスタは、ロジック・トランジスタより高いVtを必要とする可能性がある。以下に詳細に説明するように、本発明の技法は、高K/金属ゲート・スタックを有するトランジスタを伴う。ゲート・スタックのうちの1つまたは複数でキャッピング層を選択的に使用することができるか、または対応するトランジスタ(複数も可)のVtを変更するために結晶性シリコン・ゲルマニウム(cSiGe)を選択的に成長させることができるか、あるいはその両方が可能である。

図1に示されているように、基板104を用意する。基板104は、シリコン・オン・インシュレータ(SOI)基板またはバルク・シリコン(Si)基板を含むことができる。模範的な一実施形態によれば、基板104は、絶縁体(二酸化シリコン(SiO2)など)の上にSi層を有するSOI基板を含み、Si層は約5ナノメートル(nm)〜約100nmの厚さを有する。

基板104には、SRAMおよびロジック両方のnチャネル電界効果トランジスタ(nFET)領域とpチャネル電界効果トランジスタ(pFET)領域が画定されている。具体的には、図1に示されている模範的な実施形態によれば、基板104は、ロジックnFET領域106、SRAM nFET領域108、ロジックpFET領域110、およびSRAM pFET領域112を含む。ロジックnFET領域106およびSRAM nFET領域108のそれぞれは、Siを含み、p型ドーパントでドーピングされる。ロジックpFET領域110およびSRAM pFET領域112のそれぞれもSiを含み、n型ドーパントでドーピングされる。以下に説明するように、ロジックpFET領域110およびSRAM pFET領域112のそれぞれにcSiGeが形成される。SRAM pFET領域112内のcSiGeは、低減したゲルマニウム(Ge)比(fraction)を有することになる。一例としてのみ、SRAM pFET領域112内のcSiGeは、約30パーセント(%)未満、好ましくは約15%〜約25%のGe比を有することができる。比較すると、ロジックpFET領域110内のcSiGeは、約30%〜約40%のGe比を有することができる。たとえば、cSiGeの成長中に、Geの量を調整するためのプロセスは、当業者には既知のものであり、このため、本明細書ではこれ以上説明しない。

デバイスの上にハードマスク層を付着させ、それにパターン形成して、nFET領域の上、すなわち、nFET領域106およびSRAM nFET領域108の上にハードマスク114を形成する。ロジックnFET領域106およびSRAM nFET領域108をシールドするハードマスク114により、次に、それぞれロジックpFET領域110およびSRAM pFET領域112内にcSiGe113および115を選択的に形成し、すなわち、成長させる。上述の通り、SRAM pFET領域112は、たとえば、ロジックpFET領域110と比べると、低減したGe比を有する。模範的な一実施形態によれば、2つのpFET領域間のこの変動は、2ステップ・マスキング・プロセスを使用して達成され、そのプロセスでは、まずロジックpFET領域110の上にマスク(図示せず)を置き、低減したGe比を有するSRAM pFET領域112内にcSiGeを形成する。そのマスクを除去し、SRAM pFET領域112の上に第2のマスク(図示せず)を置き、ロジックpFET領域110内にcSiGeを形成する。次に、第2のマスクを除去する。この2ステップ・マスキング・プロセスは、ハードマスク114を所定の位置に置いて実行する。この2ステップ・マスキング・プロセスの順序は重要ではなく、まずロジックpFET領域内にcSiGeを形成し、次に低減したGe比を有するcSiGeをSRAM pFET領域112内に形成するという順序で実行することができる。

図2に示されているように、ハードマスク114を剥離する。模範的な一実施形態によれば、ウェット・ケミカル・エッチングを使用してハードマスク114を剥離する。

図3に示されているように、nFET/pFET領域の上に界面層(IL)誘電体116を成長させる。模範的な一実施形態によれば、IL誘電体116はSiO2を含む。次に、IL誘電体116内に(たとえば、窒化、熱窒化、またはプラズマ酸化とそれに続く窒化、あるいはこれらの組み合わせにより)窒素を取り入れる。次に、nFET/pFET領域とは反対側のIL誘電体116の上に高K層118を付着させる。模範的な一実施形態によれば、高K層118は、酸化ハフニウム(HfO2)、酸化ジルコニウム(ZrO2)、ケイ酸ハフニウム(HfSiO2)、窒化ケイ酸ハフニウム(HfSiON)、酸化タンタル(Ta25)、酸化チタン(TiO2)、酸化アルミニウム(Al23)、および上記の高K物質のうちの少なくとも1つを含む混合物のうちの1つまたは複数を含む。

IL誘電体116とは反対側の高K層118の上にキャッピング層120を付着させる。模範的な一実施形態によれば、キャッピング層120は、酸化ランタン(La23)、酸化マグネシウム(MgO)、2A族および3B族元素の酸化物、ならびに2A族および3B族元素の窒化物のうちの1つまたは複数を含む。キャッピング層については、たとえば、「Method to controlflatband/threshold voltage in high-k metal gated stacks and structures thereof」という名称でBrown他によって出願された米国特許出願第2006/0289948号ならびに「Stabilization offlatband voltages and threshold voltages in hafnium oxide based silicontransistors for CMOS」という名称でBojarczuk他によって出願された米国特許出願第2006/0244035号に記載されている。以下に説明するように、完成したデバイスでは、キャッピング層120は、nFET内で約300ミリボルト(mV)〜約350mVのVtシフトを可能にすることができる。さらに、低減したGe比のcSiGeは、pFET内で約200mV〜約350mVのVtシフトを可能にすることができる。

図4に示されているように、ロジックnFET領域106の上のフォトレジスト124にパターン形成する。マスクとしてのフォトレジスト124により、SRAM nFET領域108、ロジックpFET領域110、およびSRAM pFET領域112の上からキャッピング層120を選択的に除去、すなわち、剥離する。模範的な一実施形態によれば、塩酸(HCl)を使用してSRAM nFET領域108、ロジックpFET領域110、およびSRAM pFET領域112の上からキャッピング層120を選択的に除去する。たとえば、高K層118がHfO2(上述の通り)を含み、キャッピング層120がLa23(上述の通り)を含む場合、HfO2層からLa23層を除去するためにHClが選択されるであろう。種々のキャッピング層の組成の場合、キャッピング層を選択的に除去するためにその他の適切な化学現象を使用することができる。

図5に示されているように、フォトレジスト124を除去し、ロジックnFET領域の上に形成されたキャッピング層、すなわち、ロジックnFET領域106の上のキャッピング層121の残りの部分を曝露する。図6に示されているように、キャッピング層121/高K層118の上に金属層126を付着させる。模範的な一実施形態によれば、金属層126は、窒化チタン(TiN)、窒化タンタル(TaN)、窒化タンタルアルミニウム(TaAlN)、窒化チタンアルミニウム(TiAlN)、および炭化タンタル(TaCまたはTa2C)のうちの1つまたは複数を含む。

次に、キャッピング層121/高K層118とは反対側の金属層126の上にSi層128を付着させる。模範的な一実施形態によれば、Si層128はポリシリコン(ポリSi)またはアモルファスSiあるいはその両方を含み、その最も厚いところで約1000オングストローム(Å)の厚さまでSi層128を付着させる。しかし、技術次第で、Si層128の厚さはその最も厚いところで約500Å〜約1000Åの間を変動する可能性がある。

図7に示されているように、次に、様々な層を貫通する反応性イオンエッチング(RIE)を実行して、nFET領域およびpFET領域のそれぞれの上に個々のゲート・スタックを画定する。すなわち、ロジックnFET領域106の上にゲート・スタック130を画定する。ゲート・スタック130は、IL誘電体116a(IL誘電体116から形成される)、IL誘電体116aの上の高K層118a(高K層118から形成される)、IL誘電体116aとは反対側の高K層118aの上のキャッピング層121a(キャッピング層121から形成される)、高K層118aとは反対側のキャッピング層121aの上の金属層126a(金属層126から形成される)、およびキャッピング層121aとは反対側の金属層126aの上のSi層128a(Si層128から形成される)を含む。

SRAM nFET領域108の上にゲート・スタック132を画定する。ゲート・スタック132は、IL誘電体116b(IL誘電体116から形成される)、IL誘電体116bの上の高K層118b(高K層118から形成される)、IL誘電体116bとは反対側の高K層118bの上の金属層126b(金属層126から形成される)、および高K層118bとは反対側の金属層126bの上のSi層128b(Si層128から形成される)を含む。

ロジックpFET領域110の上にゲート・スタック134を画定する。ゲート・スタック134は、IL誘電体116c(IL誘電体116から形成される)、IL誘電体116cの上の高K層118c(高K層118から形成される)、IL誘電体116cとは反対側の高K層118cの上の金属層126c(金属層126から形成される)、および高K層118cとは反対側の金属層126cの上のSi層128c(Si層128から形成される)を含む。

SRAM pFET領域112の上にゲート・スタック136を画定する。ゲート・スタック136は、IL誘電体116d(IL誘電体116から形成される)、IL誘電体116dの上の高K層118d(高K層118から形成される)、IL誘電体116dとは反対側の高K層118dの上の金属層126d(金属層126から形成される)、および高K層118dとは反対側の金属層126dの上のSi層128d(Si層128から形成される)を含む。

次に、標準的なプロセスを実行して、ゲート・スタックの両側にソース領域とドレイン領域を形成することができる。また、必要に応じて、ゲート・スタックの周りに酸化物または窒化物あるいはその両方のスペーサを形成することもできる。

図1〜図7に示され、上記で説明した諸ステップを実行した結果として、ゲート・スタック130内にのみキャッピング層が存在することになる。このため、対応するロジックnFETはバンド・エッジでVtを有することになる。キャッピング層は、種々のプロセスの組み合わせによりロジックnFETのVtをシフトする。一例としてのみ、a)Vtの負のシフトは、HfO2内のHf4+とより原子価の低いランタン陽イオン(La3+)またはマグネシウム陽イオン(Mg2+)との異価置換(aliovalent substitution)時に形成される正に帯電している移動酸素空位(mobile oxygen vacancy)による可能性があり、ランタンハフニウム(LaHf)の負の有効電荷を補償するために必要であり、b)HfO2内にランタン(La)またはマグネシウム(Mg)のような電気陽性度の高い不純物が存在すると、その結果、双極子が発生し、それによってVtがより負にシフトする可能性があり(ゲート・スタックの全域でLa組成の非対称分布が存在する限り、このような双極子が形成される)、c)LaまたはMgがIL誘電体(たとえば、SiO2)と相互作用すると、その結果、a)およびb)のメカニズムの組み合わせにより負のVtシフトが発生する可能性がある。

比較すると、SRAM nFETは、そのゲート・スタック、すなわち、ゲート・スタック132内にキャッピング層を含まず、ロジックnFETのVtより約200mV高いVtを有することになる。pFETもそのゲート・スタック内にキャッピング層を含まず、Vtは期待通りである(すなわち、pFETバンド・エッジまたはその付近になる)。さらに、SRAM pFET内に低減したGe比のcSiGeが存在すると(上述の通り)、ロジックpFETのVtに比べて、SRAM pFET内で約200mV〜約350mVの正のVtシフトを可能にする。したがって、Vtをシフトするための低減したGe比のcSiGeの使用は、Vtをシフトするためのキャッピング層の使用とは無関係に機能する。一般に、低減したGe比のcSiGeの使用は正のVtシフトを可能にし、キャッピング層の使用は負のVtシフトを可能にする。

上述の技法は、関係のあるマスキング・ステップの数を最小限にするので有益であり、生産時間およびコストを低減するために好都合である。しかし、その他の技法を使用することもできる。たとえば、異なるマスキング・プロセスを使用して、同じゲート・スタック構成を入手することができる。具体的には、図3に示されているステップに関連して、高K層の上に、キャッピング層ではなく金属層、たとえば、TiN層を付着させる。次に、SRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域の上の金属層を覆うためにマスクにパターン形成し、ロジックnFET領域の上から金属層を選択的に除去できるようにする。ロジックnFET領域の上からの金属層の除去に続いて、マスクも除去する。

次に、金属層/高K層の上にキャッピング層を付着させ、続いてキャッピング層の上に第2の金属層、たとえば、第2のTiN層を付着させる。次に、ロジックnFET領域の上の第2のTiN層を覆うために第2のマスクにパターン形成し、SRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域の上から第2のTiN層およびキャッピング層を選択的に除去できるようにする。SRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域の上からの第2のTiN層およびキャッピング層の除去に続いて、マスクも除去する。これ以降、プロセスの残りの部分は、図6〜図7に示されているもの(上述の通り)と同じである。

図8〜図14は、集積SRAM−ロジック半導体デバイスを形成するための他の模範的な方法を示す断面図である。このデバイスは、たとえば、複数のSRAMおよびロジック・トランジスタを有する集積回路を含むことができる。図8に示されているように、基板204を用意する。基板204は、SOI基板またはバルクSi基板を含むことができる。模範的な一実施形態によれば、基板204は、絶縁体(SiO2など)の上にSi層を有するSOI基板を含み、Si層は約5nm〜約100nmの厚さを有する。

基板204には、SRAMおよびロジック両方のnFET領域とpFET領域が画定されている。具体的には、図8に示されている模範的な実施形態によれば、基板204は、ロジックnFET領域206、SRAM nFET領域208、ロジックpFET領域210、およびSRAM pFET領域212を含む。ロジックnFET領域206およびSRAM nFET領域208のそれぞれは、Siを含み、p型ドーパントでドーピングされる。ロジックpFET領域210およびSRAM pFET領域212のそれぞれもSiを含み、n型ドーパントでドーピングされる。以下に説明するように、ロジックpFET領域210およびSRAM pFET領域212のそれぞれにcSiGeが形成される。

デバイスの上にハードマスク層を付着させ、それにパターン形成して、nFET領域の上、すなわち、ロジックnFET領域206およびSRAM nFET領域208の上にハードマスク214を形成する。ロジックnFET領域206およびSRAM nFET領域208をシールドするハードマスク214により、次に、それぞれロジックpFET領域210およびSRAM pFET領域212内にcSiGe213および215を選択的に形成し、すなわち、成長させる。図9に示されているように、ハードマスク214を剥離する。模範的な一実施形態によれば、ウェット・ケミカル・エッチングを使用してハードマスク214を剥離する。

図10に示されているように、nFET/pFET領域の上にIL誘電体216を成長させる。模範的な一実施形態によれば、IL誘電体216はSiO2を含む。次に、IL誘電体216内に(たとえば、窒化、熱窒化、またはプラズマ酸化とそれに続く窒化、あるいはこれらの組み合わせにより)窒素を取り入れる。次に、nFET/pFET領域とは反対側のIL誘電体216の上に高K層218を付着させる。模範的な一実施形態によれば、高K層218は、HfO2、ZrO2、HfSiO、HfSiON、Ta25、TiO2、Al23、および上記の高K物質のうちの少なくとも1つを含む混合物のうちの1つまたは複数を含む。IL誘電体216とは反対側の高K層218の上にキャッピング層220を付着させる。模範的な一実施形態によれば、キャッピング層220は、La23、MgO、2A族および3B族元素の酸化物、ならびに2A族および3B族元素の窒化物のうちの1つまたは複数を含む。

図11に示されているように、ロジックnFET領域206およびSRAM pFET領域212の上のフォトレジスト224および225にパターン形成する。マスクとしてのフォトレジスト224および225により、SRAM nFET領域208およびロジックpFET領域210の上からキャッピング層220を選択的に除去、すなわち、剥離する。模範的な一実施形態によれば、HClを使用してSRAM nFET領域208およびロジックpFET領域210の上からキャッピング層220を選択的に除去する。

図12に示されているように、フォトレジスト224および225を除去し、ロジックnFET領域およびSRAM pFET領域の上に形成されたキャッピング層、すなわち、それぞれロジックnFET領域206およびSRAM pFET領域212の上のキャッピング層221および222の残りの部分を曝露する。図13に示されているように、高K層218/キャッピング層221/キャッピング層222の上に金属層226を付着させる。模範的な一実施形態によれば、金属層226は、TiN、TaN、TaAlN、TiAlN、TaC、およびTa2Cのうちの1つまたは複数を含む。

次に、高K層218/キャッピング層221/キャッピング層222とは反対側の金属層226の上にSi層228を付着させる。模範的な一実施形態によれば、Si層228はポリSiまたはアモルファスSiあるいはその両方を含み、その最も厚いところで約1000Åの厚さまでSi層228を付着させる。しかし、技術次第で、Si層228の厚さはその最も厚いところで約500Å〜約1000Åの間を変動する可能性がある。

図14に示されているように、次に、様々な層を貫通するRIEを実行して、nFET領域およびpFET領域のそれぞれの上に個々のゲート・スタックを画定する。すなわち、ロジックnFET領域206の上にゲート・スタック230を画定する。ゲート・スタック230は、IL誘電体216a(IL誘電体216から形成される)、IL誘電体216aの上の高K層218a(高K層218から形成される)、IL誘電体216aとは反対側の高K層218aの上のキャッピング層221a(キャッピング層221から形成される)、高K層218aとは反対側のキャッピング層221aの上の金属層226a(金属層226から形成される)、およびキャッピング層221aとは反対側の金属層226aの上のSi層228a(Si層228から形成される)を含む。

SRAM nFET領域208の上にゲート・スタック232を画定する。ゲート・スタック232は、IL誘電体216b(IL誘電体216から形成される)、IL誘電体216bの上の高K層218b(高K層218から形成される)、IL誘電体216bとは反対側の高K層218bの上の金属層226b(金属層226から形成される)、および高K層218bとは反対側の金属層226bの上のSi層228b(Si層228から形成される)を含む。

ロジックpFET領域210の上にゲート・スタック234を画定する。ゲート・スタック234は、IL誘電体216c(IL誘電体216から形成される)、IL誘電体216cの上の高K層218c(高K層218から形成される)、IL誘電体216cとは反対側の高K層218cの上の金属層226c(金属層226から形成される)、および高K層218cとは反対側の金属層226cの上のSi層228c(Si層228から形成される)を含む。

SRAM pFET領域212の上にゲート・スタック236を画定する。ゲート・スタック236は、IL誘電体216d(IL誘電体216から形成される)、IL誘電体216dの上の高K層218d(高K層218から形成される)、IL誘電体216dとは反対側の高K層218dの上のキャッピング層222d(キャッピング層222から形成される)、高K層218dとは反対側のキャッピング層222dの上の金属層226d(金属層226から形成される)、およびキャッピング層222dとは反対側の金属層226dの上のSi層228d(Si層228から形成される)を含む。

次に、標準的なプロセスを実行して、ゲート・スタックの両側にソース領域とドレイン領域を形成することができる。また、必要に応じて、ゲート・スタックの周りに酸化物または窒化物あるいはその両方のスペーサを形成することもできる。

図8〜図14に示され、上記で説明した諸ステップを実行した結果として、ゲート・スタック230および236内にキャッピング層が存在することになる。ゲート・スタック230内にキャッピング層を含むことにより、対応するロジックnFETはバンド・エッジでVtを有することになる。それに反して、ゲート・スタック234からキャッピング層を排除することにより、対応するロジックpFETもバンド・エッジでVtを有することになる。SRAM nFETは、そのゲート・スタック、すなわち、ゲート・スタック232内にキャッピング層を含まず、ロジックnFETのVtより約200mV高いVtを有することになる。SRAM pFETは、そのゲート・スタック、すなわち、ゲート・スタック236内にキャッピング層を有し、ロジックpFETのVtより約250mV高いVtを有することになる。

上述の技法は、単一のマスキング・ステップのみを必要とするので有益であり、生産時間およびコストを低減するために好都合である。しかし、その他の技法を使用することもできる。たとえば、2ステップ・マスキング・プロセスを使用して、同じゲート・スタック構成を入手することができる。具体的には、図10に示されているステップに関連して、高K層の上に、キャッピング層ではなく金属層、たとえば、TiN層を付着させる。次に、SRAM nFET領域およびロジックpFET領域の上の金属層を覆うためにマスクにパターン形成し、ロジックnFET領域およびSRAM pFET領域の上から金属層を選択的に除去できるようにする。ロジックnFET領域およびSRAM pFET領域の上からの金属層の除去に続いて、マスクも除去する。

次に、金属層/高K層の上にキャッピング層を付着させ、続いてキャッピング層の上に第2の金属層、たとえば、第2のTiN層を付着させる。次に、ロジックnFET領域およびSRAM pFET領域の上の第2のTiN層を覆うために第2のマスクにパターン形成し、ロジックpFET領域およびSRAM nFET領域の上から第2のTiN層およびキャッピング層を選択的に除去できるようにする。ロジックpFET領域およびSRAM nFET領域の上からの第2のTiN層およびキャッピング層の除去に続いて、マスクも除去する。これ以降、プロセスの残りの部分は、図13〜図14に示されているもの(上述の通り)と同じである。

図15〜図21は、集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。このデバイスは、たとえば、複数のSRAMおよびロジック・トランジスタを有する集積回路を含むことができる。図15に示されているように、基板304を用意する。基板304は、SOI基板またはバルクSi基板を含むことができる。模範的な一実施形態によれば、基板304は、絶縁体(SiO2など)の上にSi層を有するSOI基板を含み、Si層は約5nm〜約100nmの厚さを有する。

基板304には、SRAMおよびロジック両方のnFET領域とpFET領域が画定されている。具体的には、図15に示されている模範的な実施形態によれば、基板304は、ロジックnFET領域306、SRAM nFET領域308、ロジックpFET領域310、およびSRAM pFET領域312を含む。ロジックnFET領域306およびSRAM nFET領域308のそれぞれは、Siを含み、p型ドーパントでドーピングされる。ロジックpFET領域310およびSRAM pFET領域312のそれぞれもSiを含み、n型ドーパントでドーピングされる。以下に説明するように、ロジックpFET領域310にcSiGeが形成される。

デバイスの上にハードマスク層を付着させ、それにパターン形成して、それぞれロジックnFET領域306/SRAM nFET領域308およびSRAM pFET領域312の上にハードマスク313および314を形成する。ロジックnFET領域306/SRAM nFET領域308をシールドするハードマスク313およびSRAM pFET領域312をシールドするハードマスク314により、次に、ロジックpFET領域310内にcSiGe315を選択的に形成し、すなわち、成長させる。図16に示されているように、ハードマスク313および314を剥離する。模範的な一実施形態によれば、ウェット・ケミカル・エッチングを使用してハードマスク313および314を剥離する。

図17に示されているように、nFET/pFET領域の上にIL誘電体316を成長させる。模範的な一実施形態によれば、IL誘電体316はSiO2を含む。次に、IL誘電体316内に(たとえば、窒化、熱窒化、またはプラズマ酸化とそれに続く窒化、あるいはこれらの組み合わせにより)窒素を取り入れる。次に、nFET/pFET領域とは反対側のIL誘電体316の上に高K層318を付着させる。模範的な一実施形態によれば、高K層318は、HfO2、ZrO2、HfSiO、HfSiON、Ta25、TiO2、Al23、および上記の高K物質のうちの少なくとも1つを含む混合物のうちの1つまたは複数を含む。

IL誘電体316とは反対側の高K層318の上にキャッピング層320を付着させる。模範的な一実施形態によれば、キャッピング層320は、La23、MgO、2A族および3B族元素の酸化物、ならびに2A族および3B族元素の窒化物のうちの1つまたは複数を含む。

図18に示されているように、ロジックnFET領域306の上のフォトレジスト324にパターン形成する。マスクとしてのフォトレジスト324により、SRAM nFET領域308、ロジックpFET領域310、およびSRAM pFET領域312の上からキャッピング層320を選択的に除去、すなわち、剥離する。模範的な一実施形態によれば、HClを使用してSRAM nFET領域308、ロジックpFET領域310、およびSRAM pFET領域312の上からキャッピング層320を選択的に除去する。

図19に示されているように、フォトレジスト324を除去し、ロジックnFET領域の上に形成されたキャッピング層、すなわち、ロジックnFET領域306の上のキャッピング層321の残りの部分を曝露する。図20に示されているように、キャッピング層321/高K層318の上に金属層326を付着させる。模範的な一実施形態によれば、金属層326は、TiN、TaN、TaAlN、TiAlN、TaC、およびTa2Cのうちの1つまたは複数を含む。

次に、キャッピング層321/高K層318とは反対側の金属層326の上にSi層328を付着させる。模範的な一実施形態によれば、Si層328はポリSiまたはアモルファスSiあるいはその両方を含み、その最も厚いところで約1000Åの厚さまでSi層328を付着させる。しかし、技術次第で、Si層328の厚さはその最も厚いところで約500Å〜約1000Åの間を変動する可能性がある。

図21に示されているように、次に、様々な層を貫通するRIEを実行して、nFET領域およびpFET領域のそれぞれの上に個々のゲート・スタックを画定する。すなわち、ロジックnFET領域306の上にゲート・スタック330を画定する。ゲート・スタック330は、IL誘電体316a(IL誘電体316から形成される)、IL誘電体316aの上の高K層318a(高K層318から形成される)、IL誘電体316aとは反対側の高K層318aの上のキャッピング層321a(キャッピング層321から形成される)、高K層318aとは反対側のキャッピング層321aの上の金属層326a(金属層326から形成される)、およびキャッピング層321aとは反対側の金属層326aの上のSi層328a(Si層328から形成される)を含む。

SRAM nFET領域308の上にゲート・スタック332を画定する。ゲート・スタック332は、IL誘電体316b(IL誘電体316から形成される)、IL誘電体316bの上の高K層318b(高K層318から形成される)、IL誘電体316bとは反対側の高K層318bの上の金属層326b(金属層326から形成される)、および高K層318bとは反対側の金属層326bの上のSi層328b(Si層328から形成される)を含む。

ロジックpFET領域310の上にゲート・スタック334を画定する。ゲート・スタック334は、IL誘電体316c(IL誘電体316から形成される)、IL誘電体316cの上の高K層318c(高K層318から形成される)、IL誘電体316cとは反対側の高K層318cの上の金属層326c(金属層326から形成される)、および高K層318cとは反対側の金属層326cの上のSi層328c(Si層328から形成される)を含む。

SRAM pFET領域312の上にゲート・スタック336を画定する。ゲート・スタック336は、IL誘電体316d(IL誘電体316から形成される)、IL誘電体316dの上の高K層318d(高K層318から形成される)、IL誘電体316dとは反対側の高K層318dの上の金属層326d(金属層326から形成される)、および高K層318dとは反対側の金属層326dの上のSi層328d(Si層328から形成される)を含む。

次に、標準的なプロセスを実行して、ゲート・スタックの両側にソース領域とドレイン領域を形成することができる。また、必要に応じて、ゲート・スタックの周りに酸化物または窒化物あるいはその両方のスペーサを形成することもできる。

図15〜図21に示され、上記で説明した諸ステップを実行した結果として、ゲート・スタック330内にのみキャッピング層が存在することになる。ゲート・スタック330内にキャッピング層を含むことにより、対応するロジックnFETトランジスタはバンド・エッジでVtを有することになる。それに反して、ゲート・スタック334からキャッピング層を排除することにより、対応するロジックpFETトランジスタもバンド・エッジでVtを有することになる。SRAM nFETトランジスタは、そのゲート・スタック、すなわち、ゲート・スタック332内にキャッピング層を含まず、ロジックnFETトランジスタのVtより約200mV高いVtを有することになる。また、SRAM pFETトランジスタも、そのゲート・スタック、すなわち、ゲート・スタック336内にキャッピング層を含まず、ロジックpFETトランジスタのVtより約500mV高いVtを有することになる。

上述の技法は、単一のマスキング・ステップのみを必要とするので有益であり、生産時間およびコストを低減するために好都合である。しかし、その他の技法を使用することもできる。たとえば、2ステップ・マスキング・プロセスを使用して、同じゲート・スタック構成を入手することができる。具体的には、図17に示されているステップに関連して、高K層の上に、キャッピング層ではなく金属層、たとえば、TiN層を付着させる。次に、SRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域の上の金属層を覆うためにマスクにパターン形成し、ロジックnFET領域の上から金属層を選択的に除去できるようにする。ロジックnFET領域の上からの金属層の除去に続いて、マスクも除去する。

次に、金属層/高K層の上にキャッピング層を付着させ、続いてキャッピング層の上に第2の金属層、たとえば、第2のTiN層を付着させる。次に、ロジックnFET領域の上の第2のTiN層を覆うために第2のマスクにパターン形成し、SRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域の上から第2のTiN層およびキャッピング層を選択的に除去できるようにする。SRAM nFET領域、ロジックpFET領域、およびSRAM pFET領域の上からの第2のTiN層およびキャッピング層の除去に続いて、マスクも除去する。これ以降、プロセスの残りの部分は、図20〜図21に示されているもの(上述の通り)と同じである。

図22〜図33は、集積SRAM−ロジック半導体デバイスを形成するためのさらに他の模範的な方法を示す断面図である。このデバイスは、たとえば、複数のSRAMおよびロジック・トランジスタを有する集積回路を含むことができる。図22に示されているように、基板402を用意する。基板402は、SOI基板またはバルクSi基板を含むことができる。模範的な一実施形態によれば、基板402は、絶縁体(SiO2など)の上にSi層を有するSOI基板を含み、Si層は約5nm〜約100nmの厚さを有する。基板402には、浅いトレンチ分離(STI)領域403、404、および405が画定されている。以下に詳細に説明するように、STI領域403、404、および405は、デバイスのnFET領域とpFET領域を分割し、それにより、それらの領域を画定する働きをする。すなわち、STI領域403の左に示されているデバイスの一領域はデバイスのロジックnFET領域になり、STI領域403の右に示されているデバイスの一領域はデバイスのSRAM pFET領域になる。STI領域404の左に示されているデバイスの一領域はデバイスのSRAM nFET領域になり、STI領域404の右に示されているデバイスの一領域はデバイスのロジックpFET領域になる。STI領域405は、デバイスのSRAM nFET領域からデバイスのSRAM pFET領域を分離する。

図23に示されているように、nFET領域およびpFET領域の上にIL誘電体406を成長させる。IL誘電体406は、STI領域403、404、および405によって分離される。図24に示されているように、IL誘電体406/STI領域403/STI領域404/STI領域405の上に高K層408を付着させる。模範的な一実施形態によれば、高K層408は、HfO2、ZrO2、HfSiO、HfSiON、Ta25、TiO2、Al23、および上記の高K物質のうちの少なくとも1つを含む混合物のうちの1つまたは複数を含む。

IL誘電体406/STI領域403/STI領域404/STI領域405とは反対側の高K層408の上にキャッピング層を付着させる。このキャッピング層は、La23、MgO、2A族および3B族元素の酸化物、ならびに2A族および3B族元素の窒化物のうちの1つまたは複数を含むことができる。次に、図25に示されているように、SRAM nFET領域/ロジックpFET領域の上からキャッピング層を選択的に除去して、ロジックnFET領域/SRAM pFET領域の上にキャッピング層410を形成する。模範的な一実施形態によれば、HClを使用してSRAM nFET領域/ロジックpFET領域の上からキャッピング層を選択的に除去する。

図26に示されているように、キャッピング層410/高K層408の上に金属層412を付着させる。模範的な一実施形態によれば、金属層412は、TiN、TaN、TaAlN、TiAlN、TaC、およびTa2Cのうちの1つまたは複数を含む。図27に示されているように、金属層412の上にSi層、すなわち、Si層414を付着させる。模範的な一実施形態によれば、Si層414はポリSiまたはアモルファスSiを含む。

図28に示されているように、次に、様々な層を貫通するRIEを実行して、nFET領域およびpFET領域のそれぞれの上に個々のゲート・スタックを画定する。すなわち、ロジックnFET領域の上にゲート・スタック430を画定する。ゲート・スタック430は、IL誘電体406a(IL誘電体406から形成される)、IL誘電体406aの上の高K層408a(高K層408から形成される)、IL誘電体406aとは反対側の高K層408aの上のキャッピング層410a(キャッピング層410から形成される)、高K層408aとは反対側のキャッピング層410aの上の金属層412a(金属層412から形成される)、およびキャッピング層410aとは反対側の金属層412aの上のSi層414a(Si層414から形成される)を含む。

SRAM pFET領域の上にゲート・スタック432を画定する。ゲート・スタック432は、IL誘電体406b(IL誘電体406から形成される)、IL誘電体406bの上の高K層408b(高K層408から形成される)、IL誘電体406bとは反対側の高K層408bの上のキャッピング層410b(キャッピング層410から形成される)、高K層408bとは反対側のキャッピング層410bの上の金属層412b(金属層412から形成される)、およびキャッピング層410bとは反対側の金属層412bの上のSi層414b(Si層414から形成される)を含む。

SRAM nFET領域の上にゲート・スタック434を画定する。ゲート・スタック434は、IL誘電体406c(IL誘電体406から形成される)、IL誘電体406cの上の高K層408c(高K層408から形成される)、IL誘電体406cとは反対側の高K層408cの上の金属層412c(金属層412から形成される)、および高K層408cとは反対側の金属層412cの上のSi層414c(Si層414から形成される)を含む。

ロジックpFET領域の上にゲート・スタック436を画定する。ゲート・スタック436は、IL誘電体406d(IL誘電体406から形成される)、IL誘電体406dの上の高K層408d(高K層408から形成される)、IL誘電体406dとは反対側の高K層408dの上の金属層412d(金属層412から形成される)、および高K層408dとは反対側の金属層412dの上のSi層414d(Si層414から形成される)を含む。

図29に示されているように、ゲート・スタックのそれぞれに隣接してスペーサの組み合わせを形成する。すなわち、ロジックnFET領域については、ゲート・スタック430に隣接して窒化物スペーサ440aを形成し、次に窒化物スペーサ440aに隣接して酸化物スペーサ442aを形成し、酸化物スペーサ442aに隣接して窒化物スペーサ444aを形成する。SRAM pFET領域については、ゲート・スタック432に隣接して窒化物スペーサ440bを形成し、次に窒化物スペーサ440bに隣接して酸化物スペーサ442bを形成し、酸化物スペーサ442bに隣接して窒化物スペーサ444bを形成する。SRAM nFET領域については、ゲート・スタック434に隣接して窒化物スペーサ440cを形成し、次に窒化物スペーサ440cに隣接して酸化物スペーサ442cを形成し、酸化物スペーサ442cに隣接して窒化物スペーサ444cを形成する。ロジックpFET領域については、ゲート・スタック436に隣接して窒化物スペーサ440dを形成し、次に窒化物スペーサ440dに隣接して酸化物スペーサ442dを形成し、酸化物スペーサ442dに隣接して窒化物スペーサ444dを形成する。

nFET領域およびpFET領域のそれぞれにソース/ドレイン拡散を形成する。すなわち、ロジックnFET領域にソース/ドレイン拡散446aおよび448aを形成し、SRAM pFET領域にソース/ドレイン拡散446bおよび448bを形成し、SRAM nFET領域にソース/ドレイン拡散446cおよび448cを形成し、ロジックpFET領域にソース/ドレイン拡散446dおよび448dを形成する。

次に、nFET領域およびpFET領域のそれぞれの露出したSi領域をシリサイド化する。その結果、ロジックnFET領域の露出したSi領域内に、すなわち、ゲート・スタック430ならびにソース/ドレイン拡散446aおよび448aにシリサイド領域450aを形成する。SRAM pFET領域の露出したSi領域内に、すなわち、ゲート・スタック432ならびにソース/ドレイン拡散446bおよび448bにシリサイド領域450bを形成する。SRAM nFET領域の露出したSi領域内に、すなわち、ゲート・スタック434ならびにソース/ドレイン拡散446cおよび448cにシリサイド領域450cを形成する。ロジックpFET領域の露出したSi領域内に、すなわち、ゲート・スタック436ならびにソース/ドレイン拡散446dおよび448dにシリサイド領域450dを形成する。

シリサイド化に続いて、図30に示されているように、nFET領域およびpFET領域のそれぞれから窒化物スペーサを除去する。図31に示されているように、nFET領域の上に引っ張り窒化シリコン(SiN)層を付着させる。すなわち、ロジックnFET領域の上にSiN層452を付着させ、SRAM nFET領域の上にSiN層454を付着させる。引っ張りSiN層は、圧縮SiN層(以下に説明する)と組み合わせて、デバイスの上にデュアル・ストレス・ライナ(dual stressed liner)を形成する。引っ張りSiN層は、pFET領域のその後の酸化プロセス中にnFET領域をさらにシールドする(以下を参照)。

図32に示されているように、酸化を使用して、pFET領域内のバンドエッジ・シフトを達成する。本明細書で使用する「バンドエッジ・シフト(band-edge shift)」とは、高K層、すなわち、上記の通り、ハフニウム(Hf)ベースのものにすることができる高K層を酸素(O2)に曝すことにより(たとえば、矢印455によって示す通り)、正に帯電している酸素空位を中和することを指す。この正電荷の除去により、Vtが理想的なpFETバンドエッジ位置により近くなるようなVtの正のシフトが得られ、これは望ましいことである。

図33に示されているように、pFET領域の上に圧縮SiN層を付着させる。すなわち、SRAM pFET領域の上にSiN層456を付着させ、ロジックpFET領域の上にSiN層458を付着させる。上記で強調したように、引っ張りSiN層は、圧縮SiN層と組み合わせて、デバイスの上にデュアル・ストレス・ライナを形成する。

図34は、たとえば、La23のキャッピング層を含む高K/金属ゲート・スタックを有するnチャネル金属酸化物半導体キャパシタ(nMOSCAP)対キャッピング層を含まない高K/金属ゲート・スタックを有するnMOSCAPのフラット・バンド電圧(Vfb)シフトを示すグラフ500である。どちらのnMOSCAPゲート・スタックも摂氏1000度(℃)の5秒間の活性化アニール(activation anneal)に曝した。グラフ500は、ゲート・バイアス(ボルト(V)単位で測定)対キャパシタンス密度(平方センチメートルあたりのマイクロファラド(μF/cm2)単位で測定)を示している。キャパシタの面積Aは10×10平方マイクロメートル(μm2)である。

本発明の例示的な諸実施形態について本明細書で説明してきたが、本発明はこれらの精密な実施形態に限定されず、本発明の範囲を逸脱せずに当業者によって様々なその他の変更及び修正を行うことが可能であることを理解されたい。

Claims (22)

  1. 少なくとも第1および第2のnFET領域と少なくとも第1および第2のpFET領域とを有する基板と、
    前記第1のnFET領域の上の前記基板上の少なくとも1つのロジックnFETと、
    前記第1のpFET領域の上の前記基板上の少なくとも1つのロジックpFETと、
    前記第2のnFET領域の上の前記基板上の少なくとも1つのSRAM nFETと、
    前記第2のpFET領域の上の前記基板上の少なくとも1つのSRAM pFETとを含み、
    前記ロジックnFET、ロジックpFET、SRAM nFET、およびSRAM pFETのそれぞれが、高K層の上の金属層を有するゲート・スタックを含み、
    前記ロジックnFETゲート・スタックが、前記高K層から前記金属層を分離するキャッピング層をさらに含み、前記キャッピング層が、前記ロジックpFET、SRAM nFET、およびSRAM pFETのうちの1つまたは複数のしきい値電圧に対して前記ロジックnFETのしきい値電圧をシフトするようにさらに構成される、半導体デバイス。
  2. 前記第1および第2のnFET領域と前記第1および第2のpFET領域がシリコンを含む、請求項1記載のデバイス。
  3. 前記第1および第2のpFET領域が結晶性シリコン・ゲルマニウムを含む、請求項1または請求項2記載のデバイス。
  4. 前記第1および第2のpFET領域が結晶性シリコン・ゲルマニウムを含み、前記第2のpFET領域内の前記結晶性シリコン・ゲルマニウムが低減したゲルマニウム比を有するように構成される、請求項1または請求項2記載のデバイス。
  5. 前記第1のpFET領域が結晶性シリコン・ゲルマニウムを含む、請求項1記載のデバイス。
  6. 前記基板が、シリコン・オン・インシュレータ基板およびバルク・シリコン基板のうちの1つまたは複数を含む、請求項1ないし5のいずれかに記載のデバイス。
  7. 前記SRAM pFETゲート・スタックが、前記高K層から前記金属層を分離するキャッピング層をさらに含み、前記キャッピング層が前記ロジックnFET、ロジックpFET、およびSRAM nFETのうちの1つまたは複数のしきい値電圧に対して前記SRAM pFETのしきい値電圧をシフトするようにさらに構成される、請求項1ないし6のいずれかに記載のデバイス。
  8. 前記金属層が、窒化チタン、窒化タンタル、窒化タンタルアルミニウム、窒化チタンアルミニウム、および炭化タンタルのうちの1つまたは複数を含む、請求項1ないし7のいずれかに記載のデバイス。
  9. 前記キャッピング層が、酸化ランタン、酸化マグネシウム、2A族および3B族元素の酸化物、ならびに2A族および3B族元素の窒化物のうちの1つまたは複数を含む、請求項1ないし8のいずれかに記載のデバイス。
  10. 前記高K層が、酸化ハフニウム、酸化ジルコニウム、ケイ酸ハフニウム、窒化ケイ酸ハフニウム、酸化タンタル、酸化チタン、酸化アルミニウム、および上記の高K物質のうちの少なくとも1つを含む混合物のうちの1つまたは複数を含む、請求項1ないし9のいずれかに記載のデバイス。
  11. 前記ロジックnFET、ロジックpFET、SRAM nFET、およびSRAM pFETゲート・スタックがそれぞれ、前記金属層の上のシリコン層をさらに含む、請求項1ないし10のいずれかに記載のデバイス。
  12. 前記シリコン層が、ポリシリコンおよびアモルファス・シリコンのうちの1つまたは複数を含む、請求項11記載のデバイス。
  13. 前記ロジックnFET、ロジックpFET、SRAM nFET、およびSRAM pFETゲート・スタックがそれぞれ、前記基板から前記高K層を分離する界面層誘電体をさらに含む、請求項1ないし12のいずれかに記載のデバイス。
  14. 前記基板が、前記第1のnFET領域、前記第2のnFET領域、前記第1のpFET領域、および前記第2のpFET領域のうちの少なくとも2つの間に存在する1つまたは複数の浅いトレンチ分離領域をさらに含む、請求項1ないし13のいずれかに記載のデバイス。
  15. 前記ロジックnFETおよびSRAM nFETのうちの1つまたは複数のしきい値電圧に対して前記ロジックpFETおよびSRAM pFETの前記しきい値電圧をシフトするように、前記ロジックpFETおよびSRAM pFETゲート・スタックを酸化させる、請求項1ないし14のいずれかに記載のデバイス。
  16. 前記ロジックnFETおよびSRAM nFETのうちの1つまたは複数の上の引っ張り窒化シリコン層と、前記ロジックpFETおよびSRAM pFETのうちの1つまたは複数の上の圧縮窒化シリコン層とをさらに含む、請求項1ないし15のいずれかに記載のデバイス。
  17. 半導体デバイスを形成する方法であって、
    少なくとも1つのロジックnFET領域と、少なくとも1つのSRAM nFET領域と、少なくとも1つのロジックpFET領域と、少なくとも1つのSRAM pFET領域とを有する基板を用意するステップと、
    前記ロジックpFET領域内に結晶性シリコン・ゲルマニウムを選択的に形成するステップと、
    前記ロジックnFET領域、前記SRAM nFET領域、前記ロジックpFET領域、および前記SRAM pFET領域の上に界面層誘電体を成長させるステップと、
    前記界面層誘電体の上に高K層を付着させるステップと、
    前記界面層誘電体とは反対側の前記高K層の上の前記ロジックnFET領域内にキャッピング層を形成するステップと、
    前記ロジックnFET領域内の前記キャッピング層の上ならびに前記SRAM nFET領域、前記ロジックpFET領域、および前記SRAM pFET領域内の前記高K層の上に金属層を付着させるステップと、
    前記金属層の上にシリコン層を付着させるステップと、
    前記界面層誘電体、前記高K層、前記キャッピング層、前記金属層、および前記シリコン層を貫通するエッチングを実行して、前記ロジックnFET領域の上にロジックnFETゲート・スタックを形成し、前記界面層誘電体、前記高K層、前記金属層、および前記シリコン層を貫通するエッチングを実行して、前記SRAM nFET領域の上にSRAM nFETゲート・スタック、前記ロジックpFET領域の上にロジックpFETゲート・スタック、および前記SRAM pFET領域の上にSRAM pFETゲート・スタックを形成するステップと、
    を含む、方法。
  18. 前記SRAM pFET領域内に結晶性シリコン・ゲルマニウムを選択的に形成するステップ
    をさらに含む、請求項17記載の方法。
  19. 半導体デバイスを形成する方法であって、
    少なくとも1つのロジックnFET領域と、少なくとも1つのSRAM nFET領域と、少なくとも1つのロジックpFET領域と、少なくとも1つのSRAM pFET領域とを有する基板を用意するステップと、
    前記ロジックnFET領域、前記SRAM nFET領域、前記ロジックpFET領域、および前記SRAM pFET領域の上に界面層誘電体を成長させるステップと、
    前記界面層誘電体の上に高K層を付着させるステップと、
    前記界面層誘電体とは反対側の前記高K層の上の前記ロジックnFET領域および前記SRAM pFET領域内にキャッピング層を形成するステップと、
    前記ロジックnFET領域および前記SRAM pFET領域内の前記キャッピング層の上ならびに前記SRAM nFET領域および前記ロジックpFET領域内の前記高K層の上に金属層を付着させるステップと、
    前記金属層の上にシリコン層を付着させるステップと、
    前記界面層誘電体、前記高K層、前記キャッピング層、前記金属層、および前記シリコン層を貫通するエッチングを実行して、前記ロジックnFET領域の上にロジックnFETゲート・スタックおよび前記SRAM pFET領域の上にSRAM pFETゲート・スタックを形成し、前記界面層誘電体、前記高K層、前記金属層、および前記シリコン層を貫通するエッチングを実行して、前記SRAM nFET領域の上にSRAM nFETゲート・スタックおよび前記ロジックpFET領域の上にロジックpFETゲート・スタックを形成するステップと、
    を含む、方法。
  20. 前記ロジックpFETおよびSRAM pFET領域内に結晶性シリコン・ゲルマニウムを選択的に形成するステップ
    をさらに含む、請求項19記載の方法。
  21. 前記ロジックnFET領域および前記SRAM nFET領域の上に引っ張り窒化シリコン層を付着させるステップと、
    前記ロジックpFET領域および前記SRAM pFET領域を酸化させるステップと、
    前記ロジックpFET領域および前記SRAM pFET領域の上に圧縮窒化シリコン層を付着させるステップと、
    をさらに含む、請求項19または請求項20記載の方法。
  22. 少なくとも第1および第2のnFET領域と少なくとも第1および第2のpFET領域とを有する基板と、
    前記第1のnFET領域の上の前記基板上の少なくとも1つのロジックnFETと、
    前記第1のpFET領域の上の前記基板上の少なくとも1つのロジックpFETと、
    前記第2のnFET領域の上の前記基板上の少なくとも1つのSRAM nFETと、
    前記第2のpFET領域の上の前記基板上の少なくとも1つのSRAM pFETとを含み、
    前記ロジックnFET、ロジックpFET、SRAM nFET、およびSRAM pFETのそれぞれが、高K層の上の金属層を有するゲート・スタックを含み、
    前記ロジックnFETゲート・スタックが、前記高K層から前記金属層を分離するキャッピング層をさらに含み、前記キャッピング層が、前記ロジックpFET、SRAM nFET、およびSRAM pFETのうちの1つまたは複数のしきい値電圧に対して前記ロジックnFETのしきい値電圧をシフトするようにさらに構成される、集積回路。
JP2010530388A 2007-10-30 2008-09-30 半導体デバイス、半導体デバイスを形成する方法、および集積回路 Active JP5771004B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/927,964 2007-10-30
US11/927,964 US7718496B2 (en) 2007-10-30 2007-10-30 Techniques for enabling multiple Vt devices using high-K metal gate stacks
PCT/EP2008/063052 WO2009056417A1 (en) 2007-10-30 2008-09-30 Method for enabling multiple vt devices using high-k metal gate stacks

Publications (2)

Publication Number Publication Date
JP2011501450A true JP2011501450A (ja) 2011-01-06
JP5771004B2 JP5771004B2 (ja) 2015-08-26

Family

ID=40254757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010530388A Active JP5771004B2 (ja) 2007-10-30 2008-09-30 半導体デバイス、半導体デバイスを形成する方法、および集積回路

Country Status (6)

Country Link
US (3) US7718496B2 (ja)
JP (1) JP5771004B2 (ja)
KR (1) KR101154791B1 (ja)
CN (1) CN101842898B (ja)
TW (1) TWI427770B (ja)
WO (1) WO2009056417A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040641A (ja) * 2009-08-14 2011-02-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011066406A (ja) * 2009-09-18 2011-03-31 Internatl Business Mach Corp <Ibm> PFETチャネルSiGeを有する金属ゲート及び高k誘電体デバイス
JP2011176173A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011205057A (ja) * 2010-03-01 2011-10-13 Canon Anelva Corp 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
JP2012514318A (ja) * 2008-12-31 2012-06-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated チャネル半導体合金を備えたトランジスタにおける堆積不均一性の低減によるスレッショルド電圧ばらつきの低減

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
US7728392B2 (en) * 2008-01-03 2010-06-01 International Business Machines Corporation SRAM device structure including same band gap transistors having gate stacks with high-K dielectrics and same work function
US8012817B2 (en) 2008-09-26 2011-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance improving method with metal gate
US7999332B2 (en) * 2009-05-14 2011-08-16 International Business Machines Corporation Asymmetric semiconductor devices and method of fabricating
US7855105B1 (en) * 2009-06-18 2010-12-21 International Business Machines Corporation Planar and non-planar CMOS devices with multiple tuned threshold voltages
DE102009047310B4 (de) * 2009-11-30 2013-06-06 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
JP5435720B2 (ja) * 2009-12-21 2014-03-05 パナソニック株式会社 半導体装置
KR20110107206A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 반도체 장치의 제조 방법
US8435878B2 (en) 2010-04-06 2013-05-07 International Business Machines Corporation Field effect transistor device and fabrication
JP5521726B2 (ja) * 2010-04-16 2014-06-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8569128B2 (en) * 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US9041082B2 (en) 2010-10-07 2015-05-26 International Business Machines Corporation Engineering multiple threshold voltages in an integrated circuit
US8445965B2 (en) 2010-11-05 2013-05-21 International Business Machines Corporation Strained semiconductor devices and methods of fabricating strained semiconductor devices
US8420473B2 (en) 2010-12-06 2013-04-16 International Business Machines Corporation Replacement gate devices with barrier metal for simultaneous processing
KR101783952B1 (ko) * 2011-01-12 2017-10-10 삼성전자주식회사 반도체 장치
US20130032886A1 (en) 2011-08-01 2013-02-07 International Business Machines Corporation Low Threshold Voltage And Inversion Oxide Thickness Scaling For A High-K Metal Gate P-Type MOSFET
TW201324587A (zh) * 2011-12-15 2013-06-16 Univ Nat Chiao Tung 半導體元件及其製作方法
US9093559B2 (en) * 2012-03-09 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of hybrid high-k/metal-gate stack fabrication
US9209089B2 (en) * 2012-03-29 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a metal gate semiconductor device
US8865538B2 (en) * 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
US8822295B2 (en) * 2012-04-03 2014-09-02 International Business Machines Corporation Low extension dose implants in SRAM fabrication
US20130270647A1 (en) * 2012-04-17 2013-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for nfet with high k metal gate
US8698252B2 (en) * 2012-04-26 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device for high-K and metal gate stacks
KR101974439B1 (ko) 2012-06-11 2019-05-02 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9093558B2 (en) * 2012-08-24 2015-07-28 International Business Machines Corporation Integration of multiple threshold voltage devices for complementary metal oxide semiconductor using full metal gate
KR101923946B1 (ko) 2012-08-31 2018-11-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR101934736B1 (ko) * 2012-08-31 2019-01-03 삼성전자 주식회사 반도체 장치
KR102008744B1 (ko) 2012-12-13 2019-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9190409B2 (en) * 2013-02-25 2015-11-17 Renesas Electronics Corporation Replacement metal gate transistor with controlled threshold voltage
KR102054834B1 (ko) * 2013-03-15 2019-12-12 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US9006816B2 (en) * 2013-03-28 2015-04-14 Stmicroelectronics, Inc. Memory device having multiple dielectric gate stacks and related methods
US9219078B2 (en) * 2013-04-18 2015-12-22 International Business Machines Corporation Simplified multi-threshold voltage scheme for fully depleted SOI MOSFETs
US9177865B2 (en) 2013-06-05 2015-11-03 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device having multiple threshold voltages
KR20150054422A (ko) 2013-11-12 2015-05-20 에스케이하이닉스 주식회사 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
KR20160095399A (ko) * 2015-02-03 2016-08-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9620612B2 (en) * 2015-02-19 2017-04-11 Qualcomm Incorporated Intergrated circuit devices including an interfacial dipole layer
KR20160143020A (ko) * 2015-06-04 2016-12-14 삼성전자주식회사 반도체 장치
US9553092B2 (en) 2015-06-12 2017-01-24 Globalfoundries Inc. Alternative threshold voltage scheme via direct metal gate patterning for high performance CMOS FinFETs
US10170477B2 (en) 2015-11-06 2019-01-01 International Business Machines Corporation Forming MOSFET structures with work function modification
US9472558B1 (en) 2015-11-13 2016-10-18 Globalfoundries Inc. Semiconductor structures with stacked non-planar field effect transistors and methods of forming the structures
US9899264B2 (en) 2016-06-30 2018-02-20 International Business Machines Corporation Integrated metal gate CMOS devices
FR3054374B1 (fr) * 2016-07-22 2018-08-17 Commissariat Energie Atomique Circuit integre comportant des transistors a tensions de seuil distinctes
EP3300113A1 (fr) * 2016-09-27 2018-03-28 STMicroelectronics (Crolles 2) SAS Circuit integre a transistors mos et son procede de fabrication
US10396076B2 (en) 2017-03-21 2019-08-27 International Business Machines Corporation Structure and method for multiple threshold voltage definition in advanced CMOS device technology
US10446400B2 (en) 2017-10-20 2019-10-15 Samsung Electronics Co., Ltd. Method of forming multi-threshold voltage devices and devices so formed

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059273A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd 半導体記憶装置
JP2003151976A (ja) * 2001-08-28 2003-05-23 Tdk Corp 高誘電率絶縁膜、ゲート絶縁膜および半導体装置
JP2003273240A (ja) * 2002-03-19 2003-09-26 Hitachi Ltd 半導体装置及びその製造方法
JP2005268322A (ja) * 2004-03-16 2005-09-29 Toshiba Corp 半導体基板及びその製造方法並びに半導体装置
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69211329D1 (de) * 1992-03-27 1996-07-11 Ibm Verfahren zum Herstellen von pseudo-planaren Dünnschicht PFET-Anordnungen und hierdurch erzeugte Struktur
US5712201A (en) * 1996-06-07 1998-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method for integrating logic and single level polysilicon DRAM devices on the same semiconductor chip
JPH10247725A (ja) * 1997-03-05 1998-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
US6259126B1 (en) * 1999-11-23 2001-07-10 International Business Machines Corporation Low cost mixed memory integration with FERAM
JP4142228B2 (ja) * 2000-02-01 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置
US6624459B1 (en) * 2000-04-12 2003-09-23 International Business Machines Corp. Silicon on insulator field effect transistors having shared body contact
US6699756B1 (en) * 2000-11-17 2004-03-02 Chih-Yuan Hsiao Four-transistor static-random-access-memory and forming method
JP4353393B2 (ja) * 2001-06-05 2009-10-28 株式会社ルネサステクノロジ 半導体集積回路装置
KR100426441B1 (ko) * 2001-11-01 2004-04-14 주식회사 하이닉스반도체 반도체 소자의 시모스(cmos) 및 그의 제조 방법
JP2003158195A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体集積回路装置の製造方法
US6894356B2 (en) * 2002-03-15 2005-05-17 Integrated Device Technology, Inc. SRAM system having very lightly doped SRAM load transistors for improving SRAM cell stability and method for making the same
US7927950B2 (en) * 2002-05-07 2011-04-19 Samsung Electronics Co., Ltd. Method of fabricating trap type nonvolatile memory device
JP4302943B2 (ja) * 2002-07-02 2009-07-29 Necエレクトロニクス株式会社 半導体集積回路
JP2004363214A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
KR100539243B1 (ko) * 2003-10-04 2005-12-27 삼성전자주식회사 부분 에스오아이 기판에 구현된 에스램 소자
KR100618815B1 (ko) * 2003-11-12 2006-08-31 삼성전자주식회사 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
JP2006059880A (ja) * 2004-08-17 2006-03-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2006108602A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
US20060099765A1 (en) * 2004-11-11 2006-05-11 International Business Machines Corporation Method to enhance cmos transistor performance by inducing strain in the gate and channel
JP4453572B2 (ja) 2005-02-22 2010-04-21 ソニー株式会社 半導体集積回路の製造方法
US7605429B2 (en) * 2005-04-15 2009-10-20 International Business Machines Corporation Hybrid crystal orientation CMOS structure for adaptive well biasing and for power and performance enhancement
US7274072B2 (en) * 2005-04-15 2007-09-25 International Business Machines Corporation Hybrid bulk-SOI 6T-SRAM cell for improved cell stability and performance
US7446380B2 (en) * 2005-04-29 2008-11-04 International Business Machines Corporation Stabilization of flatband voltages and threshold voltages in hafnium oxide based silicon transistors for CMOS
US7351632B2 (en) * 2005-04-29 2008-04-01 Texas Instruments Incorporated Semiconductor CMOS devices and methods with NMOS high-k dielectric formed prior to core PMOS silicon oxynitride dielectric formation using direct nitridation of silicon
US20060289948A1 (en) * 2005-06-22 2006-12-28 International Business Machines Corporation Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof
US7342287B2 (en) * 2005-07-19 2008-03-11 International Business Machines Corporation Power gating schemes in SOI circuits in hybrid SOI-epitaxial CMOS structures
US20070018253A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell and manufacturing methods
JP4787593B2 (ja) * 2005-10-14 2011-10-05 パナソニック株式会社 半導体装置
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR100673016B1 (ko) * 2005-12-06 2007-01-24 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7569466B2 (en) * 2005-12-16 2009-08-04 International Business Machines Corporation Dual metal gate self-aligned integration
US7417288B2 (en) * 2005-12-19 2008-08-26 International Business Machines Corporation Substrate solution for back gate controlled SRAM with coexisting logic devices
US7432567B2 (en) * 2005-12-28 2008-10-07 International Business Machines Corporation Metal gate CMOS with at least a single gate metal and dual gate dielectrics
US7494850B2 (en) * 2006-02-15 2009-02-24 International Business Machines Corporation Ultra-thin logic and backgated ultra-thin SRAM
JP4282691B2 (ja) * 2006-06-07 2009-06-24 株式会社東芝 半導体装置
JP5190189B2 (ja) * 2006-08-09 2013-04-24 パナソニック株式会社 半導体装置及びその製造方法
US7544994B2 (en) * 2006-11-06 2009-06-09 International Business Machines Corporation Semiconductor structure with multiple fins having different channel region heights and method of forming the semiconductor structure
US7471548B2 (en) * 2006-12-15 2008-12-30 International Business Machines Corporation Structure of static random access memory with stress engineering for stability
US7388267B1 (en) * 2006-12-19 2008-06-17 International Business Machines Corporation Selective stress engineering for SRAM stability improvement
US20080217686A1 (en) * 2007-03-09 2008-09-11 International Business Machines Corporation Ultra-thin soi cmos with raised epitaxial source and drain and embedded sige pfet extension
US7550337B2 (en) * 2007-06-07 2009-06-23 International Business Machines Corporation Dual gate dielectric SRAM
US7737501B2 (en) * 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
US8735243B2 (en) * 2007-08-06 2014-05-27 International Business Machines Corporation FET device with stabilized threshold modifying material
US7880243B2 (en) * 2007-08-07 2011-02-01 International Business Machines Corporation Simple low power circuit structure with metal gate and high-k dielectric
US7723798B2 (en) * 2007-08-07 2010-05-25 International Business Machines Corporation Low power circuit structure with metal gate and high-k dielectric
US7732872B2 (en) * 2007-10-25 2010-06-08 International Business Machines Corporation Integration scheme for multiple metal gate work function structures
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
US7728392B2 (en) * 2008-01-03 2010-06-01 International Business Machines Corporation SRAM device structure including same band gap transistors having gate stacks with high-K dielectrics and same work function
US7947549B2 (en) * 2008-02-26 2011-05-24 International Business Machines Corporation Gate effective-workfunction modification for CMOS
US7863126B2 (en) * 2008-05-15 2011-01-04 International Business Machines Corporation Fabrication of a CMOS structure with a high-k dielectric layer oxidizing an aluminum layer in PFET region
US7943460B2 (en) * 2009-04-20 2011-05-17 International Business Machines Corporation High-K metal gate CMOS
US7855105B1 (en) * 2009-06-18 2010-12-21 International Business Machines Corporation Planar and non-planar CMOS devices with multiple tuned threshold voltages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059273A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd 半導体記憶装置
JP2003151976A (ja) * 2001-08-28 2003-05-23 Tdk Corp 高誘電率絶縁膜、ゲート絶縁膜および半導体装置
JP2003273240A (ja) * 2002-03-19 2003-09-26 Hitachi Ltd 半導体装置及びその製造方法
JP2005268322A (ja) * 2004-03-16 2005-09-29 Toshiba Corp 半導体基板及びその製造方法並びに半導体装置
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514318A (ja) * 2008-12-31 2012-06-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated チャネル半導体合金を備えたトランジスタにおける堆積不均一性の低減によるスレッショルド電圧ばらつきの低減
JP2011040641A (ja) * 2009-08-14 2011-02-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011066406A (ja) * 2009-09-18 2011-03-31 Internatl Business Mach Corp <Ibm> PFETチャネルSiGeを有する金属ゲート及び高k誘電体デバイス
JP2011176173A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011205057A (ja) * 2010-03-01 2011-10-13 Canon Anelva Corp 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
US8786031B2 (en) 2010-03-01 2014-07-22 Canon Anelva Corporation Metal nitride film, semiconductor device using the metal nitride film, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US8680623B2 (en) 2014-03-25
CN101842898A (zh) 2010-09-22
KR20100082339A (ko) 2010-07-16
US20090108373A1 (en) 2009-04-30
US7718496B2 (en) 2010-05-18
WO2009056417A1 (en) 2009-05-07
US8212322B2 (en) 2012-07-03
TW200931640A (en) 2009-07-16
TWI427770B (zh) 2014-02-21
JP5771004B2 (ja) 2015-08-26
KR101154791B1 (ko) 2012-06-18
US20100164011A1 (en) 2010-07-01
CN101842898B (zh) 2013-08-14
US20120181610A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
US9064948B2 (en) Methods of forming a semiconductor device with low-k spacers and the resulting device
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
US7834387B2 (en) Metal gate compatible flash memory gate stack
US7696517B2 (en) NMOS transistors that mitigate fermi-level pinning by employing a hafnium-silicon gate electrode and high-k gate dieletric
US8399934B2 (en) Transistor device
JP5336857B2 (ja) 金属不純物の導入による導電性電極の仕事関数を変更する方法(およびその半導体構造体)
US8178902B2 (en) CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US6894353B2 (en) Capped dual metal gate transistors for CMOS process and method for making the same
US6720630B2 (en) Structure and method for MOSFET with metallic gate electrode
US7397090B2 (en) Gate electrode architecture for improved work function tuning and method of manufacture
US7172955B2 (en) Silicon composition in CMOS gates
JP4282691B2 (ja) 半導体装置
US7642607B2 (en) MOS devices with reduced recess on substrate surface
KR100653721B1 (ko) 질소주입활성영역을 갖는 반도체소자 및 그 제조방법
US6784101B1 (en) Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
US7109079B2 (en) Metal gate transistor CMOS process and method for making
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
TWI343125B (en) Semiconductor devices with dual-metal gate structures and fabrication methods thereof
CN101427386B (zh) 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
US6620664B2 (en) Silicon-germanium MOSFET with deposited gate dielectric and metal gate electrode and method for making the same
JP4540142B2 (ja) 半導体装置の製造方法
US8786028B2 (en) Semiconductor device and method of fabricating the same
JP5669954B2 (ja) 高K/金属ゲートMOSFETを有するVt調整及び短チャネル制御のための構造体及び方法。
US7297587B2 (en) Composite gate structure in an integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140312

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140319

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150626

R150 Certificate of patent or registration of utility model

Ref document number: 5771004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250