JP4453572B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法 Download PDF

Info

Publication number
JP4453572B2
JP4453572B2 JP2005045629A JP2005045629A JP4453572B2 JP 4453572 B2 JP4453572 B2 JP 4453572B2 JP 2005045629 A JP2005045629 A JP 2005045629A JP 2005045629 A JP2005045629 A JP 2005045629A JP 4453572 B2 JP4453572 B2 JP 4453572B2
Authority
JP
Japan
Prior art keywords
insulating film
field effect
effect transistor
channel field
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005045629A
Other languages
English (en)
Other versions
JP2006237070A (ja
Inventor
道博 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005045629A priority Critical patent/JP4453572B2/ja
Priority to TW095104909A priority patent/TWI306603B/zh
Priority to US11/356,930 priority patent/US7439118B2/en
Priority to CNB2006100041280A priority patent/CN100481394C/zh
Priority to KR1020060016784A priority patent/KR101190444B1/ko
Publication of JP2006237070A publication Critical patent/JP2006237070A/ja
Priority to US11/950,675 priority patent/US7601579B2/en
Application granted granted Critical
Publication of JP4453572B2 publication Critical patent/JP4453572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B65/00—Locks or fastenings for special use
    • E05B65/0017—Jail locks
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B47/00—Operating or controlling locks or other fastening devices by electric or magnetic means
    • E05B47/0001—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof
    • E05B47/0012—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof with rotary electromotors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法に関する。
半導体集積回路の微細化が進むにつれて、電界効果トランジスタの能力向上は、従来のスケーリングだけでは難しくなりつつあり、膜ストレスを用いることによって移動度を増加させて能力向上を図る技術が、９０ｎｍ世代以降の半導体集積回路において注目されている（例えば、Shinya Ito, et al., "Machanical Stress Effect of Etch-Stop Nitride and its Impact on Deep Submicron Transistor Design", 2001 IEDM、あるいは、K. Goto, et al., "High Performance 35 nm Gate CMOSFET's with Vertical Scaling and Total Stress Control for 65 nm Technology", 2003 IEDM 参照）。この技術は、ゲート部、チャネル形成領域及びソース／ドレイン領域を形成した後のＮチャネル型電界効果トランジスタ（以下、Ｎ型ＦＥＴと呼ぶ）及びＰチャネル型電界効果トランジスタ（以下、Ｐ型ＦＥＴと呼ぶ）のそれぞれの領域上に、膜応力の異なる絶縁膜を形成する。具体的には、Ｎ型ＦＥＴの領域上には引張り応力を有する絶縁膜を形成し、Ｐ型ＦＥＴの領域上には圧縮応力を有する絶縁膜を形成する。
半導体集積回路にあっては、Ｎ型ＦＥＴ及びＰ型ＦＥＴから成るロジック部と、Ｎ型ＦＥＴ及びＰ型ＦＥＴから成るメモリアレイ部とは、通常、同じ工程に基づき製造される。以下、従来のＳＲＡＭ（Static Random Access Memory）から構成されたメモリアレイ部の製造方法（便宜上、従来の第１の製造方法と呼ぶ）を、半導体基板等の模式的な一部端面図である図４０の（Ａ）、（Ｂ）、（Ｃ）、図４１の（Ａ）、（Ｂ）、（Ｃ）、図４２の（Ａ）、（Ｂ）、（Ｃ）、及び、図４３の（Ａ）、（Ｂ）を参照して説明する。尚、これらの図面における模式的な一部端面図、あるいは、後述する半導体基板等の模式的な一部端面図である種々の図面における模式的な一部端面図は、図１の（Ｃ）の一点鎖線に沿った模式的な一部端面図である。また、メモリアレイ部の等価回路を図１の（Ｂ）に示し、ゲート部やソース／ドレイン領域等の模式的な配置図を、図１の（Ｃ）及び図１０（Ｂ）に示す。
［工程−１０］
先ず、周知の方法に基づき、半導体基板１０にトレンチ構造を有する素子分離領域１１を形成し、次いで、半導体基板１０上にゲート絶縁膜２１、ゲート電極２２、オフセット膜２３から成るゲート部を形成した後、ゲート部の側面にゲートサイドウオール２４を形成し、更に、半導体基板１０にソース／ドレイン領域２５を形成する。尚、２つのソース／ドレイン領域２５に挟まれた半導体基板１０の領域がチャネル形成領域に相当する。こうして、Ｐ型ＦＥＴ２２０Ａ（図１の（Ｂ）及び（Ｃ）におけるＴＲ1，ＴＲ4参照）、及び、Ｎ型ＦＥＴ２２０Ｂ（図１の（Ｂ）及び（Ｃ）におけるＴＲ2，ＴＲ3，ＴＲ5，ＴＲ6参照）を得ることができる（図４０の（Ａ）参照）。
［工程−１１］
次に、例えば、プラズマＣＶＤ法に基づき、厚さ５０ｎｍの窒化シリコン膜から成り、引張り応力を有する第１の絶縁膜３１を全面に形成し（図４０の（Ｂ）参照）、更に、第１の絶縁膜３１上に、厚さ３０ｎｍの酸化シリコン膜から成る第２の絶縁膜３２を形成する（図４０の（Ｃ）参照）。尚、図面においては、窒化シリコン膜を「ＳｉＮ膜」と記し、酸化シリコン膜を「ＳｉＯ膜」と記する。
［工程−１２］
その後、周知のリソグラフィ技術に基づき、Ｎ型ＦＥＴ２２０Ｂの領域を覆うレジスト層２３６Ａを形成し（図４１の（Ａ）参照）、レジスト層２３６Ａで覆われていないＰ型ＦＥＴ２２０Ａの領域において露出した第２の絶縁膜３２及び第１の絶縁膜３１をドライエッチング法にて除去した後（図４１の（Ｂ）参照）、レジスト層２３６Ａをアッシング処理に基づき除去する（図４１の（Ｃ）参照）。
［工程−１３］
次いで、例えば、プラズマＣＶＤ法に基づき、厚さ５０ｎｍの窒化シリコン膜から成り、圧縮応力を有する第３の絶縁膜３３を全面に形成する（図４２の（Ａ）参照）。その後、周知のリソグラフィ技術に基づき、Ｐ型ＦＥＴ２２０Ａの領域を覆うレジスト層２３６Ｂを形成し（図４２の（Ｂ）参照）、レジスト層２３６Ｂで覆われていないＮ型ＦＥＴ２２０Ｂの領域において露出した第３の絶縁膜３３をドライエッチング法にて除去した後（図４２の（Ｃ）参照）、レジスト層２３６Ｂをアッシング処理に基づき除去する（図４３の（Ａ）参照）。酸化シリコン膜から成る第２の絶縁膜３２がエッチングストッパ層として形成されているので、第３の絶縁膜３３をドライエッチング法にて確実に除去することができる。尚、第３の絶縁膜３３の除去時、第１の絶縁膜３１と第３の絶縁膜３３の境界領域においては、半導体基板１０等が露出しないように、第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜３３の３層構造となるように、第３の絶縁膜３３をドライエッチングする。
［工程−１４］
その後、全面に層間絶縁層３４、レジスト層２３６Ｃを形成し、レジスト層２３６Ｃをエッチング用マスクとして、層間絶縁層３４をドライエッチングして、層間絶縁層３４に、コンタクトホールを形成するための開口部３４Ａ、及び、ローカルインターコネクト３５（図１０の（Ｂ）の模式的な配置図参照）を形成するための開口部３４Ｂを形成した後（図４３の（Ｂ）参照）、レジスト層２３６Ｃを除去する。次いで、開口部３４Ａ，３４Ｂ内を含む層間絶縁層３４上に配線材料層を形成し、層間絶縁層３４上の配線材料層をパターニングすることで、層間絶縁層３４上に配線層を形成することができ、同時に、コンタクトホール及びローカルインターコネクト３５を形成することができる。
あるいは又、従来のメモリアレイ部の別の製造方法（便宜上、従来の第２の製造方法と呼ぶ）を、半導体基板等の模式的な一部端面図である図４４の（Ａ）、（Ｂ）、（Ｃ）、及び、図４５の（Ａ）、（Ｂ）、（Ｃ）を参照して説明する。
［工程−２０］
先ず、周知の方法に基づき、半導体基板１０にトレンチ構造を有する素子分離領域１１を形成し、次いで、半導体基板１０上にゲート絶縁膜２１、ゲート電極２２、オフセット膜２３から成るゲート部を形成した後、ゲート部の側面にゲートサイドウオール２４を形成し、更に、半導体基板１０にソース／ドレイン領域２５を形成する。尚、２つのソース／ドレイン領域２５に挟まれた半導体基板１０の領域がチャネル形成領域に相当する。こうして、Ｐ型ＦＥＴ３２０Ａ（図１の（Ｂ）及び（Ｃ）におけるＴＲ1，ＴＲ4参照）、及び、Ｎ型ＦＥＴ３２０Ｂ（図１の（Ｂ）及び（Ｃ）におけるＴＲ2，ＴＲ3，ＴＲ5，ＴＲ6参照）を得ることができる。
［工程−２１］
次に、例えば、プラズマＣＶＤ法に基づき、厚さ５０ｎｍの窒化シリコン膜から成り、引張り応力を有する第１の絶縁膜３１を全面に形成する。その後、周知のリソグラフィ技術に基づき、Ｎ型ＦＥＴ３２０Ｂの領域を覆うレジスト層３３６Ａを形成し（図４４の（Ａ）参照）、レジスト層３３６Ａで覆われていないＰ型ＦＥＴ３２０Ａの領域において露出した第１の絶縁膜３１をドライエッチング法にて除去した後（図４４の（Ｂ）参照）、レジスト層３３６Ａをアッシング処理に基づき除去する（図４４の（Ｃ）参照）。
［工程−２２］
次いで、例えば、プラズマＣＶＤ法に基づき、厚さ５０ｎｍの窒化シリコン膜から成り、圧縮応力を有する第３の絶縁膜３３を全面に形成する（図４５の（Ａ）参照）。その後、周知のリソグラフィ技術に基づき、Ｐ型ＦＥＴ３２０Ａの領域を覆うレジスト層３３６Ｂを形成し（図４５の（Ｂ）参照）、レジスト層３３６Ｂで覆われていないＮ型ＦＥＴ３２０Ｂの領域において露出した第３の絶縁膜３３に、圧縮応力を緩和するためのイオン注入を行う。イオン種として、例えば、ゲルマニウム（Ｇｅ）を挙げることができる。その後、レジスト層３３６Ｂをアッシング処理に基づき除去する。
［工程−２３］
次に、全面に層間絶縁層３４、レジスト層３３６Ｃを形成し、レジスト層３３６Ｃをエッチング用マスクとして、層間絶縁層３４をドライエッチングして、層間絶縁層３４に、コンタクトホールを形成するための開口部３４Ａ、及び、ローカルインターコネクト３５（図１０の（Ｂ）の模式的な配置図参照）を形成するための開口部３４Ｂを形成した後（図４５の（Ｃ）参照）、レジスト層３３６Ｃを除去する。次いで、開口部３４Ａ，３４Ｂ内を含む層間絶縁層３４上に配線材料層を形成し、層間絶縁層３４上の配線材料層をパターニングすることで、層間絶縁層３４上に配線層を形成することができ、同時に、コンタクトホール及びローカルインターコネクト３５を形成することができる。
Shinya Ito, et al., "Machanical Stress Effect of Etch-Stop Nitride and its Impact on Deep Submicron Transistor Design", 2001 IEDM K. Goto, et al,. "High Performance 35 nm Gate CMOSFET's with Vertical Scaling and Total Stress Control for 65 nm Technology", 2003 IEDM
ところで、従来の第１の製造方法においては、［工程−１２］において、レジスト層２３６Ａで覆われていないＰ型ＦＥＴ２２０Ａの領域において露出した第２の絶縁膜３２及び第１の絶縁膜３１をドライエッチング法にて除去するが（図４１の（Ｂ）参照）、このとき、オーバーエッチングによって、Ｐ型ＦＥＴ２２０Ａを構成するソース／ドレイン領域２５やゲート部に損傷が発生し、メモリー保持特性が劣化するといった問題が生じる虞がある。また、［工程−１４］において、レジスト層２３６Ｃをエッチング用マスクとして、層間絶縁層３４をドライエッチングして、層間絶縁層３４に、コンタクトホールを形成するための開口部３４Ａ、及び、ローカルインターコネクト３５を形成するための開口部３４Ｂを形成するが、このとき、開口部３４Ｂの底部にあっては、半導体基板１０に損傷を与えること無く、第３の絶縁膜３３、第２の絶縁膜３２、第１の絶縁膜３１の３層構造をエッチングしなければならず、エッチング加工が困難である。
また、従来の第２の製造方法にあっては、従来の第１の製造方法における［工程−１４］のような問題は生じないが、［工程−２１］において、やはり、レジスト層３３６Ａで覆われていないＰ型ＦＥＴ３２０Ａの領域において露出した第１の絶縁膜３１をドライエッチング法にて除去するとき（図４４の（Ｂ）参照）、オーバーエッチングによって、Ｐ型ＦＥＴ３２０Ａを構成するソース／ドレイン領域２５やゲート部に損傷が発生し、メモリー保持特性が劣化するといった問題が生じる虞がある。
従って、本発明の目的は、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造時、メモリアレイ部を構成する電界効果トランジスタに損傷が発生し、メモリー保持特性が劣化するといった問題が発生せず、しかも、ローカルインターコネクトを形成するための開口部を層間絶縁層に形成する際の加工の困難さを回避することができる、半導体集積回路の製造方法を提供することにある。
上記の目的を達成するための本発明の第１の態様に係る半導体集積回路の製造方法は、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
（Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
（Ｂ）全面に、引張り応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
（Ｃ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第２の絶縁膜及び第１の絶縁膜を選択的に除去する工程と、
（Ｄ）全面に、圧縮応力を有する第３の絶縁膜を形成する工程と、
（Ｅ）ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
を具備することを特徴とする。
本発明の第１の態様に係る半導体集積回路の製造方法にあっては、前記工程（Ｅ）に引き続き、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、引張り応力緩和のためのイオン注入を施す構成とすることができる。
上記の目的を達成するための本発明の第２の態様に係る半導体集積回路の製造方法は、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
（Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
（Ｂ）全面に、引張り応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
（Ｃ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第２の絶縁膜及び第１の絶縁膜を選択的に除去する工程と、
（Ｄ）全面に、圧縮応力を有する第３の絶縁膜を形成する工程と、
（Ｅ）メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、圧縮応力緩和のためのイオン注入を施し、且つ、ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
を具備することを特徴とする。
本発明の第２の態様に係る半導体集積回路の製造方法にあっては、前記工程（Ｂ）と前記工程（Ｄ）の間のいずれかの工程において（即ち、前記工程（Ｂ）と前記工程（Ｃ）の間、あるいは、前記工程（Ｃ）と前記工程（Ｄ）の間において）、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、引張り応力緩和のためのイオン注入を施す構成とすることができる。尚、前記工程（Ｅ）にあっては、メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、圧縮応力緩和のためのイオン注入を施した後、ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去してもよいし、ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去した後、メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、圧縮応力緩和のためのイオン注入を施してもよい。
上記の目的を達成するための本発明の第３の態様に係る半導体集積回路の製造方法は、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
（Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
（Ｂ）全面に、引張り応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
（Ｃ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタの領域上の第２の絶縁膜を選択的に除去する工程と、
（Ｄ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜を選択的に除去する工程と、
（Ｅ）全面に、圧縮応力を有する第３の絶縁膜を形成する工程と、
（Ｆ）ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
を具備することを特徴とする。
本発明の第３の態様に係る半導体集積回路の製造方法にあっては、前記工程（Ｆ）に引き続き、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、引張り応力緩和のためのイオン注入を施す構成とすることができる。
上記の目的を達成するための本発明の第４の態様に係る半導体集積回路の製造方法は、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
（Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
（Ｂ）全面に、引張り応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
（Ｃ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタの領域上の第２の絶縁膜を選択的に除去する工程と、
（Ｄ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜を選択的に除去する工程と、
（Ｅ）全面に、圧縮応力を有する第３の絶縁膜を形成する工程と、
（Ｆ）メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、圧縮応力緩和のためのイオン注入を施し、且つ、ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
を具備することを特徴とする。
本発明の第４の態様に係る半導体集積回路の製造方法にあっては、前記工程（Ｂ）と前記工程（Ｄ）の間のいずれかの工程において（即ち、前記工程（Ｂ）と前記工程（Ｃ）の間、あるいは、前記工程（Ｃ）と前記工程（Ｄ）の間において）、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、引張り応力緩和のためのイオン注入を施す構成とすることができる。尚、前記工程（Ｆ）にあっては、メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、圧縮応力緩和のためのイオン注入を施した後、ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去してもよいし、ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去した後、メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、圧縮応力緩和のためのイオン注入を施してもよい。
上記の目的を達成するための本発明の第５の態様に係る半導体集積回路の製造方法は、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
（Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
（Ｂ）全面に、圧縮応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
（Ｃ）ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第２の絶縁膜及び第１の絶縁膜を選択的に除去する工程と、
（Ｄ）全面に、引張り応力を有する第３の絶縁膜を形成する工程と、
（Ｅ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
を具備し、
前記工程（Ｂ）と前記工程（Ｄ）の間のいずれかの工程において、メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、圧縮応力緩和のためのイオン注入を施すことを特徴とする。
本発明の第５の態様に係る半導体集積回路の製造方法にあっては、引張り応力を有する第３の絶縁膜を形成した後、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、引張り応力緩和のためのイオン注入を施す構成とすることができる。具体的には、工程（Ｄ）に引き続き、あるいは又、工程（Ｅ）に引き続き、引張り応力緩和のためのイオン注入を施せばよい。
本発明の第１の態様〜第５の態様に係る半導体集積回路の製造方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）にあっては、第１の絶縁膜及び第３の絶縁膜は窒化シリコン膜（ＳｉＮ膜）から成り、第２の絶縁膜は酸化シリコン膜（ＳｉＯX膜）から成る構成とすることができる。尚、限定するものではないが、第１の絶縁膜及び第３の絶縁膜の膜厚として、５×１０-8ｍ乃至２×１０-7ｍを例示することができる。また、引張り応力及び圧縮応力の値として、１×１０9Ｐａを例示することができる。
本発明において、第１の絶縁膜及び第３の絶縁膜を窒化シリコン膜から構成する場合、例えば、プラズマＣＶＤ法における成膜条件を適宜、選択することで、引張り応力を有する第１の絶縁膜、圧縮応力を有する第３の絶縁膜を形成することができる。
本発明において、応力緩和のためのイオン注入におけるイオン種として、活性化率の低い不純物、例えば、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、アルゴン（Ａｒ）といった不純物を例示することができる。
本発明において、メモリアレイ部を構成するＰチャネル型電界効果トランジスタ及びＮチャネル型電界効果トランジスタにおいては、Ｐチャネル型電界効果トランジスタ及びＮチャネル型電界効果トランジスタの領域上に、所望の応力を有する絶縁膜を形成するので、メモリアレイ部を構成するＰチャネル型電界効果トランジスタ及びＮチャネル型電界効果トランジスタの能力向上を図ることができる。即ち、メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域においては、引張り応力を有する絶縁膜を残すことで、Ｎチャネル型電界効果トランジスタの能力向上を図ることができ、ＳＲＡＭ読み出し速度を決定するセル電流の低下が生じることがない。また、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域において、例えば、引張り応力を有する絶縁膜にイオン注入を施すことで、引張り応力の緩和を図り、Ｐチャネル型電界効果トランジスタの能力低下を抑えることができるし、閾値電圧Ｖthの制御を行うことができる。
しかも、半導体集積回路の製造過程において、基本的には、メモリアレイ部を構成するＰチャネル型電界効果トランジスタ及びＮチャネル型電界効果トランジスタの領域は、第１の絶縁膜で覆われているので、メモリアレイ部を構成する電界効果トランジスタに損傷が発生し、メモリー保持特性が劣化したり、動作速度を低下させるといった問題が生じないし、ローカルインターコネクトを形成するための開口部を層間絶縁層に形成する際の加工の困難さ、加工マージンの減少、半導体集積回路の製造歩留り低下といった問題の発生を回避することができる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例１は、本発明の第１の態様に係る半導体集積回路の製造方法に関する。実施例１あるいは後述する実施例２〜実施例５の半導体集積回路の製造方法は、Ｎチャネル型電界効果トランジスタ（具体的には、Ｎチャネル型ＭＯＳトランジスタであり、以下、Ｎ型ＦＥＴ１２０Ｂと呼ぶ）及びＰチャネル型電界効果トランジスタ（具体的には、Ｐチャネル型ＭＯＳトランジスタであり、以下、Ｐ型ＦＥＴ１２０Ａと呼ぶ）から成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ（具体的には、Ｎチャネル型ＭＯＳトランジスタであり、以下、Ｎ型ＦＥＴ２０Ｂと呼ぶ）及びＰチャネル型電界効果トランジスタ（具体的には、Ｐチャネル型ＭＯＳトランジスタであり、以下、Ｐ型ＦＥＴ２０Ａと呼ぶ）から成るメモリアレイ部（より具体的には、ＳＲＡＭから成るメモリアレイ部）から構成された半導体集積回路の製造方法である。以下、半導体基板等の模式的な一部端面図である、図１の（Ａ）、図２の（Ａ）、（Ｂ）、図３の（Ａ）、（Ｂ）、図４の（Ａ）、（Ｂ）、図５の（Ａ）、（Ｂ）、図６の（Ａ）、（Ｂ）、図７の（Ａ）、（Ｂ）、図８の（Ａ）、（Ｂ）、図９の（Ａ）、（Ｂ）、及び、図１０の（Ａ）を参照して実施例１の半導体集積回路の製造方法を説明する。尚、これらの図面、あるいは、後述する半導体基板等の模式的な一部端面図である種々の図面における模式的な一部端面図は、図１の（Ｃ）の一点鎖線に沿った模式的な一部端面図である。また、実施例１あるいは後述する実施例２〜実施例８におけるメモリアレイ部の等価回路を図１の（Ｂ）に示し、ゲート部等の模式的な配置図を、図１の（Ｃ）及び図１０（Ｂ）に示す。更には、実施例１あるいは後述する実施例２〜実施例８においては、第１の絶縁膜及び第３の絶縁膜は窒化シリコン膜（ＳｉＮ膜）から成り、第２の絶縁膜は酸化シリコン膜（ＳｉＯX膜）から成る。
［工程−１００］
先ず、周知の方法に基づき、半導体基板１０にトレンチ構造を有する素子分離領域１１を形成し、次いで、半導体基板１０上にゲート絶縁膜２１、ゲート電極２２、オフセット膜２３から成るゲート部を形成した後、ゲート部の側面にゲートサイドウオール２４を形成し、更に、半導体基板１０にソース／ドレイン領域２５を形成する。尚、２つのソース／ドレイン領域２５に挟まれた半導体基板１０の領域がチャネル形成領域に相当する。こうして、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ（図１の（Ｂ）及び（Ｃ）におけるＴＲ1，ＴＲ4参照）、及び、Ｎ型ＦＥＴ２０Ｂ（図１の（Ｂ）及び（Ｃ）におけるＴＲ2，ＴＲ3，ＴＲ5，ＴＲ6参照）を得ることができる（図１の（Ａ）参照）。同時に、ロジック部を構成するＰ型ＦＥＴ１２０Ａ及びＮ型ＦＥＴ１２０Ｂを得ることができる。
［工程−１１０］
次に、例えば、プラズマＣＶＤ法（成膜温度：４００゜Ｃ）に基づき、厚さ５０ｎｍの窒化シリコン膜から成り、引張り応力（１．０×１０9Ｐａ〜２．０×１０9）を有する第１の絶縁膜３１を全面に形成し（図２の（Ａ）参照）、更に、第１の絶縁膜３１上に、大気圧Ｏ3−ＴＥＯＳ−ＣＶＤ法（成膜温度：５００゜Ｃ）に基づき、厚さ３０ｎｍの酸化シリコン膜から成る第２の絶縁膜３２を形成する（図２の（Ｂ）参照）。
［工程−１２０］
その後、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域上の第２の絶縁膜３２及び第１の絶縁膜３１を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域を覆うレジスト層３６Ａを形成し（図３の（Ａ）及び（Ｂ）参照）、レジスト層３６Ａで覆われていないＰ型ＦＥＴ１２０Ａの領域において露出した第２の絶縁膜３２及び第１の絶縁膜３１をドライエッチング法にて除去した後（図４の（Ａ）及び（Ｂ）参照）、レジスト層３６Ａをアッシング処理に基づき除去する（図５の（Ａ）及び（Ｂ）参照）。
［工程−１３０］
次いで、例えば、プラズマＣＶＤ法（成膜温度：４００゜Ｃ）に基づき、厚さ５０ｎｍの窒化シリコン膜から成り、圧縮応力（１．０×１０9Ｐａ〜２．０×１０9）を有する第３の絶縁膜３３を全面に形成する（図６の（Ａ）及び（Ｂ）参照）。
［工程−１４０］
その後、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域上の第３の絶縁膜３３、並びに、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ及びＰ型ＦＥＴ２０Ａの領域上の第３の絶縁膜３３を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、Ｐ型ＦＥＴ１２０Ａの領域を覆うレジスト層３６Ｂを形成し（図７の（Ａ）及び（Ｂ）参照）、レジスト層３６Ｂで覆われていないメモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域において露出した第３の絶縁膜３３をドライエッチング法にて除去した後（図８の（Ａ）及び（Ｂ）参照）、レジスト層３６Ｂをアッシング処理に基づき除去する（図９の（Ａ）及び（Ｂ）参照）。酸化シリコン膜から成る第２の絶縁膜３２がエッチングストッパ層として形成されているので、第３の絶縁膜３３をドライエッチング法にて確実に除去することができる。尚、ロジック部にあっては、第３の絶縁膜３３の除去時、第１の絶縁膜３１と第３の絶縁膜３３の境界領域においては、半導体基板１０等が露出しないように、第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜３３の３層構造となるように、第３の絶縁膜３３をドライエッチングする。メモリアレイ部にあっては、このような構造を形成すると、先に説明したような問題が発生するが、ロジック部にあっては、このような構造を形成しても大きな問題は生じない。
［工程−１５０］
次いで、全面に層間絶縁層３４、レジスト層（図示せず）を形成し、レジスト層をエッチング用マスクとして、層間絶縁層３４をドライエッチングして、層間絶縁層３４に、コンタクトホールを形成するための開口部３４Ａ、及び、ローカルインターコネクト３５（図１０の（Ｂ）の模式的な配置図参照）を形成するための開口部３４Ｂを形成した後、レジスト層を除去する（図１０の（Ａ）参照）。次いで、開口部３４Ａ，３４Ｂ内を含む層間絶縁層３４上に配線材料層を形成し、層間絶縁層３４上の配線材料層をパターニングすることで、層間絶縁層３４上に配線層を形成することができ、同時に、コンタクトホール及びローカルインターコネクト３５を形成することができる。
こうして実施例１にて得られたメモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂにおいては、Ｐ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂの領域上に、引張り応力を有する第１の絶縁膜３１及び第２の絶縁膜３２が形成されている。このような構造を採用することで、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの能力向上を図ることができ、ＳＲＡＭ読み出し速度を決定するセル電流の低下が生じることがない。尚、実施例１にあっては、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上には、圧縮応力を有する第３の絶縁膜３３が形成されていないので、Ｐ型ＦＥＴ２０Ａの能力向上を図ることはできないが、それと引き替えに、ローカルインターコネクトを形成するための開口部を層間絶縁層に形成する際の加工の困難さを回避することができる。また、いずれの工程においても、基本的には、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂの領域は、第１の絶縁膜３１で覆われ続けているので、メモリアレイ部を構成するＭＯＳトランジスタに損傷が発生し、メモリー保持特性が劣化するといった問題は生じない。
実施例２は、実施例１の半導体集積回路の製造方法の変形である。実施例２にあっては、［工程−１４０］に引き続き、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上の第１の絶縁膜３１に、引張り応力緩和のためのイオン注入を施す。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＰ型ＦＥＴ１２０Ａ及びＮ型ＦＥＴ１２０Ｂの領域を覆うレジスト層３７を形成し、レジスト層３７で覆われていないメモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域において露出した第１の絶縁膜３１にイオン注入を施す（図１１参照）。イオン注入の条件を、以下の表１に例示する。尚、このイオン注入は、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａのソース／ドレイン領域２５に何ら影響を与えない。
［表１］
イオン種：ゲルマニウム（Ｇｅ）
加速電圧：５０ｋｅＶ
ドーズ量：３×１０15／ｃｍ2
これによって、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上に形成された引張り応力を有する第１の絶縁膜３１の引張り応力が緩和されるので、実施例１よりも、Ｐ型ＦＥＴ２０Ａの能力向上を図ることができる。
尚、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上の第１の絶縁膜３１に、引張り応力緩和のためのイオン注入を施す工程は、このように、［工程−１４０］に引き続く工程としてもよいし、第１の絶縁膜３１を形成した後、層間絶縁層３４を形成する前のいずれの工程において実行してもよい。
実施例３は、本発明の第２の態様に係る半導体集積回路の製造方法に関する。以下、半導体基板等の模式的な一部端面図である、図１２の（Ａ）、（Ｂ）、図１３の（Ａ）、（Ｂ）、及び、図１４の（Ａ）、（Ｂ）を参照して実施例３の半導体集積回路の製造方法を説明する。
［工程−３００］
先ず、実施例１の［工程−１００］〜［工程−１１０］と同様にして、ロジック部を構成するＮ型ＦＥＴ１２０Ｂ及びＰ型ＦＥＴ１２０Ａのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ及びＰ型ＦＥＴ２０Ａのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板１０に形成し、次いで、全面に、引張り応力を有する第１の絶縁膜３１を形成し、この第１の絶縁膜３１上に第２の絶縁膜３２を形成する。その後、実施例１の［工程−１２０］〜［工程−１３０］と同様にして、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域上の第２の絶縁膜３２及び第１の絶縁膜３１を選択的に除去し、全面に、圧縮応力を有する第３の絶縁膜３３を形成する。
［工程−３１０］
次に、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの領域上の第３の絶縁膜３３に、圧縮応力緩和のためのイオン注入を施す。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ、並びに、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域を覆うレジスト層３８Ａを形成し（図１２の（Ａ）参照）、レジスト層３８Ａで覆われていないメモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの領域において露出した第３の絶縁膜３３にイオン注入を施し（図１２の（Ｂ）参照）、併せて、レジスト層３８Ａで覆われていないロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域において露出した第３の絶縁膜３３にイオン注入を施した後、レジスト層３８Ａをアッシング処理に基づき除去する。イオン注入の条件は、表１に例示した条件と同様とすればよい。尚、このイオン注入は、メモリアレイ部及びロジック部を構成するＮ型ＦＥＴ２０Ｂ，１２０Ｂにおける第１の絶縁膜３１の引張り応力に何ら影響を与えない。ここで、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域を覆うレジスト層３８Ａを形成し、Ｎ型ＦＥＴ１２０Ｂの領域における第３の絶縁膜３３にはイオン注入を施さなくともよい。
［工程−３２０］
その後、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域上の第３の絶縁膜３３を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域を覆うレジスト層３８Ｂを形成し（図１３の（Ａ）及び（Ｂ）参照）、レジスト層３８Ｂで覆われていないロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域において露出した第３の絶縁膜３３をドライエッチング法にて除去した後、レジスト層３８Ｂをアッシング処理に基づき除去する（図１４の（Ａ）及び（Ｂ）参照）。酸化シリコン膜から成る第２の絶縁膜３２がエッチングストッパ層として形成されているので、第３の絶縁膜３３をドライエッチング法にて確実に除去することができる。尚、ロジック部にあっては、第３の絶縁膜３３の除去時、第１の絶縁膜３１と第３の絶縁膜３３の境界領域においては、半導体基板１０等が露出しないように、第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜３３の３層構造となるように、第３の絶縁膜３３をドライエッチングする。メモリアレイ部にあっては、このような構造を形成すると、先に説明したような問題が発生するが、ロジック部にあっては、このような構造を形成しても大きな問題は生じない。
［工程−３３０］
次に、実施例１の［工程−１５０］と同様の工程を実行することで、半導体集積回路を得ることができる。
こうして実施例３にて得られたメモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂにおいては、Ｐ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂの領域上に、引張り応力を有する第１の絶縁膜３１、第２の絶縁膜３２、及び、圧縮応力を有する第３の絶縁膜３３が形成されており、Ｎ型ＦＥＴ２０Ｂの領域上に形成された圧縮応力を有する第３の絶縁膜３３にあっては圧縮応力が緩和されている。このような構造を採用することで、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの能力向上を図ることができ、ＳＲＡＭ読み出し速度を決定するセル電流の低下が生じることがない。尚、実施例３にあっては、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上には、圧縮応力を有する第３の絶縁膜３３が形成されているが、その下には引張り応力を有する第１の絶縁膜３１が形成されているので、Ｐ型ＦＥＴ２０Ａの能力向上を図ることはできないが、それと引き替えに、ローカルインターコネクトを形成するための開口部を層間絶縁層に形成する際の加工の困難さを回避することができる。また、いずれの工程においても、基本的には、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂの領域は、第１の絶縁膜３１で覆われ続けているので、メモリアレイ部を構成するＭＯＳトランジスタに損傷が発生し、メモリー保持特性が劣化するといった問題は生じない。
尚、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの領域上の第３の絶縁膜３３に、圧縮応力緩和のためのイオン注入を施す工程は、このように、［工程−３１０］において実行してもよいし、［工程−３２０］の後に実行してもよい。言い換えれば、第３の絶縁膜３３を形成した後、層間絶縁層３４を形成する前のいずれの工程において実行してもよい。
実施例４は、実施例３の半導体集積回路の製造方法の変形である。実施例４にあっては、実施例３の［工程−３００］において（より具体的には、第１の絶縁膜３１及び第２の絶縁膜３２を形成した後、あるいは又、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域上の第２の絶縁膜３２及び第１の絶縁膜３１を選択的に除去した後）、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上の第１の絶縁膜３１に、引張り応力緩和のためのイオン注入を施す。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域を覆うレジスト層３９を形成し（図１５の（Ａ）参照）、レジスト層３９で覆われていないメモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域において露出した第１の絶縁膜３１にイオン注入を施し（図１５の（Ｂ）参照）、併せて、レジスト層３９で覆われていないロジック部を構成するＰ型ＦＥＴ１２０Ａの領域において露出した第１の絶縁膜３１にイオン注入を施す。イオン注入の条件は、表１に例示した条件と同様とすればよい。尚、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域を覆うレジスト層３９を形成し、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域上の第１の絶縁膜３１に、引張り応力緩和のためのイオン注入を施さなくともよい。
これによって、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上に形成された引張り応力を有する第１の絶縁膜３１の引張り応力が緩和されるので、実施例３よりも、Ｐ型ＦＥＴ２０Ａの能力向上を図ることができる。
実施例５は、本発明の第３の態様に係る半導体集積回路の製造方法に関する。以下、半導体基板等の模式的な一部端面図である、図１６の（Ａ）、（Ｂ）、図１７の（Ａ）、（Ｂ）、図１８の（Ａ）、（Ｂ）、図１９の（Ａ）、（Ｂ）、図２０の（Ａ）、（Ｂ）、図２１の（Ａ）、（Ｂ）、図２２の（Ａ）、（Ｂ）、及び、図２３の（Ａ）、（Ｂ）を参照して実施例５の半導体集積回路の製造方法を説明する。
［工程−５００］
先ず、実施例１の［工程−１００］〜［工程−１１０］と同様にして、ロジック部を構成するＮ型ＦＥＴ１２０Ｂ及びＰ型ＦＥＴ１２０Ａのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ及びＰ型ＦＥＴ２０Ａのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板１０に形成し、次いで、全面に、引張り応力を有する第１の絶縁膜３１を形成し、この第１の絶縁膜３１上に第２の絶縁膜３２を形成する。
［工程−５１０］
その後、ロジック部を構成するＮ型ＦＥＴ１２０Ｂ及びＰ型ＦＥＴ１２０Ａの領域上の第２の絶縁膜３２を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂの領域を覆うレジスト層（図示せず）を形成し、レジスト層で覆われていないロジック部を構成するＰ型ＦＥＴ１２０Ａ及びＮ型ＦＥＴ１２０Ｂの領域において露出した第２の絶縁膜３２をドライエッチングして除去し、レジスト層をアッシング処理にて除去する（図１６の（Ａ）及び（Ｂ）参照）。
［工程−５２０］
次いで、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域上の第１の絶縁膜３１を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域を覆うレジスト層３６Ａを形成し（図１７の（Ａ）及び（Ｂ）参照）、レジスト層３６Ａで覆われていないロジック部を構成するＰ型ＦＥＴ１２０Ａの領域において露出した第１の絶縁膜３１をドライエッチングして除去し（図１８の（Ａ）及び（Ｂ）参照）、レジスト層３６Ａをアッシング処理にて除去する（図１９の（Ａ）及び（Ｂ）参照）。
［工程−５３０］
その後、実施例１の［工程−１３０］と同様にして、全面に、圧縮応力を有する第３の絶縁膜３３を形成する（図２０の（Ａ）及び（Ｂ）参照）。
［工程−５４０］
次に、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域上の第３の絶縁膜３３、並びに、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ及びＰ型ＦＥＴ２０Ａの領域上の第３の絶縁膜３３を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、Ｐ型ＦＥＴ１２０Ａの領域を覆うレジスト層３６Ｂを形成し（図２１の（Ａ）及び（Ｂ）参照）、レジスト層３６Ｂで覆われていないメモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域において露出した第３の絶縁膜３３をドライエッチング法にて除去した後（図２２の（Ａ）及び（Ｂ）参照）、レジスト層３６Ｂをアッシング処理に基づき除去する（図２３の（Ａ）及び（Ｂ）参照）。
［工程−５５０］
次に、実施例１の［工程−１５０］と同様の工程を実行することで、半導体集積回路を得ることができる。
こうして実施例５にて得られたメモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂにおいては、Ｐ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂの領域上に、引張り応力を有する第１の絶縁膜３１が形成されている。このような構造を採用することで、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの能力向上を図ることができ、ＳＲＡＭ読み出し速度を決定するセル電流の低下が生じることがない。尚、実施例５にあっても、実施例１と同様に、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上には、圧縮応力を有する第３の絶縁膜３３が形成されていないので、Ｐ型ＦＥＴ２０Ａの能力向上を図ることはできない。しかしながら、基本的には、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂの領域は、第１の絶縁膜３１で覆われ続けているので、メモリアレイ部を構成するＭＯＳトランジスタに損傷が発生し、メモリー保持特性が劣化するといった問題は生じない。
尚、実施例５におけるロジック部を構成するＰ型ＦＥＴ１２０Ａ及びＮ型ＦＥＴ１２０Ｂの形成方法、具体的には、第２の絶縁膜３２を除去する工程を含む半導体集積回路の製造方法と、実施例２において説明した半導体集積回路の製造方法とを組み合わせることができる。即ち、実施例２と同様に、［工程−５４０］に引き続き、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上の第１の絶縁膜３１に、引張り応力緩和のためのイオン注入を施してもよい。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＰ型ＦＥＴ１２０Ａ及びＮ型ＦＥＴ１２０Ｂの領域を覆うレジスト層（図示せず）を形成し、レジスト層で覆われていないメモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域において露出した第１の絶縁膜３１にイオン注入を施す。イオン注入の条件は、表１に例示した条件と同様とすればよい。尚、このイオン注入は、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａのソース／ドレイン領域２５に何ら影響を与えない。
これによって、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上に形成された引張り応力を有する第１の絶縁膜３１の引張り応力が緩和されるので、Ｐ型ＦＥＴ２０Ａの能力向上を図ることができる。
尚、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上の第１の絶縁膜３１に、引張り応力緩和のためのイオン注入を施す工程は、このように、［工程−５４０］に引き続く工程としてもよいし、第１の絶縁膜３１を形成した後、層間絶縁層３４を形成する前のいずれの工程において実行してもよい。
更には、実施例５におけるロジック部を構成するＰ型ＦＥＴ１２０Ａ及びＮ型ＦＥＴ１２０Ｂの形成方法、具体的には、第２の絶縁膜３２を除去する工程を含む半導体集積回路の製造方法と、実施例３あるいは実施例４において説明した半導体集積回路の製造方法とを組み合わせることもできる。即ち、本発明の第４の態様に係る半導体集積回路の製造方法とすることもできる。
即ち、この本発明の第４の態様に係る半導体集積回路の製造方法にあっては、実施例５の［工程−５００］、即ち、ロジック部を構成するＮ型ＦＥＴ１２０Ｂ及びＰ型ＦＥＴ１２０Ａのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ及びＰ型ＦＥＴ２０Ａのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板１０に形成する工程、及び、全面に、引張り応力を有する第１の絶縁膜３１を形成し、この第１の絶縁膜３１上に第２の絶縁膜３２を形成する工程、を実行した後、実施例５の［工程−５１０］、即ち、ロジック部を構成するＮ型ＦＥＴ１２０Ｂ及びＰ型ＦＥＴ１２０Ａの領域上の第２の絶縁膜３２を選択的に除去する工程、を実行する。次いで、実施例５の［工程−５２０］、即ち、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域上の第１の絶縁膜３１を選択的に除去する工程、及び、実施例５の［工程−５３０］、即ち、全面に、圧縮応力を有する第３の絶縁膜３３を形成する工程、を実行する。
その後、実施例３の［工程−３１０］と同様の工程、即ち、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの領域上の第３の絶縁膜３３に、圧縮応力緩和のためのイオン注入を施す工程、を実行する。次いで、実施例３の［工程−３２０］と同様の工程、即ち、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域上の第３の絶縁膜３３を選択的に除去する工程、を実行する。その後、実施例１の［工程−１５０］と同様の工程を実行することで、半導体集積回路を得ることができる。
こうして得られたメモリアレイ部を構成するＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂは、実施例３におけるＰ型ＦＥＴ２０Ａ及びＮ型ＦＥＴ２０Ｂと同様の構造を有する。
尚、実施例３と同様に、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの領域上の第３の絶縁膜３３に、圧縮応力緩和のためのイオン注入を施す工程は、第３の絶縁膜３３を形成した後、層間絶縁層３４を形成する前のいずれの工程において実行してもよい。
更には、実施例４と同様に、第１の絶縁膜３１及び第２の絶縁膜３２を形成した後、あるいは又、ロジック部を構成するＰ型ＦＥＴ１２０Ａ及びＮ型ＦＥＴ１２０Ｂの領域上の第２の絶縁膜３２を選択的に除去した後、あるいは又、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域上の第１の絶縁膜３１を選択的に除去した後、メモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域上の第１の絶縁膜３１に、引張り応力緩和のためのイオン注入を施してもよい。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂ、並びに、ロジック部を構成するＰ型ＦＥＴ１２０Ａの領域を覆うレジスト層（図示せず）を形成し、レジスト層で覆われていないメモリアレイ部を構成するＰ型ＦＥＴ２０Ａの領域において露出した第１の絶縁膜３１にイオン注入を施し、併せて、レジスト層で覆われていないロジック部を構成するＰ型ＦＥＴ１２０Ａの領域において露出した第１の絶縁膜３１にイオン注入を施す。イオン注入の条件は、表１に例示した条件と同様とすればよい。
尚、メモリアレイ部を構成するＮ型ＦＥＴ２０Ｂの領域上の第３の絶縁膜３３に、圧縮応力緩和のためのイオン注入を施す際、同時に、ロジック部を構成するＮ型ＦＥＴ１２０Ｂの領域上の第３の絶縁膜３３に、圧縮応力緩和のためのイオン注入を施してもよい。
実施例６は、本発明の第５の態様に係る半導体集積回路の製造方法に関する。実施例６あるいは後述する実施例７〜実施例８の半導体集積回路の製造方法は、Ｎチャネル型電界効果トランジスタ（具体的には、Ｎチャネル型ＭＯＳトランジスタであり、以下、Ｎ型ＦＥＴ１４０Ｂと呼ぶ）及びＰチャネル型電界効果トランジスタ（具体的には、Ｐチャネル型ＭＯＳトランジスタであり、以下、Ｐ型ＦＥＴ１４０Ａと呼ぶ）から成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ（具体的には、Ｎチャネル型ＭＯＳトランジスタであり、以下、Ｎ型ＦＥＴ４０Ｂと呼ぶ）及びＰチャネル型電界効果トランジスタ（具体的には、Ｐチャネル型ＭＯＳトランジスタであり、以下、Ｐ型ＦＥＴ４０Ａと呼ぶ）から成るメモリアレイ部（より具体的には、ＳＲＡＭから成るメモリアレイ部）から構成された半導体集積回路の製造方法である。以下、半導体基板等の模式的な一部端面図である、図２４の（Ａ）、（Ｂ）、図２５の（Ａ）、（Ｂ）、図２６の（Ａ）、（Ｂ）、図２７の（Ａ）、（Ｂ）、図２８の（Ａ）、（Ｂ）、図２９の（Ａ）、（Ｂ）、図３０の（Ａ）、（Ｂ）、及び、図３１の（Ａ）、（Ｂ）を参照して実施例６の半導体集積回路の製造方法を説明する。
［工程−６００］
先ず、周知の方法に基づき、半導体基板１０にトレンチ構造を有する素子分離領域１１を形成し、次いで、半導体基板１０上にゲート絶縁膜２１、ゲート電極２２、オフセット膜２３から成るゲート部を形成した後、ゲート部の側面にゲートサイドウオール２４を形成し、更に、半導体基板１０にソース／ドレイン領域２５を形成する。尚、２つのソース／ドレイン領域２５に挟まれた半導体基板１０の領域がチャネル形成領域に相当する。こうして、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａ（図１の（Ｂ）及び（Ｃ）におけるＴＲ1，ＴＲ4参照）、及び、Ｎ型ＦＥＴ４０Ｂ（図１の（Ｂ）及び（Ｃ）におけるＴＲ2，ＴＲ3，ＴＲ5，ＴＲ6参照）を得ることができる（図１の（Ａ）参照）。同時に、ロジック部を構成するＰ型ＦＥＴ１４０Ａ及びＮ型ＦＥＴ１４０Ｂを得ることができる。
［工程−６１０］
次に、例えば、実施例１の［工程−１３０］と同様にして、プラズマＣＶＤ法に基づき、厚さ５０ｎｍの窒化シリコン膜から成り、圧縮応力を有する第１の絶縁膜５３を全面に形成し（図２４の（Ａ）参照）、更に、第１の絶縁膜５３上に、実施例１の［工程−１１０］と同様にして、ＣＶＤ法に基づき、厚さ３０ｎｍの酸化シリコン膜から成る第２の絶縁膜５２を形成する（図２４の（Ｂ）参照）。
［工程−６２０］
次いで、メモリアレイ部を構成するＮ型ＦＥＴ４０Ｂの領域上の第１の絶縁膜５３に、圧縮応力緩和のためのイオン注入を施す。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａの領域を覆うレジスト層５６Ａを形成し（図２５の（Ａ）参照）、併せて、ロジック部を構成するＰ型ＦＥＴ１４０Ａ及びＮ型ＦＥＴ１４０Ｂの領域を覆うレジスト層５６Ａを形成し、レジスト層５６Ａで覆われていないメモリアレイ部を構成するＮ型ＦＥＴ４０Ｂの領域において露出した第１の絶縁膜５３にイオン注入を施す（図２５の（Ｂ）参照）。イオン注入の条件は、表１に例示した条件と同様とすればよい。尚、このイオン注入は、メモリアレイ部を構成するＮ型ＦＥＴ４０Ｂにおけるソース／ドレイン領域２５に何ら影響を与えない。
［工程−６３０］
その後、ロジック部を構成するＮ型ＦＥＴ１４０Ｂの領域上の第２の絶縁膜５２及び第１の絶縁膜５３を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａ及びＮ型ＦＥＴ４０Ｂ、並びに、ロジック部を構成するＰ型ＦＥＴ１４０Ａの領域を覆うレジスト層５６Ｂを形成し（図２６の（Ａ）及び（Ｂ）参照）、レジスト層５６Ｂで覆われていないＮ型ＦＥＴ１４０Ｂの領域において露出した第２の絶縁膜５２及び第１の絶縁膜５３をドライエッチング法にて除去した後（図２７の（Ａ）及び（Ｂ）参照）、レジスト層５６Ｂをアッシング処理に基づき除去する（図２８の（Ａ）及び（Ｂ）参照）。
［工程−６４０］
次いで、例えば、実施例１の［工程−１１０］と同様にして、プラズマＣＶＤ法に基づき、厚さ５０ｎｍの窒化シリコン膜から成り、引張り応力を有する第３の絶縁膜５１を全面に形成する（図２８の（Ａ）及び（Ｂ）参照）。
［工程−６５０］
その後、ロジック部を構成するＰ型ＦＥＴ１４０Ａの領域上の第３の絶縁膜５１を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａ及びＮ型ＦＥＴ４０Ｂ、並びに、ロジック部を構成するＮ型ＦＥＴ１４０Ｂの領域を覆うレジスト層５６Ｃを形成し（図３０の（Ａ）及び（Ｂ）参照）、レジスト層５６Ｃで覆われていないロジック部を構成するＰ型ＦＥＴ１４０Ａの領域において露出した第３の絶縁膜５１をドライエッチング法にて除去した後、レジスト層５６Ｃをアッシング処理に基づき除去する（図３１の（Ａ）及び（Ｂ）参照）。酸化シリコン膜から成る第２の絶縁膜５２がエッチングストッパ層として形成されているので、第３の絶縁膜５１をドライエッチング法にて確実に除去することができる。尚、ロジック部にあっては、第３の絶縁膜５１の除去時、第１の絶縁膜５３と第３の絶縁膜５１の境界領域においては、半導体基板１０等が露出しないように、第１の絶縁膜５３、第２の絶縁膜５２、第３の絶縁膜５１の３層構造となるように、第３の絶縁膜５１をドライエッチングする。メモリアレイ部にあっては、このような構造を形成すると、先に説明したような問題が発生するが、ロジック部にあっては、このような構造を形成しても大きな問題は生じない。
［工程−６６０］
次に、実施例１の［工程−１５０］と同様の工程を実行することで、半導体集積回路を得ることができる。
こうして実施例６にて得られたメモリアレイ部を構成するＰ型ＦＥＴ４０Ａ及びＮ型ＦＥＴ４０Ｂにおいては、Ｐ型ＦＥＴ４０Ａ及びＮ型ＦＥＴ４０Ｂの領域上に、圧縮応力を有する第１の絶縁膜５３、第２の絶縁膜３２、及び、引張り応力を有する第３の絶縁膜５１が形成されており、しかも、Ｎ型ＦＥＴ４０Ｂの領域上に形成された圧縮応力を有する第１の絶縁膜５３にあっては圧縮応力が緩和されている。このような構造を採用することで、メモリアレイ部を構成するＮ型ＦＥＴ４０Ｂの能力向上を図ることができ、ＳＲＡＭ読み出し速度を決定するセル電流の低下が生じることがない。尚、実施例６にあっては、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａの領域上には、圧縮応力を有する第１の絶縁膜５３が形成されているが、その上には引張り応力を有する第３の絶縁膜５１が形成されているので、Ｐ型ＦＥＴ４０Ａの能力向上を図ることはできないが、それと引き替えに、ローカルインターコネクトを形成するための開口部を層間絶縁層に形成する際の加工の困難さを回避することができる。また、いずれの工程においても、基本的には、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａ及びＮ型ＦＥＴ４０Ｂの領域は、第１の絶縁膜５３で覆われ続けているので、メモリアレイ部を構成するＭＯＳトランジスタに損傷が発生し、メモリー保持特性が劣化するといった問題は生じない。
実施例７は、実施例６の半導体集積回路の製造方法の変形である。実施例７にあっては、［工程−６４０］あるいは［工程−６５０］に引き続き、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａの領域上の第３の絶縁膜５１に、引張り応力緩和のためのイオン注入を施す。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＮ型ＦＥＴ４０Ｂ、並びに、ロジック部を構成するＮ型ＦＥＴ１４０Ｂ及びＰ型ＦＥＴ１４０Ａの領域を覆うレジスト層５７を形成し（図３２の（Ａ）参照）、レジスト層５７で覆われていないメモリアレイ部を構成するＰ型ＦＥＴ４０Ａの領域において露出した第３の絶縁膜５１にイオン注入を施す（図３２の（Ｂ）参照）。イオン注入の条件は、表１に例示した条件と同様とすればよい。尚、このイオン注入は、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａにおける第１の絶縁膜５３の圧縮応力に何ら影響を与えない。
これによって、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａの領域上に形成された引張り応力を有する第３の絶縁膜５１の引張り応力が緩和されるので、実施例６よりも、Ｐ型ＦＥＴ４０Ａの能力向上を図ることができる。
実施例８も、実施例６の変形である。実施例８にあっては、実施例６の［工程−６３０］を実行する前に、ロジック部を構成するＰ型ＦＥＴ１４０Ａ及びＮ型ＦＥＴ１４０Ｂの領域上に形成された第２の絶縁膜５２を、実施例５と同様に、除去する。以下、半導体基板等の模式的な一部端面図である、図３３の（Ａ）、（Ｂ）、図３４の（Ａ）、（Ｂ）、図３５の（Ａ）、（Ｂ）、図３６の（Ａ）、（Ｂ）、図３７の（Ａ）、（Ｂ）、図３８の（Ａ）、（Ｂ）、及び、図３９の（Ａ）、（Ｂ）を参照して実施例８の半導体集積回路の製造方法を説明する。
［工程−８００］
先ず、実施例６の［工程−６００］と同様の工程を実行することで、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａ及びＮ型ＦＥＴ４０Ｂ、並びに、ロジック部を構成するＰ型ＦＥＴ１４０Ａ及びＮ型ＦＥＴ１４０Ｂを得ることができる。その後、実施例６の［工程−６１０］、［工程−６２０］と同様の工程を実行する。
［工程−８１０］
その後、ロジック部を構成するＮ型ＦＥＴ１４０Ｂ及びＰ型ＦＥＴ１４０Ａの領域上の第２の絶縁膜５２を選択的に除去する。具体的には、周知のリソグラフィ技術に基づき、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａ及びＮ型ＦＥＴ４０Ｂの領域を覆うレジスト層（図示せず）を形成し、レジスト層で覆われていないロジック部を構成するＰ型ＦＥＴ１４０Ａ及びＮ型ＦＥＴ１４０Ｂの領域において露出した第２の絶縁膜５２をドライエッチングして除去し、レジスト層をアッシング処理にて除去する（図３３の（Ａ）及び（Ｂ）参照）。
［工程−８２０］
以降、実施例６の［工程−６３０］と同様の工程を実行することで、ロジック部を構成するＮ型ＦＥＴ１４０Ｂの領域上の第２の絶縁膜５２及び第１の絶縁膜５３を選択的に除去する（図３４の（Ａ）、（Ｂ）、図３５の（Ａ）、（Ｂ）、及び、図３６の（Ａ）、（Ｂ）を参照）。
［工程−８３０］
その後、実施例６の［工程−６４０］と同様の工程を実行することで、引張り応力を有する第３の絶縁膜５１を全面に形成する（図３７の（Ａ）及び（Ｂ）参照）。
［工程−８４０］
次いで、実施例６の［工程−６５０］と同様の工程を実行することで、ロジック部を構成するＰ型ＦＥＴ１４０Ａの領域上の第３の絶縁膜５１を選択的に除去する（図３８の（Ａ）及び（Ｂ）、並びに、図３９の（Ａ）及び（Ｂ）参照）。
［工程−８５０］
次に、実施例１の［工程−１５０］と同様の工程を実行することで、半導体集積回路を得ることができる。
尚、実施例８においても、実施例７と同様に、［工程−８３０］あるいは［工程−８４０］に引き続き、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａの領域上の第３の絶縁膜５１に、引張り応力緩和のためのイオン注入を施してもよい。これによって、メモリアレイ部を構成するＰ型ＦＥＴ４０Ａの領域上に形成された引張り応力を有する第３の絶縁膜５１の引張り応力が緩和されるので、Ｐ型ＦＥＴ４０Ａの能力向上を図ることができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明は、これらの実施例に限定されるものではない。実施例において説明したトランジスタの構造、構成は例示であり、適宜、変更することができるし、実施例において説明したトランジスタの製造条件等も例示であり、適宜、変更することができる。実施例においては、半導体基板にトレンチ構造を有する素子分離領域を形成したが、素子分離領域はトレンチ構造に限定されず、ＬＯＣＯＳ構造、トレンチ構造／ＬＯＣＯＳ構造の組合せとすることもできる。更には、ＳＩＭＯＸ法や基板貼合せ法によって得られたＳＯＩ構造を有する基板に半導体集積回路を設けてもよく、この場合には、素子分離領域の形成は不要である。
図１の（Ａ）は、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図であり、図１の（Ｂ）は、メモリアレイ部の等価回路を示す図であり、図１の（Ｃ）は、図１の（Ａ）に示した実施例１の半導体集積回路の模式的な配置図である。 図２の（Ａ）及び（Ｂ）は、図１の（Ａ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３の（Ａ）及び（Ｂ）は、図２の（Ｂ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図４の（Ａ）及び（Ｂ）は、図３の（Ａ）及び（Ｂ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図５の（Ａ）及び（Ｂ）は、図４の（Ａ）及び（Ｂ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図６の（Ａ）及び（Ｂ）は、図５の（Ａ）及び（Ｂ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図７の（Ａ）及び（Ｂ）は、図６の（Ａ）及び（Ｂ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図８の（Ａ）及び（Ｂ）は、図７の（Ａ）及び（Ｂ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図９の（Ａ）及び（Ｂ）は、図８の（Ａ）及び（Ｂ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図１０の（Ａ）は、図９の（Ａ）に引き続き、実施例１の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図であり、図１０の（Ｂ）は、図１０の（Ａ）に示した実施例１の半導体集積回路の模式的な配置図である。 図１１は、実施例２の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図１２の（Ａ）及び（Ｂ）は、実施例３の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図１３の（Ａ）及び（Ｂ）は、図１２の（Ｂ）に引き続き、実施例３の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図１４の（Ａ）及び（Ｂ）は、図１３の（Ａ）及び（Ｂ）に引き続き、実施例３の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図５の（Ａ）及び（Ｂ）は、実施例４の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図１６の（Ａ）及び（Ｂ）は、実施例５の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図１７の（Ａ）及び（Ｂ）は、図１６の（Ａ）及び（Ｂ）に引き続き、実施例５の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図１８の（Ａ）及び（Ｂ）は、図１７の（Ａ）及び（Ｂ）に引き続き、実施例５の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図１９の（Ａ）及び（Ｂ）は、図１８の（Ａ）及び（Ｂ）に引き続き、実施例５の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２０の（Ａ）及び（Ｂ）は、図１９の（Ａ）及び（Ｂ）に引き続き、実施例５の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２１の（Ａ）及び（Ｂ）は、図２０の（Ａ）及び（Ｂ）に引き続き、実施例５の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２２の（Ａ）及び（Ｂ）は、図２１の（Ａ）及び（Ｂ）に引き続き、実施例５の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２３の（Ａ）及び（Ｂ）は、図２２の（Ａ）及び（Ｂ）に引き続き、実施例５の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２４の（Ａ）及び（Ｂ）は、実施例６の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２５の（Ａ）及び（Ｂ）は、図２４の（Ｂ）に引き続き、実施例６の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２６の（Ａ）及び（Ｂ）は、図２５の（Ａ）及び（Ｂ）に引き続き、実施例６の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２７の（Ａ）及び（Ｂ）は、図２６の（Ａ）及び（Ｂ）に引き続き、実施例６の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２８の（Ａ）及び（Ｂ）は、図２７の（Ａ）及び（Ｂ）に引き続き、実施例６の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図２９の（Ａ）及び（Ｂ）は、図２８の（Ａ）及び（Ｂ）に引き続き、実施例６の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３０の（Ａ）及び（Ｂ）は、図２９の（Ａ）及び（Ｂ）に引き続き、実施例６の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３１の（Ａ）及び（Ｂ）は、図３０の（Ａ）及び（Ｂ）に引き続き、実施例６の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３２の（Ａ）及び（Ｂ）は、実施例７の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３３の（Ａ）及び（Ｂ）は、実施例８の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３４の（Ａ）及び（Ｂ）は、図３３の（Ｂ）に引き続き、実施例８の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３５の（Ａ）及び（Ｂ）は、図３４の（Ａ）及び（Ｂ）に引き続き、実施例８の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３６の（Ａ）及び（Ｂ）は、図３５の（Ａ）及び（Ｂ）に引き続き、実施例８の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３７の（Ａ）及び（Ｂ）は、図３６の（Ａ）及び（Ｂ）に引き続き、実施例８の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３８の（Ａ）及び（Ｂ）は、図３７の（Ａ）及び（Ｂ）に引き続き、実施例８の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図３９の（Ａ）及び（Ｂ）は、図３８の（Ａ）及び（Ｂ）に引き続き、実施例８の半導体集積回路の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図４０の（Ａ）、（Ｂ）及び（Ｃ）は、従来のメモリアレイ部の製造方法（従来の第１の製造方法）を説明するための、半導体基板等の模式的な一部端面図である。 図４１の（Ａ）、（Ｂ）及び（Ｃ）は、図４０の（Ｃ）に引き続き、従来の第１の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図４２の（Ａ）、（Ｂ）及び（Ｃ）は、図４１の（Ｃ）に引き続き、従来の第１の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図４３の（Ａ）及び（Ｂ）は、図４２の（Ｃ）に引き続き、従来の第１の製造方法を説明するための、半導体基板等の模式的な一部端面図である。 図４４の（Ａ）、（Ｂ）及び（Ｃ）は、従来のメモリアレイ部の製造方法（従来の第２の製造方法）を説明するための、半導体基板等の模式的な一部端面図である。 図４５の（Ａ）、（Ｂ）及び（Ｃ）は、図４４の（Ｃ）に引き続き、従来の第２の製造方法を説明するための、半導体基板等の模式的な一部端面図である。
符号の説明
１０・・・半導体基板、１１・・・素子分離領域、２０Ａ，４０Ａ・・・メモリアレイ部を構成するＰチャネル型電界効果トランジスタ（Ｐ型ＦＥＴ）、２０Ｂ，４０Ｂ・・・メモリアレイ部を構成するＮチャネル型電界効果トランジスタ（Ｎ型ＦＥＴ）、１２０Ａ，１４０Ａ・・・ロジック部を構成するＰチャネル型電界効果トランジスタ（Ｐ型ＦＥＴ）、１２０Ｂ，１４０Ｂ・・・ロジック部を構成するＮチャネル型電界効果トランジスタ（Ｎ型ＦＥＴ）、２１・・・ゲート絶縁膜、２２・・・ゲート電極、２３・・・オフセット膜、２４・・・ゲートサイドウオール、２５・・・ソース／ドレイン領域、３１・・・第１の絶縁膜（引張り応力を有する）、３２・・・第２の絶縁膜、３３・・・第３の絶縁膜（圧縮応力を有する）、３４・・・層間絶縁層、３４Ａ，３４Ｂ・・・開口部、３５・・・ローカルインターコネクト、３６Ａ，３６Ｂ，３６Ｃ，３７，３８，３９，５６Ａ，５６Ｂ，５６Ｃ，５７・・・レジスト層、５３・・・第１の絶縁膜（圧縮応力を有する）、５２・・・第２の絶縁膜、５１・・・第３の絶縁膜（引張り応力を有する）

Claims (15)

  1. Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
    （Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
    （Ｂ）全面に、引張り応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    （Ｃ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第２の絶縁膜及び第１の絶縁膜を選択的に除去する工程と、
    （Ｄ）全面に、圧縮応力を有する第３の絶縁膜を形成する工程と、
    （Ｅ）ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
    を具備することを特徴とする半導体集積回路の製造方法。
  2. 前記工程（Ｅ）に引き続き、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、引張り応力緩和のためのイオン注入を施すことを特徴とする請求項１に記載の半導体集積回路の製造方法。
  3. 第１の絶縁膜及び第３の絶縁膜は窒化シリコン膜から成り、
    第２の絶縁膜は酸化シリコン膜から成ることを特徴とする請求項１に記載の半導体集積回路の製造方法。
  4. Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
    （Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
    （Ｂ）全面に、引張り応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    （Ｃ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第２の絶縁膜及び第１の絶縁膜を選択的に除去する工程と、
    （Ｄ）全面に、圧縮応力を有する第３の絶縁膜を形成する工程と、
    （Ｅ）メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、圧縮応力緩和のためのイオン注入を施し、且つ、ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
    を具備することを特徴とする半導体集積回路の製造方法。
  5. 前記工程（Ｂ）と前記工程（Ｄ）の間のいずれかの工程において、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、引張り応力緩和のためのイオン注入を施すことを特徴とする請求項４に記載の半導体集積回路の製造方法。
  6. 第１の絶縁膜及び第３の絶縁膜は窒化シリコン膜から成り、
    第２の絶縁膜は酸化シリコン膜から成ることを特徴とする請求項４に記載の半導体集積回路の製造方法。
  7. Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
    （Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
    （Ｂ）全面に、引張り応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    （Ｃ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタの領域上の第２の絶縁膜を選択的に除去する工程と、
    （Ｄ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜を選択的に除去する工程と、
    （Ｅ）全面に、圧縮応力を有する第３の絶縁膜を形成する工程と、
    （Ｆ）ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
    を具備することを特徴とする半導体集積回路の製造方法。
  8. 前記工程（Ｆ）に引き続き、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、引張り応力緩和のためのイオン注入を施すことを特徴とする請求項７に記載の半導体集積回路の製造方法。
  9. 第１の絶縁膜及び第３の絶縁膜は窒化シリコン膜から成り、
    第２の絶縁膜は酸化シリコン膜から成ることを特徴とする請求項７に記載の半導体集積回路の製造方法。
  10. Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
    （Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
    （Ｂ）全面に、引張り応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    （Ｃ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタの領域上の第２の絶縁膜を選択的に除去する工程と、
    （Ｄ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜を選択的に除去する工程と、
    （Ｅ）全面に、圧縮応力を有する第３の絶縁膜を形成する工程と、
    （Ｆ）メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、圧縮応力緩和のためのイオン注入を施し、且つ、ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
    を具備することを特徴とする半導体集積回路の製造方法。
  11. 前記工程（Ｂ）と前記工程（Ｄ）の間のいずれかの工程において、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、引張り応力緩和のためのイオン注入を施すことを特徴とする請求項１０に記載の半導体集積回路の製造方法。
  12. 第１の絶縁膜及び第３の絶縁膜は窒化シリコン膜から成り、
    第２の絶縁膜は酸化シリコン膜から成ることを特徴とする請求項１０に記載の半導体集積回路の製造方法。
  13. Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るロジック部、並びに、Ｎチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタから成るメモリアレイ部から構成された半導体集積回路の製造方法であって、
    （Ａ）ロジック部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域、並びに、メモリアレイ部を構成するＮチャネル型電界効果トランジスタ及びＰチャネル型電界効果トランジスタのゲート部、チャネル形成領域及びソース／ドレイン領域を、半導体基板に形成する工程と、
    （Ｂ）全面に、圧縮応力を有する第１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    （Ｃ）ロジック部を構成するＮチャネル型電界効果トランジスタの領域上の第２の絶縁膜及び第１の絶縁膜を選択的に除去する工程と、
    （Ｄ）全面に、引張り応力を有する第３の絶縁膜を形成する工程と、
    （Ｅ）ロジック部を構成するＰチャネル型電界効果トランジスタの領域上の第３の絶縁膜を選択的に除去する工程、
    を具備し、
    前記工程（Ｂ）と前記工程（Ｄ）の間のいずれかの工程において、メモリアレイ部を構成するＮチャネル型電界効果トランジスタの領域上の第１の絶縁膜に、圧縮応力緩和のためのイオン注入を施すことを特徴とする半導体集積回路の製造方法。
  14. 引張り応力を有する第３の絶縁膜を形成した後、メモリアレイ部を構成するＰチャネル型電界効果トランジスタの領域上の第３の絶縁膜に、引張り応力緩和のためのイオン注入を施すことを特徴とする請求項１３に記載の半導体集積回路の製造方法。
  15. 第１の絶縁膜及び第３の絶縁膜は窒化シリコン膜から成り、
    第２の絶縁膜は酸化シリコン膜から成ることを特徴とする請求項１３に記載の半導体集積回路の製造方法。
JP2005045629A 2005-02-22 2005-02-22 半導体集積回路の製造方法 Expired - Fee Related JP4453572B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005045629A JP4453572B2 (ja) 2005-02-22 2005-02-22 半導体集積回路の製造方法
TW095104909A TWI306603B (en) 2005-02-22 2006-02-14 Method of manufacturing semiconductor integrated circuit
US11/356,930 US7439118B2 (en) 2005-02-22 2006-02-17 Method of manufacturing semiconductor integrated circuit
CNB2006100041280A CN100481394C (zh) 2005-02-22 2006-02-21 制造半导体集成电路的方法
KR1020060016784A KR101190444B1 (ko) 2005-02-22 2006-02-21 반도체 집적 회로의 제조 방법
US11/950,675 US7601579B2 (en) 2005-02-22 2007-12-05 Method of manufacturing semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005045629A JP4453572B2 (ja) 2005-02-22 2005-02-22 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JP2006237070A JP2006237070A (ja) 2006-09-07
JP4453572B2 true JP4453572B2 (ja) 2010-04-21

Family

ID=36913282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005045629A Expired - Fee Related JP4453572B2 (ja) 2005-02-22 2005-02-22 半導体集積回路の製造方法

Country Status (5)

Country Link
US (2) US7439118B2 (ja)
JP (1) JP4453572B2 (ja)
KR (1) KR101190444B1 (ja)
CN (1) CN100481394C (ja)
TW (1) TWI306603B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453572B2 (ja) * 2005-02-22 2010-04-21 ソニー株式会社 半導体集積回路の製造方法
US7238990B2 (en) * 2005-04-06 2007-07-03 Freescale Semiconductor, Inc. Interlayer dielectric under stress for an integrated circuit
JP2007027194A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置
JP4546371B2 (ja) * 2005-09-20 2010-09-15 パナソニック株式会社 半導体装置およびその製造方法
DE102005046974B3 (de) * 2005-09-30 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen einer unterschiedlichen mechanischen Formung in unterschiedlichen Substratgebieten durch bilden einer Schicht mit verschieden modifizierter innerer Spannung und mit dem Verfahren hergestelltes Bauteil
KR100809335B1 (ko) 2006-09-28 2008-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US20080116521A1 (en) 2006-11-16 2008-05-22 Samsung Electronics Co., Ltd CMOS Integrated Circuits that Utilize Insulating Layers with High Stress Characteristics to Improve NMOS and PMOS Transistor Carrier Mobilities and Methods of Forming Same
US7471548B2 (en) * 2006-12-15 2008-12-30 International Business Machines Corporation Structure of static random access memory with stress engineering for stability
US7700499B2 (en) 2007-01-19 2010-04-20 Freescale Semiconductor, Inc. Multilayer silicon nitride deposition for a semiconductor device
US7534678B2 (en) 2007-03-27 2009-05-19 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby
DE102007041210B4 (de) * 2007-08-31 2012-02-02 Advanced Micro Devices, Inc. Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
US7902082B2 (en) 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US7923365B2 (en) 2007-10-17 2011-04-12 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
JP2009277908A (ja) 2008-05-15 2009-11-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
DE102010028462B4 (de) * 2010-04-30 2015-06-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verspannungsgedächtnistechnik mit geringerer Randzonenkapazität auf der Grundlage von Siliziumnitrid in MOS-Halbleiterbauelementen
JP5670928B2 (ja) 2011-02-28 2015-02-18 リモート・ソルーション・カンパニー・リミテッド 打点の振動を用いたタッチセンサーシステム
KR101461615B1 (ko) 2012-01-03 2015-04-22 국립암센터 암 진단 장치
CN102637643A (zh) * 2012-03-31 2012-08-15 上海华力微电子有限公司 一种提高静态随机存储器读出冗余度的方法
CN102637644A (zh) * 2012-05-04 2012-08-15 上海华力微电子有限公司 提高静态随机存储器写入冗余度的方法
CN102646641A (zh) * 2012-05-04 2012-08-22 上海华力微电子有限公司 提高静态随机存储器写入冗余度的方法
CN102738084B (zh) * 2012-05-04 2014-09-03 上海华力微电子有限公司 一种提高静态随机存储器写入冗余度的方法
US9607901B2 (en) * 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
JP2001338976A (ja) * 2000-05-26 2001-12-07 Fujitsu Ltd 半導体装置の製造方法
US7115954B2 (en) * 2000-11-22 2006-10-03 Renesas Technology Corp. Semiconductor device including stress inducing films formed over n-channel and p-channel field effect transistors and a method of manufacturing the same
JP4173672B2 (ja) 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2004165197A (ja) * 2002-11-08 2004-06-10 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US6982196B2 (en) * 2003-11-04 2006-01-03 International Business Machines Corporation Oxidation method for altering a film structure and CMOS transistor structure formed therewith
JP4453572B2 (ja) * 2005-02-22 2010-04-21 ソニー株式会社 半導体集積回路の製造方法

Also Published As

Publication number Publication date
CN1825568A (zh) 2006-08-30
TW200703333A (en) 2007-01-16
US20080085578A1 (en) 2008-04-10
TWI306603B (en) 2009-02-21
US20060189075A1 (en) 2006-08-24
JP2006237070A (ja) 2006-09-07
US7439118B2 (en) 2008-10-21
KR20060093664A (ko) 2006-08-25
CN100481394C (zh) 2009-04-22
US7601579B2 (en) 2009-10-13
KR101190444B1 (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
JP4453572B2 (ja) 半導体集積回路の製造方法
JP4006419B2 (ja) ハイブリッド・プレーナおよびＦｉｎＦＥＴＣＭＯＳデバイス
US20020173066A1 (en) Semiconductor device including gate insulation films having different thicknesses
US20070235817A1 (en) Write margin improvement for SRAM cells with SiGe stressors
TW200945556A (en) Semiconductor device and method of manufacturing semiconductor device
US7989912B2 (en) Semiconductor device having a compressed device isolation structure
JP5268385B2 (ja) 半導体装置
US20010025997A1 (en) Semiconductor integrated circuit device and fabrication method
JP4546371B2 (ja) 半導体装置およびその製造方法
JP5212362B2 (ja) 半導体装置の製造方法
JPH11135779A (ja) 半導体装置及びその製造方法
US6974999B2 (en) Semiconductor device and method of manufacturing the same
US6855590B2 (en) Method of manufacturing the semiconductor device intended to prevent a leakage current from occuring due to a gate induced drain leakage effect
JP4590979B2 (ja) 半導体装置及びその製造方法
KR100791330B1 (ko) 다른 활성 영역 상의 포토 레지스트 층과 카본 함유층을동시에 제거하는 집적회로 트랜지스터의 형성 방법
JP3595786B2 (ja) 半導体装置の製造方法
CN100565926C (zh) 半导体器件、sram以及半导体器件的制造方法
JP2005197676A (ja) 半導体装置及びその製造方法
JP4630235B2 (ja) 半導体装置及びその製造方法
JP2008091683A (ja) 半導体記憶装置およびその製造方法
JP4923871B2 (ja) 半導体記憶装置およびその製造方法
KR20050064264A (ko) 반도체 소자의 트랜지스터 제조방법
KR20060053438A (ko) 피모스 트랜지스터의 제조방법
JPH07142715A (ja) 半導体装置の製造方法
KR20060108195A (ko) 반도체 소자의 리세스 게이트 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4453572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees