JP2007027194A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007027194A JP2007027194A JP2005203244A JP2005203244A JP2007027194A JP 2007027194 A JP2007027194 A JP 2007027194A JP 2005203244 A JP2005203244 A JP 2005203244A JP 2005203244 A JP2005203244 A JP 2005203244A JP 2007027194 A JP2007027194 A JP 2007027194A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- transistor
- film
- mos transistors
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 230000002093 peripheral effect Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000000969 carrier Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- JRISWFXMPXIBEB-UHFFFAOYSA-N 1,2-dichlorosiline Chemical compound ClC1=[Si](Cl)C=CC=C1 JRISWFXMPXIBEB-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- LKJPSUCKSLORMF-UHFFFAOYSA-N Monolinuron Chemical compound CON(C)C(=O)NC1=CC=C(Cl)C=C1 LKJPSUCKSLORMF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 半導体装置は、半導体基板10と、半導体基板10上に形成された複数のMOSトランジスタと、MOSトランジスタに応力(F2)を発生させるSiN膜4とを備える。半導体基板10上には、MOSトランジスタのサイズが相対的に小さいメモリセルアレイ部と、該MOSトランジスタのサイズが相対的に大きい周辺回路部とが形成される。デバイス特性をコントロールする観点から、メモリセルアレイ部におけるSiN膜4の配置等が適宜調整される。たとえば、SRAMメモリセルにおけるドライバ/アクセス/ロードトランジスタ上に各々異なるSiN膜4が形成される。
【選択図】 図2
Description
第1と第2ドライバMOSトランジスタDN1,DN2、および、第1と第2アクセスMOSトランジスタAN3,AN4は、ソース/ドレインとなる領域を含む活性領域2Nと、ポリシリコン配線であるゲート電極3とにより形成される。第1と第2ロードMOSトランジスタLP1,LP2は、ソース/ドレインとなる領域を含む活性領域2Pと、ポリシリコン配線であるゲート電極3とにより形成される。
Claims (11)
- 半導体基板と、
前記半導体基板上に形成された複数のMOSトランジスタと、
前記MOSトランジスタに応力を発生させる応力印加膜とを備え、
前記半導体基板上には、前記MOSトランジスタのサイズが相対的に小さい第1部分と、該MOSトランジスタのサイズが相対的に大きい第2部分とが形成され、
前記応力印加膜は、前記第1部分上に形成された上層膜と、前記第2部分上に形成された他の上層膜とを含み、
前記上層膜は前記他の上層膜と比較して小さな応力を発生させる、半導体装置。 - 半導体基板と、
前記半導体基板上に形成された複数のMOSトランジスタと、
前記MOSトランジスタに応力を発生させる応力印加膜とを備え、
前記半導体基板上には、前記MOSトランジスタのサイズが相対的に小さい第1部分と、該MOSトランジスタのサイズが相対的に大きい第2部分とが形成され、
前記応力印加膜は、前記第2部分上にのみ選択的に設けられた、半導体装置。 - メモリセルアレイ部と、
前記メモリセルアレイ部の周辺に設けられた周辺回路部とを備え、
前記メモリセルアレイ部は、第1NMOSトランジスタおよび第1PMOSトランジスタを有し、
前記周辺回路部は、前記第1NMOSトランジスタおよび前記第1PMOSトランジスタよりもサイズの大きい第2NMOSトランジスタおよび第2PMOSトランジスタを有し、
前記第1と第2NMOSトランジスタおよび前記第1と第2PMOSトランジスタに応力を発生させる応力印加膜が形成され、
前記応力印加膜は、前記第1と第2NMOSトランジスタ上に形成された第1応力印加膜と、前記第1と第2PMOSトランジスタ上に形成された第2応力印加膜とを含み、
前記第1応力印加膜は引張応力を発生させ、前記第2応力印加膜は圧縮応力を発生させる、半導体装置。 - メモリセルアレイ部と、
前記メモリセルアレイ部の周辺に設けられた周辺回路部とを備え、
前記メモリセルアレイ部は、第1NMOSトランジスタおよび第1PMOSトランジスタを有し、
前記周辺回路部は、前記第1NMOSトランジスタおよび前記第1PMOSトランジスタよりもサイズの大きい第2NMOSトランジスタおよび第2PMOSトランジスタを有し、
前記第1と第2NMOSトランジスタおよび前記第1と第2PMOSトランジスタに応力を発生させる応力印加膜が形成され、
前記応力印加膜は、前記第1と第2NMOSトランジスタ上および前記第1PMOSトランジスタ上に形成された第1応力印加膜と、前記第2PMOSトランジスタ上に形成された第2応力印加膜とを含み、
前記第1応力印加膜は引張応力を発生させ、前記第2応力印加膜は圧縮応力を発生させる、半導体装置。 - メモリセルアレイ部と、
前記メモリセルアレイ部の周辺に設けられた周辺回路部とを備え、
前記メモリセルアレイ部は、第1NMOSトランジスタおよび第1PMOSトランジスタを有し、
前記周辺回路部は、前記第1NMOSトランジスタおよび前記第1PMOSトランジスタよりもサイズの大きい第2NMOSトランジスタおよび第2PMOSトランジスタを有し、
前記第1と第2NMOSトランジスタおよび前記第1と第2PMOSトランジスタに応力を発生させる応力印加膜が形成され、
前記応力印加膜は、前記第2NMOSトランジスタ上に形成された第1応力印加膜と、前記第1NMOSトランジスタ上および前記第1と第2PMOSトランジスタ上に形成された第2応力印加膜とを含み、
前記第1応力印加膜は引張応力を発生させ、前記第2応力印加膜は圧縮応力を発生させる、半導体装置。 - 前記第1NMOSトランジスタおよび前記第1PMOSトランジスタはシリコン基板上に形成され、そのチャネル方向が(110)方向である、請求項3から請求項5のいずれかに記載の半導体装置。
- 前記第1NMOSトランジスタおよび前記第1PMOSトランジスタはシリコン基板上に形成され、そのチャネル方向が(100)方向である、請求項3から請求項5のいずれかに記載の半導体装置。
- メモリセルアレイ部を備え、
前記メモリセルアレイ部は、
第1導電型のウェル領域上に形成された第1と第2ドライバMOSトランジスタおよび第1と第2アクセスMOSトランジスタと、
第2導電型のウェル領域上に形成された第1と第2ロードMOSトランジスタと、
前記第1と第2ドライバMOSトランジスタ、前記第1と第2ロードMOSトランジスタおよび前記第1と第2アクセスMOSトランジスタに引張応力または圧縮応力を発生させる応力印加膜とを有し、
前記応力印加膜は、前記第1と第2ドライバMOSトランジスタ上および前記第1と第2ロードMOSトランジスタ上に形成された第1応力印加膜と、前記第1と第2アクセスMOSトランジスタ上に形成された第2応力印加膜とを含み、
前記第1応力印加膜は引張応力および圧縮応力のうち一方の応力を生じさせ、前記第2応力印加膜は前記一方の応力と反対方向の応力を生じさせる、半導体装置。 - メモリセルアレイ部を備え、
前記メモリセルアレイ部は、
第1導電型のウェル領域上に形成された第1と第2ドライバMOSトランジスタおよび第1と第2アクセスMOSトランジスタと、
第2導電型のウェル領域上に形成された第1と第2ロードMOSトランジスタと、
前記第1と第2ドライバMOSトランジスタ、前記第1と第2ロードMOSトランジスタおよび前記第1と第2アクセスMOSトランジスタに引張応力または圧縮応力を発生させる応力印加膜とを有し、
前記応力印加膜は、前記第1と第2ドライバMOSトランジスタ上に形成された第1応力印加膜と、前記第1と第2アクセスMOSトランジスタ上および前記第1と第2ロードMOSトランジスタ上に形成された第2応力印加膜とを含み、
前記第1応力印加膜は引張応力および圧縮応力のうち一方の応力を生じさせ、前記第2応力印加膜は前記一方の応力と反対方向の応力を生じさせる、半導体装置。 - メモリセルアレイ部を備え、
前記メモリセルアレイ部は、
第1導電型のウェル領域上に形成された第1と第2ドライバMOSトランジスタおよび第1と第2アクセスMOSトランジスタと、
第2導電型のウェル領域上に形成された第1と第2ロードMOSトランジスタと、
前記第1と第2ドライバMOSトランジスタ、前記第1と第2ロードMOSトランジスタおよび前記第1と第2アクセスMOSトランジスタに引張応力または圧縮応力を発生させる応力印加膜とを有し、
前記応力印加膜は、前記第1と第2ドライバMOSトランジスタ上に形成された第1応力印加膜と、前記第1と第2ロードMOSトランジスタ上に形成された第2応力印加膜と、前記第1と第2アクセスMOSトランジスタ上に形成された第3応力印加膜とを含み、
前記第1から第3応力印加膜は、向きまたは大きさがそれぞれ異なる応力を生じさせる、半導体装置。 - 前記第1ドライバMOSトランジスタおよび前記第1アクセスMOSトランジスタのソース/ドレインは、前記第1導電型のウェル領域上に形成された共通の活性領域に形成され、
前記活性領域は、前記第1ドライバMOSトランジスタ上および前記第1アクセスMOSトランジスタ上で等しい幅を有する、請求項8から請求項10のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005203244A JP2007027194A (ja) | 2005-07-12 | 2005-07-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005203244A JP2007027194A (ja) | 2005-07-12 | 2005-07-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027194A true JP2007027194A (ja) | 2007-02-01 |
Family
ID=37787620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005203244A Pending JP2007027194A (ja) | 2005-07-12 | 2005-07-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027194A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177151A (ja) * | 2008-01-25 | 2009-08-06 | Toshiba Corp | スタティックランダムアクセスメモリの製造方法 |
WO2010022971A1 (en) * | 2008-08-29 | 2010-03-04 | Advanced Micro Devices, Inc. | Drive current adjustment for transistors formed in the same active region by locally providing embedded strain inducing semiconductor material in the active region |
JPWO2008108339A1 (ja) * | 2007-03-05 | 2010-06-17 | 日本電気株式会社 | 半導体装置 |
GB2475208A (en) * | 2008-08-29 | 2011-05-11 | Advanced Micro Devices Inc | Drive current adjustment for transistors formed in the same active region by locally providing embedded strain inducing semiconductor material |
JP2011100789A (ja) * | 2009-11-04 | 2011-05-19 | Fujitsu Semiconductor Ltd | 半導体装置及びその設計方法並びに半導体装置の製造方法 |
JP2012073954A (ja) * | 2010-09-29 | 2012-04-12 | Kobe Univ | メモリセルアレイを用いたidチップおよびその生成方法 |
JP2014517536A (ja) * | 2011-06-06 | 2014-07-17 | 日本テキサス・インスツルメンツ株式会社 | 二重ストレスライナーを備える非対称スタティックランダムアクセスメモリセル |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6213061A (ja) * | 1985-07-11 | 1987-01-21 | Fujitsu Ltd | 半導体集積回路装置 |
JPH0555528A (ja) * | 1991-03-28 | 1993-03-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001257351A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003273240A (ja) * | 2002-03-19 | 2003-09-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2004235332A (ja) * | 2003-01-29 | 2004-08-19 | Fujitsu Ltd | 半導体装置 |
JP2005286341A (ja) * | 2004-03-30 | 2005-10-13 | Samsung Electronics Co Ltd | 低ノイズ及び高性能のlsi素子、レイアウト及びその製造方法 |
JP2006237070A (ja) * | 2005-02-22 | 2006-09-07 | Sony Corp | 半導体集積回路の製造方法 |
JP2008538859A (ja) * | 2005-04-06 | 2008-11-06 | フリースケール セミコンダクター インコーポレイテッド | 集積回路に関する応力下でのインターレイヤー誘電体 |
JP2009500827A (ja) * | 2005-07-01 | 2009-01-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 引張り応力歪み薄膜を利用するsramデバイス |
-
2005
- 2005-07-12 JP JP2005203244A patent/JP2007027194A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6213061A (ja) * | 1985-07-11 | 1987-01-21 | Fujitsu Ltd | 半導体集積回路装置 |
JPH0555528A (ja) * | 1991-03-28 | 1993-03-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001257351A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003273240A (ja) * | 2002-03-19 | 2003-09-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2004235332A (ja) * | 2003-01-29 | 2004-08-19 | Fujitsu Ltd | 半導体装置 |
JP2005286341A (ja) * | 2004-03-30 | 2005-10-13 | Samsung Electronics Co Ltd | 低ノイズ及び高性能のlsi素子、レイアウト及びその製造方法 |
JP2006237070A (ja) * | 2005-02-22 | 2006-09-07 | Sony Corp | 半導体集積回路の製造方法 |
JP2008538859A (ja) * | 2005-04-06 | 2008-11-06 | フリースケール セミコンダクター インコーポレイテッド | 集積回路に関する応力下でのインターレイヤー誘電体 |
JP2009500827A (ja) * | 2005-07-01 | 2009-01-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 引張り応力歪み薄膜を利用するsramデバイス |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008108339A1 (ja) * | 2007-03-05 | 2010-06-17 | 日本電気株式会社 | 半導体装置 |
JP2009177151A (ja) * | 2008-01-25 | 2009-08-06 | Toshiba Corp | スタティックランダムアクセスメモリの製造方法 |
WO2010022971A1 (en) * | 2008-08-29 | 2010-03-04 | Advanced Micro Devices, Inc. | Drive current adjustment for transistors formed in the same active region by locally providing embedded strain inducing semiconductor material in the active region |
GB2475208A (en) * | 2008-08-29 | 2011-05-11 | Advanced Micro Devices Inc | Drive current adjustment for transistors formed in the same active region by locally providing embedded strain inducing semiconductor material |
US8034669B2 (en) | 2008-08-29 | 2011-10-11 | Advanced Micro Devices, Inc. | Drive current adjustment for transistors formed in the same active region by locally providing embedded strain-inducing semiconductor material in the active region |
JP2012510712A (ja) * | 2008-08-29 | 2012-05-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 同一の能動領域内に形成されるトランジスタにおいて能動領域内に局所的に埋め込み歪誘起半導体材質を設けることによる駆動電流調節 |
GB2475208B (en) * | 2008-08-29 | 2012-08-08 | Advanced Micro Devices Inc | Drive current adjustment for transistors formed in the same active region |
JP2011100789A (ja) * | 2009-11-04 | 2011-05-19 | Fujitsu Semiconductor Ltd | 半導体装置及びその設計方法並びに半導体装置の製造方法 |
JP2012073954A (ja) * | 2010-09-29 | 2012-04-12 | Kobe Univ | メモリセルアレイを用いたidチップおよびその生成方法 |
JP2014517536A (ja) * | 2011-06-06 | 2014-07-17 | 日本テキサス・インスツルメンツ株式会社 | 二重ストレスライナーを備える非対称スタティックランダムアクセスメモリセル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8481416B2 (en) | Semiconductor devices having contact plugs with stress buffer spacers and methods of fabricating the same | |
CN101540326B (zh) | 半导体元件 | |
US8217429B2 (en) | Semiconductor device | |
US9190333B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5222540B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2008028324A (ja) | 半導体装置及びその製造方法 | |
US20100171181A1 (en) | Method of forming a semiconductor device having an epitaxial source/drain | |
JP2007027194A (ja) | 半導体装置 | |
KR20110063796A (ko) | 더블-채널 트랜지스터들을 포함하는 sram 셀들을 위한 보디 콘택 | |
JP4546371B2 (ja) | 半導体装置およびその製造方法 | |
JP2009212413A (ja) | 半導体装置及び半導体装置の製造方法 | |
US6080610A (en) | Method a CMOS transistor and isolated back electrodes on an SOI substrate | |
JP2007109973A (ja) | 半導体装置およびその製造方法 | |
JP2007150311A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP5268385B2 (ja) | 半導体装置 | |
US20100052068A1 (en) | Drive current adjustment for transistors formed in the same active region by locally providing embedded strain-inducing semiconductor material in the active region | |
JP2005294849A (ja) | 高アスペクト比のセル境界を備えたsramデバイス | |
KR20110093907A (ko) | 반도체 디바이스의 컨택 레벨에서 두 개의 서로 다른 스트레스-유도 층들을 패터닝하는 동안에 감소된 토포그래피-관련 불규칙성들 | |
US6300209B1 (en) | Method of fabricating triple well of semiconductor device using SEG | |
JPWO2008120378A1 (ja) | 半導体装置及びその製造方法 | |
US20090294868A1 (en) | Drive current adjustment for transistors formed in the same active region by locally inducing different lateral strain levels in the active region | |
US20070164365A1 (en) | Single stress liner for migration stability and speed | |
JP2008147693A (ja) | 半導体装置の製造方法 | |
JP2007059473A (ja) | 半導体装置およびその製造方法 | |
JP2010028010A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080625 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120410 |