JP2002141477A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002141477A5 JP2002141477A5 JP2000333719A JP2000333719A JP2002141477A5 JP 2002141477 A5 JP2002141477 A5 JP 2002141477A5 JP 2000333719 A JP2000333719 A JP 2000333719A JP 2000333719 A JP2000333719 A JP 2000333719A JP 2002141477 A5 JP2002141477 A5 JP 2002141477A5
- Authority
- JP
- Japan
- Prior art keywords
- word line
- memory cell
- block
- transfer transistors
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (14)
- 電気的に書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイにおける複数のワード線を有するブロックを選択する選択手段と、
前記ブロック内の複数のワード線への印加電圧が入力される複数のワード線駆動信号線と、
前記ワード線駆動信号線とメモリセル内ワード線との間に接続され、前記ブロック選択手段の出力により制御される複数の転送トランジスタとを具備し、
隣接する2本のワード線に対応する2つの転送トランジスタを、縦方向及び横方向にそれぞれ離隔して配置し、これら転送トランジスタ間に別のワード線に対応する転送トランジスタを配置した
ことを特徴とする半導体記憶装置。 - 隣接して配置される転送トランジスタに接続されるワード線のアドレスが2以上離れていることを特徴とする請求項1に記載の半導体記憶装置。
- 前記ブロック内の複数の転送トランジスタにおける、転送トランジスタのワード線側端子が向き合って配置される側の第1の素子分離領域幅は、転送トランジスタのワード線側端子とワード線駆動信号線側端子が向き合って配置される側の第2の素子分離領域幅よりも小さいことを特徴とする請求項1または2に記載の半導体記憶装置。
- 電気的に書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイにおける複数のワード線を有するブロックを選択する選択手段と、
前記ブロック内の複数のワード線への印加電圧が入力される複数のワード線駆動信号線と、
ワード線駆動信号線とメモリセル内ワード線との間に接続され、前記ブロック選択手段の出力により制御される複数の転送トランジスタとを具備し、
前記ブロック内の複数の転送トランジスタにおける、転送トランジスタのワード線側端子が向き合って配置される側の第1の素子分離領域幅は、転送トランジスタのワード線側端子とワード線駆動信号線側端子が向き合って配置される側の第2の素子分離領域幅より小さい
ことを特徴とする半導体記憶装置。 - 前記ブロック内の複数の転送トランジスタのワード線側端子からそれぞれのワード線への引き出し配線は、メモリセルアレイ中のワード線と同じ並びとなるように引き出されることを特徴とする請求項1乃至4いずれか1つの項に記載の半導体記憶装置。
- 前記ブロック内の複数の転送トランジスタのワード線側端子からそれぞれのワード線への引き出し配線は、ワード線を形成する配線より1つ上層の金属配線であることを特徴とする請求項1乃至5いずれか1つの項に記載の半導体記憶装置。
- 電気的に書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイのロウアドレス、あるいはロウアドレスのプリデコード信号をデコードするデコード部と、
上記デコード部から出力されるデコード信号が供給されるブースター部と、
上記ブースター部の出力信号でオン/オフ制御され、メモリセルアレイ中の選択されたブロックに選択信号を供給する転送トランジスタとを具備し、
上記ブロック内の複数の転送トランジスタのワード線側端子からそれぞれのワード線への配線を、ワード線を形成する配線より1つ上層の金属配線のみで引き出すことを特徴とする半導体記憶装置。 - 前記メモリセルアレイは、複数のブロックに分割され、前記ブロックの各々は、各々のゲートが前記転送トランジスタの電流通路の一端に接続された第1,第2の選択トランジスタと、前記第1,第2の選択トランジスタ間に電流通路が直列接続され、ゲートが前記転送トランジスタの電流通路の一端にそれぞれ接続されたメモリセルとを備えることを特徴とする請求項7に記載の半導体記憶装置。
- 複数のブロックを備え、各々のブロック中にメモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイにおけるブロックを選択するブロック選択回路と、
前記ブロック内の複数のワード線への印加電圧が入力される複数のワード線駆動信号線と、
各々の電流通路が前記ワード線駆動信号線と前記ブロック内のワード線との間にそれぞれ接続され、前記ブロック選択回路の出力により制御される複数の転送トランジスタであって、隣接する2本のワード線に対応する2つの転送トランジスタは、縦方向及び横方向にそれぞれ離隔して配置され、前記転送トランジスタ間に別のワード線に対応する転送トランジスタが配置される複数の転送トランジスタと
を具備することを特徴とする半導体記憶装置。 - 複数のブロックを備え、各々のブロック中にメモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイにおけるブロックを選択するブロック選択回路と、
前記ブロック内の複数のワード線への印加電圧が入力される複数のワード線駆動信号線と、
ワード線駆動信号線とメモリセル内ワード線との間に接続され、前記ブロック選択手段の出力により制御される複数の転送トランジスタであって、前記ブロック内の複数の転送トランジスタにおける、転送トランジスタのワード線側端子が向き合って配置される側の第1の素子分離領域幅は、転送トランジスタのワード線側端子とワード線駆動信号線側端子が向き合って配置される側の第2の素子分離領域幅より小さい複数の転送トランジスタと
を具備することを特徴とする半導体記憶装置。 - 複数のブロックを備え、電気的に書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
前記ブロック内の複数のワード線への入力電圧が入力される複数のワード線駆動信号線と、
前記ブロックを選択するブロック選択手段であって、前記ブロック選択手段は、ロウアドレス、あるいはロウアドレスのプリデコード信号をデコードするデコード部と、前記デコード部から出力されるデコード信号が供給されるブースター部と、前記ブースター部の出力信号でオン/オフ制御され、前記ブロック内の複数のワード線へ前記ワード線駆動信号線の電圧を転送するための複数の転送トランジスタとを含むブロック選択手段とを具備し、
同一ブロック内に含まれる隣接する2本のワード線に対応する2つの転送トランジスタは、縦方向及び横方向にそれぞれ離隔して配置され、前記転送トランジスタ間に別のワード線に対応する転送トランジスタが配置される
ことを特徴とする半導体記憶装置。 - 複数のメモリセルが行及び列に配置されたメモリセルアレイであって、前記複数のメモリセル中の第1グループのメモリセルに接続された第1のワード線と、前記第1のワード線に隣接して配置され、前記複数のメモリセル中の第2グループのメモリセルに接続された第2のワード線と、前記複数のメモリセル中の第3グループのメモリセルに接続された第3のワード線とを有するメモリセルアレイと、
前記複数のメモリセルから少なくとも1つのメモリセルの行を選択するように構成されたワード線選択回路であって、行及び列方向に配置された第1グループ、第2グループ及び第3グループの転送トランジスタを含み、前記第1グループの転送トランジスタの各々は前記第1のワード線の対応する1つに接続され、前記第2グループの転送トランジスタ の各々は前記第2のワード線の対応する1つに接続され、前記第3グループの転送トランジスタの各々は前記第3のワード線の対応する1つに接続され、前記第3グループの転送トランジスタは、前記第1グループ及び第2グループの転送トランジスタの各々の間に配置されるワード線選択回路とを具備し、
前記第1乃至第3グループの転送トランジスタから前記複数のメモリセルに接続された前記第1乃至第3のワード線に引き出される第1乃至第3の配線はそれぞれ、前記第1乃至第3のワード線より1つ上層の金属配線のみが使用される
ことを特徴とする半導体記憶装置。 - 複数のメモリセルが行及び列に配置されたメモリセルアレイであって、前記複数のメモリセル中の第1グループのメモリセルに接続された第1のワード線と、前記複数のメモリセル中の第2グループのメモリセルに接続された第2のワード線と、前記複数のメモリセル中の第3グループのメモリセルに接続された第3のワード線とを有するメモリセルアレイと、
前記複数のメモリセルアレイから少なくとも1つのメモリセルの行を選択するように構成されたワード線選択回路であって、各々が前記メモリセルアレイ中の第1のワード線に接続され、前記第1のワード線を選択する第1の転送トランジスタ、各々が前記メモリセルアレイ中の第2のワード線に接続され、前記第2のワード線を選択する第2の転送トランジスタ、各々がれ前記メモリセルアレイ中の第3のワード線に接続され、前記第3のワード線を選択する第3の転送トランジスタを含むワード線選択回路とを具備し、
前記第1のワード線に第1の電圧が印加され、前記第2のワード線に前記第1の電圧より高い第2の電圧が印加され、前記第3のワード線に前記第2の電圧より高い第3の電圧が印加されて動作が行われる時に、前記第1のワード線に接続される前記第1の転送トランジスタと前記第3のワード線に接続される前記第3の転送トランジスタは行及び列方向のどちらに対しても離れて配置され、
前記第1乃至第3の転送トランジスタから前記メモリセルに接続された前記第1乃至第3のワード線に引き出される第1乃至第3の配線はそれぞれ、前記第1乃至第3のワード線より1つ上層の金属配線のみが使用される - 複数のメモリセルが行及び列に配置されたメモリセルアレイと、
転送トランジスタが行及び列に配置され、前記複数のメモリセルアレイから少なくとも1つのメモリセルの行を選択するように構成されたワード線選択回路とを具備し、
前記ワード線選択回路は、第1の電圧が印加される第1のトランジスタと、前記第1の電圧より高い第2の電圧が印加される第2のトランジスタと、前記第2の電圧より高い第3の電圧が印加され、前記第1のトランジスタと離れて配置される第3のトランジスタとを含み
前記第1乃至第3の転送トランジスタから前記メモリセルに接続された前記第1乃至第3のワード線に引き出される第1乃至第3の配線はそれぞれ、前記第1乃至第3のワード線より1つ上層の金属配線のみが使用される
ことを特徴とする半導体記憶装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000333719A JP4503809B2 (ja) | 2000-10-31 | 2000-10-31 | 半導体記憶装置 |
US09/984,960 US6507508B2 (en) | 2000-10-31 | 2001-10-31 | Pattern layout of transfer transistors employed in row decoder |
KR10-2001-0067460A KR100453673B1 (ko) | 2000-10-31 | 2001-10-31 | 반도체 기억 장치 |
US10/303,946 US6690596B2 (en) | 2000-10-31 | 2002-11-26 | Pattern layout of transfer transistors employed in a row decoder |
US10/706,909 US6798683B2 (en) | 2000-10-31 | 2003-11-14 | Pattern layout of transfer transistors employed in row decoder |
US10/922,950 US6972996B2 (en) | 2000-10-31 | 2004-08-23 | Pattern layout of transfer transistors employed in row decoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000333719A JP4503809B2 (ja) | 2000-10-31 | 2000-10-31 | 半導体記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002141477A JP2002141477A (ja) | 2002-05-17 |
JP2002141477A5 true JP2002141477A5 (ja) | 2005-07-21 |
JP4503809B2 JP4503809B2 (ja) | 2010-07-14 |
Family
ID=18809751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000333719A Expired - Fee Related JP4503809B2 (ja) | 2000-10-31 | 2000-10-31 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (4) | US6507508B2 (ja) |
JP (1) | JP4503809B2 (ja) |
KR (1) | KR100453673B1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4503809B2 (ja) * | 2000-10-31 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
KR100481857B1 (ko) | 2002-08-14 | 2005-04-11 | 삼성전자주식회사 | 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치 |
JP3857640B2 (ja) * | 2002-11-29 | 2006-12-13 | 株式会社東芝 | 半導体記憶装置 |
JP4531340B2 (ja) | 2003-02-27 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | マルチプレクサセルのレイアウト構造 |
JP2005039016A (ja) * | 2003-07-18 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置、電子カード及び電子装置 |
JP2005191413A (ja) | 2003-12-26 | 2005-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100632942B1 (ko) * | 2004-05-17 | 2006-10-12 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
JP4817615B2 (ja) * | 2004-05-31 | 2011-11-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2006059978A (ja) * | 2004-08-19 | 2006-03-02 | Toshiba Corp | 半導体装置 |
JP4504138B2 (ja) | 2004-09-03 | 2010-07-14 | 株式会社東芝 | 記憶システム及びそのデータコピー方法 |
JP4690713B2 (ja) | 2004-12-08 | 2011-06-01 | 株式会社東芝 | 不揮発性半導体記憶装置及びその駆動方法 |
US7289363B2 (en) * | 2005-05-19 | 2007-10-30 | Micron Technology, Inc. | Memory cell repair using fuse programming method in a flash memory device |
JP2006331501A (ja) * | 2005-05-24 | 2006-12-07 | Toshiba Corp | 半導体記憶装置 |
JP4928752B2 (ja) | 2005-07-14 | 2012-05-09 | 株式会社東芝 | 半導体記憶装置 |
JP2007207380A (ja) * | 2006-02-03 | 2007-08-16 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
KR100763093B1 (ko) * | 2006-09-29 | 2007-10-04 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치의 프로그램 방법 |
JP2008103643A (ja) * | 2006-10-20 | 2008-05-01 | Toshiba Corp | 不揮発性半導体メモリ |
JP2009266946A (ja) * | 2008-04-23 | 2009-11-12 | Toshiba Corp | 三次元積層不揮発性半導体メモリ |
JP2009272000A (ja) * | 2008-05-07 | 2009-11-19 | Toshiba Microelectronics Corp | 不揮発性半導体記憶装置およびそのテスト方法 |
KR101250984B1 (ko) * | 2008-07-11 | 2013-04-03 | 삼성전자주식회사 | 구동 트랜지스터들을 포함하는 반도체 소자 |
JP5091788B2 (ja) | 2008-07-15 | 2012-12-05 | 株式会社東芝 | Nand型フラッシュメモリ |
JP5491741B2 (ja) | 2009-01-30 | 2014-05-14 | 株式会社東芝 | 半導体記憶装置 |
JP2011044222A (ja) * | 2009-07-22 | 2011-03-03 | Toshiba Corp | Nand型フラッシュメモリ |
JP2012199292A (ja) * | 2011-03-18 | 2012-10-18 | Toshiba Corp | 半導体記憶装置 |
US8804430B2 (en) | 2012-03-26 | 2014-08-12 | Sandisk Technologies Inc. | Selected word line dependent select gate diffusion region voltage during programming |
US8638608B2 (en) * | 2012-03-26 | 2014-01-28 | Sandisk Technologies Inc. | Selected word line dependent select gate voltage during program |
KR102189684B1 (ko) | 2013-12-05 | 2020-12-11 | 삼성전자주식회사 | 반도체 메모리 장치의 동작 방법 |
JP2015177002A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体記憶装置 |
KR102242037B1 (ko) | 2014-04-07 | 2021-04-21 | 삼성전자주식회사 | 불 휘발성 메모리 장치 |
CN108962901B (zh) * | 2017-05-26 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法和掩膜版 |
CN108053857B (zh) * | 2017-12-21 | 2020-12-08 | 北京兆易创新科技股份有限公司 | Nand flash的cg分组方法和cg分组装置 |
WO2019147774A1 (en) | 2018-01-26 | 2019-08-01 | Commscope Technologies Llc | Connectors for a single twisted pair of conductors |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6059677B2 (ja) * | 1981-08-19 | 1985-12-26 | 富士通株式会社 | 半導体記憶装置 |
US5402386A (en) * | 1992-10-14 | 1995-03-28 | Sun Microsystems, Inc. | Word line decoder/driver circuit and method |
JPH06251590A (ja) * | 1993-02-24 | 1994-09-09 | Hitachi Ltd | 半導体集積回路装置 |
JPH07111084A (ja) * | 1993-10-13 | 1995-04-25 | Oki Micro Design Miyazaki:Kk | 半導体集積回路装置 |
JPH07235193A (ja) * | 1993-12-28 | 1995-09-05 | Toshiba Corp | 半導体記憶装置 |
KR0137320B1 (ko) * | 1994-12-15 | 1998-04-29 | 김광호 | 반도체 메모리장치의 워드라인 디코딩회로 |
KR0145475B1 (ko) * | 1995-03-31 | 1998-08-17 | 김광호 | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 |
US5604711A (en) * | 1995-05-19 | 1997-02-18 | Cypress Semiconductor, Corporation | Low power high voltage switch with gate bias circuit to minimize power consumption |
JP3350308B2 (ja) * | 1995-09-12 | 2002-11-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5715194A (en) * | 1996-07-24 | 1998-02-03 | Advanced Micro Devices, Inc. | Bias scheme of program inhibit for random programming in a nand flash memory |
US5875149A (en) * | 1997-02-06 | 1999-02-23 | Hyndai Electronics America | Word line driver for semiconductor memories |
JPH10320988A (ja) * | 1997-05-23 | 1998-12-04 | Sony Corp | 半導体不揮発性記憶装置、そのデータプログラム方法、およびその製造方法 |
US5953250A (en) * | 1997-06-05 | 1999-09-14 | Aplus Integrated Circuits, Inc. | Flash memory array and decoding architecture |
US5896340A (en) * | 1997-07-07 | 1999-04-20 | Invox Technology | Multiple array architecture for analog or multi-bit-cell memory |
JPH11203858A (ja) * | 1998-01-05 | 1999-07-30 | Mitsubishi Electric Corp | ワード線駆動回路および半導体記憶装置 |
JP3853981B2 (ja) | 1998-07-02 | 2006-12-06 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP2000076880A (ja) | 1998-08-27 | 2000-03-14 | Toshiba Corp | 半導体記憶装置 |
JP3344331B2 (ja) * | 1998-09-30 | 2002-11-11 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
JP2000243094A (ja) * | 1999-02-19 | 2000-09-08 | Sony Corp | 不揮発性半導体記憶装置およびそのプログラミング方法 |
US6504757B1 (en) * | 2000-08-11 | 2003-01-07 | Advanced Micro Devices, Inc. | Double boosting scheme for NAND to improve program inhibit characteristics |
JP4503809B2 (ja) * | 2000-10-31 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
KR100385229B1 (ko) * | 2000-12-14 | 2003-05-27 | 삼성전자주식회사 | 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법 |
US6621745B1 (en) * | 2002-06-18 | 2003-09-16 | Atmel Corporation | Row decoder circuit for use in programming a memory device |
-
2000
- 2000-10-31 JP JP2000333719A patent/JP4503809B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-31 KR KR10-2001-0067460A patent/KR100453673B1/ko not_active IP Right Cessation
- 2001-10-31 US US09/984,960 patent/US6507508B2/en not_active Expired - Fee Related
-
2002
- 2002-11-26 US US10/303,946 patent/US6690596B2/en not_active Expired - Fee Related
-
2003
- 2003-11-14 US US10/706,909 patent/US6798683B2/en not_active Expired - Fee Related
-
2004
- 2004-08-23 US US10/922,950 patent/US6972996B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002141477A5 (ja) | ||
US5506816A (en) | Memory cell array having compact word line arrangement | |
US9792980B2 (en) | Three dimensional resistive memory architectures | |
JP2812099B2 (ja) | 半導体メモリ | |
KR970029835A (ko) | 셀어레이상에 전원 및 신호버스가 메시형상으로 배치된 시스템 | |
KR910006996A (ko) | 비휘발성 메모리 어레이 | |
JP2004046962A5 (ja) | ||
US10600772B2 (en) | Semiconductor memory device having plural chips connected by hybrid bonding method | |
KR960042756A (ko) | 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로 | |
KR950015389A (ko) | 반도체 메모리 장치 | |
US6667896B2 (en) | Grouped plate line drive architecture and method | |
US7274584B2 (en) | Semiconductor memory device having wordline enable signal line and method of arranging the same | |
US5263002A (en) | Semiconductor memory device and its topography | |
KR960030233A (ko) | 반도체 기억 장치 | |
KR950034254A (ko) | 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법 | |
KR970060215A (ko) | 매트릭스 메모리 | |
US6954398B2 (en) | Semiconductor memory device including subword drivers | |
US4924438A (en) | Non-volatile semiconductor memory including a high voltage switching circuit | |
KR100258345B1 (ko) | 파워라인의 배치구조를 개선한 반도체 메모리 장치 | |
KR19980080620A (ko) | 다이나믹형 ram | |
EP0420185B1 (en) | Semiconductor memory apparatus | |
JPH05217375A (ja) | アドレス信号デコーダ | |
KR960019736A (ko) | 반도체 기억장치 | |
KR20010062376A (ko) | 반도체 기억 장치 | |
US20160189755A1 (en) | Low power memory device |