DE69620149T2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE69620149T2
DE69620149T2 DE69620149T DE69620149T DE69620149T2 DE 69620149 T2 DE69620149 T2 DE 69620149T2 DE 69620149 T DE69620149 T DE 69620149T DE 69620149 T DE69620149 T DE 69620149T DE 69620149 T2 DE69620149 T2 DE 69620149T2
Authority
DE
Germany
Prior art keywords
region
regions
semiconductor substrate
primary surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69620149T
Other languages
English (en)
Other versions
DE69620149D1 (de
Inventor
Kazuhiro Shimizu
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE69620149D1 publication Critical patent/DE69620149D1/de
Application granted granted Critical
Publication of DE69620149T2 publication Critical patent/DE69620149T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

    Technisches Feld
  • Die vorliegende Erfindung bezieht sich auf eine Hochspannungshalbleitervorrichtung mit einem Isolationsbereich hoher Durchbruchsspannung.
    • Hintergrundstechnik
  • Es ist eine herkömmliche Hochspannungshalbleitervorrichtung bekannt, die einen Isolationsbereich hoher Durchbruchsspannung aufweist, in dem eine Resurf-Struktur (Resurf = reduced surface field - verringertes Oberflächenfeld) benutzt wird (siehe zum Beispiel US-Patent 4 292 642). Fig. 12 ist eine Schnittansicht einer herkömmlichen Halbleitervorrichtung mit einer Pegelverschiebungsfunktion, die eine Resurf-Struktur hoher Durchbruchsspannung benutzt und die nicht der in dem US-Patent 4 292 642 gezeigten Vorrichtung entspricht. Wie in der Figur gezeigt ist, besteht die Halbleitervorrichtung aus einem n-Kanal-Resurf- MOSFET, der in der linken Seite der Figur gezeigt ist, und einem Resurf-Isolationsinselbereich in der rechten Seite der Figur. Die Halbleitervorrichtung weist ein p&supmin;-Substrat 1, eine n&supmin;-Epitaxialschicht 2, einen p&supmin;-Diffusionsbereich 3, der zum Erreichen des p&supmin;-Substrates 1 gebildet ist, einen vergrabenen n&spplus;-Diffusionsbereich 4, einen n-Diffusionsbereich 5, einen p-Diffusionsbereich 6, einen Oxidfilm 7, eine Aluminiumleitung 8, ein Polysiliziumgate 9, eine Aluminiumelektrode 10 und ein Polysilizium 11 auf. Die Aluminiumelektrode 10 ist in Kontakt mit dem n-Diffusionsbereich 5 und dem p-Diffusionsbereich 6 gebildet, und weist das gleiche Potential wie die Resurf- Isolationsinsel auf. Das Polysilizium 11 weist das gleiche Potential wie das des p-Diffusionsbereiches 3 auf und dient als eine Feldplatte. Zusätzlich stellen der n-Diffusionsbereich 5 und der vergrabene n&spplus;-Diffusionsbereich 4 eine Resurf-Struktur dar, die von dem p-Diffusionsbereich 3 umgeben ist.
  • Bei der wie oben aufgebauten Halbleitervorrichtung wird der n- Kanal-MOSFET eingeschaltet durch positives Vorspannen der Gateelektrode 9. Dadurch wird eine Potentialdifferenz zwischen der Elektrode 10 und der Aluminiumleitung 8 verursacht durch einen Strom, der durch den p-Diffusionsbereich 6 fließt. Das Ausgeben dieser Potentialdifferenz ermöglicht es, das ein Logiksignal, das an das Gate 9 angelegt ist, einer Pegelverschiebung zu einem höheren Potential zu unterliegen.
  • Ein Problem bei der Struktur solcher Hochspannungshalbleitervorrichtungen liegt darin, daß, da die Aluminiumleitung 8 auf einem hohen Potential über den p-Diffusionsbereich 3 auf dem Substratpotential kreuzt, eine Verarmungsschicht daran gehindert wird, sich zwischen der n&supmin;-Epitaxialschicht 2 und dem p-Diffusionsbereich 3 zu erstrecken, wodurch die Durchbruchsspannung abgesenkt wird. Gegenmaßnahmen können ergriffen werden zum Verhindern dieses Problemes, wie in Fig. 12 gezeigt ist. Eine Annäherung ist die, die Erstreckung der Verarmungsschicht durch Bilden von Feldplatten 11 mit Polysilizium oder ähnliches auf dem pn-Übergang zu bilden oder schwebende Mehrfachfeldplatten so zu bilden, daß das Oberflächenfeld mit kapazitiver Kopplung stabilisiert wird (siehe zum Beispiel US-Patent 5 455 439). Solch eine Annäherung weist jedoch ein Problem auf. Wenn die Durchbruchsspannung zunimmt, wird es notwendig, deutlich einen Oxidfilm zwischen den Feldplatten 11 und der Aluminiumleitung 8 zu vergrößern zum Sicherstellen der dielektrischen Festigkeit des Oxidfilmes selbst, wodurch die Herstellungskosten zunehmen.
  • Die Druckschrift EP 0,409,746 A offenbart eine Halbleitervorrichtung mit:
  • einem Halbleitersubstrat eines ersten Leitungstypes,
  • einem ersten Bereich eines zweiten Leitungstypes, der auf der Primäroberfläche des Halbleitersubstrates gebildet ist und eine relativ niedrige Dotierstoffkonzentration aufweist,
  • einem zweiten Bereich des zweiten Leitungstypes, der auf der Primäroberfläche des Halbleitersubstrates in Kontakt mit dem ersten Bereich gebildet ist und eine relativ hohe Dotierstoffkonzentration aufweist,
  • einem dritten Bereich des zweiten Leitungstypes, der auf der Primäroberfläche des Halbleitersubstrates mit einem vorbestimmten Abstand zu dem zweiten Bereich gebildet ist und eine relativ hohe Dotierstoffkonzentration aufweist,
  • einem vierten Bereich des zweiten Leitungstypes, der auf der Primäroberfläche des Halbleitersubstrates in Kontakt mit dem dritten Bereich und mit einem vorbestimmten Abstand zu dem ersten Bereich gebildet ist und eine relativ niedrige Dotierstoffkonzentration aufweist, und
  • mindestens einer leitenden Schicht, die über der Primäroberfläche des Halbleitersubstrates mit einer Isolierschicht dazwischen gebildet ist und den zweiten Bereich und den dritten Bereich verbindet. Die leitende Schicht ist mit einer Gateelektrode 63 eine MOSFET verbunden.
  • Die Druckschrift EP 0,596,565 A offenbart eine Hochspannungshalbleitervorrichtung mit einem Isolationsbereich hoher Durchbruchsspannung, bei der die Pegelverschiebung eines Signales durch einen MOSFET durchgeführt wird mit einer kreisförmigen Anordnung und das pegelverschobene Signal zu dem Isolationsbereich hoher Durchbruchsspannung durch eine leitende Schicht übertragen wird.
  • Es ist eine Aufgabe der Erfindung, eine Hochspannungshalbleitervorrichtung mit einer Isolation hoher Durchbruchsspannung vorzusehen, bei der die oben beschriebenen Probleme beseitigt sind und die eine Isolation hoher Durchbruchsspannung mit einer kleinen Fläche erzielen kann und die nicht die Prozeßkosten erhöht.
  • Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 oder 6.
  • Weitere Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem anderen Aspekt der Erfindung ist bei der Halbleitervorrichtung, wie sie oben angegeben ist, der äußere Umfang eines Bereiches, der den zweiten und dritten Bereich enthält, von einem Bereich, der den ersten und fünften Bereich enthält, umgeben.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist die Halbleitervorrichtung den ersten Bereich als einen ringförmigen ersten Bereich eines zweiten Leitungstypes auf, der auf der Primäroberfläche des Halbleitersubstrates gebildet ist. Der erste Bereich weist eine relativ niedrige Dotierstoffkonzentration auf. Der zweite Bereich ist ein ringförmiger zweiter Bereich des zweiten Leitungstypes, der auf der Primäroberfläche des Halbleitersubstrates in Kontakt mit der Innenseite des ersten Bereiches gebildet ist und eine relativ hohe Dotierstoffkonzentration aufweist. Der dritte Bereich des zweiten Leitungstypes ist auf der Primäroberfläche des Halbleitersubstrates mit dem vorbestimmten Abstand zu der Innenseite des zweiten Bereiches gebildet. Der dritte Bereich weist eine relativ hohe Dotierstoffkonzentration auf. Die leitende Schicht, die eine Isolierschicht zwischen der Primäroberfläche des Halbleitersubstrates hält, ist zwischen dem zweiten und dem dritten Bereich gebildet.
  • Bei einem anderen Aspekt der Erfindung erstreckt sich jede Verarmungsschicht der pn-Übergänge, die entsprechend zwischen dem zweiten Bereich und dem Halbleitersubstrat bzw. zwischen dem dritten Bereich und dem Halbleitersubstrat gebildet ist, so, daß sie einander kontaktieren, bevor irgendeine der pn- Übergänge ein kritisches Feld erreicht.
  • Bei einem anderen Aspekt der Erfindung ist die Dichte der elektrischen Feldlinien an der Umfangsecke eines jeden pn- Überganges, die entsprechend dem zweiten Bereich und dem Halbleitersubstrat bzw. zwischen dem dritten Bereich und dem Halbleitersubstrat gebildet sind, gleich oder geringer als die der elektrischen Feldlinien auf der flachen Ebene der pn-Übergänge.
  • Bei einem anderen Aspekt der Erfindung ist die Breite der Primäroberfläche des Halbleitersubstrates zwischen dem zweiten und dem dritten Bereich so gebildet, daß sie gleich oder kleiner als 1,14 mal der Diffusionstiefe des zweiten Bereiches ist.
  • Bei einem anderen Aspekt der Erfindung ist die Durchgreifspannung zwischen dem zweiten und dem dritten Bereich so gebildet, daß sie gleich oder geringer als die Versorgungsspannung einer Steuerschaltung ist, die auf dem dritten Bereich gebildet ist.
  • Bei einem anderen Aspekt der Erfindung ist eine Feldplatte in der Isolationsschicht zwischen der Primäroberfläche des Halbleitersubstrates und dem Leitungspfad vorgesehen, und die Feldplatte erstreckt sich über den zweiten und dritten Bereich.
  • Bei einem anderen Aspekt der Erfindung sind die Dicke des Isolationsfilmes zwischen der Feldplatte und des dritten Bereiches und die Dotierstoffkonzentration des dritten Bereiches so eingestellt, daß die Durchbruchsspannung durch die Isolierschicht und den dritten Bereich größer als die Versorgungsspannung einer Steuerschaltung ist, die auf dem dritten Bereich gebildet ist.
  • Bei einem anderen Aspekt der Erfindung ist die Dotierstoffkonzentration des dritten Bereiches so eingestellt, daß das Schnittstellenfeld des Isolationsfilmes zwischen der Feldplatte und dem dritten Bereich nicht das kritische Feld erreicht.
  • Bei einem anderen Aspekt der Erfindung sind die Isolationsschicht und die Dotierstoffkonzentration des dritten Bereiches so eingestellt, daß die Durchbruchsspannung durch die Isolationsschicht und den dritten Bereich größer als die Versorgungsspannung eine Steuerschaltung ist, die auf dem dritten Bereich gebildet ist.
  • Bei einem anderen Aspekt der Erfindung ist die Dotierstoffkonzentration des dritten Bereiches so eingestellt, daß das Schnittstellenfeld der Isolierschicht nicht das kritische Feld erreicht.
  • Andere Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung ersichtlich.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist eine Draufsicht, die die Anordnung von Halbleiterbereichen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • Fig. 2 ist eine Querschnittsansicht, die die Struktur zeigt, die entlang der Linie A-A in der Draufsicht von Fig. 1 genommen ist.
  • Fig. 3 zeigt Äquipotentiallinien in der in Fig. 1 gezeigten Struktur.
  • Fig. 4 zeigt schematisch eine Struktur des Eckenbereiches der Diffusionsbereiche in der Struktur von Fig. 1.
  • Fig. 5 zeigt das Resultat einer Simulation über die Durchbruchspannung und die Durchgreifspannung in der Struktur von Fig. 4.
  • Fig. 6 ist eine Draufsicht, die die Anordnung von Halbleiterbereichen für die Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Fig. 7 ist eine Draufsicht, die die Anordnung von Halbleiterbereichen für die Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • Fig. 8 ist eine Draufsicht, die die Anordnung von Halbleiterbereichen für die Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt.
  • Fig. 9 ist eine Ansicht, die die Querschnittsstruktur einer Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt.
  • Fig. 10 zeigt eine teilweise vergrößerte Ansicht einer Struktur gemäß der fünften Ausführungsform der vorliegenden Erfindung.
  • Fig. 11(a) und Fig. 11(b) stellen elektrische Kraftlinien in einem Bereich einer Pegelverschiebungsstruktur gemäß der fünften Ausführungsform der vorliegenden Erfindung dar.
  • Fig. 12 ist eine Schnittansicht einer herkömmlichen Halbleitervorrichtung mit einer Pegelverschiebungsfunktion.
    • Beste Art des Ausführens der Erfindung Erste Ausführungsform
  • Fig. 1 ist eine Draufsicht, die die Anordnung der Halbleiterbereiche einer Halbleitervorrichtung zeigt, die die Pegelverschiebungsstruktur gemäß der ersten Ausführungsform der vorliegenden Erfindung aufweist. Fig. 2 ist eine Querschnittsansicht, die die Struktur zeigt, die entlang der Linie A-A in der Draufsicht von Fig. 1 genommen ist.
  • Zuerst stellt die Halbleitervorrichtung der vorliegenden Erfindung, wie in der Draufsicht von Fig. 1 gezeigt ist, eine Resurf-Struktur dar, in der n-Diffusionsbereiche 12a und 12b von n&supmin;-Bereichen 2a und 2b umgeben sind und die teilweise durch einen Schlitz unterteilt ist. Zusätzlich besteht, wie in der Schnittansicht von Fig. 2 gezeigt ist, die Halbleitervorrichtung aus einem n-Kanal-Resurf-MOSFET-Bereich, der in der linken Hälfte der Figur gezeigt ist, und einem Resurf-Isolationsinselbereich in der rechten Hälfte der Figur. Die Halbleitervorrichtung weist ein p&supmin;-Siliziumsubstrat 1 (Halbleitersubstrat), ein n&supmin;-Diffusionsbereich 2a (erster Bereich), einen n-Diffusionsbereich 5, einen p-Diffusionsbereich 6 (vierter Bereich), einen Oxidfilm 7 (Isolationsschicht), eine Aluminiumleitung (Leitungspfad) 8, ein Polysiliziumgate 9, eine Aluminiumelektrode 101 einen n-Diffusionsbereich 12a (zweiter Bereich) und einen n-Diffusionsbereich 12b (dritter Bereich) auf. Während ein n&supmin;-Diffusionsbereich 2b (fünfter Bereich) in Fig. 1 nicht in Fig. 2 erscheint, ist er um den n-Diffusionsbereich 12b in der gleichen Form wie der n&supmin;-Diffusionsbereich 2a gebildet. Zusätzlich ist die Aluminiumelektrode 11 in Kontakt mit dem n-Diffusionsbereich 5 und dem p-Diffusionsbereich 6 gebildet und auch dem gleichen Potential wie das der Resurf-Isolationsinsel.
  • In der wie oben aufgebauten Halbleitervorrichtung wird der n- Kanal-MOSFET eingeschaltet durch positives Vorspannen der Gateelektrode 9. Dadurch wird eine Potentialdifferenz zwischen der Elektrode 10 und der Aluminiumleitung 8 durch einen Strom verursacht, der durch den p-Diffusionsbereich 6 fließt. Ausgeben dieser Potentialdifferenz ermöglicht es, daß ein an das Gate 9 angelegte Logiksignal zu einem höheren Potentialpegel verschoben wird.
  • Die Struktur der vorliegenden Erfindung unterscheidet sich von der herkömmlichen Struktur dadurch, daß keine Resurf-Struktur zwischen dem Drain des n-Kanal-Resurf-MOSFET (n-Diffusionsbereich 12a von Fig. 2) und dem Resurf-Isolationsinselbereich 12b gibt, aber der p&supmin;-Substratbereich 1 auf der Oberfläche mit einer schmalen Breite in der Form eines schlitzförmigen Bereiches 1a offenliegt.
  • Fig. 3 zeigt Äquipotantiallinien in einem Fall, in dem der n-Diffusionsbereich 12b auf einem hohen Potential in dieser Struktur ist.
  • Wie in Fig. 3 gezeigt ist, da der p&supmin;-Substratbereich 1a, der zwischen den n-Diffusionsbereichen 12a und 12b positioniert ist, verarmt ist, taucht keine signifikante Differenz zwischen dem Oberflächenpotential des p&supmin;-Substratbereiches 1a und den n-Diffusionsbereichen 12a und 12b auf. Folglich ist die Potentialdifferenz zwischen der Aluminiumleitung 8 und der Oberfläche des Siliziumsubstrates 1 klein, wodurch das Problem der Feldkonzentration des Standes der Technik beseitigt wird.
  • Weiter wird ein pegelveschobenes Signal als eine Potentialdifferenz zwischen der Elektrode 10 und der Aluminiumleitung 8 ausgegeben, die die gleiche Potentialdifferenz ist zwischen den n-Diffusionsbereichen 12a und 12b (d. h. die Potentialdifferenz zwischen dem n-Diffusionsbereich 12a als die Drain des n-Kanal- MOSFET und dem Resurf-Isolationsinselbereich 12b). Daher wird eine Durchgreifspannung zwischen den n-Diffusionsbereichen 12a und 12b nötigerweise höher als die Ausgabespannung gemacht. Da allgemein die Ausgabespannung durch eine Steuerschaltung oder ähnliches mit einer niedrigen Durchbruchsspannung einschließlich des Resurf-Isolationsinselbereiches erfaßt wird, ist die Ausgangsspannung so ausgelegt, daß sie gleich oder kleiner als die Versorgungsspannung der Steuerschaltung ist.
  • Aus dem obigen folgt, daß der offenliegende Oberflächenbereich 1a des p&supmin;-Substrates 1 so ausgelegt werden sollte, daß er eine Konzentration und einen Abstand aufweist, der verarmt ist, ohne daß die Resurf-Durchbruchsspannung abgesenkt wird, und der die Durchgreifspannung zwischen den n-Diffusionsbereichen 12a und 12a nicht niedriger als die Versorgungsspannung für die Steuerschaltung macht.
  • Dieses wird analytisch erörtert. Fig. 4 zeigt schematisch einen Eckenbereich zwischen den n-Diffusionsbereichen 12a und 12b in vereinfachter Weise zur Analyse. Wie in Fig. 4 gezeigt ist, wird angenommen, daß ein Mustereckenradius des n-Diffusionsbereiches 12a gleich R ist, und die Diffusionstiefe und die laterale Diffusionslänge der n-Diffusionsbereiche 12a und 12b gleich r ist.
  • Eine notwendige Bedingung, die nicht die Resurf-Durchbruchsspannung beeinflußt, ist die, daß das pn-Übergangsfeld nicht das kritische Feld erreicht, wenn die Verarmungsschichten, die sich von den n-Diffusionsbereichen 12a und 12b an jedem Ende erstrecken, sich in der Mitte berühren. Dieses Bedingung über das pn-Übergangsfeld an dem Eckenbereich wird in der Form der Gleichung (1) unten ausgedrückt. Während jedoch die tatsächliche Erstreckung der Verarmungsschichten von den n-Diffusionsbereichen 12a und 12b sich für die Innenseite 12a und die Außenseite 12b der Ecke unterscheiden, wird angenommen, daß sie im wesentlichen gleich sind.
  • Ecr > E1 = L·q·Np/(ε·ε') · ((L·L/3 + r·L + π·R·L/4)/((π·R/2 + r)·r) + 1) (1)
  • worin
  • Ecr: kritisches Feld (2,5·10&sup5; V/cm)
  • E1: Pn-Übergangsfeld, wenn die Verarmungsschichten sich an der Mitte berühren
  • q: Ladungsbetrag des Elektrons
  • Np: Dotierstoffkonzentration nahe der Oberfläche des p&supmin;-Substrates 1
  • ε: Vakuumdielektrizitätskonstante
  • ε': Spezifische Dielektrizitätskonstante von Silizium.
  • Wenn R > > r ist, wird es durch die folgende Gleichung approximiert:
  • Ecr > E1 = L·q·Np/(ε·ε')·(L/(2·r) + 1) (2)
  • Daher werden der Mustereckenradius (R), die Diffusionstiefe der N-Diffusionsbereiche 12a und 12b (r) und die Dotierstoffkonzentration nahe der Oberfläche des p&supmin;-Substrates 1 (Np) so eingestellt, daß die Gleichungen in (1) und (2) erfüllt werden.
  • Als nächstes, wenn die Struktur von Fig. 4 verwendet wird, ist die Durchbruchsspannung im allgemeinen im Vergleich mit der eindimensionalen Durchbruchsspannung zwischen dem p&supmin;-Substrat 1 und den n-Diffusionsbereichen 12a und 12b verringert. Dieses ist so, da die elektrischen Kraftlinien pro Einheitsfläche an der pn-Übergangsecke auf dem Umfangsbereich der n-Diffusionsbereiche 12a und 12b größer wird als jene auf dem flachen Gebiet des pn-Überganges, so daß das elektrische Feld an der pn- Übergangsecke ansteigt. Wenn der Mustereckenradius R des n- Diffusionsbereiche 12a ausreichend größer als die Diffusionstiefe und laterale Diffusionslänge r des n-Diffusionsbereiches 12 ist, wird das elektrische Feld an der pn-Übergangsecke im wesentlichen als proportional betrachtet zu:
  • (Fläche des pn-Überganges, wenn von der Oberfläche gesehen)/(tatsächliche Fläche des pn-Überganges).
  • Hier ist die tatsächliche Fläche des pn-Übergänges gleich der Summe der Übergangsflächen der pn-Übergänge der n-Diffusionsbereiche 12a und 12b, während die Fläche des pn-Überganges, wenn von der Oberfläche gesehen wird, gleich der Summe der Flächen der pn-Übergänge an den Ecken der n-Diffusionsbereiche 12a und 12b ist, die auf eine flache Ebene projiziert sind und die Fläche auf der Oberfläche des p&supmin;-Substrates 1a (Breite von 2L) dazwischen.
  • Daher ist es ausreichend, diesen Wert so auszulegen, daß er gleich oder kleiner als 1 ist, das heißt das elektrische Feld an der pn-Übergangsecke sollte gleich oder kleiner als das auf dem flachen Gebiet des pn-Überganges sein. Dieser Zustand wird durch die Gleichung (3) ausgedrückt
  • 1 ≥ ((r + L)·(r + L) + 2R·(r + L))/(2·r·π·R/2 + r)) (3)
  • Wenn R > > r, dann
  • 1 ≥ 2·(r + L)/(π·r) (4)
  • somit
  • 2L ≥ (π - 2)·r (5)
  • Es wurde gefunden, daß die Breite des p&supmin;-Substrates 1 auf der Oberfläche (Breite des schlitzförmigen p&supmin;-Substrates 1a (2L)) gleich oder kleiner als ungefähr (π - 2) mal der Diffusionstiefe (r) der n-Diffusionsbereiche 12a und 12b sein sollte.
  • Das Resultat dieser Analyse, daß durch eine zweidimensionale Simulation für R > > r bestätigt wurde, ist in Fig. 5 gezeigt. Wie aus der Figur zu sehen ist, wenn die Breite 2L auf der Oberfläche des p&supmin;-Substrates 1 größer als ungefähr (π - 2) mal der Diffusionstiefe (r) des n-Diffusionsbereiches 12 ist, wird die Durchbruchsspannung an der Ecke des pn-Überganges weniger als 80% der eindimensionalen Durchbruchsspannung. Zusätzlich wird gefunden, daß, wenn L ausreichend große ist (2L = ∞), die Durchbruchsspannung auf 43% der eindimensionalen Durchbruchsspannung verringert wird.
  • Dann sollte aus der obigen Erörterung die Durchgreifspannung V zwischen den n-Diffusionsbereichen 12a und 12b, wenn sich die Verarmungsschicht um 2L erstreckt, höher als die Versorgungsspannung Vc der Steuerschaltung in dem Resurf-Isolationsinselbereich sein. Wenn dieses durch den eindimensionalen Stufenübergang angenähert wird, wird das durch die folgende Gleichung ausgedrückt.
  • Vc < V = 2L·L·q·Np/(&epsi;·&epsi;')(1 + Np/Nn) (6)
  • worin:
  • q: Betrag der Elektronenladung
  • Nn: Dotierstoffkonzentration in den n-Diffusionsbereichen 12a und 12b nahe des pn-Überganges
  • Np: Dotierstoffkonzentration nahe der Oberfläche des p&supmin;-Substrates 1
  • &epsi;: Vakuumdielektrizitätskonstante
  • &epsi;': Spezifische Dielektrizitätskonstante von Silizium.
  • Daher werden die Breite des p&supmin;-Substrates 1a (2L), die Dotierstoffkonzentration nahe der Oberfläche des p&supmin;-Substrates 1a (Np) und die Dotierstoffkonzentration in den n-Diffusionsbereichen 12a und 12b nahe des pn-Überganges (Nn) so eingestellt, daß die Gleichung (6) erfüllt wird.
  • Fig. 5 zeigt auch das Resultat einer Simulation über die Durchgreifspannung. Wenn die Breite der Oberfläche des p&supmin;-Substrates 1 (2L) gleich (&pi; - 2) mal der Diffusionstiefe (r) der n-Diffusionsbereiche 12a und 12b ist, steigt die Durchgreifspannung auf 50 V, was ein Wert ausreichend höher als die Versorgungsspannung einer typischen Steuerschaltung ist. Daher wurde es auch von diesem Wert gefunden, daß die Breite 2L des p&supmin;-Substrates 1a an dem Schlitz so ausgelegt werden sollte, daß sie gleich oder kleiner als (&pi; - 2) mal der Diffusionstiefe (r) des n-Diffusionsbereiches 12 ist, das heißt gleich oder kleiner als 1,14 mal der Tiefe des n-Diffusionsbereiches.
  • Mit der Struktur der Halbleitervorrichtung gemäß dieser Ausführungsform kann eine Pegelverschiebung erzielt werden durch Bilden des n&supmin;-Diffusionsbereiches 2a als ein Pegelverschiebungselement nur auf einer Seite der Resurf-Isolationsinsel 12b. Folglich kann die Fläche der Vorrichtung deutlich verringert werden. Da es weiter keine Notwendigkeit zum Ändern des Prozesses gibt, gibt es keine Erhöhung der Prozeßkosten.
    • Zweite Ausführungsform
  • Figur ist eine Draufsicht, die die Anordnung von Halbleiterbereichen für die Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Die Querschnittsstruktur, die entlang der Linie A-A in Fig. 6 genommen ist, ist ähnlich zu der in Fig. 2, und daher werden diese Figur und die Beschreibung weggelassen. Bei der Halbleitervorrichtung der zweiten Ausführungsform sind, wie durch die Draufsicht von Fig. 6 gezeigt ist, zwei n&supmin;-Diffusionsbereiche 2a (erste Bereiche) auf einem p&supmin;-Siliziumsubstrat 1 (Halbleitersubstrat) gebildet, die durch einen vorbestimmten Abstand getrennt sind, und zwei n-Diffusionsbereiche 12a (zweite Bereiche) sind entsprechend in Kontakt mit jedem der n&supmin;-Diffusionsbereiche 2a und einander gegenüberliegend mit einem vorbestimmten Abstand gebildet. Zusätzlich ist ein n-Diffusionsbereich (dritter Bereich) 12b mit einem vorbestimmten Abstand zu den zwei n- Diffusionsbereichen (zweite Bereiche 12a) gebildet. Dann ist ein n&supmin;-Diffusionsbereich (vierter Bereich) 2b auf dem Umfang des n-Diffusionsbereiches 12b und gegenüber den n&supmin;-Diffusionsbereichen 2a (erste Bereiche) mit einem vorbestimmten Abstand gebildet. In der Figur entsprechen die Bezugszeichen den gleichen Bezugszeichen, die in Fig. 1 und 2 dargestellt sind.
  • Bei der Struktur der zweiten Ausführungsform sind, wie oben angegeben ist, eine Mehrzahl von kleinen Bereichen 12a von der n-Resurf-Isolationsinsel 12b getrennt und mit einem Abstand vorgesehen und voneinander mit einem Abstand getrennt. Dann ist der Bereich, der die entsprechenden zwei n-Diffusionsbereiche (zweiter Bereich) 12a und den n-Diffusionsbereich (dritter Bereich) 12b enthält, von einem Bereich umgeben, der n-Diffusionsbereich 2a (erster Bereich) und den n&supmin;-Diffusionsbereich 2b (fünfter Bereich) enthält.
  • Wie beschrieben wurde, enthält die zweite Ausführungsform zwei und im allgemeinen eine Mehrzahl von n-Kanal-Resurf-MOSFETs. Mit solch einer Anordnung kann eine Mehrzahl von Pegelverschiebungselementen mit einem Resurf-Isolationsinselbereich verbunden werden. Mit der Ausnahme solch eines Punktes sind die Funktionen und die Wirkungen der isolierenden Hochspannung in dieser Halbleitervorrichtung die gleichen wie jene der ersten Ausführungsform, die in Fig. 1 und 2 gezeigt ist. Daher wird eine detaillierte Beschreibung hier weggelassen. Bei der Struktur dieser zweiten Ausführungsform wird, da die Resurf-MOSFETs nur auf einer Seite der Resurf-Isolationsinsel vorgesehen werden müssen, eine Zunahme der Vorrichtungsfläche unterdrückt.
    • Dritte Ausführungsform
  • Fig. 7 ist eine Draufsicht, die die Anordnung von Halbleiterbereichen für die Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt. Die Querschnittsstruktur, die entlang der Linie A-A in Fig. 7 genommen ist, ist ähnlich zu der in Fig. 2, und daher werden ihre Figur und Beschreibung weggelassen. Bei der Halbleitervorrichtung der dritten Ausführungsform sind, wie durch die Draufsicht von Fig. 7 gezeigt ist, zwei n-Diffusionsbereiche 12a (erste Bereiche), die durch einen vorbestimmten Abstand getrennt sind, auf einem p&supmin;-Substrat 1 (Halbleitersubstrat) gebildet, und zwei n-Diffusionsbereiche 12a (zweite Bereiche) sind in Kontakt mit ihnen entsprechend gebildet und einander gegenüber mit einem vorbestimmten Abstand. Ein n-Diffusionsbereich (dritter Bereich) 12b ist mit einem vorbestimmten Anstand zu den zwei n-Diffusionsbereichen (zweite Bereiche) 12a gebildet, von dem sich ein Abschnitt zwischen den zwei 2n-Diffusionsbereichen (zweite Bereiche) 12a erstreckt. Dann ist ein n&supmin;-Diffusionsbereich (fünfter Bereich) 2b auf dem Umfang des n-Diffusionsbereiches 12b gebildet und er liegt den n&supmin;-Diffusionsbereichen 2a (erster Bereich) mit einem vorbestimmten Abstand gegenüber. Zusätzlich ist der getrennte Abschnitt des n&supmin;-Diffusionsbereiches (fünfter Bereich) 2b zwischen zwei n&supmin;-Diffusionsbereichen 2a (erste Bereiche) mit einem vorbestimmten Abstand zwischen ihnen vorgesehen, wobei er sich von dem n-Diffusionsbereich (dritter Bereich) 12b zwischen zwei n-Diffusionsbereichen (zweite Bereiche) 12a fortsetzt.
  • Die Halbleitervorrichtung der dritten Ausführungsform kann als eine Mehrzahl von n-Kanal-Resurf-MOSFETs angesehen werden, wie bei der Vorrichtung der ersten Ausführungsform gezeigt ist, die in Fig. 1 und 2 gezeigt ist, und sie sind an unterschiedlichen Orten der einen Resurf-Isolationsinsel gebildet.
  • Somit enthält die dritte Ausführungsform eine Mehrzahl von n- Kanal-Resurf-MOSFETs. Ein Unterschied zu der zweiten Ausführungsform liegt darin, daß der n-Diffusionsbereich 2b in Kontakt mit dem n-Diffusionsbereich 12b der Resurf-Isolationsinsel zwischen zwei n-Kanal-Resurf-MOSFETs gebildet ist. Mit solch einer Anordnung kann eine Mehrzahl von Pegelverschiebungselementen mit einem Resurf-Isolationsinselbereich verbunden werden. Da zusätzlich die Resurf-MOSFETs nur auf einer Seite der Resurf-Isolationsinsel vorgesehen sind, kann eine Zunahme der Vorrichtungsfläche unterdrückt werden. Weiter ist es möglich, parasitäre Tätigkeiten zu unterdrücken, die durch ein parasitäres Element L-np (laterale Transistorstruktur) zwischen zwei n- Kanal-Resurf-MOSFETs verursacht werden.
  • Während das Beispiel von Fig. 7 zwei Sätze von Pegelverschiebungsfunktionen durch die n-Kanal-Resurf-MOSFETs aufweist, können sie geeignet in einer Vielzahl von Sätzen vorgesehen werden, wie es benötigt wird.
    • Vierte Ausführungsform
  • Fig. 8 ist eine Draufsicht, die die Anordnung von Halbleiterbereichen für die Halbleitervorrichtung mit einer Pegelverschiebungsstruktur gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt. Die Querschnittsstruktur an der Linie A-A in Fig. 8 ist ähnlich zu der in Fig. 1, daher wird ihre Figur und Beschreibung weggelassen.
  • Bei der Halbleitervorrichtung der vierten Ausführungsform ist, wie in der Draufsicht von Fig. 8 gezeigt ist, ein n&supmin;-Diffusionsbereiche 2a (erster Bereich) ringförmig auf einem p&supmin;-Substrat 1 (Halbleitersubstrat) gebildet, und ein n-Diffusionsbereich (zweiter Bereich) 12a ist ringförmig in Kontakt mit dem inneren Umfang des n&supmin;-Diffusionsbereiches 2a gebildet. Zusätzlich ist auf der Innenseite des n-Diffusionsbereiches 12a ein inselförmiger n-Diffusionsbereich 12b gebildet, wobei p&supmin;-Substrat 1a einer vorbestimmten Breite dazwischen belassen ist.
  • Somit unterscheidet sich die Vorrichtung der vierten Ausführungsform von der ersten Ausführungsform darin, daß der Abstand zwischen den n-Diffusionsbereichen 12a und 12b ringförmig gebildet ist und daß der n-Diffusionsbereich 12a nicht unterteilt ist. Mit der Ausnahme solch eines Punktes sind die Funktionen der Vorrichtung der vierten Ausführungsform die gleichen wie jene, die in Fig. 1 gezeigt sind. Daher wird die detaillierte Beschreibung hier weggelassen. Obwohl die Struktur der in Fig. 1 und 2 gezeigten ersten Ausführungsform eine Möglichkeit des Verringerns der Durchbruchsspannung wegen der Isolation des n&supmin;-Diffusionsbereiches 2a aufweist, weist die Struktur dieser Ausführungsform keine Möglichkeit aufgrund der Unterteilung des n&supmin;-Diffusionsbereiches 2a auf.
    • Fünfte Ausführungsform
  • Fig. 9 ist eine Ansicht, die die Querschnittsstruktur einer Halbleiterbereichen mit einer Pegelverschiebungsstruktur gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt. Die Struktur der Halbleiterbereiche der Halbleitervorrichtung in der Draufsicht gemäß der fünften Ausführungsform ist die gleiche wie von Fig. 1, daher wird ihre Figur und Beschreibung weggelassen. Fig. 9 zeigt eine Querschnittsansicht, die entlang der Linie A-A in Fig. 1 genommen ist. Die Halbleitervorrichtung der fünften Ausführungsform weist, wie durch die Schnittstruktur von Fig. 9 gezeigt ist, ein p&supmin;- Siliziumsubstrat 1 (Halbleitersubstrat), einen n&supmin;-Diffusionsbereich 2a (erster Bereich), einen n-Diffusionsbereich 5, einen p-Diffusionsbereich 6 (vierter Bereich), einen Oxidfilm 7 (Isolierschicht), eine Aluminiumleitung 8 (Leitungspfad), ein Polysiliziumgate 9, eine Aluminiumelektrode 10, die in Kontakt mit dem n-Diffusionsbereich 5 und dem p-Diffusionsbereich 6 gebildet ist und ein gleiches Potential wie ein Inselpotential aufweist, einen n-Diffusionsbereich 12a (zweiter Bereich) und einen n-Diffusionsbereich 12b (dritter Bereich) auf. Zusätzlich, obwohl der n&supmin;-Diffusionsbereich 2b (fünfter Bereich) von Figur nicht in Fig. 9 gezeigt ist, ist er auf dem Umfang des n-Diffusionsbereiches 12b auf die gleiche Weise wie der n&supmin;-Diffusionsbereich 2a gebildet. Da diese Elemente die gleichen sind wie jene in Fig. 1, wird eine Beschreibung der Elemente weggelassen.
  • Weiterhin ist bei der fünften Ausführungsform zusätzlich zu der Struktur der ersten Ausführungsform ein Polysilizium 13 (auf dem gleichen Potential wie der n-Diffusionsbereich 12a des n- Kanal-Resurf-MOSFET) in dem Oxidfilm 7 so vorgesehen, daß der Bereich 1a abgedeckt ist, der auf der Oberfläche des p&supmin;-Substrates 1 offen liegt, wodurch der darunter liegende Oxidfilm (genannt ein Oxidfilm 7a (Isolationsfilm)) dazwischen gehalten wird. Das Polysilizium 13 wird auf dem gleichen Potential wie der n-Diffusionsbereich 12a des n-Kanal-Resurf-MOSFET gehalten. Dann bedeckt das Polysilizium 13 die pn-Übergänge, die zwischen den n-Diffusionsbereichen 12a und 12b und dem p&supmin;-Substrat 1 gebildet sind und erstreckt sich über die n-Diffusionsbereich 12a und 12b. Mit dieser Ausgestaltung kann bei der Pegelverschiebungstätigkeit der Durchgriff zwischen den n-Diffusionsbereichen 12a und 12b, das heißt der Durchgriff zwischen dem n- Diffusionsbereich 12a des n-Kanal-MOS-Drain und des n-Diffusionsbereiches 12b der Resurf-Isolationsinsel durch einen Feldplatteneffekt der Polysiliziumschicht 13 verhindert werden, Wenn jedoch der Oxidfilm 7a unter dem Polysilizium 13 zu dünn ist, kann eine Feldkonzentration auf der Si-Oberfläche unter dem Polysilizium 13 so auftreten, daß die Durchbruchsspannung verringert werden kann. Daher sollte die folgende Bedingung erfüllt sein. Zuerst zeigt Fig. 10 auf einem größeren Maßstab eine Struktur, bei der das Polysilizium 13 den n-Diffusionsbereich 12b auf der Resurf-Isolationsinsel gegenüberliegt, wobei der Oxidfilm 7a dazwischen ist. Die Feldverteilung ist ebenfalls gezeigt. Es sei angenommen, daß die Dicke des Oxidfilmes 7a unter dem Polysilizium 13 gleich t ist, während die Dicke der Verarmungsschicht, die sich in den n-Diffusionsbereich 12b erstreckt, gleich d ist. Die Durchbruchsspannung durch den Siliziumoxidfilm 7a und den n-Diffusionsbereich 12b muß höher sein als die Versorgungsspannung Vc der Steuerschaltung. Somit wird die folgende Gleichung (7) erhalten.
  • Vc < q·Nn·d/(&epsi;·&epsi;')·(&epsi;'·t/&epsi; ox) + d/2) (7)
  • Da zusätzlich das elektrische Feld an der Schnittstelle des Siliziumoxidfilmes 7a die kritische Spannung Ecr' oder niedriger sein muß, wird die folgende Gleichung (8) erhalten.
  • Ecr' > q·Nn·d/(&epsi;·&epsi;') (8)
  • In dieser Gleichung sind
  • Ecr': Kritisches Feld an der Schnittstelle von Silizium und Siliziumoxidfilm (ungefähr 5·10&sup5; V/cm)
  • q: Betrag der Elektronenladung
  • Nn: Dotierstoffkonzentration in den n-Diffusionsbereich 12b
  • &epsi;: Vakuumdielektrizitätskonstante
  • &epsi;': Spezifische Elektrizitätskonstante von Silizium
  • &epsi; ox: Spezifische Dielektrizitätskonstante des Oxidfilmes
  • d: Breite der Verarmungsschicht gerade unter dem Ende des Polysiliziums 13
  • t: Dicke des Oxidfilmes gerade unter dem Ende des Polysiliziums 13.
  • In den meisten Fällen erstreckt sich die Feldplatte 13 zu einem Bereich, in dem die Dotierstoffkonzentration in dem n- Diffusionsbereich 12b (Nn) hoch ist, als Resultat kann erwartet werden, daß die Verarmungsschicht d ziemlich klein wird. Somit ist es allgemein wünschenswert, daß der Wert des ersten Ausdruckes auf der rechten Seite der Gleichung (7) größer als die Steuerspannung Vc ist. Das heißt
  • Vc < q·Nn·d/(&epsi;·&epsi;')·(&epsi;'·t/&epsi; ox)
  • Somit:
  • Vc < q·Nn·d·t/&epsi;·&epsi; ox) (9)
  • Die Dicke des Oxidfilmes gerade unter dem Ende des Polysiliziums 13 (t) und die Dotierstoffkonzentration in dem n- Diffusionsbereich 12b (Nn) werden so eingestellt, daß sie die Gleichungen (7)-(9) erfüllen.
  • Zusätzlich zeigt Fig. 11(a) einen Zustand von elektrischen Kraftlinien in einem Fall, in dem das Polysilizium 13 zum bedecken des p&supmin;-Substrates 1a gebildet ist, wie in Fig. 9 gezeigt ist, im Vergleich mit Fig. 11(b), in dem kein Polysilizium 13 gebildet ist. Wie in Fig. 11(a) gezeigt ist, Teile der elektrischen Kraftlinienenden enden auf dem Polysilizium 13, da das Polysilizium 13 über dem Oberflächenbereich des p&supmin;- Substrates 1a ist, so daß das elektrische Feld an der pn- Übergangsecke entspannt wird. Dieses verhindert weiter, daß die Durchbruchsspannung zwischen dem p&supmin;-Substrat 1 und dem n- Diffusionsbereich 12a und 12b weiter verringert wird.
  • Fig. 5 zeigt auch das Resultat der Simulation der Durchbruchsspannung, wenn die Feldplatte 13 vorhanden ist. Sie beträgt 85% der eindimensionalen Durchbruchsspannung, und die Durchbruchsspannung ist um 6% über den Fall verbessert, in dem es keine Feldplatte gibt. Mit dieser Anordnung ist es möglich, weiter die Durchbruchsspannung und die Durchgreifspannung zu verbessern zusätzlich zu den Vorteilen der ersten Ausführungsform.
  • Weiter ist die Vorrichtung von Fig. 9 ein Beispiel, in dem eine Feldplatte 13 zu der Vorrichtung der in Fig. 1 und 2 gezeigten ersten Ausführungsform hinzugefügt ist. Die Feldplatte ist auch auf die Vorrichtungen der zweiten bis vierten Ausführungsformen anwendbar, die in Fig. 6 bis 8 gezeigt sind.
  • Die obige Analyse ist auf das Polysilizium 13 gerichtet, das in dem Oxidfilm 7 vorgesehen ist, wobei der Oxidfilm 7a und der n-Diffusionsbereich 12b darunter sind. Die gleiche Analyse wird auf die Durchbruchsspannung der Aluminiumleitung 8, des Oxidfilmes 7 und des n-Diffusionsbereiches 12b in den Vorrichtungen der ersten bis vierten Ausführungsformen angewendet, die in Fig. 1 bis 8 gezeigt sind. Das heißt in diesen Fällen sind die Dicke des Oxidfilmes (t) gerade unter der Aluminiumleitung 8 und die Dotierstoffkonzentration des n-Diffusionsbereiches 12b (Nn) so eingestellt, daß sie die Bedingungen der Gleichungen (7) bis (9) erfüllen.
  • Wie oben beschrieben wurde, kann die vorliegende Erfindung eine Halbleitervorrichtung mit einem Hochspannungsisolationsbereich zwischen einem Bereich niedriger Durchbruchsspannung und einem Bereich hoher Durchbruchsspannung vorsehen, und sie weist eine Pegelverschiebungsfunktion des Bereiches hoher Durchbruchsspannung auf. Die Hochspannungshalbleitervorrichtung gemäß der vorliegenden Erfindung kann innerhalb einer kleinen Fläche und ohne Erhöhung der Prozeßkosten erhalten werden.

Claims (10)

1. Hochspannungshalbleitervorrichtung mit einer Isolation hoher Durchbruchsspannung, mit:
einem Halbleitersubstrat (1) eines ersten Leitungstypes;
einem MOS-Feldeffekttransistor mit einer Gateelektrode (9) und zwei Source/Drainbereichen (5, 2a, 12a),
wobei einer der Source/Drainbereiche aufweist
einen ersten Bereich (2a) mit einem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1) gebildet ist und eine relativ niedrige Dotierstoffkonzentration aufweist, und
einen zweiten Bereich (12a) mit dem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1) in Kontakt mit dem ersten Bereich (2a) gebildet ist und eine relativ hohe Dotierstoffkonzentration aufweist;
einem dritten Bereich (126) mit dem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1) mit einem ersten vorbestimmten Abstand zudem zweiten Bereich (12a) gebildet ist und eine relativ hohe Dotierstoffkonzentration aufweist, wobei der erste vorbestimmte Abstand durch einen Abschnitt (1a) des Halbleitersubstrates (1) vorgesehen wird und eine relativ niedrige Dotierstoffkonzentration aufweist, der erste Abstand zum Sichern der hohen Durchbruchsspannung vorbestimmt ist;
einem vierten Bereich (6) mit dem ersten Leitungstyp, der in dem dritten Bereich (12b) gebildet ist;
einem fünften Bereich (2b) mit dem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1) in Kontakt mit dem dritten Bereich (12b) und mit einem zweiten vorbestimmten Abstand zu dem ersten Bereich (2a) gebildet ist und eine relativ niedrige Dotierstoffkonzentraition aufweist, wobei der zweite vorbestimmte Abstand durch einen Abschnitt (1a) des Halbleitersubstrates (1) vorgesehen wird; und mindestens einer leitenden Schicht (8),
die über der Primäroberfläche des Halbleitersubstrates (1) mit einer Isolierschicht (7) dazwischen gebildet ist undelektrisch mit dem zweiten Bereich (12a) und dem vierten Bereich (6) verbunden ist,
wodurch ein an die Gateelektrode (9) als eine Potentialdifferenz relativ zu einem ersten Potential angelegtes Logiksignal ausgegeben wird als ein pegelverschobenes Logiksignal zwischen dem vierten Bereich (6) und dem dritten Bereich (12a) als eine Potentialdifferenz relativ zu einem zweiten Potential höher als das erste Potential.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Mehrzahl der MOS-Feldeffekttransistoren gebildet ist, wobei jeder einen ersten Bereich (2a) mit dem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1), gebildet ist, und einen zweiten Bereich (12a) mit dem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1) in Kontakt mit einem entsprechenden der Mehrzahl von ersten Bereichen (2a) gebildet ist, aufweist;
daß der dritte Bereich (12b) auf der Primäroberfläche des Halbleitersubstrates mit einem vorbestimmten Abstand zu der Mehrzahl von entsprechenden zweiten Bereichen (12a) gebildet ist;
daß der fünfte Bereich (2b) auf der Primäroberfläche des Halbleitersubstrates (1) in Kontakt mit dem dritten Bereichen (12b) gebildet ist und mit einem vorbestimmten Abstand zu der Mehrzahl von entsprechenden ersten Bereichen (2a) gebildet ist; und
daß eine Mehrzahl der leitenden Schichten (8) über der Primäroberfläche des Halbleitersubstrates (1) durch die Isolationsschicht (7) gebildet ist, wobei jede einen entsprechenden der Mehrzahl von zweiten Bereichen (12a) und den vierten Bereichen (6) verbindet.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß der dritte Bereich (12b) einen Bereich aufweist, der zwischen zwei benachbarten der Mehrzahl von zweiten Bereichen (12a) gehalten ist und mit einem vorbestimmten Abstand zu den entsprechenden zweiten Bereichen (12a) gebildet ist; und
daß der fünfte Bereich (2b) einen Bereich aufweist, der zwischen zwei benachbarten der Mehrzahl von ersten Bereichen (2a) und in Kontakt mit dem Bereich des dritten Bereiches (12b) vorgesehen ist, wobei der Bereich mit einem vorbestimmten Abstand zu der Mehrzahl von ersten Bereichen (2a) gebildet ist.
4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß die Mehrzahl von ersten Bereich (2a) mit einem vorbestimmten Abstand zueinander gebildet ist;
und daß die Mehrzahl von zweiten Bereichen mit einem vorbestimmten Abstand zueinander gebildet ist.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß der äußere Umfang eines Bereiches, der den zweiten und den dritten Bereich (12a, 12b) enthält, von einem Bereich umgeben ist, der den ersten und den fünften Bereich (2a, 2b) enthält.
6. Hochspannungshalbleitervorrichtung mit einer Isolation hoher Durchbruchsspannung, mit:
einem Halbleitersubstrat (1) eines ersten Leitungstypes;
einem MOS-Feldeffektransistor mit einer Gateelektrode (9) und zwei Source/Drainbereichen (5, 2a, 12a), wobei einer der Source/Drainbereiche aufweist
einen ersten ringförmigen Bereich (2a) mit einem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1) gebildet ist und eine relativ niedrige Dotierungskonzentration aufweist, und
einen ringförmigen zweiten Bereich (12a) mit dem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1) in Kontakt mit der Innenseite des ersten Bereiches (2a) gebildet ist und eine relativ hohe Dotierstoffkonzentration aufweist;
einem dritten Bereich (12b) mit dem zweiten Leitungstyp, der auf der Primäroberfläche des Halbleitersubstrates (1) mit einem vorbestimmten Abstand zu der Innenseite des zweiten Bereiches (12a) gebildet ist und eine relativ hohe Dotierstoffkonzentration aufweist, wobei der vorbestimmte Abstand durch einen Abschnitt (1a) des Halbleitersubstrates (1) vorgesehen ist und eine relativ niedrige Dotierstoffkonzentration aufweist; wobei der Abstand zum Sichern der hohen Durchbruchsspannung vorbestimmt ist;
einem vierten Bereich (6) mit dem ersten Leitungstyp, der in dem dritten Bereich (12b) gebildet ist;
und mindestens einer leitenden Schicht (8), die über der Primäroberfläche des Halbleitersubstrates (1) mit einer Isolationsschicht (7) dazwischen gebildet ist und elektrisch den zweiten Bereich (12a) und den vierten Bereich (6) verbindet,
wodurch ein an die Gateelektrode (9) als eine Potentialdifferenz relativ zu einem ersten Potential angelegtes Logiksignal als ein pegelverschobenes Logiksignal ausgegeben wird zwischen dem vierten Bereich (6) und dem dritten Bereich (12b) als eine Potentialdifferenz relativ zu einem zweiten Potential höher als das erste Potential.
7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Breite der Primäroberfläche des Halbleitersubstrates (1) zwischen dem zweiten und dem dritten Bereichen (12a), (12b) gleich oder kleiner als 1, 14 mal Diffusionstiefe des zweiten Bereiches (12a) gebildet ist.
8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß eine Feldplatte (13) in der Isolierschicht (7) zwischen der Primäroberfläche des Halbleitersubstrates und der leitenden Schicht (8) vorgesehen ist, wobei sich die Feldplatte (13) über den zweiten und den dritten Bereichen (12a), (12b) erstreckt.
9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Dicke des Isolationsfilmes (7a) zwischen der Feldplatte (13) und dem dritten Bereich (12b) und die Dotierstoffkonzentration des dritten Bereiches (12b) so eingestellt sind, daß die Durchbruchsspannung zwischen der Isolationsschicht (7a) und dem dritten Bereich (12b) größer als die Versorgungsspannung einer auf dem dritten Bereich (12b) gebildeten Steuerschaltung ist.
10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Isolationsschicht (7) und die Dotierstoffkonzentration des dritten Bereiches (12b) so eingestellt sind, daß die Durchbruchsspannung zwischen der Isolationsschicht (7) und dem dritten Bereich (12b) größer als die Versorgungsspannung einer auf dem dritten Bereich (12b) gebildeten Steuerschaltung ist.
DE69620149T 1996-04-15 1996-12-13 Halbleiteranordnung Expired - Lifetime DE69620149T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09224096A JP3917211B2 (ja) 1996-04-15 1996-04-15 半導体装置

Publications (2)

Publication Number Publication Date
DE69620149D1 DE69620149D1 (de) 2002-05-02
DE69620149T2 true DE69620149T2 (de) 2002-10-02

Family

ID=14048919

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69620149T Expired - Lifetime DE69620149T2 (de) 1996-04-15 1996-12-13 Halbleiteranordnung

Country Status (5)

Country Link
US (1) US5894156A (de)
EP (1) EP0802568B1 (de)
JP (1) JP3917211B2 (de)
KR (1) KR100210213B1 (de)
DE (1) DE69620149T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552166B2 (en) 2020-01-17 2023-01-10 Mitsubishi Electric Corporation Semiconductor device comprising resurf isolation structure surrounding an outer periphery of a high side circuit region and isolating the high side circuit region from a low side circuit region

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7370114B1 (en) * 1998-09-11 2008-05-06 Lv Partners, L.P. Software downloading using a television broadcast channel
KR100534601B1 (ko) * 1999-08-14 2005-12-07 한국전자통신연구원 제조 공정과 특성 제어가 용이한 전력 집적회로 구조
KR100357198B1 (ko) * 2000-12-29 2002-10-19 주식회사 하이닉스반도체 반도체 고전압 소자의 격리영역 및 그 형성방법
US6448625B1 (en) * 2001-03-16 2002-09-10 Semiconductor Components Industries Llc High voltage metal oxide device with enhanced well region
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4654574B2 (ja) * 2003-10-20 2011-03-23 トヨタ自動車株式会社 半導体装置
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
US20060220168A1 (en) * 2005-03-08 2006-10-05 Monolithic Power Systems, Inc. Shielding high voltage integrated circuits
JP4863665B2 (ja) * 2005-07-15 2012-01-25 三菱電機株式会社 半導体装置およびその製造方法
JP4832841B2 (ja) * 2005-09-22 2011-12-07 三菱電機株式会社 半導体装置
JP5092174B2 (ja) * 2007-04-12 2012-12-05 三菱電機株式会社 半導体装置
JP4797203B2 (ja) 2008-12-17 2011-10-19 三菱電機株式会社 半導体装置
JP5293831B2 (ja) * 2009-09-29 2013-09-18 富士電機株式会社 高耐圧半導体装置および駆動回路
US8546889B2 (en) 2010-06-04 2013-10-01 Fuji Electric Co., Ltd. Semiconductor device and driving circuit
US8618627B2 (en) * 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
JP5496826B2 (ja) * 2010-08-25 2014-05-21 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP5191514B2 (ja) * 2010-09-08 2013-05-08 三菱電機株式会社 半導体装置
WO2013039135A1 (ja) 2011-09-16 2013-03-21 富士電機株式会社 高耐圧半導体装置
EP2782130B1 (de) * 2011-11-14 2020-01-08 Fuji Electric Co., Ltd. Hochspannungsresistente halbleitervorrichtung
JP6132539B2 (ja) * 2012-12-13 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP6009341B2 (ja) * 2012-12-13 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5987991B2 (ja) 2013-09-02 2016-09-07 富士電機株式会社 半導体装置
CN105122452B (zh) 2013-10-07 2017-10-20 富士电机株式会社 半导体装置
JP6237901B2 (ja) 2014-07-02 2017-11-29 富士電機株式会社 半導体集積回路装置
JP2017045966A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6458878B2 (ja) 2015-11-19 2019-01-30 富士電機株式会社 半導体装置
JP6690336B2 (ja) 2016-03-18 2020-04-28 富士電機株式会社 半導体装置
DE112016007213B4 (de) 2016-09-13 2022-05-25 Mitsubishi Electric Corporation Halbleitervorrichtung
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
JP6414861B2 (ja) * 2017-09-12 2018-10-31 ルネサスエレクトロニクス株式会社 半導体装置
JP6996247B2 (ja) 2017-11-17 2022-01-17 富士電機株式会社 半導体集積回路装置
US11562995B2 (en) 2019-04-11 2023-01-24 Fuji Electric Co., Ltd. Semiconductor integrated circuit
JP7407590B2 (ja) 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路
JP2023108349A (ja) 2022-01-25 2023-08-04 サンケン電気株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
DE3029553A1 (de) * 1980-08-04 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung
US4868921A (en) * 1986-09-05 1989-09-19 General Electric Company High voltage integrated circuit devices electrically isolated from an integrated circuit substrate
JPS63164362A (ja) * 1986-12-26 1988-07-07 Toshiba Corp 半導体装置
FR2649828B1 (fr) * 1989-07-17 1991-10-31 Sgs Thomson Microelectronics Circuit integre vdmos/logique comprenant un transistor vertical deplete et une diode zener
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
US5446300A (en) * 1992-11-04 1995-08-29 North American Philips Corporation Semiconductor device configuration with multiple HV-LDMOS transistors and a floating well circuit
US5548147A (en) * 1994-04-08 1996-08-20 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552166B2 (en) 2020-01-17 2023-01-10 Mitsubishi Electric Corporation Semiconductor device comprising resurf isolation structure surrounding an outer periphery of a high side circuit region and isolating the high side circuit region from a low side circuit region

Also Published As

Publication number Publication date
KR970072395A (ko) 1997-11-07
EP0802568A1 (de) 1997-10-22
US5894156A (en) 1999-04-13
JP3917211B2 (ja) 2007-05-23
JPH09283716A (ja) 1997-10-31
DE69620149D1 (de) 2002-05-02
KR100210213B1 (ko) 1999-07-15
EP0802568B1 (de) 2002-03-27

Similar Documents

Publication Publication Date Title
DE69620149T2 (de) Halbleiteranordnung
DE69118242T2 (de) Halbleiteranordnung mit einem Hochspannungs-MOS-Transistor mit einem abgeschirmten Überkreuzungspfad für einen Hochspannungsverbindungsbus
DE102004063523B4 (de) Halbleitervorrichtung
DE102009037487B4 (de) Halbleitervorrichtung
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE60034483T2 (de) L- und U-Gate-Bauelemente für SOI/SOS-Anwendungen
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE3881304T2 (de) MOS-Transistor.
DE69330455T2 (de) Überspannungsschutzstruktur für vertikale Halbleiterkomponenten
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE2853736A1 (de) Feldeffektanordnung
DE2903534A1 (de) Feldeffekttransistor
DE69033619T2 (de) Verfahren zur Verwendung einer Halbleiteranordnung mit einem Substrat, das eine dielektrisch isolierte Halbleiterinsel aufweist
DE69215858T2 (de) Junction-isoliertes, hochspannungsintegriertes MOS-Bauelement
DE69215935T2 (de) Laterale Feldeffekthalbleiteranordnung mit isolierter Gateelektrode
DE3686180T2 (de) Vertikaler mos-transistor mit peripherer schaltung.
DE2059072A1 (de) Halbleiter-Einrichtung
DE3940388A1 (de) Vertikal-feldeffekttransistor
DE102019004599B4 (de) Vertikale Hallsensorstruktur, Betrieb derselben und vertikaler Hallsensor
EP1284019A2 (de) Halbleiter-leistungsbauelement
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)