DE69332482T2

DE69332482T2 - Verfahren zur herstellung eines elektronischen schaltungsmoduls mit hoher integrationsdichte

Info

Publication number: DE69332482T2
Application number: DE69332482T
Authority: DE
Inventors: Ngwe Cheong; Brenda Dingle; Jeffrey Jacobsen; B Spitzer; Duy-Phach Vu
Original assignee: Kopin Corp
Current assignee: Kopin Corp
Priority date: 1992-02-13
Filing date: 1993-02-12
Publication date: 2003-10-02
Anticipated expiration: 2013-02-13
Also published as: EP0626099A1; DE69332482D1; EP0626099B1; ATE227887T1; CA2129123A1; WO1993016491A1; JPH07504782A; EP1237191A2; US5702963A; US6424020B1; US5376561A

Description

Allgemeiner Stand der Technik

Die Entwicklung von neuen tragbaren elektronischen Produkten, wie dem Laptop, ist gegenwärtig von großem weltweitem Interesse. Eine Miniaturisierung der verschiedenen Teilsysteme (Speicher, Anzeigen, usw.) für solche Produkte erfordert, dass die notwendigen Schaltungen in ein möglichst kleines Volumen gepackt werden. Schaltungen in ein kleines Volumen zu packen, verringert auch die parasitäre Kapazität und verbessert die Zeit für die Signalausbreitung zwischen den Schaltungen. Eine Annäherung an dieses Erfordernis ist es, den Integrationsgrad zu erhöhen, um alle erforderlichen Funktionen aus einer Schaltung zu erhalten, die aus einem einzigen Wafer hergestellt ist. Leider sind Anstrengungen, Vollwaferschaltungen herzustellen, auf Grund der hohen Schaltungsgröße auf unannehmbare Ausbeuteverluste gestoßen. Auf dem speziellen Gebiet der Aktivmatrixanzeigen ergibt sich ein ähnliches Problem bei dem Versuch, die Anzeigengröße auf die Ebene von 256K Pixeln oder darüber zu übertragen.
Aktivmatrix(AM)-Anzeigen bestehen im Allgemeinen aus Flachbildschirmen, die aus Flüssigkristallen oder elektrolumineszenten Materialien bestehen, die von elektrischen Feldern "ein" und "aus" geschaltet werden, die von Pixelelektroden ausgehen, die von Dünnfilmtransistoren (TFTs) aufgeladen werden, die mit jedem Flüssigkristall oder jeder elektrolumineszenten Pixelfläche zusammen angeordnet sind. Es wird erwartet, dass AM-Anzeigen die Technologie der Kathodenstrahlröhren (CRT) verdrängen und ein besser definiertes Fernsehbild oder eine besser definierte Datenanzeige bereitstellen. Der Hauptvorteil des Aktivmatrixansatzes unter Verwendung von TFTs ist die Beseitigung von Kreuzkopplungen zwischen Pixeln und die ausgezeichnete Grauskala, die mit TFT-kompatiblen Flüssigkristallanzeigen (LCDs) erreicht werden kann.
Flachbildschirme, die LCDs einsetzen, beinhalten im Allgemeinen fünf verschiedene Schichten: eine Schicht mit weißer Lichtquelle, eine erste Polarisationsfilterschicht, die auf einer Seite einer Leiterplatte angebracht ist, auf der die TFTs so angeordnet sind, dass sie bilden, eine Filterplattenschicht, die wenigstens drei zu Pixeln angeordnete Primärfarben beinhaltet, und schließlich eine zweite Polarisationsfilterschicht. Ein Raum zwischen der Leiterplatte und der Filterplatte ist mit Flüssigkristallmaterial gefüllt. Dieses Material dreht die Polarisation von durch es hindurchgehendem Licht, wenn über es ein geeignetes elektrisches Feld angelegt wird. Wenn eine bestimmte Pixelelektrode der Anzeige durch einen zugehörigen TFT aufgeladen wird, dreht somit das Flüssigkristallmaterial polarisiertes Licht, das durch das Material gesendet wird, so dass es durch den zweiten Polarisationsfilter hindurchgeht und vom Betrachter gesehen wird.
Der ursprüngliche Ansatz zur TFT-Ausbildung über große Flächen, die für Flachbildschirme erforderlich ist, war mit der Verwendung von Filmen aus amorphem Silicium verbunden, die vorher für großflächige Photovoltaikanlagen entwickelt wurden. Obwohl sich der TFT-Ansatz als machbar erwies, beeinträchtigt die Verwendung von amorphem Silicium bestimmte Aspekte der Bildschirmleistung. Zum Beispiel besitzten TFTs aus amorphem Silicium auf Grund der amorphem Material innewohnenden geringen Elektronenbeweglichkeit nicht das Frequenzverhalten, das für großflächige Anzeigen benötigt wird. Somit begrenzt die Verwendung von amorphem Silicium die Anzeigengeschwindigkeit und ist auch für die schnelle Logikeinheit ungeeignet, die zum Steuern der Anzeige benötigt wird.
Auf Grund der Einschränkungen von amorphem Silicium werden andere alternative Materialien in Betracht gezogen, wie polykristallines Silicium oder mit Laser rekristallisiertes Silicium. Dünne Filme, weniger als etwa 0,4 Mikrometer, von diesen Materialien werden normalerweise auf Glas ausgebildet, was im Allgemeinen eine weitere Verarbeitung von Schaltungen auf niedrige Temperaturen beschränkt.
Die Ausbildung von großen Aktivmatrixanzeigen wird durch die Nichtverfügbarkeit von großflächigem monokristallinem Si-Material behindert. Somit besteht der herkömmliche Ansatz darin, Wafer aus amorphem Dünnfilm-Si (A-Si) oder polykristallinem Si (poly-Si) zu verwenden. Die erforderliche Zahl an Dünnfilmtransistoren (TFTs), kombiniert mit einer großen Zahl an Treiberschaltungen und den Defekten des Dünnfilmmaterials, die A-Si oder poly-Si innewohnen, führt zu unannehmbaren Ausbeute- und Qualitätsproblemen, wenn die gesamte Anzeige als eine Einheit hergestellt werden soll.
Daher gibt es einen Bedarf an einem relativ kostengünstigen Weg, zuverlässig elektronische Hybrid-Schaltungen mit hoher Dichte, einschließlich Aktivmatrizen, Speicher und weiterer Einrichtungen, in einem modularen Ansatz auszubilden, der gestattet, dass hochqualitative Teile oder Schaltungen zu vollständigen großflächigen, hochqualitativen, komplexen Einrichtungen zusammengesetzt werden.
EP-A1-0316 799 beschreibt eine Halbleitereinrichtung mit einer Halbleiterschicht, in der eine aktive Einrichtung, wie ein MOS- oder ein bipolarer Transistor, in der Vorderseitenfläche der Halbleiterschicht und eine Vorrichtung zum Verbinden der Vorder- und Rückseiten der Halbleiterschicht darin in Verbindung mit einer der Elektroden der aktiven Einrichtung ausgebildet ist und zu einer in der Rückseite der Halbleiterschicht ausgebildeten Nut freiliegt. Es ist ebenfalls eine dreidimensionale Halbleitereinrichtung offenbart, die wenigstens zwei Halbleitereinrichtungen (eine obere und eine untere Einrichtung) umfasst, die aufeinander gestapelt sind. Diese Anmeldung stellt fest, dass die Verbindung der oberen und unteren Halbleitereinrichtungen in fast der gleichen Weise ausgeführt ist, die in dem Bericht "Promising New Fabrication Process Developed for Stacked LSI'S" des International Electron Devices Meeting Technical Digest, 1984, S. 816, von M. Yasumoto et al. offenbart ist.
Bei diesem Verfahren werden zuerst zwei doppellagige Schichten aus einer Gold-Titanium(Au/Ti)-Legierung auf den zwei Aluminiumelektroden der oberen und unteren Einrichtungen ausgebildet, und wird dann eine Polyimidschicht über die Oberfläche des Substrates bis zu derselben Höhe, wie die der Elektroden mit Au/Ti-Schicht, geschichtet. Dann wird die beschichtete Oberfläche des Substrats durch ein Plasma-Ätzen mit Sauerstoff (0&sub2;) behandelt, um die Au/Ti- Elektroden freizulegen und die Oberfläche der Polyimidschicht und der Au/Ti-Elektroden gleichzeitig eben zu machen.
Andererseits werden im Voraus an den geeigneten Stellen auf der Rückseite der ersten Einrichtung eine Aluminiumelektrode, die integral mit einem Kontaktabschnitt verbünden ist, und eine andere Aluminiumelektrode hergestellt, und werden dann zwei Elektroden mit Au/Ti-Schicht so auf den beiden Aluminiumelektroden ausgebildet, dass sie sich mit den Au/Ti-Elektroden der zweiten Einrichtung decken, wenn die beiden Einrichtungen so positioniert werden, dass sie sich mit der gewünschten Position ausrichten. Zwischenzeitlich wird ein isolierender Film auf einen isolierenden Oxidfilm der Rückseite des Substrats aufgebracht. Dann wird eine Polyimidschicht über die Rückseite des Substrats geschichtet und die beschichtete Rückseiten wird ebenfalls in der gleichen Weise zu einer ebenen Oberfläche behandelt, wie die eben gemachte Vorderseite der zweiten Einrichtung, wie oben beschrieben. Die beiden eben gemachten Oberflächen der zwei Vorrichtungen werden miteinander in Kontakt gebracht, um so die Au/Ti-Elektroden der ersten Einrichtung mit den Au/Ti- Elektroden der zweiten Einrichtung in der richtigen Position in Kontakt zu bringen, und dann werden die Au/Ti- Elektrodenpaare sicher durch das Wärme-Druck- Schmelzverfahren fest miteinander verbunden, wodurch die erste und die zweite Halbleitereinrichtung verbunden werden.
Wenn die beiden Einrichtungen nur durch das Verbinden der Elektrodenabschnitte mit einer ausreichenden Stärke verbunden sind, können ferner zusätzlich Blindelektroden oder dergleichen auf den Kontaktoberflächen der beiden Einrichtungen ausgebildet werden. Diese Anmeldung fährt mit der Feststellung fort, dass dies ein Beispiel für ein festes Verbinden der Au/Ti-Elektroden ist, dass aber weitere geeignete Verfahren verwendet werden können.
Es wird gezeigt, dass in der oben beschriebenen Ausführungsform die Polyimidschichten zum Abschwächen der Beanspruchungen und Bereitstellen der elektrischen Isolation wirksam arbeiten. Ferner kann eine geätzte Nut in einem der Substrate durch Füllen mit dem Polyimidmaterial in einem erdachten Herstellungsprozess geschlossen werden.
Das Verfahren der vorliegenden Erfindung ist wie in Anspruch 1 beansprucht.

Kurze Beschreibung der Zeichnungen

Die folgenden Fig. 1, 2A-B, 3, 4A-L, 5A-B, 6, 7A-D, 8A- B, 9A-B, 10A-B, 11A-D, 12A-B, 13A-B, 14, 15A-G, 16A-J, 18A- H, 19A-D, 20, 21, 22 und 23 stellen Beispiele dar, die keinen Teil der Erfindung bilden.
Fig. 1 ist eine Perspektivansicht eines Schaltungsmoduls mit hoher Dichte in Form einer Aktivmatrix- Flüssigkristallanzeige (AMLCD).
Fig. 2A ist eine schematische Darstellung dessen, wie zwei Sechs-Inch-Wafer verwendet werden können, um Platten für eine AMLCD mit 4 · 8 inch auszubilden.
Fig. 2B zeigt die Platten von Fig. 2A, die auf ein Glassubstrat aufgebracht sind, um eine AMLCD zu bilden.
Fig. 3 ist ein Schaltbild, das das Treibersystem für die AMLCD von Fig. 1 darstellt.
Fig. 4A-4L sind eine bevorzugte Prozessablaufsequenz, die die Herstellung eines Abschnitts der Leiterplatte für die AMLCD von Fig. 1 darstellt.
Fig. 5A und 5B sind schematische Arbeitsansichten eines Abschnitts der AMLCD im Querschnitt.
Fig. 6 stellt in einer Perspektivansicht ein bevorzugtes Beispiel eines für die Rekristallisierung verwendeten Systems dar.
Fig. 7A-7D sind eine Arbeitsablaufsequenz, ein Übertragen und Binden eines Aufbaus Silicium auf Oxid (SOI) an eine Glasüberschicht (glass superstrat) und das Entfernen des Substrats darstellt.
Fig. 8A und 5B sind eine Arbeitsablaufsequenz, die einen alternativen Übertragungsvorgang - darstellt, bei dem eine GeSi-Legierung als Schicht für einen Zwischenätzschritt verwendet wird.
Fig. 9A und 9B sind eine Arbeitsablaufsequenz, die einen weiteren Isolier- und Übertragungsvorgang für Dünnfilmplatten darstellt, der zur Ausbildung eines Drucksensors oder einer Anordnung solcher Sensoren verwendet wird.
Fig. 10A und 10B stellen einen zu den Vorgängen von Fig. 9A und 9B alternativen Vorgang dar.
Fig. 11A-11D sind eine Arbeitsablaufsequenz, die Schaltungsübertragungsschritte darstellt, die bei der Ausbildung einer dreidimensionalen Schaltung eingesetzt werden.
Fig. 12A und 12B sind graphische Darstellungen, die den Steuerstrom und die Transkonduktanz einer MOSFET- Schaltung, die von einem Kleber umgeben und auf einem Glassubstrat positioniert ist, bzw. einer MOSFET-Schaltung darstellen, die von Luft umgeben umgeben und auf einem Glassubstrat positioniert ist.
Fig. 13A und 13B sind eine Arbeitsablaufsequenz, die die Ausbildung von elektrischen Verbindungen zwischen geschichteten Einrichtungen darstellt.
Fig. 14 stellt eine Abschirmschicht dar, die in einem geschichteten Aufbau positioniert ist, um unerwünschte elektrische Störungen zwischen geschichteten Einrichtungen zu minimieren.
Fig. 15A-15G sind eine Arbeitsablaufsequenz, die die Herstellung einer 3D-MOSFET-Einrichtung mit Zweifachgate darstellt.
Fig. 16A-16J sind eine Arbeitsablaufsequenz, die die Herstellung eines 3D-Inverters mit Zweifachgate darstellt.
Fig. 17A-17D sind eine Arbeitsablaufsequenz, die die Herstellung eines gestapelten 3D-Inverters darstellt.
Fig. 18A-18H sind eine Arbeitsablaufsequenz, die die Herstellung eines vertikalen bipolaren Transistors darstellt.
Fig. 19A-19D stellt die Herstellung einer III-V- Schaltungsanordnung dar.
Fig. 20 ist eine Draufsicht einer X-Y-adressierbaren LED- Anordnung, die auf einem Siliciumsubstrat mit einer zughörigen elektronischen Siliciumschaltung angebracht oder gestapelt ist.
Fig. 21 ist eine schematische Seitenansicht eines Beispiels der Erfindung für einen Wandler für Infrarot/sichtbares Licht.
Fig. 22 ist eine Seitenansicht eines Pixels einer dreifarbigen X-Y-adressierbaren LED-Anordnung.
Fig. 23 ist eine Draufsicht der Anordnung von Fig. 22.
Fig. 24A-24C stellen bevorzugte Beispiele des Verbindens von 3D-Schaltungsstapeln dar.
Fig. 25A-25C stellen ein bevorzugtes Beispiel eines temperaturgesteuerten (thermally managed) 3D-Stapels dar.

Ausführliche Beschreibung der Erfindung

I. Aktivmatrix-Flüssigkristallanzeige aus Platten

Ein bevorzugtes, keinen Teil der Erfindung bildendes Beispiel zum Herstellen von komplexen Hybrid- Multifunktionsschaltungen auf gemeinsamen Modulsubstraten ist im Kontext einer AMLCD dargestellt, wie in Fig. 1 gezeigt. Die Grundkomponenten dieser AMLCD umfassen eine Lichtquelle 10, wie eine flache fluoreszierende oder eine weiße Glühlampe oder eine Elektrolumineszenzlampe mit weißem oder rotem, blauem und grünem Phosphor, einen ersten Polarisationsfilter 12, eine Leiterplatte 14, eine wahlfreie Filterplatte 16 und einen zweiten Polarisationsfilter 17, die einen geschichteten Aufbau bilden. Anmerkung: Die Filterplatte 16 wird für eine Schwarz-Weiß-Anzeige oder dort nicht benötigt, wo die rote, grüne und blaue Farbe beim entsprechenden Pixel von der Lampe bereitgestellt werden. Ein Flüssigkristallmaterial 23, wie ein TN-Material, ist zwischen der Leiterplatte 14 und der Filterplatte 16 angeordnet.
Die Leiterplatte 14 besteht aus einem transparenten gemeinsamen Modulkörper 13, der beispielsweise aus Glas besteht, auf den eine Vielzahl von gemeinsamen Multifunktionsschaltungen übertragen ist, die Steuerlogikschaltungen 40A und 40B und Treiberschaltungen 18A und 18B, 20A und 20B und Anordnungsschaltung 25A und 25B umfassen. Vorzugsweise werden die Logik- und Treiberschaltungen, die einen Hochgeschwindigkeitsberieb erfordern, als Platten aus x-Si gebildet. Die Anordnungsschaltungen können aus A-Si-Material, poly-Si oder vorzugsweise aus x-Si ausgebildet werden, um geringere Verluste in den resultierenden TFTs und folglich eine bessere Grauskala zu erreichen. Bei x-Si wird auch eine höhere Geschwindigkeit erreicht. Eine Aktivmatrix-LCD-Anordnung mit 4 · 8 inch (1 inch = 0,0254 m) kann aus zwei Standard- Si-Wafern W1 und W2 mit einem Durchmesser von sechs inch ausgebildet werden, wie in Fig. 2A gezeigt. Die Aufstellungsschaltung 25A wird auf der Halbleiterscheibe W1 gebildet und 1-Inch-mal-4-Inch-Platten TA werden von der Halbleiterscheibe W1 auf das Substrat 14 übertragen. Anmerkung: Die Übertragung kann unter Anwendung entweder eines Einfach- oder eines Zweifachübertragungsprozesses ausgeführt werden, wie es im Einzelnen unten beschrieben wird. Jede Platte wird genau gegen eine andere eingepasst, wobei eine Mikropositionierungsausrüstung und Manipulatoren verwendet werden, die zu einer Genauigkeit im Mikrometermaßstab fähig sind. Ebenso werden Platten TB vom Wafer W2 aus übertragen, um die Anordnung 25B auf dem Substrat oder dem gemeinsamen Modulkörper 13 auszubilden (siehe Fig. 13).
Die Logikschaltungen 40A und 40B und die Treiberschaltungen 18A, 18B, 20A, 20B werden auf weiteren geeigneten Substraten (nicht gezeigt) ausgebildet, in Platten angeordnet (tiled) und in der gleichen Weise auf das gemeinsame Substrat 13 übertragen und gegenüber den Anordnungen 25A, 25B zur Deckung gebracht, wie in Fig. 1 gezeigt. Es werden dann leitende Verbindungen 50 zwischen den Treiberschaltungen und den einzelnen Pixeln 22 und den logischen Steuerungsschaltungen 40A und 40B hergestellt. Auf diese Weise wird eine adressierbare Anordnung von Pixeln mit 1280 mal 1024 auf dem Substrat 13 der Leiterplatte 14 gebildet. Jedes Pixel 22 wird durch Spannung von einer jeweiligen Treiberschaltung 18A oder B auf der X-Achse und 20A oder B auf der Y-Achse betätigt. Die X- und Y-Treiberschaltungen werden durch Signale von den Steuerungslogikschaltungen 40A und B gesteuert. Jedes Pixel 19 erzeugt ein elektrisches Feld im Flüssigkristallmaterial 23, das zwischen dem Pixel und einer Gegenelektrode (nicht gezeigt) angeordnet ist, die auf der Rückseite der Farbfilterplatte 16 ausgebildet ist.
Das von den Pixeln 22 gebildete elektrische Feld bewirkt eine Drehung der Polarisation des durch das Flüssigkristallmaterial durchgelassenen Lichts, die dazu führt, dass ein angrenzendes Farbfilterelement beleuchtet wird. Die Farbfilter oder das Filterplattensystem 16 sind zu Gruppen von vier Filterelementen, wie Blau 24, Grün 31, Rot 27 und Weiß 29, angeordnet. Die zu Filterelementen gehörigen Pixel können selektiv betätigt werden, um jede gewünschte Farbe für diese Pixelgruppe bereitzustellen.
Eine typische Treiber- und Logikschaltung, die verwendet werden kann, um die Pixel 22 der Anordnung zu steuern, ist in Fig. 3 dargestellt. Die Treiberschaltung 18A empfängt ein eingehendes Signal von der Steuerungslogikschaltung 40A und sendet über die die Verbindungsleitung 53 ein Signal an jede Source-Elektrode eines TFT 51 in einer der von der Logikschaltung 40A ausgewählten Spalte. Die von der Logikschaltung 40A gesteuerte Y-Treiberschaltung 20A führt einem Reihenbus 59 Energie zu, der sich senkrecht zum Spaltenbus 53 erstreckt, und gibt einen Spannungsimpuls auf jedes Gate G der TFTs 51 in einer ausgewählten Reihe. Wenn ein TFT einen Spannungsimpuls sowohl auf seinem Gate als auch auf seiner Source-Elektrode hat, fließt Strom durch einen einzelnen Transistor 51, der den Kondensator 56 in einem jeweiligen Pixel 22 auflädt. Der Kondensator 56 erhält eine Ladung auf der dem Flüssigkristallmaterial (schematisch bei 19 gezeigt) benachbarten Pixelelektrode bis zur nächsten Abtastung der Pixelanordnung 25 aufrecht. Anmerkung: Die verschiedenen Beispiele der Erfindung können Kondensatoren 56 bei jedem Pixel verwenden oder auch nicht, abhängig von der Art der gewünschten Anzeige.

II. Übertragungsvorgänge

Die Anordnungsschaltungen 25A und 25B und die Logikschaltungen 40A, 40B und Treiberschaltungen 18A, 18B können in mehreren Vorgängen ausgebildet und übertragen werden. Die grundlegenden Schritte in einem Einfachübertragungsvorgang sind: Ausbilden einer Vielzahl von Dünnfilm-Si-Schaltungen auf Si-Substraten, Zerschneiden des dünnen Films, um Platten zu bilden, und Übertragung der Platten auf ein gemeinsames Modulsubstrat durch "Plattenlegen". Plattenlegen bezieht die Schritte des Übertragens, Einpassens der übertragenen Platten und Anklebens der eingepassten Platten ein. Die Si-Substrate werden dann entfernt und die Schaltungen auf den Platten werden verbunden.
Der Ansatz der zweifachen Übertragung, im Einzelnen unten in Verbindung mit Fig. 4A-4L beschrieben, ist ähnlich, auBer dass das Si-Substrate nach dem Zerschneiden entfernt wird und der dünne Film vor einer abschließenden Übertragung auf den gemeinsamen Modulkörper auf einen Zwischenübertragungskörper oder Träger übertragen wird.
Unter der Annahme, dass ein Vorgang der isolierten Siliciumepitaxie (ISE verwendet wird, ist der erste Schritt, eine Dünnfilmvorläuferstruktur eines Films mit Silicium auf Isolator (SOI) auszubilden. Ein SOI-Aufbau, wie der in Fig. 4A gezeigte, umfasst ein Substrat 32 aus Si, eine Pufferschicht 30 aus quasi-isolierendem Si und ein Oxid 34 (wie beispielsweise SiO&sub2;), das auf der Pufferschicht 30 gewöhnlich durch chemisches Aufdampfen (CVD) gezüchtet oder abgeschieden wird. Dann wird über dem Oxid 34 eine wahlfreie Ablöseschicht (release layer) 36 aus einem Material ausgebildet, das langsamer als die darunterliegende Oxidschicht 34 geätzt wird.
Zum Beispiel kann eine Ablöseschicht aus Siliciumoxynitrid, die eine Mischung aus Siliciumnitrid (S&sub3;N&sub4;) und Siliciumdioxid (SiO&sub2;) umfasst, eine geeignete Wahl sein. Eine solche Schicht in Flusssäure langsamer geätzt als SiO&sub2; alleine. Diese Ätzgeschwindigkeit kann durch Regulieren des Verhältnisses von N und O in der Siliciumoxynitrid(SiOxNy)- Verbindung gesteuert werdet.
Dann wird eine dünne, im Wesentlichen monokristalline Schicht 38 aus Silicium über der Ablöseschicht 36 ausgebildet. Das Oxid (oder der Isolator) 34 wird somit unter der Si-Oberflächenschicht verborgen. Für den Fall von ISE-SOI- Aufbauten ist die obere Schicht im Wesentlichen monokristallines, rekristallisiertes Silicium, aus dem CMOS- Schaltungen hergestellt werden können.
Anmerkung: Für den Zweck der vorliegenden Erfindung bedeutet der Ausdruck "im Wesentlichen" monokristallin einen Film, in dem die Mehrheit der Kristalle eine gemeinsame kristalline Orientierung zeigt und sich über eine Querschnittsfläche in einer Ebene des Films über wenigstens 0,1 cm² und vorzugsweise über im Bereich von 0,5-1,0 cm² oder mehr erstreckt. Der Ausdruck beinhaltet auch vollständig monokristallines Si.
Die Verwendung eines verborgenen Isolators stellt Einrichtungen mit höheren Geschwindigkeiten bereit als in herkömmlichem Halbleitermaterial (Czochralski) erhalten werden konnten. Schaltungen, die mehr als 1,5 Millionen CMOS- Transistoren enthalten, wurden erfolgreich aus ISE-Material hergestellt. Es kann auch eine wahlfreie Deckschicht (nicht gezeigt), ebenfalls aus Siliciumnitrid, über der Schicht 36 ausgebildet und entfernt werden, wenn aktive Einrichtungen ausgebildet werden.
Wie in Fig. 4B gezeigt, wird der Film 38 so mit einem Muster versehen, dass für jedes Anzeigenpixel aktive Schaltungen, wie die eines TFT, in Gebiet 37 und ein Pixelelektrodenbereich bei 39 definiert werden. Anmerkung: Zur Vereinfachung ist nur ein TFT 51 und eine Pixelelektrode 62 dargestellt (Fig. 4H). Es sollte verstanden werden, dass eine Anordnung von 1280 mal 1024 solcher Elemente in der Praxis auf einem einzigen Wafer mit 6 inch ausgebildet werden kann.
Auf einem einzelnen Wafer mit 6 inch kann eine Vielzahl von Anordnungen ausgebildet werden, die dann an der Anzeige als Platten angebracht und verbunden werden. Alternativ kann die Vielzahl von Pixelmatrizen von einem Wafer getrennt und in verschiedenen Anzeigen verwendet werden. Die Vielzahl kann eine große, rechteckige Anordnung umfassen, die von einigen kleineren Anordnung (um in kleineren Anzeigen benutzt zu werden) umgeben ist. Durch Mischen von rechteckigen Anordnungen mit unterschiedlichem Flächeninhalt macht eine solche Anordnung besseren Gebrauch von der insgesamt verfügbaren Fläche auf einem runden Wafer.
Dann wird über den mit einem Muster versehenen Gebieten eine Oxidschicht 40 ausgebildet, die ein zwischen den beiden Gebieten 37, 39 jedes Pixels gebildetes Isolatorgebiet 48 beinhaltet. Dem intrinsisch kristallisierten Material 38 werden dann Bor oder anderen p-Dotierstoffe implantiert 44 (in Fig. 4C), um eine n-Kanal-Einrichtung bereitzustellen (oder alternativ ein n-Dotierstoff für eine p-Kanal- Einrichtung).
Dann wird eine polykristalline Siliciumschicht 42 über dem Pixel abgeschieden und der Schicht 42 wird dann durch eine Maske, wie in Fig. 4D zu sehen, ein n-Dotierstoff implantiert 46, um den Widerstand der Schicht 42 zu senken, die als Gate des TFT verwendet werden soll. Als nächstes wird das Polysilicium 42 mit einem Muster versehen, um ein Gate 50 auszubilden, wie in Fig. 4E zu sehen, worauf ein großes Implantat 52 an Bor folgt, um auf beiden Seiten der Gateelektrode p+-Source- und -Draingebiete 66, 64 für den TFT bereitzustellen. Wie in Fig. 4F gezeigt, wird über dem Transistor ein Oxid 54 gebildet, und werden Öffnungen 60, 56, 58 durch das Oxid 54 hindurch ausgebildet, um einen Kontakt zur Source 66, dem Drain 64 und dem Gate 50 herzustellen. Eine mit einem Muster versehene Metallisierung 71 aus Aluminium, Wolfram oder einem anderen geeigneten Metall wird verwendet, um die freiliegende Pixelelektrode 62 mit der Source 66 (oder dem Drain) zu verbinden, und um das Gate und den Drain mit anderen Komponenten der Leiterplatte zu verbinden.
Nun sind die Einrichtungen verarbeitet worden und die Schaltungen können jetzt getestet und, wenn erforderlich, repariert werden, bevor eine weitere Verarbeitung stattfindet.
Der nächste Schritt bei der Verarbeitung ist die Übertragung des Films mit den Silicium-Pixelschaltungen auf ein gemeinsames Modul, entweder direkt, oder durch eine zweifache Übertragung vom Substrat auf einen Träger und dann auf das gemeinsame Modul. Ein Ansatz für eine zweifache Übertragung ist in Fig. 4H-4L dargestellt. Um eine Schaltungsplatte vom Puffer 30 und dem Substrat 37 zu trennen, wird eine erste Öffnung 70 (in Fig. 48) in ein freiliegendes Gebiet der Ablöseschicht 36 geätzt, die zwischen beiden Platten auftritt. Die Oxidschicht 34 wird in HF schneller als die Nitridschicht 36 geötzt, somit wird ein größerer Teil von Schicht 34 entfernt, um eine Höhlung 72 zu bilden. Ein Teil von Schicht 36 erstreckt sich somit über die Höhlung 72.
In Fig. 41 wird ein Stützpfosten 76 aus Oxid gebildet, um die Höhlung 72 und die Öffnung 70 zu füllen, die sich über einen Teil der Schicht 36 erstreckt. Dann werden Öffnungen oder Durchgangslöcher 74 durch die Schicht 36 bereitgestellt, so dass ein Ätzmittel durch die Löcher 74 oder durch die unter der Ablöseschicht 36 geätzten Öffnungen 78 eingeführt werden kann, um die Schicht 34 zu entfernen (siehe Fig. 4J). Die verbleibende Ablöseschicht 36 und die darauf getragene Schaltung werden nun mit Stützpfosten 76 relativ zu Substrat 32 und Puffer 36 an ihrem Platz gehalten.
Als nächstes wird ein Epoxid 84, das mit Ultraviolettlicht gehärtet werden kann, verwendet, um ein optisch durchlässiges Substrat 80 an der Schaltung und der Schicht 36 anzubringen. Der Puffer 30 und das Substrat 32 werden dann mit einem Muster versehen und selektiv dem Licht ausgesetzt, so dass Gebiete aus Epoxyharz 84' um die Pfosten 76 herum ungehärtet bleiben, während das verbleibende Epoxyharz 84' gehörtet wird (siehe Fig. 4K). Der Puffer 30 und das Substrat 32 und die Pfosten 76 werden durch Spaltung des Oxidpfostens und Auflösung des ungehärteten Epoxyharzs 84 entfernt, um den Dünnfilmplattenaufbau 141 bereitzustellen, der in Fig. 4L am Träger 80 angebracht gezeigt ist.
Um den endgültigen Bildschirm auszubilden, werden die Kanten des Trägers 80 so zugerichtet, dass sie mit den Plattenrändern übereinstimmen. Die Nitrid-Ablöseschicht 36 wird durch Ätzen entfernt.
Wie in Fig. 5A gezeigt, wird dann eine Vielzahl von Plattenaufbauten 141 nacheinander miteinander eingepasst und unter Verwendung eines geeigneten Klebemittels (nicht gezeigt) an einen gemeinsamen Modulkörper 110 angeklebt. Der gemeinsame Modulkörper 110 wird vorzugsweise mit Verbindungsmetallisierung auf der der dem Plattenaufbau 141 zugewandten Oberfläche mit einem Muster versehen, um einzelne Plattenschaltungen miteinander zu verbinden. Als nächstes werden Isolations- und Ausrichtungsschichten, Abstandshalter, ein abdichtender Rand und die Anschlussflächen für Verbindungen (nicht gezeigt) mit dem Umfang des gemeinsamen Modulkörpers 110 verbunden. Es kann ein Siebdruckvorgang verwendet werden, um den Rand vorzugbereiten. Wie in Fig. 5B gezeigt, wird eine Platte 117, die die Farbfilter 120 und die Gegenelektrode (nicht gezeigt) enthält, nach Einfügen von Abstandshaltern (nicht gezeigt) mit den Dünnfilmschaltungsplatten 141 am Umfang mit dem abdichtenden Rand verbunden. Die Anzeige wird mit dem ausgewählten Flüssigkristallmaterial 116 über ein kleines Füllloch oder kleine Fülllöcher gefüllt, die sich durch den Rand erstrecken. Dieses Füllloch wird dann mit einem Harz oder Epoxyharz abgedichtet. Die ersten und zweiten Polarisationsfilme 118, 112 oder -schichten werden dann mit beiden Seiten verbunden und es werden Verbinderstücke (nicht gezeigt) hinzugefügt. Schließlich wird eine weiße Lichtquelle 114 oder eine andere geeignete Lichtquelle mit dem Polarisator 112 verbunden.
Die Pixelelektroden 62 sind seitlich mit einem Abstand voneinander angeordnet. Jedes Pixel hat einen Transistor 51 und einen damit verbundenen Farbfilter 120 oder 122. Ein Verindungselement oder Klebemittel 82 und ein optisch durchlässiges Substrat 110, wie Glas oder Kunststoff, vervollständigen den Aufbau. Der Körper 110 ist vorzugsweise ein Niedrigtemperaturglas, das vorzugsweise eine Dicke von etwa 200 bis 1000 Mikrometern haben kann.
Bei einem alternativen CLEFT-Vorgang werden monokristalline Filme durch chemisches Aufdampfen (CVD) gezüchtet und von einem wiederverwendbaren homoepitaktischen Substrat getrennt.
Die vom Substrat durch CLEFT entfernten Filme sind "im Wesentlichen" monokristallin, haben eine niedrige Fehlerdichte, sind nur wenige Mikrometer dick, und daher haben Leiterplatten, die durch diesen Vorgang ausgebildet werden, ein geringes Gewicht und gute Lichtdurchlässigkeitseigenschaften.
Der CLEFT-Vorgang, der in US-A-4,727,047 dargestellt ist, schließt die folgenden Schritte ein: Züchtung des gewünschten dünnen Films über einer Ablöseschicht (eine Schwächeebene), Ausbildung einer Metallisierung und anderer Beschichtungen, Ausbildung einer Bindung zwischen dem Film und einem zweiten Substrat, wie Glas (oder einer Überschicht), und Trennung entlang der eingebauten Schwächeebene durch Spalten. Das Substrat ist dann für eine Wiederverwendung verfügbar.
Der CLEFT-Vorgang wird verwendet, um unter Nutzung lateraler Epitaxie dünne Lagen aus im Wesentlichen monokristallinem Material auszubilden, um einen durchgehenden Film auf einer Ablöseschicht auszubilden. Für Silicium wird die laterale Epitaxie entweder durch selektives CVD oder vorzugsweise durch den ISE-Vorgang oder andere Rekristallisationsprozeduren ausgeführt. Alternativ können andere Standardauftragstechniken verwendet werden, um den notwendigen dünnen Film aus im Wesentlichen monokristallinem Material auszubilden.
Eine der notwendigen Eigenschaften des Materials, das die Ablöseschicht bildet, ist das Fehlen einer Haftung zwischen der Schicht und dem Halbleiterfilm. Wenn durch die Ablöseschicht eine schwache Schicht erzeugt wurde, kann der Film vom Substrat ohne jeglichen Qualitätsverlust abgespalten werden. Wie in Verbindung mit den Fig. 4A-4C bemerkt, können die Ablöseschichten mehrschichtige Filme aus Si&sub3;N&sub4; und SiO&sub2; umfassen. Solch ein Ansatz gestattet, dass das SiO&sub2; dazu verwendet wird wird, die Rückseite der CMOS-Logik zu passivieren. (Das Si&sub3;N&sub4; ist die Schicht, die aufgelöst wird, um die Schwächeebene herzustellen.) Beim CLEFT-Ansatz werden die Schaltungen zuerst mit dem Glas oder anderen Übertragungssubstraten verbunden und dann getrennt, was beispielsweise verglichen mit UV-gehörtetem Band zu einer einfacheren Handhabung führt.
Die Schwächeebene ist der Schlüssel, um eine einheitliche Spaltung zwischen den Schaltungen und dem Substrat zu erhalten. Diese Ebene kann durch Erzeugen eines Musters aus Kohlenstoff auf der Oberfläche des Wafers ausgebildet werden, so dass nur ein kleiner Bruchteil der darunterliegenden Halbleiteroberfläche freiliegt. Diese freiliegenden Abschnitte werden als Keimbildungsstellen für den epitaktischen Film verwendet. Wenn die Züchtungsbedingungen geeignet gewählt werden, wächst der Film seitlich schneller als vertikal, was zu einer seitlichen Überwachsung des monokristallinen Films führt. Innerhalb von 1 um vertikalen Wachstums wird der Film durchgehend und hat eine hohe Qualität. Die Kohlenstoffschicht ist jedoch schwach und erzeugt in Kombination mit dem kleinen Bruchteil der freiliegenden Halbleiterflächen, wo der Film fest am Substrat angebracht ist, eine Schwächeebene. Diese Ebene kann zuverlässig und reproduzierbar dazu verwendet werden, den Film vom Substrat zu trennen. Das Substrat kann wiederverwendet werden. Diese Vorgänge wurden verwendet, um einen großen Bereich von GeAs- und Si-Schaltungen auf alternative Substrate, wie Glas, Keramik und andere Materialien, zu übertragen, ohne die aktiven Schaltungen zu beschädigen.
Beim ISE-Vorgang wird der Oxidfilm fest am Substrat und dem obersten Si-Film angebracht, der die Schaltungen enthalten wird. Deshalb ist es notwendig, die Stärke der Bindung chemisch zu verringern. Dies erfordert die Verwendung einer Ablöseschicht, die vorzugsweise ohne vollständige Trennung mit einem Ätzmittel aufgelöst wird, um eine Schwächeebene in der Ablöseschicht zu bilden. Dann können die Filme mechanisch getrennt werden, nachdem das Glas mit den Schaltungen und Elektroden verbunden ist.
Die mechanische Trennung kann durch Verbinden der Oberseite des Si-Films mit einer Überschicht, wie Glas, unter Verwendung eines transparenten Epoxyharzes ausgeführt werden. Der Film und das Glas werden dann mit Wachs mit Glasplatten mit einer Dicke von etwa 5 mm verbunden, die als Spaltungsunterstützer dienen. Ein Metallkeil wird zwischen die beiden Glasplatten eingeführt, um die Oberflächen auseinander zu drücken. Da die Maske nur eine geringe Haftung am Substrat aufweist, wird der Film vom Substrat abgespalten, bleibt aber am Glas angebracht. Das Substrat kann dann für einen weiteren Zyklus des CLEFT-Vorgangs verwendet werden und die Verarbeitung der Einrichtung kann dann auf der Rückseite des Films abgeschlossen werden. Es ist zu bemerken, dass die Rückseite einer Standard-Waferverarbeitung, einschließlich Photolithographie, unterzogen werden kann, da die Einrichtung an einer Überschicht angebracht bleibt.
Ein Beispiel, das keinen Teil der Erfindung bildet, verwendet ein Rekristallisationssystem, das schematisch in Fig. 6 gezeigt ist, um den im Wesentlichen monokristallinen dünnen Si-Film auszubilden. Ein Probenwafer 134 wird aus Poly-Si ausgebildet, das auf SiO&sub2; ausgebildet ist, das auf einem Si-Wafer ausgebildet ist. Über dem Poly-Si wird eine Deckschicht 138 wird ausgebildet. Dann wird die Wafertemperatur von einer unteren Heizeinrichtung 130 auf nahe dem Schmelzpunkt angehoben. Eine obere Draht- oder Graphitstreifenheizeinrichtung 132 wird dann über die Oberseite der Probe bewegt, um zu bewirken, dass eine sich bewegende Schmelzzone 136 das polykristalline Silicium rekristallisiert oder weiter kristallisiert. Die laterale Epitaxie wird von kleinen Öffnungen aus gesät, die durch das untere Oxid hindurch ausgebildet sind. Der sich daraus ergebende monokristalline Film weist die Orientierung des Substrats auf.
Unter Verwendung der oben genannten Verarbeitungstechniken wurde eine Anzahl von einzigartigen Einrichtungen und Schaltungen ausgebildet. Diese Techniken wurden verwendet, um CMOS-Aktivmatrix-LCD-Schaltungen von ISE-Wafern auf Glas zu übertragen, und erbrachten ausgezeichnete Anzeigen mit monokristallinen Si-Aktivmatrix-Schaltungen. Die Siliciumschaltungen wurden auf Glas übertragen und zeigen nach der Übertragung keine bedeutenden Veränderungen der Transistorcharakteristiken. Die Technik wurde auch mit Halbleiterschaltungen mit III-V-Verbindungen erprobt. Beispielsweise wurden monolithische, in Reihe geschaltete, photovoltaische GaAS- und AlGaAs-Energiewandler hergestellt, um eine Faseranwendung abzuschalten (power down), die eine außergewöhnliche Leistung erbrachten. Durch Übertragung und zweiseitige Bearbeitung wurden auch zweidimensionale, gemultiplexte AlGaAs-LED-Anordnungen (mit über 32.000 Pixeln) hergestellt und zeigen eine äußerst hohe LED-Dichte sowie Leistung. Die Entwicklung dieses weiten Bereichs von Si- und III-V- Schaltungen lassen die allgemeine Anwendbarkeit des Übertragungsvorgangs auf einen weiten Bereich an Einrichtungen und Schaltungen erkennen.

III. Alternative Klebe- und Übertragungsvorgänge

Fig. 7A-7D stellen einen alternativen, bevorzugten Zweifachübertragungsvorgang zum Kleben und Übertragen von Schaltungsplatten aus dünnen Siliciumfilmen auf einen gemeinsamen Modulkörper dar. Der Anfangsaufbau ist ein Siliciumwafer 118, auf dem unter Verwendung irgendeines der vorher beschriebenen Vorgänge, wie ISE oder CLEFT, eine Oxidschicht 116 und ein dünner Film aus Poly-Si, A-Si oder x-Si 114 ausgebildet wird. Dann wird eine Vielzahl von Schaltungen, wie Pixelelektroden, TFTs, Si-Treiber und Si- Logikschaltungen, in dem dünnen Film ausgebildet. Fig. 7A zeigt drei solche Wafer, I, II, III. Im Wafer I werden Logikschaltungen 40 ausgebildet. Im Wafer II werden Pixelelektroden 62 und TFTs 51 ausgebildet. Im Wafer III werden Treiberschaltungen 20 ausgebildet. Ein Wafer oder aus dem Wafer geschnittene einzelne Plätten werden unter Verwendung eines Klebemittels 120 an einen Überschicht- Übertragungskörper 112, wie Glas und ein anderer transparenter Isolator, angebracht. Vorzugsweise besteht das Klebemittel aus im Handel verfügbaren Epoxyharzen.
Dann wird der Wafer oder die Platte gereinigt und das ursprüngliche Oxid 118 wird von der Rückseite weggeätzt. Abhängig von der Dicke des Wafers kann es bis zu 5 Stunden dauern, die Si- 118 und Oxidschichten 116 zu ätzen. Die Lösung ätzt Silicium sehr schnell, z. B. 2 bis 3 Mikrometer/min. und einheitlich, wenn die Wafer mit der Ätzoberfläche nach oben horizontal in der Lösung gehalten werden. Die Säure hat eine sehr geringe Ätzgeschwindigkeit bei Oxid, so dass die Ätzgeschwindigkeit sinkt, wenn das Substrat weggeätzt ist und das verborgene Oxid freigelegt wird. Der Beobachter kann den Vorgang überwachen und das Ätzen der verborgenen Oxidschicht 116 stoppen, ohne zu der dünnen Siliciumschicht 114 darüber durchzustoßen. Wafer mit einer Dicke bis zu 25 mil (1 mil = 25,4 · 10&supmin;&sup6; m) und Oxide, die 4000 Å (1 Å = 10&supmin;¹&sup0; m) dünn sind, wurden unter Anwendung dieses Vorgangs erfolgreich geätzt. Ein alternatives Ätzmittel ist Hydrazin, das eine viel höhere Ätzgeschwindigkeitsselektivität aufweist, oder Ethylendiaminpyrocatacol (EDP).
Wenn das Silicium vollständig weg ist, hört das starke Aufsteigen von Blasen, das für das Ätzen von Silicium charakteristisch ist, abrupt auf, was signalisiert, dass das Ätzen beendet ist.
Die auf die jeweiligen Glasüberschichten 112 übertragenen dünnen Filme 114 werden nun abgespült und getrocknet. Falls sie nicht bereits mit Schaltungen 40, 51, 62 oder 20 versehen sind, können die Filme 114, falls gewünscht, auf der Rückseite zu Schaltungen verarbeitet werden.
Nachdem alle notwendigen Schaltungen auf den Übertragungskörpern 112 wie oben ausgebildet sind, können sie nun zerschnitten und auf einem gemeinsamen Modulkörper 13 als Platten verlegt werden (Fig. 7D), um eine kombinierte Funktion zu erfüllen, wie eine AMLCD.
Die Logikschaltungen 40 des Übertragungskörpers 118 in Spalte A, Fig. 7C, werden an den Rand des Modulkörpers 13 übertragen, während die Treiberschaltungen 20 vom Übertragungskörper 118 in Spalte C, Fig. 7C, am Rand zwischen den Logikschaltungen 40A und 40B angeordnet werden.
Platten von Pixelelektroden 62 und TFTs 51 werden durch Zerschneiden oder Ätzen ausgebildet und werden mit Rücksicht aufeinander und auf die vorgeformte Verdrahtung 50 auf dem Modulkörper 13 eingepasst, wie gezeigt.
Nachdem alle Schaltungen zur Deckung gebracht und an den Modulkörper angeklebt sind, werden der Übertragungskörper 118 und das Epoxyharz 120 unter Verwendung eines geeigneten Ätzmittels, wie HF im Falle eines Glasübertragungskörpers, entfernt.
Die Verbindung von Schaltungen wird während des Einpassens oder, wo nötig, durch direktes Laserschreiben erreicht. Der Film kann auch, wenn gewünscht, auf ein weiteres Substrat übertragen werden und die erste Glasüberschicht und das Klebemittel können weggeätzt werden, was Zugang zur Vorderseite des Wafers zur weiteren Schaltungsverarbeitung erlaubt.
Fig. 8A und 5B stellen einen alternativen Übertragungsvorgang für den dünnen Siliciumfilm in einem Schritt dar, bei dem GeSi als dazwischenliegende, das Ätzen stoppende Schicht verwendet wird. Bei diesem Vorgang wird die Si- Pufferschicht 126 auf einem x-Si-Substrat 128 ausgebildet, gefolgt von einer dünnen GeSi-Schicht 129 und einer dünnen A-Si-, Poly-Si- oder x-Si-Einrichtungs- oder - schaltungsschicht 132; wobei wohlbekannte CVD- oder MBE- Züchtungssysteme verwendet werden.
Die Schicht 132 wird dann in der vorher in Verbindung mit Fig. 4E-H beschriebenen Weise zu ICs verarbeitet, um Schaltungen, wie TFTs 200 und Pixelelektroden 202 auszubilden (Fig. 8A). Als nächstes werden die verarbeiteten Wafer oder Platten aus dem Wafer auf einem gemeinsamen Modulglasträger (oder anderen Träger) 280 angebracht, wobei ein Epoxyharzklebemittel der vorher in Verbindung mit Fig. 7A-7B genannten Art verwendet wird. Das Epoxyharz füllt die durch die vorhergehende Verarbeitung ausgebildeten Leerräume und klebt die Vorderseite an die Überschicht 280.
Als nächstes werden das ursprüngliche Si-Substrat 128 und der Si-Puffer 126 durch Ätzen entfernt, was die GeSi- Schicht 129 (Fig. 8B) nicht angreift. Schließlich wird die GeSi-Schicht 124 durch kurzes Untertauchen in einem geeigneten Ätzmittel entfernt.

IV. Beispiel eines Drucksensors

Fig. 9A-9B stellen ein alternatives, keinen Teil der Erfindung bildendes Beispiel dar, das mit einem Isolieren und Übertragen von Schaltungen in Zusammenhang steht. In einem repräsentativen Beispiel wird ein Verfahren zur Herstellung von Druck wahrnehmenden Transducern auf einem Glassubstrat in Fig. 9A-9B gezeigt und hier nachfolgend beschrieben. Die Transducerschaltung arbeitet, indem sie eine Änderung des Widerstands der p-Zone 904 in Antwort auf einen auf die Schaltung ausgeübten Druck wahrnimmt. Diese Widerstandsänderung kann durch ein Ohmmeter wahrgenommen werden, das über Kontakte 912 und 912 angeschlossen und kalibriert ist und in einen Drucksensor umgewandelt wurde, um als Dehnungsmessgerät zu dienen. Der Anfangsaufbau ist in Fig. 9A gezeigt. Es wird ein SOI-Wafer bereitgestellt, der aus einem Si-Substrat 900 unter einer verborgenen Oxidschicht 902 besteht, auf der eine monokristalline oder beinahe monokristalline Si-Schicht 904 ausgebildet ist. Es wird ein umfassendes Implantat aus Borionen hergestellt, um aus der Si- Schicht einen p-Leiter zu machen. Dann wird über dem Aufbau eine dünne (1000 Å) umfassende Schutz-/Maskenschicht aus Oxid (SiO&sub2;) (nicht gezeigt) ausgebildet. (Es ist zu bemerken, dass Fig. 9A den Aufbau nach der Verarbeitung zeigt). Dann werden einzelne oder beinahe einzelne Inseln aus x-Si ausgebildet, indem über den Oxidaufbau ein Photoresist aufgebracht und das Oxid und das Silicium 904 zwischen den Inseln geätzt werden, um die Kanten der Inseln parallel zur Ebene [110] auszurichten. Es werden wieder ein Photoresist aufgebracht und Kontaktöffnungen zu Kontaktzonen 910 und 908 ausgebildet, in denen dann eine hohe Dosis Borionen implantiert wird, um Zonen mit p+-Leitfähigkeit auszubilden. Dann wird über der Insel eine schützende Oxidschicht 906 ausgebildet. In Öffnungen, die durch das Oxid 906 hindurch bereitgestellt werden, werden Aluminiumkontaktflächen 912 und 913 zu den Kontakten 908, 910 ausgebildet. Die Drucktransducerschayltung von Fig. 9A ist nun für eine Übertragung auf ein zeitweiliges Glassubstrat bereit.
Nachdem die Schaltung 918 ausgebildet ist, wird die Schaltung unter Verwendung eines entfernbaren Epoxyharzes 922 auf ein zeitweiliges Substrat 920 übertragen. Das Siliciumsubstrat 900 wird weggeätzt. Dann wird unter Verwendung eines Photoresists und einer Maske die anfängliche Oxidschicht 902 um den Umfang der Schaltung 918 herum geätzt, wobei die Schaltung freigelassen wird, um umgekehrt und auf ein Glassubstrat 920 übertragen und lösbar mit ihm verbunden zu werden, wobei das entfernbare Epoxyharz 922 verwendet wird, von dem es auf ein Modul zum allgemeinen Fühlen, einschließlich Temperatur, Druck, Beschleunigung usw., alles unter Mikroprozessorüberwachung, übertragen und damit verbunden wird, um einen Hochgeschwindigkeits-Prozessregler herzustellen.
Fig. 10A und 10B stellen einen alternativen Übertragungsvorgang dar, bei dem das anfängliche Oxid 902 um den Umfang jeder Schaltung 918 herum geätzt wird, wobei eine herkömmliche Technik mit Photoresist und Maske verwendet wird. Das Si-Substrat 900 wird ebenfalls lokal geätzt, was vorzugsweise Si ätzt, um die Ebene [111] offenzulegen. Es kann eine Nitridschicht hinzugefügt werden, so dass das Ätzmittel nicht das Aluminium ätzt. Das Ätzen des Si-Substrats mit Hydrazin unterätzt die Schaltungen 918, wobei unter den Schaltungen ein Hohlraum 930 ausgebildet und eine Brückenstruktur 934 zwischen den Schaltungen 918 und dem Substrat hinterlassen wird.
Wenn es gewünscht wird, eine oder mehrere Schaltungen 918 zu entfernen, kann ein Vakuumstift verwendet werden, um eine oder mehrere Schaltungen zu ergreifen und die Brücke zu zerbrechen, um die Schaltungen zu entfernen, die dann zusammen mit weiteren Schaltungen auf ein gemeinsames Modulsubstrat übertragen und mit weiteren Schaltungen ausgerichtet und verbunden werden können, um eine Gesamtfunktion zu erfüllen, wie vorher beschrieben. Alternativ können andere Techniken, wie die Laserablation, zum Entfernen der Schaltungen vom Substrat verwendet werden.
Fig. 10B ist eine Draufsicht von Fig. 10A, bevor das Substrat 900 geätzt wird, wo die Brücken 934 gezeigt sind. Die Brücken bilden einen Winkel von etwa 22¹/&sub2; bezüglich der langen Symmetrieachse der Schaltung 918.

V. Dreidimensionale Schaltungen

A. Architektur von 3D-Schaltungen

Weitere Beispiele, die keinen Teil der vorliegenden Erfindung bilden, betreffen die Ausbildung von dreidimensionalen Schaltungen. Beim Ausbilden einer zweischichtigen, dreidimensionalen Schaltung wird eine erste Schaltung 1000 (Fig. 11A), die in einer Siliciumschicht 1002 auf einer Oxidschicht 1004 auf einem Si-Substrat 1001 ausgebildet ist, auf ein Glassubstrat 1006 übertragen, wie in Fig. 11B gezeigt. Genauer wird die einfach übertragene Schaltung 1000 durch irgendeines der vorher erwähnten Übertragungsverfahren auf eine Glasüberschicht, die mit amorphem Silicium beschichtet ist, übertragen und mit einem Klebemittel oder Epoxyharz 1008 mit dem Glas verbunden. Unter Bezugnahme auf Fig. 11C wird eine zweite Schaltung 1010 auf ein Glas- oder Diamantsubstrat 1011 doppelt übertragen. Die Schaltung 1010 wird vorzugsweise in einer Schicht aus Silicium 1012 auf einer Oxidschicht 1014 ausgebildet und durch eine Schicht aus Klebemittel oder Epoxyharz 1016 mit dem Substrat verbunden.
Unter Bezugnahme auf Fig. 11D wird eine dreidimensionale Einrichtung ausgebildet, indem an die einfach übertragene Schaltung 1000 (Fig. 11B) mit der Oberseite der zweifach übertragenen Schaltung 1010 (Fig. 11C) verbunden wird, wobei ein dünnes, einheitliches Klebemittel 1018 verwendet wird. Da die Schaltungen durch das Glassubstrat 1011 beobachtet werden können, können sie unter Verwendung eines Mikroskops oder einer Kontakt- oder berührungslosen Ausrichteinrichtung, wie es in der Photolithographie routinemäßig ausgeführt wird, wo eine Maske auf der Oberseite einer Siliciumschaltung im Prozess ausgerichtet wird, oder durch andere geeignete Mikropositionierungswerkzeuge oder - techniken ausgerichtet werden.
Nach dem Verbinden wird die Überschicht 1006 wie bei einem Zweifachübertragungsprozess entfernt und wird das Klebemittel 1008 in Sauerstoffplasma entfernt. Dies lässt die Vorderseite der oberen Schaltung 1000 freigelegt. Die untere Schaltung 1010 ist unter der Klebeschicht 1018 verborgen. Um Verbindungen zwischen den Schaltungsschichten herzustellen, werden Öffnungen oder Durchgangslöcher (nicht gezeigt) durch geeignete Ätzmittel definiert, um Kontaktflächen auf den beiden Schältungsschichten freizulegen. Das gesamte Oxid wird unter Verwendung eines Photoresists als Maske in gepuffertem HF geätzt, Während das Klebemittel in Sauerstoffplasma oder durch reaktives Ionenätzen (RIE) unter Verwendung des vorher geätzten Oxids als Maske geätzt werden kann Wenn diese Durchgangslöcher in der Verbindungsschicht geöffnet wurden, können sie mit Metall gefüllt werden, um den Kontakt von Schicht zu Schicht herzustellen. Die Verbindungen Schicht zu Schicht sind unten ausführlich erläutert. Die Klebeschicht zwischen den übereinander angeordneten Schaltungen muss sehr dünn gehalten werden, 1-25 Mikrometer, vorzugsweise mit einer Dicke von 5 Mikrometer, um das Herstellen eines Kontakts von Schicht zu Schicht zu vereinfachen. Der Vorgang kann wiederholt werden, um der Einrichtung zusätzlich Schichten hinzuzufügen.
Die Leistungscharakteristiken jeder Schaltung in einer dreidimensionalen Struktur stehen mit der Wärmeleitfähigkeit des Mediums in Zusammehang, in welchem die Schaltung angeordnet ist. Fig. 12A-12B zeigven Leistungskurven einer unteren MOSFET-Schaltung einer dreidimensionalen Einrichtung (wie in Fig. 11D) und die entsprechenden Kurven für eine ähnliche Einrichtung nach der zweifachen Übertragung und vor der dreidimensionalen Anbringung (wie in Fig. 11C).
Die Graphen der Fig. 12A-12B zeigen, dass die Transkonduktanz und der Treiberstrom höher sind, wenn die Schaltung unter Epoxyharz (Fig. 11D) verborgen ist, als wenn sie der Umgebungsluft (Fig. 11C) ausgesetzt ist. Dieser Effekt kann durch eine höhere Wärmeleitfähigkeit des Epoxyharzes gegenüber Luft erklärt werden, was zu einer verringerten Heizwirkung für die Schaltung führt, die im Epoxyharz verborgen ist (Fig. 11D). Es wird bemerkt, dass die Trägerbeweglichkeit abnimmt, wenn die Temperatur der Schaltung zunimmt, und dass die Leistung mit der Trägerbeweglichkeit direkt in Zusammehang steht. Somit liefern umgebende Schaltungen in hoch leitfähigen Epoxyharzen geringere Temperaturen der Einrichtung, was zu verbesserten Leistungscharakteristiken führt. Diesen Epoxyharzen können Teilchen aus Wärmematerialien, wie Diamantaluminiumnitrid, Siliciumcarbid und weitere leitfähige Verbindungen als Füllstoff zugesetzt werden. Es gibt viele verfügbare, wärmeleitende/elektrisch isolierende Epoxyharze.
Ein Vorteil dieses Ansatzes ist die Fähigkeit, Kühlkörperschichten im Stapel zu integrieren. Wärmedissipation ist ein wichtiges Problem bei 3D-Architekturen und eine Fähigkeit zum Einfügen von wärmeleitenden Schichten zwischen aktiven elektronischen Schichten ist vorteilhaft. Diese Schichten können eine viel höhere Wärmeleitfähigkeit haben, als in Si oder anderen Halbleitern erreicht werden kann, die man sich für die Wärmeübertragung vorstellen kann.
Ein bedeutender Aspekt bei der Ausbildung von dreidimensionalen Schaltungen bringt das Verbinden der in Schichten angeordneten Einrichtungen ein. Es wird bemerkt, dass bei solchen Schaltungen das zwischen den Einrichtungsschichten angeordnete Epoxyharz geschleudert werden kann, um eine Dicke von einigen wenigen Mikrometern zu erhalten. Alternativ können andere bekannte Techniken eingesetzt werden, um eine dünne, einheitliche Schicht aus Epoxyharz zu erhalten. Fig. 13A ist eine Schnittansicht von Fig. 11D entlang der Linie A-A und zeigt die untere Kontaktfläche 1020, die durch eine Metallisierung in der Ebene der Siliciumschicht 1012 ausgebildet ist, um eine elektrische Verbindung zur Schaltung 1010 (Fig. 11D) bereitzustellen. Ebenso sind die oberen Kontaktflächen (nicht gezeigt) direkt über den unteren Flächen in der Ebene der Siliciumschicht 1002 ausgebildet und elektrisch mit der oberen Schaltung 1000 (Fig. 11D) verbunden. Unter Bezugnahme auf Fig. 13B setzen die oberen und unteren Flächen (1024, 1020) eine wahlfreie Poly-Si-Schicht zur Verstärkung der Flächen für Kontakte ein. Durch die oberen Kontaktflächen 1024 hindurch sind Durchgangslöcher 1022 ausgebildet, um Zugang zu den unteren Kontaktflächen 1020 zu erhalten. Das Ätzen, um die Durchgangslöcher mit großem Seitenverhältnis auszubilden, wird mit einer RIE- Technik durchgeführt. Der elektrische Kontakt zwischen den oberen und unteren Einrichtungen wird durch Füllen der Durchgangslöcher 1022 mit einem elektrisch leitfähigen Material, wie Wolfram oder Aluminium, hergestellt.
Ein weiterer bedeutender Aspekt von dreidimensionalen Schaltungen bringt das Abschirmen von Einrichtungsschichten mit sich, um unerwünschte elektrische oder magnetische Störung zwischen den Einrichtungen zu vermeiden. Unter Bezugnahme auf Fig. 14 werden die Masseebenen 1026 zwischen den Einrichtungsschichten 1028 und 1030 angeordnet, um einer elektrischen Störung vorzubeugen. Diese leitfähigen Masseebenen 1026 können mit einem Metall oder durch ITO- Abscheidung auf der Oberfläche der Oxidschicht 1032 gegenüber der Einrichtung 1034 hergestellt werden. Alternativ können die Masseebenen mit einem elektrisch leitfähigen Epoxyharz oder mit einer stark dotierten Siliciumschicht ausgebildet werden, die den Platz einer Einrichtungsschicht im gestapelten Aufbau einnimmt.
Ein Vorteil der Verwendung der Übertragungstechnologie, um einen mehrschichtigen Stapel zu bilden, wird erhalten, wenn stärkerer Strahlungswiderstand und geringes Gewicht erwünscht sind. Das Entfernen des Substrats verringert die Wahrscheinlichkeit eines Single-Event-Upset und verringert das Gewicht, aber auch das Potential zur Verwendung eines starke Z-Strahlung abschirmenden Materials (high-Z radiation shielding material) auf der Außenseite der Einrichtung ist wichtig. Diese Abschirmung kann viele Schichten der gestapelten Schaltungen mit viel geringerer Gewichtszunahme schützen, als sie für eine 2D-Geometrie benötigt wird. Somit gibt es wichtige Vorteile für Anwendungen im Weltraum, bei denen Strahlungswiderstand und Gewicht wichtige Faktoren sind.
Ein weiterer Vorteil der vorgeschlagenen Technologie ist, dass die mehrschichtige Schaltung gegen unerlaubte Eingriffe widerstandsfähig gemacht werden kann. Dieser Vorteil ist besonders wichtig zur Verhinderung eines Reverse Engineering gesetzlich geschützter Schaltungen. Bei einer 2D- Schaltung kann der Chip aus dem Paket entfernt und durch mikroanalytische Techniken untersucht werden. Eine 3D- Schaltung kann jedoch auf eine solche Weise ausgebildet werden, dass die Trennung der Schichten nicht nur schwierig, sondern auch stark zerstörend ist, so dass eine Trennung der Schichten keine sinnvollen Profile oder nützlichen, mit Reverse Engineering erhaltenen Daten ergeben würde.
Durch Verwendung eines 3D-Ansatzes können Geschwindigkeitsvorteile erhalten werden. Zum Beispiel kann bei einem Speicher, der gestapelte 2D-Schaltungen umfasst, die Zugriffszeit verringert werden, weil die Übertragungsentfernung für Adresssignale kürzer ist als bei einem vergleichbaren, geneigten ebenen 2D-Speicher. Als weiteres Beispiel kann die Zugriffszeit durch Verwendung eines 3D-Adressierungsschemas für eine wirkliche 3D-Architektur auf ein noch geringeres Niveau verringert werden.
Die Übertragung von Schaltungen in eine 3D-Architektur kann auch die Integration von Analogsignale verarbeitenden Hochgeschwindigkeits-GeAs-Schaltungen (MMICs) mit Siliciumschaltungen gestatten. Dies gestattet die Integration von Mikrowellenschaltungen mit hoch dichten Hochgeschwindigkeits-Si-Schaltungen. Solche Vielseitigkeit ist möglicherweise mit anderen Ansätzen nicht leicht zu erreichen. Die Übertragung ist auch bei digitalen GeAs-Schaltungen anwendbar.
Schließlich macht der Übertragungsansatz die Verwendung von optoelektronischen Schaltungen und Einrichtungen möglich. Diese Schaltungen können für optisches Rechnen, optische. Ein-/Ausgabe oder optische Verbindungen zwischen Schaltungsebenen in dem 3D-Aufbau verwendet werden. Weitere Verwendungen von optoelektronischen Einrichtungen oder Schaltungen können relativ einfach integriert werden, wenn ein Bedürfnis nach diesen Einrichtungen aufkommt.
Diese Technologie macht die vertikale Integration von Speicherschichten möglich, was zu neuen Schaltungsarchitektuen führt. Spezifische Vorteile umfassen die folgenden:
- Extrem schnelle Zugriffszeit;
- Neue Speicherarchitekturen, die mit Speichermodellen für neuronale Netze besser kompatibel sind, und
- Kompatibilität mit optischer Verarbeitung und optischer Adressierung des Speichers.
Diese Vorteile sind ein Resultat der Fähigkeit, nicht nur Verbindungen zwischen Schichten zu integrieren, sondern auch optoelektronische Einrichtungen und Schaltungen in den Schichten dazwischenzusetzen. Somit kann die vorgeschlagene Technologie den grundlegenden Baustein für einen völlig neuen Typ der Schaltungsarchitektur bilden.

B. Ausbildung von 3D-Einrichtungen

In Übereinstimmung mit der vorliegenden Erfindung kann ein Herstellungsvorgang, der Einfach- und Zweifachübertragungsschritte und einen Bearbeitungsschritt für die Rückseite umfasst, eingesetzt werden, um verschiedene 3D- Einrichtungen bereitzustellen. Der Herstellungsvorgang beinhaltet die Ausbildung von Schaltungen in einem Si-Film eines SOI-Aufbaus, das Ankleben der Schaltungen an eine Überschicht und das Entfernen des Substrats. Zu diesem Zeitpunkt wurden die Siliciumschlatungen einfach übertragen und die Rückseite der Siliciumschaltungsschicht liegt frei. Eine Bearbeitung der Rückseite kann durchgeführt werden, solange die Bearbeitung mit dem ausgewählten Kleber verträglich ist. Nachdem die Bearbeitung der Rückseite durchgeführt ist, wird die Siliciumschaltungsschicht auf ein Glassubstrat übertragen (Zweifachübertragung).
In einem bevorzugten Beispiel, das keinen Teil der Erfindung bildet, kann ein MOSFET mit zwei Gates in Übereinstimmung mit dem oben beschriebenen Herstellungsvorgang ausgebildet werden. Zuerst wird eine Standard-MOSFET-Einrichtung 1050, die einen Drain (D), ein Gate (G1) und eine Source (S) aufweist (Fig. 15A), durch ein geeignetes Verfahren ausgebildet, wie vorher hier beschrieben. Der nächste Schritt in dem Vorgang ist, den Einrichtungsfilm 1052 zur Bearbeitung der Rückseite von seinem Substrat 1056 auf eine Überschicht zu übertragen. Ein Ansatz mit einfacher Übertragung ist in Fig. 15B-15D gezeigt. Unter Bezugnahme auf Fig. 15B wird ein Epoxyharz 1058 dafür verwendet, eine optisch durchlässige Überschicht 1060 anzubringen. In einem bevorzugten Beispiel wird eine Glasüberschicht, die mit A- Si beschictet ist, mit einem Zweikomponenten-Epoxyharz eingesetzt. Wenn die Vorderseite des Films 1052 mit der Überschicht 1060 verbunden wurde, wird das Substrat 1056 geätzt. Wie in Fig. 15C gezeigt, entfernt, das Ätzmittel das Siliciumsubstrat 1056 schnell, wobei die Oxidschicht 1054 als Ätzstopp dient. Die Ätzratenselektivität von 200 : 1 für Silicium gegenüber thermischem Siliciumdioxid gestattet die Verwendung sehr dünner Oxidschichten, die die Einrichtung 1050 vor dem Ätzmittel geschützt lassen.
Nach der einfachen Übertragung wird unter Verwendung einer Gatemaske mit entgegengesetzter Polarität (nicht gezeigt) die Oxidschicht 1054 entlang der Kanalregion 1062 bis zu einigen hundert Angström (~500 Å) dünner gemacht (Fig. 15D). Ein alternatives Verfahren zur Bereitstellung einer der Rückseite der MOSFET-Einrichtung 1050 benachbarten dünnen Oxidschicht ist in Fig. 15E dargestellt. Die Oxidschicht entlang des Kanalgebiets 1062 wird wieder unter Verwendung einer Maske (nicht gezeigt) weggeätzt, um die Rückseite der Einrichtung 1050 freizulegen. Als nächstes kann eine dünne Oxidschicht 1063 (~500 Å in dem Gebiet 1062 abgeschieden werden.
Dann wird ein zweites Gate (G2) über der dünnen Oxidschicht 1063 ausgebildet und mit dem ersten Gate (G1) wie folgt elektrisch verbunden. Unter Bezugnahme auf Fig. 15F, die eine Querschnittsansicht des in Fig. 15E gezeigten Aufbaus ist, kann ein Kontaktloch 1065 durch das dünner gemachte Oxid hindurch geöffnet werden und kann ein Gatematerial (1066) abgeschieden und geätzt werden, um ein zweites Gate (G2) 1065 auszubilden, das mit dem ersten Gate (G1) elektrisch verbunden ist. Diese Konfiguration mit zwei Gates dient dazu, den Treiberstrom für den MOSFET 1051 praktisch zu verdoppeln, da die Vorrichtung zwei Kanäle hat. Unter Bezugnahme auf Fig. 15G kann der MOSFET 1051 mit zwei Gates wieder übertragen und mit Epoxyharz 1067 mit einem permanenten Substrat 1068, wie Glas, verbunden werden.
In einem weiteren bevorzugten Beispiel, das keinen Teil der Erfindung bildet, kann ein 3D-MOSFET-Inverter 1070 mit zwei Gates so hergestellt werden, dass sich die n-Kanal- und p- Kanal-MOSFETS denselben Körper teilen, wobei ihre Kanäle auf dessen entgegengesetzten Seiten angeordnet, sind. Die Reihenfolge der Herstellung zur Bereitstellung eines Inverters mit zwei Gates ist in Fig. 16A-16J gezeigt. Unter Bezugnahme auf Fig. 16A beinhaltet die Vorrichtung 1070 einen n-Kanal-MOSFET 1072 mit einem Gate (G1), einer Source (S1) und einem Drain (D1) und einen p-Kanal-MOSFET 1074 mit einem Gate (G2), einer Source (S2) und einem Drain (D2). Unter Bezugnahme auf Fig. 16B beinhaltet der gemeinsam genutzte Bereich 1076 den n-Kanal 1078 und den p-Kanal 1080, die auf entgegengesetzten Seiten des Bereichs angeordnet sind. Genauer ist der Kanal für den n-Kanal-MOSFET entlang der oberen Schnittstelle 1081 des gemeinsam genutzten Bereichs angeordnet und ist der Kanal für den p-Kanal-MOSFET entlang der unteren Schnittstelle 1082 des gemeinsam genutzten Bereichs angeordnet.
Eine Reihe von Draufsichten, die die Verarbeitungsschritte darstellen, die zur Herstellung eines MOSFET-Inverters mit zwei Gates eingesetzt werden, sind in Fig. 16C-16J dargestellt. Fig. 16C stellt die Dotierung des Kanals für den p- Kanal-MOSFET dar. Ein Photoresist und eine Maske werden über der mit einem Muster versehenen Siliciuminsel 1084 angeordnet und es wird Phosphor (oder weitere n-Dotierstoffe) in die Fläche 1086 mit einem vorstehenden Bereich (Rp) nahe der unteren Schnittstelle 1082 implantiert (Fig. 16B). Das Implantat ist so, dass die Phosphorkonzentration an der unteren Schnittstelle etwa 10¹&sup6; cm&supmin;³ beträgt. Fig. 16D stellt die Dotierung des Kanals für den n-Kanal-MOSFET dar. Unter Verwendung eines Photoresists und einer Maske wird Bor (oder weitere p-Dotierstoffe) in die Fläche 1088 mit einem Rp nahe der oberen Schnittstelle 1081 implantiert (Fig. 16B). Das Implantat erzeugt vorzugsweise an der oberen Schnittstelle eine Borkonzentration von etwa 4 · 10¹&sup6; cm&supmin;³.
Fig. 16E stellt die Ausbildung des Kanalstopps 1083 (Fig. 16B) für den n-Kanal-MOSFET dar. Ein Photoresist und eine Maske werden so über der Siliciuminsel angeordnet, dass Bor in die Gebiete 1089 mit einem Rp in der Mitte des Siliciums implantiert wird. Dieses Implantat ist so, dass die durchschnittliche Borkonzentration in der Mitte des Silicium ungefähr 4 · 10¹&sup6; cm&supmin;³ beträgt. Fig. 16F stellt ein Kantenimplantat für den n-Kanal-MOSFET dar. Um den Effekt parasitärer Seitenwandtransistoren zu vermeiden, erstrecken sich die Eckgebiete 1077 (Fig. 16A) über das Gatematerial hinaus, was das Gate daran hindert, die Seitenwand der Siliciuminsel zu berühren, um einen Seitenwandtransistor auszubilden. Ferner sind diese Eckgebiete stark dotiert, um Seitenwandtransistoreffekte auf dem Inverter mit zwei Gates zu minimieren. Unter Verwendung eines Photoresists und einer Maske wird Bor (oder ein anderer p-Dotierstoff) in die Flächen 1090 mit einem Rp nahe der oberen Schnittstelle implantiert. Das Implantat erzeugt vorzugsweise eine Borkonzentration an der oberen Schnittstelle von etwa 5 · 10¹&sup7; cm&supmin;³.
Unter Bezugnahme auf Fig. 16G werden dann das Gate (G1) und die Kontaktfläche 1094 für den n-Kanal-MOSFET ausgebildet. Als nächstes wird das Dotieren für Source/Drain für die n- Kanal-Einrichtung ausgeführt. Unter Verwendung eines Photoresists und einer Maske wird Arsen (oder weitere n- Dotierstaffe), selbstausgerichtet mit dem Gate (G1), in den Bereich 1096 mit einem Rp nahe der oberen Schnittstelle und einer Arsenkonzentration von etwa 10²&sup0; cm&supmin;³ implantiert. Fig. 16H stellt die Ausbildung des Kanalstopps 1079 (Fig. 16B) für den p-Kanal-MOSFET dar. Unter Verwendung eines Photoresists und einer Maske wird Phosphor (oder weitere n- Dotierstoffe), selbstausgerichtet mit dem Gate (G1), in den Bereich 1097 mit einem Rp nahe der oberen Schnittstelle 1081 (Fig. 16B) und einer Phosphorkonzentration von etwa 8 x 10¹&sup6; cm&supmin;³ implantiert. Als nächstes wird das Dotieren für Soutce/Drain für den p-Kanal-MOSFET ausgeführt. Wieder unter Verwendung eines Photoresist oder einer Maske wird Bor in die Bereiche 1098 mit einem Rp in der Mitte des Siliciums und einer durchschnittlichen Borkonzentration von 10²&sup0; cm&supmin;³ implantiert.
Als nächstes wird das Gate (G2) für den p-Kanal-MOSFET ausgebildet und mit dem Gate (G1) elektrisch verbunden. Unter Bezugnahme auf Fig. 16J (die eine Schnittansicht von Fig. 16A entlang der Linie J-J ist) wird der MOSFET mit zwei Gates auf eine zeitweilige Überschicht 1100 einfach übertragen und durch ein Klebemittel oder ein Epoxyharz 1102 an der Überschicht angebracht. Dann wird die Oxidschicht 1104, auf der die Einrichtung angeordnet ist, unter Verwendung eines Photoresists und einer Maske selektiv geätzt, um zwei Bereiche 1106 und 1108 zu öffnen. Als nächstes werden das Gate (G2) im Bereich 1106 durch Metallisierung sowie die Kontaktbahn 1110 zur Kontaktfläche 1094 ausgebildet. Nach der Metallisierung werden die beiden Gates elektrisch verbunden.
In einer bevorzugten Ausführungsform der Erfindung ist ein dreidimensionaler Inverter mit einem Paar MOSFETs ausgebildet, die vertikal gestapelt sind, wie in Fig. 17D gezeigt. Die Herstellungsvorgang für den dreidimensionalen Inverter ist in Fig. 17A-17D gezeigt. Unter Bezugnahme auf Fig. 17A wird eine n-Kanal-Einrichtung 1200 in monokristallinem Silicium 1202 auf einem Oxid 1204 über einem Substrat (nicht gezeigt) ausgebildet. Nach einer zweifachen Übertragung wird die Vorrichtung mit einem Klebemittel oder Epoxyharz 1208 an einem Substrat (1206) angebracht. Eine Oxidschicht 1210 zur Passivierung wird über der Einrichtung 120 abgeschieden.
Unter Bezugnahme auf Fig. 17B wird eine p-Kanal-Einrichtung 1212 in monokristallinem Silicium 1214 auf einem Oxid 1216 auf einem Substrat (nicht gezeigt) separat hergestellt. Eine Oxidschicht 1224 wird über der p-Kanal-Einrichtung 1212 zur Passivierung angeordnet und eine einfache Übertragung wird so ausgeführt, dass die Einrichtung mit einem Klebemittel 1220 an einer Überschicht 1218 angebracht wird. Die p-Kanal-Einrichtung 1212 wird dann mit einem Klebemittel 1222 an der n-Kanal-Einrichtung angebracht, wodurch ein gestapelter Aufbau (Fig. 17C) gebildet wird.
Als nächstes wird eine Oxidschicht 1224 über der p-Kanal- Einrichtung 1212 zur Passivierung abgeschieden. Unter Bezugnahme auf Fig. 17D werden dann Durchgangslöcher 1226 ausgebildet, um zu den Gate-, Source- und Draingebieten der oberen Einrichtung 1212 und der verborgenen Einrichtung 1200 Zugang zu haben. Es wird eine Metallschicht 1228 abgeschieden und mit einem Muster versehen, um elektrische Verbindungen für den gestapelten Inverteraufbau 1230 auszubilden. Es wird bemerkt, dass die Verbindung der jeweiligen Gates in einer Ebene parallel zur Figur hergestellt ist, so dass die Durchgangslöcher nicht gezeigt sind.
In noch einer weiteren bevorzugten Ausführungsform, die keinen Teil der Erfindung bildet, wird ein vertikaler bipolarer Transistor in Übereinstimmung mit den Prinzipien der vorliegenden Erfindung hergestellt. Die Reihenfolge des Herstellungsprozesses ist in Fig. 18A-18H gezeigt. Mit einem Siliciumfilm 1240 auf einem Oxid 1242 auf einem Substrat 1244 beginnend (Fig. 18A), wird das Silicium in Einrichtungsgebieten mit einem Muster versehen, wie in Fig. 18B gezeigt. Als nächstes wired ein tiefes Implantieren (implant) eines n-Dotierstoffs 1241 ausgeführt, um ein n- dotiertes Kollektorgebiet herzustellen. Unter Bezugnahme auf Fig. 18C wird das Einrichtungsgebiet mit Bor oder anderen p-Dotierstoffen 1243 dotiert, um ein p-Basisgebiet 1251 bereitzustellen. Unter Bezugnahme auf Fig. 18D wird das Silicium mit einem n-Dotierstoff 1244 dotiert, um ein n+- Emittergebiet 1245 bereitzustellen. Als nächstes wird das Silicium stark mit einem n-Material 1247 dotiert, um ein n+-Kollektorgebiet 1248 (Fig. 18E) bereitzustellen.
Die Kollektor-, Emitter- und Basiskontakte 1252 können ausgebildet (Fig. 18F) und die Einrichtung kann auf eine Überschicht 1254 übertragen werden (Fig. 18G). Die Einrichtung wird mit einem Epoxyharz 1256 an einer Überschicht, angebracht und für eine weitere Bearbeitung umgekehrt. Zu diesem Zweck wird ein Abschnitt der Oxidschicht geätzt, was eine Öffnung 1258 auf der Rückseite der Siliciumschicht bildet. Als nächstes wird eine Metallschicht 1260 über der freiliegenden Rückseite des Siliciumfilms aufgebracht und gesintert (Fig. 18H). Unter der Voraussetzung, dass ein Hochtemperatur-Epoxyharz verwendet wird, kann vor der Metallisierung ein Hochtemperaturimplantieren (~450ºC) durchgeführt werden, um eine verborgene n+-Leiterschicht 1250 herzustellen.
Mit einem geeigneten Ablöseschichtmaterial und Ätzmittel können auch dreidimensionale Schaltungen aus III-V- Halbleitermaterialien hergestellt werden. Für eine Al-GaAs/GaAs-Einrichtung ist eine AlAs-Ablöseschicht bevorzugt. Für eine InP-Einrichtung ist eine InGaAs- Ablöseschicht bevorzugt. AlAs wird vorzugsweise mit HF- Säure geätzt, während InGaAs vorzugsweise mit einer Lösung aus Schwefel-/Wasserstoffperoxid und Wasser geätzt wird. Dieser Vorgang kann auch auf II-VI-Halbleiterschaltungen ausgedehnt werden.
Beispielsweise wird die Herstellung einer III-V- Schaltungsanordnung in Übereinstimmung mit der Erfindung unter Bezugnahme auf Fig. 19A-D beschrieben. Sie beginnt mit der Epitaxie der erforderlichen heteroepitaktischen Schichten aus AlGaAs und GaAs-Schichten auf einem GaAs- oder Ge-Substrat. Im Falle des GaAs-Substrats 312 wird zwischen den aktiven AlGaAs-Schichten 316 und dem Substrat 312 eine wahlfreie Schicht 314 aus AlAs ausgebildet, um das Entfernen des Substrats durch das Abätzverfahren zu erleichtern. Das AlAs bildet eine Ätzstoppschicht. Alternativ kann die X-Y-Anordnung durch einen CLEFT-Vorgang (siehe US- A-4,727,047, ausgegeben am 23. Februar 1988 an Fan et al.) oder durch ein chemisches, epitaktisches Abheben vom Substrat entfernt werden. Im Falle des Ge-Substrats kann eine Schicht aus AlAs als Ätzstopp verwendet werden, aber AlAs ist nicht wirklich notwendig, da das Ge-Substrat in H&sub2;O&sub2; ohne Schaden an den aktiven AlGaAs-Schlchten aufgelöst werden kann. Fig. 19A zeigt, dass der epitaktische Schichtaufbau eine aktive GaAs- (oder AlGaAs-) Schicht 366 umfasst, die durch OMCVD ausgebildet wurde. Es wird ein Muster aus Kontaktflächen 119 und Bussen (nicht gezeigt) durch photolithographische Techniken, Verdampfung und/oder Elektroplattieren auf der Vorderseite ausgebildet, wie in Fig. 19B gezeigt. Als nächstes werden die Schaltungen 313 isoliert, indem teilweise in die epitaktischen Schichten 316 geätzt wird, wie in Fig. 19B gezeigt. Dieser Schritt ist zu diesem Zeitpunkt nicht absolut erforderlich, er vereinfacht jedoch einen späteren Ätzschritt im Prozess.
Die nächste Stufe des Prozesses besteht aus dem Verbinden des Wafers mit einem Träger 380, wie Glas, Keramik oder dünner, rostfreier Stahl. Wenn der Träger für Infrarotstrahlung durchlässig ist, werden stromabwärtige Ausrichtungen Vorderseite an Rückseite erleichtert, aber die Ausrichtungen können auch durch sorgfältiges Zurdeckungbringen mit den Trägerkanten ausgeführt werden. Die bearbeitete Vorderseite wird unter Verwendung eines geeigneten Klebemittels (nicht gezeigt) mit dem Träger 380 verbunden (Fig. 19C). Nachdem der Träger 380 angebracht ist, wird der Wafer oder das Substrat 312 weggeätzt (oder abgespalten), was den dünnen Film 316 an den Träger 380 angebracht hinterlässt, wie in Fig. 19D gezeigt, in der die Struktur auf dem Träger umgedreht ist, um die Rückseite B für eine Bearbeitung freizulegen.
Wenn die Rückseite freiliegt, wird jegliches restliche entbehrliche Material durch selektives Ätzen in HF von der Rückseite entfern, um eine saubere GaAs-Kontaktschicht B freizulelgen. Die Rückseitenkontakte 321 und Busse 321x werden nun photolithographisch gestaltet und auf die Kontaktgebiete 316' elektroplattiert oder aufgedampft.
Wie in Fig. 20 gezeigt, kann die vordere, auf der Rückseite bearbeitete Schaltungsanordnung 330 direkt auf einem Siliciumwafer 323 an einem genauen Ort 310 angebracht werden, wobei X- und Y-Treiberschaltungen 320 und 322 aus Silicium im Wafer 323 ausgebildet und mit den X- und Y- Verbindungsflächen 324 bzw. 326 verbunden werden. Das Verbinden der Anordnung 330 mit dem Wafer 323 kann auch dadurch erreicht werden, dass die Kontaktflächen 326 durch freitragende Schienen ersetzt werden, die sich über die Fläche auf dem Wafer 323 erstrecken und die so zugeschnitten werden können, dass sie Verbindungsflächen für Schaltungen bilden.
Es ist zu bemerken, dass im ersten Schritt des Rückseitenprozesses unerwünschte epitaktische Schichten entfernt werden; diese Schichten sind vorhanden, um die Epitaxie einzuleiten, oder können Pufferschichten sein, die bei der endgültigen Einrichtung nicht benötigt werden. Um ihre Entfernung einfach zu machen, kann eine AlAs-Ätzstoppschicht (nicht gezeigt) in der Epitaxie zwischen diesen Schichten und dem epitaktischen Einrichtungsaufbau bereitgestellt werden. Die Schichten können dann in Ätzungen entfernt werden, die bei AlAs stoppen, wie die wohlbekannten PA- Ätzungen. Bei einem pH-Wert von etwa 8 lösen diese Ätzungen GaAs 1000 mal schneller auf, als AsGaAs. Nachdem das Ätzen beim AlAs stoppt, kann das AlAs in HF oder Rd entfernt werden.
Im oben beschriebenen Prozess wird die Rückseite des Substrats so mit einer multiplex-kompatiblen Metallisierung versehen, dass die Rückseite jedes Pixels berührt wird. Es ist zu bemerken, dass diese Art von Bearbeitung eine Ausrichtung Vorderseite zu Rückseite erfordert. Die Pixel werden dann durch eine Mesaätzung getrennt. Weil die Filme nur etwa 5 Mikrometer dick sind, ist die Mesaätzung unkompliziert und schnell. Das Ätzen kann entweder durch Nass- oder Trocken-Verarbeitung ausgeführt werden. Zu diesem Zeitpunkt kann der freiliegende Halbleiter mit einem Dielektrikum beschichtet werden, um eine Assoziation zu verhindern.
Wie in Fig. 21 gezeigt, können ein Detektor 450 und eine LED-Anordnung 300 zu einer Hybridanordnung gestapelt werden, die aus einer Dünnfilm-IR-X-Y-Detektoranordnung 450 besteht, die mit lichtdurchlässigem Klebemittel an einer unteren Dünnfilm-LED-Anordnung 300 befestigt ist, die auf einem Glassubstrat 620 angebracht ist. An der Oberseite des Detektors 450 wird eine Glaslinse 460 befestigt und es werden Wärmeübertragungsöffnungen 460 bereitgestellt, wie sie zu Kühlungszwecken notwendig sind. Der gesamte Aufbau kann ziemlich dünn sein (1 mil), wobei die Elektronik 470 um den Umfang herum bereitgestellt wird. Schließlich kann die monolithische Dünnfilmanordnung zur Bildverbesserung bei sichtbarem Licht sowie zur Anzeige von Daten, die Videobildern überlagert werden, an gewöhnlichen Gläsern angebracht werden.
Die Anwendungen der Einrichtung in Fig. 21 beinhalten militärische Nachtsichtsysteme, Entfernungsmesser, fortschrittliche militärische Avionik, persönliche Kommunikationssysteme und medizinische Systeme, bei denen eine Bildverbesserung in Echtzeit nützlich ist.
Wie schematisch in Fig. 22 und 23 gezeigt, können X-Y- Anordnungen auch verwendet werden, um eine Vielfarbanzeige auszubilden. Um eine solche Anzeige herzustellen, werden mit LED1, LED2 und LED3 benannte einzelne X-Y-Anordnungen aus zwei oder mehreren verschiedenen epitaktischen Aufbauten ausgebildet. Der Hauptunterschied im Aufbau liegt im Material 161, 162 und 163 der aktiven Schicht, das verschiedene Bandlücken haben muss, um verschiedene Farben zu erzeugen. Beispielsweise kann Rot 163 mit AlGaAs erzeugt werden und kann Grün 162 mit InAsGaP erzeugt werden. Die obere Einrichtung LED1 kann eine blaue LED, die aus einem II-VI-Material, wie ZnSe, ZnSSe oder einer Legierung der Gruppe IV, wie Sic, ausgebildet sein.
Die Anordnungen müssen mit der größeren Bandlücke LED1 näher zum Betrachter hin gestapelt sein. Das Material mit der größeren Bandlücke ist für die Strahlung der kleineren Bandlücke durchlässig. Somit ist der Betrachter auf diese Weise fähig, beide Farben zu sehen.
Die Herstellung des Stapels von drei LEDs 1020 ist wie folgt: als erstes werden die drei getrennten LED- Anordnungen LED1, LED2 und LED3 ausgebildet, wie vorher beschrieben. Als nächstes werden sie mit einem Glas 600 dazwischen zusammen gestapelt.
Ein transparentes Klebemittel oder Epoxyharz wird dafür verwendet, die Stapel aufeinander zu verbinden. Die oberen und unteren Verbindungsflächen P1 und P2 auf jeder LED werden gegenüber anderen LEDs seitlich versetzt, so dass einzelne LED-Pixel adressiert werden können (siehe Draufsicht Fig. 23).
Es können integrierte Schaltungen, die auf anderen Materialien hergestellt sind, unter Verwendung eines Übertragungsprozesses, wie oben beschrieben, zu 3D-Schaltungsmodulen gestapelt werden. Die Schaltungen können in II-VI oder I- VIII-Verbindungen oder in Diamantdünnfilmen hergestellt werden. Zusätzlich kann ein 3D-Schaltungsmodul gestapelte Schichten aus unterschiedlichen Materialien umfassen. Beispielsweise können GaAs-Schaltungen zu Si-Schaltungen benachbart gestapelt werden.
Fig. 24 stellt einen 3D-Schaltungsstapel dar, der durch leitfähiges Material verbunden ist. Die Schaltungsschichten 1410, 1410', 1410" sind auf ein Trägersubstrat 1401 gestapelt. Die Schaltungsschichten 1410, 1410', 1410" sind unter Verwendung eines oben beschriebenen Übertragungsprozesses getrennt hergestellt. Die Schaltungsschichten. 1410, 1410', 1410" sind durch zwischengelagerte Dünnfilm- Epoxyharzschichten 1420, 1420', 1420" an das Trägersubstrat 1401 und an benachbarte Schaltungsschichten angeklebt. Bei Übertragung jeder Schicht werden Verbindungen 1414 ausgebildet, indem die Epoxyschichten 1420', 1420" mit einem Muster versehen und geätzt werden, um Durchgangslöcher auszubilden und dann eine Dünnfilm- Metallisierungsschicht in den Durchgangslöchern abzuscheiden. Um die Wärmeleitfähigkeit von der Schaltung weg zu fördern, kann das Epoxyharz imprägniert und mit einem wärmeleitenden Material, wie Diamant, übersättigt werden.
Zusätzlich zu Metallkontakten durch die Durchgangslöcher hindurch können gestapelte Schichten von Schaltungen berührungslose Verbindungen einsetzen. Fig. 24B ist eine schematische Darstellung von gestapelten Schaltungsschichten, die berührungslose Verbindungen umfassen. Es sind zwei Dünnfilm-Schaltungsschichten 1410, 1410" gezeigt, die in einem Dünnfilm-Schaltungsmodul miteinander verbunden sind, das eine Mehrzahl von Dünnfilm-Schaltungsschichten aufweist. Jede verbundene Schaltungsschicht 1410, 1410" umfasst ein berührungsloses Kopplungselement 1415, 1415', die sich gegenseitig decken. Die Mehrzahl von Schaltungsschichten werden übertragen und, durch zwischengelagerte Epoxyharzschichten 1420, 1420', 1420" angeklebt.
Jede dazwischenliegende Schaltungsschicht 1410' muss mit einem Muster versehen und geätzt sein, um Durchgangslöcher durch diese Schicht hindurch auszubilden. Vorzugsweise wird die dazwischenliegende Schaltungsschicht 1410' vor einer Übertragung mit einem Muster versehen und geätzt. Das Durchgangsloch 1435 ist mit den Kopplungselementen 1415, 1415' zur Deckung gebracht. Die Durchgangslöcher 1435 sind mit Epoxyharz gefüllt. Die dazwischenliegende Schicht kann durch ein Kopplungselement (nicht gezeigt) auch an das Durchgangsloch 1435 gekoppelt sein, um eine Kette von miteinander verbundenen Schaltungsschichten zu erzeugen.
In einer bevorzugten Ausführungsform der Erfindung sind die berührungslosen Kopplungselemente 1415, 1415' übertragene Paare aus LED und Detektor. In dieser Ausführungsform werden die elektrischen Signale codiert und optisch zur jewieligen Schaltungsschicht übertragen, wo das optische Signal decodiert wird. Die Empfänger können übertragene, gestaltete photovoltaische Einrichtungen mit feiner Auflösung sein. Das Epoxyharz 1420, 1420', 1420" muss für die Wellenlänge des Lichts, das von den LEDs übertragen wird, wenigstens teilweise durchlässig sein. Eine einzelne Schaltungsschicht 1410 kann bei Verwendung von LEDs mit verschiedenen Wellenlängen, die gewählt wurden, um zu verschiedenen Detektoren zu passen, in miteinander verbundenen Schichten zu einer anderen bestimmten Schicht in einer Kette übertragen.
In einer alternativen bevorzugten Ausführungsform der Erfindung, die in Fig. 24C gezeigt ist, sind die Schaltungsschichten 1410, 1410' durch die berührungslosen Kopplungselemente 1415, 1415' kapazitiv gekoppelt. In dieser Ausführungsform sind die Kopplungselemente 1415, 1415' Metallplatten und sind die Epoxyharzschichten 14230, 1425 mit Diamant imprägniert, um als Dielektrikum zu arbeiten. Ebenso können die Schaltungsschichten 1410, 1410' induktiv gekoppelt sein, wobei die Kopplungselemente 1415, 1415' Induktionsschleifen sind. Diese Ausführungsformen sind in monolithischen integrierten Mikrowellenchaltungen (MMICs) besonders nützlich. Um den Einfluss elektromagnetischer Streufelder aus den Kopplungselementen auf benachbarte Schaltungen zu begrenzen, sind im Aufbau metallische Abschirmschichten 1430, 1435 ausgebildet, durch die sich die Durchgangslöcher hindurch erstrecken.

D. Wärmemanagement

Ein Vorteil der Herstellung von gestapelten 3D- Schalungsmodulen gemäß der Gegenstandserfindung ist, dass wärmeleitende Schichten zwischen gestapelte Schaltungsschichten eingefügt werden können, um die Wärmeübertragung zu einem äußeren Kühlkörper zu erhöhen. Diese Schichten können auch die Durchschlagfestigkeit der Isolatoren zwischen Schaltungen erhöhen. Die wärmeleitenden Schichten werden als Dünnfilmschichten hergestellt. Die wärmeleitenden Schichten können Dünnfilmdiamant, SiC, AlN, Aluminium, Zr, Keramik oder BeO umfassen. Die Wahl des wärmeleitenden Materials hängt von der Technikanwendung ab.
Fig. 25A ist eine schematische Darstellung eines Dünnfilmmoduls mit wärmeleitenden Schichten. Das gestapelte Modul wurde auf ein SiC-Trägersubstrat 1510 übertragen. Das Modul umfasst dazwischenliegende Schichten aus wärmeleitendem Material 1520a-m und Schaltungsschichten 1530a,m. Die Dünnfilm-Schaltungsschichten 1530a-m sind durch Durchgangslöcher 1535 im Substrat miteinander verbunden.
Fig. 25B ist eine Explosionsansicht eines Abschnitts des gestapelten Schaltungsmoduls Fig. 25A. Die wärmeleitenden Schichten 1520 umfassen SiC. Flexible Streifenleiter (stripline flex connectors) 1535b und 1525d wirken so, dass Wärmeenergie von den wärmeleitenden Schichten 1520b und 1525d zu einem Kühlkörper dissipiert wird. Die Dünnfilmschaltung 1530 ist von den wärmeleitenden Schichten 1520 durch eine dielektrische Diamant-Dünnfilmschicht 1542, 1544 isoliert. Vorzugsweise ist die dielektrische Schicht 1542, 1544 ein mit Diamant imprägniertes Epoxyharz. Die Dicke der dielektrischen Schichten 1542, 1544 ist durch den Diamantkorndurchmesser bestimmt, der vorzugsweise etwa 5 Mikrometer beträgt.
Fig. 25C ist eine Explosionsansicht der Dünnfilm- Modulschichten von Fig. 25B. Insbesdndere ist das Verbindungssystem für die Schaltungsschichten im Detail dargestellt. In einer bevorzugten Ausführungsform der Erfindung wird ein optisches Verbindungssystem verwendet. In den Schaltungsschichten 1530 sind GeAs-Emitter 1552 und Detektoren 1554 hergestellt. Die Emitter werden durch jeweilige optische Treiber 1551, 1553 getrieben.
Die hier beschriebenen gestapelten Dünnfilm- Halbleiterschichten haben Dicken im Bereich von 0,1 Mikrometer bis 10 Mikrometer und vorzugsweise zwischen 0,25 Mikrometer und 1 Mikrometer.
Während die Erfindung besonders unter Bezugnahme auf ihre bevorzugten Ausführungsformen gezeigt und beschrieben wurde, ist für Fachleute auf dem Gebiet selbstverständlich, dass daran verschiedene Veränderungen in Form und Einzelheiten innerhalb des Umfangs der vorliegenden Erfindung vorgenommen werden können, der wie durch die beigefügten Ansprüche definiert ist.

Claims

1. Verfahren zum Herstellen eines dreidimensionalen Schaltmoduls, das die Schritte umfasst:

Ausbilden einer ersten Schaltungsschicht (1202) auf einem ersten Substrat (1206)

Ausbilden einer zweiten Schaltungsschicht (1214) auf einem zweiten Substrat,

Übertragen der zweiten Schaltungsschicht (1214) vom zweiten Substrat auf die erste Schaltungsschicht (1202), wobei eine dazwischenliegende Klebeschicht (1222) die erste und zweite Schaltungsschicht trennt, die dazwischenliegende Klebeschicht auch beide Schaltungsschichten zusammenklebt, und

nach dem Übertragungsschritt Ausbilden von Öffnungen durch die dazwischenliegende Klebeschicht und Verbinden (1226) der ersten und zweiten Schaltungsschichten durch die dazwischenliegende Schicht (1222) hindurch.

2. Verfahren nach Anspruch 1, bei dem der Übertragungsschritt umfasst:

Verbinden der zweiten Schaltungsschicht (1214) mittels einer Klebeschicht mit der ersten Schaltungsschicht (1202).

3. Verfahren nach Anspruch 1, bei dem der Übertragungsschritt umfasst:

Ausbilden einer ersten Klebeschicht (1220) über der zweiten Schaltungsschicht (1214),

Übertragen der zweiten Schaltungsschicht (1214) auf eine Überschicht (superstrate) (1218)

Ausbilden einer zweiten Klebeschicht (1222) unter der zweiten Schaltungsschicht (1214),

Übertragen der zweiten Schaltungsschicht (1214) und der zweiten Klebeschicht (1222) auf die erste Schaltungsschicht (1202), und

Verfestigen der zweiten Klebeschicht (1222), zur Ausbildung der dazwischenliegenden Schicht.

4. Verfahren nach Anspruch 1, bei dem der Verbindungsschritt umfasst:

Ausbilden eines Durchgangs(1226) zwischen der ersten und der zweiten Schaltungsschicht, und

Koppeln der ersten und zweiten Schaltungsschicht durch den Durchgang (1226).

5. Verfahren nach Anspruch 4, bei dem der Kopplungs- schritt das Füllen des Durchgangs (1226) mit einem elektrischen Leitungsmaterial (1228) umfasst.

6. Verfahren nach Anspruch 4, bei dem der Kopplungsschritt das Bilden einer optischen Verbindung durch den Durchgang (1226) umfasst.

7. Verfahren nach Anspruch 4, bei dem der Kopplungsschritt das Bilden einer Verbindung durch elektromagnetische Felder durch den Durchgang (1226) umfasst.

8. Verfahren nach Anspruch 1, bei dem die dazwischenliegende Schicht (1222) einen Wärmeleiter umfasst, wobei das Verfahren ferner den Schritt des Verbindens der dazwischenliegenden Schicht mit einem Kühlkörper (1525) umfasst.

9. Verfahren nach Anspruch 1, bei dem die dazwischenliegende Schicht (1222) einen elektrischen Leiter umfasst, wobei das Verfahren ferner den Schritt des Verbindens der dazwischenliegenden Schicht mit einer elektrischen Erde umfasst.

10. Verfahren nach Anspruch 1, welches ferner das Entfernen des ersten Substrats (1206) von der ersten Schaltungsschicht (1202) umfasst.

11. Verfahren nach Anspruch 1, welches ferner das Verbinden eines dritten Substrats (1206) mit der zweiten Schaltungsschicht (1214) umfasst.

12. Verfahren nach Anspruch 1, welches das Positionieren der ersten und zweiten Schaltungsschichten (1410) über einem transparenten Substrat umfasst, wobei jede Schaltungsschicht eine Vielzahl von Transistoren in einer Dünnfilm-Halbleiterschicht aufweist, welche auf einer Dünnfilm-Isolierschicht ausgebildet ist und

die zweite Schaltungsschicht an der ersten Schaltungsschicht ohne ein vermittelndes Halbleitersubstrat angebracht ist und eine Dicke im Bereich von 10&supmin;&sup7; m bis 10&supmin;&sup5; m hat.