DE19731008A1

DE19731008A1 - Lesespannung-Steuereinrichtung für Halbleiter-Speichereinrichtung

Info

Publication number: DE19731008A1
Application number: DE19731008A
Authority: DE
Inventors: Hiroyuki Matsumoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-02-06
Filing date: 1997-07-18
Publication date: 1998-08-20
Also published as: KR100253782B1; US5870333A; JPH10222994A; KR19980069827A

Description

Die Erfindung bezieht sich auf eine Lesespannung-Steuer einrichtung für eine Halbleiter-Speicherein richtung wie beispielsweise ein wiederbeschreibbares Flash-EEPROM oder dergleichen.

Fig. 14 ist ein Blockdiagramm, welches eine herkömm liche Lesespannung-Steuereinrichtung für eine Halb leiter-Speichereinrichtung zeigt. In der Figur be zeichnet das Bezugszeichen 1 einen Adreßbus, bezeich net das Bezugszeichen 2 einen Datenbus, bezeichnen das Bezugszeichen 3 bzw. 4 einen X-Decodierer bzw. einen Y-Decodierer, die elektrisch mit dem Adreßbus 1 verbunden sind, bezeichnen Bezugszeichen 5 jeweils Wortleitungen, die elektrisch mit dem X-Decodierer 3 verbunden sind, bezeichnen Bezugszeichen 6 jeweils Bitleitungen, die elektrisch mit dem Y-Decodierer 4 verbunden sind, und bezeichnet das Bezugszeichen 7 eine(n) Transistorspeicher(zelle) , der bzw. die elek trisch mit der Bitleitung 6 und der Wortleitung 5 verbunden ist.

Das Bezugszeichen 8 bezeichnet einen Schreibimpuls-Gene rator zum Erzeugen eines Schreibimpulses, welcher einen Ring-Oszillator 9 und einen Frequenzteiler 10 umfaßt. Das Bezugszeichen 11 benennt einen Tristate-Puf fer, der elektrisch mit dem Datenbus 2 verbunden ist, um das Schreiben von Daten in einen Schreibda ten-Zwischenspeicher 12 in Antwort auf ein Schreib-Frei gabesignal zu sperren. Das Bezugszeichen 12 gibt den elektrisch mit dem Tristate-Puffer 11 verbundenen Schreibdaten-Zwischenspeicher an. Das Bezugszeichen 13 bezeichnet einen Schreibpuffer, der Transistoren 15 und 16 gemäß Fig. 2 umfaßt und einen Spannungsim puls, der der Breite eines Impulses entspricht, der durch den Schreibimpuls-Generator 8 über eine Span nungsversorgung 14 erzeugt wird, dem entsprechenden Transistor-Speicher 7 über den Y-Decodierer 4 und die entsprechende Bitleitung 6 in Antwort auf durch den Schreibdaten-Zwischenspeicher 12 ausgegebene Daten zuführt.

Das Bezugszeichen 17 bezeichnet einen Erfassungsver stärker zum Lesen geschriebener Daten, wenn eine Le sespannung für den entsprechenden Transistor-Speicher 7 auf einen einen vorbestimmten Wert überschreitenden Schwellenwert V_TH ansteigt. Das Bezugszeichen 18 gibt einen Lesedaten-Zwischenspeicher an, der elektrisch mit dem Erfassungsverstärker 17 verbunden ist. Das Bezugszeichen 19 gibt einen Tristate-Puffer an zum Sperren von Daten, die in den Lesedaten-Zwischenspei cher 18 zwischengespeichert wurden, bzgl. des Daten busses 2 in Antwort auf ein Schreib-Freigabesignal. Das Bezugszeichen 20 bezeichnet einen Tester bzw. ei ne Testvorrichtung zum Zuführen eines neuen Adreßsi gnals an den X-Decodierer 3 und den Y-Decodierer 4 sowie zum Zuführen eines neuen Datensignals zu dem Tristate-Puffer 11, wenn die Testvorrichtung ermit telt, daß die in dem entsprechenden Transistor-Spei cher 7 gespeicherten Daten durch den Tristate-Puffer 19 über den Datenbus 2 gelesen werden können.

Nachstehend wird die Funktionsweise der Lesespannung-Steuer einrichtung erklärt.

Fig. 14 zeigt eine Konfiguration eines nachladbaren Flash-EEPROMS. Ein Test zum Schreiben von Daten in ein bereits hergestelltes Flash-EEPROM wird durchge führt, indem die Testvorrichtung 20 elektrisch mit dem Adreßbus 1 und dem Datenbus 2 verbunden wird.

Fig. 15 ist ein Ablaufdiagramm zum Erklären der Funk tionsweise der herkömmlichen Lesespannung-Steuerein richtung für eine Halbleiter-Speichereinrichtung. Die Testvorrichtung 20 definiert zunächst die Adresse als eine führende Adresse (Schritt ST1) und initialisiert einen Schleifenzähler X (Schritt ST2). Sodann schrei tet die Testvorrichtung 20 zu der Festlegung einer Programm-Betriebsart fort (Schritt ST3) und legt Pro grammdaten und eine Adresse fest (Schritt ST4).

Ein Adreß-Signal, welches durch die Testvorrichtung 20 über den Adreßbus 1 in Übereinstimmung mit der auf diese Art und Weise festgelegten Adresse ausgegeben wird, wird durch den X-Decodierer 3 und den Y-Deco dierer 4 decodiert, so daß ein vorgegebener Transi stor-Speicher 7 des Speicherzellenfelds angegeben wird. Ein durch den Testvorrichtung 20 über den Da tenbus 2 in Antwort auf die wie vorstehend festgeleg ten Programmdaten ausgegebenes Datensignal wird über den Tristate-Puffer 11 und den Schreibdaten-Zwischen speicher 12 an den Schreibpuffer 13 ausgegeben. Fer ner führt der Schreibpuffer 13 entsprechend der Brei te des durch den Schreibimpuls-Generator 8 erzeugten Impulses dem vorstehend angegebenen Transistor-Spei cher 7 über den Y-Decodierer 4 und die entsprechende Bitleitung 6 einen Spannungsimpuls zu. Die gleichzei tige Zufuhr der Spannung zu dem Transistor-Speicher 7 erfolgt für 10s (Schritt ST5).

Ferner inkrementiert die Testvorrichtung 20 den Schleifenzähler X um 1 (Schritt ST6) und schreitet zu der Einstellung einer Programm-Überprüfungsbetriebs art fort (Schritt S7). Die Programm-Überprüfungsbe triebsart wird dazu verwendet, geschriebene Daten zu lesen, wenn die Lesespannung für den Transistor-Spei cher 7, der durch den Erfassungsverstärker 17 angege ben wird, auf den Schwellenwert V_TH angestiegen ist, der den vorbestimmten Wert übersteigt, und der es der Testvorrichtung 20 erlaubt, das zufriedenstellende Schreiben des angegebenen Transistor-Speichers 7 über den Lesedaten-Zwischenspeicher 18, den Tristate-Puf fer 19 und den Datenbus 2 zu erkennen. Diese Pro gramm-Prüfbetriebsart wird bei der Überprüfung (Schritt ST12) ausgeführt. Beim Schreiben der Daten in den Transistorspeicher 7 bewirkt die gleichzeitige Zufuhr des Spannungsimpulses zu dem Transistor-Spei cher 7, keine Erzielung der Lesespannung bzgl. der Schwelle V_TH, welche das Lesen der geschriebenen Daten erlaubt, so daß infolgedessen der Spannungsim puls immer mehrfach zugeführt wird. Demgemäß wird die Anzahl von Malen, mit der der Spannungsimpuls zuge führt wird, auf 25 Male als oberer Grenzwert festge legt (Schritt ST9) . Falls die Anzahl von Malen, mit der der Spannungsimpuls zugeführt wird, 25 Male er reicht und die Lesespannung den Schwellenwert V_TH, bei dem geschriebene Daten gelesen werden können, nicht erreicht (Schritt ST10) , dann legt die Testvorrich tung 20 eine Lesebetriebsart fest und bestimmt das Produkt als fehlerhafte Komponente (FEHLER) (Schritt ST11).

Falls in Schritt ST10 ermittelt wird, daß die Lese spannung den Schwellenwert V_TH, bei dem geschriebene Daten gelesen werden können, erreicht hat, dann wird das Schreiben der Daten in den Transistor-Speicher 7 als zufriedenstellend ermittelt. Wenn die letzte Adresse nicht erreicht wird (Schritt ST13) , dann schreitet die Testvorrichtung 20 zu der nächsten Adresse fort (Schritt ST14). Wenn in Schritt ST9 als Antwort NEIN aufgefunden wird, dann werden die Abläu fe der Schritte ST3 bis ST12 wiederholt, bis die Le sespannung den Schwellenwert V_TH erreicht, bei dem ge schriebene Daten gelesen werden können. Denn der Spannungsimpuls wird dem Transistor-Speicher 7 mehr fach zugeführt. Wenn durch die Wiederholung dieser Operationen die Verarbeitung an der letzten Adresse beendet ist, dann legt die Testvorrichtung 20 die Lesebetriebsart fest und bestimmt, daß das Produkt ein gutes Teil bzw. in Ordnung ist (I.O.) (Schritt ST15).

Weil die herkömmliche Lesespannung-Steuereinrichtung für eine Halbleiter-Speichereinrichtung wie vorste hend beschrieben aufgebaut ist, wird als Gestalt der Breite des durch den Schreibimpuls-Generator 8 er zeugten Impulses nur eine Form verwendet. Auf diese Art und Weise hat der durch den Schreibpuffer 13 dem Transistor-Speicher 7 zugeführte Spannungsimpuls zu jeder Zeit eine konstante Impulsbreite.

Daher steigt die Lesespannung des Transistor-Spei chers 7 jedesmal dann, wenn der Spannungsimpuls von dem Schreibpuffer 13 an den Transistor-Speicher 7 ge leitet wird, schrittweise an, wie in Fig. 16 gezeigt. Außerdem wird die Zufuhr des Spannungsimpulses von dem Schreibpuffer 13 zu dem Transistor-Speicher 7 un terbrochen, wenn die Lesespannung den Schwellenwert V_TH, bei dem der Erfassungsverstärker 17 die geschrie benen Daten lesen kann, erreicht hat. Da jedoch die Breite des durch den Schreibpuffer 13 zugeführten Spannungsimpulses nicht wählbar ist, nimmt die Breite V der stufenförmigen Spannung zu und verursacht da durch ein Problem dahingehend, daß Schwankungen der Lesespannungen der Vielzahl von Transistor-Speichern 7 auftreten.

Außerdem nimmt dadurch, daß die Breite des durch den Schreibpuffer 13 zugeführten Spannungsimpulses nicht wählbar ist, die Anzahl von Malen, mit der der Span nungsimpuls jedem Transistor-Speicher 7, dessen Lese spannung auch dann, wenn diesem der Spannungsimpuls zugeführt wird, schwer den den vorbestimmten Wert überschreitenden Schwellenwert V_TH erreicht, zugeführt wird, zu und verursacht dadurch ein Problem dahinge hend, daß Zeit benötigt wird, um eine Reihe von Tests auszuführen.

Ferner können Fälle vorliegen, in welchen der Span nungsimpuls gleichzeitig der Vielzahl der Transistor-Spei chern 7 zugeführt wird. In diesem Fall tritt der Unterschied im Anstieg der Lesespannung zwischen der Vielzahl der Transistor-Speicher 7a und 7b aufgrund von Schwankungen bei der Herstellung auf, wie bei spielhaft in Fig. 17 gezeigt. Infolgedessen wird der Spannungsimpuls kontinuierlich bzw. fortwährend dem Transistor-Speicher 7a zugeführt, bis die Lesespan nung den Schwellenwert V_TH erreicht, der das Lesen der in den Transistor-Speicher 7b geschriebenen Daten er laubt. Demgemäß entsteht ein Problem dahingehend, daß sich der Unterschied V der Lesespannung zwischen den Transistor-Speichern 7a und 7b ausbildet, und daß ei ne Zunahme des Unterschieds V der Lesespannung zu ei ner Fehlfunktion führt und nachfolgende Tests nur schwer auszuführen sind.

In Anbetracht der vorstehenden Punkte liegt der Er findung daher die Aufgabe zugrunde, eine Lesespan nung-Steuereinrichtung zu schaffen, die zur Verwen dung in einer Halbleiter-Speichereinrichtung, die in der Lage ist, die Breite eines jeder von Zellen zuge führten Spannungsimpulses auszuwählen, geeignet ist, und dadurch Schwankungen in Lesespannungen zwischen den Zellen reduziert und die Entscheidungszeit ver kürzt.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Lesespannung-Steuereinrichtung für eine Halbleiter-Spei chereinrichtung, umfassend: ein Speicherzellen feld, welches elektrisch mit einem X-Decodierer und einem Y-Decodierer verbunden ist; eine Schreibimpuls-Er zeugungseinheit zum Erzeugen eines Schreibimpulses mit einer beliebigen Wellenlänge; eine Schreibimpuls-Zu fuhreinheit zum Zuführen des Schreibimpulses mit der Wellenlänge, die durch die Schreibimpuls-Erzeu gungseinheit in Übereinstimmung mit einem Datensignal erzeugt wurde, zu einer Zelle des Speicherzellen felds, welche in Übereinstimmung mit einem Adressen signal durch den X-Decodierer und den Y-Decodierer angegeben wird; eine Lesespannung-Ermittlungseinheit zum Ermitteln, ob eine Lesespannung der angegebenen Zelle einen vorbestimmten Wert überschreitet und les bar ist; und eine Datenzufuhreinrichtung zum Zuführen eines neuen Adreß-Signals zu dem X-Decodierer und dem Y-Decodierer sowie zum Zuführen eines neuen Datensi gnals zu der Schreibimpuls-Zufuhreinheit, wenn die Lesespannung-Ermittlungseinheit ermittelt, daß die Lesespannung dieser Zelle lesbar ist.

Gemäß dem vorstehenden ersten Aufbau der Erfindung wird somit zum Erreichen der vorstehenden Aufgabe ei ne Lesespannung-Steuereinrichtung für eine Halblei ter-Speichereinrichtung bereitgestellt, welche eine Schreibimpuls-Erzeugungseinheit beinhaltet zum Erzeu gen eines Schreibimpulses mit einer wahlfreien Wel lenlänge, wobei der Schreibimpuls mit der Wellenlän ge, der durch die Schreibimpuls-Erzeugungseinheit ge neriert wird, einer bestimmten Zelle zugeführt wird. Auf diese Art und Weise kann eine vorteilhafte Wir kung dahingehend erzielt werden, daß dann, wenn Schreibimpulse, deren jeder eine Wellenlänge kürzer als jemals zuvor aufweist, einer Vielzahl von Zellen zugeführt werden, es möglich ist, Schwankungen in Le sespannungen zwischen der Vielzahl von Zellen zu re duzieren, und es bei Ausführung eines Beschleuni gungstests beim Sintern oder Einbrennen leicht mög lich ist, diejenigen Zellen aufzufinden, deren Rück haltecharakteristik bzw. Speichereigenschaft unzurei chend ist, wodurch die Qualität derselben verbessert werden kann. Ein weiterer vorteilhafter Effekt kann dadurch erzielt werden, daß dann, wenn ein Schreib-Im puls mit einer Wellenlänge, die geringfügig länger ist als jemals zuvor bzw. bisher, einer entsprechen den Zelle zugeführt wird, die Anzahl von Malen, mit der der Daten-Schreibvorgang ausgeführt wird, verrin gert und die Entscheidungszeit verkürzt werden kann. Ein weiter vorteilhafter Effekt kann dadurch erhalten werden, daß dann, wenn eine aus einer Vielzahl von Impuls-Wellenlängen gleich einer herkömmlich verwen deten gesetzt wird, diese auf dieselbe Art und Weise wie bisher verwendet werden können.

Gemäß einer alternativen Ausführungsform der Erfin dung wird eine Lesespannung-Steuereinrichtung für ei ne Halbleiter-Speichereinrichtung bereitgestellt, um fassend ein Speicherzellenfeld, welches elektrisch mit einem X-Decodierer und einem Y-Decodierer verbun den ist; eine Schreibimpuls-Erzeugungseinheit zum Er zeugen von Schreibimpulsen mit einer beliebigen Wel lenlänge; eine Vielzahl von Schreibimpuls-Zufuhrein heiten zum Zuführen der Schreibimpulse mit den Wel lenlängen, die durch die Schreibimpuls-Erzeugungsein heit in Übereinstimmung mit einer entsprechenden Vielzahl von Datensignalen erzeugt wurden, zu einer Vielzahl von Zellen des Speicherzellenfelds, welche in Übereinstimmung mit Adressensignalen durch den X-De codierer und den Y-Decodierer angegeben werden; ei ne Vielzahl von Lesespannung-Ermittlungseinheiten zum Beenden der Zufuhr eines Schreibimpulses aus einer entsprechenden Schreibimpuls-Zufuhreinheit der Viel zahl der Schreibimpuls-Zufuhreinheiten, wenn ermit telt wird, daß das in die entsprechende Zelle ge schriebene Datum lesebereit ist. Auf diese Art und Weise kann ein vorteilhafter Effekt dahingehend er zielt werden, daß es dann, wenn Schreibimpulse, deren jeder eine Wellenlänge kürzer als jemals zuvor hat, einer Vielzahl von Zellen zugeführt werden, möglich ist, Schwankungen in Lesespannungen zwischen der Vielzahl von Zellen zu reduzieren, und leicht ist, die Zellen mit der verschlechterten Rückhaltecharak teristik bei der Ausführung eines Beschleunigungs tests beim Sintern oder Burn-In zu finden, wodurch die Qualität derselben verbessert werden kann. Eine weitere vorteilhafte Wirkung kann dadurch herbeige führt werden, daß dann, wenn ein Schreibimpuls mit einer Wellenlänge, der geringfügig länger ist als je mals zuvor, einer entsprechenden Zelle zugeführt wird, die Anzahl von Malen, mit der ein Datenschreib vorgang durchgeführt wird, verringert und die Ent scheidungszeit verkürzt werden kann. Ein darüber hin aus vorteilhafter Effekt kann dadurch erhalten wer den, daß dann, wenn eine von einer Vielzahl von Im puls-Wellenlängen identisch zu einer herkömmlich ver wendeten festgelegt wird, diese auf dieselbe Art und Weise wie bisher verwendet werden können. Ein außer dem vorteilhafter Effekt wird dadurch herbeigeführt, daß dann, wenn die geschriebenen Daten gelesen werden können, die Zufuhr des Schreibimpulses in der Reihen folge von Zellen, deren geschriebene Daten in einen lesbaren Zustand gebracht worden sind, unterbrochen wird, wodurch der Unterschied zwischen Lesespannungen aufgrund von Schwankungen bei der Herstellung verrin gert werden kann.

Gemäß einer Weiterbildung der Erfindung wird eine Le sespannung-Steuereinrichtung für eine Halbleiter- Speichereinrichtung bereitgestellt, welche eine Viel zahl von Entscheidungs-Initialisierungsschaltungen zum Initialisieren von Ergebnissen von Ermittlungen durch sämtliche der Lesespannung-Ermittlungsschal tungen, nachdem die Datenzufuhreinheit erkannt hat, daß sämtliche der Lesespannung-Ermittlungseinheiten ermittelt haben, daß die geschriebenen Daten lesbar sind. Infolgedessen kann ein vorteilhafter Effekt da hingehend erzielt werden, daß es möglich ist, Zeit verluste zu vermeiden, die beim Schreiben jeder einer neuen Adresse zugeordneten Zelle erzeugt werden.

Gemäß einer Weiterbildung der Erfindung wird eine Le sespannung-Steuereinrichtung für eine Halbleiter-Spei chereinrichtung bereitgestellt, bei der eine Schreibimpuls-Erzeugungseinheit einen Frequenzteiler zum Unterteilen eines durch einen Impulsgenerator er zeugten Impulses in eine Vielzahl von Wellenlängen und eine erste Auswahleinheit zum Auswählen einer der Vielzahl von Wellenlängen in Übereinstimmung mit den durch die Datenerzeugungseinheit erzeugten Daten um faßt. Auf diese Art und Weise kann ein vorteilhafter Effekt dadurch erzielt werden, daß Schreibimpulse mit beliebig langen und kurzen Wellenlängen Zellen je weils in Übereinstimmung mit den durch die Daten-Zu fuhreinheit erzeugten Daten zugeführt werden kön nen.

Gemäß einer Weiterbildung der Erfindung wird eine Le sespannung-Steuereinrichtung für eine Halbleiter-Speicher einrichtung bereitgestellt, bei der die Schreibimpuls-Erzeugungseinheit einen Frequenzteiler zum Unterteilen eines durch einen Impulsgenerator er zeugten Impulses in eine Vielzahl von Wellenlängen und eine zweite Auswahleinheit zum Auswählen einer der Vielzahl von Wellenlängen in Übereinstimmung mit über erste externe Anschlüsse zugeführten Daten um faßt. Auf diese Art und Weise kann ein vorteilhafter Effekt dadurch erzielt werden, Schreibimpulse mit be liebig langen und kurzen Wellenlängen Zellen jeweils in Übereinstimmung mit den externen Daten zugeführt werden können.

Gemäß einer Weiterbildung der Erfindung wird eine Le sespannung-Steuereinrichtung für eine Halbleiter-Speicher einrichtung bereitgestellt, bei der eine er ste oder eine zweite Auswahleinheit einen zweiten ex ternen Anschluß aufweist, der zum Erzeugen eines Im pulses mit variabler Wellenlänge elektrisch mit einer Erzeugungseinheit für variable Impulse verbunden ist. Auf diese Art und Weise kann ein vorteilhafter Effekt dahingehend erzielt werden, daß die elektrische Ver bindung der Einheit zum Erzeugen eines variablen Im pulses mit dem zweiten externen Anschluß kontinuier liche wahlfreie Einstellungen der Zellen zugeführten Wellenlängen erlaubt, so daß eine Verringerung der Schwankungen der Lesespannungen zwischen den Zellen und eine Verringerung der Anzahl von Malen, mit wel chen ein Daten-Schreibvorgang durchgeführt wird, er folgt.

Typische verschiedener Ausführungsformen der Erfin dung wurden kurz beschrieben. Diese unterschiedlichen Ausführungsformen der vorliegenden Anmeldung sowie bestimmte Konfigurationen derselben sind der nachfol genden Beschreibung entnehmbar.

Die Erfindung wird daher nachstehend anhand von Aus führungsbeispielen unter Bezugnahme auf die beigefüg ten Fig. näher beschrieben. Es zeigen:

Fig. 1 ein Blockdiagramm, welches eine Lesespannung-Steuer einrichtung für eine Halbleiter-Speicherein richtung gemäß einem ersten Ausführungsbeispiel zeigt;

Fig. 2 ein Schaltungsdiagramm, welches die Einzelhei ten eines Schreibpuffers veranschaulicht;

Fig. 3 ein Blockschaltbild, welches die Einzelheiten einer Schaltungskonfiguration in der Umgebung einer Schreibimpuls-Erzeugungseinheit zeigt;

Fig. 4 ein Zeitverlaufsdiagramm zum Beschreiben von Signalverläufen, die durch einen Frequenzteiler aus gegeben werden;

Fig. 5 ein Ablaufdiagramm zum Beschreiben des Be triebsablaufs der Lesespannung-Steuereinrichtung für die in Fig. 1 gezeigte Halbleiter-Speichereinrich tung;

Fig. 6 ein Blockdiagramm, welches die Einzelheiten einer Schaltungskonfiguration in der Umgebung eines in einem zweiten Ausführungsbeispiel verwendeten Schreibimpuls-Generators zeigt;

Fig. 7 ein Blockdiagramm, welches die Einzelheiten einer Schaltungsanordnung in der Umgebung eines in einem dritten Ausführungsbeispiel verwendeten Schreibimpuls-Generators zeigt;

Fig. 8 ein Blockdiagramm, welches Einzelheiten einer Schaltungsanordnung in der Umgebung eines in einem vierten Ausführungsbeispiel verwendeten Schreibim puls-Generators zeigt;

Fig. 9 ein Blockdiagramm, welches eine Lesespannung-Steuer einrichtung für eine Halbleiter-Speicherein richtung gemäß einem fünften Ausführungsbeispiel zeigt.

Fig. 10 ein Schaltungsdiagramm, welches die Einzel heiten eines Schreibpuffers veranschaulicht;

Fig. 11 ein Blockdiagramm, welches die Einzelheiten einer Schaltungskonfiguration in der Umgebung eines Lesedaten-Zwischenspeichers aufzeigt;

Fig. 12 ein Schaltungsdiagramm, welches die Einzel heiten eines weiteren Beispiels des Schreibpuffers zeigt;

Fig. 13 ein Blockdiagramm, welches die Einzelheiten einer Schaltungskonfiguration in der Umgebung eines gemäß einem sechsten Ausführungsbeispiel eingesetzten Schreibdaten-Zwischenspeichers zeigt;

Fig. 14 ein Blockdiagramm, welches eine herkömmliche Lesespannung-Steuereinrichtung für eine Halbleiter-Speicher einrichtung zeigt;

Fig. 15 ein Ablaufdiagramm zum Beschreiben der Funk tionsweise der in Fig. 14 gezeigten Lesespannung-Steuer einrichtung;

Fig. 16 ein Kennlinien-Diagramm, welches einen An stieg der Lesespannung eines herkömmlichen Transi stors veranschaulicht; und

Fig. 17 ein Kennliniendiagramm einer Vielzahl von herkömmlichen Transistoren, welche die Unterschiede im Anstieg zwischen wechselseitigen Lesespannungen repräsentieren.

[Erstes Ausführungsbeispiel]

Fig. 1 ist ein Blockdiagramm, welches eine Lesespan nung-Steuereinrichtung für eine Halbleiter-Speicher einrichtung gemäß einem ersten Ausführungsbeispiel zeigt. In der Figur sind ein Adreßbus 1, ein Datenbus 2, ein X-Decodierer 3 und ein Y-Decodierer 4, welche beide elektrisch mit dem Adreßbus 1 verbunden sind, eine Vielzahl von Wortleitungen 5, die elektrisch mit dem X-Decodierer 3 verbunden sind, eine Vielzahl von Bitleitungen 6, die elektrisch mit dem Y-Decodierer 4 verbunden sind, und eine Vielzahl von Transistor-Spei chern (Zellen) 7, die jeweils mit den Bitleitun gen 6 und den Wortleitungen 5 verbunden sind, ge zeigt. Ein Speicherzellenfeld wird dadurch gebildet, daß die Vielzahl von Transistor-Speichern elektrisch miteinander verbunden ist. Das Bezugszeichen 21 be zeichnet einen Schreibimpuls-Generator (eine Schreib impuls-Erzeugungseinheit) zum Erzeugen eines Schreib impulses, welcher einen Ring-Oszillator (Impulsgene rator) 9, einen Frequenzteiler (Frequenzteiler-Ein heit) 22, eine Auswahlschaltung (erste Auswahl-Ein heit) 23, ein Schreibimpuls-Auswahlregister (erste Auswahl-Einheit) 24 und eine Decodierschaltung (erste Auswahlschaltung) 25 umfaßt. Das Bezugszeichen 11 be zeichnet eine einen Puffer mit drei Zuständen bzw. einen Tristate-Puffer, der elektrisch mit dem Daten bus 2 verbunden ist zum Unterbinden des Schreibens von Daten in einen Schreibdaten-Zwischenspeicher 12 in Antwort auf ein Schreib-Freigabesignal. Das Be zugszeichen 12 bezeichnet den Schreibdaten-Zwischen speicher, der elektrisch mit dem Tristate-Puffer 11 verbunden ist. Das Bezugszeichen 13 bezeichnet einen Schreibpuffer, welcher Transistoren 15 und 16 umfaßt, wie in Fig. 2 gezeigt, und durch eine Spannungsver sorgung 14 über den Y-Decodierer 4 und die entspre chende Bitleitung 6 in Antwort auf durch den Schreib daten-Zwischenspeicher ausgegebene Daten einen Span nungsimpuls entsprechend der Breite eines durch den Schreibimpuls-Generator 21 erzeugten Impulses zu führt. Nebenbei bemerkt bilden der Tristate-Puffer 11, der Schreibdaten-Zwischenspeicher 12 und der Schreibpuffer 13 eine Schreibimpuls-Zufuhreinheit.

Das Bezugszeichen 17 bezeichnet einen Erfassungsver stärker zum Lesen geschriebener Daten, wenn eine Le sespannung für den entsprechenden Transistor-Speicher 7 auf einen einen vorbestimmten Wert übersteigenden Schwellenwert V_TH ansteigt. Das Bezugszeichen 18 be nennt einen Lesedaten-Zwischenspeicher bzw. ein Lese daten-Latch, welches elektrisch mit dem Erfassungs verstärker 17 verbunden ist. Das Bezugszeichen 19 be zeichnet einen Tristate-Puffer zum Blockieren der Zu fuhr von Daten, die in dem Lesedaten-Zwischenspeicher 18 zwischengespeichert wurden, zu dem Datenbus 2 in Antwort auf ein Lese-Freigabesignal. Der Erfassungs verstärker 17, der Lesedatenspeicher 18 und der Tri state-Puffer 19 bilden nebenbei bemerkt eine Lese spannung-Ermittlungseinheit.

Das Bezugszeichen 26 bezeichnet eine Testvorrichtung bzw. einen Tester (Datenzufuhreinheit) zum Zuführen eines neuen Adreßsignals zu dem X-Decodierer 3 und dem Y-Decodierer 4 sowie zum Zuführen eines neuen Da tensignals zu dem Tristate-Puffer 11, wenn die Test vorrichtung ermittelt, daß die in dem entsprechenden Transistor-Speicher 7 gespeicherten Daten durch den Tristate-Puffer 19 über den Datenbus 2 gelesen werden können. Außerdem gibt die Testvorrichtung Daten, wel che aus Ausgangssignalen bzw. Ausgängen ausgewählt wurden, die von dem Frequenzteiler erzeugt wurden, in der Anfangsstufe ihres Betriebsablaufs an das Schreibimpuls-Auswahlregister 24 aus.

Fig. 3 ist ein Blockdiagramm, welches die Einzelhei ten einer Schaltungskonfiguration in der Umgebung des Schreibimpulsgenerators 21 zeigt. Das Bezugszeichen 24a bezeichnet eine UND-Schaltung zum Ausführen der logischen UND-Verknüpfung zwischen dem Schreib-Frei gabesignal und einem Adreß-Decodiersignal, welches durch Decodieren eines Adreß-Signals erhalten wird. Die Bezugszeichen 24b und 24c geben jeweils Transi storen an, die in Übereinstimmung mit dem Ausgang der UND-Schaltung 24a ein- und ausgeschaltet werden. Die Bezugszeichen 25a bis 25d geben jeweils NICHT-UND bzw. NAND-Schaltungen an, die die Decodierschaltung 25 bilden. Die Bezugszeichen 23a bis 23d bezeichnen jeweils Tristate-Puffer, die die Auswahlschaltung 23 bilden.

Nebenbei bemerkt ist der Frequenzteiler 22 in der La ge, vier Arten von Frequenzteiler-Ausgängen mit lan ger und kurzer Wellenlänge einschließlich einem Fre quenzteiler-Ausgang 2 mit einer Wellenlänge auf einem herkömmlichen Niveau, wie in Fig. 4 gezeigt, zu er zeugen.

Nachstehend wird die Funktionsweise des vorliegenden Ausführungsbeispiels beschrieben.

Fig. 1 zeigt eine Konfiguration eines wiederbe schreibbaren Flash-EEPROMS. Ein Test zum Schreiben von Daten in ein hergestelltes Flash-EEPROM wird da durch ausgeführt, daß die Testvorrichtung 26 elek trisch mit dem Adreßbus 1 und dem Datenbus 2 verbun den wird.

Fig. 5 ist ein Ablaufdiagramm zum Erklären der Funk tionsweise der Lesespannung-Steuereinrichtung für ei ne Halbleiter-Speichereinrichtung gemäß dem ersten Ausführungsbeispiel. Die Testvorrichtung 26 gibt zu nächst die aus den durch den Frequenzteiler 22 er zeugten Daten ausgewählten Daten bzw. Auswahldaten über den Datenbus 2 an das Schreibimpuls-Auswahlregi ster 24 aus (Schritt ST0). Die Auswahldaten der Aus gänge des Frequenzteilers 22 bilden eine Anweisung zum Veranlassen der Auswahlschaltung 23, einen der durch den Frequenzteiler 22 erzeugten Ausgänge, die in Fig. 4 gezeigt sind, auszuwählen.

Wie in Fig. 3 gezeigt, legt das Schreibimpuls-Aus wahlregister 24 die Auswahldaten der Ausgänge des Frequenzteilers 22 fest. Die Decodiereinheit 25 liest die Auswahldaten der Ausgänge des Frequenzteilers 22. Außerdem werden die Tristate-Puffer 23a bis 23d der Auswahlschaltung 23 in Übereinstimmung mit den Aus gängen der NAND-Schaltungen 25a bis 25d der Deco diereinheit 25 "Ein" oder "Aus"-gesteuert, so daß der Ausgang des Frequenzteilers 22, der dem durch die Textvorrichtung 16 vorgegebenen ausgewählten Datum entspricht, in Schritt ST5a ausgewählt wird.

Sodann definiert die Testvorrichtung 26 die Adresse als eine führende Adresse (Schritt ST1) und initiali siert einen Schleifenzähler X (Schritt ST2). Sodann schreitet die Testvorrichtung 26 zum Festlegen einer Programm-Betriebsart fort (Schritt ST3) und legt Pro grammdaten und eine Adresse fest (Schritt ST4).

Ein von der Testvorrichtung 26 über den Adreßbus 1 in Übereinstimmung mit der auf diese Art und Weise fest gelegte Adresse ausgegebenes Adreßsignal wird durch den X-Decodierer 3 und den Y-Decodierer 4 decodiert, so daß ein vorbestimmter Transistor-Speicher 7 des Speicherzellenfelds angegeben wird. Ein Datensignal, welches durch die Testvorrichtung 26 über den Daten bus 2 in Übereinstimmung mit den wie vorstehend be schrieben festgelegten Programmdaten ausgegeben wird, wird über den Tristate-Puffer 11 und den Schreibda ten-Zwischenspeicher 12 an den Schreibpuffer 13 aus gegeben. Sodann ermöglicht es der Schreibpuffer 13 der Auswahlschaltung 23, den Ausgang des Frequenztei lers 22 zu wählen, der durch den Schreimbimpuls-Ge nerator 21 erzeugt, d. h. durch die Testvorrichtung 26 in Schritt ST0 angegeben wird. Ferner führt der Schreibpuffer 13 dem vorstehend angegebenen Transi stor-Speicher 7 über den Y-Decodierer 4 und die ent sprechende Bitleitung 6 einen Spannungsimpuls zu, der der Impulsbreite des ausgewählten Ausgangs der Span nungsversorgung 14 entspricht. Die gleichzeitige Zu fuhr der Spannung zu dem Transistor-Speicher 7 er folgte bisher für 10S. Dies entspricht jedoch dem Fall, in dem der Ausgang des in Fig. 4 gezeigten Fre quenzteilers 2 ausgewählt wurde. Wenn der Frequenz teiler-Ausgang 1 ausgewählt wird, erfolgt beispiels weise die Spannungsversorgung für T = 5s. Wenn der Frequenzteiler-Ausgang 3 ausgewählt wird, erfolgt beispielsweise die Spannungsversorgung für T 1= 5s. Ferner erfolgt dann, wenn der Frequenzteiler-Ausgang 4 ausgewählt wird, die Spannungsversorgung für bei spielsweise T = 20s (Schritt ST5a).

Darüber hinaus inkrementiert die Testvorrichtung 26 den Schleifenzähler X um 1 (Schritt ST6) und schrei tet zu der Festlegung einer Programm-Überprüfungsbe triebsart fort (Schritt ST7). Die Programm-Überprü fungsbetriebsart wird dazu verwendet, geschriebene Daten zu lesen, wenn die Lesespannung für den Transi stor-Speicher 7, der durch den Erfassungsverstärker 17 angegeben wird, auf den Schwellenwert V_TH angestie gen ist und damit den vorbestimmten Wert übersteigt und der Testvorrichtung 27 ermöglicht, das zufrieden stellende Schreiben des spezifizierten Transistor- Speichers 7 über den Lesedaten-Zwischenspeicher 18, den Tristate-Puffer 19 und den Datenbus 2 zu erken nen. Diese Programm-Überprüfungsbetriebsart wird bei der Überprüfung ausgeführt (Schritt ST12). Beim Schreiben der Daten in den Transistor-Speicher 7 be wirkt die gleichzeitige Zufuhr des Spannungsimpulses zu dem Transistor-Speicher 7, daß die Lesespannung den Schwellenwert V_TH, der das Lesen der geschriebenen Daten erlaubt, nicht erreicht, so daß daher der Span nungsimpuls immer mehrere Male zugeführt wird. Demge mäß wird die Anzahl von Malen, mit der der Span nungsimpuls zugeführt wird, auf 25 Male als oberer Grenzwert festgelegt (Schritt ST9). Falls die Anzahl von Malen, mit der der Spannungsimpuls zugeführt wird, 25 Male erreicht und die Lesespannung den Schwellenwert V_TH nicht erreicht (Schritt ST10), dann legt die Testvorrichtung 26 eine Lesebetriebsart fest und ermittelt, daß das Produkt eine fehlerhafte Kom ponente ist (FEHLER) (Schritt ST11).

Falls in Schritt ST10 ermittelt wird, daß die Lese spannung den Schwellenwert V_TH, bei dem geschriebene Daten gelesen werden können, erreicht hat, dann wird das Schreiben der Daten in den Transistor-Speicher 7 als zufriedenstellend bewertet. Falls die letzte Adresse zu dieser Zeit nicht erreicht wird (Schritt ST13) , dann schreitet die Testvorrichtung zu der nächsten Adresse fort (Schritt ST14). Falls als Ant wort in Schritt ST9 NEIN ermittelt wird, dann werden die Vorgänge gemäß den Schritten ST3 bis ST12 wieder holt, bis die Lesespannung den Schwellenwert V_TH er reicht, bei der geschriebene Daten gelesen werden können (Schritt ST12). Denn der Spannungsimpuls wird dem Transistor-Speicher 7 mehrere Male zugeführt. Falls die Verarbeitung bzgl. der letzten Adresse durch die Wiederholung dieser Operationen abgeschlossen wird, dann legt die Testvorrichtung 26 die Lesebe triebsart fest und ermittelt, daß das Produkt zufrie denstellend ist (Schritt ST15).

Obwohl die Halbleiter-Speichereinrichtung gemäß dem ersten Ausführungsbeispiel als Flash-EEPROM beschrie ben wurde, ist die vorstehende Beschreibung auch auf ein EPROM anwendbar.

Gemäß dem ersten Ausführungsbeispiel wie vorstehend beschrieben kann, weil die Wellenlänge des durch den Schreibimpuls-Generator 21 erzeugten Impulses mittels der Angabe durch die Testvorrichtung 26 frei gewählt werden kann, der Schreibimpuls, dessen Wellenlänge kürzer als bisher ist, dem Transistor-Speicher 7 zu geführt werden. Ferner kann eine stufenförmige Span nungsbreite V verringert werden, so daß Schwankungen der Lesespannungen zwischen der Vielzahl von Transi stor-Speichern 7 verkleinert werden können. Da die Lesespannung gleichmäßiger als jemals zuvor gemacht werden kann, ist es leicht, Transistor-Speicher 7 zu finden, deren Rückhaltecharakteristik bei der Ausfüh rung eines Beschleunigungstests beim Sintern oder Burn-In zum Zeitpunkt eines Speichertests verschlech tert ist, so daß die Qualität derselben verbessert werden kann.

Falls ein Schreibimpuls, dessen Wellenlänge etwas lang ist, einem Transistor-Speicher 7 zugeführt wird, der den Schwellenwert V_TH auch dann nur schwer er reicht, wenn ihm der Spannungsimpuls zugeführt wird, ist es möglich, die Anzahl von Malen zu reduzieren, mit der die Daten in den Transistor-Speicher 7 ge schrieben werden, und das Ermittlungszeitintervall zu verkürzen.

Ferner kann dann, wenn eine von Wellenlängen einer Vielzahl von Impulsen, die durch den Schreibimpuls-Gene rator 21 erzeugt werden, gleich einer herkömmli chen Wellenlänge gesetzt wird, ein Benutzer auf die selbe Art und Weise wie beim Stand der Technik Ge brauch von der Lesespannung-Steuereinrichtung machen.

[Zweites Ausführungsbeispiel]

Fig. 6 ist ein Blockdiagramm, welches die Einzelhei ten einer Schaltungskonfiguration in einer Umgebung eines Schreibimpulsgenerators zeigt, der in einem zweiten Ausführungsbeispiel der Erfindung verwendet wird. In derselben Zeichnung bezeichnet das Bezugs zeichen 27 einen externen Anschluß (zweiter externer Anschluß), der elektrisch mit einem Tristate-Puffer 23d einer Auswahleinheit 23 verbunden ist und mit ei nem Impulsgenerator (Erzeugungseinheit für variable Impulse) verbindbar ist zum Erzeugen eines Impulses mit variabler Wellenlänge.

Da das zweite Ausführungsbeispiel bzgl. der weiteren Konfigurationen mit dem ersten Ausführungsbeispiel identisch ist, wird die Beschreibung gemeinsamer Ele mente weggelassen.

Nachstehend wird die Funktionsweise des vorliegenden Ausführungsbeispiels näher beschrieben.

Da die Auswahlschaltung 23 in dem zweiten Ausfüh rungsbeispiel über den externen Anschluß 27 mit einem Impulsgenerator zum Erzeugen eines bzgl. der Wellen länge variablen Impulses sowie mit einer Vielzahl von Impuls-Wellenlängen, die durch einen Ring-Oszillator 9 erzeugt werden, und einem Frequenzteiler 22 verbun den werden kann, kann eine Impuls-Wellenlänge, die jedem Transistor-Speicher 7 zugeführt wird, auf einer herkömmlichen Basis beliebig eingestellt werden.

Gemäß dem wie vorstehend beschriebenen zweiten Aus führungsbeispiel kann die Wellenlänge, die jedem Transistor-Speicher 7 zugeführt wird, kontinuierlich beliebig eingestellt werden, indem der Impulsgenera tor zum Erzeugen des bzgl. der Wellenlängen variablen Impulses mit dem externen Anschluß 27 verbunden wird. Es ist auch möglich, Schwankungen der Lesespannung zwischen einer Vielzahl von Transistor-Speichern 7 zu reduzieren und die Anzahl von Malen, mit der Daten in den entsprechenden Transistor-Speicher 7 geschrieben werden, zu verringern.

[Drittes Ausführungsbeispiel]

Fig. 7 ist ein Blockdiagramm, welches die Einzelhei ten einer Schaltungskonfiguration in einer Umgebung eines Schreibimpulsgenerators zeigt, der in einem dritten Ausführungsbeispiel verwendet wird. In der selben Zeichnung bezeichnen die Bezugszeichen 28a und 28b externe Anschlüsse (erste externe Anschlüsse) Eine Auswahlschaltung (zweite Auswahlschaltung) 23 und eine Decodierschaltung (zweite Auswahleinheit) 25 wählen eine aus einer Vielzahl von Wellenlängen, die durch einen Frequenzteiler 22 in Übereinstimmung mit durch diese Anschlüsse 28a und 28b zugeführten Daten unterteilt wurden, aus.

Da das dritte Ausführungsbeispiel bzgl. der weiteren Konfigurationen mit dem ersten Ausführungsbeispiel identisch ist, wird die Beschreibung gemeinsamer Ele mente weggelassen.

In dem dritten Ausführungsbeispiel werden beispiels weise Werte (0,0), (0,1), (1,0) und (1,1) den ex ternen Anschlüssen 28a und 28b zugeführt, um NAND-Schal tungen 25a bis 25d der Decodierschaltung 25 an stelle der Spezifikation durch die Testvorrichtung 26 zu aktivieren. In Antwort auf deren Betriebsabläufe werden Tristate-Puffer 23a bis 23d der Auswahlschal tung 23 so gesteuert, daß der entsprechende Ausgang des Frequenzteilers 22 in Übereinstimmung mit den durch die externen Anschlüsse 28a und 28b zugeführten Werten ausgewählt wird.

Gemäß dem wie vorstehend beschriebenen dritten Aus führungsbeispiel kann der beabsichtigte Ausgang des Frequenzteilers 22 in Übereinstimmung mit den über die externen Anschlüsse zugeführten Werten 28a und 28b ausgewählt werden, so daß daher die externe Steuerung vereinfacht werden kann.

[Viertes Ausführungsbeispiel]

Fig. 8 ist ein Blockdiagramm, welches die Einzelhei ten einer Schaltungskonfiguration in der Umgebung ei nes in einem vierten Ausführungsbeispiel verwendeten Schreibimpulsgenerators veranschaulicht. Das vorlie gende Ausführungsbeispiel zeigt eine Kombination des in dem zweiten Ausführungsbeispiel beschriebenen ex ternen Anschlusses 27 und der in dem dritten Ausfüh rungsbeispiel beschriebenen externen Anschlüsse 28a und 28b.

Da das vierte Ausführungsbeispiel bzgl. der weiteren Konfigurationen mit dem ersten Ausführungsbeispiel identisch ist, wird die Beschreibung gemeinsamer Ele mente weggelassen.

Gemäß dem vorstehend beschriebenen vierten Ausfüh rungsbeispiel kann die jedem Transistor-Speicher 7 zugeführte Wellenlänge auf herkömmlicher Basis durch Verbinden eines Impulsgenerators zum Erzeugen eines bzgl. der Wellenlänge variablen Impulses mit dem ex ternen Anschluß 27 beliebig eingestellt werden. Fer ner kann ein beabsichtigter Ausgang eines Frequenz teilers 22 durch Zuführen von Werten an die externen Anschlüsse 28a und 28b ausgewählt werden, so daß eine externe Steuerung vereinfacht werden kann.

[Fünftes Ausführungsbeispiel]

Fig. 9 ist ein Blockdiagramm, welches eine Lesespan nung-Steuereinrichtung für eine Halbleiter-Speicher einrichtung gemäß einem fünften Ausführungs beispiel zeigt. Fig. 9 zeigt ein n Bit-Gegenstück des in Fig. 1 gezeigten Blockdiagramms. In der Zeichnung bezeichnen Bezugszeichen 11a bis 11n jeweils Trista te-Puffer. Die Bezugszeichen 12a bis 12n bezeichnen jeweils Schreibdaten-Zwischenspeicher. Die Bezugszei chen 13a bis 13n bezeichnen Schreibpuffer, welche Transistoren 15a bis 15n, 16a bis 16n und 33a bis 33n benennen, wie jeweils in Fig. 10 gezeigt. Nebenbei bemerkt bilden die Tristate-Puffer 11a bis 11n, die Schreibdaten-Zwischenspeicher 12a bis 12n und die Schreibpuffer 13a bis 13n jeweils Schreibimpuls-Zu fuhreinheiten.

Die Bezugszeichen 17a bis 17n bezeichnen jeweils Er fassungsverstärker. Die Bezugszeichen 18a bis 18n be zeichnen Schreibdaten-Zwischenspeicher, die aus Puf fern 18aa bis 18na, 18ab bis 18nb und 18ac bis 18nc bestehen, wie jeweils in Fig. 11 gezeigt. Die Bezugs zeichen 19a bis 19n bezeichnen jeweils Tristate-Puf fer. Nebenbei gemerkt bilden die Erfassungsver stärker 17a bis 17n, die Leseverstärker 18a bis 18n und die Tristate-Puffer 19a bis 19n jeweils Lesespan nung-Ermittlungsschaltungen. Die Bezugszeichen 31a bis 31n bezeichnen jeweils Spannungs- bzw. Netzver sorgungen. Die Bezugszeichen 32a bis 32n bezeichnen jeweils Transistoren, die in Antwort auf ein durch eine Testvorrichtung 26 ausgegebenes Schreib- Startsignal eingeschaltet werden und die Schreibda ten-Zwischenspeicher 18a bis 18n in Antwort auf das Schreib-Startsignal initialisieren. Die Netzversor gungen 31a bis 31n und die Transistoren 32a bis 32n bilden jeweils Entscheidungs-Ini tialisierungsschaltungen.

Das Bezugszeichen 21 bezeichnet einen Schreibimpuls-Gene rator bzw. eine Schreibimpuls-Erzeugungseinheit).

Da das fünfte Ausführungsbeispiel bzgl. der weiteren Konfigurationen mit dem ersten Ausführungsbeispiel identisch ist, wird die Beschreibung gemeinsamer Ele mente weggelassen.

Als Nächstes wird nachstehend die Funktionsweise des fünften Ausführungsbeispiels beschrieben.

Das fünfte Ausführungsbeispiel zeigt das n Bit-Ge genstück und ist dadurch gekennzeichnet, daß Tran sistoren 33a bis 33n, die jeweils in Antwort auf Aus gänge von Lesedaten-Zwischenspeichern, die durch die Lesedaten-Zwischenspeicher 18a bis 18n innerhalb der Schreibpuffer 13a bis 13n abgeschaltet werden, be reitgestellt sind.

Falls Schreibimpulse von den Schreibpuffern 13a bis 13n an ihre entsprechenden Transistor-Speicher 7a bis 7n zugeführt werden, so daß geschriebene Daten aus diesen durch die einzelnen Erfassungsverstärker 17a bis 17n auf eine Art und Weise ähnlich wie bei dem ersten Ausführungsbeispiel gelesen werden können, dann wird "0" in die entsprechenden Lesedaten- Zwischenspeicher 18a bis 18n zwischengespeichert. Da "0" als die Lesedaten-Zwischenspeicher-Ausgänge für die entsprechenden Transistoren 33a bis 33n in Über einstimmung mit dem Zwischenspeichern von "0" in die jeweiligen Lesedaten-Zwischenspeicher 18a bis 18n ausgegeben wird, werden die entsprechenden Transisto ren 33a bis 33n abgeschaltet, so daß die Zufuhr der Schreibimpulse durch die entsprechenden Schreib-Puf fer 13a bis 13n zu den Transistor-Speichern 7a bis 7n beendet wird.

Demgemäß bewirken gemäß dem Stand der Technik die Transistor-Speicher 7a und 7b wechselweise den Unter schied V zwischen den Lesespannungen aufgrund von Schwankungen bei der Herstellung, wie in Fig. 17 bei spielhaft gezeigt. Gemäß dem fünften Ausführungsbei spiel jedoch kann der Unterschied V zwischen den Le sespannungen aufgrund der Schwankungen bei der Her stellung verringert werden, weil dann, wenn die ge schriebenen Daten durch die jeweiligen Erfassungsver stärker 17a bis 17n gelesen werden können, die Zufuhr der Schreibimpulse zu den Transistor-Speichern 7a bis 7n, die in Zustände versetzt sind, in welchen sie durch die Erfassungsverstärker 17a bis 17n gelesen werden können, unterbrochen ist.

Da Schwankungen der Lesespannung nach dem Schreiben in alle Bereiche, welches vor dem Löschen der Spei cher erfolgt, das erforderlich ist, ein Überlöschen beim Speicherlöschen zu vermeiden, besonders dann re duziert werden, wenn das vorliegende Ausführungsbei spiel auf ein Flash-EEPROM angewandt wird, können auch Schwankungen der Lesespannung nach dem Löschen der Speicher verringert werden.

Obwohl die Schreibpuffer 13a bis 13n wie in Fig. 10 gezeigt konfiguriert sind, kann derselbe wie vorste hend beschriebene Effekt auch dann erzielt werden, wenn anstelle der Schreibpuffer 13a bis 13n eine UND-Schal tung 34a wie in Fig. 12 gezeigt bereitgestellt und mit den Ausgängen der Lesedaten-Zwischenspeicher, den Ausgängen der Schreibdaten-Zwischenspeicher und dem Ausgang des Schreibimpuls-Generators versorgt wird.

Das fünfte Ausführungsbeispiel ist dadurch gekenn zeichnet, daß die Spannungs- bzw. Netzversorgungen 31a bis 31n bereitgestellt sind und Transistoren 32a bis 32n in Antwort auf das durch die Testvorrichtung 26 gemäß Fig. 11 ausgegebene Schreib-Startsignal ein geschaltet werden. Die Lesedaten-Zwischenspeicher 18a bis 18n können auf der Grundlage des durch die Test vorrichtung 26 ausgegebenen Schreib-Startsignals in itialisiert werden.

Denn wenn die Schreibimpulse durch die Schreibpuffer 13a bis 13n jeweils ihren entsprechenden Transistor-Spei chern 7a bis 7n zugeführt werden und die ge schriebenen Daten durch die jeweiligen Erfassungsver stärker 17a bis 17n gelesen werden können, dann wird "0" in die entsprechenden Lesedaten-Zwischenspeicher 18a bis 18n zwischengespeichert, so daß die Zufuhr der Schreibimpulse durch die entsprechenden Schreib puffer 13a bis 13n zu den Transistor-Speichern 7a bis 7n unterbrochen wird. Die Testvorrichtung 26 beginnt mit dem Schreiben in die nächste Adresse, wenn die Zufuhr der Schreibimpulse zu allen Transistor-Spei chern 7a bis 7n unterbrochen wird.

Nun führt die Testvorrichtung 26 das Schreib-Start signal den Transistoren 32a bis 32n als "1" zu, um die Transistoren 32a bis 32n einzuschalten. Dar über hinaus führen die Netzversorgungen 31a bis 31n Spannungen zu den jeweiligen Lesedaten-Zwischen speichern 18a bis 18n zu, so daß die Leseda ten-Zwischenspeicher 18a bis 18n anfänglich von "0" auf "1" eingestellt werden.

Falls eine derartige Konfiguration nicht herbeige führt wird, dann bleibt ein Lesedaten-Zwischen speicher 18 auch dann "0", wenn ein Übergang zu der Zufuhr eines Schreibimpulses zu einem Transistor-Speicher 7 ent sprechend einer neuen Adresse erfolgt. Daher wird ein erster Schreibimpuls nicht dem Transistor-Speicher 7 entsprechend der neuen Adresse zugeführt, und ein Er fassungsverstärker 17, der ermittelt, daß die Lese spannung des Transistor-Speichers 7 auf einen Schwel lenwert V_TH, der einen vorbestimmten Wert übersteigt, angestiegen ist, bewirkt, daß der Lesedaten-Zwischen speicher 18 "1" als Wert gespeichert hält. Infolgedessen entsteht, da ein zweiter Schreibimpuls dem Transistor-Speicher 7 zugeführt wird, ein Zeit verlust um diejenige Zeit, die benötigt wird, um den Schreibimpuls einmal zuzuführen. Das fünfte Ausfüh rungsbeispiel kann jedoch das Auftreten dieses Zeit verlustes vermeiden.

Gemäß dem wie vorstehend beschriebenen fünften Aus führungsbeispiel kann zusätzlich zu dem durch das er ste Ausführungsbeispiel erzielten Effekt ein darüber hinaus weiter vorteilhafter Effekt dadurch erzielt werden, daß die geschriebenen Daten durch die Erfas sungsverstärker 17a bis 17n gelesen werden können und die Zufuhr der Schreibimpulse zu den in ihre lesbaren Zustände ver setzten Transistor-Speichern 7a bis 7n in der Reihen folge von dem Transistor-Speicher 7a zu dem Transi stor-Speicher 7n unterbrochen wird, wodurch es mög lich gemacht wird, daß der Unterschied V zwischen den Lesespannungen aufgrund der Herstellungsschwankungen verringert wird.

Da die Lesedaten-Zwischenspeicher 18a bis 18n durch das durch die Testvorrichtung 26 ausgegebene Schreib-Start signal initialisiert werden können, ist es mög lich, einen Zeitverlust zu vermeiden, der sich beim Schreiben von Daten in die Transistor-Speicher 7 ent sprechend der neuen Adresse ausbildet.

[Sechstes Ausführungsbeispiel]

Fig. 13 ist ein Blockdiagramm, welches eine Lesespan nung-Steuereinrichtung für eine Halbleiter-Speicher einrichtung gemäß einem sechsten Ausführungs beispiel zeigt. In der Figur bezeichnet das Bezugs zeichen 12a einen Schreibdaten-Zwischenspeicher, der aus Puffern 12aa, 12ab, 12ac besteht. Mit dem Bezugs zeichen 35a ist eine Spannungs- bzw. Leistungsversor gung bezeichnet. Das Bezugszeichen 36 bezeichnet ei nen Transistor, der eingeschaltet wird, wenn "0" durch einen Lesedaten-Zwischenspeicher 18a als Lese daten-Zwischenspeicher-Ausgang ausgegeben wird.

Fig. 13a zeigt eine typische System-Konfiguration. Weitere System-Konfigurationen b bis n sind der Sy stem-Konfiguration a ähnlich.

Die Konfiguration des Schreib-Puffers 13a entspricht der in Fig. 10 oder 12 gemäß dem fünften Ausführungs beispiel gezeigten Konfiguration, wohingegen der Schreibpuffer 13a wie in Fig. 2 gezeigt gemäß dem sechsten Ausführungsbeispiel konfiguriert ist.

Nachstehend wird die Funktionsweise des sechsten Aus führungsbeispiels näher beschrieben.

Wenn Schreibimpulse von den Schreib-Puffern 13a bis 13n an deren entsprechende jeweilige Transistor speicher 7a bis 7n zugeführt werden, so daß geschrie bene Daten durch die jeweiligen Erfassungsverstärker 17a bis 17n auf eine Art und Weise ähnlich dem fünf ten Ausführungsbeispiel gelesen werden können, dann wird "0" in die entsprechenden Lesedaten-Zwischen speicher 18a bis 18n zwischengespeichert. Da "0" als die Lesedaten-Zwischenspeicher-Ausgänge für die entsprechenden Transistoren 36a bis 36n in Über einstimmung mit dem Zwischenspeichern von "0" in die jeweiligen Lesedaten-Zwischenspeicher 18a bis 18n ausgegeben wird, werden die entsprechenden Transisto ren 36a bis 36n eingeschaltet, so daß die entspre chenden Leistungsversorgungen 35a bis 35n die Span nungen ihren jeweiligen Schreibdaten- Zwischenspeichern 12a bis 12n zuführen. Daher wird "1" in die Schreibdaten-Zwischenspeicher 12a bis 12n zwischenge speichert, so daß die Schreibdaten-Zwischenspeicher 12a bis 12n die Zufuhr von Ausgängen bzw. Ausgangssignalen zu den entsprechenden Schreibpuffern 13a bis 13n unter bricht.

Demgemäß kann derselbe Effekt wie gemäß dem fünften Aus führungsbeispiel erzielt werden.

Gemäß dem wie vorstehend beschriebenen sechsten Ausfüh rungsbeispiel wird dann, wenn die geschriebenen Daten von den Erfassungsverstärkern 17a bis 17n gelesen werden kön nen, die Zufuhr der Schreibimpulse zu den Transistor-Spei chern 7a bis 7n in der Reihenfolge der Transistor-Spei cher 7a bis 7n unterbrochen. Es ist daher möglich, den Unterschied zwischen den Lesespannungen aufgrund von Herstellungsschwankungen zu reduzieren.

Wie vorstehend beschrieben, wird eine Schreibimpuls-Er zeugungseinheit zum Erzeugen eines Schreibimpulses mit wahlfreier Wellenlänge bereitgestellt. Der Schreibimpuls mit einer Wellenlänge, die von der Schreibimpuls-Erzeu gungseinheit erzeugt wurde, wird einem vorbestimmten Transistor-Speicher zugeführt. Auf diese Art und Weise können dann, wenn Schreibimpulse, deren jeder eine Wel lenlänge kürzer als bisher hat, einer Vielzahl von Tran sistor-Speichern zugeführt und Schwankungen der Lesespan nung zwischen der Vielzahl der Transistor-Speicher ver ringert werden. Die Verschlechterung der Rückhaltecharak eristik der Transistor-Speicher kann bei der Ausführung eines Beschleunigungstests beim Sintern oder Burn-In bzw. Einbrennen leicht festgestellt werden, so daß dadurch die Qualität derselben verbessert werden kann.

Claims

1. Lesespannung-Steuereinrichtung für eine Halb leiter-Speichereinrichtung, umfassend:
ein Speicherzellenfeld (7), welches elektrisch mit einem X-Decodierer (3) und einem Y-Decodierer (4) verbunden ist;
eine Schreibimpuls-Erzeugungseinheit (21) zum Er zeugen eines Schreibimpulses mit einer beliebigen Wellenlänge;
eine Schreibimpuls-Zufuhreinheit (11 bis 13) zum Zuführen des Schreibimpulses mit der Wellenlänge, die durch die Schreibimpuls-Erzeugungseinheit in Übereinstimmung mit einem Datensignal erzeugt wurde, zu einer Zelle des Speicherzellenfelds, welche in Übereinstimmung mit einem Adressensignal durch den X-De codierer und den Y-Decodierer angegeben wird;
eine Lesespannung-Ermittlungseinheit (17) zum Er mitteln, ob eine Lesespannung der angegebenen Zelle einen vorbestimmten Wert überschreitet und lesbar ist; und
eine Datenzufuhreinrichtung (26) zum Zuführen ei nes neuen Adreß-Signals zu dem X-Decodierer und dem Y-Decodierer sowie zum Zuführen eines neuen Datensi gnals zu der Schreibimpuls-Zufuhreinheit, wenn die Lesespannung-Ermittlungseinheit ermittelt, daß die Lesespannung dieser Zelle lesbar ist.

2. Lesespannung-Steuereinrichtung für eine Halb leiter-Speichereinrichtung, umfassend
ein Speicherzellenfeld, welches elektrisch mit einem X-Decodierer und einem Y-Decodierer verbunden ist;
eine Impuls-Erzeugungseinheit zum Erzeugen von Schreibimpulsen mit einer beliebigen Wellenlänge;
eine Vielzahl von Schreibimpuls-Zufuhreinheiten (11a bis 11n, 12a bis 12n, 13a bis 13n) zum Zuführen der Schreibimpulse mit den Wellenlängen, die durch die Schreibimpuls-Erzeugungseinheit in Übereinstim mung mit einer entsprechenden Vielzahl von Datensi gnalen erzeugt wurden, zu einer Vielzahl von Zellen des Speicherzellenfelds, welche in Übereinstimmung mit Adressensignalen durch den X-Decodierer und den Y-Decodierer angegeben werden;
eine Vielzahl von Lesespannung-Ermittlungseinhei ten (17a bis 17n, 18a bis 18n, 19a bis 19n) zum Been den der Zufuhr eines Schreibimpulses aus einer ent sprechenden Schreibimpuls-Zufuhreinheit der Vielzahl der Schreibimpuls-Zufuhreinheiten, wenn ermittelt wird, daß eine Lesespannung einer entsprechenden Zel le der angegebenen Vielzahl von Zellen einen vorbe stimmten Wert überschreitet und lesebereit ist; und
eine Datenzufuhreinrichtung zum Zuführen eines neuen Adreß-Signals zu dem X-Decodierer und dem Y- Decodierer sowie zum Zuführen eines neuen Datensi gnals zu jeder der Vielzahl der der Schreibimpuls-Zu fuhreinheiten, wenn die Vielzahl der Lesespannung-Er mittlungseinheiten ermittelt, daß Lesespannungen der Vielzahl der Zellen jeweils lesbar sind.

3. Lesespannung-Steuereinrichtung für eine Halb leiter-Speichereinrichtung nach Anspruch 1 oder 2, gekennzeichnet durch: eine Vielzahl von Entscheidungs-Initialisierungs schaltungen (31a bis 31n, 32a bis 32n) zum Initiali sieren von Ermittlungsergebnissen durch sämtliche der Lesespannung-Ermittlungsschaltungen, nachdem die Da tenzufuhreinheit erkannt hat, daß sämtliche der Lese spannung-Ermittlungseinheiten ermittelt haben, daß die Lesespannungen der Zellen jeweils lesbar sind.

4. Lesespannung-Steuereinrichtung für eine Halb leiter-Speichereinrichtung nach einem der Ansprüche. 1 bis 3, dadurch gekennzeichnet, daß die Schreibimpuls-Er zeugungseinheit einen Impulsgenerator (9) zum Er zeugen eines Impulses, einen Frequenzteiler (22) zum Unterteilen des durch den Impulsgenerator erzeugten Impulses in eine Vielzahl von Wellenlängen, und eine erste Auswahleinheit (24, 26) zum Auswählen einer der Vielzahl von Wellenlängen in Übereinstimmung mit den durch die Datenerzeugungseinheit erzeugten Daten um faßt.

5. Lesespannung-Steuereinrichtung für eine Halb leiter-Speichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schreibimpuls- Erzeugungseinheit einen Impulsgenerator zum Erzeugen eines Impulses, einen Frequenzteiler zum Unterteilen des durch den Impulsgenerator erzeugten Impulses in eine Vielzahl von Wellenlängen, und eine zweite Aus wahleinheit (23, 25) zum Auswählen einer der Vielzahl von Wellenlängen in Übereinstimmung mit über erste externe Anschlüsse (28a, 28b) zugeführten Daten um faßt.

6. Lesespannung-Steuereinrichtung für eine Halb leiter-Speichereinrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die erste oder zweite Auswahleinheit einen zweiten externen Anschluß (27) aufweist, der zum Erzeugen eines Impulses mit varia bler Wellenlänge elektrisch mit einer Erzeugungsein heit für variable Impulse verbunden ist.